[go: up one dir, main page]

JP2003204015A - 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法 - Google Patents

半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法

Info

Publication number
JP2003204015A
JP2003204015A JP2002003145A JP2002003145A JP2003204015A JP 2003204015 A JP2003204015 A JP 2003204015A JP 2002003145 A JP2002003145 A JP 2002003145A JP 2002003145 A JP2002003145 A JP 2002003145A JP 2003204015 A JP2003204015 A JP 2003204015A
Authority
JP
Japan
Prior art keywords
substrate
wiring
semiconductor device
base substrate
interposer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002003145A
Other languages
English (en)
Inventor
Norio Takahashi
紀夫 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002003145A priority Critical patent/JP2003204015A/ja
Priority to US10/283,076 priority patent/US7193329B2/en
Publication of JP2003204015A publication Critical patent/JP2003204015A/ja
Pending legal-status Critical Current

Links

Classifications

    • H10W90/701—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H10W90/401—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H10W72/5522—
    • H10W72/884—
    • H10W74/00—
    • H10W90/754—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 容易かつ安価に製造することができると共に
設計の自由度を高めることができる半導体装置、半導体
装置の製造方法、及びインターポーザ基板の製造方法を
提供する。 【解決手段】 半導体装置１０は、平板状のベースメタ
ル１２の下面に絶縁層１４が設けられており、絶縁層１
４には、複数の配線１６が形成されており、それぞれの
配線１６の一方の端部には接続パッド１８が設けられて
いる。絶縁層１４の略中央には、半導体チップ２０が接
着剤２２により接着されており、半導体チップ２０の下
面に設けられた電極と配線１６の他方の端部とはワイヤ
ボンディングによりワイヤ２４により接続されている。
半導体チップ２０は樹脂２６により封止されている。接
続パッド１８は、導通導体３４が形成されたインターポ
ーザ基板２８を介して半田ボール３０と接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、半導
体装置の製造方法、及びインターポーザ基板の製造方法
に係り、より詳しくは、ＢＧＡタイプの半導体装置に関
する。
【０００２】
【従来の技術】従来より、半導体チップを搭載したパッ
ケージの裏面に外部端子となるはんだバンプをマトリク
ス状に配置したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）タイプの半導体パッケージが提案されている。この
ＢＧＡタイプの半導体パッケージは、例えばＱＦＰ（Ｑ
ｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）タイプの半導体パ
ッケージのようにパッケージの周囲に外部端子を配置し
た構造の半導体パッケージと比較して、小さいサイズで
より端子数を増加させることができ、電子機器の小型化
を図ることができる。
【０００３】図１３には、従来におけるＢＧＡタイプの
半導体パッケージの一例を示した。図１３に示す半導体
パッケージ１００は、ベースメタル基板１０２にポリイ
ミド等の絶縁層１０４が形成され、その上に微細な銅配
線１０６が形成されている。なお、ベースメタル基板１
０２は、グランド層としての役割及び放熱用のヒートシ
ンクとしての役割を担っている。半導体チップ１０８
は、パッケージ中央の凹部にダイスボンド材等の接着剤
１１０により接着され、半導体チップ１０８上の電極と
銅配線１０６の所定部位とはワイヤボンディングにより
それぞれワイヤ１１２で接続されている。銅配線１０６
の所定部位には、半田ボール１１４が形成されている。
また、半導体チップ１０８はシール樹脂１１６により封
止されている。
【０００４】このように、ベースメタル基板を用いた配
線層が１層の構造の半導体パッケージでは、配線層が１
層であり、グランド層としての役割を担うベースメタル
基板１０２と各銅配線１０６との距離が略一定となるた
め、多層基板を用いた構造の半導体パッケージと比較し
て電気的特性がよく、かつ安価にすることができる。
【０００５】また、特開平１１−３３０３０１号公報に
は、図１４に示すような構造の半導体装置が提案されて
いる。図１４に示す半導体装置２００は、配線樹脂基板
１１８の中央に回路面を下にした半導体チップ１２０が
搭載されており、半導体チップ１２０の上面は、接着剤
によりヒートシンク１２２が固定されている。配線樹脂
基板１１８の上面には、金属箔による導通部１２４が形
成されており、下面には、パッド１２６及びインナーリ
ード１２８を含む金属箔配線が形成されている。導通部
１２４とパッド１２６とはビアホール１３０により接続
されている。インナーリード１２８の先端は、半導体チ
ップ１２０上に形成された電極としてのバンプ１３２と
所謂ＩＬＢ（Ｉｎｎｅｒ Ｌｅａｄ Ｂｏｎｄｉｎｇ）
により接続される。半導体チップ１２０の回路面及び側
面の一部、インナーリード１２８、配線樹脂基板１１８
の一部は、樹脂１３４により封止されている。このよう
に、半導体装置２００は、所謂ＴＡＢ（Ｔａｐｅ Ａｕ
ｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）構造となっている。
【０００６】また、特開２０００−３１３２３号公報に
は、図１５に示すような構造の半導体装置３００が提案
されている。図１５に示す半導体装置３００は、放熱板
１３６上に金属板層１３８が接着剤１４０により固定さ
れており、金属板層１３８の中央にＩＣチップ１４２が
設けられている。金属板層１３８上には、プラスチック
層１４４が積層されており、プラスチック層１４４上に
は、配線パターン１４６及びハンダボール１４８が形成
されている。ＩＣチップ１４２の上面に設けられた電極
と配線パターン１４６とは、金線１５０により所謂ワイ
ヤーボンディングにより接続されており、その上部は封
止樹脂１５２により封止されている。
【０００７】
【発明が解決しようとする課題】しかしながら、図１３
に示したような構造の半導体パッケージでは、図１３に
おいて半田ボール１１４の下面がシール樹脂１１６の下
面よりも下側に位置するようにするため、半導体チップ
１０８が搭載される部分を金型加工等により凹状にしな
ければならない。これにより、高価になると共に半導体
パッケージ１００の表面に段差が形成されるため、放熱
用のヒートシンクを装着する場合には、ヒートシンクの
形状を半導体パッケージ１００の形状に合わせて特別な
形状にしなければならず、歩留まりが低下する、という
問題があった。
【０００８】また、特開平１１−３３０３０１号公報に
記載された図１４に示すような構造の半導体装置は、Ｔ
ＡＢ構造であるため半導体チップ１２０上にバンプを形
成する必要があるが、製造コストがかかる、という問題
があった。
【０００９】また、特開２０００−３１３２３号公報に
記載された図１５に示すような構造の半導体装置は、ハ
ンダボール１４８が形成される面と同一面に配線された
配線パターン１４６にワイヤボンディングされるため、
ハンダボール１４８の高さによって金線１５０の高さが
制限されてしまう。このため、電極パッド数が多いＡＳ
ＩＣ等の半導体素子で採用される２重ワイヤボンディン
グを採用するのが困難であり、端子数を増やすのが困難
であると共に設計の自由度が制限される、という問題が
あった。
【００１０】本発明は、上記事実に鑑みて成されたもの
であり、容易かつ安価に製造することができると共に設
計の自由度を高めることができる半導体装置、半導体装
置の製造方法、及びインターポーザ基板の製造方法を提
供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、配線が形成された平板状の
ベース基板と、前記ベース基板上に設けられると共に、
前記配線の一方の端部と接続するための電極を備え、該
電極と前記配線の一方の端部とがワイヤにより接続され
た半導体チップと、前記ベース基板上に設けられ、かつ
前記半導体チップが内部に配置される開口部と、一端が
前記配線の他方の端部に電気的に接続されると共に、他
端が前記ベース基板に接する面と異なる面に露出してい
る導通部とを有するインターポーザ基板と、前記露出し
た導通部と電気的に接続された外部電極と、備えたこと
を特徴とする。
【００１２】この発明によれば、平板状のベース基板
に、配線が形成されている。ベース基板は、例えば導電
性の基板に絶縁層を形成した構成とすることができる。
これにより、ベース基板は所謂ヒートシンクとして及び
グランド層として機能させることができる。
【００１３】このベース基板上には半導体チップが設け
られ、配線の一方の端部と半導体チップ上に設けられた
電極とは例えばワイヤボンディングにより接続される。
【００１４】また、ベース基板上には、インターポーザ
基板が設けられる。このインターポーザ基板は、半導体
チップが内部に配置される開口部と、一端が配線の他方
の端部に電気的に接続されると共に、他端がベース基板
に接する面と異なる面に露出している導通部と、を備え
ている。導通部の一端は、配線の他方の端部と接続又は
接触することにより電気的に接続され、導通部の他端は
外部電極と接続される。これにより、外部電極と半導体
チップ上の電極とが電気的に接続される。なお、インタ
ーポーザ基板に設けられた開口部は、半導体チップを収
容できる程度の穴でもよいし、凹部でもよい。
【００１５】このように、ベース基板上に、半導体チッ
プを収容するための開口部が設けられたインターポーザ
基板が設けられるため、ベース基板を平板状とすること
ができ、特別な形状とする必要がないため、安価に製造
することができる。
【００１６】また、配線と半導体チップの電極とはワイ
ヤボンディングにより接続されるため、図１４に示すよ
うな従来の半導体装置のように、半導体チップにバンプ
を設ける必要がないため、製造コストを抑えることがで
きる。
【００１７】また、配線は、ベース基板上に配線されて
いるため、図１５に示すような従来の半導体装置のよう
に半田ボールの直径によってワイヤの高さが制限される
ことがなく、設計の自由度を高めることができる。
【００１８】導通部は、例えば請求項２にも記載したよ
うに、前記インターポーザ基板に設けられたスルーホー
ルに埋め込まれた導電材料から成る構成とすることがで
きる。
【００１９】また、請求項３に記載したように、前記導
通部は、前記インターポーザ基板に設けられたスルーホ
ールの側壁に形成された導電膜と、前記スルーホール上
に設けられ、かつ、前記導電膜と電気的に接続された導
電性の接続パッドと、から成る構成としてもよい。この
場合、請求項４にも記載したように、前記導電膜が形成
されたスルーホール内には、充填材が充填されている構
成としてもよい。これにより、接続パッドの強度を確保
することができる。
【００２０】また、請求項５に記載したように、前記導
通部は、前記インターポーザ基板に設けられたスルーホ
ールの側壁に形成された導電膜と、前記スルーホールよ
り離間した位置に設けられた導電性の接続パッドと、前
記導電膜と前記接続パッドとを電気的に接続する接続用
配線と、から成る構成としてもよい。これにより、例え
ば通常のプリント配線基板と同様にホトリソグラフィに
より接続パッド及び接続用配線を形成することができ
る。
【００２１】また、上記の半導体装置は、請求項６記載
に記載したように、配線が形成された平板状のベース基
板に、前記配線の一方の端部と接続するための電極を備
えた半導体チップを搭載する工程と、前記電極と前記配
線の他方の端部とをワイヤボンディングによりワイヤで
接続する工程と、前記半導体チップが内部に配置される
開口部と、一端が前記配線の他方の端部に電気的に接続
されると共に、他端が前記ベース基板に接する面と異な
る面に露出している導通部とを有するインターポーザ基
板を、前記ベース基板上に搭載する工程と、前記露出し
た導通部上に外部電極を形成する工程と、により製造す
ることができる。
【００２２】また、この場合、請求項７にも記載したよ
うに、前記ベース基板が、前記ベース基板の外形サイズ
と略一致し、かつ前記ベース基板の厚みよりも大きい深
さを有する搬送治具にセットされた後に、前記工程が実
施されるようにしてもよい。これにより、インターポー
ザ基板の少なくとも一部が搬送治具内にセットされ、イ
ンターポーザ基板とベース基板との厳密な位置合わせが
不要となり、簡単かつ正確にインターポーザ基板とベー
ス基板との位置合わせを行うことができる。
【００２３】請求項２記載のインターポーザ基板は、請
求項８に記載したように、少なくとも前記ベース基板の
外形サイズ以上のサイズで、かつ予め定めた所定形状の
底面を有する筒状の容器に線状の前記導電材料を挿入す
る工程と、前記容器内に液状の絶縁材料を流し込む工程
と、前記絶縁材料が硬化した後に、前記絶縁材料を前記
容器の長手方向と略直交する方向にカットする工程と、
により製造することができる。線状の導電材料は、例え
ば請求項１０に記載したように、前記容器に複数本挿入
されており、前記複数本の導電材料は、互いに所定距離
離間して配置された構成とすることができる。このよう
な製造方法により、簡単かつ安価にインターポーザ基板
を製造することができる。また、この場合、請求項９に
も記載したように、前記容器は、前記ベース基板の外形
サイズ以上のサイズの底面を有し、前記カットした後、
前記絶縁材料を前記ベース基板のサイズに応じて裁断
し、前記絶縁材料に前記半導体チップのサイズに応じた
開口部を形成するようにしてもよい。これにより、様々
なサイズのインターポーザ基板を製造することができ
る。
【００２４】
【発明の実施の形態】（第１実施形態）以下、図面を参
照して本発明の第１実施形態について説明する。図１に
は、本発明に係る半導体装置１０の断面図を、図２に
は、図１の半導体装置の分解図を示した。
【００２５】図１、２に示すように、半導体装置１０
は、平板状のベースメタル１２の下面にポリイミド等の
樹脂で形成された絶縁層１４が設けられている。なお、
ベースメタル１２及び絶縁層１４は、本発明のベース基
板に相当する。
【００２６】絶縁層１４には、銅等の金属箔による複数
の配線１６が形成されており、それぞれの配線１６の一
方の端部には接続パッド１８が設けられている。また、
絶縁層１４の略中央には、半導体チップ２０がダイスボ
ンド等の接着剤２２により接着されており、半導体チッ
プ２０の下面に設けられた電極と配線１６の他方の端部
とはワイヤボンディングにより金線等のワイヤ２４によ
り接続されている。半導体チップ２０、ワイヤ２４、及
び配線１６の一部は、樹脂２６により封止されている。
【００２７】接続パッド１８は、例えば図３に示すよう
なインターポーザ基板２８を介して半田ボール３０と接
続される。接続パッド１８は、所定の配置間隔でマトリ
クス状に配置され、例えばＪＥＤＥＣ（Joint Electron
Device Engineering Council）やＪＥＩＴＡ（Japanes
e Electronics and Information Technology Industrie
s Association）等の規格で定められた１ｍｍ間隔又は
１．２７ｍｍ間隔で配置される。なお、半田ボール３０
は、本発明の外部電極に相当する。
【００２８】インターポーザ基板２８は、樹脂等の基板
３２に接続パッド１８の配置間隔と同一間隔で配置され
た複数の導通導体３４が基板３２を貫通して基板３２の
表裏両面に露出した構成であり、半導体チップ２０が樹
脂２６により封止された領域に対応して中央部が開口し
ている。また、複数の導通導体３４は、接続パッド１８
に対応する位置に設けられており、それぞれの位置が一
致するように接続される。なお、導通導体３４は、本発
明の導通部に相当する。
【００２９】基板３２は、エポキシ樹脂等の所定の耐湿
性や耐熱性を満たす絶縁性材料で形成されており、導通
導体３４は、例えば銅等の金属により形成される。イン
ターポーザ基板２８は、例えば２５〜４０ｍｍ角程度の
大きさで、その厚さは、半導体チップ２０、半田ボール
３０のサイズにもよるが、少なくとも樹脂２６の下面が
半田ボール３０の下側に張り出さない程度の厚さとす
る。例えば図１に示すように半導体チップ２０と略同等
の厚さ（例えば０．３〜５ｍｍ程度の厚さ）とする。こ
れにより、樹脂２６の下面が半田ボール３０の下側に張
り出さず、半導体装置１０を適正に図示しない基板に搭
載することができる。
【００３０】このように、ベースメタル１２が平板状で
あるため、図１３に示すような従来の半導体装置のよう
にベースメタルを加工したり取り付けるヒートシンクを
特別な形状に加工する必要がなく、ヒートシンクを容易
に取り付けることができる。これにより、歩留まりの低
下を抑えることができる。
【００３１】また、配線１６と半導体チップ２０の電極
とはワイヤボンディングにより接続されるため、図１４
に示すような従来の半導体装置のように、半導体チップ
２０にバンプを設ける必要がないため、製造コストを抑
えることができる。
【００３２】また、配線１６は、ベースメタル１２側に
配線されているため、図１５に示すような従来の半導体
装置のように半田ボール３０の直径によってワイヤ２４
の高さが制限されることがない。このため、インターポ
ーザ基板２８の厚さを厚くすることによって２重ワイヤ
ボンディングも可能になる等、設計の自由度を高めるこ
とができる。
【００３３】インターポーザ基板２８は、例えば以下の
ようにして製造することができる。まず、図４に示すよ
うに、作製が想定される半導体装置のサイズよりもサイ
ズが大きい底面を有する直方体形状の容器３６に、少な
くとも接続パッド１８と同数以上の、容器３６の長手方
向と略同一の長さの導通導体３４を接続パッド１８の配
置間隔と同一間隔で、かつ弛まないように真っ直ぐに配
置する。次に、容器３６内にエポキシ等の樹脂３８を流
し込む。
【００３４】そして、樹脂３８が硬化した後、図５に示
すように樹脂３８を容器３６から取り出し、例えば０．
３〜５ｍｍ程度の厚さに樹脂３８の長手方向と直交する
方向にスライスする。
【００３５】スライスされた平板状の基板は、必要に応
じて表面の清浄処理や研磨処理が施され、汚れやバリな
どが除去される。
【００３６】次に、基板４０は、図６に示すように、カ
ットライン４２に従ってベースメタル１２の大きさと略
同一の大きさにカットされる。
【００３７】次に、樹脂２６により封止された領域に対
応する領域４４をパンチング加工（金型による打ち抜き
加工）やルータ加工（切り抜き加工）により開口する。
パンチング加工では、簡便かつ短時間で処理することが
でき、ルータ加工では、開口部をきれいに仕上げること
ができる。
【００３８】このように、半導体チップ２０やベースメ
タル１２の大きさに応じて基板４０を加工することによ
りインターポーザ基板２８を作製することができるた
め、基板４０を大量に作製しても汎用性を維持すること
ができ、設計の自由度を高めることができる。
【００３９】なお、容器３６を半導体チップ２０及びベ
ースメタル１２の大きさに合わせた中空状の容器とし、
これに樹脂３８を充填して硬化させてスライスすること
によりインターポーザ基板２８を作製してもよい。これ
により、パンチング加工やルータ加工を省くことがで
き、製造工程を簡略化することができる。
【００４０】次に、このようなインターポーザ基板２８
を用いた半導体装置１０の製造方法について説明する。
【００４１】まず、ベースメタル１２上に絶縁層１４を
形成し、その上に金属箔層を形成する。絶縁層１４及び
金属箔層は、種々公知の方法により形成することがで
き、例えばＣＶＤ（Chemical Vapor Deposition：化学
気相成長）法、ＰＶＤ（Physical Vapor Deposition）
法、塗布法、メッキ法等により形成することができる。
【００４２】次に、紫外線などの波長に対して十分な感
度を有する感光性樹脂であるホトレジストを回転塗布等
により金属箔層上に塗布する。そして、配線パターンに
従ってホトレジストを露光し、不要なホトレジストを除
去する。次に、エッチング処理により不要な金属箔を除
去する。これにより、配線１６が形成される。なお、こ
のホトレジストプロセスは、ネガ型及びポジ型の何れを
用いてもよい。
【００４３】次に、配線１６上に所定の配置間隔で電極
である接続パッド１８を形成する。そして、絶縁層１４
の略中央部に半導体チップ２０を接着剤２２により接着
し、半導体チップ２０上の電極と配線１６とをワイヤボ
ンディングによりワイヤ２４でそれぞれ接続する。
【００４４】次に、半導体チップ２０、ワイヤ２４、及
び配線１６の一部を、樹脂２６により封止する。
【００４５】そして、このように作製した基板５０を、
図７に示すような搬送治具４６の凹部にセットする。す
なわち、図８（Ａ）に示すように、半導体チップ２０が
搭載された側を上にして搬送治具４６の凹部にセットす
る。なお、図８（Ａ）〜（Ｄ）は、図７に示す搬送治具
４６に基板５０をセットしたときのＡ−Ａ断面図であ
る。
【００４６】次に、図８（Ｂ）に示すように、インター
ポーザ基板２８の片側の面に露出した全ての導通導体３
４上に半田ペースト４８をスクリーン印刷等により印刷
し、半田ペースト４８が印刷された面を下にしてインタ
ーポーザ基板２８を搬送治具４６の凹部にセットする。
【００４７】搬送治具４６は、図７に示すように複数の
凹部を備えており、同時に複数の基板をセットすること
ができる。凹部の配置は、図７に示すように一列でもよ
いし、マトリクス状に配置してもよい。
【００４８】ここで、搬送治具４６の凹部のサイズ（縦
×横）は、ベースメタル１２のサイズと略同等となって
おり、また、凹部の深さは、少なくともベースメタル１
２及び絶縁層１４の合計の厚さよりも深くなっている。
これにより、インターポーザ基板２８の少なくとも一部
が凹部内にセットされ、インターポーザ基板２８の導通
導体３４と接続パッド１８との位置が各々一致すること
となる。従って、インターポーザ基板２８を凹部内にセ
ットするだけで位置合わせが行われるため、厳密に位置
合わせをする必要がない。また、半導体チップ２０は予
め樹脂２６により封止されており、樹脂２６とインター
ポーザ基板２８との間は離間している。
【００４９】次に、図８（Ｃ）、（Ｄ）に示すように、
半田ボール３０又はインターポーザ基板２８の導通導体
３４上にフラックスを塗布し、半田ボール３０をマウン
タによりマウントする。その後、リフロー炉に搬送治具
４６を通過させることによりリフロー処理を行う。
【００５０】このようにして半導体装置１０が製造され
る。なお、本実施形態では樹脂２６により半導体チップ
２０を封止してからインターポーザ基板２８をセットし
て半田ボール３０をマウントしたが、インターポーザ基
板２８をセットしてから樹脂２６を流し込んで半導体チ
ップ２０を封止してもよい。
【００５１】（第２実施形態）次に、本発明の第２実施
形態について説明する。第２実施形態では、インターポ
ーザ基板の変形例について説明する。なお、上記実施形
態で説明したインターポーザ基板と同一部分には同一符
号を付し、その詳細な説明は省略する。
【００５２】図９（Ａ）には、変形例に係るインターポ
ーザ基板２８’の一部断面図が、同図（Ｂ）には、その
平面図が示されている。なお、図９（Ａ）は、同図
（Ｂ）のＡ−Ａ断面図である。
【００５３】図９（Ａ）に示すように、インターポーザ
基板２８’は、基板３２にスルーホール５２が形成され
ており、このスルーホール５２の両側に接続パッド５４
が形成されている。すなわち、接続パッド５４によりス
ルーホール５２が塞がれている。スルーホール５２内
は、充填材５６が充填されている。この充填材５６は、
エポキシ等の絶縁材料や、銅ペーストや銀ペースト等の
導電材料を用いることができる。ここで、本実施形態に
おけるインターポーザ基板２８’では、接続パッド５４
がスルーホール５２を覆う構造を有している。そのた
め、本実施形態におけるインターポーザ基板２８’にお
いては、エポキシ等の絶縁材料や、銅又は銀のペースト
等の導電材料より成る充填剤５６をスルーホール５２内
に充填することにより、後の熱処理工程によって生じ
る、スルーホール５２内の空気の熱膨張に伴う接続パッ
ド５４の破損を防止している。
【００５４】基板３２は、例えばＮＥＭＡ規格等におい
て基板のグレードを表すＦＲ−４等の加工性、寸法精
度、耐湿性、耐熱性に優れた両面基板を用いることがで
きる。このように規格化され汎用性が高い基板を用いる
ことにより安価にインターポーザ基板を作製することが
できる。
【００５５】また、接続パッド５４の配置間隔はＪＥＤ
ＥＣ等の規格により定められた間隔とすることにより汎
用性が高まり、大量生産して作り置きしておくことが可
能となる。さらに、本実施形態では、スルーホール５２
上に接続パッド５４が設けられた構造となるため、各導
通部間の距離が短いインターポーザ基板を提供すること
ができる。
【００５６】次に、インターポーザ基板２８’の製造方
法について説明する。
【００５７】まず、図１０（Ａ）に示すような基板３２
に対して図１０（Ｂ）に示すようにドリル加工等により
スルーホール５２を形成する。次に、図１０（Ｃ）に示
すように、スルーホール５２の内壁に導電膜５８を形成
し、図１０（Ｄ）に示すようにスルーホール５２内に充
填材５６を充填する。そして、図１０（Ｅ）に示すよう
にスルーホール５２の両側に接続パッド５４を印刷等に
より形成する。なお、充填材５６を充填せずに接続パッ
ド５４を形成してもよい。
【００５８】（第３実施形態）次に、本発明の第３実施
形態について説明する。第３実施形態では、インターポ
ーザ基板の変形例について説明する。なお、上記実施形
態で説明したインターポーザ基板と同一部分には同一符
号を付し、その詳細な説明は省略する。
【００５９】図１１（Ａ）には、変形例に係るインター
ポーザ基板２８”の一部断面図が、同図（Ｂ）には、そ
の平面図が示されている。なお、図１１（Ａ）は、同図
（Ｂ）のＡ−Ａ断面図である。
【００６０】図１１（Ａ）に示すように、インターポー
ザ基板２８”は、基板３２にスルーホール５２が形成さ
れている。そして、スルーホール５２と離間した位置に
接続パッド５４が形成されており、スルーホール５２と
接続パッド５２とは配線５９により接続されている。
【００６１】次に、インターポーザ基板２８”の製造方
法について説明する。
【００６２】まず、図１２（Ａ）に示すように、基板３
２の両面に金属箔６０をＣＶＤ法等により形成する。次
に、図１２（Ｂ）に示すように、ドリル加工等によりス
ルーホール５２を形成する。
【００６３】次に、図１２（Ｃ）に示すように、スルー
ホール５２の内壁に導電膜５８を形成し、両側の金属箔
６０を導通させる。そして、図１２（Ｄ）に示すよう
に、両面にホトレジスト６２を塗布する。
【００６４】次に、配線パターンに応じてホトレジスト
６２を露光、現像することにより、図１２（Ｅ）に示す
ように金属箔を除去したい部分のホトレジストを除去す
る。そして、図１２（Ｆ）に示すように、エッチング処
理により不要な金属箔を除去し、図１２（Ｇ）に示すよ
うに、残存しているホトレジストを除去する。
【００６５】このように、インターポーザ基板２８”
は、通常の所謂ホトリソグラフィにより作製することが
できるため、製造コストを抑えることができる。また、
充填材も使用する必要がないため、安価に製造すること
ができる。
【００６６】
【発明の効果】以上説明したように、本発明によれば、
容易かつ安価に製造することができると共に設計の自由
度を高めることができる、という効果を有する。
【図面の簡単な説明】
【図１】 半導体装置の断面図である。
【図２】 半導体装置の分解図である。
【図３】 インターポーザ基板の斜視図である。
【図４】 インターポーザ基板の製造方法について説明
するための図である。
【図５】 インターポーザ基板の製造方法について説明
するための図である。
【図６】 インターポーザ基板の製造方法について説明
するための図である。
【図７】 搬送治具の斜視図である。
【図８】 半導体装置の製造工程について説明するため
の図である。
【図９】 （Ａ）は変形例に係るインターポーザ基板の
断面図、（Ｂ）は、インターポーザ基板の平面図であ
る。
【図１０】 変形例に係るインターポーザ基板の製造工
程について説明するための図である。
【図１１】 （Ａ）は変形例に係るインターポーザ基板
の断面図、（Ｂ）は、インターポーザ基板の平面図であ
る。
【図１２】 変形例に係るインターポーザ基板の製造工
程について説明するための図である。
【図１３】 従来例に係る半導体装置の断面図である。
【図１４】 従来例に係る半導体装置の断面図である。
【図１５】 従来例に係る半導体装置の断面図である。
【符号の説明】
１０ 半導体装置 １２ ベースメタル １４ 絶縁層 １６ 配線 １８ 接続パッド ２０ 半導体チップ ２２ 接着剤 ２４ ワイヤ ２６ 樹脂 ２８ インターポーザ基板 ３０ 半田ボール

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 配線が形成された平板状のベース基板
    と、 前記ベース基板上に設けられると共に、前記配線の一方
    の端部と接続するための電極を備え、該電極と前記配線
    の一方の端部とがワイヤにより接続された半導体チップ
    と、 前記ベース基板上に設けられ、かつ前記半導体チップが
    内部に配置される開口部と、一端が前記配線の他方の端
    部に電気的に接続されると共に、他端が前記ベース基板
    に接する面と異なる面に露出している導通部とを有する
    インターポーザ基板と、 前記露出した導通部と電気的に接続された外部電極と、 を備えた半導体装置。
  2. 【請求項２】 前記導通部は、前記インターポーザ基板
    に設けられたスルーホールに埋め込まれた導電材料から
    成ることを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記導通部は、前記インターポーザ基板
    に設けられたスルーホールの側壁に形成された導電膜
    と、前記スルーホール上に設けられ、かつ、前記導電膜
    と電気的に接続された導電性の接続パッドと、から成る
    ことを特徴とする請求項１記載の半導体装置。
  4. 【請求項４】 前記導電膜が形成されたスルーホール内
    には、充填材が充填されていることを特徴とする請求項
    ３記載の半導体装置。
  5. 【請求項５】 前記導通部は、前記インターポーザ基板
    に設けられたスルーホールの側壁に形成された導電膜
    と、前記スルーホールより離間した位置に設けられた導
    電性の接続パッドと、前記導電膜と前記接続パッドとを
    電気的に接続する接続用配線と、から成ることを特徴と
    する請求項１記載の半導体装置。
  6. 【請求項６】 配線が形成された平板状のベース基板
    に、前記配線の一方の端部と接続するための電極を備え
    た半導体チップを搭載する工程と、 前記電極と前記配線の他方の端部とをワイヤボンディン
    グによりワイヤで接続する工程と、 前記半導体チップが内部に配置される開口部と、一端が
    前記配線の他方の端部に電気的に接続されると共に、他
    端が前記ベース基板に接する面と異なる面に露出してい
    る導通部とを有するインターポーザ基板を、前記ベース
    基板上に搭載する工程と、 前記露出した導通部上に外部電極を形成する工程と、 を有することを特徴とする半導体装置の製造方法。
  7. 【請求項７】 前記ベース基板が、前記ベース基板の外
    形サイズと略一致し、かつ前記ベース基板の厚みよりも
    大きい深さを有する搬送治具にセットされた後に、前記
    工程が実施されることを特徴とする請求項６記載の半導
    体装置の製造方法。
  8. 【請求項８】 前記請求項２記載のインターポーザ基板
    の製造方法であって、 少なくとも前記ベース基板の外形サイズ以上のサイズ
    で、かつ予め定めた所定形状の底面を有する筒状の容器
    に線状の前記導電材料を挿入する工程と、 前記容器内に液状の絶縁材料を流し込む工程と、 前記絶縁材料が硬化した後に、前記絶縁材料を前記容器
    の長手方向と略直交する方向にカットする工程と、 を有することを特徴とするインターポーザ基板の製造方
    法。
  9. 【請求項９】 前記容器は、前記ベース基板の外形サイ
    ズ以上のサイズの底面を有し、前記カットした後、前記
    絶縁材料を前記ベース基板のサイズに応じて裁断し、前
    記絶縁材料に前記半導体チップのサイズに応じた開口部
    を形成することを特徴とする請求項８記載のインターポ
    ーザ基板の製造方法。
  10. 【請求項１０】 前記線状の導電材料は、前記容器に複
    数本挿入されており、前記複数本の導電材料は、互いに
    所定距離離間して配置されていることを特徴とする請求
    項８又は請求項９記載のインターポーザ基板の製造方
    法。
JP2002003145A 2002-01-10 2002-01-10 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法 Pending JP2003204015A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002003145A JP2003204015A (ja) 2002-01-10 2002-01-10 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法
US10/283,076 US7193329B2 (en) 2002-01-10 2002-10-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002003145A JP2003204015A (ja) 2002-01-10 2002-01-10 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法

Publications (1)

Publication Number Publication Date
JP2003204015A true JP2003204015A (ja) 2003-07-18

Family

ID=19190836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002003145A Pending JP2003204015A (ja) 2002-01-10 2002-01-10 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法

Country Status (2)

Country Link
US (1) US7193329B2 (ja)
JP (1) JP2003204015A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073651A (ja) * 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置
WO2013172060A1 (ja) * 2012-05-14 2013-11-21 株式会社野田スクリーン 半導体装置
JP5531122B1 (ja) * 2013-01-25 2014-06-25 株式会社野田スクリーン 半導体装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW574752B (en) * 2000-12-25 2004-02-01 Hitachi Ltd Semiconductor module
US6763580B2 (en) * 2002-03-21 2004-07-20 Motorola, Inc. Method and apparatus for securing an electrically conductive interconnect through a metallic substrate
JP2005175423A (ja) * 2003-11-18 2005-06-30 Denso Corp 半導体パッケージ
US8438328B2 (en) * 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8399291B2 (en) 2005-06-29 2013-03-19 Intel Corporation Underfill device and method
DE112006004263B4 (de) * 2005-09-02 2015-05-13 Google, Inc. Speicherbaustein
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
KR100810349B1 (ko) * 2006-08-04 2008-03-04 삼성전자주식회사 인터포저와 그를 이용한 반도체 패키지
JP5023738B2 (ja) * 2007-02-28 2012-09-12 富士通株式会社 プリント配線板の製造方法
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
KR101143837B1 (ko) * 2007-10-15 2012-07-12 삼성테크윈 주식회사 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
JP5110441B2 (ja) * 2008-01-15 2012-12-26 大日本印刷株式会社 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
EP2441007A1 (en) 2009-06-09 2012-04-18 Google, Inc. Programming of dimm termination resistance values
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
TWI578451B (zh) * 2013-05-22 2017-04-11 野田士克林股份有限公司 Semiconductor device
CN114743756A (zh) * 2016-12-09 2022-07-12 乾坤科技股份有限公司 电子模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172144A (ja) * 1994-12-20 1996-07-02 Fujitsu Ltd 半導体装置及びその製造方法
JPH08186195A (ja) * 1994-12-28 1996-07-16 Shinko Electric Ind Co Ltd 電子部品用パッケージ
JPH08335593A (ja) * 1995-06-08 1996-12-17 Matsushita Electron Corp 半導体装置およびその製造方法
JPH0936168A (ja) * 1995-07-18 1997-02-07 Hitachi Cable Ltd 半導体装置、半導体装置用インターポーザ及びその製造方法
JP2001007236A (ja) * 1999-06-17 2001-01-12 Nitto Denko Corp ウェハー状積層体および半導体素子パッケージならびにウェハー状積層体の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
GB9413957D0 (en) * 1994-07-11 1994-08-31 Castex Prod Release devices
US5910641A (en) * 1997-01-10 1999-06-08 International Business Machines Corporation Selectively filled adhesives for compliant, reworkable, and solder-free flip chip interconnection and encapsulation
US6107683A (en) * 1997-06-20 2000-08-22 Substrate Technologies Incorporated Sequentially built integrated circuit package
US6303878B1 (en) * 1997-07-24 2001-10-16 Denso Corporation Mounting structure of electronic component on substrate board
JPH11330301A (ja) 1998-05-15 1999-11-30 Hitachi Ltd 半導体装置およびその実装構造体並びに配線樹脂基板およびその製造方法
JP2000031323A (ja) 1998-07-10 2000-01-28 Hitachi Cable Ltd 放熱板及び補強板付きｂｇａの製造方法
US6396136B2 (en) * 1998-12-31 2002-05-28 Texas Instruments Incorporated Ball grid package with multiple power/ground planes
JP4136224B2 (ja) 1999-09-30 2008-08-20 富士通株式会社 回路搭載用支持板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08172144A (ja) * 1994-12-20 1996-07-02 Fujitsu Ltd 半導体装置及びその製造方法
JPH08186195A (ja) * 1994-12-28 1996-07-16 Shinko Electric Ind Co Ltd 電子部品用パッケージ
JPH08335593A (ja) * 1995-06-08 1996-12-17 Matsushita Electron Corp 半導体装置およびその製造方法
JPH0936168A (ja) * 1995-07-18 1997-02-07 Hitachi Cable Ltd 半導体装置、半導体装置用インターポーザ及びその製造方法
JP2001007236A (ja) * 1999-06-17 2001-01-12 Nitto Denko Corp ウェハー状積層体および半導体素子パッケージならびにウェハー状積層体の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073651A (ja) * 2004-08-31 2006-03-16 Fujitsu Ltd 半導体装置
US7217998B2 (en) 2004-08-31 2007-05-15 Fujitsu Limited Semiconductor device having a heat-dissipation member
WO2013172060A1 (ja) * 2012-05-14 2013-11-21 株式会社野田スクリーン 半導体装置
KR101531552B1 (ko) * 2012-05-14 2015-06-26 가부시키가이샤 노다스크린 반도체 장치
US9153549B2 (en) 2012-05-14 2015-10-06 Noda Screen Co., Ltd. Semiconductor device
JP5531122B1 (ja) * 2013-01-25 2014-06-25 株式会社野田スクリーン 半導体装置

Also Published As

Publication number Publication date
US7193329B2 (en) 2007-03-20
US20030127737A1 (en) 2003-07-10

Similar Documents

Publication Publication Date Title
JP2003204015A (ja) 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法
US6020629A (en) Stacked semiconductor package and method of fabrication
JP2967344B2 (ja) 積層型半導体パッケージモジュール及び積層型半導体パッケージモジュールの製造方法
US20050206014A1 (en) Semiconductor device and method of manufacturing the same
US7786567B2 (en) Substrate for electrical device and methods for making the same
US6894229B1 (en) Mechanically enhanced package and method of making same
US20140048313A1 (en) Thermally enhanced wiring board with thermal pad and electrical post
CN103021982A (zh) 集成电路及制造方法
JP2010287870A (ja) プリント基板及びそれを含んだ半導体装置、並びにプリント基板の製造方法
TWI411052B (zh) 撓性板上覆晶應用之可撓性電路基板
US20080174005A1 (en) Electronic device and method for manufacturing electronic device
EP1571706A1 (en) Electronic device
CN116097400A (zh) 具有堆叠无源部件的多层半导体封装件
US7332808B2 (en) Semiconductor module and method of manufacturing the same
JP2003218264A (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
US6403460B1 (en) Method of making a semiconductor chip assembly
CN1319138C (zh) 封装的半导体器件的形成方法
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JPH0575014A (ja) 半導体チツプの実装構造
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JPH06291246A (ja) マルチチップ半導体装置
JP4439459B2 (ja) 半導体装置
JP2541494B2 (ja) 半導体装置
KR20150021250A (ko) 반도체 패키지, 반도체 패키지 제조 방법 및 적층형 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061003