JP2003204055A - Solid-state imaging device and method of manufacturing the same - Google Patents
Solid-state imaging device and method of manufacturing the sameInfo
- Publication number
- JP2003204055A JP2003204055A JP2002001936A JP2002001936A JP2003204055A JP 2003204055 A JP2003204055 A JP 2003204055A JP 2002001936 A JP2002001936 A JP 2002001936A JP 2002001936 A JP2002001936 A JP 2002001936A JP 2003204055 A JP2003204055 A JP 2003204055A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solid
- imaging device
- state imaging
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】水素化による界面準位の低減を促進して、暗電
流を低減させることで、S/N比の向上や、画質の向上
を実現することができる固体撮像装置およびその製造方
法を提供する。
【解決手段】画素部に画素選択および信号伝播用のアル
ミニウムを含む主配線層41b,42bを有するCMO
S型の固体撮像装置において、各主配線層41b,42
bの反応防止用のバリアメタル41a,41c,42
a,42c、およびコンタクトホールを埋め込むための
タングステン等からなる導電層31b,32bの密着層
31a,32aに、窒化タングステンを用いる。
(57) Abstract: A solid-state imaging device capable of realizing an improvement in S / N ratio and an improvement in image quality by promoting reduction of interface states by hydrogenation and reducing dark current. And a method for producing the same. A CMO having main wiring layers (41b, 42b) containing aluminum for pixel selection and signal propagation in a pixel portion.
In the S-type solid-state imaging device, each main wiring layer 41b, 42
barrier metal 41a, 41c, 42 for preventing reaction b
Tungsten nitride is used for the adhesion layers 31a and 32a of the conductive layers 31b and 32b made of tungsten or the like for filling the contact holes a and 42c.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えば、デジタル
カメラ、ビデオカメラ、イメージリーダ等の画像入力装
置に用いられる固体撮像装置およびその製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solid-state image pickup device used for an image input device such as a digital camera, a video camera, an image reader, etc., and a manufacturing method thereof.
【0002】[0002]
【従来の技術】デジタルカメラ、ビデオカメラ、イメー
ジリーダ等の画像入力装置には、CCD(Charge Coupl
ed Device)イメージセンサや、CMOSイメージセンサ
等の非CCD型のイメージセンサ等の固体撮像素子が設
けられ、ここで光学的画像情報を電気信号に変換し、こ
の変換された電気信号に各種の信号処理を施して表示器
に表示したり、記録媒体に記録したりしている。2. Description of the Related Art Image input devices such as digital cameras, video cameras, and image readers are equipped with a CCD (Charge Coupl
ed Device) A solid-state image sensor such as an image sensor or a non-CCD type image sensor such as a CMOS image sensor is provided, where optical image information is converted into an electric signal, and various signals are converted into the electric signal. It is processed and displayed on a display or recorded on a recording medium.
【0003】高性能な固体撮像素子を得るには、各画素
のセンサー部への集光効率および光電変換効率を高くし
感度を高めることと、暗電流や増幅器に依存するランダ
ムノイズ、固定パターンノイズを低く抑え、S/N比を
高くすることが必要である。In order to obtain a high-performance solid-state image pickup device, the light-collecting efficiency and photoelectric conversion efficiency of each pixel on the sensor portion are increased to enhance the sensitivity, and the random noise depending on the dark current and the amplifier, and the fixed pattern noise. Is required to be low and the S / N ratio is high.
【0004】メモリやロジック等のCMOS技術を流用
しているCMOSイメージセンサは、各画素の選択線
や、信号伝播線にもCMOS素子の配線技術が流用され
ている。CMOS素子の配線技術は、一般に各レイヤー
の配線材料としてアルミニウム、または銅やシリコンが
含有されたアルミニウムが用いられている。In the CMOS image sensor which uses the CMOS technology such as memory and logic, the wiring technology of the CMOS element is also used for the selection line of each pixel and the signal propagation line. In the wiring technology of the CMOS element, aluminum or aluminum containing copper or silicon is generally used as the wiring material of each layer.
【0005】このアルミニウム配線は、シリコンやポリ
シリコン、タングステンポリサイドとの接合部において
合金層を形成し、シリコンバルク内部のpn接合を破壊
するいわゆるアロイスパイクや、シリコンやタングステ
ンを吸い上げることによる断線不良を引き起こす。This aluminum wiring forms an alloy layer at the junction with silicon, polysilicon, or tungsten polycide, so-called alloy spike that destroys the pn junction inside the silicon bulk, or disconnection failure due to sucking up silicon or tungsten. cause.
【0006】これを防止するとともに、接合抵抗を安定
させるために、チタン(Ti)や窒化チタン(TiN)
からなるいわゆるバリアメタルをアルミニウム配線とシ
リコン等との接合部に挟む構造が広く用いられている。In order to prevent this and stabilize the junction resistance, titanium (Ti) or titanium nitride (TiN) is used.
There is widely used a structure in which a so-called barrier metal made of is sandwiched between a joint portion of aluminum wiring and silicon or the like.
【0007】また、素子の微細化に伴い多層の配線間を
繋ぐためのコンタクトホールも微細化され、スパッタリ
ングにより成膜されたアルミニウム配線の段差被覆性を
補う意味で、CVD(Chemical Vapor Deposition)によ
るタングステンでコンタクトホールを埋め込む技術が広
く用いられている。With the miniaturization of elements, contact holes for connecting multi-layered wirings have also been miniaturized, and CVD (Chemical Vapor Deposition) is used to supplement the step coverage of aluminum wiring formed by sputtering. A technique of filling a contact hole with tungsten is widely used.
【0008】このタングステンは、酸化シリコン等の絶
縁膜上には成長しにくく、また、密着性も劣ることか
ら、密着層としてチタン(Ti)や窒化チタン(Ti
N)が広く用いられている。Since this tungsten is difficult to grow on an insulating film such as silicon oxide and has poor adhesion, titanium (Ti) or titanium nitride (Ti) is used as an adhesion layer.
N) is widely used.
【0009】CMOSイメージセンサでは、以上のよう
なCMOS配線技術を適用して、画素部に形成された画
素を選択する画素選択用、および各画素に蓄積された信
号電荷を読み出す信号伝播用等の配線や当該配線に接続
するコンタクトが形成されている。In the CMOS image sensor, by applying the CMOS wiring technique as described above, for pixel selection for selecting pixels formed in the pixel portion and for signal propagation for reading out signal charges accumulated in each pixel. A wiring and a contact connected to the wiring are formed.
【0010】[0010]
【発明が解決しようとする課題】上述したように、イメ
ージセンサのS/N比を向上させるためには、暗電流起
因のノイズを低減する必要がある。暗電流を低減するた
めの手段として、シリコンと酸化シリコン膜界面での界
面準位を低減するために、そのダングリングボンドを水
素で終端させる必要がある。このため、水素(H2 )を
含んだガス中で熱処理を行ったり、NH基を含む膜を成
膜したりしている。As described above, in order to improve the S / N ratio of the image sensor, it is necessary to reduce noise due to dark current. As a means for reducing the dark current, it is necessary to terminate the dangling bond with hydrogen in order to reduce the interface state at the interface between silicon and the silicon oxide film. Therefore, heat treatment is performed in a gas containing hydrogen (H 2 ) or a film containing an NH group is formed.
【0011】しかしながら、CMOSイメージセンサの
配線のバリアメタルとして用いられているチタンは、水
素吸蔵合金にも一般に用いられている様に、水素を吸着
する作用があり、界面準位を低減させるための上述した
水素化処理を阻害してしまう。その結果として、CMO
Sイメージセンサの暗電流を低減することができず、画
質の劣化に繋がっていた。However, titanium, which is used as a barrier metal for the wiring of the CMOS image sensor, has the function of adsorbing hydrogen, as is commonly used for hydrogen storage alloys, and is used to reduce the interface level. It hinders the above-mentioned hydrotreatment. As a result, CMO
The dark current of the S image sensor could not be reduced, leading to deterioration of image quality.
【0012】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、水素化による界面準位の低減を促
進して、暗電流を低減させることで、S/N比の向上
や、画質の向上を実現することができる固体撮像装置お
よびその製造方法を提供することにある。The present invention has been made in view of the above circumstances, and its object is to improve the S / N ratio by promoting the reduction of the interface state by hydrogenation and reducing the dark current. An object of the present invention is to provide a solid-state imaging device capable of realizing improvement in image quality and a manufacturing method thereof.
【0013】[0013]
【課題を解決するための手段】上記の目的を達成するた
め、本発明の固体撮像装置は、基板に複数の画素が設け
られ、コンタクト孔に導電層が埋め込まれて形成された
コンタクトを介して前記画素に接続された配線層を有す
る固体撮像装置であって、前記配線層は、主配線材料の
反応を防止するバリア層を有し、前記コンタクトは、前
記コンタクト孔に埋め込む前記導電層の密着性を確保し
得る密着層を有しており、前記バリア層および前記密着
層が、窒化タングステンを含む材料により形成されてい
る。In order to achieve the above object, a solid-state image pickup device of the present invention has a substrate in which a plurality of pixels are provided, and a contact hole is filled with a conductive layer to form a contact via a contact. A solid-state imaging device having a wiring layer connected to the pixel, wherein the wiring layer has a barrier layer for preventing reaction of a main wiring material, and the contact is in close contact with the conductive layer embedded in the contact hole. And an adhesion layer capable of ensuring the property, and the barrier layer and the adhesion layer are formed of a material containing tungsten nitride.
【0014】前記配線層は、前記主配線材料としてアル
ミニウムを含む。The wiring layer contains aluminum as the main wiring material.
【0015】前記導電層は、タングステンを含む。The conductive layer contains tungsten.
【0016】前記基板の上層に形成され、前記基板の欠
陥に捕獲され得る水素を含有する水素含有膜をさらに有
する。It further has a hydrogen-containing film formed in the upper layer of the substrate and containing hydrogen which can be captured by defects in the substrate.
【0017】上記の本発明の固体撮像装置では、バリア
層や密着層に水素吸蔵性のない窒化タングステンを含む
材料を用いており、水素吸蔵性の高い金属を一切用いて
いないことから、水素を基板へ拡散させる際に、基板の
水素化が阻害されることがない。また、本発明で採用す
る窒化タングステンは、窒素を含有することで、主配線
材料の反応を防止するバリア層としての機能や、コンタ
クト孔への導電層の密着性を確保する密着層としての機
能を有している。In the above solid-state image pickup device of the present invention, the barrier layer and the adhesion layer are made of a material containing tungsten nitride having no hydrogen storage property, and no metal having a high hydrogen storage property is used. Hydrogenation of the substrate is not hindered when diffusing into the substrate. Further, the tungsten nitride employed in the present invention, by containing nitrogen, functions as a barrier layer for preventing reaction of the main wiring material and as an adhesion layer for ensuring adhesion of the conductive layer to the contact hole. have.
【0018】上記の目的を達成するため、本発明の固体
撮像装置の製造方法は、基板に複数の画素を形成し、コ
ンタクト孔に導電層を埋め込むことでコンタクトを形成
し、前記コンタクトを介して前記画素に接続する配線層
を形成する固体撮像装置の製造方法であって、前記配線
層の形成において、主配線材料の反応を防止するバリア
層を形成する工程と、前記コンタクトの形成において、
前記コンタクト孔に埋め込む前記導電層の密着性を確保
し得る密着層を形成する工程とを有し、前記バリア層お
よび前記密着層の形成において、窒化タングステンを含
む材料により形成する。In order to achieve the above object, in the method for manufacturing a solid-state image pickup device of the present invention, a plurality of pixels are formed on a substrate, a contact layer is filled with a conductive layer to form a contact, and the contact is formed through the contact. A method of manufacturing a solid-state imaging device for forming a wiring layer connected to the pixel, comprising the steps of forming a barrier layer for preventing reaction of a main wiring material in the formation of the wiring layer, and forming the contact,
And a step of forming an adhesion layer capable of ensuring the adhesion of the conductive layer embedded in the contact hole, and in forming the barrier layer and the adhesion layer, the barrier layer and the adhesion layer are formed of a material containing tungsten nitride.
【0019】前記配線層の形成において、前記主配線材
料としてアルミニウムを含む材料により形成する。In forming the wiring layer, a material containing aluminum is used as the main wiring material.
【0020】前記コンタクトの形成において、前記コン
タクト孔に前記密着層を介してタングステンを含む前記
導電層を埋め込む。In forming the contact, the conductive layer containing tungsten is buried in the contact hole through the adhesion layer.
【0021】前記バリア層の形成および前記密着層の形
成において、窒化タングステンをスパッタリングにより
成膜する。In forming the barrier layer and the adhesion layer, tungsten nitride is formed by sputtering.
【0022】前記配線層を形成する工程の後に、水素を
含むガスの雰囲気下で熱処理をする工程をさらに有す
る。After the step of forming the wiring layer, there is a step of heat treatment in a gas atmosphere containing hydrogen.
【0023】前記配線層を形成する工程の後に、前記画
素部における前記基板上に、前記基板の欠陥に捕獲され
得る水素を含有する水素含有膜を形成する工程と、熱処
理を行う工程とをさらに有する。After the step of forming the wiring layer, a step of forming a hydrogen-containing film containing hydrogen that can be captured by a defect of the substrate on the substrate in the pixel portion, and a step of performing heat treatment are further included. Have.
【0024】上記の本発明の固体撮像装置の製造方法に
よれば、バリア層や密着層に水素吸蔵性のない窒化タン
グステンを含む材料を用いており、水素吸蔵性の高い金
属を一切用いていないことから、後に、水素を基板へ拡
散させる際に、基板の水素化が阻害されることがない。
また、本発明で採用する窒化タングステンは、窒素を含
有することで、主配線材料の反応を防止するバリア層と
しての機能や、コンタクト孔への導電層の密着性を確保
する密着層としての機能を有している。According to the above-described method for manufacturing a solid-state image pickup device of the present invention, a material containing tungsten nitride having no hydrogen storage property is used for the barrier layer and the adhesion layer, and no metal having high hydrogen storage property is used. Therefore, when hydrogen is diffused into the substrate later, hydrogenation of the substrate is not hindered.
Further, the tungsten nitride employed in the present invention, by containing nitrogen, functions as a barrier layer for preventing reaction of the main wiring material and as an adhesion layer for ensuring adhesion of the conductive layer to the contact hole. have.
【0025】[0025]
【発明の実施の形態】以下に、本発明の固体撮像装置お
よびその製造方法の実施の形態について、図面を参照し
て説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a solid-state image pickup device and a method of manufacturing the same according to the present invention will be described below with reference to the drawings.
【0026】図1に、本実施形態に係るCMOS型の固
体撮像装置の構成の一例を示す。図1に示す固体撮像装
置1は、光電変換を行うフォトダイオード(即ち、pn
接合型のフォトセンサ)2と、画素を選択する例えばM
OSトランジスタからなる垂直選択用スイッチ素子4
と、例えばMOSトランジスタからなる読み出し用スイ
ッチ素子3とによって構成された単位画素5が、マトリ
ックス状に複数配列されてなる撮像領域と、各行毎に垂
直選択用スイッチ素子4の制御電極(ゲート電極)が共
通に接続された垂直選択線SVLに垂直走査パルスφV
(φV1,・・・φVm,・・・φVm+k,・・・)
を出力する垂直走査回路6と、各列毎に読み出し用スイ
ッチ素子3の主電極が共通に接続された垂直信号線VL
と、各列毎に垂直選択用スイッチ素子3の主電極に接続
された読み出しパルス線RLと、垂直信号線VLと水平
信号線HLに主電極が接続された例えばMOSトランジ
スタからなる水平スイッチ素子7と、水平スイッチ素子
7の制御電極と読み出しパルス線RLに接続された水平
走査回路8と、水平信号線HLに接続されたアンプ9に
より構成されている。FIG. 1 shows an example of the configuration of a CMOS type solid-state image pickup device according to this embodiment. The solid-state imaging device 1 shown in FIG. 1 includes a photodiode (that is, a pn) that performs photoelectric conversion.
Junction type photo sensor) 2 and a pixel for selecting, for example, M
Vertical selection switch element 4 consisting of an OS transistor
And a control electrode (gate electrode) of the vertical selection switch element 4 for each row, and an imaging region in which a plurality of unit pixels 5 configured by a read switch element 3 including, for example, a MOS transistor, are arranged in a matrix. To the vertical selection line SVL connected in common with
(ΦV1, ... φVm, ... φVm + k, ...)
And the vertical signal line VL to which the main electrodes of the read switch elements 3 are connected in common for each column.
And a read pulse line RL connected to the main electrode of the vertical selection switch element 3 for each column, and a horizontal switch element 7 composed of, for example, a MOS transistor having main electrodes connected to the vertical signal line VL and the horizontal signal line HL. A horizontal scanning circuit 8 connected to the control electrode of the horizontal switch element 7 and the read pulse line RL, and an amplifier 9 connected to the horizontal signal line HL.
【0027】各単位画素5では、読み出し用スイッチ素
子3の一方の主電極が、フォトセンサ2に接続され、他
方の主電極が垂直信号線VLに接続されている。また、
垂直選択用スイッチ素子4の一方の主電極が、読み出し
用スイッチ素子3の制御電極に接続され、その他方の主
電極が読み出しパルス線RLに接続され、その制御電極
が垂直選択線SVLに接続されている。In each unit pixel 5, one main electrode of the read switch element 3 is connected to the photo sensor 2, and the other main electrode is connected to the vertical signal line VL. Also,
One main electrode of the vertical selection switch element 4 is connected to the control electrode of the read switch element 3, the other main electrode is connected to the read pulse line RL, and the control electrode thereof is connected to the vertical select line SVL. ing.
【0028】水平走査回路8から各水平スイッチ素子7
の制御電極に水平走査パルスφH(φH1,・・・φH
n,・・・φHn+1,・・・)が供給されるととも
に、各読み出しパルス線RLに水平読み出しパルスφH
R (φHR 1,・・・φHR n,・・・φHR n+1,
・・・)が供給される。From the horizontal scanning circuit 8 to each horizontal switching element 7
Horizontal scanning pulse φH (φH1, ... φH
n, ... φHn + 1, ...) is supplied, and a horizontal read pulse φH is supplied to each read pulse line RL.
R (φH R 1, ... φH R n, ... φH R n + 1,
...) is supplied.
【0029】この固体撮像装置1の基本動作は、次のよ
うになる。垂直走査回路6からの垂直走査パルスφVm
と、水平走査回路8からの読み出しパルスφHR nを受
けた垂直選択用スイッチ素子4が、それらのパルスφV
m,φHR nの積のパルスを作り、この積のパルスで読
み出し用スイッチ素子3の制御電極を制御して、フォト
センサ2で光電変換された信号電荷を垂直信号線VLに
読み出す。この信号電荷は、水平映像期間中に、水平走
査回路8からの水平走査パルスφHにより制御された水
平スイッチ素子7を通して水平信号線HLに出力され、
これに接続されたアンプ9により信号電圧に変換されて
出力される。The basic operation of the solid-state image pickup device 1 is as follows. Vertical scanning pulse φVm from vertical scanning circuit 6
And the vertical selection switch element 4 which has received the read pulse φH R n from the horizontal scanning circuit 8 receives those pulses φV.
A pulse of the product of m and φH R n is generated, and the control electrode of the read switch element 3 is controlled by this pulse of the product to read the signal charge photoelectrically converted by the photosensor 2 to the vertical signal line VL. This signal charge is output to the horizontal signal line HL through the horizontal switch element 7 controlled by the horizontal scanning pulse φH from the horizontal scanning circuit 8 during the horizontal video period,
The signal is converted into a signal voltage by the amplifier 9 connected to this and output.
【0030】尚、上記の例では、単位画素内に2つのト
ランジスタを有する例について説明したが、これに限ら
れず、単位画素内に5つのトランジスタを有するもの
等、様々なタイプのものが存在する。In the above example, an example in which two transistors are included in the unit pixel has been described. However, the present invention is not limited to this, and there are various types such as one having five transistors in the unit pixel. .
【0031】図2に、上記のフォトセンサ2およびその
上層構成を示す断面図を示す。図2に示すように、例え
ば、酸化シリコン等からなる素子分離絶縁膜10により
画素分離されたp型の半導体基板10の活性領域に、n
型不純物を含有するn型半導体領域12が形成され、当
該n型半導体領域12とp型の半導体基板10との間で
pn接合を形成してなるフォトセンサ2が構成されてい
る。FIG. 2 is a sectional view showing the photosensor 2 and its upper layer structure. As shown in FIG. 2, for example, n is formed in the active region of the p-type semiconductor substrate 10 pixel-separated by the element isolation insulating film 10 made of silicon oxide or the like.
An n-type semiconductor region 12 containing a type impurity is formed, and a photosensor 2 is formed by forming a pn junction between the n-type semiconductor region 12 and the p-type semiconductor substrate 10.
【0032】画素分離された半導体基板10の他の部分
において、フォトセンサ2のn型半導体領域12と同時
に形成されたn型半導体領域12’が形成されており、
当該n型半導体領域12,12’間における半導体基板
10上には、酸化シリコン等からなるゲート絶縁膜13
とポリサイド構造のゲート電極14が積層形成されて構
成されるnMOSトランジスタからなる読み出し用スイ
ッチ素子3が形成されている。なお、図示しない領域に
おいて、画素分離された半導体基板10にはMOSトラ
ンジスタからなる垂直選択用スイッチ素子やその他の素
子が形成されている。An n-type semiconductor region 12 'formed at the same time as the n-type semiconductor region 12 of the photosensor 2 is formed in another portion of the semiconductor substrate 10 in which pixels are separated,
A gate insulating film 13 made of silicon oxide or the like is formed on the semiconductor substrate 10 between the n-type semiconductor regions 12 and 12 ′.
And a read switch element 3 formed of an nMOS transistor formed by laminating a gate electrode 14 having a polycide structure. In a region (not shown), a vertical selection switch element composed of a MOS transistor and other elements are formed on the semiconductor substrate 10 in which pixels are separated.
【0033】フォトセンサ2および読み出し用スイッチ
素子3を被覆して、酸化シリコン等からなる第1の層間
絶縁膜21が形成され、当該第1の層間絶縁膜21に
は、ゲート電極14およびn型半導体領域12’へ達す
るコンタクトホールが形成されている。なお、図示はし
ないが、垂直選択用スイッチ素子やその他の素子に接続
が必要な領域においてもコンタクトホールが形成されて
いる。A first interlayer insulating film 21 made of silicon oxide or the like is formed so as to cover the photosensor 2 and the read switch element 3, and the gate electrode 14 and the n-type are formed on the first interlayer insulating film 21. A contact hole reaching the semiconductor region 12 'is formed. Although not shown, contact holes are also formed in regions that need to be connected to the vertical selection switch element and other elements.
【0034】第1の層間絶縁膜21に形成されたコンタ
クトホールの内表面を被覆して、窒化タングステン(W
N)からなる密着層31aが形成されており、コンタク
トホール内には当該密着層31aを介してタングステン
(W)からなる導電層31bが埋め込まれて、当該密着
層31aおよび導電層31bにより第1のコンタクト3
1が形成されている。The inner surface of the contact hole formed in the first interlayer insulating film 21 is covered with tungsten nitride (W
The contact layer 31a made of N) is formed, and the conductive layer 31b made of tungsten (W) is embedded in the contact hole via the contact layer 31a. Contact 3
1 is formed.
【0035】上記の第1のコンタクト31に接続するよ
うに第1の層間絶縁膜21上には、第1層配線41が形
成されている。第1層配線41は、その下層から順に、
窒化タングステンからなるバリアメタル41aと、銅や
シリコンを含有するアルミニウムからなる主配線層41
bと、窒化タングステンからなるバリアメタル41cに
より構成されている。バリアメタル41aは、主配線層
41bを構成するアルミニウムと、第1のコンタクト3
1の導電層31bを構成するタングステンとの反応を防
止する役割を有する。なお、バリアメタル41cについ
ても、同様に、主配線層41bを構成するアルミニウム
と、上層のコンタクトの導電層に使用されるタングステ
ンとの反応を防止する役割を有する。A first layer wiring 41 is formed on the first interlayer insulating film 21 so as to connect to the first contact 31. The first layer wiring 41 is arranged in order from the lower layer.
A barrier metal 41a made of tungsten nitride and a main wiring layer 41 made of aluminum containing copper or silicon
b and a barrier metal 41c made of tungsten nitride. The barrier metal 41a is made up of the aluminum forming the main wiring layer 41b and the first contact 3
It has a role of preventing the reaction with the tungsten forming the first conductive layer 31b. Similarly, the barrier metal 41c also has a role of preventing a reaction between aluminum forming the main wiring layer 41b and tungsten used for the conductive layer of the upper contact.
【0036】第1層配線41および第1の層間絶縁膜2
1を被覆して、酸化シリコン等からなる第2の層間絶縁
膜22が形成されており、当該第2の層間絶縁膜22の
表面は平坦化されている。First layer wiring 41 and first interlayer insulating film 2
A second interlayer insulating film 22 made of silicon oxide or the like is formed so as to cover No. 1 and the surface of the second interlayer insulating film 22 is flattened.
【0037】第2の層間絶縁膜22の上層構成は、基本
的に、コンタクト形成層と配線層の繰り返しで形成され
ており、本実施形態では、一例として2層配線を図示し
ている。すなわち、第2の層間絶縁膜22を被覆して全
面に、例えば、酸化シリコン等からなる第3の層間絶縁
膜23が形成されており、当該第3の層間絶縁膜23の
所望の箇所にコンタクトホールが形成されている。The upper layer structure of the second interlayer insulating film 22 is basically formed by repeating a contact forming layer and a wiring layer. In this embodiment, a two-layer wiring is shown as an example. That is, a third interlayer insulating film 23 made of, for example, silicon oxide is formed on the entire surface covering the second interlayer insulating film 22, and a desired portion of the third interlayer insulating film 23 is contacted. A hole is formed.
【0038】第3の層間絶縁膜23に形成されたコンタ
クトホールの内表面を被覆して、同様に、窒化タングス
テン(WN)からなる密着層32aが形成されており、
コンタクトホール内には当該密着層32aを介してタン
グステン(W)からなる導電層32bが埋め込まれて、
当該密着層32aおよび導電層32bにより第2のコン
タクト32が形成されている。An inner surface of the contact hole formed in the third interlayer insulating film 23 is covered, and an adhesion layer 32a made of tungsten nitride (WN) is formed in the same manner.
A conductive layer 32b made of tungsten (W) is embedded in the contact hole via the adhesion layer 32a,
The contact layer 32a and the conductive layer 32b form a second contact 32.
【0039】上記の第2のコンタクト32に接続するよ
うに第3の層間絶縁膜23上には、第2層配線42が形
成されている。第2層配線42は、その下層から順に、
窒化タングステンからなるバリアメタル42aと、銅や
シリコンを含有するアルミニウムからなる主配線層42
bと、窒化タングステンからなるバリアメタル42cに
より構成されている。A second layer wiring 42 is formed on the third interlayer insulating film 23 so as to be connected to the second contact 32. The second layer wiring 42 is arranged in order from the lower layer.
A barrier metal 42a made of tungsten nitride and a main wiring layer 42 made of aluminum containing copper or silicon
b and a barrier metal 42c made of tungsten nitride.
【0040】第2層配線42および第3の層間絶縁膜2
3を被覆して、酸化シリコン等からなる第4の層間絶縁
膜24が形成されており、当該第4の層間絶縁膜24の
表面は平坦化されている。Second layer wiring 42 and third interlayer insulating film 2
A third interlayer insulating film 24 made of silicon oxide or the like is formed so as to cover 3 and the surface of the fourth interlayer insulating film 24 is flattened.
【0041】このようにして、半導体基板10に形成さ
れたフォトセンサ2や読み出し用スイッチ素子3および
その他のトランジスタの上層には、多層配線が形成され
ている。なお、本実施形態では、一例として、第1層配
線41、第2層配線42の2層配線の例を示してある
が、これに限定されるものではない。In this way, multilayer wiring is formed on the photosensor 2, the read switch element 3, and the other transistors formed on the semiconductor substrate 10. In the present embodiment, as an example, the two-layer wiring including the first-layer wiring 41 and the second-layer wiring 42 is shown, but the present invention is not limited to this.
【0042】表面が平坦化された第4の層間絶縁膜24
上には、例えば、窒化シリコン等からなる保護膜50が
形成されている。Fourth interlayer insulating film 24 whose surface is flattened
A protective film 50 made of, for example, silicon nitride or the like is formed thereon.
【0043】図示はしないが、保護膜50の上層には、
オンチップカラーフィルタが形成され、オンチップカラ
ーフィルタ上には、ネガ型感光樹脂などの光透過材料か
らなるオンチップレンズが形成されている。オンチップ
カラーフィルタは、原色系では、赤(R)、緑(G)、
青(B)のいずれかに着色され、補色系では、例えば、
シアン(Cy)、マゼンタ(Mg)、イエロー(Y
e)、緑(G)などのいずれかに着色されている。Although not shown, the upper layer of the protective film 50 is
An on-chip color filter is formed, and an on-chip lens made of a light transmissive material such as a negative photosensitive resin is formed on the on-chip color filter. The on-chip color filters are red (R), green (G),
It is colored in blue (B), and in the complementary color system, for example,
Cyan (Cy), magenta (Mg), yellow (Y
e), green (G), or the like.
【0044】次に、上記の本実施形態に係る固体撮像装
置の製造方法について、図3から図7を参照して説明す
る。Next, a method of manufacturing the solid-state image pickup device according to this embodiment will be described with reference to FIGS.
【0045】まず、図3(a)に示すように、一般的な
CMOSイメージセンサの形成と同様に、CMOS技術
を用いて、半導体基板10に必要な素子を形成する。例
えば、p型のシリコン等からなる半導体基板10に画素
分離のために選択酸化により素子分離絶縁膜11を形成
した後、単位画素を形成すべき活性領域の半導体基板1
0上に熱酸化によりゲート絶縁膜13を形成し、続い
て、多結晶シリコン膜およびタングステンシリサイド
(WSi)膜等を成膜し、これをドライエッチングによ
りパターニングして読み出し用スイッチ素子のポリサイ
ド構造のゲート電極14を形成する。なお、このとき、
図示しない垂直選択用スイッチ素子等の素子のゲート電
極も同時形成される。ゲート電極14を形成した後、ゲ
ート電極14をマスクに読み出し用スイッチ素子のドレ
イン領域、およびフォトセンサを形成すべき領域に、n
型不純物、例えば砒素(As)をイオン注入してn型半
導体領域12,12’を形成する。これにより、pn接
合を有するフォトセンサ2が形成され、読み出し用スイ
ッチ素子3のドレインとなるn型半導体領域12’が形
成される。なお、このとき、図示しない垂直選択用スイ
ッチ素子等の素子のソース・ドレイン領域も同時形成さ
れる。First, as shown in FIG. 3A, the necessary elements are formed on the semiconductor substrate 10 by using the CMOS technique as in the case of forming a general CMOS image sensor. For example, after the element isolation insulating film 11 is formed by selective oxidation for pixel isolation on the semiconductor substrate 10 made of p-type silicon or the like, the semiconductor substrate 1 in the active region where the unit pixel is to be formed.
0 to form a gate insulating film 13 by thermal oxidation, and then form a polycrystalline silicon film, a tungsten silicide (WSi) film, etc., and pattern this by dry etching to form the polycide structure of the read switch element. The gate electrode 14 is formed. At this time,
Gate electrodes of elements such as vertical selection switch elements (not shown) are also formed at the same time. After the gate electrode 14 is formed, n is formed in the drain region of the read switch element and the region where the photosensor is to be formed using the gate electrode 14 as a mask.
A type impurity, for example, arsenic (As) is ion-implanted to form the n-type semiconductor regions 12 and 12 '. As a result, the photosensor 2 having a pn junction is formed, and the n-type semiconductor region 12 ′ serving as the drain of the read switch element 3 is formed. At this time, the source / drain regions of elements such as vertical selection switch elements (not shown) are also formed at the same time.
【0046】次に、図3(b)に示すように、半導体基
板10の全面を被覆して、TEOS(tetraethylorthos
ilicate )を用いたLPCVD(Low Pressure Chemica
l Vapor Deposition) 法により、酸化シリコンを堆積さ
せて第1の層間絶縁膜21を形成する。Next, as shown in FIG. 3B, the entire surface of the semiconductor substrate 10 is covered with TEOS (tetraethylorthos).
LPCVD (Low Pressure Chemica) using ilicate
l Vapor Deposition) method is used to deposit silicon oxide to form the first interlayer insulating film 21.
【0047】次に、図3(c)に示すように、コンタク
トホールを形成する領域に開口を有する図示しないレジ
ストパターンをフォトリソグラフィー技術により形成
し、当該レジストパターンをマスクとして、異方性のド
ライッチングを行うことで、第1の層間絶縁膜21に、
ゲート電極14およびn型半導体領域12’に達するコ
ンタクトホールC11,C12を形成する。なおこのと
き、図示する以外にも、他の領域において半導体基板1
0に形成された素子とのコンタクトを形成すべき領域に
コンタクトホールが形成される。Next, as shown in FIG. 3C, a resist pattern (not shown) having an opening in a region where a contact hole is formed is formed by photolithography technique, and the anisotropic dry mask is used as a mask. By performing the etching, the first interlayer insulating film 21
Contact holes C11 and C12 reaching the gate electrode 14 and the n-type semiconductor region 12 'are formed. At this time, the semiconductor substrate 1 is formed in other regions than those shown in the drawing.
A contact hole is formed in a region where a contact with the element formed in 0 is to be formed.
【0048】次に、図4(d)に示すように、半導体基
板10の全面を被覆して、反応性スパッタリングにより
窒化タングステンを成膜して密着層31aを形成する。
このときの窒化タングステンの成膜条件としては、ター
ゲット:タングステン、ガス流量:ArとN2 の混合ガ
ス(N2 比が30〜60%の範囲)、圧力:0.133
〜1.33Pa(1〜10mTorr)、パワー:10
0〜1000W、膜厚10〜100nmの範囲内で成膜
する。すなわち、ガスの流量比においては、N2 比が大
きいほど、金属の組成比が小さくなるため抵抗が大きく
なり、N2 比が小さいほど金属の組成比が大きくなるた
め抵抗が小さくなることからこれらを考慮して最適な流
量比を設定する。また、圧力は、膜厚や成膜される膜の
組成の面内均一性に影響し、また基板へのストレスにも
影響することから、上記の範囲で最適な圧力を設定す
る。また、パワーは、成膜レートや基板へのストレスに
影響することから、これらを考慮して上記の範囲内で最
適なパワーを設定する。膜厚は、コンタクトホールの径
にもよるが、基本的には、密着層の膜厚が大きすぎると
コンタクトホールが塞がってしまうことから、密着層と
して機能する範囲内の膜厚で小さく設定することが好ま
しい。なお、好適な一例としては、ガス流量:Ar/N
2 =60/40sccm、圧力:0.266Pa(2m
Torr)、パワー:500W、膜厚40nmが挙げら
れる。Next, as shown in FIG. 4D, the entire surface of the semiconductor substrate 10 is covered, and tungsten nitride is deposited by reactive sputtering to form the adhesion layer 31a.
At this time, the conditions for forming the tungsten nitride film are as follows: target: tungsten, gas flow rate: mixed gas of Ar and N 2 (N 2 ratio is in the range of 30 to 60%), pressure: 0.133.
~ 1.33 Pa (1-10 mTorr), Power: 10
The film is formed within the range of 0 to 1000 W and the film thickness of 10 to 100 nm. That is, in the gas flow rate ratio, the larger the N 2 ratio, the smaller the metal composition ratio and thus the resistance, and the smaller the N 2 ratio, the larger the metal composition ratio and the smaller the resistance. The optimum flow rate ratio is set in consideration of. Further, since the pressure affects the in-plane uniformity of the film thickness and the composition of the film to be formed, and also the stress on the substrate, the optimum pressure is set within the above range. Further, since the power influences the film forming rate and the stress on the substrate, the optimum power is set within the above range in consideration of these factors. The film thickness depends on the diameter of the contact hole, but basically, if the film thickness of the adhesion layer is too large, the contact hole is blocked, so the film thickness is set to a small value within the range that functions as the adhesion layer. It is preferable. In addition, as a suitable example, gas flow rate: Ar / N
2 = 60/40 sccm, pressure: 0.266 Pa (2 m
Torr), power: 500 W, and film thickness 40 nm.
【0049】次に、図4(e)に示すように、密着層3
1a上の全面に、タングステン(W)をCVD法により
堆積させ、導電層31bを形成する。このときのタング
ステンのCVD条件例としては、ガス:Ar/N2 /H
2 /WF6 =2200/300/500/75scc
m、温度:450℃、圧力1040Pa程度とすること
ができる。Next, as shown in FIG. 4 (e), the adhesion layer 3
Tungsten (W) is deposited on the entire surface of 1a by a CVD method to form a conductive layer 31b. At this time, an example of CVD conditions for tungsten is gas: Ar / N 2 / H
2 / WF 6 = 2200/300/500 / 75scc
m, temperature: 450 ° C., pressure can be about 1040 Pa.
【0050】次に、図4(f)に示すように、第1の層
間絶縁膜21が露出するまで全面エッチバックを行い、
コンタクトホールC11,C12内以外の密着層31a
および導電層31bを除去する。これにより、コンタク
トホールC11,C12には、密着層31aおよび導電
層31bからなる第1のコンタクト31が形成される。
このときの、エッチバックの条件例としては、ガス:S
F6 =50sccm、RFパワー:150W、圧力:
1.33Pa程度とすることができる。Next, as shown in FIG. 4F, the entire surface is etched back until the first interlayer insulating film 21 is exposed,
Adhesion layer 31a other than in the contact holes C11, C12
And the conductive layer 31b is removed. As a result, the first contact 31 including the adhesion layer 31a and the conductive layer 31b is formed in the contact holes C11 and C12.
At this time, as an example of etch back conditions, gas: S
F 6 = 50 sccm, RF power: 150 W, pressure:
It can be about 1.33 Pa.
【0051】次に、図5(g)に示すように、半導体基
板10の全面を被覆して、反応性スパッタリングにより
窒化タングステンを成膜してバリアメタル41aを形成
する。このときの窒化タングステンの成膜条件として
は、密着層31aの形成条件と同様に、ターゲット:タ
ングステン、ガス流量:ArとN2 の混合ガス(N2 比
が30〜60%の範囲)、圧力:0.133〜1.33
Pa(1〜10mTorr)、パワー:100〜100
0W、膜厚10〜100nmの範囲内で成膜する。ここ
で、基本的には密着層で述べたのと同様であるが、ガス
の流量比においては、N2 比が小さいほどアルミニウム
配線へのバリア性が小さくなることから、これと抵抗等
とを考慮してガスの流量比を設定する。また、バリアメ
タルとしての機能を果たすためには、最低10nm程度
は必要と考えられる。なお、好適な一例としては、密着
層を構成する窒化タングステンと同じ条件である、ガス
流量:Ar/N2 =60/40sccm、圧力:0.2
66Pa(2mTorr)、パワー:500W、膜厚4
0nmが挙げられる。Next, as shown in FIG. 5G, the entire surface of the semiconductor substrate 10 is covered and tungsten nitride is deposited by reactive sputtering to form a barrier metal 41a. As the film forming conditions of the tungsten nitride at this time, target: tungsten, gas flow rate: mixed gas of Ar and N 2 (N 2 ratio is in the range of 30 to 60%), pressure, similar to the forming conditions of the adhesion layer 31 a. : 0.133 to 1.33
Pa (1 to 10 mTorr), power: 100 to 100
A film is formed within a range of 0 W and a film thickness of 10 to 100 nm. Here, it is basically the same as that described for the adhesion layer, but in the gas flow rate ratio, the smaller the N 2 ratio, the smaller the barrier property to the aluminum wiring. Set the gas flow rate ratio in consideration. Further, it is considered that at least about 10 nm is necessary to fulfill the function as a barrier metal. In addition, as a preferable example, the same conditions as those of the tungsten nitride forming the adhesion layer, gas flow rate: Ar / N 2 = 60/40 sccm, pressure: 0.2
66 Pa (2 mTorr), power: 500 W, film thickness 4
0 nm is mentioned.
【0052】次に、図5(h)に示すように、バリアメ
タル41a上の全面に、銅とシリコンを添加したアルミ
ニウムをスパッタリングにより堆積させて主配線層41
bを形成する。Next, as shown in FIG. 5 (h), aluminum containing copper and silicon is deposited by sputtering on the entire surface of the barrier metal 41a to form a main wiring layer 41.
b is formed.
【0053】次に、図5(i)に示すように、主配線層
41b上の全面を被覆して、反応性スパッタリングによ
り窒化タングステンを成膜してバリアメタル41cを形
成する。なお、このときのバリアメタル41cの成膜条
件は、バリアメタル41aについて説明したのと同様で
ある。Next, as shown in FIG. 5 (i), the entire surface of the main wiring layer 41b is covered and tungsten nitride is deposited by reactive sputtering to form a barrier metal 41c. The film forming conditions for the barrier metal 41c at this time are the same as those described for the barrier metal 41a.
【0054】次に、図6(j)に示すように、バリアメ
タル41a、主配線層41b、バリアメタル41c上
に、第1層配線のパターンを有する図示しないレジスト
パターンをフォトリソグラフィー技術により形成し、当
該レジストパターンをマスクとして、異方性のドライッ
チングを行うことで、バリアメタル41a,41c、主
配線層41bからなる第1層配線41を形成する。Next, as shown in FIG. 6J, a resist pattern (not shown) having a pattern of the first layer wiring is formed on the barrier metal 41a, the main wiring layer 41b, and the barrier metal 41c by a photolithography technique. Then, anisotropic dry etching is performed using the resist pattern as a mask to form the first-layer wiring 41 including the barrier metals 41a and 41c and the main wiring layer 41b.
【0055】次に、図6(k)に示すように、高密度プ
ラズマCVD(High Density Plasma enhanced CV
D:HDP−CVD)法により、酸化シリコン膜を堆積
させ、続いて、CMP(Chemical Mechanical Polishin
g)法により、第1層配線41が露出するまで研磨して、
当該第1層配線41に起因する段差をなくして、表面が
平坦化された第2の層間絶縁膜22を形成する。Next, as shown in FIG. 6 (k), a high density plasma enhanced CV (High Density Plasma enhanced CV
D: A silicon oxide film is deposited by the HDP-CVD method, and then CMP (Chemical Mechanical Polishin) is performed.
by the method g) until the first layer wiring 41 is exposed,
By eliminating the step due to the first-layer wiring 41, the second interlayer insulating film 22 having a flattened surface is formed.
【0056】次に、図7(l)に示すように、上述した
図3(b)〜図4(f)に示すコンタクト形成工程と同
様にして、TEOSを用いたLPCVD法により酸化シ
リコン膜からなる第3の層間絶縁膜23を形成し、当該
第3の層間絶縁膜23にコンタクトホールを形成し、ス
パッタリングにより窒化タングステンからなる密着層3
2aを形成し、CVD法によりタングステンからなる導
電層32bを形成し、全面エッチバックを行うことで、
第3の層間絶縁膜23のコンタクトホールに埋め込まれ
た密着層32aおよび導電層32bからなる第2のコン
タクト32を形成する。Next, as shown in FIG. 7 (l), the silicon oxide film is removed from the silicon oxide film by the LPCVD method using TEOS in the same manner as the contact forming process shown in FIGS. 3 (b) to 4 (f). Is formed, a contact hole is formed in the third interlayer insulating film 23, and the adhesion layer 3 made of tungsten nitride is formed by sputtering.
2a is formed, the conductive layer 32b made of tungsten is formed by the CVD method, and the entire surface is etched back.
A second contact 32 is formed, which includes an adhesion layer 32a and a conductive layer 32b buried in the contact hole of the third interlayer insulating film 23.
【0057】次に、図7(m)に示すように、上述した
図5(g)〜図6(k)に示す配線形成工程と同様にし
て、スパッタリングおよびエッチングにより、窒化タン
グステンからなるバリアメタル42a、銅とシリコンが
添加されたアルミニウムからなる主配線層42b、窒化
タングステンからなるバリアメタル42cからなる所定
パターンの第2層配線42を形成して、HDP−CVD
法により酸化シリコン膜を堆積させ、CMP法により表
面を研磨することにより、表面が平坦化された第4の層
間絶縁膜24を形成する。Next, as shown in FIG. 7 (m), a barrier metal made of tungsten nitride is formed by sputtering and etching in the same manner as the wiring forming process shown in FIGS. 5 (g) to 6 (k). 42a, a main wiring layer 42b made of aluminum to which copper and silicon are added, and a second layer wiring 42 of a predetermined pattern made of a barrier metal 42c made of tungsten nitride are formed, and HDP-CVD is performed.
A silicon oxide film is deposited by the CMP method and the surface is polished by the CMP method to form a fourth interlayer insulating film 24 having a flattened surface.
【0058】以降の工程としては、さらなる多層配線を
形成する場合には、図7(l)に示すコンタクト形成工
程、図7(m)に示す配線形成工程を必要に応じて繰り
返し、最終配線形成後に、プラズマCVD法により、窒
化シリコン膜を堆積することで保護膜50を形成する。As the subsequent steps, when further multilayer wiring is formed, the contact forming step shown in FIG. 7L and the wiring forming step shown in FIG. 7M are repeated as necessary to form the final wiring. After that, a protective film 50 is formed by depositing a silicon nitride film by a plasma CVD method.
【0059】続いて、温度が200℃〜350℃、時間
が30分〜180分程度で、アニール(以下、水素化処
理と称する)を行う。なお、この水素化処理で使用する
ガスは、100%の水素ガスや、水素ガスと窒素ガスと
の混合ガス等を使用する。これにより、プラズマCVD
法により形成された窒化シリコンからなる保護膜50
は、水素を多量に含有することから、当該保護膜50に
含まれる水素が当該熱処理によって拡散して、フォトセ
ンサ2における基板10と第1の層間絶縁膜21との界
面に存在するダングリングボンドや、読み出し用スイッ
チ素子3のゲート電極14下における半導体基板10と
ゲート絶縁膜13との界面に存在するダングリングボン
ドを消滅させることにより、半導体基板10と絶縁膜と
の界面準位を低減させる。なお、水素化は、上記のよう
に、プラズマCVDによる窒化シリコン膜からなる保護
膜を形成した後に行うのみでなく、保護膜を形成する前
にも、水素を含むガス中でアニールすることにより行っ
てもよい。Subsequently, annealing (hereinafter referred to as hydrogenation treatment) is performed at a temperature of 200 ° C. to 350 ° C. for a time of 30 minutes to 180 minutes. The gas used in this hydrogenation treatment is 100% hydrogen gas, a mixed gas of hydrogen gas and nitrogen gas, or the like. This enables plasma CVD
Film 50 made of silicon nitride and formed by the method
Contains a large amount of hydrogen, the hydrogen contained in the protective film 50 is diffused by the heat treatment, and the dangling bond existing in the interface between the substrate 10 and the first interlayer insulating film 21 in the photosensor 2 is present. Alternatively, the dangling bond existing at the interface between the semiconductor substrate 10 and the gate insulating film 13 under the gate electrode 14 of the read switch element 3 is eliminated to reduce the interface state between the semiconductor substrate 10 and the insulating film. . Note that hydrogenation is performed not only after forming a protective film formed of a silicon nitride film by plasma CVD as described above, but also by annealing in a gas containing hydrogen before forming the protective film. May be.
【0060】続いて、保護膜50上に、例えば、オンチ
ップカラーフィルタを形成し、オンチップカラーフィル
タ上に、オンチップレンズを形成する。オンチップカラ
ーフィルタの形成方法として染色法を用いる場合には、
カゼインなどの高分子に感光剤を添加して塗布し、露
光、現像、染色および定着を色ごとに繰り返す。その
他、分散法、印刷法または電着法等を用いてオンチップ
カラーフィルタを形成してもよい。オンチップレンズ
は、全面に、ネガ型感光性樹脂などの光透過性樹脂など
のレンズ材を形成して、当該レンズ材上に、所定の曲率
を有するレンズ形状のレジストパターンを形成し、当該
レジストパターンをマスクとしたエッチングにより、レ
ンズ材を加工することで形成することができる。Subsequently, for example, an on-chip color filter is formed on the protective film 50, and an on-chip lens is formed on the on-chip color filter. When using a dyeing method as a method of forming an on-chip color filter,
A sensitizer is added to a polymer such as casein and applied, and exposure, development, dyeing and fixing are repeated for each color. Alternatively, the on-chip color filter may be formed by using a dispersion method, a printing method, an electrodeposition method, or the like. The on-chip lens has a lens material such as a light-transmitting resin such as a negative photosensitive resin formed on the entire surface, and a lens-shaped resist pattern having a predetermined curvature is formed on the lens material. It can be formed by processing the lens material by etching using the pattern as a mask.
【0061】以上により、図2に示す本実施形態に係る
固体撮像装置を製造することができる。As described above, the solid-state image pickup device according to this embodiment shown in FIG. 2 can be manufactured.
【0062】上記の本実施形態では、保護膜50を形成
する前や後に、水素を含む雰囲気化で熱処理することで
水素化処理を行っており、これにより、上述したよう
に、当該保護膜50に含まれる水素や外部雰囲気の水素
を当該熱処理によって基板方向へ拡散して、フォトセン
サ2における基板10と絶縁膜21との界面に存在する
ダングリングボンドや、読み出し用スイッチ素子3のゲ
ート電極14下における半導体基板10とゲート絶縁膜
13との界面に存在するダングリングボンドを消滅させ
ることにより、半導体基板10と絶縁膜との界面準位を
低減させている。本実施形態では、配線のバリアメタル
や密着層に水素吸蔵性のない窒化タングステンを用いて
おり、水素吸蔵性の高いチタン(Ti)を一切用いてい
ないことから、この水素が基板10へ拡散する際に、基
板10の水素化が阻害されることがないため、水素化に
よる界面準位の低減が促進される。In the present embodiment described above, the hydrogenation treatment is performed by performing heat treatment in an atmosphere containing hydrogen before or after forming the protective film 50, and as a result, as described above, the protective film 50 is formed. Of hydrogen contained in the photosensor 2 and hydrogen in the external atmosphere are diffused toward the substrate by the heat treatment, and dangling bonds existing at the interface between the substrate 10 and the insulating film 21 in the photosensor 2 and the gate electrode 14 of the read switch element 3. The interface state between the semiconductor substrate 10 and the insulating film is reduced by eliminating the dangling bond existing at the interface between the semiconductor substrate 10 and the gate insulating film 13 below. In the present embodiment, since tungsten nitride having no hydrogen storage property is used for the barrier metal of the wiring and the adhesion layer, and titanium (Ti) having high hydrogen storage property is not used at all, this hydrogen diffuses to the substrate 10. At this time, since hydrogenation of the substrate 10 is not hindered, the reduction of the interface state due to hydrogenation is promoted.
【0063】また、本実施形態において配線41,42
のバリアメタル41a,41c,42a,42cに採用
する窒化タングステン(WN)は、上述したように、窒
素を含有することで、従来の窒化チタンと同等の主配線
層を構成するアルミニウムの反応を防止するバリア性能
を有し、また、窒化チタンと同等の加工性を有している
ことが確認された。また、コンタクト31,32の導電
層31b,32bとしてCVD法により成膜するタング
ステンは、絶縁膜の表面への膜付きが悪いが、スパッタ
リングにより成膜する窒化タングステンを密着層として
採用することで膜付きが向上され、密着層として、従来
の窒化チタンと同等の機能を有していることが確認され
た。Further, in the present embodiment, the wirings 41 and 42 are
As described above, the tungsten nitride (WN) used for the barrier metals 41a, 41c, 42a, and 42c of the above contains the nitrogen, thereby preventing the reaction of aluminum constituting the main wiring layer equivalent to that of the conventional titanium nitride. It has been confirmed that it has a barrier property to protect the material and has workability equivalent to that of titanium nitride. Further, although tungsten deposited by the CVD method as the conductive layers 31b and 32b of the contacts 31 and 32 does not adhere well to the surface of the insulating film, tungsten nitride deposited by sputtering is used as the adhesion layer. It was confirmed that the adhesion was improved and that the adhesion layer had a function equivalent to that of conventional titanium nitride.
【0064】以上のように、本実施形態によれば、水素
を吸着するチタン(Ti)および窒化チタン(TiN)
を使用することなく、CMOS型の固体撮像装置を製造
することが可能となり、界面準位の低減のための水素化
処理が阻害されることなく、CMOS型固体撮像装置の
暗電流を低減することができ、その結果、固体撮像装置
のS/N比の向上や、画質の向上を実現することが可能
となる。As described above, according to this embodiment, titanium (Ti) and titanium nitride (TiN) which adsorb hydrogen are adsorbed.
It is possible to manufacture a CMOS type solid-state imaging device without using the above, and to reduce the dark current of the CMOS type solid-state imaging device without hindering the hydrogenation treatment for reducing the interface state. As a result, it is possible to improve the S / N ratio and the image quality of the solid-state imaging device.
【0065】本発明は、上記の実施形態の説明に限定さ
れない。例えば、本実施形態では、バリアメタルや密着
層を構成する窒化タングステンの製法として、通常のス
パッタリングによって成膜する例について説明したが、
アスペクト比の増大に伴うコンタクトホールの底部に堆
積される膜厚の減少を防止して、コンタクトホールの底
部における膜付きを向上させるため、スパッタ粒子の直
行成分を引き出す遠距離スパッタリングや、コリメート
スパッタリング等を用いることもできる。その他、本発
明の要旨を逸脱しない範囲で、種々の変更が可能であ
る。The present invention is not limited to the above description of the embodiments. For example, in the present embodiment, an example of forming a film by ordinary sputtering has been described as a method of manufacturing the tungsten nitride forming the barrier metal or the adhesion layer.
In order to prevent the film thickness deposited on the bottom of the contact hole from decreasing with the increase of the aspect ratio and improve the film deposition on the bottom of the contact hole, long-distance sputtering that draws the orthogonal component of sputtered particles, collimated sputtering, etc. Can also be used. Besides, various modifications can be made without departing from the scope of the present invention.
【0066】[0066]
【発明の効果】本発明によれば、水素化による界面準位
の低減を促進して、暗電流を低減させることで、S/N
比の向上や、画質の向上を実現することができる。According to the present invention, the S / N ratio is improved by promoting the reduction of the interface state by hydrogenation and reducing the dark current.
It is possible to improve the ratio and the image quality.
【図1】本実施形態に係るCMOS型の固体撮像装置の
構成の一例を示す図である。FIG. 1 is a diagram showing an example of a configuration of a CMOS type solid-state imaging device according to an embodiment.
【図2】本実施形態に係る固体撮像装置のフォトセンサ
およびその上層構成の一例を示す断面図である。FIG. 2 is a cross-sectional view showing an example of a photosensor of the solid-state imaging device according to the present embodiment and an upper layer structure thereof.
【図3】本実施形態に係る固体撮像装置の製造におい
て、コンタクトホールの形成後の断面図である。FIG. 3 is a cross-sectional view after forming a contact hole in the manufacture of the solid-state imaging device according to the present embodiment.
【図4】本実施形態に係る固体撮像装置の製造におい
て、第1のコンタクトの形成後の断面図である。FIG. 4 is a cross-sectional view after the formation of the first contact in the manufacture of the solid-state imaging device according to the present embodiment.
【図5】本実施形態に係る固体撮像装置の製造におい
て、第1層配線となる導電層の堆積後の断面図である。FIG. 5 is a cross-sectional view after deposition of a conductive layer to be the first-layer wiring in the manufacture of the solid-state imaging device according to the present embodiment.
【図6】本実施形態に係る固体撮像装置の製造におい
て、第2の層間絶縁膜の形成後の断面図である。FIG. 6 is a cross-sectional view after forming a second interlayer insulating film in the manufacture of the solid-state imaging device according to the present embodiment.
【図7】本実施形態に係る固体撮像装置の製造におい
て、第4の層間絶縁膜の形成後の断面図である。FIG. 7 is a cross-sectional view after formation of a fourth interlayer insulating film in the manufacture of the solid-state imaging device according to the present embodiment.
1…固体撮像装置、2…フォトセンサ、3…読み出し用
スイッチ素子、4…垂直選択用スイッチ素子、5…単位
画素、6…垂直走査回路、7…水平スイッチ素子、8…
水平走査回路、9…アンプ、10…半導体基板、11…
素子分離絶縁膜、12,12’…n型半導体領域、13
…ゲート絶縁膜、14…ゲート電極、21…第1の層間
絶縁膜、22…第2の層間絶縁膜、23…第3の層間絶
縁膜、24…第4の層間絶縁膜、31…第1のコンタク
ト、31a…密着層、31b…導電層、32…第2のコ
ンタクト、32a…密着層、32b…導電層、41…第
1層配線、41b…主配線層、41a,41c…バリア
メタル、42…第2層配線、42b…主配線層、42
a,42c…バリアメタル、50…保護膜、SVL…垂
直選択線、VL…垂直信号線、RL…読み出しパルス
線、HL…水平信号線、C11,C12…コンタクトホ
ール。DESCRIPTION OF SYMBOLS 1 ... Solid-state imaging device, 2 ... Photo sensor, 3 ... Read-out switch element, 4 ... Vertical selection switch element, 5 ... Unit pixel, 6 ... Vertical scanning circuit, 7 ... Horizontal switch element, 8 ...
Horizontal scanning circuit, 9 ... Amplifier, 10 ... Semiconductor substrate, 11 ...
Element isolation insulating film, 12, 12 '... N-type semiconductor region, 13
... gate insulating film, 14 ... gate electrode, 21 ... first interlayer insulating film, 22 ... second interlayer insulating film, 23 ... third interlayer insulating film, 24 ... fourth interlayer insulating film, 31 ... first , 31a ... Adhesion layer, 31b ... Conductive layer, 32 ... Second contact, 32a ... Adhesion layer, 32b ... Conductive layer, 41 ... First layer wiring, 41b ... Main wiring layer, 41a, 41c ... Barrier metal, 42 ... Second layer wiring, 42b ... Main wiring layer, 42
a, 42c ... Barrier metal, 50 ... Protective film, SVL ... Vertical selection line, VL ... Vertical signal line, RL ... Read pulse line, HL ... Horizontal signal line, C11, C12 ... Contact hole.
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/90 C A Fターム(参考) 4M118 AA05 AB01 BA14 CA03 CA34 EA01 FA06 FA28 GC08 GC09 GD04 5C024 CX32 CY47 5F033 HH04 HH09 HH28 HH34 JJ19 JJ34 KK01 KK09 KK34 MM07 MM08 MM13 NN06 PP16 PP22 QQ08 QQ09 QQ10 QQ11 QQ16 QQ37 QQ39 QQ48 QQ73 RR04 RR06 SS04 SS13 SS15 TT02 VV06 XX14 XX20 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 21/90 CAF term (reference) 4M118 AA05 AB01 BA14 CA03 CA34 EA01 FA06 FA28 GC08 GC09 GD04 5C024 CX32 CY47 5F033 HH04 HH09 HH28 HH34 JJ19 JJ34 KK01 KK09 KK34 MM07 MM08 MM13 NN06 PP16 PP22 QQ08 QQ09 QQ10 QQ11 QQ16 QQ37 QQ39 QQ48 QQ73 RR04 RR06 SS04 SS13 SS15 TT02 VV06 XX14 XX20
Claims (10)
孔に導電層が埋め込まれて形成されたコンタクトを介し
て前記画素に接続された配線層を有する固体撮像装置で
あって、 前記配線層は、主配線材料の反応を防止するバリア層を
有し、 前記コンタクトは、前記コンタクト孔に埋め込む前記導
電層の密着性を確保し得る密着層を有しており、 前記バリア層および前記密着層が、窒化タングステンを
含む材料により形成されている固体撮像装置。1. A solid-state imaging device comprising: a substrate provided with a plurality of pixels; and a wiring layer connected to the pixels through a contact formed by burying a conductive layer in a contact hole. Has a barrier layer for preventing reaction of the main wiring material, the contact has an adhesion layer capable of ensuring adhesion of the conductive layer embedded in the contact hole, the barrier layer and the adhesion layer The solid-state imaging device is made of a material containing tungsten nitride.
ミニウムを含む請求項1記載の固体撮像装置。2. The solid-state imaging device according to claim 1, wherein the wiring layer contains aluminum as the main wiring material.
1記載の固体撮像装置。3. The solid-state imaging device according to claim 1, wherein the conductive layer contains tungsten.
陥に捕獲され得る水素を含有する水素含有膜をさらに有
する請求項1記載の固体撮像装置。4. The solid-state imaging device according to claim 1, further comprising a hydrogen-containing film that is formed on an upper layer of the substrate and contains hydrogen that can be captured by defects in the substrate.
に導電層を埋め込むことでコンタクトを形成し、前記コ
ンタクトを介して前記画素に接続する配線層を形成する
固体撮像装置の製造方法であって、 前記配線層の形成において、主配線材料の反応を防止す
るバリア層を形成する工程と、 前記コンタクトの形成において、前記コンタクト孔に埋
め込む前記導電層の密着性を確保し得る密着層を形成す
る工程とを有し、 前記バリア層および前記密着層の形成において、窒化タ
ングステンを含む材料により形成する固体撮像装置の製
造方法。5. A method of manufacturing a solid-state imaging device, comprising forming a plurality of pixels on a substrate, forming a contact by embedding a conductive layer in a contact hole, and forming a wiring layer connected to the pixel via the contact. And a step of forming a barrier layer for preventing a reaction of a main wiring material in the formation of the wiring layer, and an adhesion layer capable of ensuring the adhesion of the conductive layer embedded in the contact hole in the formation of the contact. And a step of forming the barrier layer and the adhesion layer, wherein the barrier layer and the adhesion layer are formed of a material containing tungsten nitride.
料としてアルミニウムを含む材料により形成する請求項
5記載の固体撮像装置の製造方法。6. The method for manufacturing a solid-state imaging device according to claim 5, wherein in forming the wiring layer, a material containing aluminum is used as the main wiring material.
タクト孔に前記密着層を介してタングステンを含む前記
導電層を埋め込む請求項5記載の固体撮像装置の製造方
法。7. The method for manufacturing a solid-state imaging device according to claim 5, wherein in forming the contact, the conductive layer containing tungsten is embedded in the contact hole via the adhesion layer.
成において、窒化タングステンをスパッタリングにより
成膜する請求項5記載の固体撮像装置の製造方法。8. The method of manufacturing a solid-state imaging device according to claim 5, wherein tungsten nitride is deposited by sputtering in the formation of the barrier layer and the formation of the adhesion layer.
含むガスの雰囲気下で熱処理をする工程をさらに有する
請求項5記載の固体撮像装置の製造方法。9. The method for manufacturing a solid-state imaging device according to claim 5, further comprising a step of performing heat treatment in an atmosphere of a gas containing hydrogen after the step of forming the wiring layer.
画素部における前記基板上に、前記基板の欠陥に捕獲さ
れ得る水素を含有する水素含有膜を形成する工程と、熱
処理を行う工程とをさらに有する請求項5記載の固体撮
像装置の製造方法。10. After the step of forming the wiring layer, a step of forming, on the substrate in the pixel portion, a hydrogen-containing film containing hydrogen that can be captured by defects in the substrate, and a step of performing heat treatment. The method for manufacturing a solid-state imaging device according to claim 5, further comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002001936A JP2003204055A (en) | 2002-01-09 | 2002-01-09 | Solid-state imaging device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002001936A JP2003204055A (en) | 2002-01-09 | 2002-01-09 | Solid-state imaging device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003204055A true JP2003204055A (en) | 2003-07-18 |
Family
ID=27641931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002001936A Pending JP2003204055A (en) | 2002-01-09 | 2002-01-09 | Solid-state imaging device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003204055A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539253B1 (en) * | 2004-03-10 | 2005-12-27 | 삼성전자주식회사 | CMOS image device with contact studs comprising of poly silicon |
| JP2006210685A (en) * | 2005-01-28 | 2006-08-10 | Canon Inc | Method for manufacturing solid-state imaging device |
| JP2007243100A (en) * | 2006-03-13 | 2007-09-20 | Iwate Toshiba Electronics Co Ltd | Solid-state imaging device and manufacturing method thereof |
| JP2008172056A (en) * | 2007-01-12 | 2008-07-24 | Sharp Corp | Semiconductor device and manufacturing method thereof |
| KR100853094B1 (en) | 2007-03-14 | 2008-08-19 | 동부일렉트로닉스 주식회사 | Image sensor and manufacturing method thereof |
| JP2009010387A (en) * | 2007-06-26 | 2009-01-15 | Dongbu Hitek Co Ltd | Manufacturing method of vertical seamos image sensor |
| JP2009016828A (en) * | 2007-07-02 | 2009-01-22 | Samsung Electronics Co Ltd | Manufacturing method of semiconductor device |
| JP2011524089A (en) * | 2008-06-11 | 2011-08-25 | クロステック・キャピタル,リミテッド・ライアビリティ・カンパニー | Manufacturing method of CMOS image sensor |
| US9171799B2 (en) | 2010-03-25 | 2015-10-27 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, image pickup system, and manufacturing method therefor |
| JP2020047717A (en) * | 2018-09-18 | 2020-03-26 | 株式会社東芝 | Solid-state imaging device |
-
2002
- 2002-01-09 JP JP2002001936A patent/JP2003204055A/en active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539253B1 (en) * | 2004-03-10 | 2005-12-27 | 삼성전자주식회사 | CMOS image device with contact studs comprising of poly silicon |
| JP2006210685A (en) * | 2005-01-28 | 2006-08-10 | Canon Inc | Method for manufacturing solid-state imaging device |
| JP2007243100A (en) * | 2006-03-13 | 2007-09-20 | Iwate Toshiba Electronics Co Ltd | Solid-state imaging device and manufacturing method thereof |
| JP2008172056A (en) * | 2007-01-12 | 2008-07-24 | Sharp Corp | Semiconductor device and manufacturing method thereof |
| KR100853094B1 (en) | 2007-03-14 | 2008-08-19 | 동부일렉트로닉스 주식회사 | Image sensor and manufacturing method thereof |
| JP2009010387A (en) * | 2007-06-26 | 2009-01-15 | Dongbu Hitek Co Ltd | Manufacturing method of vertical seamos image sensor |
| JP2009016828A (en) * | 2007-07-02 | 2009-01-22 | Samsung Electronics Co Ltd | Manufacturing method of semiconductor device |
| JP2011524089A (en) * | 2008-06-11 | 2011-08-25 | クロステック・キャピタル,リミテッド・ライアビリティ・カンパニー | Manufacturing method of CMOS image sensor |
| US9171799B2 (en) | 2010-03-25 | 2015-10-27 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus, image pickup system, and manufacturing method therefor |
| JP2020047717A (en) * | 2018-09-18 | 2020-03-26 | 株式会社東芝 | Solid-state imaging device |
| JP7082019B2 (en) | 2018-09-18 | 2022-06-07 | 株式会社東芝 | Solid-state image sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12520614B2 (en) | Solid-state image sensor, method for producing solid-state image sensor, and electronic device | |
| US7541212B2 (en) | Image sensor including an anti-reflection pattern and method of manufacturing the same | |
| US9385152B2 (en) | Solid-state image pickup device and image pickup system | |
| US9443895B2 (en) | Solid-state image pickup apparatus and image pickup system | |
| JP4799522B2 (en) | Imaging device | |
| US8853852B2 (en) | Semiconductor apparatus and electronic equipment | |
| JP3324581B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| TWI407554B (en) | Solid-state imaging device, method for manufacturing solid-state imaging device, and camera | |
| US8896137B2 (en) | Solid-state image pickup device and a method of manufacturing the same | |
| US7531884B2 (en) | CMOS image sensor with backside illumination and method for manufacturing the same | |
| CN102142450B (en) | Manufacturing method of photoelectric conversion apparatus | |
| US8816413B2 (en) | Semiconductor imaging device with which semiconductor elements of pixel area and other areas has same characteristics | |
| JP4137161B1 (en) | Method for manufacturing photoelectric conversion device | |
| JP2003204055A (en) | Solid-state imaging device and method of manufacturing the same | |
| US7667749B2 (en) | Image sensor having a partial light-shielding layer and method for fabricating the same | |
| US7256830B2 (en) | Solid-state imaging device and manufacturing method for solid-state imaging device | |
| JP4284908B2 (en) | MOS type solid-state imaging device and manufacturing method thereof | |
| US20110248368A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2006114657A (en) | Solid-state imaging device and manufacturing method thereof | |
| JP2006024934A (en) | Manufacturing method of CMOS image sensor | |
| JP4269730B2 (en) | Solid-state imaging device and manufacturing method thereof | |
| US20080054387A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| JP2003188368A (en) | Method for manufacturing solid-state imaging device | |
| JP2002164522A (en) | Solid-state imaging device and method of manufacturing the same | |
| KR20050106932A (en) | Image sensor and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |