[go: up one dir, main page]

JP2003289149A - Light receiving module - Google Patents

Light receiving module

Info

Publication number
JP2003289149A
JP2003289149A JP2002092303A JP2002092303A JP2003289149A JP 2003289149 A JP2003289149 A JP 2003289149A JP 2002092303 A JP2002092303 A JP 2002092303A JP 2002092303 A JP2002092303 A JP 2002092303A JP 2003289149 A JP2003289149 A JP 2003289149A
Authority
JP
Japan
Prior art keywords
electrode
light receiving
electrodes
die cap
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002092303A
Other languages
Japanese (ja)
Other versions
JP4045830B2 (en
Inventor
Kenichiro Kawamoto
健一郎 河本
Takeshi Sekiguchi
剛 関口
Makoto Ito
伊藤  誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2002092303A priority Critical patent/JP4045830B2/en
Priority to US10/397,839 priority patent/US6806547B2/en
Publication of JP2003289149A publication Critical patent/JP2003289149A/en
Application granted granted Critical
Publication of JP4045830B2 publication Critical patent/JP4045830B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/5522
    • H10W90/753

Landscapes

  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】 電源ライン及び信号ラインの低インピーダン
ス化を容易に図ることが可能な受光モジュールを提供す
ること。 【解決手段】 ダイキャップコンデンサ41は、一方の
面側に搭載面12に接する電極42を有し、他方の面側
に並設された4つの電極43〜45を有する。このダイ
キャップコンデンサ41は、電極43に配置された半導
体受光素子31(受光部32)が搭載面12の中央部に
位置するように配置されている。半導体受光素子31の
第3の電極は半導体電子素子51の第2の電極にワイヤ
ボンディングされている。半導体電子素子51において
第2の電極53の両側に接地電極57が設けられ、当該
接地電極57はダイキャップコンデンサ41の半導体受
光素子31が配置された電極43の両側に位置する電極
44,45を介して搭載部材11(搭載面12)にそれ
ぞれ電気的に接続されて、接地されることとなる。
(57) [Problem] To provide a light receiving module capable of easily reducing the impedance of a power supply line and a signal line. SOLUTION: A die cap capacitor 41 has an electrode 42 on one surface side in contact with a mounting surface 12, and has four electrodes 43 to 45 arranged side by side on the other surface side. The die cap capacitor 41 is arranged such that the semiconductor light receiving element 31 (light receiving portion 32) arranged on the electrode 43 is located at the center of the mounting surface 12. The third electrode of the semiconductor light receiving element 31 is wire-bonded to the second electrode of the semiconductor electronic element 51. In the semiconductor electronic element 51, ground electrodes 57 are provided on both sides of the second electrode 53. The ground electrodes 57 are connected to the electrodes 44 and 45 located on both sides of the electrode 43 of the die cap capacitor 41 on which the semiconductor light receiving element 31 is arranged. Each of them is electrically connected to the mounting member 11 (mounting surface 12) via the corresponding one and grounded.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、受光モジュールに
関する。
TECHNICAL FIELD The present invention relates to a light receiving module.

【0002】[0002]

【従来の技術】受光モジュール101は、図7に示され
るように、搭載部材111と、リードピン121〜12
4と、半導体受光素子131と、ダイキャップコンデン
サ141と、半導体電子素子151等を備える。
2. Description of the Related Art As shown in FIG. 7, a light receiving module 101 includes a mounting member 111 and lead pins 121-12.
4, semiconductor light receiving element 131, die cap capacitor 141, semiconductor electronic element 151 and the like.

【0003】搭載部材111は、導電性の部材からな
り、搭載面112を有する。リードピンのうち、搭載部
材111に電気的に導通しているリードピン(図示せ
ず)以外の4本のリードピン121〜124と搭載部材
111の絶縁は、ガラス部材125による封止にて行っ
ている。
The mounting member 111 is made of a conductive material and has a mounting surface 112. Of the lead pins, the four lead pins 121 to 124 other than the lead pins (not shown) electrically connected to the mounting member 111 and the mounting member 111 are insulated by the glass member 125.

【0004】半導体受光素子131は、受光部132
と、リードピン121にワイヤボンディングされる第1
の電極133と、第2の電極134と、受光部132か
らの電流信号を出力する第3の電極135とを有する。
また、半導体受光素子131は、一端が第1の電極13
3に電気的に接続され、他端が第2の電極134に接続
される抵抗素子136を有する。
The semiconductor light receiving element 131 includes a light receiving portion 132.
And the first wire-bonded to the lead pin 121
Electrode 133, a second electrode 134, and a third electrode 135 that outputs a current signal from the light receiving unit 132.
Further, the semiconductor light receiving element 131 has the first electrode 13 at one end.
3 and a resistance element 136 electrically connected to the other end and connected to the second electrode 134 at the other end.

【0005】ダイキャップコンデンサ141は、一方の
面側に搭載面に接する電極(図示せず)を有し、他方の
面側に並設された2つの電極142,143を有する。
半導体受光素子131は、一方の電極142上に配置さ
れ、半導体受光素子131の第2の電極134と電極1
42とがワイヤボンディングされている。他方の電極1
43は、リードピン122にワイヤボンディングされて
いる。ここで、半導体受光素子131の抵抗素子136
とダイキャップコンデンサ141とは、CRフィルタを
形成しており、半導体受光素子131に印加する電源の
デカップリングフィルタとなっている。
The die cap capacitor 141 has an electrode (not shown) in contact with the mounting surface on one surface side, and has two electrodes 142, 143 juxtaposed on the other surface side.
The semiconductor light receiving element 131 is disposed on the one electrode 142, and the second electrode 134 and the electrode 1 of the semiconductor light receiving element 131 are arranged.
42 and 42 are wire-bonded. The other electrode 1
43 is wire-bonded to the lead pin 122. Here, the resistance element 136 of the semiconductor light receiving element 131
The die cap capacitor 141 forms a CR filter, and serves as a decoupling filter for a power source applied to the semiconductor light receiving element 131.

【0006】半導体電子素子151は、半導体受光素子
131から出力された電流信号を電気処理するものであ
り、第1〜第5の電極152〜156と、搭載部材11
1(搭載面112)にワイヤボンディングされる接地電
極157とを有する。第1の電極152は、半導体電子
素子151に電源電圧(VDD)を印加するためのもので
あり、ダイキャップコンデンサ141の電極143にワ
イヤボンディングされている。第2の電極153は、半
導体受光素子131からの電流信号を半導体電子素子1
51に入力するためのもので、半導体受光素子131の
第3の電極135にワイヤボンディングされている。第
3の電極154は、半導体受光素子131から出力され
た電流信号を電気処理した信号を出力するためのもので
あり、リードピン123にワイヤボンディングされてい
る。第4の電極155は、第3の電極154から出力さ
れる信号とは位相が180°異なる相補信号を出力する
ものであり、リードピン124にワイヤボンディングさ
れている。第5の電極156は、搭載面112上に配置
されたダイキャップコンデンサ161の電極にワイヤボ
ンディングされている。
The semiconductor electronic element 151 is for electrically processing the current signal output from the semiconductor light receiving element 131, and includes the first to fifth electrodes 152 to 156 and the mounting member 11.
1 (mounting surface 112) and a ground electrode 157 that is wire bonded. The first electrode 152 is for applying a power supply voltage (V DD ) to the semiconductor electronic element 151, and is wire-bonded to the electrode 143 of the die cap capacitor 141. The second electrode 153 receives the current signal from the semiconductor light receiving element 131 and outputs the current signal from the semiconductor electronic element 1.
It is for input to 51 and is wire-bonded to the third electrode 135 of the semiconductor light receiving element 131. The third electrode 154 is for outputting a signal obtained by electrically processing the current signal output from the semiconductor light receiving element 131, and is wire-bonded to the lead pin 123. The fourth electrode 155 outputs a complementary signal whose phase is 180 ° different from the signal output from the third electrode 154, and is wire-bonded to the lead pin 124. The fifth electrode 156 is wire-bonded to the electrode of the die cap capacitor 161 arranged on the mounting surface 112.

【0007】搭載面12上に配置されたダイキャップコ
ンデンサ162の電極は、リードピン122にワイヤボ
ンディングされている。
The electrodes of the die cap capacitor 162 arranged on the mounting surface 12 are wire-bonded to the lead pins 122.

【0008】[0008]

【発明が解決しようとする課題】発明者は、上述したよ
うな構成の受光モジュールの動作速度を上げるために技
術開発を行っている。最近、受光モジュールの動作速度
を上げることが求められており、発明者等は、信号周波
数が2.5GHzを越えるような速度を実現できるよう
な受光モジュールが求められると考えている。信号周波
数が2.5GHzを越えるような領域では、各部品間の
信号伝送路(信号ライン)のインピーダンス整合を考慮
しないと、満足し得る特性を得ることができない。ま
た、電源供給路(電源ライン)を介した信号の回り込み
による動作不安定(発振)現象も生じ易くなる。
The inventor is carrying out technical development in order to increase the operation speed of the light-receiving module having the above-described structure. Recently, there is a demand for increasing the operating speed of the light receiving module, and the inventors consider that a light receiving module that can realize a speed at which the signal frequency exceeds 2.5 GHz is required. In the region where the signal frequency exceeds 2.5 GHz, satisfactory characteristics cannot be obtained unless the impedance matching of the signal transmission line (signal line) between the components is considered. In addition, an unstable operation (oscillation) phenomenon due to a signal sneaking through the power supply path (power supply line) is likely to occur.

【0009】これらの問題点の解決手法として、電源ラ
インの低インピーダンス化、及び、信号ラインの低イン
ピーダンス化がある。ここで、低インピーダンス化とい
うのは、電源のデカップリングコンデンサの容量増大、
あるいは、当該コンデンサに接続するラインの低インダ
クタンス化を意味する。低インダクタンス化には複数の
ボンディングワイヤを並列的に配線することが効果的と
なる。また、信号ラインの低インピーダンス化は、この
ラインの周囲を低インピーダンスのライン、たとえば接
地ラインあるいは電源ラインで囲む構成を採用すること
で実現できる。この取り囲みはワイヤだけでなく、半導
体電子素子内でも同様に行なうことが効果的となる。
As a method for solving these problems, there is a reduction in impedance of the power supply line and a reduction in impedance of the signal line. Here, lowering the impedance means increasing the capacity of the decoupling capacitor of the power supply,
Alternatively, it means lowering the inductance of the line connected to the capacitor. To reduce the inductance, it is effective to wire a plurality of bonding wires in parallel. Further, the low impedance of the signal line can be realized by adopting a structure in which the periphery of this line is surrounded by a low impedance line such as a ground line or a power supply line. It is effective to perform this surrounding not only in the wire but also in the semiconductor electronic device.

【0010】しかしながら、受光モジュールの小型化を
図る場合、搭載部材を小さくする必要があることから、
搭載部材における部品搭載面積に制約が生じることとな
る。このため、新たな部品を数多く搭載することが困難
となる。また、信号ラインの周囲を低インピーダンスの
ラインで囲む場合、半導体電子素子内では配線の自由度
が確保されているため充分な余裕を有した状態で信号ラ
インの周囲を低インピーダンスのラインで囲むことがで
きるが、信号ラインのワイヤの周囲を接地ラインあるい
は電源ラインのワイヤで取り囲むことは、当該ワイヤの
付線時におけるワイヤ間の相互干渉の問題から困難とな
る。
However, in order to reduce the size of the light receiving module, it is necessary to make the mounting member small.
There is a restriction on the component mounting area of the mounting member. For this reason, it becomes difficult to mount many new parts. In addition, when surrounding the signal line with a low impedance line, since the wiring freedom is ensured in the semiconductor electronic element, surround the signal line with a low impedance line with a sufficient margin. However, it is difficult to surround the wire of the signal line with the wire of the ground line or the power line due to the problem of mutual interference between the wires when the wires are attached.

【0011】本発明は上述の点に鑑みてなされたもの
で、信号ラインの低インピーダンス化を容易且つ確実に
図ることが可能な受光モジュールを提供することを目的
とする。
The present invention has been made in view of the above points, and an object thereof is to provide a light-receiving module capable of easily and reliably reducing the impedance of a signal line.

【0012】[0012]

【課題を解決するための手段】本発明に係る受光モジュ
ールは、導電性の部材からなり、搭載面を有する搭載部
材と、受光部と、当該受光部からの電流信号を出力する
信号出力電極とを有する半導体受光素子と、電流信号を
入力するための信号入力電極と、当該信号入力電極の両
側に設けられる接地電極とを有する半導体電子素子と、
一方の面側に搭載面に接する電極を有し、他方の面側に
並設された少なくとも3つの電極を有するダイキャップ
コンデンサと、を備え、半導体受光素子は、ダイキャッ
プコンデンサの少なくとも3つの電極のうちの中央の電
極に配置され、ダイキャップコンデンサは、配置された
半導体受光素子が搭載面の中央部に位置するように配置
され、半導体電子素子は、信号入力電極が半導体受光素
子の信号出力電極と対向するようにダイキャップコンデ
ンサに隣接して搭載面に配置されており、半導体受光素
子の信号出力電極と半導体電子素子の信号入力電極とが
電気的に接続され、半導体電子素子の接地電極とダイキ
ャップコンデンサの半導体受光素子が配置された電極の
両側に位置する電極のうち対応する側の電極とがそれぞ
れ電気的に接続され、半導体電子素子の接地電極に電気
的に接続されたダイキャップコンデンサの電極と搭載面
とがそれぞれ電気的に接続されていることを特徴として
いる。
A light receiving module according to the present invention includes a mounting member made of a conductive member and having a mounting surface, a light receiving section, and a signal output electrode for outputting a current signal from the light receiving section. A semiconductor light receiving element having, a signal input electrode for inputting a current signal, and a semiconductor electronic element having a ground electrode provided on both sides of the signal input electrode,
A die cap capacitor having an electrode in contact with the mounting surface on one surface side and having at least three electrodes juxtaposed on the other surface side; and the semiconductor light receiving element has at least three electrodes of the die cap capacitor. Of the die-cap capacitor is arranged such that the semiconductor light-receiving element is located in the center of the mounting surface, and the semiconductor electronic element has a signal input electrode whose signal output is the semiconductor light-receiving element. It is arranged on the mounting surface adjacent to the die cap capacitor so as to face the electrode, the signal output electrode of the semiconductor light receiving element and the signal input electrode of the semiconductor electronic element are electrically connected, and the ground electrode of the semiconductor electronic element is connected. Is electrically connected to the electrode on the corresponding side of the electrodes located on both sides of the electrode on which the semiconductor light receiving element of the die cap capacitor is arranged. , It is characterized in that the electrode and the mounting surface of the electrically-connected die capacitance capacitor to the ground electrode of the semiconductor electronic element is electrically connected.

【0013】本発明に係る受光モジュールでは、半導体
電子素子において信号入力電極の両側に接地電極が設け
られ、当該接地電極はダイキャップコンデンサの半導体
受光素子が配置された電極の両側に位置する電極を介し
て搭載部材(搭載面)にそれぞれ電気的に接続されて、
接地されることとなる。接地電極とダイキャップコンデ
ンサの電極との間の配線長さ、及びダイキャップコンデ
ンサの電極と搭載部材との間の配線長さは、接地電極を
直接搭載部材に接地させた場合の配線長さに比して短く
なる。これにより、配線自体が有するインダクタンス成
分の影響を低く抑えることができると共に、配線が変形
し難くなり、各部位に接触するのを防ぐことができる。
この結果、半導体受光素子から半導体電子素子へ電流信
号を送るための信号ラインを接地ラインにて囲む構造が
実現され、当該信号ラインの低インピーダンス化を容易
且つ確実に図ることができる。
In the light receiving module according to the present invention, ground electrodes are provided on both sides of the signal input electrode in the semiconductor electronic element, and the ground electrodes are electrodes located on both sides of the electrode on which the semiconductor light receiving element of the die cap capacitor is arranged. Electrically connected to the mounting member (mounting surface) via
It will be grounded. The wiring length between the ground electrode and the electrode of the die cap capacitor and the wiring length between the electrode of the die cap capacitor and the mounting member are the same as when the ground electrode is directly grounded to the mounting member. It is shorter than that. As a result, the influence of the inductance component of the wiring itself can be suppressed to be low, and the wiring is less likely to be deformed, so that it is possible to prevent the wiring from contacting each part.
As a result, a structure in which the signal line for sending a current signal from the semiconductor light receiving element to the semiconductor electronic element is surrounded by the ground line is realized, and the impedance of the signal line can be easily and reliably reduced.

【0014】また、ダイキャップコンデンサは、他方の
面側に並設された少なくとも3つの電極に対して最外と
なる位置に電極を更に有しており、当該最外に位置する
電極と半導体電子素子の電源電極とが電気的に接続され
ていることが好ましい。このように構成した場合、ダイ
キャップコンデンサは、半導体電子素子に印加する電源
のカップリングコンデンサとして機能することとなり、
電源ラインの低インピーダンス化を図ることができる。
Further, the die cap capacitor further has an electrode at the outermost position with respect to at least three electrodes arranged in parallel on the other surface side, and the outermost electrode and the semiconductor electron are provided. It is preferable that the power supply electrode of the element is electrically connected. When configured in this way, the die cap capacitor functions as a coupling capacitor for the power supply applied to the semiconductor electronic element,
The impedance of the power supply line can be reduced.

【0015】また、半導体電子素子は、信号を出力する
ための信号出力電極を一対有しており、当該信号出力電
極は、信号入力電極が近接して配置される一辺に直交す
る辺にそれぞれ近接して配置されていることが好まし
い。このように構成した場合、信号出力電極から信号を
取り出すための配線長さが短くなり、当該配線自体が有
することとなるインダクタンス成分の影響を低く抑える
ことができる。
Further, the semiconductor electronic device has a pair of signal output electrodes for outputting a signal, and the signal output electrodes are respectively close to the sides orthogonal to one side where the signal input electrodes are arranged close to each other. It is preferable that they are arranged. With such a configuration, the wiring length for extracting a signal from the signal output electrode is shortened, and the influence of the inductance component of the wiring itself can be suppressed to a low level.

【0016】また、半導体受光素子は、受光部に電源電
圧を印加するための電源電極と、ダイキャップコンデン
サの半導体受光素子が配置された電極に電気的に接続さ
れた電極と、当該電極と電源電極との間に直列接続して
設置した抵抗素子とを更に有することが好ましい。この
ように構成した場合、ダイキャップコンデンサと抵抗素
子とがCRフィルタを構成することとなり、半導体受光
素子の安定した動作が実現可能となる。
The semiconductor light receiving element includes a power supply electrode for applying a power supply voltage to the light receiving portion, an electrode electrically connected to the electrode of the die cap capacitor on which the semiconductor light receiving element is arranged, the electrode and the power supply. It is preferable to further include a resistance element connected in series with the electrode. With such a configuration, the die cap capacitor and the resistance element form a CR filter, and stable operation of the semiconductor light receiving element can be realized.

【0017】[0017]

【発明の実施の形態】本発明の実施形態に係る受光モジ
ュールについて図面を参照して説明する。なお、説明に
おいて、同一要素又は同一機能を有する要素には、同一
符号を用いることとし、重複する説明は省略する。
DETAILED DESCRIPTION OF THE INVENTION A light receiving module according to an embodiment of the present invention will be described with reference to the drawings. In the description, the same elements or elements having the same function will be denoted by the same reference symbols, without redundant description.

【0018】(第1実施形態)図1は受光モジュールを
示す平面図であり、図2は同じく受光モジュールを示す
断面図である。受光モジュール1は、たとえば光通信モ
ジュールの受信用サブアセンブリ(ROSA)に用いら
れるもので、図1及び図2に示されるように、搭載部材
11と、複数(本実施形態においては5本)のリードピ
ン21〜25、半導体受光素子31、ダイキャップコン
デンサ(平行平板コンデンサ)41、半導体電子素子5
1等を備える。
(First Embodiment) FIG. 1 is a plan view showing a light receiving module, and FIG. 2 is a sectional view showing the same light receiving module. The light receiving module 1 is used, for example, in a receiving subassembly (ROSA) of an optical communication module, and as shown in FIGS. 1 and 2, a mounting member 11 and a plurality of (five in this embodiment) members. Lead pins 21 to 25, semiconductor light receiving element 31, die cap capacitor (parallel plate capacitor) 41, semiconductor electronic element 5
1 and so on.

【0019】搭載部材11は、半導体受光素子31、ダ
イキャップコンデンサ41、半導体電子素子51等の部
品を搭載する搭載面12を有し、搭載面12の裏面側に
窪み部14が形成されている。搭載面12の直径は、約
4.22mmに設定されている。この搭載部材11は、
コバール、Fe−Ni合金又はCuW等の金属からな
り、金メッキが施されている。搭載部材11には、搭載
面12から当該搭載面12の裏面に貫通して形成された
複数(本実施形態においては4つ)の孔部15が形成さ
れている。これらの孔部15には、それぞれ対応するリ
ードピン21〜24が挿通される。
The mounting member 11 has a mounting surface 12 on which components such as the semiconductor light receiving element 31, the die cap capacitor 41, and the semiconductor electronic element 51 are mounted, and the recess 14 is formed on the back surface side of the mounting surface 12. . The diameter of the mounting surface 12 is set to about 4.22 mm. This mounting member 11 is
It is made of metal such as Kovar, Fe-Ni alloy or CuW, and is plated with gold. The mounting member 11 is provided with a plurality (four in the present embodiment) of holes 15 penetrating from the mounting surface 12 to the back surface of the mounting surface 12. Corresponding lead pins 21 to 24 are inserted into these holes 15.

【0020】リードピン21〜24は、一端が搭載面1
2から所定の長さ(たとえば、0.35mm程度)突出
した状態で対応する孔部15に挿通されて、搭載部材1
1に電気的に絶縁された状態で固定される。リードピン
21〜24と搭載部材11の絶縁は、窪み部14に充填
されるガラス部材16による封止にて行っている。
One end of each of the lead pins 21 to 24 is mounted on the mounting surface 1.
The mounting member 1 is inserted into the corresponding hole 15 in a state of protruding a predetermined length (for example, about 0.35 mm) from the mounting member 1.
1 is fixed in a state of being electrically insulated. The lead pins 21 to 24 and the mounting member 11 are insulated from each other by sealing with the glass member 16 filled in the recess 14.

【0021】リードピン21は半導体受光素子31に電
源電圧(VPD)を印加するためのものであり、リードピ
ン22は半導体電子素子51に電源電圧(VDD)を印加
するためのものである。リードピン23,24は、半導
体電子素子51にて電気処理した信号を出力するための
ものである。リードピン25は、搭載部材11と電気的
に導通した状態で、搭載面12の裏面に固定されてい
る。これらのリードピン21〜25は、コバール等の金
属材料からなり、その外径は約0.45mmに設定され
ている。
The lead pin 21 is for applying a power source voltage (V PD ) to the semiconductor light receiving element 31, and the lead pin 22 is for applying a power source voltage (V DD ) to the semiconductor electronic element 51. The lead pins 23 and 24 are for outputting a signal electrically processed by the semiconductor electronic element 51. The lead pin 25 is fixed to the back surface of the mounting surface 12 while being electrically connected to the mounting member 11. These lead pins 21 to 25 are made of a metal material such as Kovar and have an outer diameter of about 0.45 mm.

【0022】ダイキャップコンデンサ41は、一方の面
側に搭載面12に接する電極42を有し、他方の面側に
並設された少なくとも3つ(本実施形態においては4
つ)の電極43〜45を有する。このダイキャップコン
デンサ41は、電極43が搭載面12の中央部に位置す
るように配置され、電極42が搭載部材11と電気的に
接続されている。ダイキャップコンデンサ41は0.7
mm×2.6mm×0.2mmの大きさを有し、電極4
3の大きさは0.9mm×0.6mmに設定され、電極
44,45の大きさは0.3mm×0.6mmに設定さ
れ、電極46の大きさは0.8mm×0.6mmに設定
されている。
The die cap capacitor 41 has an electrode 42 in contact with the mounting surface 12 on one surface side, and at least three (4 in this embodiment) arranged in parallel on the other surface side.
Three) electrodes 43 to 45. The die cap capacitor 41 is arranged such that the electrode 43 is located at the center of the mounting surface 12, and the electrode 42 is electrically connected to the mounting member 11. Die cap capacitor 41 is 0.7
The electrode 4 has a size of mm × 2.6 mm × 0.2 mm.
The size of 3 is set to 0.9 mm × 0.6 mm, the size of the electrodes 44 and 45 is set to 0.3 mm × 0.6 mm, and the size of the electrode 46 is set to 0.8 mm × 0.6 mm. Has been done.

【0023】搭載面12の中央部に位置することとなる
電極43の両側に位置する電極44,45は、搭載部材
11とワイヤボンディングされ電気的に接続されてお
り、接地電位とされる。電極44,45と搭載部材11
とを電気的に接続するワイヤ(配線)は複数本(本実施
形態においては2本)とされている。最外に位置する電
極46は、リードピン22にワイヤボンディングされて
いる。電極46とリードピン22とを電気的に接続する
ワイヤは複数本(本実施形態においては2本)とされて
いる。
The electrodes 44 and 45 located on both sides of the electrode 43 located in the center of the mounting surface 12 are wire-bonded and electrically connected to the mounting member 11, and are set to the ground potential. Electrodes 44 and 45 and mounting member 11
There are a plurality of wires (wirings) (two wires in the present embodiment) for electrically connecting and. The outermost electrode 46 is wire-bonded to the lead pin 22. There are a plurality of wires (two wires in the present embodiment) that electrically connect the electrodes 46 and the lead pins 22.

【0024】半導体受光素子31は、たとえばフォトダ
イオードであって、図3にも示されるように、受光部3
2、第1の電極33(電源電極)、第2の電極34及び
第3の電極35(信号出力電極)を有する。また、半導
体受光素子31は、第1の電極33と第2の電極34と
の間に直列接続して設置した抵抗素子36と、抵抗素子
36に並列接続したダイオード37とを有する。半導体
受光素子31の大きさは、0.5mm×0.5mmとな
っている。この半導体受光素子31は、ダイキャップコ
ンデンサ41の電極43上に配置される。言い換える
と、ダイキャップコンデンサ41は、電極43に配置さ
れた半導体受光素子31(受光部32)が搭載面12の
中央部に位置するように配置されている。
The semiconductor light receiving element 31 is, for example, a photodiode, and as shown in FIG.
2. It has a first electrode 33 (power supply electrode), a second electrode 34 and a third electrode 35 (signal output electrode). Further, the semiconductor light receiving element 31 has a resistance element 36 connected in series between the first electrode 33 and the second electrode 34, and a diode 37 connected in parallel to the resistance element 36. The size of the semiconductor light receiving element 31 is 0.5 mm × 0.5 mm. The semiconductor light receiving element 31 is arranged on the electrode 43 of the die cap capacitor 41. In other words, the die cap capacitor 41 is arranged such that the semiconductor light receiving element 31 (light receiving portion 32) arranged on the electrode 43 is located at the center of the mounting surface 12.

【0025】第1の電極33は、半導体受光素子31に
電源電圧を印加するためのものであり、半導体受光素子
31における一つの角部に近接して設けられている。こ
の第1の電極33は、リードピン21にワイヤボンディ
ングされている。これにより、半導体受光素子31に
は、リードピン21及びワイヤを介して電源電圧が印加
されることとなる。
The first electrode 33 is for applying a power supply voltage to the semiconductor light receiving element 31, and is provided close to one corner of the semiconductor light receiving element 31. The first electrode 33 is wire-bonded to the lead pin 21. As a result, the power supply voltage is applied to the semiconductor light receiving element 31 via the lead pin 21 and the wire.

【0026】第3の電極35は、受光部32に入射した
光が変換されて得られた電流信号を出力するためのもの
であり、第1の電極33が近接して設けられた角部と隣
り合う角部に近接して設けられている。
The third electrode 35 is for outputting a current signal obtained by converting the light incident on the light receiving portion 32, and has a corner portion provided adjacent to the first electrode 33. It is provided close to the adjacent corners.

【0027】第2の電極34は、第1及び第3の電極3
3,35が近接して設けられた角部とは反対側の一辺に
沿って設けられている。この第2の電極34は、ダイキ
ャップコンデンサ41の電極43にワイヤボンディング
されている。これにより、ダイキャップコンデンサ41
(電極42,43により構成されることとなるコンデン
サ部分)と抵抗素子36とがCRフィルタを構成するこ
ととなり、半導体受光素子31の安定した動作が実現可
能となる。
The second electrode 34 is the first and third electrodes 3
3, 35 are provided along one side opposite to the corners provided close to each other. The second electrode 34 is wire-bonded to the electrode 43 of the die cap capacitor 41. As a result, the die cap capacitor 41
The CR element is configured by the (capacitor portion configured by the electrodes 42, 43) and the resistance element 36, and stable operation of the semiconductor light receiving element 31 can be realized.

【0028】半導体電子素子51は、たとえばプリアン
プICであって、半導体受光素子31から出力された電
流信号を電気処理(たとえば、増幅、電流−電圧変換
等)する。半導体電子素子51は、第1の電極52(電
源電極)、第2の電極53(信号入力電極)、第3の電
極54(信号出力電極)、第4の電極55(信号出力電
極)、第5の電極56、接地電極57,58等を有す
る。半導体電子素子51は、第2の電極53が半導体受
光素子31の第3の電極35と対向するようにダイキャ
ップコンデンサ41に隣接して搭載面12に配置されて
いる。本実施形態においては、リードピン23,24間
に配置されている。
The semiconductor electronic device 51 is, for example, a preamplifier IC, and electrically processes (for example, amplifies, current-voltage converts, etc.) the current signal output from the semiconductor light receiving device 31. The semiconductor electronic device 51 includes a first electrode 52 (power supply electrode), a second electrode 53 (signal input electrode), a third electrode 54 (signal output electrode), a fourth electrode 55 (signal output electrode), 5 electrode 56, ground electrodes 57, 58, and the like. The semiconductor electronic element 51 is arranged on the mounting surface 12 adjacent to the die cap capacitor 41 so that the second electrode 53 faces the third electrode 35 of the semiconductor light receiving element 31. In this embodiment, it is arranged between the lead pins 23 and 24.

【0029】第1の電極52は、半導体電子素子51に
電源電圧を印加するためのものであり、ダイキャップコ
ンデンサ41の電極のうち最外に位置する電極46とワ
イヤボンディングされ電気的に接続されている。これに
より、半導体電子素子51には、リードピン22、ダイ
キャップコンデンサ41の電極46及びワイヤを介して
電源電圧が印加されることとなる。第1の電極52と電
極46とを電気的に接続するワイヤは複数本(本実施形
態においては3本)とされている。
The first electrode 52 is for applying a power supply voltage to the semiconductor electronic element 51, and is electrically connected by wire bonding to the outermost electrode 46 of the electrodes of the die cap capacitor 41. ing. As a result, the power supply voltage is applied to the semiconductor electronic element 51 via the lead pin 22, the electrode 46 of the die cap capacitor 41 and the wire. The number of wires (three in the present embodiment) that electrically connect the first electrode 52 and the electrode 46 is set.

【0030】第2の電極53は、半導体受光素子31か
らの電流信号を半導体電子素子51に入力するためのも
ので、半導体受光素子31の第3の電極35とワイヤボ
ンディングされている。
The second electrode 53 is for inputting a current signal from the semiconductor light receiving element 31 to the semiconductor electronic element 51, and is wire-bonded to the third electrode 35 of the semiconductor light receiving element 31.

【0031】第3の電極54は、半導体受光素子31か
ら出力された電流信号を電気処理した信号を出力するた
めのものであり、リードピン23にワイヤボンディング
されている。これにより、半導体電子素子51にて電気
処理した信号は、ワイヤ及びリードピン23を介して出
力されることとなる。第4の電極55は、第3の電極5
4から出力される信号とは位相が180°異なる相補信
号を出力するものであり、リードピン24にワイヤボン
ディングされている。これにより、半導体電子素子51
にて電気処理した相補信号は、ワイヤ及びリードピン2
4を介して出力されることとなる。第3の電極54及び
第4の電極55は、第2の電極53が近接して配置され
る一辺に直交し且つ互いに対向する辺(リードピン2
3,24に近接する辺)にそれぞれ近接して配置されて
いる。
The third electrode 54 is for outputting a signal obtained by electrically processing the current signal output from the semiconductor light receiving element 31, and is wire-bonded to the lead pin 23. As a result, the signal electrically processed by the semiconductor electronic device 51 is output via the wire and the lead pin 23. The fourth electrode 55 is the third electrode 5
The signal output from 4 outputs a complementary signal having a phase difference of 180 ° and is wire-bonded to the lead pin 24. Thereby, the semiconductor electronic device 51
Complementary signals processed electrically at the wire and lead pin 2
4 will be output. The third electrode 54 and the fourth electrode 55 are orthogonal to one side where the second electrode 53 is arranged in close proximity and are opposite sides (lead pin 2
3 and 24) are arranged close to each other.

【0032】第5の電極56は、ダイキャップコンデン
サ60の電極にワイヤボンディングされている。ダイキ
ャップコンデンサ60は、半導体電子素子51の内部回
路で用いる平滑化コンデンサとして機能し、高域遮断フ
ィルタのカットオフ周波数を決定するためのものであ
る。
The fifth electrode 56 is wire-bonded to the electrode of the die cap capacitor 60. The die cap capacitor 60 functions as a smoothing capacitor used in the internal circuit of the semiconductor electronic element 51, and is for determining the cutoff frequency of the high frequency cutoff filter.

【0033】接地電極57は、第2の電極53の両側に
設けられ、ダイキャップコンデンサ41の電極44,4
5にそれぞれワイヤボンディングされ電気的に接続され
ている。これにより、接地電極57は、電極44,45
及びワイヤを介して搭載部材11に電気的に接続された
状態となり、接地電位とされる。
The ground electrodes 57 are provided on both sides of the second electrode 53, and the electrodes 44, 4 of the die cap capacitor 41 are provided.
5 are wire-bonded and electrically connected. As a result, the ground electrode 57 is connected to the electrodes 44 and 45.
And is electrically connected to the mounting member 11 via the wire and is set to the ground potential.

【0034】接地電極58は、それぞれが搭載面12に
ワイヤボンディングされており、接地電位とされる。
Each of the ground electrodes 58 is wire-bonded to the mounting surface 12 and has a ground potential.

【0035】以上のように、本第1実施形態において
は、半導体電子素子51において第2の電極53の両側
に接地電極57が設けられ、当該接地電極57はダイキ
ャップコンデンサ41の半導体受光素子31が配置され
た電極43の両側に位置する電極44,45を介して搭
載部材11(搭載面12)にそれぞれ電気的に接続され
て、接地されることとなる。接地電極57とダイキャッ
プコンデンサ41の電極44,45との間の配線長さ、
及びダイキャップコンデンサ41の電極44,45と搭
載部材11との間の配線長さは、接地電極57を直接搭
載部材11に接地させた場合の配線長さに比して短くな
る。これにより、ワイヤ自体が有するインダクタンス成
分の影響を低く抑えることができると共に、ワイヤが変
形し難くなり、各部位に接触するのを防ぐことができ
る。この結果、半導体受光素子31から半導体電子素子
51へ電流信号を送るための信号ラインを接地ラインに
て囲む構造が実現され、当該信号ラインの低インピーダ
ンス化を容易且つ確実に図ることができ、信号周波数が
2.5GHzを越えるような信号に対しても安定した伝
送を実現できる。
As described above, in the first embodiment, the ground electrode 57 is provided on both sides of the second electrode 53 in the semiconductor electronic device 51, and the ground electrode 57 is the semiconductor light receiving device 31 of the die cap capacitor 41. Are electrically connected to the mounting member 11 (mounting surface 12) via the electrodes 44 and 45 located on both sides of the electrode 43 in which is disposed, and are grounded. The wiring length between the ground electrode 57 and the electrodes 44 and 45 of the die cap capacitor 41,
Also, the wiring length between the electrodes 44 and 45 of the die cap capacitor 41 and the mounting member 11 becomes shorter than the wiring length when the ground electrode 57 is directly grounded to the mounting member 11. As a result, the influence of the inductance component of the wire itself can be suppressed to a low level, and the wire is less likely to be deformed, so that it is possible to prevent the wire from contacting each part. As a result, the structure in which the signal line for sending the current signal from the semiconductor light receiving element 31 to the semiconductor electronic element 51 is surrounded by the ground line is realized, and the impedance of the signal line can be easily and reliably reduced. Stable transmission can be realized even for signals whose frequency exceeds 2.5 GHz.

【0036】また、本第1実施形態においては、ダイキ
ャップコンデンサ41は、他方の面側に並設された少な
くとも3つの電極43〜45に対して最外となる位置に
電極46を更に有しており、当該最外に位置する電極4
6と半導体電子素子51の第1の電極52とが電気的に
接続されている。これにより、ダイキャップコンデンサ
41(電極42,46により構成されることとなるコン
デンサ部分)は、半導体電子素子51に印加する電源の
カップリングコンデンサとして機能することとなり、電
源ラインの低インピーダンス化を図ることができる。
Further, in the first embodiment, the die cap capacitor 41 further has an electrode 46 at the outermost position with respect to at least three electrodes 43 to 45 arranged in parallel on the other surface side. And the electrode 4 located on the outermost side
6 and the first electrode 52 of the semiconductor electronic device 51 are electrically connected. As a result, the die cap capacitor 41 (capacitor portion configured by the electrodes 42 and 46) functions as a coupling capacitor for the power supply applied to the semiconductor electronic element 51, and the impedance of the power supply line is reduced. be able to.

【0037】また、本第1実施形態においては、半導体
電子素子51は、信号を出力するための信号出力電極と
して第3の電極54及び第4の電極55を有しており、
当該第3の電極54及び第4の電極55は、第2の電極
53が近接して配置される一辺に直交する辺にそれぞれ
近接して配置されている。これにより、第3の電極54
及び第4の電極55から信号を取り出すためにリードピ
ン23,24にそれぞれワイヤリングされるワイヤの長
さが短くなり、当該ワイヤ自体が有することとなるイン
ダクタンス成分の影響を低く抑えることができる。
Further, in the first embodiment, the semiconductor electronic device 51 has the third electrode 54 and the fourth electrode 55 as signal output electrodes for outputting a signal,
The third electrode 54 and the fourth electrode 55 are arranged in proximity to the sides orthogonal to one side in which the second electrode 53 is arranged in proximity. Thereby, the third electrode 54
Also, the length of the wires that are respectively wired to the lead pins 23 and 24 for extracting the signal from the fourth electrode 55 becomes shorter, and the influence of the inductance component that the wire itself has can be suppressed to a low level.

【0038】また、本第1実施形態においては、半導体
電子素子51の第1の電極52とダイキャップコンデン
サ41の電極のうち最外に位置する電極46と電気的に
接続するワイヤ、及び、リードピン22とダイキャップ
コンデンサの電極46と電気的に接続するワイヤをそれ
ぞれ複数本としている。これにより、ワイヤが有する寄
生インダクタンスの影響を低減することができ、高周波
領域での安定した特性を実現することができる。
Further, in the first embodiment, a wire and a lead pin which are electrically connected to the first electrode 52 of the semiconductor electronic element 51 and the electrode 46 located at the outermost of the electrodes of the die cap capacitor 41. 22 and a plurality of wires electrically connected to the electrodes 46 of the die cap capacitor. As a result, the influence of the parasitic inductance of the wire can be reduced, and stable characteristics in the high frequency region can be realized.

【0039】(第2実施形態)図4は受光モジュールを
示す平面図であり、図5は同じく受光モジュールを示す
断面図である。第2実施形態の受光モジュール61は、
搭載部材11等の形状の点で第1実施形態と相違する。
(Second Embodiment) FIG. 4 is a plan view showing a light receiving module, and FIG. 5 is a sectional view showing the same light receiving module. The light receiving module 61 of the second embodiment is
It differs from the first embodiment in the shape of the mounting member 11 and the like.

【0040】搭載部材11は、搭載面12及び端子配置
面13を有する本体部71と、この本体部71から側方
に突出する鍔部72とを含む。この本体部71及び鍔部
72は、コバール、Fe−Ni合金又はCuW等の金属
からなり、金メッキが施されている。搭載部材11(本
体部71)の厚みは1.1mm〜1.5mmであり、本
体部71の外径は約4.22mmであり、鍔部72の外
径は約5.4mmである。
The mounting member 11 includes a main body portion 71 having the mounting surface 12 and the terminal arrangement surface 13, and a flange portion 72 projecting laterally from the main body portion 71. The main body 71 and the brim 72 are made of metal such as Kovar, Fe—Ni alloy or CuW, and are plated with gold. The mounting member 11 (main body 71) has a thickness of 1.1 mm to 1.5 mm, the main body 71 has an outer diameter of about 4.22 mm, and the collar 72 has an outer diameter of about 5.4 mm.

【0041】搭載部材11の本体部71には、搭載面1
2から端子配置面13に貫通して形成された複数(本実
施形態においては4つ)の孔部73〜76が形成されて
いる。これらの孔部73〜76には、それぞれ対応する
リードピン21〜24が挿通される。孔部73,74の
内径は約0.8mmに設定されており、孔部75,76
の内径は約1.1mmに設定されている。
The body 71 of the mounting member 11 has a mounting surface 1
A plurality of (four in the present embodiment) holes 73 to 76 are formed so as to penetrate from 2 to the terminal placement surface 13. Corresponding lead pins 21-24 are inserted into these holes 73-76, respectively. The inner diameters of the holes 73 and 74 are set to about 0.8 mm, and the holes 75 and 76 are
The inner diameter of is set to about 1.1 mm.

【0042】リードピン21〜24は、一端が搭載面1
2から所定の長さ(たとえば、0.35mm程度)突出
した状態で対応する孔部73〜76に挿通されて、搭載
部材11に電気的に絶縁された状態で固定される。リー
ドピン21〜24は、孔部73〜76の略中心を通る。
孔部73,74に挿通されるリードピン21.22の外
径は約0.45mmに設定されており、孔部75,76
に挿通されるリードピン23,24の外径は約0.2m
mに設定されている。なお、リードピン25は、外径が
約0.45mmに設定されている。
One end of each of the lead pins 21 to 24 is the mounting surface 1.
It is inserted into the corresponding holes 73 to 76 in a state of protruding a predetermined length (for example, about 0.35 mm) from 2, and is fixed to the mounting member 11 in an electrically insulated state. The lead pins 21-24 pass substantially through the centers of the holes 73-76.
The outer diameter of the lead pin 21.22 inserted into the holes 73 and 74 is set to about 0.45 mm, and the holes 75 and 76 are
The outer diameter of the lead pins 23 and 24 inserted in the
It is set to m. The outer diameter of the lead pin 25 is set to about 0.45 mm.

【0043】リードピン21〜24と搭載部材11との
固定は、リードピン21〜24の外周面と孔部73〜7
6の内周面との間隙にのみガラス部材81〜84を充填
して当該間隙を気密に封止することにより行なわれる。
ここで、ガラス部材81〜84の誘電率は4.1程度で
ある。
The lead pins 21 to 24 and the mounting member 11 are fixed to each other by fixing the outer peripheral surfaces of the lead pins 21 to 24 and the holes 73 to 7 to each other.
This is performed by filling the glass members 81 to 84 only in the gap with the inner peripheral surface of 6 and hermetically sealing the gap.
Here, the dielectric constants of the glass members 81 to 84 are about 4.1.

【0044】孔部75,76の内径が約1.1mmであ
ることから、ガラス部材83,84の外径も約1.1m
mとなる。一方、リードピン23,24の外径は、上述
したように約0.2mmに設定されている。これによ
り、リードピン23,24は、信号周波数が10GHz
である信号が通るようにガラス部材83,84により封
止された部分においてインピーダンスが50Ω程度とな
り、インピーダンス整合されることとなる。
Since the inner diameters of the holes 75 and 76 are about 1.1 mm, the outer diameters of the glass members 83 and 84 are also about 1.1 m.
m. On the other hand, the outer diameters of the lead pins 23 and 24 are set to about 0.2 mm as described above. As a result, the lead pins 23 and 24 have a signal frequency of 10 GHz.
The impedance becomes about 50Ω in the portion sealed by the glass members 83 and 84 so that the signal of (4) passes, and the impedance is matched.

【0045】以上のように、本第2実施形態において
も、第1実施形態と同じく、半導体受光素子31から半
導体電子素子51へ電流信号を送るための信号ラインを
接地ラインにて囲む構造が実現され、当該信号ラインの
低インピーダンス化を容易且つ確実に図ることができ、
信号周波数が2.5GHzを越えるような信号に対して
も安定した伝送を実現できる。
As described above, also in the second embodiment, as in the first embodiment, a structure in which the signal line for sending a current signal from the semiconductor light receiving element 31 to the semiconductor electronic element 51 is surrounded by the ground line is realized. Therefore, it is possible to easily and surely reduce the impedance of the signal line,
Stable transmission can be realized even for signals whose signal frequency exceeds 2.5 GHz.

【0046】また、本第2実施形態においては、リード
ピン23,24の外径及び孔部75,76の内径を適宜
設定することで、リードピン23,24のインピーダン
スが所望の値に設定されることとなり、ガラス部材8
3,84により封止された部分においてリードピン2
3,24のインピーダンス整合を容易に図ることができ
る。
Further, in the second embodiment, the impedance of the lead pins 23, 24 is set to a desired value by appropriately setting the outer diameters of the lead pins 23, 24 and the inner diameters of the holes 75, 76. Next, glass member 8
The lead pin 2 in the portion sealed by 3, 84
The impedance matching of 3 and 24 can be easily achieved.

【0047】また、本第2実施形態においては、搭載部
材11の厚みが、第1実施形態のものに比して厚く設定
されていることから、搭載部材11の熱抵抗が低減され
ることとなる。これにより、受光モジュール61の放熱
特性を改善することができる。
Further, in the second embodiment, the thickness of the mounting member 11 is set thicker than that of the first embodiment, so that the thermal resistance of the mounting member 11 is reduced. Become. Thereby, the heat dissipation characteristics of the light receiving module 61 can be improved.

【0048】(第3実施形態)図6は受光モジュールを
示す平面図である。第3実施形態の受光モジュールは、
ダイキャップコンデンサに関して第2実施形態と相違す
る。
(Third Embodiment) FIG. 6 is a plan view showing a light receiving module. The light receiving module of the third embodiment is
The die cap capacitor is different from that of the second embodiment.

【0049】ダイキャップコンデンサ60は、複数(本
第3実施形態においては、2つ)の電極91,92を有
している。上述したように、ダイキャップコンデンサ6
0は、半導体電子素子51における高域遮断フィルタの
カットオフ周波数を決定するためのものであり、その容
量値は慎重に設定する必要がある。
The die cap capacitor 60 has a plurality of (two in the third embodiment) electrodes 91 and 92. As described above, the die cap capacitor 6
0 is for determining the cutoff frequency of the high-frequency cutoff filter in the semiconductor electronic device 51, and its capacitance value needs to be set carefully.

【0050】このため、ダイキャップコンデンサ60の
電極を複数に分割しておき、半導体電子素子51の第5
の電極56と電気的に接続する電極を適宜選択すること
により、ダイキャップコンデンサ60において平滑化コ
ンデンサとして実質的に機能するコンデンサ部分の容量
値が変更されることとなる。この結果、半導体電子素子
51における高域遮断フィルタのカットオフ周波数を適
切に設定することができる。
For this reason, the electrode of the die cap capacitor 60 is divided into a plurality of parts, and the fifth electrode of the semiconductor electronic device 51 is divided.
By appropriately selecting an electrode electrically connected to the electrode 56, the capacitance value of the capacitor portion of the die cap capacitor 60 that substantially functions as a smoothing capacitor is changed. As a result, the cutoff frequency of the high frequency cutoff filter in the semiconductor electronic device 51 can be set appropriately.

【0051】本発明は、上述した実施形態に限定される
ものではない。例えば、ダイキャップコンデンサ41と
ダイキャップコンデンサ60とを一体型に形成してもよ
い。すなわち、ダイキャップコンデンサ41の長さを延
長し、この延長した部分に電極を設け、この部分をダイ
キャップコンデンサ60として用いるようにしてもよ
い。
The present invention is not limited to the above embodiment. For example, the die cap capacitor 41 and the die cap capacitor 60 may be integrally formed. That is, the length of the die cap capacitor 41 may be extended, an electrode may be provided in this extended portion, and this portion may be used as the die cap capacitor 60.

【0052】また、リードピン21,22間に新たなダ
イキャップコンデンサを配置し、リードピン21あるい
はリードピン22と電気的に接続するようにしてもよ
い。リードピン21,22間に新たに配置したダイキャ
ップコンデンサとリードピン21とを電気的に接続する
ことで、半導体受光素子31に印加する電源のカップリ
ングコンデンサとして機能させることができる。リード
ピン21,22間に新たに配置したダイキャップコンデ
ンサとリードピン22とを電気的に接続することで、半
導体電子素子51に印加する電源のカップリングコンデ
ンサとして機能させることができる。
Further, a new die cap capacitor may be arranged between the lead pins 21 and 22 and electrically connected to the lead pin 21 or the lead pin 22. By electrically connecting the die cap capacitor newly arranged between the lead pins 21 and 22 and the lead pin 21, it is possible to function as a coupling capacitor for the power supply applied to the semiconductor light receiving element 31. By electrically connecting the die cap capacitor newly arranged between the lead pins 21 and 22 and the lead pin 22, it is possible to function as a coupling capacitor for the power supply applied to the semiconductor electronic element 51.

【0053】また、ワイヤボンディングに用いるワイヤ
(配線)は、通常、直径が30μm〜50μmの金線を
用いるが、これに代えて、金リボンを用いるようにして
もよい。
As a wire (wiring) used for wire bonding, a gold wire having a diameter of 30 μm to 50 μm is usually used, but a gold ribbon may be used instead.

【0054】[0054]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、電源ライン及び信号ラインの低インピーダンス
化を容易に図ることが可能な受光モジュールを提供する
ことができる。
As described above in detail, according to the present invention, it is possible to provide a light receiving module which can easily reduce the impedance of the power supply line and the signal line.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1実施形態に係る受光モジュールを示す平面
図である。
FIG. 1 is a plan view showing a light receiving module according to a first embodiment.

【図2】第1実施形態に係る受光モジュールを示す断面
図である。
FIG. 2 is a cross-sectional view showing a light receiving module according to the first embodiment.

【図3】受光モジュールに含まれる半導体受光素子の構
成を示す図である。
FIG. 3 is a diagram showing a configuration of a semiconductor light receiving element included in a light receiving module.

【図4】第2実施形態に係る受光モジュールを示す断面
図である。
FIG. 4 is a cross-sectional view showing a light receiving module according to a second embodiment.

【図5】第2実施形態に係る受光モジュールを示す平面
図である。
FIG. 5 is a plan view showing a light receiving module according to a second embodiment.

【図6】第3実施形態に係る受光モジュールを示す平面
図である。
FIG. 6 is a plan view showing a light receiving module according to a third embodiment.

【図7】従来の受光モジュールを示す平面図である。FIG. 7 is a plan view showing a conventional light receiving module.

【符号の説明】[Explanation of symbols]

1,61,101…受光モジュール、11,111…搭
載部材、12,112…搭載面、31,131…半導体
受光素子、32,132…受光部、33,133…第1
の電極(電源電極)、34,134…第2の電極、3
5,135…第3の電極(信号出力電極)、36,13
6…抵抗素子、41,141…ダイキャップコンデン
サ、42〜46,142,143…電極、51,151
…半導体電子素子、52,152…第1の電極(電源電
極)、53,153…第2の電極(信号入力電極)、5
4,154…第3の電極(信号出力電極)、55,15
5…第4の電極(信号出力電極)、56,156…第5
の電極、57,58,157…接地電極。
1, 61, 101 ... Light receiving module, 11, 111 ... Mounting member, 12, 112 ... Mounting surface, 31, 131 ... Semiconductor light receiving element, 32, 132 ... Light receiving part, 33, 133 ... First
Electrode (power supply electrode), 34, 134 ... second electrode, 3
5,135 ... Third electrode (signal output electrode), 36, 13
6 ... Resistance element, 41, 141 ... Die cap capacitor, 42-46, 142, 143 ... Electrode, 51, 151
... Semiconductor electronic devices, 52,152 ... First electrodes (power supply electrodes), 53,153 ... Second electrodes (signal input electrodes), 5
4, 154 ... Third electrode (signal output electrode), 55, 15
5 ... Fourth electrode (signal output electrode), 56, 156 ... Fifth electrode
, 57, 58, 157 ... Ground electrode.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 誠 神奈川県横浜市栄区田谷町1番地 住友電 気工業株式会社横浜製作所内 Fターム(参考) 5F088 AA01 BA02 BA16 EA07 EA16 JA03 JA10 KA02 KA10    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Makoto Ito             Sumitomoden 1 Taya-cho, Sakae-ku, Yokohama-shi, Kanagawa             Ki Industry Co., Ltd. Yokohama Works F-term (reference) 5F088 AA01 BA02 BA16 EA07 EA16                       JA03 JA10 KA02 KA10

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 導電性の部材からなり、搭載面を有する
搭載部材と、 受光部と、当該受光部からの電流信号を出力する信号出
力電極とを有する半導体受光素子と、 前記電流信号を入力するための信号入力電極と、当該信
号入力電極の両側に設けられる接地電極とを有する半導
体電子素子と、 一方の面側に前記搭載面に接する電極を有し、他方の面
側に並設された少なくとも3つの電極を有するダイキャ
ップコンデンサと、を備え、 前記半導体受光素子は、ダイキャップコンデンサの前記
少なくとも3つの電極のうちの中央の電極に配置され、 前記ダイキャップコンデンサは、配置された前記半導体
受光素子が前記搭載面の中央部に位置するように配置さ
れ、 前記半導体電子素子は、前記信号入力電極が前記半導体
受光素子の前記信号出力電極と対向するように前記ダイ
キャップコンデンサに隣接して前記搭載面に配置されて
おり、 前記半導体受光素子の前記信号出力電極と前記半導体電
子素子の前記信号入力電極とが電気的に接続され、 前記半導体電子素子の前記接地電極と前記ダイキャップ
コンデンサの前記半導体受光素子が配置された前記電極
の両側に位置する前記電極のうち対応する側の電極とが
それぞれ電気的に接続され、 前記半導体電子素子の前記接地電極に電気的に接続され
た前記ダイキャップコンデンサの前記電極と前記搭載面
とがそれぞれ電気的に接続されていることを特徴とする
受光モジュール。
1. A semiconductor light receiving element having a mounting member made of a conductive member and having a mounting surface, a light receiving portion, and a signal output electrode for outputting a current signal from the light receiving portion, and inputting the current signal. A semiconductor electronic element having a signal input electrode for controlling the signal input electrode and ground electrodes provided on both sides of the signal input electrode, an electrode in contact with the mounting surface on one surface side, and arranged side by side on the other surface side. And a die cap capacitor having at least three electrodes, the semiconductor light receiving element is disposed on a central electrode of the at least three electrodes of the die cap capacitor, and the die cap capacitor is disposed A semiconductor light receiving element is arranged so as to be located at a central portion of the mounting surface, and the semiconductor electronic element has the signal input electrode having the signal output voltage of the semiconductor light receiving element. It is arranged on the mounting surface adjacent to the die cap capacitor so as to face the pole, and the signal output electrode of the semiconductor light receiving element and the signal input electrode of the semiconductor electronic element are electrically connected, The ground electrode of the semiconductor electronic element and the corresponding electrode of the electrodes located on both sides of the electrode of the die cap capacitor on which the semiconductor light receiving element is disposed are electrically connected to each other. The light-receiving module, wherein the electrode of the die cap capacitor electrically connected to the ground electrode of the element and the mounting surface are electrically connected to each other.
【請求項2】 前記ダイキャップコンデンサは、前記他
方の面側に並設された前記少なくとも3つの電極に対し
て最外となる位置に電極を更に有しており、 当該最外に位置する電極と前記前記半導体電子素子の電
源電極とが電気的に接続されていることを特徴とする請
求項1に記載の受光モジュール。
2. The die cap capacitor further has electrodes at outermost positions with respect to the at least three electrodes arranged side by side on the other surface side, and the outermost electrode is provided. 2. The light receiving module according to claim 1, wherein the power supply electrode of the semiconductor electronic element is electrically connected to the power supply electrode of the semiconductor electronic element.
【請求項3】 前記半導体電子素子は、信号を出力する
ための信号出力電極を一対有しており、当該信号出力電
極は、前記信号入力電極が近接して配置される一辺に直
交する辺にそれぞれ近接して配置されていることを特徴
とする請求項1に記載の受光モジュール。
3. The semiconductor electronic device has a pair of signal output electrodes for outputting a signal, and the signal output electrodes are arranged on a side orthogonal to one side where the signal input electrodes are arranged close to each other. The light receiving module according to claim 1, wherein the light receiving modules are arranged close to each other.
【請求項4】 前記半導体受光素子は、前記受光部に電
源電圧を印加するための電源電極と、前記ダイキャップ
コンデンサの前記半導体受光素子が配置された前記電極
に電気的に接続された電極と、当該電極と前記電源電極
との間に直列接続して設置した抵抗素子とを更に有する
ことを特徴とする請求項1に記載の受光モジュール。
4. The semiconductor light receiving element includes a power supply electrode for applying a power supply voltage to the light receiving portion, and an electrode electrically connected to the electrode of the die cap capacitor on which the semiconductor light receiving element is arranged. The light receiving module according to claim 1, further comprising: a resistance element connected in series between the electrode and the power supply electrode.
JP2002092303A 2002-03-28 2002-03-28 Receiver module Expired - Fee Related JP4045830B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002092303A JP4045830B2 (en) 2002-03-28 2002-03-28 Receiver module
US10/397,839 US6806547B2 (en) 2002-03-28 2003-03-27 Light-receiving module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002092303A JP4045830B2 (en) 2002-03-28 2002-03-28 Receiver module

Publications (2)

Publication Number Publication Date
JP2003289149A true JP2003289149A (en) 2003-10-10
JP4045830B2 JP4045830B2 (en) 2008-02-13

Family

ID=29237170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002092303A Expired - Fee Related JP4045830B2 (en) 2002-03-28 2002-03-28 Receiver module

Country Status (1)

Country Link
JP (1) JP4045830B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242708A (en) * 2006-03-06 2007-09-20 Sumitomo Electric Ind Ltd Optical receiver subassembly
JP2007294660A (en) * 2006-04-25 2007-11-08 Opnext Japan Inc Photodetector module
JP2009111069A (en) * 2007-10-29 2009-05-21 National Institute Of Information & Communication Technology Extremely weak light detector
JP2013005014A (en) * 2011-06-13 2013-01-07 Nippon Telegr & Teleph Corp <Ntt> Optical receiving circuit
US8482091B2 (en) 2008-09-09 2013-07-09 Mitsubishi Electric Corporation Light receiving element

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237122A (en) * 1993-02-10 1994-08-23 Sumitomo Electric Ind Ltd Microwave semiconductor device
JPH09213988A (en) * 1995-02-02 1997-08-15 Sumitomo Electric Ind Ltd Pin type light receiving element, photoelectric conversion circuit and photoelectric conversion module
JPH1056163A (en) * 1996-08-07 1998-02-24 Fujitsu Ltd Integrated circuit package
JP2001284992A (en) * 2000-03-28 2001-10-12 Toshiba Corp High frequency amplifier and high frequency semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06237122A (en) * 1993-02-10 1994-08-23 Sumitomo Electric Ind Ltd Microwave semiconductor device
JPH09213988A (en) * 1995-02-02 1997-08-15 Sumitomo Electric Ind Ltd Pin type light receiving element, photoelectric conversion circuit and photoelectric conversion module
JPH1056163A (en) * 1996-08-07 1998-02-24 Fujitsu Ltd Integrated circuit package
JP2001284992A (en) * 2000-03-28 2001-10-12 Toshiba Corp High frequency amplifier and high frequency semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242708A (en) * 2006-03-06 2007-09-20 Sumitomo Electric Ind Ltd Optical receiver subassembly
JP2007294660A (en) * 2006-04-25 2007-11-08 Opnext Japan Inc Photodetector module
JP2009111069A (en) * 2007-10-29 2009-05-21 National Institute Of Information & Communication Technology Extremely weak light detector
US8482091B2 (en) 2008-09-09 2013-07-09 Mitsubishi Electric Corporation Light receiving element
JP2013005014A (en) * 2011-06-13 2013-01-07 Nippon Telegr & Teleph Corp <Ntt> Optical receiving circuit

Also Published As

Publication number Publication date
JP4045830B2 (en) 2008-02-13

Similar Documents

Publication Publication Date Title
US5814871A (en) Optical semiconductor assembly having a conductive float pad
KR101430634B1 (en) Optical Modules
JP3617633B2 (en) Waveguide connection
US20030102157A1 (en) Circuit interconnect for optoelectronic device for controlled impedance at high frequencies
CN100505444C (en) Electronic component and electronic component module
EP3493252B1 (en) Substrate for mounting semiconductor element and semiconductor device
JP2004063852A (en) Optical semiconductor integrated device
JP6274358B1 (en) Semiconductor device
JP2003258272A (en) Optical receiving module
JP6127561B2 (en) Semiconductor photo detector
JP4828103B2 (en) Optical transceiver module
US5926308A (en) High-speed optical modulator module
JP2019186380A (en) Optical module
JP2004363360A (en) Optical transceiver module
US8008761B2 (en) Optical semiconductor apparatus
JP2003289149A (en) Light receiving module
US6806547B2 (en) Light-receiving module
US6781057B2 (en) Electrical arrangement and method for producing an electrical arrangement
JP7036646B2 (en) Packages for semiconductor devices and semiconductor devices
CA2305954A1 (en) Package for high-frequency device
US6753615B2 (en) Optical element module
CN110034076B (en) Optoelectronic device and its packaging structure
EP0020787B1 (en) High frequency semiconductor unit
JP6722155B2 (en) Termination circuit and wiring board
JP6008905B2 (en) Optical semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131130

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees