JP2003284348A - Power unit - Google Patents
Power unitInfo
- Publication number
- JP2003284348A JP2003284348A JP2002086277A JP2002086277A JP2003284348A JP 2003284348 A JP2003284348 A JP 2003284348A JP 2002086277 A JP2002086277 A JP 2002086277A JP 2002086277 A JP2002086277 A JP 2002086277A JP 2003284348 A JP2003284348 A JP 2003284348A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- diode
- switching element
- period
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電源装置に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device.
【0002】[0002]
【従来の技術】従来の電源装置として図22に示すもの
がある。この電源装置(従来例1)は、交流電源AC
と、ダイオードブリッジからなる整流回路DBと、イン
ダクタL1、スイッチング素子Q1、ダイオードD1並
びに平滑用のコンデンサC0からなり整流回路DBで整
流された脈流電圧を所望の直流電圧に昇圧するブースト
型のPFC(力率改善)コンバータと、スイッチング素
子Q2,ダイオードD2並びにインダクタL2からなり
PFCコンバータから出力される直流電圧を所望のレベ
ルまで降圧して負荷LDに供給するバック型のDC/D
Cコンバータとを備える。PFCコンバータ並びにDC
/DCコンバータは何れも従来周知の構成を有するもの
であって、図示しない制御回路によりスイッチング素子
Q1,Q2を高周波でスイッチングすることによって所
望の電力変換を行っている。2. Description of the Related Art A conventional power supply device is shown in FIG. This power supply device (conventional example 1) uses an AC power supply AC.
And a rectifier circuit DB including a diode bridge, an inductor L1, a switching element Q1, a diode D1 and a smoothing capacitor C0, and a boost type PFC for boosting a pulsating voltage rectified by the rectifier circuit DB to a desired DC voltage. (Power factor improvement) A buck type DC / D that is composed of a converter, a switching element Q2, a diode D2 and an inductor L2 and reduces the DC voltage output from the PFC converter to a desired level and supplies it to the load LD.
And a C converter. PFC converter and DC
Each of the / DC converters has a conventionally well-known configuration, and performs desired power conversion by switching the switching elements Q1 and Q2 at a high frequency by a control circuit (not shown).
【0003】ここで、図23,図24を参照して上記従
来例1の動作を簡単に説明する。まずPFCコンバータ
では、図23(b)に示すように交流電源ACの電源周
波数よりも充分に高い周波数の駆動信号VQ1にてスイ
ッチング素子Q1をスイッチングすることにより交流電
源ACの電源電圧のピークよりも高いレベルに昇圧され
た直流電圧を出力している。図24(a)に示すように
駆動信号VQ1によりスイッチング素子Q1がオンする
と交流電源ACから整流回路DBを介してインダクタL
1並びにスイッチング素子Q1に入力電流が流れてイン
ダクタL1にエネルギが蓄積され、スイッチング素子Q
1がオフすると図24(b)に示すように交流電源AC
並びにインダクタL1に蓄積されたエネルギの放出によ
って平滑用のコンデンサC0が充電され、コンデンサC
0の両端に交流電源ACの電源電圧のピークよりも高い
レベルに昇圧された直流電圧が得られる。なお、インダ
クタL1には図23(a)に示すようにスイッチング素
子Q1のオン期間に増加しオフ期間に減少する三角波の
電流IL1が流れる。Here, the operation of the prior art example 1 will be briefly described with reference to FIGS. First, in the PFC converter, as shown in FIG. 23B, the switching element Q1 is switched by the drive signal VQ1 having a frequency sufficiently higher than the power supply frequency of the AC power supply AC, so that the power supply voltage of the AC power supply AC is higher than the peak. It outputs the DC voltage boosted to a high level. As shown in FIG. 24 (a), when the switching element Q1 is turned on by the drive signal VQ1, the inductor L from the AC power supply AC via the rectifier circuit DB.
1 and the switching element Q1, an input current flows, energy is accumulated in the inductor L1, and the switching element Q1
When 1 is turned off, as shown in FIG.
Also, the smoothing capacitor C0 is charged by the release of the energy stored in the inductor L1, and the capacitor C0 is charged.
At both ends of 0, a DC voltage boosted to a level higher than the peak of the power supply voltage of the AC power supply AC is obtained. Note that, as shown in FIG. 23A, a triangular-wave current I L1 that increases during the ON period of the switching element Q1 and decreases during the OFF period flows through the inductor L1.
【0004】一方、DC/DCコンバータは負荷LDに
対する限流要素となり、図23(c)に示すように交流
電源ACの電源周波数よりも充分に高い周波数の駆動信
号VQ2にてスイッチング素子Q2をスイッチングする
ことで所望の電流を負荷LDに供給する。図24(a)
に示すように駆動信号VQ2によりスイッチング素子Q
2がオンすると、コンデンサC0の充電電荷が放出され
ることで電流が流れ、インダクタL2により限流されて
負荷LDに供給される。そして、スイッチング素子Q2
がオフするとインダクタL2に蓄積されたエネルギの放
出によって負荷LDには電流が流れ続ける。なお、イン
ダクタL2にも図23(d)に示すようにスイッチング
素子Q2のオン期間に増加しオフ期間に減少する三角波
の電流I L2が流れる。On the other hand, the DC / DC converter has a load LD.
It becomes a current limiting element for the alternating current, and as shown in FIG.
Drive signal with a frequency sufficiently higher than the power frequency of the power supply AC
No. VQ2 switches the switching element Q2
As a result, a desired current is supplied to the load LD. Figure 24 (a)
As shown in, the switching element Q is driven by the drive signal VQ2.
When 2 turns on, the charge stored in the capacitor C0 is released.
By doing so, the current flows and is limited by the inductor L2.
It is supplied to the load LD. Then, the switching element Q2
When is turned off, the energy stored in the inductor L2 is released.
The current continues to flow in the load LD due to the output. In addition,
Switching to the ductor L2 as shown in FIG.
A triangular wave that increases during the on period of element Q2 and decreases during the off period
Current I L2Flows.
【0005】次に、他の従来例として図25に示す電源
装置がある。この従来例(従来例2)は、交流電源AC
を全波整流する整流回路DBの出力端間にスイッチング
素子Q1、インダクタL3、ダイオードD2並びに平滑
用のコンデンサC0が直列に接続され、インダクタL3
並びにダイオードD2と並列にスイッチング素子Q2が
接続され、インダクタL3及びダイオードD2の接続点
と整流回路DBの低電位側の出力端との間にスイッチン
グ素子Q3が接続され、スイッチング素子Q4及び負荷
LDがスイッチング素子Q3に並列に接続されるととも
に、インダクタL3及びスイッチング素子Q3と並列に
ダイオードD1が接続されて構成される。Next, another conventional example is a power supply device shown in FIG. This conventional example (conventional example 2) is an AC power supply AC.
The switching element Q1, the inductor L3, the diode D2, and the smoothing capacitor C0 are connected in series between the output terminals of the rectifier circuit DB for full-wave rectifying the inductor L3.
Further, the switching element Q2 is connected in parallel with the diode D2, the switching element Q3 is connected between the connection point of the inductor L3 and the diode D2 and the low potential side output terminal of the rectifier circuit DB, and the switching element Q4 and the load LD are connected. The diode D1 is connected in parallel with the switching element Q3, and the diode D1 is connected in parallel with the inductor L3 and the switching element Q3.
【0006】図26並びに図27を参照して上記従来例
2の動作を説明する。図示しない制御回路により各スイ
ッチング素子Q1〜Q4に駆動信号VQ1〜VQ4を与
え、図26(b)〜(e)に示すようにスイッチング素
子Q1,Q2を交互にスイッチングするとともにスイッ
チング素子Q3,Q4を交互にスイッチングさせてい
る。The operation of the conventional example 2 will be described with reference to FIGS. Drive signals VQ1 to VQ4 are given to the respective switching elements Q1 to Q4 by a control circuit (not shown) to alternately switch the switching elements Q1 and Q2 as shown in FIGS. They are switching alternately.
【0007】まず、スイッチング素子Q1,Q3がオ
ン、スイッチング素子Q2,Q4がオフの期間(第1の
期間T1)では、図27(a)に示すように交流電源A
C→整流回路DB→スイッチング素子Q1→インダクタ
L3→スイッチング素子Q3→整流回路DB→交流電源
ACの閉ループが形成されて電流が流れる。続いて、ス
イッチング素子Q1がオン、スイッチング素子Q2,Q
3,Q4がオフの期間(第2の期間T2)では、図27
(b)に示すように交流電源AC→整流回路DB→スイ
ッチング素子Q1→インダクタL3→ダイオードD2→
コンデンサC0→整流回路DB→交流電源ACの閉ルー
プが形成されて電流が流れる。次に、スイッチング素子
Q1,Q3がオフ、スイッチング素子Q2,Q4がオン
の期間(第3の期間T3)では、図27(c)に示すよ
うにコンデンサC0→スイッチング素子Q2→インダク
タL3→スイッチング素子Q4→負荷LD→コンデンサ
C0の閉ループが形成されて負荷LDに電流が流れる。
さらに、スイッチング素子Q1,Q2,Q3がオフ、ス
イッチング素子Q4がオンの期間(第4の期間T4)で
は、図27(d)に示すようにインダクタL3に蓄積さ
れたエネルギが放出されてインダクタL3→スイッチン
グ素子Q4→負荷LD→ダイオードD1→インダクタL
3の閉ループが形成されて負荷LDに電流が流れる。而
して、上記第1〜第4の期間T1〜T4の1周期を交流
電源ACの電源周期よりも充分に短い期間で繰り返すこ
とにより、第1及び第2の期間T1,T2でブースト型
のPFCコンバータ、第2及び第4の期間T3,T4で
バック型のDC/DCコンバータの機能を実現してい
る。なお、インダクタL3には図26(a)に示すよう
に第1及び第3の期間T1,T3に増加し第2及び第4
の期間T2,T4に減少する三角波IL3の電流が流れ
る。First, during a period in which the switching elements Q1 and Q3 are on and the switching elements Q2 and Q4 are off (first period T1), as shown in FIG.
A closed loop of C → rectifier circuit DB → switching element Q1 → inductor L3 → switching element Q3 → rectifier circuit DB → AC power supply AC is formed and current flows. Then, the switching element Q1 is turned on and the switching elements Q2 and Q are turned on.
27, during a period in which Q3 and Q4 are off (second period T2).
As shown in (b), AC power supply AC → rectifier circuit DB → switching element Q1 → inductor L3 → diode D2 →
A closed loop of the capacitor C0 → rectifier circuit DB → AC power supply AC is formed, and a current flows. Next, in a period in which the switching elements Q1 and Q3 are off and the switching elements Q2 and Q4 are on (third period T3), as shown in FIG. 27C, the capacitor C0 → the switching element Q2 → the inductor L3 → the switching element. A closed loop of Q4 → load LD → capacitor C0 is formed and a current flows through the load LD.
Further, during the period in which the switching elements Q1, Q2, Q3 are off and the switching element Q4 is on (fourth period T4), the energy stored in the inductor L3 is released and the inductor L3 is released as shown in FIG. 27 (d). → switching element Q4 → load LD → diode D1 → inductor L
A closed loop 3 is formed, and a current flows through the load LD. Thus, by repeating one cycle of the first to fourth periods T1 to T4 in a period sufficiently shorter than the power source cycle of the AC power source AC, the boost type of the first and second periods T1 and T2 can be obtained. The function of the back type DC / DC converter is realized in the PFC converter and the second and fourth periods T3 and T4. Note that the inductor L3 is increased in the first and third periods T1 and T3 as shown in FIG.
The electric current of the triangular wave I L3 that decreases in the periods T2 and T4 flows.
【0008】[0008]
【発明が解決しようとする課題】ところが上記従来例1
においては、ブースト型のPFCコンバータ並びにバッ
ク型のDC/DCコンバータという2つの独立したコン
バータを直列接続して構成されているため、電源装置全
体の電力変換効率が低下するという問題や、各コンバー
タにインダクタL1,L2を備えているために回路が大
型化するという問題があった。However, the above-mentioned conventional example 1
In the above, since two independent converters of a boost type PFC converter and a buck type DC / DC converter are connected in series, there is a problem that the power conversion efficiency of the entire power supply device is reduced, and Since the inductors L1 and L2 are provided, there is a problem that the circuit becomes large.
【0009】これに対して従来例2では、1つのインダ
クタL3のみで従来例1と同じ機能を達成できることか
ら素子数は削減できるものの、図28に示すようにイン
ダクタL3に流れる電流IL3のピークが従来例1におけ
るインダクタL1,L2に流れる電流IL1,IL2のピー
クよりも大きくなってしまうので、インダクタL3がイ
ンダクタL1,L2よりも大型化してしまい、回路の効
率改善や小型化を図ることはできない。On the other hand, in Conventional Example 2, although the number of elements can be reduced because the same function as in Conventional Example 1 can be achieved by using only one inductor L3, the peak of the current I L3 flowing through the inductor L3 as shown in FIG. Is larger than the peaks of the currents I L1 and I L2 flowing through the inductors L1 and L2 in the conventional example 1, the inductor L3 becomes larger than the inductors L1 and L2, and the efficiency and the size of the circuit are improved. It is not possible.
【0010】本発明は上記事情に鑑みて為されたもので
あり、その目的は、回路損失の低減による効率改善並び
に小型化を図ることができる電源装置を提供することに
ある。The present invention has been made in view of the above circumstances, and an object thereof is to provide a power supply device capable of improving efficiency and downsizing by reducing circuit loss.
【0011】[0011]
【課題を解決するための手段】請求項1の発明は、上記
目的を達成するために、スイッチング素子並びにインダ
クタを具備するとともに力率改善機能を有して入力電源
からの入力を電力変換する電力変換手段と、スイッチン
グ素子並びに前記インダクタを具備し負荷への供給電流
を限流する限流手段と、前記スイッチング素子をスイッ
チング制御する制御手段とを備え、前記制御手段は、当
該インダクタと入力電源又は負荷の何れか一方とを含む
閉ループを常に形成するとともに、前記インダクタと入
力電源並びに負荷を同時に含む閉ループを形成する期間
を有しないように前記スイッチング素子をスイッチング
制御することを特徴とする。In order to achieve the above object, the present invention provides a power for converting an input from an input power source by including a switching element and an inductor and having a power factor improving function. The converter includes a converter, a switching element and the inductor, which limits the supply current to the load, and a controller which controls the switching of the switching element. The switching element is characterized in that a closed loop including one of the loads is always formed, and the switching element is controlled so as not to have a period for forming the closed loop including the inductor, the input power supply, and the load at the same time.
【0012】請求項2の発明は、請求項1の発明におい
て、前記制御手段は、少なくとも3つの期間を1サイク
ルとして入力電源の電源周波数よりも充分に高い周波数
で且つ当該3つの期間に前記インダクタに印加される電
圧を順次低下させるようにスイッチング制御を行うこと
を特徴とする。According to a second aspect of the present invention, in the first aspect of the present invention, the control means has a frequency sufficiently higher than the power supply frequency of the input power source with at least three periods as one cycle, and the inductor is used in the three periods. It is characterized in that the switching control is performed so that the voltage applied to the circuit is sequentially decreased.
【0013】請求項3の発明は、請求項2の発明におい
て、前記電力変換手段は出力段に平滑用のコンデンサを
具備してなり、前記制御手段は、前記3つの期間の1番
目の期間に少なくとも前記コンデンサの充電電荷を放出
する閉ループを形成し、2番目の期間に前記コンデンサ
を含まない閉ループを形成し、3番目の期間に少なくと
も前記コンデンサへの充電電流を流す閉ループを形成す
るようにスイッチング制御することを特徴とする。According to a third aspect of the present invention, in the second aspect of the present invention, the power conversion means is provided with a smoothing capacitor at an output stage, and the control means controls the first period of the three periods. Switching so as to form a closed loop that discharges at least the charge charged in the capacitor, form a closed loop that does not include the capacitor in the second period, and form a closed loop that flows at least a charging current to the capacitor in the third period. It is characterized by controlling.
【0014】請求項4の発明は、請求項1又は2又は3
の発明において、交流電源を整流する整流回路と、該整
流回路の出力端間に接続される第1のスイッチング素
子、前記インダクタ、第4のダイオード、負荷、第3の
ダイオード並びに第2のスイッチング素子の直列回路
と、第4のダイオード及び負荷と並列に接続される第3
のスイッチング素子と、前記整流回路の出力端間に前記
直列回路と逆並列に接続される第1のダイオードと、カ
ソードが前記整流回路の低電位側出力端に接続された第
2のダイオード並びに第2のダイオードのアノードと第
3のダイオードのアノードの間に接続された第4のスイ
ッチング素子の直列回路と、第2のダイオードのアノー
ドと第3のダイオードのカソードの間に接続された平滑
用のコンデンサとを備えたことを特徴とする。The invention of claim 4 relates to claim 1 or 2 or 3.
In the invention, a rectifying circuit for rectifying an AC power supply, a first switching element connected between output terminals of the rectifying circuit, the inductor, a fourth diode, a load, a third diode and a second switching element. And a third circuit connected in parallel with the fourth diode and the load.
Switching element, a first diode connected in anti-parallel to the series circuit between the output terminals of the rectifier circuit, a second diode whose cathode is connected to the low potential side output terminal of the rectifier circuit, and A series circuit of a fourth switching element connected between the anode of the second diode and the anode of the third diode, and a smoothing circuit connected between the anode of the second diode and the cathode of the third diode. And a capacitor.
【0015】[0015]
【発明の実施の形態】(実施形態1)本実施形態の電源
装置は、図1に示すように交流電源ACと、ダイオード
ブリッジからなる整流回路DBと、整流回路DBの出力
端間に接続されるスイッチング素子Q1、インダクタL
1、ダイオードD4、負荷LD、ダイオードD3並びに
スイッチング素子Q2の直列回路と、スイッチング素子
Q1とインダクタL1の接続点にカソードが接続される
とともに整流回路DBの低電位側の出力端にアノードが
接続されるダイオードD1と、カソードが整流回路DB
の低電位側出力端に接続されたダイオードD2並びにこ
のダイオードD2のアノードとダイオードD3のアノー
ドの間に接続されたスイッチング素子Q4の直列回路
と、ダイオードD4並びに負荷LDに並列に接続された
スイッチング素子Q3と、ダイオードD2のアノードと
ダイオードD3のカソードの間に接続された平滑用のコ
ンデンサC0とを備える。ここで、4つのスイッチング
素子Q1〜Q4は、図示しない制御回路から与えられる
駆動信号VQ1〜VQ4によってスイッチング制御され
る。BEST MODE FOR CARRYING OUT THE INVENTION (Embodiment 1) As shown in FIG. 1, a power supply device of this embodiment is connected between an AC power supply AC, a rectifier circuit DB including a diode bridge, and an output terminal of the rectifier circuit DB. Switching element Q1, inductor L
1, a diode D4, a load LD, a diode D3 and a switching element Q2 in a series circuit, a cathode is connected to a connection point of the switching element Q1 and the inductor L1, and an anode is connected to a low potential side output end of the rectifier circuit DB. Diode D1 and the cathode is a rectifier circuit DB
, A series circuit of a diode D2 connected to the low potential side output terminal and a switching element Q4 connected between the anode of the diode D2 and the anode of the diode D3, and a switching element connected in parallel with the diode D4 and the load LD. It is provided with Q3 and a smoothing capacitor C0 connected between the anode of the diode D2 and the cathode of the diode D3. Here, the four switching elements Q1 to Q4 are switching-controlled by drive signals VQ1 to VQ4 supplied from a control circuit (not shown).
【0016】次に、図2の駆動信号VQ1〜VQ4のタ
イムチャート並びに図3を参照して本実施形態の動作を
説明する。Next, the operation of this embodiment will be described with reference to the time charts of the drive signals VQ1 to VQ4 of FIG. 2 and FIG.
【0017】まず、制御回路から駆動信号VQ2,VQ
4を出力してスイッチング素子Q2,Q4をオン、スイ
ッチング素子Q1,Q3をオフする期間(第1の期間T
1)では、図3(a)に示すようにコンデンサC0→ス
イッチング素子Q2→ダイオードD1→インダクタL1
→ダイオードD4→負荷LD→スイッチング素子Q4→
コンデンサC0の閉ループで電流が流れる。この閉ルー
プの等価回路は図4(a)で表される。すなわち、コン
デンサC0の両端にインダクタL1を介して負荷LDが
接続され、コンデンサC0の放電による電流がインダク
タL1により限流されて負荷LDに供給される。First, the control circuit outputs drive signals VQ2 and VQ.
4 is output to turn on the switching elements Q2 and Q4 and turn off the switching elements Q1 and Q3 (first period T
In 1), as shown in FIG. 3A, capacitor C0 → switching element Q2 → diode D1 → inductor L1.
→ diode D4 → load LD → switching element Q4 →
A current flows in the closed loop of the capacitor C0. The equivalent circuit of this closed loop is shown in FIG. That is, the load LD is connected to both ends of the capacitor C0 via the inductor L1, and the current generated by the discharge of the capacitor C0 is limited by the inductor L1 and supplied to the load LD.
【0018】続いて、制御回路から駆動信号VQ4を出
力してスイッチング素子Q4をオン、スイッチング素子
Q1〜Q3をオフする期間(第2の期間T2)では、図
3(b)に示すようにインダクタL1→ダイオードD4
→負荷LD→スイッチング素子Q4→ダイオードD2→
ダイオードD1→インダクタL1の閉ループで電流が流
れる。この閉ループの等価回路は図4(b)で表され
る。すなわち、インダクタL1に蓄積されたエネルギの
放出により負荷LDに電流が供給される。Subsequently, in a period (second period T2) in which the control circuit outputs the drive signal VQ4 to turn on the switching element Q4 and turn off the switching elements Q1 to Q3, as shown in FIG. 3 (b). L1 → diode D4
→ load LD → switching element Q4 → diode D2 →
A current flows in a closed loop of the diode D1 and the inductor L1. The equivalent circuit of this closed loop is shown in FIG. That is, a current is supplied to the load LD by discharging the energy stored in the inductor L1.
【0019】次に、制御回路から駆動信号VQ1,VQ
3を出力してスイッチング素子Q1,Q3をオン、スイ
ッチング素子Q2,Q4をオフする期間(第3の期間T
3)では、図3(c)に示すように交流電源AC→整流
回路DB→スイッチング素子Q1→インダクタL1→ス
イッチング素子Q3→ダイオードD3→コンデンサC0
→ダイオードD2→整流回路DB→交流電源ACの閉ル
ープで電流が流れる。この閉ループの等価回路は図4
(c)で表される。すなわち、直流電源(交流電源AC
及び整流回路DB)EにインダクタL1を介してコンデ
ンサC0が接続され、直流電源EからインダクタL1を
介してコンデンサC0に充電電流が供給される。Next, drive signals VQ1 and VQ are sent from the control circuit.
3 is output to turn on the switching elements Q1 and Q3 and turn off the switching elements Q2 and Q4 (third period T
In 3), as shown in FIG. 3C, AC power supply AC → rectifier circuit DB → switching element Q1 → inductor L1 → switching element Q3 → diode D3 → capacitor C0.
→ Diode D2 → Rectifier circuit DB → Current flows in the closed loop of AC power supply AC. The equivalent circuit of this closed loop is shown in Fig. 4.
It is represented by (c). That is, DC power supply (AC power supply AC
The capacitor C0 is connected to the rectifier circuit DB) E via the inductor L1, and the charging current is supplied from the DC power supply E to the capacitor C0 via the inductor L1.
【0020】而して、上記第1〜第3の期間T1〜T3
を1周期とする動作を交流電源ACの電源周期よりも充
分に短い期間で繰り返すことにより、第3の期間T3で
従来例1のブースト型のPFCコンバータ、第1及び第
2の期間T1,T2で従来例1のバック型のDC/DC
コンバータの機能を実現しており、従来例2と同様に1
つのインダクタL1を2種類のコンバータに兼用するこ
とで素子数の削減が図れる。さらに、第1の期間T1に
おけるインダクタL1の両端電圧VL1は、図4(a)の
等価回路よりVL1=VC0−VLDとなり、第2の期間T2
におけるインダクタL1の両端電圧VL1’は、図4
(b)の等価回路よりVL1’=−VLDとなり、第3の期
間T3におけるインダクタL1の両端電圧VL1”は、図
4(c)の等価回路よりVL1”=VE−VC0となる。但
し、VEは直流電源Eの電源電圧、VLDは負荷LDの両
端電圧、VC0はコンデンサC0の両端電圧をそれぞれ示
している。ここで、コンデンサC0の両端電圧VC0はP
FCコンバータの機能により直流電源Eの電源電圧VE
よりも常に高くなるので、第1〜第3の期間T1〜T3
におけるインダクタL1の両端電圧VL1,VL1’,
VL1”の間にはVL1>VL1’>VL1”の大小関係が常に
成立することになる。したがって、インダクタL1に流
れる電流IL1,IL1’,IL1”の第1〜第3の期間T1
〜T3における傾きΔI L1,ΔIL1’,ΔIL1”にもΔ
IL1>ΔIL1’>ΔIL1”の大小関係が成立し、図5に
示すようにインダクタL1に流れる電流IL1が略台形波
となる。Thus, the above first to third periods T1 to T3
The operation with one cycle is more than the cycle of the AC power supply AC.
By repeating in a short period of time, in the third period T3
Boost-Type PFC Converter of Conventional Example 1, First and Second
Back type DC / DC of Conventional Example 1 in the periods T1 and T2 of 2
It realizes the function of the converter, and 1
One inductor L1 can be used for two types of converters
With, the number of elements can be reduced. Furthermore, in the first period T1
Voltage V across inductor L1L1Is shown in FIG.
V from equivalent circuitL1= VC0-VLDAnd the second period T2
Voltage V across inductor L1 atL1’Is shown in FIG.
From the equivalent circuit of (b), VL1’= -VLDAnd the third period
Voltage V across inductor L1 during interval T3L1"Is the figure
From the equivalent circuit of 4 (c), VL1"= VE-VC0Becomes However
And then VEIs the power supply voltage of the DC power supply E, VLDIs both load LD
Edge voltage, VC0Indicates the voltage across capacitor C0.
is doing. Here, the voltage V across the capacitor C0C0Is P
The power supply voltage V of the DC power supply E by the function of the FC converterE
Is always higher than that of the first to third periods T1 to T3.
Voltage V across inductor L1 atL1, VL1’,
VL1In betweenL1> VL1’VL1"The relationship of magnitude is always
It will be established. Therefore, the inductor L1
Current IL1, IL1’, IL11st-3rd period T1 of
Slope ΔI at ~ T3 L1, ΔIL1’, ΔIL1”
IL1> ΔIL1’> ΔIL1The magnitude relationship of "is established, and
The current I flowing through the inductor L1 as shownL1Is a trapezoidal wave
Becomes
【0021】すなわち、電力変換量はインダクタL1に
流れる電流量の平均値に比例して増減することになる
が、本実施形態ではインダクタL1に流れる電流IL1の
波形を略台形としたことにより、従来例1,2のような
三角波に比較して電流IL1のピーク値を抑制しつつ電流
量の平均値はほぼ同レベルに保つことができる。その結
果、本実施形態では従来例2のインダクタL3に比較し
てインダクタL1を小型化することができ、ひいては回
路全体の小型化が図れる。That is, the power conversion amount increases / decreases in proportion to the average value of the amount of current flowing through the inductor L1, but in the present embodiment, the waveform of the current I L1 flowing through the inductor L1 is substantially trapezoidal. The average value of the current amount can be maintained at substantially the same level while suppressing the peak value of the current I L1 as compared with the triangular wave as in the conventional examples 1 and 2. As a result, in the present embodiment, the inductor L1 can be downsized as compared with the inductor L3 of the second conventional example, and thus the entire circuit can be downsized.
【0022】ところで、従来例2では第1,第2の期間
T1,T2にブーストコンバータとして動作し、第3,
第4の期間T3,T4にバックコンバータとして動作し
ているが、仮に入出力電圧が同一でコンデンサC0の両
端電圧が入出力電圧の2倍であったとすると、インダク
タL1に流れる電流IL1が入力電流に寄与する時間と出
力電流(負荷電流)に寄与する時間は等分(50%ず
つ)になる。このことはブーストコンバータ又はバック
コンバータの個々の電力変換を従来例1の半分の期間内
に行わなければならないことを意味しており、従来例
1,2をいわゆる臨界電流モード(インダクタL1に流
れる電流が不連続から連続になる臨界点でスイッチング
素子をスイッチングさせる動作モード)で動作させた場
合、従来例2のインダクタL3に流れる電流IL3のピー
ク値は従来例1のインダクタL1,L2に流れる電流I
L1,IL2のピーク値のおよそ2倍となる。By the way, in the conventional example 2, the boost converter operates as the boost converter in the first and second periods T1 and T2.
Although it operates as a buck converter in the fourth periods T3 and T4, if the input / output voltage is the same and the voltage across the capacitor C0 is twice the input / output voltage, the current I L1 flowing in the inductor L1 is input. The time contributing to the current and the time contributing to the output current (load current) are equally divided (50% each). This means that the individual power conversion of the boost converter or the buck converter must be performed within a half period of the conventional example 1, and the conventional examples 1 and 2 are so-called critical current mode (current flowing in the inductor L1. Is operated in an operation mode in which the switching element is switched at a critical point at which is discontinuous to continuous, the peak value of the current I L3 flowing through the inductor L3 of Conventional Example 2 is the current flowing through the inductors L1 and L2 of Conventional Example 1. I
It is about twice the peak value of L1 and IL2 .
【0023】しかしながら本実施形態では、全ての期間
(第1〜第3の期間T1〜T3)においてインダクタL
1に流れる電流IL1が入力電流又は出力電流の少なくと
も何れか一方に常に寄与しているため、インダクタL1
に流れる電流IL1を従来例1,2よりも大幅に低減する
ことができ、電力変換に伴う損失の低減とインダクタL
1の小型化による装置全体の小型化が可能となる。However, in this embodiment, the inductor L is used in all the periods (first to third periods T1 to T3).
Since the current I L1 flowing in 1 always contributes to at least one of the input current and the output current, the inductor L1
The current I L1 flowing in the inductor can be significantly reduced as compared with the conventional examples 1 and 2, and the loss due to the power conversion and the inductor L can be reduced.
It is possible to reduce the size of the entire device by reducing the size of item 1.
【0024】また本実施形態では、入力電源Eと負荷L
Dを同時に含む閉ループ内にインダクタL1が存在する
期間が生じないように制御回路にてスイッチング素子Q
1〜Q4をスイッチング制御している。ここで、回路損
失を無視すると電力変換前の入力電力と変換後の出力電
力は同一であるから、負荷電圧VLDが電源電圧VEより
も極めて高い場合には出力電流(負荷電流)は入力電流
に比較して極めて小さくなり、インダクタL1に流れる
電流IL1が出力電流に寄与する期間も短くてよいことに
なる。In this embodiment, the input power source E and the load L
In order to prevent a period in which the inductor L1 exists in the closed loop including D at the same time, the control circuit uses the switching element Q1.
Switching control is performed on 1 to Q4. Here, if the circuit loss is ignored, the input power before power conversion and the output power after conversion are the same, so if the load voltage V LD is much higher than the power supply voltage V E , the output current (load current) will be the input current. This is much smaller than the current, and the period during which the current I L1 flowing in the inductor L1 contributes to the output current may be short.
【0025】一方、入力電流がインダクタL1を介して
直接負荷LDに流れる閉ループを形成すると、入力電源
Eから負荷LDへ電力変換が直接行われることとなり、
電力変換の効率を向上させる場合が多い。しかしなが
ら、このような直接の電力変換は当該電力変換の期間が
他の期間よりも時間的な比率が高い場合には有効である
が、上述のように負荷電圧VLDが電源電圧VEよりも極
めて高い場合という条件下では上記時間的な比率は極め
て小さいので、スイッチングロスの増大による悪影響の
方が大きくなってしまう。On the other hand, when a closed loop in which the input current flows directly to the load LD via the inductor L1 is formed, power conversion is directly performed from the input power source E to the load LD,
It often improves the efficiency of power conversion. However, such direct power conversion is effective when the period of the power conversion has a higher temporal ratio than other periods, but as described above, the load voltage V LD is higher than the power supply voltage V E. Since the above-mentioned temporal ratio is extremely small under the condition of being extremely high, the adverse effect due to the increase in switching loss becomes greater.
【0026】したがって、本実施形態の電源装置は上述
のように入力電源Eと負荷LDを同時に含む閉ループ内
にインダクタL1が存在する期間が生じないようにして
いるので、負荷電圧VLDが電源電圧VEよりも極めて高
い場合に好適な電源装置であるといえる。Therefore, the power supply device of the present embodiment prevents the period in which the inductor L1 exists in the closed loop that simultaneously includes the input power supply E and the load LD as described above, and therefore the load voltage V LD is equal to the power supply voltage. It can be said that the power supply device is suitable when it is extremely higher than V E.
【0027】(実施形態2)本実施形態の電源装置は、
実施形態1と同一の回路構成を有し、制御回路によるス
イッチング素子Q1〜Q4のスイッチング制御のタイミ
ングが異なるものである。よって、回路構成についての
図示並びに説明は省略し、本実施形態の特徴である動作
について図6及び図7を参照して説明する。(Embodiment 2) The power supply device of this embodiment is
The circuit configuration is the same as that of the first embodiment, but the timing of switching control of the switching elements Q1 to Q4 by the control circuit is different. Therefore, the illustration and description of the circuit configuration are omitted, and the operation characteristic of the present embodiment will be described with reference to FIGS. 6 and 7.
【0028】まず、制御回路から駆動信号VQ2,VQ
4を出力してスイッチング素子Q2,Q4をオン、スイ
ッチング素子Q1,Q3をオフする期間(第1の期間T
1)では、実施形態1における第1の期間T1と同様
に、図7(a)に示すようにコンデンサC0→スイッチ
ング素子Q2→ダイオードD1→インダクタL1→ダイ
オードD4→負荷LD→スイッチング素子Q4→コンデ
ンサC0の閉ループで電流が流れる。この閉ループの等
価回路は図8(a)で表される。すなわち、コンデンサ
C0の両端にインダクタL1を介して負荷LDが接続さ
れ、コンデンサC0の放電による電流がインダクタL1
により限流されて負荷LDに供給される。First, the control circuit outputs drive signals VQ2 and VQ.
4 is output to turn on the switching elements Q2 and Q4 and turn off the switching elements Q1 and Q3 (first period T
In 1), similarly to the first period T1 in the first embodiment, as shown in FIG. 7A, capacitor C0 → switching element Q2 → diode D1 → inductor L1 → diode D4 → load LD → switching element Q4 → capacitor. Current flows in the closed loop of C0. The equivalent circuit of this closed loop is shown in FIG. That is, the load LD is connected to both ends of the capacitor C0 via the inductor L1, and the current generated by the discharge of the capacitor C0 is applied to the inductor L1.
And the current is supplied to the load LD.
【0029】続いて、制御回路から駆動信号VQ1,V
Q3,VQ4を出力してスイッチング素子Q1,Q3,
Q4をオン、スイッチング素子Q2をオフする期間(第
2の期間T2)では、図7(b)に示すように交流電源
AC→整流回路DB→スイッチング素子Q1→インダク
タL1→スイッチング素子Q3→スイッチング素子Q4
→ダイオードD2→整流回路DB→交流電源ACの閉ル
ープで電流が流れる。この閉ループの等価回路は図8
(b)で表される。すなわち、直流電源Eにインダクタ
L1が接続され、直流電源EからインダクタL1に電流
が供給される。Then, drive signals VQ1 and VQ are output from the control circuit.
Q3, VQ4 are output to output switching elements Q1, Q3
During a period in which Q4 is turned on and switching element Q2 is turned off (second period T2), as shown in FIG. 7B, AC power supply AC → rectifier circuit DB → switching element Q1 → inductor L1 → switching element Q3 → switching element Q4
→ Diode D2 → Rectifier circuit DB → Current flows in the closed loop of AC power supply AC. The equivalent circuit of this closed loop is shown in FIG.
It is represented by (b). That is, the inductor L1 is connected to the DC power supply E, and the current is supplied from the DC power supply E to the inductor L1.
【0030】次に、制御回路から駆動信号VQ1〜VQ
4を出力せずに全てのスイッチング素子Q1〜Q4をオ
フする期間(第3の期間T3)では、図7(c)に示す
ようにインダクタL1→ダイオードD4→負荷LD→ダ
イオードD3→コンデンサC0→ダイオードD2→ダイ
オードD1→インダクタL1の閉ループで電流が流れ
る。この閉ループの等価回路は図8(c)で表される。
すなわち、インダクタL1の両端に負荷LD及びコンデ
ンサC0が直列に接続され、インダクタL1に蓄積され
たエネルギの放出により負荷LD及びコンデンサC0に
電流が供給される。Next, drive signals VQ1 to VQ are sent from the control circuit.
During a period (third period T3) in which all the switching elements Q1 to Q4 are turned off without outputting 4 as shown in FIG. 7C, the inductor L1 → diode D4 → load LD → diode D3 → capacitor C0 → A current flows in a closed loop of diode D2 → diode D1 → inductor L1. The equivalent circuit of this closed loop is shown in FIG.
That is, the load LD and the capacitor C0 are connected in series at both ends of the inductor L1, and a current is supplied to the load LD and the capacitor C0 by discharging the energy accumulated in the inductor L1.
【0031】而して、上記第1〜第3の期間T1〜T3
を1周期とする動作を交流電源ACの電源周期よりも充
分に短い期間で繰り返すことにより、第2及び第3の期
間T2,T3で従来例1のブースト型のPFCコンバー
タ、第1及び第3の期間T1,T3で従来例1のバック
型のDC/DCコンバータの機能を実現している。さら
に、第1の期間T1におけるインダクタL1の両端電圧
VL1は、図8(a)の等価回路よりVL1=VC0−VLDと
なり、第2の期間T2におけるインダクタL1の両端電
圧VL1’は、図8(b)の等価回路よりVL1’=VEと
なり、第3の期間T3におけるインダクタL1の両端電
圧VL1”は、図8(c)の等価回路よりVL1”=−VC0
−VLDとなる。よって、実施形態1と同様に第1〜第3
の期間T1〜T3におけるインダクタL1の両端電圧V
L1,VL1’,VL1”の間にはVL1>VL1’>VL1”の大
小関係が常に成立することになるから、インダクタL1
に流れる電流IL1,IL1’,IL1”の第1〜第3の期間
T1〜T3における傾きΔIL1,ΔIL1’,ΔIL1”に
もΔIL1>ΔIL1’>ΔIL1”の大小関係が成立し、図
9に示すようにインダクタL1に流れる電流IL1が略台
形波となる。Thus, the above first to third periods T1 to T3
Is repeated for a period sufficiently shorter than the power supply cycle of the AC power supply AC, so that the boost-type PFC converter of the first conventional example in the second and third periods T2 and T3, the first and the third In the periods T1 and T3, the function of the buck type DC / DC converter of Conventional Example 1 is realized. Further, the voltage V L1 across the inductor L1 during the first period T1 is V L1 = V C0 −V LD from the equivalent circuit of FIG. 8A, and the voltage V L1 ′ across the inductor L1 during the second period T2. Is V L1 ′ = V E from the equivalent circuit of FIG. 8B, and the voltage V L1 ″ across the inductor L1 in the third period T3 is V L1 ″ = −V from the equivalent circuit of FIG. 8C. C0
-V LD . Therefore, like the first embodiment, the first to third
Voltage V across the inductor L1 in the period T1 to T3 of
Since the magnitude relationship of V L1 > V L1 '> V L1 ″ is always established between L 1 , V L1 ′, and V L1 ″, the inductor L 1
ΔI L1 > ΔI L1 ′> ΔI L1 ″ in the gradients ΔI L1 , ΔI L1 ′, ΔI L1 ″ of currents I L1 , I L1 ′, I L1 ″ flowing in the first to third periods T 1 to T 3 The relationship is established, and the current I L1 flowing in the inductor L1 becomes a substantially trapezoidal wave as shown in FIG.
【0032】よって、本実施形態も実施形態1と同様
に、従来例1,2に比較して回路損失の低減による効率
の改善並びに小型化が図れるものである。Therefore, similarly to the first embodiment, the present embodiment can also improve the efficiency and reduce the size by reducing the circuit loss as compared with the conventional examples 1 and 2.
【0033】(実施形態3)本実施形態の電源装置は、
実施形態1と同一の回路構成を有し、制御回路によるス
イッチング素子Q1〜Q4のスイッチング制御のタイミ
ングが異なるものである。よって、回路構成についての
図示並びに説明は省略し、本実施形態の特徴である動作
について図10及び図11を参照して説明する。(Embodiment 3) The power supply device of this embodiment is
The circuit configuration is the same as that of the first embodiment, but the timing of switching control of the switching elements Q1 to Q4 by the control circuit is different. Therefore, the illustration and description of the circuit configuration are omitted, and the operation characteristic of the present embodiment will be described with reference to FIGS. 10 and 11.
【0034】まず、制御回路から駆動信号VQ1〜VQ
4を出力して全てのスイッチング素子Q1〜Q4をオン
する期間(第1の期間T1)では、図11(a)に示す
ように交流電源AC→整流回路DB→インダクタL1→
スイッチング素子Q3→スイッチング素子Q4→コンデ
ンサC0→スイッチング素子Q2→整流回路DB→交流
電源ACの閉ループで電流が流れる。この閉ループの等
価回路は図12(a)で表される。すなわち、直流電源
EとコンデンサC0の直列回路の両端にインダクタL1
が接続され、直流電源E並びにコンデンサC0の放電に
よる電流がインダクタL1に供給される。First, the control circuit outputs drive signals VQ1 to VQ.
4 is outputted and all the switching elements Q1 to Q4 are turned on (first period T1), as shown in FIG. 11A, AC power supply AC → rectifier circuit DB → inductor L1 →
A current flows in a closed loop of switching element Q3 → switching element Q4 → capacitor C0 → switching element Q2 → rectifier circuit DB → AC power supply AC. The equivalent circuit of this closed loop is shown in FIG. That is, the inductor L1 is provided at both ends of the series circuit of the DC power source E and the capacitor C0.
Are connected to supply current to the inductor L1 due to discharge of the DC power source E and the capacitor C0.
【0035】続いて、制御回路から駆動信号VQ4を出
力してスイッチング素子Q4をオン、スイッチング素子
Q1〜Q3をオフする期間(第2の期間T2)では、実
施形態1の第2の期間T2と同様に、図11(b)に示
すようにインダクタL1→ダイオードD4→負荷LD→
スイッチング素子Q4→ダイオードD2→ダイオードD
1→インダクタL1の閉ループで電流が流れる。この閉
ループの等価回路は図12(b)で表される。すなわ
ち、インダクタL1に蓄積されたエネルギの放出により
負荷LDに電流が供給される。Subsequently, in the period (second period T2) in which the drive signal VQ4 is output from the control circuit to turn on the switching element Q4 and turn off the switching elements Q1 to Q3, the second period T2 of the first embodiment is set. Similarly, as shown in FIG. 11B, inductor L1 → diode D4 → load LD →
Switching element Q4 → diode D2 → diode D
1 → Current flows in a closed loop of inductor L1. The equivalent circuit of this closed loop is shown in FIG. That is, a current is supplied to the load LD by discharging the energy stored in the inductor L1.
【0036】次に、制御回路から駆動信号VQ1〜VQ
4を出力せずに全てのスイッチング素子Q1〜Q4をオ
フする期間(第3の期間T3)では、実施形態2の第3
の期間T3と同様に、図11(c)に示すようにインダ
クタL1→ダイオードD4→負荷LD→ダイオードD3
→コンデンサC0→ダイオードD2→ダイオードD1→
インダクタL1の閉ループで電流が流れる。この閉ルー
プの等価回路は図12(c)で表される。すなわち、イ
ンダクタL1の両端に負荷LD及びコンデンサC0が直
列に接続され、インダクタL1に蓄積されたエネルギの
放出により負荷LD及びコンデンサC0に電流が供給さ
れる。Next, drive signals VQ1 to VQ are sent from the control circuit.
In the period in which all the switching elements Q1 to Q4 are turned off without outputting 4 (third period T3),
11C, the inductor L1 → the diode D4 → the load LD → the diode D3 as in the period T3.
→ capacitor C0 → diode D2 → diode D1 →
A current flows in the closed loop of the inductor L1. The equivalent circuit of this closed loop is shown in FIG. That is, the load LD and the capacitor C0 are connected in series at both ends of the inductor L1, and a current is supplied to the load LD and the capacitor C0 by discharging the energy accumulated in the inductor L1.
【0037】而して、上記第1〜第3の期間T1〜T3
を1周期とする動作を交流電源ACの電源周期よりも充
分に短い期間で繰り返すことにより、第1及び第3の期
間T1,T3で従来例1のブースト型のPFCコンバー
タ、第2及び第3の期間T2,T3で従来例1のバック
型のDC/DCコンバータの機能を実現している。さら
に、第1の期間T1におけるインダクタL1の両端電圧
VL1は、図12(a)の等価回路よりVL1=VE+VC0
となり、第2の期間T2におけるインダクタL1の両端
電圧VL1’は、図12(b)の等価回路よりVL1’=−
VLDとなり、第3の期間T3におけるインダクタL1の
両端電圧VL1”は、図12(c)の等価回路よりVL1”
=−VC0−VLDとなる。よって、実施形態1と同様に第
1〜第3の期間T1〜T3におけるインダクタL1の両
端電圧VL1,VL1’,VL1”の間にはVL1>VL1’>V
L1”の大小関係が常に成立することになるから、インダ
クタL1に流れる電流IL1,IL1’,IL1”の第1〜第
3の期間T1〜T3における傾きΔIL1,ΔIL1’,Δ
IL1”にもΔIL1>ΔIL1’>ΔIL1”の大小関係が成
立し、インダクタL1に流れる電流IL1が略台形波とな
る(図5参照)。Thus, the above first to third periods T1 to T3
Is repeated for a period sufficiently shorter than the power supply cycle of the AC power supply AC, so that the boost-type PFC converter, the second and third PFC converters according to the conventional example 1 are executed in the first and third periods T1 and T3. The functions of the Buck type DC / DC converter of Conventional Example 1 are realized in the periods T2 and T3. Further, the voltage V L1 across the inductor L1 in the first period T1 is V L1 = V E + V C0 from the equivalent circuit of FIG.
Therefore, the voltage V L1 ′ across the inductor L1 during the second period T2 is V L1 ′ = − from the equivalent circuit of FIG.
It becomes V LD , and the voltage V L1 ″ across the inductor L1 during the third period T3 is V L1 ″ from the equivalent circuit of FIG.
= The -V C0 -V LD. Therefore, both end voltages V L1 of the inductor L1 in the first to third periods T1~T3 similarly to Embodiment 1, V L1 ', V L1 between V L1 "> V L1'> V
"Because so that the magnitude relationship is always established, the current I L1, I L1 flowing to inductor L1 L1 ', I L1" gradient [Delta] I L1 in the first to third periods T1~T3 of, [Delta] I L1', delta
I L1 ″ also satisfies the magnitude relationship of ΔI L1 > ΔI L1 ′> ΔI L1 ″, and the current I L1 flowing through the inductor L 1 becomes a substantially trapezoidal wave (see FIG. 5).
【0038】よって、本実施形態も実施形態1と同様
に、従来例1,2に比較して回路損失の低減による効率
の改善並びに小型化が図れるものである。Therefore, in the present embodiment as well as in the first embodiment, the efficiency can be improved and the size can be reduced by reducing the circuit loss as compared with the conventional examples 1 and 2.
【0039】(実施形態4)本実施形態の電源装置は、
実施形態1と同一の回路構成を有し、制御回路によるス
イッチング素子Q1〜Q4のスイッチング制御のタイミ
ングが異なるものである。よって、回路構成についての
図示並びに説明は省略し、本実施形態の特徴である動作
について図13及び図14を参照して説明する。(Embodiment 4) The power supply device of this embodiment is
The circuit configuration is the same as that of the first embodiment, but the timing of switching control of the switching elements Q1 to Q4 by the control circuit is different. Therefore, the illustration and description of the circuit configuration are omitted, and the operation characteristic of the present embodiment will be described with reference to FIGS. 13 and 14.
【0040】まず、制御回路から駆動信号VQ1〜VQ
4を出力して全てのスイッチング素子Q1〜Q4をオン
する期間(第1の期間T1)では、実施形態3の第1の
期間T1と同様に、図14(a)に示すように交流電源
AC→整流回路DB→インダクタL1→スイッチング素
子Q3→スイッチング素子Q4→コンデンサC0→スイ
ッチング素子Q2→整流回路DB→交流電源ACの閉ル
ープで電流が流れる。この閉ループの等価回路は図15
(a)で表される。すなわち、直流電源Eとコンデンサ
C0の直列回路の両端にインダクタL1が接続され、直
流電源E並びにコンデンサC0の放電による電流がイン
ダクタL1に供給される。First, the control circuit outputs drive signals VQ1 to VQ.
4 is output to turn on all the switching elements Q1 to Q4 (first period T1), as in the first period T1 of the third embodiment, as shown in FIG. → Rectifier circuit DB → Inductor L1 → Switching element Q3 → Switching element Q4 → Capacitor C0 → Switching element Q2 → Rectifier circuit DB → Current flows in the closed loop of the AC power supply AC. The equivalent circuit of this closed loop is shown in FIG.
It is represented by (a). That is, the inductor L1 is connected to both ends of the series circuit of the DC power supply E and the capacitor C0, and the current generated by the discharge of the DC power supply E and the capacitor C0 is supplied to the inductor L1.
【0041】続いて、制御回路から駆動信号VQ1,V
Q3,VQ4を出力してスイッチング素子Q1,Q3,
Q4をオン、スイッチング素子Q2をオフする期間(第
2の期間T2)では、実施形態2の第2の期間T2と同
様に、図14(b)に示すように交流電源AC→整流回
路DB→スイッチング素子Q1→インダクタL1→スイ
ッチング素子Q3→スイッチング素子Q4→ダイオード
D2→整流回路DB→交流電源ACの閉ループで電流が
流れる。この閉ループの等価回路は図15(b)で表さ
れる。すなわち、直流電源EにインダクタL1が接続さ
れ、直流電源EからインダクタL1に電流が供給され
る。Subsequently, drive signals VQ1 and VQ are output from the control circuit.
Q3, VQ4 are output to output switching elements Q1, Q3
During the period in which Q4 is turned on and the switching element Q2 is turned off (second period T2), as in the second period T2 of the second embodiment, as shown in FIG. 14B, the AC power source AC → rectifier circuit DB → Switching element Q1 → inductor L1 → switching element Q3 → switching element Q4 → diode D2 → rectifier circuit DB → current flows in a closed loop of AC power supply AC. The equivalent circuit of this closed loop is shown in FIG. That is, the inductor L1 is connected to the DC power supply E, and the current is supplied from the DC power supply E to the inductor L1.
【0042】次に、制御回路から駆動信号VQ1〜VQ
4を出力せずに全てのスイッチング素子Q1〜Q4をオ
フする期間(第3の期間T3)では、実施形態2の第3
の期間T3と同様に、図14(c)に示すようにインダ
クタL1→ダイオードD4→負荷LD→ダイオードD3
→コンデンサC0→ダイオードD2→ダイオードD1→
インダクタL1の閉ループで電流が流れる。この閉ルー
プの等価回路は図15(c)で表される。すなわち、イ
ンダクタL1の両端に負荷LD及びコンデンサC0が直
列に接続され、インダクタL1に蓄積されたエネルギの
放出により負荷LD及びコンデンサC0に電流が供給さ
れる。Next, drive signals VQ1 to VQ are sent from the control circuit.
In the period in which all the switching elements Q1 to Q4 are turned off without outputting 4 (third period T3),
14C, the inductor L1 → the diode D4 → the load LD → the diode D3 as in the period T3.
→ capacitor C0 → diode D2 → diode D1 →
A current flows in the closed loop of the inductor L1. The equivalent circuit of this closed loop is shown in FIG. That is, the load LD and the capacitor C0 are connected in series at both ends of the inductor L1, and a current is supplied to the load LD and the capacitor C0 by discharging the energy accumulated in the inductor L1.
【0043】而して、上記第1〜第3の期間T1〜T3
を1周期とする動作を交流電源ACの電源周期よりも充
分に短い期間で繰り返すことにより、第2及び第3の期
間T2,T3で従来例1のブースト型のPFCコンバー
タ、第3の期間T3で従来例1のバック型のDC/DC
コンバータの機能を実現している。さらに、第1の期間
T1におけるインダクタL1の両端電圧VL1は、図15
(a)の等価回路よりVL1=VE+VC0となり、第2の
期間T2におけるインダクタL1の両端電圧VL 1’は、
図15(b)の等価回路よりVL1’=VEとなり、第3
の期間T3におけるインダクタL1の両端電圧VL1”
は、図15(c)の等価回路よりVL1”=−VC0−VLD
となる。よって、実施形態1と同様に第1〜第3の期間
T1〜T3におけるインダクタL1の両端電圧VL1,V
L1’,VL1”の間にはVL1>VL1’>VL1”の大小関係
が常に成立することになるから、インダクタL1に流れ
る電流IL1,IL1’,IL1”の第1〜第3の期間T1〜
T3における傾きΔIL1,ΔI L1’,ΔIL1”にもΔI
L1>ΔIL1’>ΔIL1”の大小関係が成立し、インダク
タL1に流れる電流IL1が略台形波となる(図9参
照)。Thus, the above first to third periods T1 to T3
The operation with one cycle is more than the cycle of the AC power supply AC.
By repeating for a short period of time, the second and third periods
Boost type PFC converter of conventional example 1 between T2 and T3
In the third period T3, the back type DC / DC of the conventional example 1
It realizes the function of the converter. Furthermore, the first period
Voltage V across inductor L1 at T1L1Is shown in FIG.
From the equivalent circuit of (a), VL1= VE+ VC0And then the second
Voltage V across inductor L1 during period T2L 1’
From the equivalent circuit of FIG.L1’= VEAnd third
Voltage V across inductor L1 during period T3 ofL1”
Is V from the equivalent circuit of FIG.L1"= -VC0-VLD
Becomes Therefore, similar to the first embodiment, the first to third periods
The voltage V across the inductor L1 at T1 to T3L1, V
L1’, VL1In betweenL1> VL1’VL1Relationship between
Is always satisfied, the current flows to inductor L1.
Current IL1, IL1’, IL1In the first to third periods T1 to
Slope ΔI at T3L1, ΔI L1’, ΔIL1Also in ΔI
L1> ΔIL1’> ΔIL1The magnitude relationship of
Current I flowing throughL1Becomes a trapezoidal wave (see Figure 9).
See).
【0044】よって、本実施形態も実施形態1と同様
に、従来例1,2に比較して回路損失の低減による効率
の改善並びに小型化が図れるものである。Therefore, similarly to the first embodiment, the present embodiment can improve efficiency and downsize by reducing the circuit loss as compared with the conventional examples 1 and 2.
【0045】(実施形態5)本実施形態の電源装置は、
実施形態1と同一の回路構成を有し、制御回路によるス
イッチング素子Q1〜Q4のスイッチング制御のタイミ
ングが異なるものである。よって、回路構成についての
図示並びに説明は省略し、本実施形態の特徴である動作
について図16及び図17を参照して説明する。(Embodiment 5) The power supply device of this embodiment is
The circuit configuration is the same as that of the first embodiment, but the timing of switching control of the switching elements Q1 to Q4 by the control circuit is different. Therefore, the illustration and description of the circuit configuration are omitted, and the operation characteristic of the present embodiment will be described with reference to FIGS. 16 and 17.
【0046】まず、制御回路から駆動信号VQ1〜VQ
4を出力して全てのスイッチング素子Q1〜Q4をオン
する期間(第1の期間T1)では、実施形態3の第1の
期間T1と同様に、図17(a)に示すように交流電源
AC→整流回路DB→インダクタL1→スイッチング素
子Q3→スイッチング素子Q4→コンデンサC0→スイ
ッチング素子Q2→整流回路DB→交流電源ACの閉ル
ープで電流が流れる。この閉ループの等価回路は図18
(a)で表される。すなわち、直流電源Eとコンデンサ
C0の直列回路の両端にインダクタL1が接続され、直
流電源E並びにコンデンサC0の放電による電流がイン
ダクタL1に供給される。First, the control circuit outputs drive signals VQ1 to VQ.
4 is output to turn on all the switching elements Q1 to Q4 (first period T1), as in the first period T1 of the third embodiment, as shown in FIG. → Rectifier circuit DB → Inductor L1 → Switching element Q3 → Switching element Q4 → Capacitor C0 → Switching element Q2 → Rectifier circuit DB → Current flows in the closed loop of the AC power supply AC. The equivalent circuit of this closed loop is shown in FIG.
It is represented by (a). That is, the inductor L1 is connected to both ends of the series circuit of the DC power supply E and the capacitor C0, and the current generated by the discharge of the DC power supply E and the capacitor C0 is supplied to the inductor L1.
【0047】続いて、制御回路から駆動信号VQ4を出
力してスイッチング素子Q4をオン、スイッチング素子
Q1〜Q3をオフする期間(第2の期間T2)では、実
施形態1の第2の期間T2と同様に、図17(b)に示
すようにインダクタL1→ダイオードD4→負荷LD→
スイッチング素子Q4→ダイオードD2→ダイオードD
1→インダクタL1の閉ループで電流が流れる。この閉
ループの等価回路は図18(b)で表される。すなわ
ち、インダクタL1に蓄積されたエネルギの放出により
負荷LDに電流が供給される。Subsequently, in the period (second period T2) in which the control circuit outputs the drive signal VQ4 to turn on the switching element Q4 and turn off the switching elements Q1 to Q3, the second period T2 of the first embodiment is set. Similarly, as shown in FIG. 17B, inductor L1 → diode D4 → load LD →
Switching element Q4 → diode D2 → diode D
1 → Current flows in a closed loop of inductor L1. The equivalent circuit of this closed loop is shown in FIG. That is, a current is supplied to the load LD by discharging the energy stored in the inductor L1.
【0048】次に、制御回路から駆動信号VQ1,VQ
3を出力してスイッチング素子Q1,Q3をオン、スイ
ッチング素子Q2,Q4をオフする期間(第3の期間T
3)では、実施形態1の第3の期間T3と同様に、図1
7(c)に示すように交流電源AC→整流回路DB→ス
イッチング素子Q1→インダクタL1→スイッチング素
子Q3→ダイオードD3→コンデンサC0→ダイオード
D2→整流回路DB→交流電源ACの閉ループで電流が
流れる。この閉ループの等価回路は図18(c)で表さ
れる。すなわち、直流電源EにインダクタL1を介して
コンデンサC0が接続され、直流電源Eからインダクタ
L1を介してコンデンサC0に充電電流が供給される。Next, the control circuit outputs drive signals VQ1 and VQ.
3 is output to turn on the switching elements Q1 and Q3 and turn off the switching elements Q2 and Q4 (third period T
3), similar to the third period T3 of the first embodiment, as shown in FIG.
As shown in 7 (c), current flows in a closed loop of AC power supply AC → rectifier circuit DB → switching element Q1 → inductor L1 → switching element Q3 → diode D3 → capacitor C0 → diode D2 → rectifier circuit DB → AC power supply AC. The equivalent circuit of this closed loop is shown in FIG. That is, the capacitor C0 is connected to the DC power source E via the inductor L1, and the charging current is supplied from the DC power source E to the capacitor C0 via the inductor L1.
【0049】而して、上記第1〜第3の期間T1〜T3
を1周期とする動作を交流電源ACの電源周期よりも充
分に短い期間で繰り返すことにより、第1及び第3の期
間T1,T3で従来例1のブースト型のPFCコンバー
タ、第2の期間T2で従来例1のバック型のDC/DC
コンバータの機能を実現している。さらに、第1の期間
T1におけるインダクタL1の両端電圧VL1は、図18
(a)の等価回路よりVL1=VE+VC0となり、第2の
期間T2におけるインダクタL1の両端電圧VL 1’は、
図18(b)の等価回路よりVL1’=−VLDとなり、第
3の期間T3におけるインダクタL1の両端電圧VL1”
は、図18(c)の等価回路よりVL1”=VE−VC0と
なる。よって、実施形態1と同様に第1〜第3の期間T
1〜T3におけるインダクタL1の両端電圧VL1,
VL1’,VL1”の間にはVL1>VL1’>VL1”の大小関
係が常に成立することになるから、インダクタL1に流
れる電流IL1,IL1’,IL1”の第1〜第3の期間T1
〜T3における傾きΔIL1,ΔIL1’,ΔIL1”にもΔ
IL1>ΔIL1’>ΔIL1”の大小関係が成立し、インダ
クタL1に流れる電流IL1が略台形波となる(図5参
照)。Thus, the above first to third periods T1 to T3
Is repeated for a period sufficiently shorter than the power source cycle of the AC power supply AC, so that the boost-type PFC converter of the first conventional example and the second period T2 in the first and third periods T1 and T3 are repeated. Then, the back type DC / DC of Conventional Example 1
It realizes the function of the converter. Further, the voltage V L1 across the inductor L1 in the first period T1 is as shown in FIG.
From the equivalent circuit of (a), V L1 = V E + V C0 , and the voltage VL 1 ′ across the inductor L1 during the second period T2 is
From the equivalent circuit of FIG. 18B, V L1 ′ = −V LD , and the voltage V L1 ″ across the inductor L1 during the third period T3.
18 will be V L1 ″ = V E −V C0 from the equivalent circuit of FIG. 18C. Therefore, as in the first embodiment, the first to third periods T
The voltage V L1 across the inductor L1 at 1 to T3,
Since the magnitude relation of V L1 > V L1 '> V L1 ″ is always established between V L1 ′ and V L1 ″, the first of the currents I L1 , I L1 ′, I L1 ″ flowing in the inductor L 1 is determined. 1st to 3rd period T1
Also, the slopes ΔI L1 , ΔI L1 ′, and ΔI L1 ″ at T3 are also Δ.
The magnitude relation of I L1 > ΔI L1 ′> ΔI L1 ″ is established, and the current I L1 flowing through the inductor L 1 becomes a substantially trapezoidal wave (see FIG. 5).
【0050】よって、本実施形態も実施形態1と同様
に、従来例1,2に比較して回路損失の低減による効率
の改善並びに小型化が図れるものである。Therefore, in the present embodiment as well as in the first embodiment, the efficiency can be improved and the size can be reduced by reducing the circuit loss as compared with the conventional examples 1 and 2.
【0051】(実施形態6)本実施形態の電源装置は、
実施形態1と同一の回路構成を有し、制御回路によるス
イッチング素子Q1〜Q4のスイッチング制御のタイミ
ングが異なるものである。よって、回路構成についての
図示並びに説明は省略し、本実施形態の特徴である動作
について図19及び図20を参照して説明する。(Embodiment 6) The power supply device of this embodiment is
The circuit configuration is the same as that of the first embodiment, but the timing of switching control of the switching elements Q1 to Q4 by the control circuit is different. Therefore, the illustration and description of the circuit configuration are omitted, and the operation characteristic of the present embodiment will be described with reference to FIGS. 19 and 20.
【0052】まず、制御回路から駆動信号VQ2,VQ
4を出力してスイッチング素子Q2,Q4をオン、スイ
ッチング素子Q1,Q3をオフする期間(第1の期間T
1)では、実施形態1における第1の期間T1と同様
に、図20(a)に示すようにコンデンサC0→スイッ
チング素子Q2→ダイオードD1→インダクタL1→ダ
イオードD4→負荷LD→スイッチング素子Q4→コン
デンサC0の閉ループで電流が流れる。この閉ループの
等価回路は図21(a)で表される。すなわち、コンデ
ンサC0の両端にインダクタL1を介して負荷LDが接
続され、コンデンサC0の放電による電流がインダクタ
L1により限流されて負荷LDに供給される。First, the control circuit outputs drive signals VQ2 and VQ.
4 is output to turn on the switching elements Q2 and Q4 and turn off the switching elements Q1 and Q3 (first period T
In 1), as in the first period T1 in the first embodiment, as shown in FIG. 20A, capacitor C0 → switching element Q2 → diode D1 → inductor L1 → diode D4 → load LD → switching element Q4 → capacitor. Current flows in the closed loop of C0. The equivalent circuit of this closed loop is shown in FIG. That is, the load LD is connected to both ends of the capacitor C0 via the inductor L1, and the current generated by the discharge of the capacitor C0 is limited by the inductor L1 and supplied to the load LD.
【0053】続いて、制御回路から駆動信号VQ1,V
Q3,VQ4を出力してスイッチング素子Q1,Q3,
Q4をオン、スイッチング素子Q2をオフする期間(第
2の期間T2)では、実施形態2の第2の期間T2と同
様に、図20(b)に示すように交流電源AC→整流回
路DB→スイッチング素子Q1→インダクタL1→スイ
ッチング素子Q3→スイッチング素子Q4→ダイオード
D2→整流回路DB→交流電源ACの閉ループで電流が
流れる。この閉ループの等価回路は図21(b)で表さ
れる。すなわち、直流電源EにインダクタL1が接続さ
れ、直流電源EからインダクタL1に電流が供給され
る。Subsequently, drive signals VQ1 and VQ are output from the control circuit.
Q3, VQ4 are output to output switching elements Q1, Q3
During the period in which Q4 is turned on and the switching element Q2 is turned off (second period T2), as in the second period T2 of the second embodiment, as shown in FIG. Switching element Q1 → inductor L1 → switching element Q3 → switching element Q4 → diode D2 → rectifier circuit DB → current flows in a closed loop of AC power supply AC. The equivalent circuit of this closed loop is shown in FIG. That is, the inductor L1 is connected to the DC power supply E, and the current is supplied from the DC power supply E to the inductor L1.
【0054】次に、制御回路から駆動信号VQ1,VQ
3を出力してスイッチング素子Q1,Q3をオン、スイ
ッチング素子Q2,Q4をオフする期間(第3の期間T
3)では、実施形態1の第3の期間T3と同様に、図2
0(c)に示すように交流電源AC→整流回路DB→ス
イッチング素子Q1→インダクタL1→スイッチング素
子Q3→ダイオードD3→コンデンサC0→ダイオード
D2→整流回路DB→交流電源ACの閉ループで電流が
流れる。この閉ループの等価回路は図21(c)で表さ
れる。すなわち、直流電源EにインダクタL1を介して
コンデンサC0が接続され、直流電源Eからインダクタ
L1を介してコンデンサC0に充電電流が供給される。Next, drive signals VQ1 and VQ are sent from the control circuit.
3 is output to turn on the switching elements Q1 and Q3 and turn off the switching elements Q2 and Q4 (third period T
3), as in the third period T3 of the first embodiment, as shown in FIG.
As shown in 0 (c), current flows in a closed loop of AC power supply AC → rectifier circuit DB → switching element Q1 → inductor L1 → switching element Q3 → diode D3 → capacitor C0 → diode D2 → rectifier circuit DB → AC power supply AC. The equivalent circuit of this closed loop is shown in FIG. That is, the capacitor C0 is connected to the DC power source E via the inductor L1, and the charging current is supplied from the DC power source E to the capacitor C0 via the inductor L1.
【0055】而して、上記第1〜第3の期間T1〜T3
を1周期とする動作を交流電源ACの電源周期よりも充
分に短い期間で繰り返すことにより、第2及び第3の期
間T2,T3で従来例1のブースト型のPFCコンバー
タ、第1の期間T1で従来例1のバック型のDC/DC
コンバータの機能を実現している。さらに、第1の期間
T1におけるインダクタL1の両端電圧VL1は、図21
(a)の等価回路よりVL1=VC0−VLDとなり、第2の
期間T2におけるインダクタL1の両端電圧V L1’は、
図21(b)の等価回路よりVL1’=VEとなり、第3
の期間T3におけるインダクタL1の両端電圧VL1”
は、図21(c)の等価回路よりVL1”=VE−VC0と
なる。よって、実施形態1と同様に第1〜第3の期間T
1〜T3におけるインダクタL1の両端電圧VL1,
VL1’,VL1”の間にはVL1>VL1’>VL1”の大小関
係が常に成立することになるから、インダクタL1に流
れる電流IL1,IL1’,IL1”の第1〜第3の期間T1
〜T3における傾きΔIL1,ΔI L1’,ΔIL1”にもΔ
IL1>ΔIL1’>ΔIL1”の大小関係が成立し、インダ
クタL1に流れる電流IL1が略台形波となる(図9参
照)。Thus, the above first to third periods T1 to T3
The operation with one cycle is more than the cycle of the AC power supply AC.
By repeating for a short period of time, the second and third periods
Boost type PFC converter of conventional example 1 between T2 and T3
In the first period T1, the buck type DC / DC of the conventional example 1
It realizes the function of the converter. Furthermore, the first period
Voltage V across inductor L1 at T1L121
From the equivalent circuit of (a), VL1= VC0-VLDAnd then the second
Voltage V across inductor L1 during period T2 L1’
From the equivalent circuit of FIG.L1’= VEAnd third
Voltage V across inductor L1 during period T3 ofL1”
Is V from the equivalent circuit of FIG.L1"= VE-VC0When
Become. Therefore, as in the first embodiment, the first to third periods T
Voltage V across inductor L1 at 1-T3L1,
VL1’, VL1In betweenL1> VL1’VL1“Okozeki
Since the relationship is always established, the inductor L1 flows
Current IL1, IL1’, IL11st-3rd period T1 of
Slope ΔI at ~ T3L1, ΔI L1’, ΔIL1”
IL1> ΔIL1’> ΔIL1The magnitude relationship of “
Current I flowing through the inductor L1L1Becomes a trapezoidal wave (see Figure 9).
See).
【0056】よって、本実施形態も実施形態1と同様
に、従来例1,2に比較して回路損失の低減による効率
の改善並びに小型化が図れるものである。Therefore, in the present embodiment as well as in the first embodiment, compared with the conventional examples 1 and 2, the efficiency can be improved and the size can be reduced by reducing the circuit loss.
【0057】[0057]
【発明の効果】本発明は上述のように構成したものであ
るから、電力変換手段と限流手段とでインダクタを兼用
することで素子数の削減が図れるとともに、インダクタ
に流れる電流の波形を略台形とすることで電流のピーク
値を抑制しつつ電流量の平均値をほぼ同レベルに保つこ
とができ、兼用するインダクタを小型化することができ
て回路全体の小型化が図れる。また、インダクタに流れ
る電流が入力電流又は出力電流(負荷電流)の何れかに
常に寄与しているため、インダクタに流れる電流のピー
ク値を従来の兼用されたインダクタに流れる電流のピー
ク値よりも大幅に低減することができて電力変換に伴う
損失の低減とインダクタの小型化による装置全体の小型
化が可能となる。Since the present invention is configured as described above, the number of elements can be reduced by using the power conversion means and the current limiting means as an inductor, and the waveform of the current flowing through the inductor can be reduced. By using a trapezoidal shape, the peak value of the current can be suppressed and the average value of the amount of current can be maintained at substantially the same level, and the shared inductor can be downsized, and the entire circuit can be downsized. In addition, since the current flowing in the inductor always contributes to either the input current or the output current (load current), the peak value of the current flowing in the inductor is larger than the peak value of the current flowing in the conventional dual-purpose inductor. It is possible to reduce the loss due to power conversion and to reduce the size of the inductor to reduce the size of the entire device.
【図1】実施形態1を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment.
【図2】同上における駆動信号のタイミングチャートで
ある。FIG. 2 is a timing chart of drive signals in the above.
【図3】同上の動作説明図である。FIG. 3 is an operation explanatory diagram of the above.
【図4】同上の動作説明図である。FIG. 4 is an operation explanatory diagram of the above.
【図5】同上におけるインダクタに流れる電流の波形図
である。FIG. 5 is a waveform diagram of a current flowing through the inductor in the above.
【図6】実施形態2における駆動信号のタイミングチャ
ートである。FIG. 6 is a timing chart of drive signals according to the second embodiment.
【図7】同上の動作説明図である。FIG. 7 is an operation explanatory diagram of the above.
【図8】同上の動作説明図である。FIG. 8 is an operation explanatory diagram of the above.
【図9】同上におけるインダクタに流れる電流の波形図
である。FIG. 9 is a waveform diagram of a current flowing through the inductor in the above.
【図10】実施形態3における駆動信号のタイミングチ
ャートである。FIG. 10 is a timing chart of drive signals according to the third embodiment.
【図11】同上の動作説明図である。FIG. 11 is an operation explanatory diagram of the above.
【図12】同上の動作説明図である。FIG. 12 is an explanatory diagram of an operation of the above.
【図13】実施形態4における駆動信号のタイミングチ
ャートである。FIG. 13 is a timing chart of drive signals according to the fourth embodiment.
【図14】同上の動作説明図である。FIG. 14 is an explanatory diagram of an operation of the above.
【図15】同上の動作説明図である。FIG. 15 is an operation explanatory diagram of the above.
【図16】実施形態5における駆動信号のタイミングチ
ャートである。FIG. 16 is a timing chart of drive signals according to the fifth embodiment.
【図17】同上の動作説明図である。FIG. 17 is an explanatory diagram of the same operation as above.
【図18】同上の動作説明図である。FIG. 18 is an operation explanatory diagram of the above.
【図19】実施形態6における駆動信号のタイミングチ
ャートである。FIG. 19 is a timing chart of drive signals according to the sixth embodiment.
【図20】同上の動作説明図である。FIG. 20 is an operation explanatory diagram of the above.
【図21】同上の動作説明図である。FIG. 21 is an operation explanatory diagram of the above.
【図22】従来例1を示す回路図である。FIG. 22 is a circuit diagram showing a first conventional example.
【図23】同上の動作説明用のタイミングチャートであ
る。FIG. 23 is a timing chart for explaining the same operation as above.
【図24】同上の動作説明図である。FIG. 24 is an explanatory diagram of the operation of the above.
【図25】従来例2を示す回路図である。FIG. 25 is a circuit diagram showing a second conventional example.
【図26】同上における動作説明用のタイミングチャー
トである。FIG. 26 is a timing chart for explaining the operation in the above.
【図27】同上の動作説明図である。FIG. 27 is an explanatory diagram of the operation of the above.
【図28】同上の動作説明図である。FIG. 28 is an explanatory diagram of the operation of the above.
AC 交流電源 DB 整流回路 L1 インダクタ Q1〜Q3 スイッチング素子 C0 コンデンサ D1〜D3 ダイオード LD 負荷 AC AC power supply DB rectifier circuit L1 inductor Q1-Q3 switching elements C0 capacitor D1 to D3 diode LD load
Claims (4)
備するとともに力率改善機能を有して入力電源からの入
力を電力変換する電力変換手段と、スイッチング素子並
びに前記インダクタを具備し負荷への供給電流を限流す
る限流手段と、前記スイッチング素子をスイッチング制
御する制御手段とを備え、前記制御手段は、当該インダ
クタと入力電源又は負荷の何れか一方とを含む閉ループ
を常に形成するとともに、前記インダクタと入力電源並
びに負荷を同時に含む閉ループを形成する期間を有しな
いように前記スイッチング素子をスイッチング制御する
ことを特徴とする電源装置。1. A power conversion unit that includes a switching element and an inductor and that has a power factor correction function to convert the power from an input power source into an electric power, and a switching element and the inductor that limit the supply current to a load. Current limiting means for flowing current, and control means for controlling switching of the switching element, the control means always forms a closed loop including the inductor and either the input power supply or the load, and the inductor and the input. A power supply device characterized by performing switching control of the switching element so as not to have a period for forming a closed loop including a power supply and a load at the same time.
を1サイクルとして入力電源の電源周波数よりも充分に
高い周波数で且つ当該3つの期間に前記インダクタに印
加される電圧を順次低下させるようにスイッチング制御
を行うことを特徴とする請求項1記載の電源装置。2. The control means performs switching such that at least three periods are set as one cycle and the voltage applied to the inductor is sequentially lowered at a frequency sufficiently higher than the power source frequency of the input power source and in the three periods. The power supply device according to claim 1, which is controlled.
ンデンサを具備してなり、前記制御手段は、前記3つの
期間の1番目の期間に少なくとも前記コンデンサの充電
電荷を放出する閉ループを形成し、2番目の期間に前記
コンデンサを含まない閉ループを形成し、3番目の期間
に少なくとも前記コンデンサへの充電電流を流す閉ルー
プを形成するようにスイッチング制御することを特徴と
する請求項2記載の電源装置。3. The power conversion means includes a smoothing capacitor in an output stage, and the control means forms a closed loop that discharges at least a charge charged in the capacitor in a first period of the three periods. The switching control is performed so that a closed loop not including the capacitor is formed in a second period, and a closed loop in which at least a charging current to the capacitor is caused to flow is formed in a third period. Power supply.
回路の出力端間に接続される第1のスイッチング素子、
前記インダクタ、第4のダイオード、負荷、第3のダイ
オード並びに第2のスイッチング素子の直列回路と、第
4のダイオード及び負荷と並列に接続される第3のスイ
ッチング素子と、前記整流回路の出力端間に前記直列回
路と逆並列に接続される第1のダイオードと、カソード
が前記整流回路の低電位側出力端に接続された第2のダ
イオード並びに第2のダイオードのアノードと第3のダ
イオードのアノードの間に接続された第4のスイッチン
グ素子の直列回路と、第2のダイオードのアノードと第
3のダイオードのカソードの間に接続された平滑用のコ
ンデンサとを備えたことを特徴とする請求項1又は2又
は3記載の電源装置。4. A rectifier circuit for rectifying an AC power supply, and a first switching element connected between output terminals of the rectifier circuit,
A series circuit of the inductor, the fourth diode, the load, the third diode and the second switching element, a third switching element connected in parallel with the fourth diode and the load, and an output terminal of the rectifying circuit. A first diode connected in anti-parallel with the series circuit, a second diode whose cathode is connected to the low-potential-side output end of the rectifier circuit, and an anode of the second diode and a third diode; A series circuit of a fourth switching element connected between the anodes, and a smoothing capacitor connected between the anode of the second diode and the cathode of the third diode. The power supply device according to item 1 or 2 or 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002086277A JP2003284348A (en) | 2002-03-26 | 2002-03-26 | Power unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002086277A JP2003284348A (en) | 2002-03-26 | 2002-03-26 | Power unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003284348A true JP2003284348A (en) | 2003-10-03 |
Family
ID=29232928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002086277A Withdrawn JP2003284348A (en) | 2002-03-26 | 2002-03-26 | Power unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003284348A (en) |
-
2002
- 2002-03-26 JP JP2002086277A patent/JP2003284348A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10651731B1 (en) | Zero voltage switching of interleaved switched-capacitor converters | |
| US8441237B2 (en) | Power factor correction (PFC) circuit and method therefor | |
| EP1331723A2 (en) | Low output voltage, high current, half-bridge, series-resonant, multiphase, DC-DC power supply | |
| CN101728953A (en) | Interleave control power supply device and control circuit and control method for the power supply device | |
| US6751104B2 (en) | Single-stage power factor correction method to reduce energy storage capacitor voltage and circuit for same | |
| Kim et al. | Voltage doubler rectified boost-integrated half bridge (VDRBHB) converter for digital car audio amplifiers | |
| JP2022013833A (en) | Controlling reverse current in switched mode power supplies to achieve zero voltage switching | |
| JP2004201373A (en) | Switching power circuit | |
| JP4252269B2 (en) | Multi-output DC-DC converter | |
| JP4396275B2 (en) | Power converter | |
| KR20190115364A (en) | Single and three phase combined charger | |
| JP2001037212A (en) | Low voltage input dc-dc converter | |
| JP2005287249A (en) | Switching power supply | |
| CA3018104C (en) | Converter device and method to operate said converter device | |
| Singh et al. | Design and control of two stage battery charger for low voltage electric vehicle using high gain buck-boost PFC AC-DC converter | |
| JP7579537B2 (en) | Charger | |
| JP2003284348A (en) | Power unit | |
| US7157887B2 (en) | Direct amplitude modulation for switch mode power supplies | |
| JP2003284346A (en) | Power unit | |
| Liu et al. | A single-stage AC-DC forward converter with input power factor correction and reduced DC bus voltage | |
| JP2005245160A (en) | Power converter | |
| JPH0947024A (en) | Step-down type high efficiency converter | |
| EP4535635A1 (en) | Power converter and method of operating a power converter | |
| JPH0795770A (en) | AC input power supply | |
| JP3725378B2 (en) | Single phase buck-boost high power factor converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |