[go: up one dir, main page]

JP2003282551A - Single crystal sapphire substrate and manufacturing method thereof - Google Patents

Single crystal sapphire substrate and manufacturing method thereof

Info

Publication number
JP2003282551A
JP2003282551A JP2002086693A JP2002086693A JP2003282551A JP 2003282551 A JP2003282551 A JP 2003282551A JP 2002086693 A JP2002086693 A JP 2002086693A JP 2002086693 A JP2002086693 A JP 2002086693A JP 2003282551 A JP2003282551 A JP 2003282551A
Authority
JP
Japan
Prior art keywords
sapphire substrate
single crystal
main surface
groove
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002086693A
Other languages
Japanese (ja)
Inventor
Shuhei Takezawa
修平 竹澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002086693A priority Critical patent/JP2003282551A/en
Publication of JP2003282551A publication Critical patent/JP2003282551A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】化学研磨で、単結晶サファイア基板を研磨して
も表面粗さは平坦化されているものの、凹凸分布に規則
性が見られないため、窒化物半導体をエピタキシャル成
長させるのに適していない。 【解決手段】サファイア基板の主面上にストライプ状の
溝を有し、該溝の側面と主面のなす角度を60°以上90°
未満とする。
[PROBLEMS] Even if a single crystal sapphire substrate is polished by chemical polishing, the surface roughness is flattened, but the irregularity distribution has no regularity, so that a nitride semiconductor is epitaxially grown. Not suitable for A sapphire substrate has a stripe-shaped groove on a main surface thereof, and an angle between a side surface of the groove and the main surface is 60 ° or more and 90 ° or more.
Less than

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はワイドギャップ半導
体や、SOS(Silicon on Sapphire)デバイス等の成膜に適
したストライプ状の段差を表面に持つ単結晶サファイア
基板およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a single crystal sapphire substrate having a stripe-shaped step on the surface, which is suitable for film formation of wide-gap semiconductors, SOS (Silicon on Sapphire) devices, etc.

【0002】[0002]

【従来の技術】GaNは光デバイスのみならず、最近では
高温エレクトロニクス、耐環境デバイス等への応用が注
目されている。GaN系化合物半導体結晶のエピタキシャ
ル成長は、格子整合する基板の入手が困難であるため、
一般的にはサファイア、SiC、マグネシアスピネル等を
結晶成長用基板として用いている。元来、単結晶サファ
イア基板は、特定の結晶面を表面に露出させた後、機械
研磨及び、化学研磨によって鏡面状態に研磨され、この
上に発光デバイス等に使用されるIII族窒化物系化合物
半導体素子が成膜される。しかし、化学研磨を行っただ
けでは結晶成長用基板とGaN系化合物半導体結晶との格
子不整合がまだ存在し、そのため転位が発生する(例え
ば、特開2001−210598号公報参照)。
2. Description of the Related Art GaN is attracting attention not only for optical devices but also for high temperature electronics and environment resistant devices. It is difficult to obtain a lattice-matched substrate for epitaxial growth of GaN-based compound semiconductor crystals.
Generally, sapphire, SiC, magnesia spinel, etc. are used as a substrate for crystal growth. Originally, a single crystal sapphire substrate is exposed to a specific crystal plane on the surface, and then mechanically polished and chemically polished to a mirror surface state, on which a Group III nitride compound used for a light emitting device or the like is formed. A semiconductor element is deposited. However, only by chemical polishing, there is still a lattice mismatch between the crystal growth substrate and the GaN-based compound semiconductor crystal, which causes dislocations (see, for example, JP 2001-210598 A).

【0003】例えば図4のように、C面を主面とするサフ
ァイア基板1の表面にバッファ層として作用するGaN膜2
が低温CVDにより形成され、このGaN膜2の上にn型のAlxG
ayIn zN膜3がCVDのエピタキシャル成長により形成され、
その上にp型のAlxGayInzN膜4がCVDのエピタキシャル成
長により形成され、さらにこのp型AlxGayInzN膜4の上に
低抵抗のp型AlxGayInzN膜5が同じくCVDのエピタキシャ
ル成長により形成されている。
For example, as shown in FIG. 4, a saf whose main surface is the C surface
GaN film 2 acting as a buffer layer on the surface of the air substrate 1
Is formed by low temperature CVD, and n-type Al is formed on the GaN film 2.xG
ayIn zN film 3 is formed by epitaxial growth of CVD,
On top of that p-type AlxGayInzN film 4 is epitaxially grown by CVD
It is formed by the length, and this p-type AlxGayInzOn N film 4
Low resistance p-type AlxGayInzN film 5 is also a CVD epitaxy
It is formed by growth.

【0004】n型AlxGayInzN膜3の表面およびp型のAlxG
ayInzN膜5の表面にはそれぞれ電極6および7が形成され
ている。
[0004] n-type Al x Ga y In z N surface of the film 3 and the p-type Al x G
Electrodes 6 and 7 are formed on the surface of the ay In z N film 5, respectively.

【0005】このような発光ダイオードを製造するに当
たってはサファイア基板1の上にn型のAlxGayInzN膜3を
直接CVDによってエピタキシャル成長させるとこのGaN膜
は欠陥が非常に多く、結晶性が悪く、しかも表面平坦性
も悪いものとなってしまう。このようなAlxGayInzN膜3
を用いた発光ダイオードでは発光効率が非常に低いもの
となってしまう。
In manufacturing such a light emitting diode, when the n-type Al x Ga y In z N film 3 is directly epitaxially grown on the sapphire substrate 1 by CVD, the GaN film has many defects and crystallinity. And the surface flatness is also poor. Such Al x Ga y In z N film 3
The light emitting diode using the LED has a very low luminous efficiency.

【0006】そこで、サファイア基板1の表面にn型のAl
xGayInzN膜3を直接形成せず、バッファ層として作用す
るGaN膜2を低温CVDのエピタキシャル成長により形成し
ている。このような低温のCVDによるエピタキシャル成
長ではサファイア基板1の格子定数と、n型のAlxGayInzN
膜3の格子定数との10%以上の差異が補償されるとともに
ヘテロ接合部で重要なる良好な表面平坦性を実現でき
る。
Therefore, n-type Al is formed on the surface of the sapphire substrate 1.
The x Ga y In z N film 3 is not directly formed, but the GaN film 2 acting as a buffer layer is formed by low temperature CVD epitaxial growth. In such epitaxial growth by low temperature CVD, the lattice constant of the sapphire substrate 1 and the n-type Al x Ga y In z N
A difference of 10% or more from the lattice constant of the film 3 can be compensated, and good surface flatness important in the heterojunction can be realized.

【0007】一方、このようなGaN膜2の代わりにAlN膜
を低温CVDのエピタキシャル成長により形成することも
提案されている。
On the other hand, it has been proposed to form an AlN film by low temperature CVD epitaxial growth instead of the GaN film 2.

【0008】しかし、このような低温CVDのエピタキシ
ャル成長によってバッファ層として作用するGaN膜2やAl
N膜を形成し、その上に特にAlを必須成分として含有す
るAlxGayInzN膜3をエピタキシャル成長すると転位が非
常に多くなる。このようなAlxGayInzN膜の転位密度は例
えば109 cm -2にも達するものである。
However, the GaN film 2 and Al that function as a buffer layer are formed by such low temperature CVD epitaxial growth.
When an N film is formed and an Al x Ga y In z N film 3 containing Al as an essential component is epitaxially grown on the N film, dislocations increase significantly. The dislocation density of such an Al x Ga y In z N film is as high as 10 9 cm -2 , for example.

【0009】このように転位密度が高いと、これが光の
吸収センタを構成するので、デバイスの特性が劣化する
ことになる。特に、レーザダイオードなどの高効率が要
求される光デバイスにおいては重大な問題となる。ま
た、こうした転位はpn接合の劣化を招くため、電子デバ
イスを制作する場合においても、転位の低減が重大な問
題となる。
When the dislocation density is high as described above, it constitutes an absorption center of light, which deteriorates the characteristics of the device. In particular, this is a serious problem in optical devices such as laser diodes that require high efficiency. Further, since such dislocations cause deterioration of the pn junction, reduction of dislocations becomes a serious problem even when manufacturing electronic devices.

【0010】したがって、結晶成長用基板と成膜結晶と
の格子定数差に起因する転位を極力少なくする研究が種
々行われている。
Therefore, various studies have been conducted to minimize dislocations caused by the difference in lattice constant between the crystal growth substrate and the deposited crystal.

【0011】その結果、製膜用基板表面上にストライプ
状の溝を有する基板が窒化ガリウム系半導体化合物のエ
ピタキシャル成長に有利であることが明らかになってき
た(例えば、特開2001−210598号、特開2001-274093号
等各公報参照)。この基板に窒化ガリウム系化合物をエ
ピタキシャル成長させると、前記ストライプ状の溝を埋
めるように選択横方向成長に成長し、転位密度の小さな
領域を含む膜を作成することが可能になる。
As a result, it has been revealed that a substrate having a stripe-shaped groove on the surface of a film-forming substrate is advantageous for epitaxial growth of a gallium nitride-based semiconductor compound (see, for example, Japanese Patent Laid-Open No. 2001-210598, Open 2001-274093 and other publications). When a gallium nitride-based compound is epitaxially grown on this substrate, it grows by selective lateral growth so as to fill the stripe-shaped groove, and it becomes possible to form a film including a region with a small dislocation density.

【0012】前記ストライプ状の溝の形成方法はサファ
イア基板の主面にフォトレジストを形成し、フォトリソ
グラフィによってフォトレジストに開口を形成する。フ
ォトレジストをマスクとしてその下側のサファイア基板
本体を選択的にエッチングして複数の溝を形成し、フォ
トレジストを除去する。このエッチングはイオンビーム
エッチングあるいは、反応性イオンエッチングのような
ドライエッチングが主であった。
In the method of forming the stripe-shaped groove, a photoresist is formed on the main surface of the sapphire substrate, and an opening is formed in the photoresist by photolithography. Using the photoresist as a mask, the underlying sapphire substrate body is selectively etched to form a plurality of grooves, and the photoresist is removed. This etching was mainly dry etching such as ion beam etching or reactive ion etching.

【0013】[0013]

【発明が解決しようとする課題】しかし、前記主面上に
ストライプ状の溝をもつ単結晶サファイア基板の製造方
法は主に反応性イオンエッチング法によるものであり、
反応性イオンエッチングは加工速度が非常に遅く、さら
に一度に処理できる枚数にも限りがあるという問題があ
り量産には適さなかった。
However, the manufacturing method of the single crystal sapphire substrate having the stripe-shaped groove on the main surface is mainly based on the reactive ion etching method,
Reactive ion etching is not suitable for mass production because it has a very slow processing speed and has a problem that the number of sheets that can be processed at one time is limited.

【0014】また、従来の製造方法では溝の側面を主面
に対して垂直にしかエッチングできず、さらに加工に時
間がかかるという不都合があった。
Further, in the conventional manufacturing method, the side surface of the groove can be etched only perpendicularly to the main surface, and there is a disadvantage that the processing takes time.

【0015】[0015]

【課題を解決するための手段】本発明の単結晶サファイ
ア基板は、主面にストライプ状の溝を形成し、溝の側面
と主面のなす角度を60°以上90°未満としたことを特徴
とする。すなわち、溝の側面と表面のなす角度を90°未
満とすることでエッチングにより除去する部分の体積を
小さくし、加工時間を短縮できるようにした。
The single crystal sapphire substrate of the present invention is characterized in that a stripe-shaped groove is formed on the main surface and the angle between the side surface of the groove and the main surface is 60 ° or more and less than 90 °. And That is, by making the angle between the side surface and the surface of the groove less than 90 °, the volume of the portion to be removed by etching can be reduced and the processing time can be shortened.

【0016】また、本発明はサファイア基板の主面上に
レジストであるポリイミドにてパターンを形成し、リン
酸によるエッチングでストライプ状の溝を形成すること
を特徴とする。すなわちリン酸によるウェットエッチン
グにより溝を加工することにより、一回あたりのエッチ
ング時間を短縮し、まとめて処理することが可能であ
り、量産にも適している。
Further, the present invention is characterized in that a pattern is formed on a main surface of a sapphire substrate by using a polyimide as a resist, and a stripe-shaped groove is formed by etching with phosphoric acid. That is, by processing the groove by wet etching with phosphoric acid, it is possible to shorten the etching time per time and collectively process, which is also suitable for mass production.

【0017】[0017]

【発明の実施の形態】以下本発明の実施の形態を図によ
って説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0018】図1のように本発明のサファイア基板1は
主面1a上に、幅w1、となりの溝との間隔w2、深さhのス
トライプ状の溝1bが規則正しく形成されている。また、
ストライプ状の溝1bの側面1cと主面1aのなす角θは60°
以上90°未満としてある。
As shown in FIG. 1, in the sapphire substrate 1 of the present invention, stripe-shaped grooves 1b having a width w1, a distance w2 between adjacent grooves and a depth h are regularly formed on the main surface 1a. Also,
The angle θ between the side surface 1c of the stripe-shaped groove 1b and the main surface 1a is 60 °
It is above 90 °.

【0019】このサファイア基板1の主面1aに窒化物半
導体をエピタキシャル成長させると、窒化物半導体の縦
方向の成長と横方向の成長が合体して平坦な表面を有す
る窒化物半導体膜が形成される。これによりサファイア
基板1本体の主面1aでの転位密度が、106 cm -2に低減さ
れ、発光効率の高い発光素子を形成することが可能であ
る。
When a nitride semiconductor is epitaxially grown on the main surface 1a of the sapphire substrate 1, the vertical growth and the lateral growth of the nitride semiconductor are combined to form a nitride semiconductor film having a flat surface. . As a result, the dislocation density on the main surface 1a of the sapphire substrate 1 main body is reduced to 10 6 cm -2, and it is possible to form a light emitting device with high luminous efficiency.

【0020】ここで、主面1aと側面1cのなす角θを、60
°以上90°未満としたのは、角度が90°であると加工時
間がかかりすぎ、60°未満であると窒化物半導体をエピ
タキシャル成長させたとき横方向の成長がしにくいため
である。
Here, the angle θ formed by the main surface 1a and the side surface 1c is 60
The reason why the angle is 90 ° or more and less than 90 ° is that if the angle is 90 °, it takes too much processing time, and if it is less than 60 °, lateral growth is difficult when epitaxially growing the nitride semiconductor.

【0021】溝の幅w1、となりの溝との間隔w2はそれぞ
れ2〜50μmが好ましく、深さhは2〜10μmが好ましい。
この範囲にすると、窒化物半導体をエピタキシャル成長
させたとき平坦な表面を有する窒化ガリウム半導体が形
成することができる。また、サファイア基板1の主面1a
の面方位はC面だけでなく、A面、M面、R面にも適応でき
る。
The width w1 of the groove and the distance w2 from the adjacent groove are preferably 2 to 50 μm, and the depth h is preferably 2 to 10 μm.
Within this range, a gallium nitride semiconductor having a flat surface can be formed when a nitride semiconductor is epitaxially grown. In addition, the main surface 1a of the sapphire substrate 1
The surface orientation of can be applied not only to C surface but also to A surface, M surface, and R surface.

【0022】次に本発明の単結晶サファイア基板の製造
方法を説明する。最初に図2(a)に示すようにポリイミ
ドからなるレジスト32をサファイア基板上1の主面1aに
形成し、フォトリソグラフィによってポリイミドからな
るレジスト32に開口部33を形成する。その時、レジスト
32の幅が間隔w2となり、レジスト32間の開口33の幅が溝
の幅w1となるため、これらを調整して上述した範囲とな
るようにする。
Next, a method for manufacturing the single crystal sapphire substrate of the present invention will be described. First, as shown in FIG. 2A, a resist 32 made of polyimide is formed on the main surface 1a of the sapphire substrate 1, and an opening 33 is formed in the resist 32 made of polyimide by photolithography. At that time, the resist
Since the width of 32 becomes the interval w2 and the width of the opening 33 between the resists 32 becomes the width w1 of the groove, these are adjusted to fall within the above-mentioned range.

【0023】次にそのレジスト32をマスクとしてその下
部のサファイア基板1を選択的にエッチングして規則正
しい複数のストライプ状の溝を形成する。この時、図2
(b)のようにエッチングは250℃〜300℃のリン酸34にて
ウェットエッチングで行う。その後図2(c)、(d)のよう
にレジスト32だけを除去することにより、主面1a上にス
トライプ状の溝1bをもつ単結晶サファイア基板1を作
成することが可能となった。
Next, using the resist 32 as a mask, the sapphire substrate 1 therebelow is selectively etched to form a plurality of regular stripe-shaped grooves. At this time, Figure 2
As shown in (b), the etching is performed by wet etching with phosphoric acid 34 at 250 ° C to 300 ° C. After that, by removing only the resist 32 as shown in FIGS. 2 (c) and 2 (d), it becomes possible to form the single crystal sapphire substrate 1 having the stripe-shaped grooves 1b on the main surface 1a.

【0024】レジストとしてポリイミドを用いる理由と
してはサファイアに対して密着性があり、かつリン酸に
対して耐酸性に優れているからであり、リン酸を用いる
理由は、ポリイミドを溶解することなくサファイアのみ
をエッチングすることができるからである。なお、リン
酸によるサファイアのエッチングレートは各温度で図3
のようになる。この図により、溝の深さを自由に変える
ことが可能となる。さらに、リン酸の温度と時間の条件
よりストライプ状の溝1bの側面1cと表面1aのなす角θは
60°以上90°未満の範囲で変化させることが可能とな
る。
The reason why polyimide is used as the resist is that it has adhesiveness to sapphire and is excellent in acid resistance against phosphoric acid. The reason for using phosphoric acid is to dissolve sapphire without dissolving polyimide. This is because only the etching can be performed. The etching rate of sapphire with phosphoric acid is shown in Fig. 3.
become that way. This figure makes it possible to freely change the depth of the groove. Further, the angle θ formed by the side surface 1c and the surface 1a of the stripe-shaped groove 1b is determined by the temperature and time conditions of phosphoric acid.
It is possible to change within the range of 60 ° or more and less than 90 °.

【0025】[0025]

【実施例】表面上にストライプ型の溝をもつ本発明の単
結晶サファイア基板1を以下のようにして作製した。
Example A single crystal sapphire substrate 1 of the present invention having a stripe-shaped groove on the surface was produced as follows.

【0026】化学研磨を行った単結晶サファイア基板1
のC面を主面1aとし、ポリイミドとの密着性を向上させ
るために、精密洗浄を施す。その後、主面1aに幅w2と間
隔w1を20μmに設定したポリイミドのレジスト32を塗布
する。その後、レジスト32を塗布したサファイア基板1
は、ポストベークとして330℃で1時間の熱処理を施す。
Chemically polished single crystal sapphire substrate 1
The C surface of is used as the main surface 1a, and precision cleaning is performed to improve the adhesion with the polyimide. After that, a polyimide resist 32 having a width w2 and an interval w1 set to 20 μm is applied to the main surface 1a. After that, the sapphire substrate 1 coated with the resist 32
Is post-baked at 330 ° C. for 1 hour.

【0027】次にレジスト32を塗布したサファイア基板
を250℃に昇温させたリン酸に約30分つける。このと
き、温度は250℃から270℃が好ましいが、約300℃くら
いでも可能である。なお、このとき、リン酸は温度分布
が一定になるように攪拌しておく。
Next, the sapphire substrate coated with the resist 32 is immersed in phosphoric acid heated to 250 ° C. for about 30 minutes. At this time, the temperature is preferably 250 ° C to 270 ° C, but about 300 ° C is also possible. At this time, phosphoric acid is stirred so that the temperature distribution becomes constant.

【0028】リン酸液より取り出したサファイア基板を
よく洗浄した後、王水によってポリイミドだけを除去す
る。
After thoroughly washing the sapphire substrate taken out from the phosphoric acid solution, only the polyimide is removed with aqua regia.

【0029】以上より、溝1bの幅w1が20μm、となりの
溝との間隔w2が20μm、深さhが5μmの単結晶サファイア
基板1が作成できた。また、250℃で30分という条件では
溝1bの側面1cと主面1aのなす角θは約80°であり、この
条件がもっとも量産に可能な条件となる。
From the above, a single crystal sapphire substrate 1 having a width w1 of the groove 1b of 20 μm, a distance w2 from the adjacent groove of 20 μm, and a depth h of 5 μm was prepared. In addition, the angle θ formed by the side surface 1c of the groove 1b and the main surface 1a is about 80 ° under the condition of 250 ° C. for 30 minutes, and this condition is the condition most suitable for mass production.

【0030】また本実施例はサファイア基板1の主面1a
をC面としたが、サファイア基板1の主面1aをA面、M面あ
るいはR面としても同様である。
In this embodiment, the main surface 1a of the sapphire substrate 1 is
Is the C surface, but the same applies to the case where the main surface 1a of the sapphire substrate 1 is the A surface, the M surface, or the R surface.

【0031】本発明は高温度のリン酸につけるだけでエ
ッチングされるため、従来行われてきた反応性イオンエ
ッチングより一度に処理できる枚数も100枚程度に増大
し、さらに処理時間も30分程度の短時間でストライプ状
の溝を形成することが可能である。これは従来の反応性
イオンエッチングによる方法に比べて処理枚数も多く、
処理時間も数時間短縮することができる。
Since the present invention can be etched only by immersing it in high temperature phosphoric acid, the number of sheets that can be processed at one time is increased to about 100 compared with the conventional reactive ion etching, and the processing time is about 30 minutes. It is possible to form the stripe-shaped groove in a short time. Compared to the conventional method using reactive ion etching, the number of processed sheets is large,
The processing time can be shortened by several hours.

【0032】[0032]

【発明の効果】以上のように本発明によれば、単結晶サ
ファイア基板の主面にストライプ状の溝を規則的に形成
させたことによって、サファイア上に窒化物半導体をエ
ピタキシャル成長させると表面の起伏のない高性能なデ
バイスを作製することができる。また、レジストの開口
部の幅、あるいはエッチングの温度、時間を変化させる
ことにより容易にストライプの幅、となりの溝との間
隔、深さ、溝の側面と表面のなす角を制御することがで
きる。さらに、ウェットエッチングにしたことによって
量産できるようになった。
As described above, according to the present invention, the stripe-shaped grooves are regularly formed on the main surface of the single crystal sapphire substrate, so that when a nitride semiconductor is epitaxially grown on sapphire, the surface undulations occur. It is possible to manufacture a high-performance device without Further, by changing the width of the opening of the resist, or the temperature and time of etching, the width of the stripe, the distance between adjacent stripes, the depth, and the angle formed between the side surface and the surface of the groove can be easily controlled. . Furthermore, the wet etching has enabled mass production.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の単結晶サファイア基板の断面図であ
る。
FIG. 1 is a cross-sectional view of a single crystal sapphire substrate of the present invention.

【図2】(a)〜(d)は本発明の単結晶サファイア基板の製
造方法を示す断面図である。
2A to 2D are cross-sectional views showing a method for manufacturing a single crystal sapphire substrate of the present invention.

【図3】サファイアのエッチングレートの温度依存性を
示すグラフである。
FIG. 3 is a graph showing the temperature dependence of the etching rate of sapphire.

【図4】従来の発光ダイオードの構成を示す断面図であ
る。
FIG. 4 is a cross-sectional view showing a configuration of a conventional light emitting diode.

【符号の説明】[Explanation of symbols]

1:サファイア基板 1a:主面 1b:溝 1c:側面 32:レジスト 33:開口 34:リン酸 w1:幅 w2:間隔 h:深さ 1: Sapphire substrate 1a: Main surface 1b: groove 1c: Side 32: Resist 33: Open 34: phosphoric acid w1: width w2: interval h: depth

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】主面上にストライプ状の溝を有し、該溝の
側面と主面のなす角度が60°以上90°未満であることを
特徴とする単結晶サファイア基板。
1. A single crystal sapphire substrate having a stripe-shaped groove on a main surface, and an angle between a side surface of the groove and the main surface is 60 ° or more and less than 90 °.
【請求項2】前記溝は、幅、間隔が共に2〜50μm、深さ
が2〜10μmであることを特徴とする請求項1記載の単結
晶サファイア基板。
2. The single crystal sapphire substrate according to claim 1, wherein the groove has a width and an interval of 2 to 50 μm and a depth of 2 to 10 μm.
【請求項3】サファイア基板上にレジストでパターンを
形成した後、リン酸によるエッチングでストライプ状の
溝を形成することを特徴とする単結晶サファイア基板の
製造方法。
3. A method for manufacturing a single crystal sapphire substrate, which comprises forming a pattern on the sapphire substrate with a resist and then forming a stripe-shaped groove by etching with phosphoric acid.
【請求項4】前記レジストとしてポリイミドを用いるこ
とを特徴とする請求項3記載の単結晶サファイア基板の
製造方法。
4. The method for manufacturing a single crystal sapphire substrate according to claim 3, wherein polyimide is used as the resist.
【請求項5】前記エッチングは、250〜300℃のリン酸を
用いることを特徴とする請求項3記載の単結晶サファイ
ア基板の製造方法。
5. The method for manufacturing a single crystal sapphire substrate according to claim 3, wherein phosphoric acid at 250 to 300 ° C. is used for the etching.
JP2002086693A 2002-03-26 2002-03-26 Single crystal sapphire substrate and manufacturing method thereof Pending JP2003282551A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002086693A JP2003282551A (en) 2002-03-26 2002-03-26 Single crystal sapphire substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002086693A JP2003282551A (en) 2002-03-26 2002-03-26 Single crystal sapphire substrate and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2003282551A true JP2003282551A (en) 2003-10-03

Family

ID=29233204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002086693A Pending JP2003282551A (en) 2002-03-26 2002-03-26 Single crystal sapphire substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2003282551A (en)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064492A (en) * 2003-07-28 2005-03-10 Kyocera Corp Single crystal sapphire substrate, manufacturing method thereof, and semiconductor light emitting device
JP2010168273A (en) * 2008-12-26 2010-08-05 Toyoda Gosei Co Ltd Method for producing group iii nitride semiconductor, and template substrate
JP2010168274A (en) * 2008-12-26 2010-08-05 Toyoda Gosei Co Ltd Method for producing group iii nitride semiconductor, and template substrate
JP2012238895A (en) * 2006-12-21 2012-12-06 Nichia Chem Ind Ltd Semiconductor light-emitting element substrate manufacturing method and semiconductor light-emitting element using the same
US8518806B2 (en) 2008-01-29 2013-08-27 Toyoda Gosei Co., Ltd. Method for producing group III nitride-based compound semiconductor, wafer including group III nitride-based compound semiconductor, and group III nitrided-based compound semiconductor device
US8680581B2 (en) 2008-12-26 2014-03-25 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064492A (en) * 2003-07-28 2005-03-10 Kyocera Corp Single crystal sapphire substrate, manufacturing method thereof, and semiconductor light emitting device
JP2012238895A (en) * 2006-12-21 2012-12-06 Nichia Chem Ind Ltd Semiconductor light-emitting element substrate manufacturing method and semiconductor light-emitting element using the same
US8518806B2 (en) 2008-01-29 2013-08-27 Toyoda Gosei Co., Ltd. Method for producing group III nitride-based compound semiconductor, wafer including group III nitride-based compound semiconductor, and group III nitrided-based compound semiconductor device
JP2010168273A (en) * 2008-12-26 2010-08-05 Toyoda Gosei Co Ltd Method for producing group iii nitride semiconductor, and template substrate
JP2010168274A (en) * 2008-12-26 2010-08-05 Toyoda Gosei Co Ltd Method for producing group iii nitride semiconductor, and template substrate
US8680581B2 (en) 2008-12-26 2014-03-25 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
US9196687B2 (en) 2008-12-26 2015-11-24 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
US9318559B2 (en) 2008-12-26 2016-04-19 Toyoda Gosei Co., Ltd. Method for producing group III nitride semiconductor and template substrate
US10052848B2 (en) 2012-03-06 2018-08-21 Apple Inc. Sapphire laminates
US9221289B2 (en) 2012-07-27 2015-12-29 Apple Inc. Sapphire window
US9232672B2 (en) 2013-01-10 2016-01-05 Apple Inc. Ceramic insert control mechanism
US9632537B2 (en) 2013-09-23 2017-04-25 Apple Inc. Electronic component embedded in ceramic material
US9678540B2 (en) 2013-09-23 2017-06-13 Apple Inc. Electronic component embedded in ceramic material
US9154678B2 (en) 2013-12-11 2015-10-06 Apple Inc. Cover glass arrangement for an electronic device
US10324496B2 (en) 2013-12-11 2019-06-18 Apple Inc. Cover glass arrangement for an electronic device
US10386889B2 (en) 2013-12-11 2019-08-20 Apple Inc. Cover glass for an electronic device
US9225056B2 (en) 2014-02-12 2015-12-29 Apple Inc. Antenna on sapphire structure
US9461357B2 (en) 2014-02-12 2016-10-04 Apple Inc. Antenna on sapphire structure
US9692113B2 (en) 2014-02-12 2017-06-27 Apple Inc. Antenna on sapphire structure
US10406634B2 (en) 2015-07-01 2019-09-10 Apple Inc. Enhancing strength in laser cutting of ceramic components

Similar Documents

Publication Publication Date Title
US6121121A (en) Method for manufacturing gallium nitride compound semiconductor
US6100104A (en) Method for fabricating a plurality of semiconductor bodies
JP3556916B2 (en) Manufacturing method of semiconductor substrate
JP3471685B2 (en) Semiconductor substrate and manufacturing method thereof
US8138003B2 (en) Method of manufacturing nitride semiconductor substrates having a base substrate with parallel trenches
US6835966B2 (en) Method for manufacturing gallium nitride compound semiconductor
JPH10321911A (en) Method for producing compound semiconductor epitaxy layer on single crystal silicon and light emitting diode produced thereby
JP4055304B2 (en) Method for producing gallium nitride compound semiconductor
WO2003072856A1 (en) Process for producing group iii nitride compound semiconductor
JP2001210598A (en) Substrate for epitaxial growth and method of manufacturing the same
JP5187610B2 (en) Nitride semiconductor wafer or nitride semiconductor device and manufacturing method thereof
US20050218416A1 (en) Nitride semiconductor light-emitting device and process for producing the same
KR20020010583A (en) Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
JPH11135832A (en) Gallium nitride group compound semiconductor and manufacture therefor
JPH07273367A (en) Manufacture of semiconductor substrate and light-emitting device
JP2003282551A (en) Single crystal sapphire substrate and manufacturing method thereof
JP3744155B2 (en) Method for manufacturing gallium nitride compound semiconductor substrate
WO2021085556A1 (en) Semiconductor element and method for producing semiconductor element
CN101926012B (en) Method for manufacturing light emitting device
JP2002008985A (en) Method for manufacturing nitride semiconductor and nitride semiconductor substrate
JP3841537B2 (en) Gallium nitride compound semiconductor and manufacturing method thereof
KR20050062832A (en) Preparation of nitride semiconductor template for light emitter
JP4055303B2 (en) Gallium nitride compound semiconductor and semiconductor device
JP4786587B2 (en) Group III nitride semiconductor and method for manufacturing the same, substrate for manufacturing group III nitride semiconductor
US20070099320A1 (en) Method for manufacturing gallium nitride compound semiconductor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080805