JP2003280748A - 回路配置 - Google Patents
回路配置Info
- Publication number
- JP2003280748A JP2003280748A JP2003031026A JP2003031026A JP2003280748A JP 2003280748 A JP2003280748 A JP 2003280748A JP 2003031026 A JP2003031026 A JP 2003031026A JP 2003031026 A JP2003031026 A JP 2003031026A JP 2003280748 A JP2003280748 A JP 2003280748A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- base
- resistor
- terminal
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B31—MAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER; WORKING PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
- B31B—MAKING CONTAINERS OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
- B31B50/00—Making rigid or semi-rigid containers, e.g. boxes or cartons
- B31B50/14—Cutting, e.g. perforating, punching, slitting or trimming
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Direct Current Feeding And Distribution (AREA)
- Control Of Electrical Variables (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】供給電圧の変動があっても略一定電流を制御す
る回路配置の提供。 【解決手段】負荷５を含む負荷路には第１バイポーラト
ランジスタ６が設けられる。直列接続された第２バイポ
ーラトランジスタ８のベース−エミッタ路及び第２抵抗
１０は、第１バイポーラトランジスタ６のベース−エミ
ッタ路と並列に接続される。第２バイポーラトランジス
タ８のコレクタ電圧は第１バイポーラトランジスタ６の
ベース−エミッタ路に対するバイパスとして第３バイポ
ーラトランジスタ９を制御すると共に、第１バイポーラ
トランジスタ６のベース−エミッタ電圧の変動の逆にな
る。例えば、高い供給電圧の結果、第１バイポーラトラ
ンジスタ６のベース−エミッタ電圧が増加すると、第３
バイポーラトランジスタ９のコレクタ電流が増加するの
で、第１バイポーラトランジスタのベース電流の増加が
小さくなり負帰還を生ずる。
る回路配置の提供。 【解決手段】負荷５を含む負荷路には第１バイポーラト
ランジスタ６が設けられる。直列接続された第２バイポ
ーラトランジスタ８のベース−エミッタ路及び第２抵抗
１０は、第１バイポーラトランジスタ６のベース−エミ
ッタ路と並列に接続される。第２バイポーラトランジス
タ８のコレクタ電圧は第１バイポーラトランジスタ６の
ベース−エミッタ路に対するバイパスとして第３バイポ
ーラトランジスタ９を制御すると共に、第１バイポーラ
トランジスタ６のベース−エミッタ電圧の変動の逆にな
る。例えば、高い供給電圧の結果、第１バイポーラトラ
ンジスタ６のベース−エミッタ電圧が増加すると、第３
バイポーラトランジスタ９のコレクタ電流が増加するの
で、第１バイポーラトランジスタのベース電流の増加が
小さくなり負帰還を生ずる。
Description
【０００１】
【発明の属する技術分野】本発明は、負荷を通る電流を
制御する回路配置に関する。
制御する回路配置に関する。
【０００２】
【従来の技術】負荷を通る電流を制御する回路配置は、
例えば定電流を負荷に印加するために多くの異なる用途
に使用されている。このような回路配置は、例えば電力
を消費する部品・システム等の種々の負荷に自動車のバ
ッテリが電力を供給することを保証するために、例えば
自動車技術の分野で使用される。この目的のために、非
常に高い内部抵抗を有する電源、一般的に非常に高い電
圧源を電子手段でエミュレートする回路配置は公知であ
る。
例えば定電流を負荷に印加するために多くの異なる用途
に使用されている。このような回路配置は、例えば電力
を消費する部品・システム等の種々の負荷に自動車のバ
ッテリが電力を供給することを保証するために、例えば
自動車技術の分野で使用される。この目的のために、非
常に高い内部抵抗を有する電源、一般的に非常に高い電
圧源を電子手段でエミュレートする回路配置は公知であ
る。
【０００３】公知の回路配置は、例えば負荷の分岐に被
測定抵抗を設ける等の適当な方法で電流を測定する。被
測定抵抗の電圧降下が評価され、この抵抗の電圧降下が
可能な限り一定のままであるようにアクチュエータがそ
の機能として制御される。
測定抵抗を設ける等の適当な方法で電流を測定する。被
測定抵抗の電圧降下が評価され、この抵抗の電圧降下が
可能な限り一定のままであるようにアクチュエータがそ
の機能として制御される。
【０００４】このような電源の効果的な作動範囲を最大
化するために、抵抗の電圧降下及び抵抗は可能な限り小
さくあるべきである。しかし、このことは電圧降下の評
価を複雑にする。
化するために、抵抗の電圧降下及び抵抗は可能な限り小
さくあるべきである。しかし、このことは電圧降下の評
価を複雑にする。
【０００５】第１及び第２バイポーラトランジスタを有
する定電源は、特許文献１から公知である。第１トラン
ジスタのエミッタは抵抗の入力端子に接続され、第１ト
ランジスタのコレクタは出力端子に接続される。第２ト
ランジスタのベースは第１トランジスタのエミッタに接
続される。第２トランジスタのエミッタは同様に入力端
子に接続される。第２トランジスタのコレクタは第１ト
ランジスタのベースに接続される。ドライブ抵抗と並列
の第１トランジスタのベースに電力が供給される。ここ
で、第２トランジスタはコントローラとして作用し、第
１トランジスタが必要としないベース電流を放電する。
上述の定電源により、オペアンプを使用して複雑な制御
をすることなく略一定電流を出力端子に供給する。
する定電源は、特許文献１から公知である。第１トラン
ジスタのエミッタは抵抗の入力端子に接続され、第１ト
ランジスタのコレクタは出力端子に接続される。第２ト
ランジスタのベースは第１トランジスタのエミッタに接
続される。第２トランジスタのエミッタは同様に入力端
子に接続される。第２トランジスタのコレクタは第１ト
ランジスタのベースに接続される。ドライブ抵抗と並列
の第１トランジスタのベースに電力が供給される。ここ
で、第２トランジスタはコントローラとして作用し、第
１トランジスタが必要としないベース電流を放電する。
上述の定電源により、オペアンプを使用して複雑な制御
をすることなく略一定電流を出力端子に供給する。
【０００６】
【特許文献１】 ドイツ特許出願公開第３６２４５８６
号明細書
号明細書
【０００７】
【発明が解決しようとする課題】しかし、上記回路配置
においても、付加的な電圧降下を生ずる抵抗が負荷回路
に配置されている。入力端子の供給電圧に例えば一時的
な下落(dip)がある場合、付加的電圧降下は、出力端子
の出力電流における早すぎるディップになってしまう。
このため、短期間の供給電圧の降下がある場合、一定電
流を信頼性高く負荷に供給するために最早十分な電圧が
使用できないおそれがある。
においても、付加的な電圧降下を生ずる抵抗が負荷回路
に配置されている。入力端子の供給電圧に例えば一時的
な下落(dip)がある場合、付加的電圧降下は、出力端子
の出力電流における早すぎるディップになってしまう。
このため、短期間の供給電圧の降下がある場合、一定電
流を信頼性高く負荷に供給するために最早十分な電圧が
使用できないおそれがある。
【０００８】従って、本発明は、負荷回路の電圧降下が
低い、略一定電流を制御する回路配置を提供することを
目的とする。
低い、略一定電流を制御する回路配置を提供することを
目的とする。
【０００９】
【課題を解決するための手段】本発明の回路配置は、供
給電圧に大幅なディップがある場合であっても、負荷に
供給するための仮想定電流を可能にする。本発明は、負
荷回路に付加的な電圧降下を提供する利点がある。本発
明のさらに有利な実施形態は特許請求の範囲に示されて
いる。
給電圧に大幅なディップがある場合であっても、負荷に
供給するための仮想定電流を可能にする。本発明は、負
荷回路に付加的な電圧降下を提供する利点がある。本発
明のさらに有利な実施形態は特許請求の範囲に示されて
いる。
【００１０】
【発明の実施の形態】以下、添付図面を参照して本発明
の好適実施形態をより詳細に説明する。図１は、負荷を
通る定電流を制御するための本発明による回路配置の第
１実施形態を示す。回路配置は種々の技術分野で使用で
きる。この回路配置は、低い電圧降下にもかかわらず、
負荷に十分な電力を供給するよう作用する。この特徴
は、例えば基板電圧がかなり降下してリレーの誤動作を
招くおそれがある内燃エンジンの始動時に有利である。
の好適実施形態をより詳細に説明する。図１は、負荷を
通る定電流を制御するための本発明による回路配置の第
１実施形態を示す。回路配置は種々の技術分野で使用で
きる。この回路配置は、低い電圧降下にもかかわらず、
負荷に十分な電力を供給するよう作用する。この特徴
は、例えば基板電圧がかなり降下してリレーの誤動作を
招くおそれがある内燃エンジンの始動時に有利である。
【００１１】図１は、電圧を供給する第１入力端子１及
び第２入力端子２を示す。第１入力端子１は第１出力端
子３に接続される。負荷５は、その第１端子が第１出力
端子３に接続される。負荷５の第２端子は第２出力端子
４に接続される。第１バイポーラトランジスタ６のコレ
クタ端子は第２出力端子４に接続される。第１バイポー
ラトランジスタ６のエミッタ端子は第２入力端子２に接
続される。第１入力端子１を通る路、第１出力端子３、
負荷５、第２出力端子４及び第１バイポーラトランジス
タ６から第２入力端子２までは、負荷路を構成する。
び第２入力端子２を示す。第１入力端子１は第１出力端
子３に接続される。負荷５は、その第１端子が第１出力
端子３に接続される。負荷５の第２端子は第２出力端子
４に接続される。第１バイポーラトランジスタ６のコレ
クタ端子は第２出力端子４に接続される。第１バイポー
ラトランジスタ６のエミッタ端子は第２入力端子２に接
続される。第１入力端子１を通る路、第１出力端子３、
負荷５、第２出力端子４及び第１バイポーラトランジス
タ６から第２入力端子２までは、負荷路を構成する。
【００１２】第１抵抗７は、その第１端子が第１入力端
子１に接続される。第１抵抗７の第２端子は第１バイポ
ーラトランジスタ６のベースに接続される。第３バイポ
ーラトランジスタ９のコレクタ及び第２バイポーラトラ
ンジスタ８のエミッタは、第１バイポーラトランジスタ
６のベースに付加的に接続される。第３バイポーラトラ
ンジスタ９のエミッタは第１バイポーラトランジスタ６
のエミッタに接続される。第３バイポーラトランジスタ
９のベースは第２バイポーラトランジスタ８のコレクタ
に接続される。第２バイポーラトランジスタ８のベース
は、第２抵抗１０を介して第１バイポーラトランジスタ
６のエミッタに接続される。第２バイポーラトランジス
タ８のベースは、第３抵抗１１を介して第３バイポーラ
トランジスタ９のベースに接続される。
子１に接続される。第１抵抗７の第２端子は第１バイポ
ーラトランジスタ６のベースに接続される。第３バイポ
ーラトランジスタ９のコレクタ及び第２バイポーラトラ
ンジスタ８のエミッタは、第１バイポーラトランジスタ
６のベースに付加的に接続される。第３バイポーラトラ
ンジスタ９のエミッタは第１バイポーラトランジスタ６
のエミッタに接続される。第３バイポーラトランジスタ
９のベースは第２バイポーラトランジスタ８のコレクタ
に接続される。第２バイポーラトランジスタ８のベース
は、第２抵抗１０を介して第１バイポーラトランジスタ
６のエミッタに接続される。第２バイポーラトランジス
タ８のベースは、第３抵抗１１を介して第３バイポーラ
トランジスタ９のベースに接続される。
【００１３】図１の回路配置は以下のように作動する。
すなわち、負荷５に供給する供給電圧は、第１及び第２
入力端子１，２に供給される。負荷５を通る電流は第１
バイポーラトランジスタ６により制御される。第１バイ
ポーラトランジスタ６のベースは、第１抵抗７を通る制
御電流で供給される。第１バイポーラトランジスタ６の
ベースへの電流の大きさは、負荷５を通る電流の大きさ
を決定する。第２バイポーラトランジスタ８のエミッタ
−ベース路及び第２抵抗１０からなる直列接続は、第１
バイポーラトランジスタ６のベース−エミッタ路と並列
に接続される。回路配置は、第２バイポーラトランジス
タ８の電流密度が第１バイポーラトランジスタ６の電流
密度より小さくなるように設定される。このため、概し
て、第２バイポーラトランジスタ８のエミッタ−ベース
路の電圧降下は第１バイポーラトランジスタ６のベース
−エミッタ路の電圧降下よりも小さい。第１バイポーラ
トランジスタ６及び第２バイポーラトランジスタ８のベ
ース−エミッタ路の差は、第２抵抗１０に生ずる。
すなわち、負荷５に供給する供給電圧は、第１及び第２
入力端子１，２に供給される。負荷５を通る電流は第１
バイポーラトランジスタ６により制御される。第１バイ
ポーラトランジスタ６のベースは、第１抵抗７を通る制
御電流で供給される。第１バイポーラトランジスタ６の
ベースへの電流の大きさは、負荷５を通る電流の大きさ
を決定する。第２バイポーラトランジスタ８のエミッタ
−ベース路及び第２抵抗１０からなる直列接続は、第１
バイポーラトランジスタ６のベース−エミッタ路と並列
に接続される。回路配置は、第２バイポーラトランジス
タ８の電流密度が第１バイポーラトランジスタ６の電流
密度より小さくなるように設定される。このため、概し
て、第２バイポーラトランジスタ８のエミッタ−ベース
路の電圧降下は第１バイポーラトランジスタ６のベース
−エミッタ路の電圧降下よりも小さい。第１バイポーラ
トランジスタ６及び第２バイポーラトランジスタ８のベ
ース−エミッタ路の差は、第２抵抗１０に生ずる。
【００１４】第１バイポーラトランジスタ６及び第２バ
イポーラトランジスタ８における各電流密度が適当に選
択されると、第２抵抗１０の電圧降下は２〜３mVの少量
である。次に、供給電圧が変化すると、第１抵抗７にお
ける電流変動になる。この結果、第１バイポーラトラン
ジスタ６のベース−エミッタ路の電圧降下が変化し、こ
れにより第２バイポーラトランジスタ８のエミッタ−ベ
ース間の電圧配分及び第２抵抗１０の電圧が変化する。
これにより、第２バイポーラトランジスタ８のベース電
流が変化するのでそのコレクタ電流も変化し、第３抵抗
１１における変動を第３バイポーラトランジスタ９のベ
ース端子の電圧の変動に転換する。第３抵抗１１の抵抗
値は、第２抵抗１０の抵抗値よりも大きくなるように選
択されるのが好適である。このため、第２抵抗１０の電
圧変動は、第３バイポーラトランジスタ９のベースの拡
大された電圧変動に転換される。
イポーラトランジスタ８における各電流密度が適当に選
択されると、第２抵抗１０の電圧降下は２〜３mVの少量
である。次に、供給電圧が変化すると、第１抵抗７にお
ける電流変動になる。この結果、第１バイポーラトラン
ジスタ６のベース−エミッタ路の電圧降下が変化し、こ
れにより第２バイポーラトランジスタ８のエミッタ−ベ
ース間の電圧配分及び第２抵抗１０の電圧が変化する。
これにより、第２バイポーラトランジスタ８のベース電
流が変化するのでそのコレクタ電流も変化し、第３抵抗
１１における変動を第３バイポーラトランジスタ９のベ
ース端子の電圧の変動に転換する。第３抵抗１１の抵抗
値は、第２抵抗１０の抵抗値よりも大きくなるように選
択されるのが好適である。このため、第２抵抗１０の電
圧変動は、第３バイポーラトランジスタ９のベースの拡
大された電圧変動に転換される。
【００１５】作動点を適当に選択することにより、第２
バイポーラトランジスタ８のコレクタ電圧は、第３バイ
ポーラトランジスタ９が直接駆動可能になるように調整
される。第３バイポーラトランジスタ９のコレクタ電流
は第１バイポーラトランジスタ６のベース−エミッタ路
の電圧変動と逆になるので、負帰還が達成される。入力
端子１の電圧が増加すると、例えば第１抵抗７を通る電
流は上昇し、第１バイポーラトランジスタ６のベース−
エミッタ路の電圧降下を拡大することになる。この結
果、第２抵抗１０の電圧降下もより大きくなるので、第
３バイポーラトランジスタ９のベース端子の電圧も大き
くなる。これにより、第３バイポーラトランジスタ９は
導電性がより強くなるので、第３バイポーラトランジス
タ９からより多くの電流が流れる。このため、第１バイ
ポーラトランジスタ６を流れる電流の増加がより小さく
なる。このようにして、負荷５を通る電流変動が低減さ
れるが、無くならない。負帰還の大きさは、第２及び第
３抵抗１０，１１の抵抗値を適当に選択することにより
調整できる。
バイポーラトランジスタ８のコレクタ電圧は、第３バイ
ポーラトランジスタ９が直接駆動可能になるように調整
される。第３バイポーラトランジスタ９のコレクタ電流
は第１バイポーラトランジスタ６のベース−エミッタ路
の電圧変動と逆になるので、負帰還が達成される。入力
端子１の電圧が増加すると、例えば第１抵抗７を通る電
流は上昇し、第１バイポーラトランジスタ６のベース−
エミッタ路の電圧降下を拡大することになる。この結
果、第２抵抗１０の電圧降下もより大きくなるので、第
３バイポーラトランジスタ９のベース端子の電圧も大き
くなる。これにより、第３バイポーラトランジスタ９は
導電性がより強くなるので、第３バイポーラトランジス
タ９からより多くの電流が流れる。このため、第１バイ
ポーラトランジスタ６を流れる電流の増加がより小さく
なる。このようにして、負荷５を通る電流変動が低減さ
れるが、無くならない。負帰還の大きさは、第２及び第
３抵抗１０，１１の抵抗値を適当に選択することにより
調整できる。
【００１６】さらに、好適一実施形態において、温度係
数を適切に設定することにより、３個のバイポーラトラ
ンジスタのベース−エミッタ電圧の温度係数を保証する
のに第２抵抗及び第３抵抗の一方又は双方を使用するこ
とができる。
数を適切に設定することにより、３個のバイポーラトラ
ンジスタのベース−エミッタ電圧の温度係数を保証する
のに第２抵抗及び第３抵抗の一方又は双方を使用するこ
とができる。
【００１７】図２は、第２及び第３バイポーラトランジ
スタ８，９が図１とは異なる回路タイプに設計された、
本発明の別の実施形態を示す。図２において、第３バイ
ポーラトランジスタ９はＰＮＰトランジスタの形態をと
り、第２バイポーラトランジスタ８はＮＰＮトランジス
タの形態をとる。回路タイプが異なることにより、第２
バイポーラトランジスタ８のエミッタ端子は、本実施形
態では第１バイポーラトランジスタ６のベース端子では
なく、代わりに第１バイポーラトランジスタ６のエミッ
タに接続され、抵抗１０の第２端子は第１バイポーラト
ランジスタ６のベースに接続される。それ以外の点につ
いて、図２の実施形態は図１の実施形態と同様に機能す
る。
スタ８，９が図１とは異なる回路タイプに設計された、
本発明の別の実施形態を示す。図２において、第３バイ
ポーラトランジスタ９はＰＮＰトランジスタの形態をと
り、第２バイポーラトランジスタ８はＮＰＮトランジス
タの形態をとる。回路タイプが異なることにより、第２
バイポーラトランジスタ８のエミッタ端子は、本実施形
態では第１バイポーラトランジスタ６のベース端子では
なく、代わりに第１バイポーラトランジスタ６のエミッ
タに接続され、抵抗１０の第２端子は第１バイポーラト
ランジスタ６のベースに接続される。それ以外の点につ
いて、図２の実施形態は図１の実施形態と同様に機能す
る。
【００１８】図３は、第４バイポーラトランジスタ１２
が第１抵抗７及び第１バイポーラトランジスタ６のベー
ス端子間に付加的に接続される点を除き図１の実施形態
に略対応する、本発明の第３実施形態を示す。第４バイ
ポーラトランジスタ１２は、ＮＰＮトランジスタの形態
をとり、そのコレクタにより第１入力端子１に接続され
る。第４バイポーラトランジスタ１２のエミッタは、第
１バイポーラトランジスタ６のベース及び第２バイポー
ラトランジスタ８のエミッタに接続される。第４バイポ
ーラトランジスタ１２のベースは第１抵抗７の第２端子
及び第３バイポーラトランジスタ９のコレクタ端子に接
続される。第２バイポーラトランジスタ８のコレクタは
同様に第３バイポーラトランジスタ９のベース端子に接
続され、第２バイポーラトランジスタ８のエミッタは第
１バイポーラトランジスタ６のエミッタに接続される。
が第１抵抗７及び第１バイポーラトランジスタ６のベー
ス端子間に付加的に接続される点を除き図１の実施形態
に略対応する、本発明の第３実施形態を示す。第４バイ
ポーラトランジスタ１２は、ＮＰＮトランジスタの形態
をとり、そのコレクタにより第１入力端子１に接続され
る。第４バイポーラトランジスタ１２のエミッタは、第
１バイポーラトランジスタ６のベース及び第２バイポー
ラトランジスタ８のエミッタに接続される。第４バイポ
ーラトランジスタ１２のベースは第１抵抗７の第２端子
及び第３バイポーラトランジスタ９のコレクタ端子に接
続される。第２バイポーラトランジスタ８のコレクタは
同様に第３バイポーラトランジスタ９のベース端子に接
続され、第２バイポーラトランジスタ８のエミッタは第
１バイポーラトランジスタ６のエミッタに接続される。
【００１９】図１及び図２の回路配置は、第１バイポー
ラトランジスタ６を大きなコレクタ電流が流れる場合、
第１バイポーラトランジスタ６に比較的大きなベース電
流を供給しなければならないという不利がある。このた
め、第１バイポーラトランジスタ６に比較的大きなベー
ス電流を供給されると、第１抵抗７の抵抗値を比較的小
さく選択しなければならない。第１及び第２入力端子
１，２に同軸ケーブルコネクタに高い作動電圧が印加さ
れる場合、第１抵抗７の小さいな抵抗値は、第３バイポ
ーラトランジスタ９が不利な作動点になってしまう。従
って、高作動電圧に対してはインピーダンス変成器を使
用するのが有利である。一実施形態において、インピー
ダンス変成器は第４バイポーラトランジスタ１２の形態
をとり、トランジスタ１２のコレクタは第１抵抗７の第
１端子に接続され、トランジスタ１２のベースは第１抵
抗７の第２端子に接続される。対応して、第４バイポー
ラトランジスタ１２のエミッタは第１バイポーラトラン
ジスタ６のベース及び第２バイポーラトランジスタ８の
エミッタに接続される。
ラトランジスタ６を大きなコレクタ電流が流れる場合、
第１バイポーラトランジスタ６に比較的大きなベース電
流を供給しなければならないという不利がある。このた
め、第１バイポーラトランジスタ６に比較的大きなベー
ス電流を供給されると、第１抵抗７の抵抗値を比較的小
さく選択しなければならない。第１及び第２入力端子
１，２に同軸ケーブルコネクタに高い作動電圧が印加さ
れる場合、第１抵抗７の小さいな抵抗値は、第３バイポ
ーラトランジスタ９が不利な作動点になってしまう。従
って、高作動電圧に対してはインピーダンス変成器を使
用するのが有利である。一実施形態において、インピー
ダンス変成器は第４バイポーラトランジスタ１２の形態
をとり、トランジスタ１２のコレクタは第１抵抗７の第
１端子に接続され、トランジスタ１２のベースは第１抵
抗７の第２端子に接続される。対応して、第４バイポー
ラトランジスタ１２のエミッタは第１バイポーラトラン
ジスタ６のベース及び第２バイポーラトランジスタ８の
エミッタに接続される。
【００２０】第４バイポーラトランジスタ１２の配置に
より、第１抵抗７はより大きな抵抗値を有することがで
きる。本実施形態において、第３バイポーラトランジス
タ９は、第４バイポーラトランジスタ１２の不要なベー
ス電流を単に放電するだけである。それ以外は、図３の
負帰還は図１の実施形態における負帰還のように作用す
る。
より、第１抵抗７はより大きな抵抗値を有することがで
きる。本実施形態において、第３バイポーラトランジス
タ９は、第４バイポーラトランジスタ１２の不要なベー
ス電流を単に放電するだけである。それ以外は、図３の
負帰還は図１の実施形態における負帰還のように作用す
る。
【００２１】図４は、本発明による回路配置の別の改良
した実施形態を示す。本実施形態は、第１抵抗７の第２
端子が第２バイポーラトランジスタ８のエミッタに接続
され、第４抵抗１３が第２バイポーラトランジスタ８の
エミッタ及び第１バイポーラトランジスタ６のベース間
に接続される点を除き、図１と略同様に構成されてい
る。さらに、第３バイポーラトランジスタ９のコレクタ
は第１バイポーラトランジスタ６のベースに直接接続さ
れる。図１ないし図３に示された全ての前の回路配置
は、完全に補償されることなく第３バイポーラトランジ
スタ９の負帰還によって入力端子１，２の作動電圧が変
動する場合、第１バイポーラトランジスタ６のベース−
エミッタ電圧の変調を低下させる。
した実施形態を示す。本実施形態は、第１抵抗７の第２
端子が第２バイポーラトランジスタ８のエミッタに接続
され、第４抵抗１３が第２バイポーラトランジスタ８の
エミッタ及び第１バイポーラトランジスタ６のベース間
に接続される点を除き、図１と略同様に構成されてい
る。さらに、第３バイポーラトランジスタ９のコレクタ
は第１バイポーラトランジスタ６のベースに直接接続さ
れる。図１ないし図３に示された全ての前の回路配置
は、完全に補償されることなく第３バイポーラトランジ
スタ９の負帰還によって入力端子１，２の作動電圧が変
動する場合、第１バイポーラトランジスタ６のベース−
エミッタ電圧の変調を低下させる。
【００２２】図４の実施形態による第４抵抗１３は、第
１バイポーラトランジスタ６の不要ベース電流が第３バ
イポーラトランジスタ９に放電できるばかりでなく、同
軸ケーブルコネクタに第１バイポーラトランジスタ６の
ベース−エミッタ電圧をさらに制御することができる。
第１バイポーラトランジスタ６のベース−エミッタ電圧
の制御は、第４抵抗１３の電圧降下に影響される。第４
抵抗１３は第２及び第３抵抗１０，１１と比較して小さ
い。適当に設定することにより、広い供給電圧範囲にわ
たり第１バイポーラトランジスタ６のコレクタ電流を仮
想的に一定に保つことが可能である。
１バイポーラトランジスタ６の不要ベース電流が第３バ
イポーラトランジスタ９に放電できるばかりでなく、同
軸ケーブルコネクタに第１バイポーラトランジスタ６の
ベース−エミッタ電圧をさらに制御することができる。
第１バイポーラトランジスタ６のベース−エミッタ電圧
の制御は、第４抵抗１３の電圧降下に影響される。第４
抵抗１３は第２及び第３抵抗１０，１１と比較して小さ
い。適当に設定することにより、広い供給電圧範囲にわ
たり第１バイポーラトランジスタ６のコレクタ電流を仮
想的に一定に保つことが可能である。
【００２３】図１ないし図４の実施形態は、例示のバイ
ポーラトランジスタの実施形態に束縛されず、他の回路
タイプのバイポーラトランジスタで構成してもよい。部
品の選択された設定に依存して、電圧変動後、所定時間
で入力端子１，２の電圧に所定の変動がある場合、電流
を一定に保つことが可能である。
ポーラトランジスタの実施形態に束縛されず、他の回路
タイプのバイポーラトランジスタで構成してもよい。部
品の選択された設定に依存して、電圧変動後、所定時間
で入力端子１，２の電圧に所定の変動がある場合、電流
を一定に保つことが可能である。
【図１】本発明の第１実施形態の回路配置を示す回路図
である。
である。
【図２】本発明の第２実施形態の回路配置を示す回路図
である。
である。
【図３】本発明の第３実施形態の回路配置を示す回路図
である。
である。
【図４】本発明の第４実施形態の回路配置を示す回路図
である。
である。
１ 第１入力端子
２ 第２入力端子
３ 第１出力端子
４ 第２出力端子
５ 負荷
６ 第１バイポーラトランジスタ
７ 第１抵抗
８ 第２バイポーラトランジスタ（制御回路）
９ 第３バイポーラトランジスタ（制御回路）
１０ 第２抵抗（制御回路）
１１ 第３抵抗
１２ 第４バイポーラトランジスタ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F082 AA31 AA40 BC04 BC15 FA13
FA16 GA04
5H430 BB01 BB09 BB12 EE02 EE12
FF07 HH02 LA21
5J500 AA01 AA59 AC11 AF08 AH08
AH25 AM13 AM21 AS07
Claims (7)
- 【請求項１】供給電圧の接続用の第１及び第２入力端子
と、負荷の接続用の第１及び第２出力端子と、コレクタ
が前記第２出力端子に接続され且つエミッタが前記第２
入力端子に接続された第１バイポーラトランジスタと、
第１の端子が前記第１入力端子に接続され且つ第２の端
子が前記第１バイポーラトランジスタのベースに接続さ
れた第１抵抗とからなる、負荷電流を制御する回路配置
において、 制御回路の第１端子が前記第１バイポーラトランジスタ
の前記ベースに接続されると共に前記制御回路の第２端
子が前記バイポーラトランジスタの前記エミッタに接続
され、 前記制御回路は、前記第１バイポーラトランジスタのベ
ース−エミッタ電圧を評価し、 前記制御回路は、前記第１バイポーラトランジスタに対
してバイパスを形成すると共に、前記第１バイポーラト
ランジスタのベース電流が前記入力端子の前記供給電圧
とは仮想的に独立するように前記抵抗を通る電流を分岐
することを特徴とする回路配置。 - 【請求項２】前記制御回路は第２及び第３バイポーラト
ランジスタをさらに具備し、 前記第２バイポーラトランジスタのエミッタは前記第１
バイポーラトランジスタの前記ベースに接続され、 前記第２バイポーラトランジスタのベースは第２抵抗の
第１端子に接続され、 前記第２抵抗の第２端子は前記第１バイポーラトランジ
スタの前記エミッタに接続され、 前記第２バイポーラトランジスタのコレクタは第３抵抗
の第１端子に接続され、 前記第３抵抗の第２端子は前記第２バイポーラトランジ
スタの前記ベースに接続され、 前記第２バイポーラトランジスタの前記コレクタは前記
第３バイポーラトランジスタのベースに接続され、 前記第３バイポーラトランジスタのエミッタは前記第１
バイポーラトランジスタの前記エミッタに接続され、 前記第３バイポーラトランジスタの前記コレクタは前記
第１バイポーラトランジスタの前記ベースに接続され、 前記第２バイポーラトランジスタは前記第１バイポーラ
トランジスタと相補的なタイプの回路であることを特徴
とする請求項１記載の回路配置。 - 【請求項３】前記制御回路は第２及び第３バイポーラト
ランジスタをさらに具備し、 前記第２バイポーラトランジスタのエミッタは前記第１
バイポーラトランジスタの前記エミッタに接続され、 前記第２バイポーラトランジスタのベースは第２抵抗の
第１端子に接続され、 前記第２抵抗の第２端子は前記第１バイポーラトランジ
スタの前記ベースに接続され、 前記第２バイポーラトランジスタのコレクタは第３抵抗
の第１端子に接続され、 前記第３抵抗の第２端子は前記第２バイポーラトランジ
スタの前記ベースに接続され、 前記第２バイポーラトランジスタの前記コレクタは前記
第３バイポーラトランジスタのベースに接続され、 前記第３バイポーラトランジスタのエミッタは前記第１
バイポーラトランジスタの前記ベースに接続され、 前記第３バイポーラトランジスタの前記コレクタは前記
第１バイポーラトランジスタの前記エミッタに接続さ
れ、 前記第２バイポーラトランジスタは前記第１バイポーラ
トランジスタと同じタイプの回路であることを特徴とす
る請求項１記載の回路配置。 - 【請求項４】前記第３抵抗は前記第２抵抗より大きな抵
抗値を有することを特徴とする請求項２又は請求項３記
載の回路配置。 - 【請求項５】前記第２抵抗及び前記第３抵抗の一方又は
双方は、前記３個のバイポーラトランジスタの異なる温
度係数を補償する適当な温度係数を有することを特徴と
する請求項２ないし４のうちいずれか１項記載の回路配
置。 - 【請求項６】前記第１抵抗と直列に接続された第４バイ
ポーラトランジスタをさらに具備し、 該第４バイポーラトランジスタのコレクタは前記第１入
力端子に接続され、 前記第４バイポーラトランジスタのエミッタは前記第１
バイポーラトランジスタの前記ベース及び前記第２バイ
ポーラトランジスタの前記エミッタに接続され、 前記第３バイポーラトランジスタの前記コレクタは前記
第４バイポーラトランジスタのベース及び前記第１抵抗
の第２端子に接続されていることを特徴とする請求項
２、請求項４又は請求項５記載の回路配置。 - 【請求項７】前記第１抵抗の前記第２端子は前記第２バ
イポーラトランジスタの前記エミッタに接続され、 前記第２バイポーラトランジスタの前記エミッタ及び前
記第１バイポーラトランジスタの前記ベース間に第４抵
抗が接続され、 前記第３バイポーラトランジスタの前記コレクタは前記
第１バイポーラトランジスタの前記ベースに接続されて
いることを特徴とする請求項２、請求項４又は請求項５
記載の回路配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10205194.1 | 2002-02-08 | ||
| DE10205194A DE10205194A1 (de) | 2002-02-08 | 2002-02-08 | Schaltungsanordnung zur Steuerung eines konstanten Stromes durch eine Last |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003280748A true JP2003280748A (ja) | 2003-10-02 |
Family
ID=27618439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003031026A Pending JP2003280748A (ja) | 2002-02-08 | 2003-02-07 | 回路配置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6816002B2 (ja) |
| EP (1) | EP1336911A1 (ja) |
| JP (1) | JP2003280748A (ja) |
| KR (1) | KR20030067573A (ja) |
| BR (1) | BR0300298A (ja) |
| DE (1) | DE10205194A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201445A (ja) * | 2005-12-26 | 2007-08-09 | Toshiba Corp | 半導体装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009508362A (ja) * | 2005-05-10 | 2009-02-26 | エヌエックスピー ビー ヴィ | 非同期デジタル回路用スリープ・ウォッチドッグ回路 |
| US7265620B2 (en) * | 2005-07-06 | 2007-09-04 | Pericom Semiconductor Corp. | Wide-band high-gain limiting amplifier with parallel resistor-transistor source loads |
| US7363186B1 (en) * | 2006-12-22 | 2008-04-22 | Kelsey-Haynes Company | Apparatus and method for self calibration of current feedback |
| KR100984314B1 (ko) * | 2008-12-24 | 2010-09-30 | 주식회사 반디라이트 | 고효율 ｌｅｄ 조명기기의 온도보상 정전류 회로 |
| WO2011109422A2 (en) | 2010-03-02 | 2011-09-09 | The United States Of America, Represented By The Secretary, Department Of Health And Human Services | Compositions and methods for the treatment of cancer |
| KR102158801B1 (ko) | 2013-11-29 | 2020-09-23 | 삼성디스플레이 주식회사 | 발광 다이오드를 포함하는 발광 장치 및 그 구동 방법 |
| RU2638823C1 (ru) * | 2016-12-12 | 2017-12-18 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Устройство управления нагрузкой |
| EP4037137A1 (de) * | 2021-01-29 | 2022-08-03 | Andreas Stihl AG & Co. KG | Ladegerät |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE564184A (ja) * | 1957-01-23 | |||
| JPS4854460A (ja) * | 1971-11-11 | 1973-07-31 | ||
| US3777251A (en) * | 1972-10-03 | 1973-12-04 | Motorola Inc | Constant current regulating circuit |
| JPS5726361B2 (ja) * | 1974-04-25 | 1982-06-04 | ||
| US4006400A (en) * | 1975-03-26 | 1977-02-01 | Honeywell Information Systems, Inc. | Reference voltage regulator |
| DE3505635A1 (de) * | 1985-02-19 | 1986-08-21 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Spannungsregler fuer batteriebetriebene geraete |
| DE3624586A1 (de) * | 1986-07-21 | 1988-01-28 | Siemens Ag | Konstantstromquelle |
| EP0632357A1 (en) * | 1993-06-30 | 1995-01-04 | STMicroelectronics S.r.l. | Voltage reference circuit with programmable temperature coefficient |
| JP4240691B2 (ja) * | 1999-11-01 | 2009-03-18 | 株式会社デンソー | 定電流回路 |
| US6259287B1 (en) * | 2000-07-20 | 2001-07-10 | Visteon Global Technologies, Inc. | Regulated voltage supply with low voltage inhibit reset circuit |
-
2002
- 2002-02-08 DE DE10205194A patent/DE10205194A1/de not_active Withdrawn
-
2003
- 2003-02-05 EP EP03002537A patent/EP1336911A1/en not_active Withdrawn
- 2003-02-06 US US10/359,370 patent/US6816002B2/en not_active Expired - Fee Related
- 2003-02-07 KR KR10-2003-0007708A patent/KR20030067573A/ko not_active Withdrawn
- 2003-02-07 JP JP2003031026A patent/JP2003280748A/ja active Pending
- 2003-02-07 BR BR0300298-5A patent/BR0300298A/pt not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201445A (ja) * | 2005-12-26 | 2007-08-09 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030169093A1 (en) | 2003-09-11 |
| DE10205194A1 (de) | 2003-08-28 |
| BR0300298A (pt) | 2004-09-14 |
| US6816002B2 (en) | 2004-11-09 |
| KR20030067573A (ko) | 2003-08-14 |
| EP1336911A1 (en) | 2003-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2015158B1 (en) | Paralleling voltage regulators | |
| US6836160B2 (en) | Modified Brokaw cell-based circuit for generating output current that varies linearly with temperature | |
| US6977949B2 (en) | Control circuit for constantly setting optical output of semiconductor laser | |
| WO2007092355A1 (en) | Temperature controlled led array | |
| JP2005011067A (ja) | 定電圧発生器 | |
| US20020101287A1 (en) | Current mirror compensation system for power amplifiers | |
| US6954058B2 (en) | Constant current supply device | |
| JP2003280748A (ja) | 回路配置 | |
| JP2749714B2 (ja) | 内燃機関用点火装置 | |
| JPH11122059A (ja) | 差動アンプ | |
| US8624610B2 (en) | Synthesized current sense resistor for wide current sense range | |
| US5731696A (en) | Voltage reference circuit with programmable thermal coefficient | |
| JP3461276B2 (ja) | 電流供給回路およびバイアス電圧回路 | |
| US4851759A (en) | Unity-gain current-limiting circuit | |
| JPH0580843B2 (ja) | ||
| GB2045565A (en) | Protecting amplifier load against accidental short-circuits | |
| US20050099158A1 (en) | Charging device | |
| US6724598B2 (en) | Solid state switch with temperature compensated current limit | |
| EP0751451B1 (en) | Reference voltage generator, having a double slope temperature characteristic, for a voltage regulator of an automotive alternator | |
| US6456162B1 (en) | Operational amplifier with offset voltage centering, and low-voltage compatible | |
| JP3092062B2 (ja) | 半導体装置 | |
| JP3265338B2 (ja) | 安定化電源回路 | |
| JP3330004B2 (ja) | 直流安定化電源 | |
| US8050544B2 (en) | Electronic device for regulating the voltage across a high-side load | |
| JP2004280683A (ja) | 定電流制御回路 |