[go: up one dir, main page]

JP2003270799A - レジストパターン、それを用いた電極形成方法及び電子部品 - Google Patents

レジストパターン、それを用いた電極形成方法及び電子部品

Info

Publication number
JP2003270799A
JP2003270799A JP2002074424A JP2002074424A JP2003270799A JP 2003270799 A JP2003270799 A JP 2003270799A JP 2002074424 A JP2002074424 A JP 2002074424A JP 2002074424 A JP2002074424 A JP 2002074424A JP 2003270799 A JP2003270799 A JP 2003270799A
Authority
JP
Japan
Prior art keywords
resist
resist layer
electrode
thickness
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002074424A
Other languages
English (en)
Inventor
Yasuhiko Ueda
安彦 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002074424A priority Critical patent/JP2003270799A/ja
Publication of JP2003270799A publication Critical patent/JP2003270799A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 レジストパターンの開口部内において成膜粒
子入射量が均一になる領域を広げ、入射量が変化する領
域を少なくすることが可能なレジストパターン、該レジ
ストパターンを用いた電極形成方法、及びそれらを用い
て形成された電極を有する電子部品を提供する。 【解決手段】 最下層のレジスト層21の厚みTuを、
形成すべき電極膜2の厚みの1.5倍以下とし、かつ、
レジスト層全体の厚みTrがTr<(LS/D)の要件
を満たすようにして、開口部内において成膜粒子入射量
が均一になる領域を広げる。最下層のレジスト層の厚み
Tuを、形成すべき電極膜の厚みと略同等にする。最下
層のレジスト層よりも上層側のレジスト層の開口部の形
状を、その側面が上方に行くほど後退した順テーパー形
状とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本願発明は、基板上に、リフ
トオフ法により電極パターン(配線パターン)を形成す
る場合に用いられるレジストパターン、それを用いた電
極形成方法、及びそれらを用いて形成された電極を有す
る電子部品に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】半導体
基板、誘電体基板、焦電性基板などの各種基板上に電極
(金属配線などを含む)を形成する方法の一つとして、
リフトオフ法が広く用いられている。
【0003】このリフトオフ法は、図8(a)に示すよう
に、基板51上に、開口部52aを備えたレジストパタ
ーン52を形成した後、図8(b)に示すように、電極・
配線材料(金属材料)からなる薄膜53を形成した後、
レジストパターン52上の不要な電極・配線材料53a
を、レジストパターン52とともに除去することによ
り、図8(c)に示すように、基板51上に所望のパター
ンの電極(金属配線)54を形成する方法である。な
お、このようなリフトオフ法により電極(金属配線)5
4を形成する場合、電極(金属配線)と、レジストパタ
ーン52上の不要な電極・配線材料53aとを分離し、
剥離しやくするために、断面形状が逆テーパ形状(オー
バーハング形状)のレジストパターン52が用いられて
いる。
【0004】このように、形成すべき電極(金属配線)
54に対応する開口部(パターン)52aが形成された
レジストパターン52を用いて、開口部52aの底部に
膜形成を行う場合、通常は、成膜粒子の垂直入射性が良
好な、真空蒸着法や遠隔低圧スパッタリング法、コリメ
ートスパッタリング法などの成膜方法が用いられてい
る。しかし、このような成膜方法においても、成膜粒子
の発生源(蒸着源、ターゲット)には、ある程度の有効
径を持たせていることから、入射角度を完全に垂直化す
ることは不可能である。
【0005】また、図9に示すように、従来用いられて
きた、逆テーパー状の開口部52aを有するレジストパ
ターン52の場合、基板51の表面からレジストパター
ン52の開口部52a越しに見渡せる視野範囲は、レジ
スト開口部52a内の位置により変化し、基板51に入
射する成膜粒子量は、この視野範囲内に含まれる成膜粒
子発生源55に大きく依存するため、視野範囲の変化と
ともに、成膜粒子入射量も変化する(すなわち、開口部
52aの中央部が多く、端部が少なくなる)。その結
果、形成される電極(金属配線)54の形状は、レジス
トパターン52の開口部52aの中央部では膜厚が厚
く、端部では膜厚が薄い山形や山形状に近い台形状の断
面形状となり、厚みが均一で、断面形状が矩形の、所望
のパターンを有する電極(金属配線)を形成することは
容易でないのが実情である。
【0006】本願発明は、このような実情に鑑みてなさ
れたものであり、レジストパターンの開口部内において
成膜粒子入射量が均一になる領域を広げ、入射量が変化
する領域を少なくすることが可能なレジストパターン、
該レジストパターンを用いた電極形成方法、及びそれら
を用いて形成された電極を有する電子部品を提供するこ
とを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本願発明(請求項1)のレジストパターンは、基板
上に積層形成された2層以上のレジスト層を備え、少な
くとも最下層のレジスト層の開口部側面が、上層側のレ
ジスト層の開口部側面よりも後退したオーバーハング形
状を有するレジストパターンであって、最下層のレジス
ト層の厚みTuが、形成すべき電極膜の厚みの1.5倍
以下であり、かつ、レジスト層全体の厚みTrが、下記
の要件: Tr<(LS/D) 但し、 L:成膜粒子発生源・基板間距離 S:レジスト開口幅 D:成膜粒子発生源外径 を満たすことを特徴としている。
【0008】本願発明(請求項1)のレジストパターン
のように、最下層のレジスト層の厚みTuを、形成すべ
き電極膜の厚みの1.5倍以下とし、かつ、レジスト層
全体の厚みTrがTr<(LS/D)の要件を満たすよ
うにすることにより、開口部内において成膜粒子入射量
が均一になる領域を広げることが可能になり、厚みが均
一で、形状精度が高く、断面形状が略矩形の電極を形成
することが可能になる。なお、本願発明において、電極
とは配線を含む広い概念である。
【0009】すなわち、本願発明(請求項1)のレジス
トパターンのように、最下層のレジスト層の厚みTuを
電極膜の1.5倍以下とし、成膜粒子発生源と基板の間
の距離(成膜粒子発生源・基板間距離)Lと、レジスト
開口幅Sと、成膜粒子発生源外径Dの関係が、上述の
式:Tr<(LS/D)で表されるような要件を満たす
ようにした場合、レジスト開口部内での成膜粒子入射量
が均一化する領域を広げ、入射量が変化する領域を少な
くして、レジストパターンの開口部内に、上面のフラッ
トな部分の幅(トップ幅)が広く、底面の幅(ボトム
幅)が狭い、断面形状が略矩形の電極(配線)を効率よ
く形成することが可能になる。
【0010】また、レジストパターンが、最下層側のレ
ジスト層の開口部側面に成膜粒子が到達しにくい構造を
備えているため、レジスト剥離後にバリが発生すること
を抑制することが可能になり、信頼性の高い電極(配
線)を形成することが可能になる。
【0011】以下、図に基づいて本願発明をさらに詳し
く説明する。図1に示すように、レジストパターン20
を、最下層のレジスト層21の開口部24の側面(開口
部側面)が、上層側の第2のレジスト層22及び第3の
レジスト層23よりも後退した逆テーパー形状(オーバ
ーハング形状)の開口部24を備えた三層構造(多層構
造)とし、最下層のレジスト層21の厚みTuを電極2
の厚みの1.5倍以下(例えば、図1では電極2の厚み
と同等程度)にまで薄くし、かつ、レジスト層全体の厚
みTrを、上記の要件:Tr<(LS/D)を満たすよ
うにすることにより、図1で示す位置A(開口部上端側
の位置)が、図5に示すように、最下層のレジスト層2
1の厚みTuを電極2の厚みよりも相当に厚くした場合
(比較例)の位置A(開口部上端側の位置)に比べて低
くなる。
【0012】したがって、基板1上からレジストパター
ン20の開口部24越しに見渡す視野範囲が広くなり、
成膜粒子発生源全体を含むことのできる範囲が増加し
て、成膜粒子入射量の均一な範囲が増加し、開口部内
に、断面形状のトップ幅(上面のフラットな部分の幅)
が広くボトム幅が狭い、すなわち、断面形状が略矩形の
電極(配線)を効率よく形成することが可能になる。
【0013】また、最下層のレジスト層21の厚みTu
を薄くし、レジストパターンの開口部の形状を逆テーパ
ー形状とした場合、レジストパターンの開口部からの視
野範囲は、第2のレジスト層22の開口部の下端側の位
置Bで遮られて狭くなり、成膜粒子が第2のレジスト層
22のオーバーハング部の下側には届きにくくなるた
め、形成される電極2の傾斜部が少なくなり、ボトム幅
が狭くなって、断面形状が略矩形の電極2を形成するこ
とが可能になる。なお、この作用効果は最下層のレジス
ト層21の厚みが薄い(位置Bが低い)ほど大きくな
る。
【0014】なお、図5に示すように、最下層のレジス
ト層の厚みTuが電極の1.5倍以上で、成膜粒子発生
源と基板の間の距離(成膜粒子発生源・基板間距離)L
と、レジスト開口幅Sと、成膜粒子発生源外径Dの関係
が、上述の式:Tr<(LS/D)で表される要件を満
たさない場合には、形成される電極2の形状は、レジス
トパターン20の開口部24の中央部では膜厚が厚く、
端部では膜厚が薄い山形や山形状に近い台形状の断面形
状となり、厚みが均一で、断面形状が矩形の、所望のパ
ターンを有する電極(配線)を形成することができなく
なる。
【0015】電極(配線)2の上面側のフラットな部分
の幅(トップ幅)をWtとし、底面の幅(ボトム部幅)
をWbとすると、Wt及びWbはそれぞれ、以下の式で
表される。 Wt=(LS−TrD)/(L−Tr) Wb=(TuD+LS)/(L−Tu) このように、本願発明のレジストパターンを用いること
により、厚みが均一で、形状精度が高く、断面形状が略
矩形の電極(配線)を形成することが可能になる。
【0016】また、請求項2のレジストパターンは、最
下層のレジスト層の厚みTuが、形成すべき電極膜の厚
みと略同等であることを特徴としている。
【0017】最下層のレジスト層の厚みTuを形成すべ
き膜の厚みと同等程度にまで薄くした場合、レジスト開
口部内での成膜粒子入射量が均一化する領域を広げ、成
膜粒子入射量が変化する領域を少なくすることが可能に
なるとともに、形成される電極膜がレジストパターンの
開口部内壁(図1の位置B)と接触することを抑制し
て、レジストの剥離性や電極膜形状の劣化を防止するこ
とが可能になる。
【0018】また、請求項3のレジストパターンは、最
下層のレジスト層よりも上層側のレジスト層において
は、その開口部側面が上方に行くほど後退した順テーパ
ー形状を有していることを特徴としている。
【0019】最下層のレジスト層よりも上層側のレジス
ト層の開口部の形状を、その側面が上方に行くほど後退
した順テーパー形状とした場合、レジスト開口部内での
成膜粒子入射量が均一化する領域をさらに広げて、成膜
粒子入射量が変化する領域を少なくすることが可能にな
り、効率よく厚みが均一で、形状精度が高く、断面形状
が略矩形の電極(配線)を形成することが可能になる。
【0020】すなわち、最下層のレジスト層よりも上層
側のレジスト層の開口部を順テーパー形状とすることに
より、レジストパターンの開口部上端の間隔が広くな
り、基板上からレジストパターンの開口部越しに見渡す
視野範囲が増大して、成膜粒子発生源全体を含むことが
可能な基板上の領域が広くなるため、成膜粒子入射量の
均一な範囲が増加し、形状精度が高く、上面のフラット
な部分の面積が広く、断面形状が略矩形で、信頼性の高
い電極(配線)を形成することができる。
【0021】また、本願発明(請求項4)の電極形成方
法は、請求項1〜3のいずれかに記載のレジストパター
ンを用いて、リフトオフ法により基板上に電極を形成す
る工程を具備することを特徴としている。
【0022】請求項1〜3のいずれかに記載の、少なく
とも最下層のレジスト層の開口部側面が、上層側のレジ
スト層の開口部側面よりも後退したオーバーハング形状
を有するレジストパターンを用いて、リフトオフ法によ
り基板上に電極を形成するようにした場合、形状精度が
高く、断面形状が略矩形で、信頼性の高い電極(配線)
を形成することが可能になる。
【0023】また、請求項5の電子部品は、請求項4記
載の電極形成方法により形成された電極を備えているこ
とを特徴としている。
【0024】本願発明(請求項5)の電子部品は、請求
項4記載の電極形成方法により電極が形成されており、
従来の方法を用いた場合に比べて、形状精度が高く、膜
厚が均一で、断面形状が略矩形状の電極(配線)を備え
た、信頼性の高い電子部品を提供することが可能にな
る。
【0025】
【発明の実施の形態】以下、本願発明の実施の形態を示
して、その特徴とするところをさらに詳しく説明する。
【0026】[実施形態1]図1,図2(e),図3に示
すように、この実施形態1のレジストパターン20は、
基板1の表面に形成された第1のレジスト層21と、第
1のレジスト層21の上に形成された第2のレジスト層
22と、第2のレジスト層22の上に形成された第3の
レジスト層23とを備えた3層構造を有している。
【0027】この実施形態では、最下層のレジスト層
(第1のレジスト層)21の厚みTuが、形成すべき電
極(配線)2の厚みと略同一で、かつ、レジスト層全体
の厚みTrが、Tr<(LS/D)の要件を満たすよう
に構成されている。 L:成膜粒子発生源・基板間距離 S:レジスト開口幅(A−A間距離) D:成膜粒子発生源外径 なお、この実施形態1では、第1のレジスト層21の厚
みTuを0.13μm、第2のレジスト層22の厚みT2
を0.20μm、第3のレジスト層23の厚みT3を0.
3μmとした。
【0028】そして、この3層構造のレジストパターン
20には、基板1の表面にまで達する開口部24が形成
されており、最上層のレジスト層(第3のレジスト層)
23の開口部側面より、第2のレジスト層22の開口部
側面が後退しており、さらに、第2のレジスト層22の
開口部側面より、最下層のレジスト層(第1のレジスト
層)21の開口部側面が後退した逆テーパー形状(オー
バーハング形状)を有している。
【0029】次に、図2(a)〜(e)を参照しつつ、本願
発明のレジストパターン20の形成方法、及びレジスト
パターン20を用いた電極形成方法について説明する。
【0030】(1)まず、図2(a)に示すように、基板1
上に、スピンコートにより、膜厚0.13μmの第1の
レジスト層21を形成する。そして、第1のレジスト層
21が形成された基板1を、170℃、20分間の条件
でベーク処理する。なお、第1のレジスト層21には、
例えばポリジメチルグルタルイミド(PMGI)のよう
な、有機溶剤に対する溶解性が高く、かつ耐熱性の良好
な有機材料を用いる。この種の材料であれば、後述する
金属配線形成プロセスにおける熱負荷によってもレジス
トパターンが変形することがなく、しかも有機溶剤への
溶解度が著しく低下することもない。
【0031】(2)次いで、図2(b)に示すように、第1
のレジスト層21上に、スピンコートにより、膜厚0.
20μmの第2のレジスト層22を形成する。そして、
第2のレジスト層22が形成された基板1を、155
℃、1分間の条件でベーク処理する。なお、第2のレジ
スト層22には、露光波長に対する吸光性が高く、かつ
耐熱性の良好な有機材料を用いる。この有機材料として
は、露光波長に応じて適宜好適なものを選択して用いる
ことが可能であり、例えば、露光波長が365nmである
場合、BrewerScience社製のXHRi−1
6が高い吸光性を有していて好適である。
【0032】(3)次いで、図2(c)に示すように、第2
のレジスト層22上に、スピンコートにより、膜厚0.
30μmの第3のレジスト層23を形成する。そして、
第3のレジスト層23が形成された基板1を、90℃、
1分間の条件でベーク処理する。なお、第3のレジスト
層23には、ドライエッチングに対する耐性が高く、か
つ耐熱性の良好な有機材料を用いる。より具体的な有機
材料としては、富士フイルムオーリン社製のFi―SP
2などが例示される。なお、この実施形態1において
は、最下層のレジスト層(第1のレジスト層)21の厚
みTuを、形成すべき電極(配線)2の厚みと同等程度
にまで薄くするとともに、レジスト層全体の厚みTr
を、上記の要件:Tr<(LS/D)を満たすようにし
た。
【0033】(4)次に、上述のようにして形成した3層
構造のレジストに対して露光、現像を行い、図2(d)に
示すように、第3のレジスト層23にパターニングを施
す。
【0034】(5)次いで、上記のようにして第3のレジ
スト層23にパターニングを施した三層構造のレジスト
に対して、酸素プラズマによるドライエッチング(RI
E)を施す。これにより、第3のレジスト層23の開口
部を介して、第2のレジスト層22及び第1のレジスト
層21の一部が除去され、パターニングが行われる。こ
のとき、第3のレジスト層23は耐ドライエッチング性
に優れているのでエッチングレートは非常に低く抑えら
れる一方、第2のレジスト層22及び第1のレジスト層
21は通常のレートでエッチング除去されるため、結果
的に図2(e)に示すような断面が逆テーパ形状(オーバ
ーハング状)のレジストパターン20が得られる。
【0035】(6)次いで、このようにして形成したレジ
ストパターン20を用いて、図3に示すように、基板1
上にアルミニウムをスパッタして、膜厚が約0.13μ
mの電極(アルミニウム膜)2を形成する。
【0036】(7)その後、基板を有機溶剤中に浸漬して
レジストパターン20を不要のアルミニウム膜2aとと
もに剥離する。これにより、図4に示すように、形状精
度が高く、断面形状が略矩形で、信頼性の高い電極(配
線)を形成することができる。なお、ここでは、線幅
0.5〜1.0μm、膜厚約0.14μmの電極(配線)
2を形成した。
【0037】[実施形態2]図6は、本願発明の他の実
施形態(実施形態2)にかかるレジストパターン20を
用いて電極(配線)2を形成している状態を模式的に示
す図である。
【0038】この実施形態2のレジストパターン20
は、図6に示すように、基板1の表面に形成された第1
のレジスト層(最下層のレジスト層)21と、第1のレ
ジスト層21の上に形成された第2のレジスト層22と
を備えた2層構造を有している。なお、この実施形態2
のレジストパターン20においても、最下層のレジスト
層21の厚みTuが、形成すべき電極(配線)2の厚み
と略同一で、かつ、レジスト層全体の厚みTrが、Tr
<(LS/D)の要件を満たすように構成されている。
但し、Lは成膜粒子発生源・基板間距離、Sはレジスト
開口幅、Dは成膜粒子発生源外径である。
【0039】この2層構造のレジストパターン20に
は、基板1の表面にまで達する開口部24が形成されて
おり、最上層のレジスト層(第2のレジスト層)22の
開口部側面より、最下層のレジスト層(第1のレジスト
層)21の開口部側面が後退したオーバーハング形状を
有している。
【0040】また、最上層のレジスト層(第2のレジス
ト層)22の開口部分24aは、上方に向かって口径が
大きくなるような順テーパー形状とされている。そし
て、この実施形態2では、上記のように構成されたレジ
ストパターン20を用いて、実施形態1の場合と同様に
アルミニウムをスパッタすることにより電極(配線)2
を形成した。
【0041】上述のように構成されたレジストパターン
20を用いて電極(配線)2を形成するようにした場
合、図6に示すように、レジストパターン20の開口部
上端の位置A−A間距離(レジスト開口幅)Sが広くな
り、基板1上からレジストパターン20の開口部24越
しに見渡せる視野範囲が増大して、成膜粒子発生源全体
を含むことが可能な基板1上の領域も広くなる。その結
果、成膜粒子入射量の均一な範囲が増加し、形状精度が
高く、上面のフラットな部分の面積が広く、断面形状が
略矩形で、信頼性の高い電極(配線)を形成することが
できる。
【0042】また、上述のように構成されたレジストパ
ターン20を用いて電極(配線)を形成するようにした
場合、図6に示すように、レジストパターン20の開口
部24からの視野範囲は開口部下端側の位置Bで遮られ
て狭くなるため、成膜粒子発生源全体を含むことが可能
な基板1上の領域が広くなるため、成膜粒子入射量の均
一な範囲が増加し、形状精度が高く、上面のフラットな
部分の面積が広く、断面形状が略矩形で、信頼性の高い
電極(配線)を形成することができる。
【0043】[実施形態3]図7は、上記実施形態1又
は2のレジストパターン(少なくとも最下層のレジスト
層の側面が、上層側のレジスト層よりも後退したオーバ
ーハング形状を有するレジストパターン)を用いて、セ
ラミック基板31の表面に、くし歯状電極(IDT電
極)32と、リフレクタ用電極33,34を配設してな
る弾性表面波素子を示す図である。
【0044】すなわち、この弾性表面波素子は、上記実
施形態1又は2のレジストパターンを用いて、セラミッ
ク基板31上に、真空蒸着法によりアルミニウム薄膜を
形成し、リフトオフ法により、くし歯状電極(IDT電
極)32と、リフレクタ用電極33,34を形成したも
のである。
【0045】この実施形態3のように、本願発明のレジ
ストパターンを用いてセラミック基板の表面に電極を形
成することにより、信頼性の高い弾性表面波素子を効率
よく製造することができる。
【0046】なお、本願発明は、弾性表面波素子に限ら
ず、セラミック基板を用いた薄膜回路素子、薄膜磁気ヘ
ッド、半導体装置、マスク、液晶表示装置、光導波路な
ど種々の電子部品に適用することが可能である。
【0047】また、上記実施形態では金属薄膜(アルミ
ニウム薄膜)を成膜する方法として、スパッタ法を用い
たが、真空蒸着法を用いる場合にも、同様の効果を得る
ことが可能である。
【0048】なお、本願発明は、さらにその他の点にお
いても上記実施形態に限定されるものではなく、複数層
構造のレジストパターンを構成する各レジスト層の厚
み、開口部の具体的な形状、レジスト層の構成材料、基
板の種類、成膜条件、電極(配線)の構成材料などに関
し、発明の範囲内において、種々の応用、変形を加える
ことが可能である。
【0049】
【発明の効果】上述のように、本願発明(請求項1)の
レジストパターンは、最下層のレジスト層の厚みTu
を、形成すべき電極膜の厚みの1.5倍以下とし、か
つ、レジスト層全体の厚みTrがTr<(LS/D)の
要件を満たすようにすることにより、開口部内において
成膜粒子入射量が均一になる領域を広げることが可能に
なり、厚みが均一で、形状精度が高く、断面形状が略矩
形の電極を形成することが可能になる。
【0050】すなわち、本願発明(請求項1)のレジス
トパターンのように、最下層のレジスト層の厚みTuを
電極膜の1.5倍以下とし、成膜粒子発生源と基板の間
の距離(成膜粒子発生源・基板間距離)Lと、レジスト
開口幅Sと、成膜粒子発生源外径Dの関係が、上述の
式:Tr<(LS/D)で表されるような要件を満たす
ようにした場合、レジスト開口部内での成膜粒子入射量
が均一化する領域を広げ、入射量が変化する領域を少な
くして、レジストパターンの開口部内に、上面のフラッ
トな部分の幅(トップ幅)が広く、底面の幅(ボトム
幅)が狭い、断面形状が略矩形の電極(配線)を効率よ
く形成することが可能になる。また、レジストパターン
が、最下層側のレジスト層の開口部側面に成膜粒子が到
達しにくい構造を備えているため、レジスト剥離後にバ
リが発生することを抑制することが可能になり、信頼性
の高い電極(配線)を形成することが可能になる。
【0051】また、請求項2のレジストパターンのよう
に、最下層のレジスト層の厚みTuを形成すべき膜の厚
みと同等程度にまで薄くした場合、レジスト開口部内で
の成膜粒子入射量が均一化する領域を広げ、成膜粒子入
射量が変化する領域を少なくすることが可能になるとと
もに、形成される電極膜がレジストパターンの開口部内
壁(図1の位置B)と接触することを抑制して、レジス
トの剥離性や電極膜形状の劣化を防止することができ
る。
【0052】また、請求項3のレジストパターンのよう
に、最下層のレジスト層よりも上層側のレジスト層の開
口部の形状を、その側面が上方に行くほど後退した順テ
ーパー形状とした場合、レジスト開口部内での成膜粒子
入射量が均一化する領域をさらに広げて、成膜粒子入射
量が変化する領域を少なくすることが可能になり、効率
よく厚みが均一で、形状精度が高く、断面形状が略矩形
の電極(配線)を形成することができる。すなわち、最
下層のレジスト層よりも上層側のレジスト層の開口部を
順テーパー形状とすることにより、レジストパターンの
開口部上端の間隔が広くなり、基板上からレジストパタ
ーンの開口部越しに見渡す視野範囲が増大して、成膜粒
子発生源全体を含むことが可能な基板上の領域が広くな
るため、成膜粒子入射量の均一な範囲が増加し、形状精
度が高く、上面のフラットな部分の面積が広く、断面形
状が略矩形で、信頼性の高い電極(配線)を形成するこ
とができる。
【0053】また、本願発明(請求項4)の電極形成方
法のように、請求項1〜3のいずれかに記載の、少なく
とも最下層のレジスト層の開口部側面が、上層側のレジ
スト層の開口部側面よりも後退したオーバーハング形状
を有するレジストパターンを用いて、リフトオフ法によ
り基板上に電極を形成するようにした場合、形状精度が
高く、断面形状が略矩形で、信頼性の高い電極(配線)
を形成することが可能になる。
【0054】また、請求項5の電子部品は、請求項4記
載の電極形成方法により電極が形成されており、従来の
方法を用いた場合に比べて、形状精度が高く、膜厚が均
一で、断面形状が略矩形状の電極(電極膜)を備えた、
信頼性の高い電子部品を提供することが可能になる。
【図面の簡単な説明】
【図1】本願発明の一実施形態にかかるレジストパター
ンを用いて電極を形成している状態を模式的に示す断面
図である。
【図2】(a)〜(e)は、本願発明の一実施形態にかかる
レジストパターンの形成方法の主要な工程を示す断面図
である。
【図3】本願発明のレジストパターンを用いて電極を形
成している状態を示す断面図である。
【図4】本願発明のレジストパターンを用いて形成した
電極を示す断面図である。
【図5】比較例にかかるレジストパターンを用いて電極
を形成している状態を模式的に示す断面図である。
【図6】本願発明の他の実施形態にかかるレジストパタ
ーンを用いて電極を形成している状態を模式的に示す断
面図である。
【図7】本願発明の電極形成方法を適用して製造される
弾性表面波素子(電子部品)を示す図である。
【図8】(a)〜(c)はリフトオフ法により電極を形成す
る方法を示す図である。
【図9】従来のレジストパターンを用いて電極を形成し
ている状態を模式的に示す断面図である。
【符号の説明】
1 基板 2 電極(配線) 2a 不要のアルミニウム膜(電極膜) 20 レジストパターン 21 第1のレジスト層(最下層のレジスト層) 22 第2のレジスト層 23 第3のレジスト層 24 開口部 24a 最上層のレジスト層(第2のレジスト層)の
開口部分 31 セラミック基板 32 くし歯状電極(IDT電極) 33,34 リフレクタ用電極 A 開口部上端側の位置 B 第2のレジスト層の開口部の下端側の位置 D 成膜粒子発生源外径 L 成膜粒子発生源・基板間距離 S レジスト開口幅(A−A間距離) Tu 最下層のレジスト層(第1のレジスト層)の
厚み Tr レジスト層全体の厚み T2 第2のレジスト層の厚み T3 第3のレジスト層の厚み

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】基板上に積層形成された2層以上のレジス
    ト層を備え、少なくとも最下層のレジスト層の開口部側
    面が、上層側のレジスト層の開口部側面よりも後退した
    オーバーハング形状を有するレジストパターンであっ
    て、 最下層のレジスト層の厚みTuが、形成すべき電極膜の
    厚みの1.5倍以下であり、かつ、 レジスト層全体の厚みTrが、下記の要件: Tr<(LS/D) 但し、 L:成膜粒子発生源・基板間距離 S:レジスト開口幅 D:成膜粒子発生源外径 を満たすことを特徴とするレジストパターン。
  2. 【請求項2】最下層のレジスト層の厚みTuが、形成す
    べき電極膜の厚みと略同等であることを特徴とする請求
    項1記載のレジストパターン。
  3. 【請求項3】最下層のレジスト層よりも上層側のレジス
    ト層においては、その開口部側面が上方に行くほど後退
    した順テーパー形状を有していることを特徴とする請求
    項1又は2記載のレジストパターン。
  4. 【請求項4】請求項1〜3のいずれかに記載のレジスト
    パターンを用いて、リフトオフ法により基板上に電極を
    形成する工程を具備することを特徴とする電極形成方
    法。
  5. 【請求項5】請求項4記載の電極形成方法により形成さ
    れた電極を備えていることを特徴とする電子部品。
JP2002074424A 2002-03-18 2002-03-18 レジストパターン、それを用いた電極形成方法及び電子部品 Withdrawn JP2003270799A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002074424A JP2003270799A (ja) 2002-03-18 2002-03-18 レジストパターン、それを用いた電極形成方法及び電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002074424A JP2003270799A (ja) 2002-03-18 2002-03-18 レジストパターン、それを用いた電極形成方法及び電子部品

Publications (1)

Publication Number Publication Date
JP2003270799A true JP2003270799A (ja) 2003-09-25

Family

ID=29203822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002074424A Withdrawn JP2003270799A (ja) 2002-03-18 2002-03-18 レジストパターン、それを用いた電極形成方法及び電子部品

Country Status (1)

Country Link
JP (1) JP2003270799A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193005A (ja) * 2007-02-07 2008-08-21 Eudyna Devices Inc 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008193005A (ja) * 2007-02-07 2008-08-21 Eudyna Devices Inc 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3484306B2 (ja) 薄膜コンデンサおよびその製造方法
US11537016B2 (en) Method of manufacturing array substrate, and array substrate
US5464500A (en) Method for taper etching metal
US20030111439A1 (en) Method of forming tapered electrodes for electronic devices
JP6233445B2 (ja) 電子部品
US6424075B1 (en) Surface acoustic wave device and production method thereof
JP2003270799A (ja) レジストパターン、それを用いた電極形成方法及び電子部品
US8551854B2 (en) Method of manufacturing a semiconductor device
US8477474B2 (en) Thin film capacitor
JP4502575B2 (ja) 表示装置の配線形成方法
JP4311249B2 (ja) 弾性波装置の製造方法
JP3164756B2 (ja) 多層薄膜回路の形成方法
JP2014003167A (ja) 電子部品
US12408273B2 (en) Electronic device and method of fabricating electronic device
JP2756749B2 (ja) 感湿素子の製造方法
JP2010258336A (ja) 金属薄膜の製造方法および半導体装置の製造方法
JPH03104127A (ja) 微細パターンの形成方法
JPH01189939A (ja) 半導体集積回路
JP2991388B2 (ja) 半導体装置の製造方法
JPS59105337A (ja) 多層配線の形成方法
JPH0697289A (ja) コンタクト孔形成方法
JPH04102321A (ja) 半導体装置の製造方法
JPH03263833A (ja) テーパエツチング方法
JPS6158255A (ja) 半導体素子の製造方法
JP2009229620A (ja) ドライエッチングによるパターニング方法及びインクジェットヘッドの製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607