JP2003270664A - 電気光学装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 遮光層の電位の制御に使用されるコンタクト
ホールをウエットエッチングを用いて形成する際に、半
導体基板と支持基板との貼り合わせ界面からエッチング
液が浸透しない電気光学装置の製造方法を提供するこ
と。 【解決手段】 単結晶シリコン基板２０８の支持基板と
貼り合わされる側の面を陽極化成することにより多孔質
層２０８ａを形成する工程と、多孔質層２０８ａ上に単
結晶シリコン層２０６ａをエピタキシャル成長させる工
程と、単結晶シリコン層２０６ａの表面を酸化すること
により第１層間絶縁膜２０６ｂを形成する工程と、第１
層間絶縁膜２０６ｂ上に遮光層１１ａと上側貼り合わせ
膜と形成する工程と、支持基板上に単結晶シリコン基板
２０８を貼り合わせる工程と、第１絶縁体層２０６ｂを
貫通して遮光層１１ａに達するコンタクトホールをウエ
ットエッチングを用いて形成する工程とを備えた方法と
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、Ｓilicon On Insu
lator（以下、「ＳＯＩ」）と略記する。）技術を適用
した電気光学装置の製造方法に関し、とくに、歩留まり
よく製造することができ、高い信頼性が得られる電気光
学装置の製造方法に関する。

【０００２】

【従来の技術】絶縁基体上にシリコンなどからなる半導
体薄膜を形成し、その半導体薄膜を半導体デバイスに形
成するＳＯＩ技術は、素子の高速化や低消費電力化、高
集積化を図ることができる等の利点を有することから、
例えば電気光学装置に好ましく適用されている技術であ
る。

【０００３】ＳＯＩ技術を適用した電気光学装置を製造
するには、支持基板に単結晶シリコンなどからなる単結
晶半導体層を有する半導体基板を貼り合わせ、研磨する
方法等により薄膜単結晶半導体層を形成し、その薄膜単
結晶半導体層を例えば液晶駆動用の薄膜トランジスタ
（Thin Film Transistor、以下、「ＴＦＴ」と略記す
る。）等のトランジスタ素子に形成している。

【０００４】また、ＳＯＩ技術を用いた電気光学装置
は、従来から、例えば、液晶プロジェクタ等の投射型表
示装置の液晶ライトバルブに適用されている。このよう
な液晶ライトバルブでは、支持基板が光透過性を有する
場合に、表示面側から入射した光が支持基板の裏面側の
界面で反射して、ＴＦＴ等のトランジスタ素子のチャネ
ル領域に戻り光として入射することがある。このため、
支持基板の表面側におけるトランジスタ素子領域に対応
する位置に、戻り光を遮光するための遮光層が形成され
た液晶ライトバルブが提唱されている。また、このよう
な支持基板の表面に遮光層が形成された液晶ライトバル
ブでは、遮光層と定電位源とを電気的に接続することに
より遮光層の電位を定電位に固定して、遮光層の電位変
動がトランジスタ素子に悪影響を及ぼすことがないよう
にしている。

【０００５】このような支持基板の表面に遮光層を有す
る電気光学装置を製造するには、支持基板の表面に遮光
層をパターニングし、その上を絶縁体層で覆って研磨に
より平坦化した後、得られた平坦面に半導体基板を貼り
合わせる。そして、半導体基板を構成する単結晶半導体
層を研磨する方法等により、薄膜単結晶半導体層を形成
し、その薄膜単結晶半導体層を例えば液晶駆動用のＴＦ
Ｔ等のトランジスタ素子に形成している。また、支持基
板上に貼り合わされた半導体基板の薄膜単結晶半導体層
が存在しない場所に、支持基板上に設けられている絶縁
体層を貫通して前記遮光層に達するコンタクトホール
を、ウエットエッチングを用いて形成し、コンタクトホ
ールを介して遮光層と定電位源とを電気的に接続してい
る。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た電気光学装置においては、上述の薄膜単結晶半導体層
を支持基板表面に形成するために、優れた膜厚均一性の
得られる手法として水素イオンを注入した単結晶ウェハ
を支持基板と貼り合わせ、熱処理によって薄膜単結晶半
導体層と、単結晶ウェハとを分離する方法が用いられ
る。この方法は得られる薄膜単結晶半導体層の膜厚均一
性と制御性に優れるものであるが、単結晶ウェハに水素
イオンを注入してから支持基板に貼り合わせて薄膜単結
晶半導体層を分離するまでの工程間において、分離を引
き起こす温度を基板に与えることができないという課題
がある。この分離を引き起こす温度は、一般的に３５０
度以上と言われており、水素イオン注入後に絶縁膜層を
堆積するなどのプロセスを行う場合に、処理温度を著し
く制約することになる。また、遮光層の電位の制御に使
用されるコンタクトホールが、支持基板上に設けられて
いる絶縁体層をウエットエッチングを用いて貫通させて
得られたものであるため、コンタクトホールを形成する
際に、エッチング液が支持基板と半導体基板との貼り合
わせ界面から浸透し、貼り合わせ界面を構成する層まで
もがエッチングされてしまうという課題がある。そし
て、貼り合わせ界面を構成する層がエッチングされる
と、支持基板と半導体基板とが剥離するなどの不良が発
生しやすくなるため、製品の歩留まりを低下させてしま
う。

【０００７】本発明は、上記の課題を解決するためにな
されたものであって、ＳＯＩ技術が適用され、支持基板
の表面に遮光層が形成された電気光学装置を製造する方
法において、薄膜単結晶半導体層を支持基板上に貼り合
わせるまでの工程における処理温度範囲を広く確保でき
る手法を提供することと、遮光層の電位を定電位に固定
するためのコンタクトホールをウエットエッチングを用
いて形成する際に、半導体基板と支持基板との貼り合わ
せ界面からエッチング液が浸透するという不都合が発生
しないため、歩留まりよく製造することができ、高い信
頼性が得られる電気光学装置が得られる電気光学装置の
製造方法を提供することを目的としている。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の電気光学装置の製造方法は、支持基板上
に半導体基板を貼り合わせてなる複合基板を用いた電気
光学装置の製造方法であって、前記半導体基板の前記支
持基板と貼り合わされる側の面を陽極化成することによ
り、多孔質層を形成する工程と、前記多孔質層上に単結
晶半導体層をエピタキシャル成長させる工程と、前記単
結晶半導体層の表面を酸化することにより第１絶縁体層
を形成する工程と、前記第１絶縁体層上に遮光層と第２
絶縁体層とを順次形成する工程と、前記支持基板上に前
記半導体基板を貼り合わせて前記複合基板を形成する工
程と、前記多孔質層内で分離することにより前記複合基
板から前記半導体基板を剥離する工程と、前記単結晶半
導体層をパターニングする工程と、前記第１絶縁体層を
貫通して前記遮光層に達するコンタクトホールを形成す
る工程とを備えていることを特徴とする。

【０００９】すなわち、本発明の電気光学装置の製造方
法は、前記半導体基板の前記支持基板と貼り合わされる
側の面を陽極化成することにより、多孔質層を形成する
工程と、前記多孔質層上に単結晶半導体層をエピタキシ
ャル成長させる工程と、前記単結晶半導体層の表面を酸
化することにより第１絶縁体層を形成する工程と、前記
第１絶縁体層上に遮光層と第２絶縁体層とを順次形成す
る工程と、前記支持基板上に前記半導体基板を貼り合わ
せて前記複合基板を形成する工程と、前記半導体基板を
前記多孔質層内で分離することにより前記複合基板から
前記半導体基板を剥離する工程とを備えているので、複
合基板から半導体基板を剥離する工程よりも前の工程で
ある第２絶縁体層を形成する工程における温度の制約を
緩和することができる。

【００１０】また、本発明の出願人は、先に、支持基板
と半導体基板との貼り合わせ界面よりも上側に遮光層が
配置された電気光学装置が得られる製造方法（特許願２
００１ー２５６７３９）を特許出願している。この特許
出願においては、具体的には、半導体基板の支持基板と
貼り合わされる側の面に水素イオンを注入しておき、半
導体基板と支持基板とを貼り合わせた後に熱処理を行
い、半導体基板中に導入されている水素イオンが発生す
るガスによって分断を生じさせ、複合基板から半導体基
板を剥離する方法を例に挙げて説明している。

【００１１】この方法では、複合基板から半導体基板を
剥離する工程よりも前の工程である第２絶縁体層を形成
する工程において、３５０℃以上の温度で処理すると、
半導体基板中の水素イオンによって半導体基板の分断が
生じてしまう恐れがあった。このため、複合基板から半
導体基板を剥離する工程よりも前の工程である第２絶縁
体層を形成する工程における温度条件を、半導体基板中
の水素イオンによる半導体基板の分断が生じない範囲に
低く設定しなければならず、高品質な第２絶縁体層が得
られない場合があった。

【００１２】これに対し、本発明の電気光学装置の製造
方法は、半導体基板を多孔質層内で分離することにより
複合基板から半導体基板を剥離する方法、いわゆるＥＬ
ＴＲＡＮ（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎ
ｓｆｅｒ）法と呼ばれる方法であり、複合基板から半導
体基板を剥離する工程よりも前の工程で、例えば６００
℃程度の温度で処理したとしても、半導体基板が多孔質
層内で分離してしまうことはない。したがって、複合基
板から半導体基板を剥離する工程よりも前の工程である
第２絶縁体層を形成する工程における温度の制約を緩和
することができ、ある程度高い温度で第２絶縁体層を形
成することができるので、高品質な第２絶縁体層が得ら
れる。この結果、本発明の電気光学装置の製造方法によ
れば、高品質な第２絶縁体層によって遮光層が覆われた
高い信頼性を有する電気光学装置が得られる。

【００１３】また、本発明の電気光学装置の製造方法で
は、前記半導体基板の前記支持基板と貼り合わされる側
の面に、単結晶半導体層と第１絶縁体層と遮光層と第２
絶縁体層とを順次形成した後、前記支持基板上に前記半
導体基板を貼り合わせて前記複合基板を形成するので、
前記遮光層は、前記支持基板と前記半導体基板との貼り
合わせ界面よりも上側に配置されることになり、前記第
１絶縁体層を貫通して前記遮光層に達するコンタクトホ
ールをウエットエッチングを用いて形成する工程におい
て、半導体基板と支持基板との貼り合わせ界面を貫通さ
せる必要はない。したがって、コンタクトホールをウエ
ットエッチングを用いて形成する際に、半導体基板と支
持基板との貼り合わせ界面からエッチング液が浸透する
という不都合が発生しない。このため、歩留まりよく製
造することができ、高い信頼性を有する電気光学装置が
得られる。

【００１４】また、本発明の電気光学装置の製造方法に
よれば、上述したように、遮光層が、前記支持基板と前
記半導体基板との貼り合わせ界面よりも上側に配置され
た電気光学装置が得られる。このため、以下に示すよう
に、第１絶縁体層の厚みを薄くして半導体層と遮光層と
の間の距離を短くすることができる。

【００１５】例えば、遮光層が貼り合わせ界面よりも下
側に位置している場合には、半導体層と遮光層との間に
貼り合わせ界面が存在することになるので、半導体層と
遮光層との間の距離を短くすることはできない。半導体
層と遮光層との間に貼り合わせ界面が存在していると、
半導体層と遮光層との間の距離には、化学的機械研磨法
を行う際に、研磨のばらつきによる遮光層の露出が発生
しないような残膜厚の距離や、支持基板と半導体基板と
を貼り合わせる際に必要な厚みに相当する距離が含まれ
ることになる。したがって、通常、半導体層と遮光層と
の間の距離は、支持基板と半導体基板とを貼り合わせた
後の結果として得られる寸法であり、半導体層と遮光層
とを絶縁するために必要な厚みよりも非常に厚い８００
ｎｍないし１０００ｎｍ程度となっている。また、半導
体層と遮光層との間の距離を２００ｎｍ以下にすると、
貼り合わせを行う前の化学的機械研磨法が困難になって
しまうため、遮光層を貼り合わせ界面よりも下側に設け
る場合には、半導体層と遮光層との間の距離を２００ｎ
ｍ以下にすることはできない。

【００１６】これに対し、本発明の電気光学装置の製造
方法によれば、上述したように、遮光層は、前記支持基
板と前記半導体基板との貼り合わせ界面よりも上側に配
置されるので、半導体層と遮光層との間には貼り合わせ
界面が存在しないことになり、半導体層と遮光層との間
の距離に、化学的機械研磨法の研磨のばらつきによる遮
光層の露出が発生しないような残膜厚の距離や、支持基
板と半導体基板とを貼り合わせる際に必要な厚みに相当
する距離が含まれることはない。したがって、半導体層
と遮光層との間の距離を、半導体層と遮光層とを絶縁す
ることが可能な範囲で短くすることができる。すなわ
ち、本発明の電気光学装置の製造方法においては、半導
体層と遮光層との間の距離となる第１絶縁体層の厚みを
薄くすることができる。第１絶縁体層の厚みを薄くする
と、半導体層と遮光層とが接近するので、遮光層を例え
ばＴＦＴのバックゲートとして積極的に使用することが
可能となり、遮光層の電位を制御することによって、オ
フリーク電流を低減することやオン電流を増加させるこ
とができるものとなる。

【００１７】具体的には、上記の電気光学装置の製造方
法においては、第１絶縁体層の厚みが３０ｎｍないし２
００ｎｍの範囲となるように形成することが望ましい。
このような電気光学装置の製造方法とすることで、半導
体層と遮光層とを確実に絶縁することができるととも
に、遮光層の電位を制御することによって、オフリーク
電流を低減することやオン電流を増加させることができ
るより一層優れた電気光学装置が得られる。

【００１８】また、上記の電気光学装置の製造方法にお
いては、前記第１絶縁体層の厚みが、５０ｎｍないし１
００ｎｍの範囲となるように形成することがより望まし
い。このような電気光学装置の製造方法とすることで、
半導体層と遮光層とをより一層確実に絶縁することがで
きるとともに、より一層効果的にオフリーク電流を低減
することやオン電流を増加させることのできる、優れた
電気光学装置が得られる。

【００１９】また、上記電気光学装置の製造方法におい
ては、前記第２絶縁体層上を、化学的機械研磨（ＣＭ
Ｐ）法を用いて平坦化することが望ましい。このような
電気光学装置の製造方法とすることで、第２絶縁体層上
を容易に精度よく平坦化することができ、第２絶縁体層
が支持基板と半導体基板との貼り合わせ界面を構成する
場合に、支持基板と半導体基板との密着性を高めること
ができ、容易に精度よく貼り合わせることができる。こ
のため、容易に高い信頼性を有する電気光学装置を形成
することができる。

【００２０】

【発明の実施の形態】（第１実施形態） （電気光学装置の構造）以下、本発明に係る実施の形態
について詳細に説明する。本実施形態においては、本発
明の電気光学装置の製造方法を説明するために、本発明
の電気光学装置の製造方法によって得られた電気光学装
置の一例として、ＴＦＴ（トランジスタ素子）をスイッ
チング素子として用いたアクティブマトリクス型の液晶
装置を取り上げて説明する。

【００２１】図１は、液晶装置の画素部（表示領域）を
構成するマトリクス状に形成された複数の画素における
各種素子、配線等の等価回路である。また、図２は、デ
ータ線、走査線、画素電極、遮光層等が形成されたＴＦ
Ｔアレイ基板の相隣接する複数の画素群を拡大して示す
平面図である。また、図３は、図２のＡ−Ａ’断面図で
ある。なお、図１〜図３においては、各層や各部材を図
面上で認識可能な程度の大きさとするため、各層や各部
材毎に縮尺を異ならしめてある。

【００２２】図１において、液晶装置の画素部を構成す
るマトリクス状に形成された複数の画素は、マトリクス
状に複数形成された画素電極９ａと画素電極９ａを制御
するための画素スイッチング用ＴＦＴ（トランジスタ素
子）３０とからなり、画像信号が供給されるデータ線６
ａが当該画素スイッチング用ＴＦＴ３０のソースに電気
的に接続されている。また、画素スイッチング用ＴＦＴ
３０のゲートに走査線３ａが電気的に接続されており、
所定のタイミングで、走査線３ａにパルス的に走査信号
Ｇ１、Ｇ２、…、Ｇｍを印加するように構成されてい
る。

【００２３】画素電極９ａは、画素スイッチング用ＴＦ
Ｔ３０のドレインに電気的に接続されており、スイッチ
ング素子である画素スイッチング用ＴＦＴ３０を一定期
間だけそのスイッチを閉じることにより、データ線６ａ
から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定の
タイミングで書き込む。画素電極９ａを介して液晶に書
き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎ
は、後述する対向基板に形成された後述する対向電極と
の間で一定期間保持される。

【００２４】また、保持された画像信号のリークによっ
てコントラスト比の低下やフリッカと呼ばれるちらつき
など表示上の不具合が生じるのを防ぐために、画素電極
９ａと対向電極との間に形成される液晶容量と並列に蓄
積容量７０を付加する。本実施形態では特に、このよう
な蓄積容量７０を形成するために、後述の如く走査線と
同層、もしくは導電性の遮光層を利用して低抵抗化され
た容量線３ｂを設けている。

【００２５】次に、図２に基づいて、ＴＦＴアレイ基板
のトランジスタ素子の形成領域（画素部）内の平面構造
について詳細に説明する。図２に示すように、電気光学
装置のＴＦＴアレイ基板上のトランジスタ素子の形成領
域（画素部）内には、マトリクス状に複数の透明な画素
電極９ａ（点線部９ａ’により輪郭が示されている）が
設けられており、画素電極９ａの縦横の境界に各々沿っ
てデータ線６ａ、走査線３ａ及び容量線３ｂが設けられ
ている。データ線６ａは、コンタクトホール５を介して
半導体層１ａのうち後述のソース領域に電気的に接続さ
れており、画素電極９ａは、コンタクトホール８を介し
て半導体層１ａのうち後述のドレイン領域に電気的に接
続されている。また、半導体層１ａのうちチャネル領域
（図中右上りの斜線の領域）に対向するように走査線３
ａが配置されており、走査線３ａはゲート電極として機
能する。

【００２６】図２において、右上がりの斜線で示した領
域には、複数の遮光層１１ａが設けられている。より具
体的には、遮光層１１ａは夫々、画素部において半導体
層１ａのチャネル領域を含む画素スイッチング用ＴＦＴ
３０をＴＦＴアレイ基板の後述する基板本体側から見て
覆う位置に設けられており、更に、容量線３ｂの本線部
に対向して走査線３ａに沿って直線状に伸びる本線部
と、データ線６ａと交差する箇所からデータ線６ａに沿
って隣接する段側（即ち、図中下向き）に突出した突出
部とを有する。遮光層１１ａの各段（画素行）における
下向きの突出部の先端は、データ線６ａ下において次段
における容量線３ｂの上向きの突出部の先端と重ねられ
ている。この重なった箇所には、遮光層１１ａと容量線
３ｂとを相互に電気的に接続するコンタクトホール１３
が設けられている。即ち、本実施形態では、遮光層１１
ａは、コンタクトホール１３により前段あるいは後段の
容量線３ｂに電気的に接続されている。

【００２７】また、本実施形態において、画素電極９
ａ、画素スイッチング用ＴＦＴ３０、及び遮光層１１ａ
は画素部内にのみ設けられている。

【００２８】次に、図３に基づいて、液晶装置の画素部
内の断面構造について説明する。ＴＦＴアレイ基板１０
は、石英からなる支持基板１０Ａとその液晶層５０側表
面上に形成された画素電極９ａ、画素スイッチング用Ｔ
ＦＴ（トランジスタ素子）３０、配向膜１６を主体とし
て構成されており、対向基板２０は透明なガラスや石英
などの光透過性基板からなる基板本体２０Ａとその液晶
層５０側表面上に形成された対向電極（共通電極）２１
と配向膜２２とを主体として構成されている。

【００２９】ＴＦＴアレイ基板１０の支持基板１０Ａの
液晶層５０側表面上には、画素電極９ａが設けられてお
り、その液晶層５０側には、ラビング処理等の所定の配
向処理が施された配向膜１６が設けられている。画素電
極９ａは、例えばＩＴＯ（インジウム・ティン・オキサ
イド）などの透明導電性薄膜からなり、配向膜１６は、
例えばポリイミドなどの有機薄膜からなる。

【００３０】また、支持基板１０Ａの液晶層５０側表面
上には、図３に示すように、各画素電極９ａに隣接する
位置に、各画素電極９ａをスイッチング制御する画素ス
イッチング用ＴＦＴ３０が設けられている。

【００３１】他方、対向基板２０の基板本体２０Ａの液
晶層５０側表面上には、その全面に渡って対向電極（共
通電極）２１が設けられており、その液晶層５０側に
は、ラビング処理等の所定の配向処理が施された配向膜
２２が設けられている。対向電極２１は、例えばＩＴＯ
などの透明導電性薄膜からなり、配向膜２２は、例えば
ポリイミドなどの有機薄膜からなる。また、基板本体２
０Ａの液晶層５０側表面上には、図３に示すように、各
画素部の開口領域以外の領域に対向基板遮光層２３が設
けられている。

【００３２】このように構成され、画素電極９ａと対向
電極２１とが対向するように配置されたＴＦＴアレイ基
板１０と対向基板２０との間には、両基板の周縁部間に
形成されたシール材（図示略）により囲まれた空間に液
晶が封入され、液晶層５０が形成されている。

【００３３】液晶層５０は、例えば一種又は数種類のネ
マティック液晶を混合した液晶からなっており、画素電
極９ａからの電界が印加されていない状態で配向膜１６
及び２２により所定の配向状態を採る。

【００３４】また、ＴＦＴアレイ基板１０は、支持基板
１０Ａ上に、単結晶シリコン基板を貼り合わせてなる複
合基板を用いたものであり、支持基板１０Ａの液晶層５
０側表面上に設けられた下側貼り合わせ膜１０Ｂと下側
貼り合わせ膜１０Ｂの上に設けられている上側貼り合わ
せ膜１２（特許請求の範囲における「第２絶縁体層」に
相当する）との間が、支持基板１０Ａ上と半導体基板と
の貼り合わせ界面となっている。

【００３５】上側貼り合わせ膜１２の表面上において、
各画素スイッチング用ＴＦＴ３０に対応する位置には、
遮光層１１ａが埋め込まれている。遮光層１１ａは、後
述するように、単結晶シリコン基板の支持基板１０Ａと
貼り合わされる側の面に形成され、その後、支持基板１
０Ａ上に単結晶シリコン基板２０８を貼り合わせること
により支持基板１０Ａ上に形成されたものであるので、
遮光層１１ａが設けられた単結晶シリコン基板上に遮光
層１１ａを覆うように形成された上側貼り合わせ膜１２
によって埋め込まれた状態となっている。

【００３６】また、遮光層１１ａは、好ましくは不透明
な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰ
ｄのうちの少なくとも一つを含む、金属単体、合金、金
属シリサイド等から構成される。遮光層１１ａをこのよ
うな材料から構成することにより、ＴＦＴアレイ基板１
０の支持基板１０Ａの表面上において、遮光層１１ａの
形成工程の後に行われる画素スイッチング用ＴＦＴ３０
の形成工程における高温処理により、遮光層１１ａが破
壊されたり溶融することを防止することができる。

【００３７】本実施形態においては、このようにＴＦＴ
アレイ基板１０に遮光層１１ａが形成されているので、
ＴＦＴアレイ基板１０側からの戻り光等が画素スイッチ
ング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１
ｂ、１ｃに入射することを防ぐことができ、光電流の発
生によりトランジスタ素子としての画素スイッチング用
ＴＦＴ３０の特性が劣化することを防止することができ
る。

【００３８】また、上側貼り合わせ膜１２上および遮光
層１１ａ上には、第１層間絶縁膜２０６ｂ（特許請求の
範囲における「第１絶縁体層」に相当する）が設けられ
ている。第１層間絶縁膜２０６ｂは、画素スイッチング
用ＴＦＴ３０を構成する半導体層１ａを遮光層１１ａか
ら電気的絶縁するために設けられるものであり、支持基
板１０Ａの表面上の全面に形成されている。また、この
ようにＴＦＴアレイ基板１０の表面上に第１層間絶縁膜
２０６ｂを設けることにより、遮光層１１ａが画素スイ
ッチング用ＴＦＴ３０等を汚染することを防止すること
もできる。

【００３９】第１層間絶縁膜２０６ｂの厚みは、３０ｎ
ｍ〜２００ｎｍの範囲とし、５０ｎｍ〜１００ｎｍの範
囲とすることがより望ましい。第１層間絶縁膜２０６ｂ
の厚みが、３０ｎｍ未満であると、半導体層と遮光層と
を確実に絶縁することができない恐れが生じるため好ま
しくない。また、第１層間絶縁膜２０６ｂの厚みが２０
０ｎｍ以内であれば、遮光層をバックゲートとして積極
的に使用することができる。

【００４０】また、本実施形態では、遮光層１１ａ（及
びこれに電気的に接続された容量線３ｂ）は、第１層間
絶縁膜２０６ｂを貫通して遮光層１１ａに達するコンタ
クトホール１３を介して、定電位源に電気的に接続され
ることにより、定電位とされている。従って、遮光層１
１ａに対向配置される画素スイッチング用ＴＦＴ３０に
対し遮光層１１ａの電位変動が悪影響を及ぼすことはな
い。また、容量線３ｂは、蓄積容量７０の第２蓄積容量
電極として良好に機能し得る。また、遮光層１１ａに可
変電圧を与える構成とすれば、遮光層１１ａの電位を制
御することによって、オフリーク電流を低減することや
オン電流を増加させることができる。

【００４１】また、本実施形態では、ゲート絶縁膜２を
走査線３ａに対向する位置から延設して誘電体膜として
用い、半導体膜１ａを延設して第１蓄積容量電極１ｆと
し、更にこれらに対向する容量線３ｂの一部を第２蓄積
容量電極とすることにより、蓄積容量７０が構成されて
いる。

【００４２】更に、蓄積容量７０においては、図２及び
図３から分かるように、遮光層１１ａを、第２蓄積容量
電極としての容量線３ｂの反対側において第１蓄積容量
電極１ｆに第１層間絶縁膜２０６ｂを介して第３蓄積容
量電極として対向配置させることにより（図３の図示右
側の蓄積容量７０参照）、蓄積容量が更に付与されるよ
うに構成されている。

【００４３】次に、図３において、画素スイッチング用
ＴＦＴ３０は、完全空乏型のＮ型トランジスタである。
また、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Ligh
tlyDoped Drain）構造を有しており、走査線３ａ、該走
査線３ａからの電界によりチャネルが形成される半導体
層１ａのチャネル領域１ａ’、走査線３ａと半導体層１
ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体
層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ
及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１
ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度
ドレイン領域１ｅを備えている。

【００４４】データ線６ａは、Ａｌ等の金属膜や金属シ
リサイド等の合金膜などの遮光性金属薄膜から構成され
ている。また、走査線３ａ、ゲート絶縁膜２及び第１層
間絶縁膜２０６ｂの上には、高濃度ソース領域１ｄへ通
じるコンタクトホール５及び高濃度ドレイン領域１ｅへ
通じるコンタクトホール８が各々形成された第２層間絶
縁膜４が形成されている。このソース領域１ｂへのコン
タクトホール５を介して、データ線６ａは高濃度ソース
領域１ｄに電気的接続されている。更に、データ線６ａ
及び第２層間絶縁膜４の上には、高濃度ドレイン領域１
ｅへのコンタクトホール８が形成された第３層間絶縁膜
７が形成されている。この高濃度ドレイン領域１ｅへの
コンタクトホール８を介して、画素電極９ａは高濃度ド
レイン領域１ｅに電気的接続されている。前述の画素電
極９ａは、このように構成された第３層間絶縁膜７の上
面に設けられている。

【００４５】（電気光学装置の製造方法）次に、上記構
造を有する電気光学装置の製造方法について、図４〜図
１３を参照して説明する。はじめに、図４〜図１３に基
づいて、ＴＦＴアレイ基板１０の製造方法について説明
する。なお、図４〜図８と図９〜図１３とは異なる縮尺
で示している。なお、以下の説明は、電気光学装置の製
造方法の一例として、「多数個取り」と呼ばれる複数の
デバイスを同時に製造する場合を例に挙げて説明する。

【００４６】まず、図４（ａ）に示すように、単結晶シ
リコン基板２０８（特許請求の範囲における「半導体基
板」に相当する。）の支持基板１０Ａと貼り合わされる
側の面を陽極化成することにより、多孔質層２０８ａを
形成する。ここでの陽極化成としては、例えば、フッ酸
溶液中に置かれた単結晶シリコン基板２０８に通電した
際に、マイナス電極側から電気化学的なエッチングを起
こす現象を利用した方法などが挙げられる。

【００４７】次に、多孔質層２０８ａの表面を水素アニ
ールによって平滑化する。その後、図４（ｂ）に示すよ
うに、平滑化された多孔質層２０８ａ上に、単結晶シリ
コン層（特許請求の範囲における「半導体層」に相当す
る。）２０６ａをエピタキシャル成長させる。続いて、
図４（ｃ）に示すように、単結晶シリコン層２０６ａの
表面を酸化することにより、シリコン酸化膜からなる第
１層間絶縁膜２０６ｂ（特許請求の範囲における「第１
絶縁体層」に相当する。）を形成する。第１層間絶縁膜
２０６ｂの厚みは、３０ｎｍ〜２００ｎｍの範囲とし、
５０ｎｍないし１００ｎｍの範囲とすることがより望ま
しい。

【００４８】次に、図４（ｄ）に示すように、単結晶シ
リコン基板２０８の第１層間絶縁膜２０６ｂ上に、Ｔ
ｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄのうちの少なくとも
一つを含む、金属単体、合金、金属シリサイド等を、ス
パッタリング法、ＣＶＤ法、電子ビーム加熱蒸着法など
により、例えば１５０〜２００ｎｍの膜厚に堆積するこ
とにより、遮光層１１を形成する。次に、単結晶シリコ
ン基板２０８の表面上の全面にフォトレジストを形成
し、最終的に形成する遮光層１１ａのパターン（図２参
照）を有するフォトマスクを用いてフォトレジストを露
光する。その後フォトレジストを現像することにより、
図４（ｄ）に示すように、遮光層１１上に最終的に形成
する遮光層１１ａのパターンを有するフォトレジスト２
０７を形成する。

【００４９】次に、フォトレジスト２０７をマスクとし
て遮光層１１のエッチングを行い、その後、フォトレジ
スト２０７を剥離することにより、図４（ｅ）に示すよ
うに、単結晶シリコン基板２０８の表面上に、所定のパ
ターンを有する遮光層１１ａが形成される。遮光層１１
ａの膜厚は、例えば１５０〜２００ｎｍとなる。

【００５０】次に、図５（ａ）に示すように、遮光層１
１ａが形成された単結晶シリコン基板２０８の表面上
に、ＣＶＤ法などにより、ＳｉＯ２からなる上側貼り合
わせ膜１２（特許請求の範囲における「第２絶縁体層」
に相当する）となる絶縁体層１２Ａを形成する。絶縁体
層１２Ａの形成は、例えば、６００℃程度の温度条件下
で行われる。また、絶縁体層１２Ａの膜厚は、少なくと
も遮光層１１ａの膜厚よりも厚く設定し、例えば、約４
００〜１２００ｎｍとするのが好ましく、より好ましく
は１０００〜１２００ｎｍ程度とする。

【００５１】次に、図５（ｂ）に示すように、遮光層１
１ａの上に位置する絶縁体層１２Ａの表面を、ＣＭＰ
（化学的機械研磨）法を用いて研磨して平坦化すること
により、支持基板１０Ａとの貼り合わせ界面を構成する
上側貼り合わせ膜１２が形成される。上側貼り合わせ膜
１２の膜厚は、例えば４００〜６００ｎｍとなる。以上
のようにして、第１層間絶縁膜２０６ｂと遮光層１１ａ
と上側貼り合わせ膜１２とを備えた単結晶シリコン基板
２０８が形成される。

【００５２】次に、図５（ｃ）に示すように、支持基板
１０Ａと単結晶シリコン基板２０８との貼り合わせを行
うことにより複合基板とする。ここで使用される支持基
板１０Ａの単結晶シリコン基板２０８と貼り合わされる
側の表面には、単結晶シリコン基板２０８との貼り合わ
せ界面２２１を構成する下側貼り合わせ膜１０Ｂがあら
かじめ形成されている。下側貼り合わせ膜１０Ｂは、上
側貼り合わせ膜１２と同様に、ＳｉＯ２からなるもので
あり、ＣＶＤ法などにより形成される。そして、支持基
板１０Ａと単結晶シリコン基板２０８とは、支持基板１
０Ａの下側貼り合わせ膜１０Ｂと単結晶シリコン基板２
０８の上側貼り合わせ膜１２とを対向させた状態で貼り
合わせられ、下側貼り合わせ膜１０Ｂと上側貼り合わせ
膜１２との間が貼り合わせ界面２２１となる。

【００５３】ここでの支持基板１０Ａと単結晶シリコン
基板２０８との貼り合わせは、例えば３００℃で２時間
熱処理することによって行われる。支持基板１０Ａと単
結晶シリコン基板２０８との貼り合わせ強度をさらに高
めるためには、熱処理温度を上昇させて４５０℃程度に
する必要があるが、石英などからなる支持基板１０Ａと
単結晶シリコン基板２０８との熱膨張係数の差が大きい
ため、支持基板１０Ａと単結晶シリコン基板２０８とを
貼り合わせた状態でさらに加熱すると、単結晶シリコン
基板２０８の単結晶シリコン層にクラックなどの欠陥が
発生し、製造されるＴＦＴアレイ基板１０の品質が劣化
する恐れがある。

【００５４】このようなクラックなどの欠陥の発生を抑
制するためには、一度３００℃にて貼り合わせのための
熱処理を行った単結晶シリコン基板２０８を、ウエット
エッチングまたはＣＭＰによって１００〜１５０μｍ程
度まで薄くし、その後、さらに高温の熱処理を行う方法
によって貼り合わせ強度を高めることが望ましい。具体
的には、例えば、単結晶シリコン基板２０８と支持基板
１０Ａとを３００℃で熱処理することにより貼り合わ
せ、８０℃のＫＯＨ水溶液を用いて単結晶シリコン基板
２０８の厚さが１５０μｍなるようにエッチングを行
い、その後、４５０℃で再び熱処理することにより、貼
り合わせ強度を高めることが望ましい。

【００５５】次に、単結晶シリコン基板２０８の多孔質
層２０８ａの端面にウオータージェットを噴射して、支
持基板１０Ａと単結晶シリコン基板２０８とを多孔質層
２０８ａ内で分離し、支持基板１０Ａ上の多孔質層２０
８ａをエッチングして除去することにより、図５（ｄ）
に示すように、単結晶シリコン層２０６ａを支持基板１
０Ａ上に形成する。

【００５６】次に、水素アニール法により、単結晶シリ
コン層２０６ａの表面を平坦化する。ここでの水素アニ
ール法としては、例えば、水素雰囲気中１０００℃以上
の条件下で行う方法などが好ましい。水素雰囲気中１０
００℃以上の条件下とした場合、原子間力顕微鏡で原子
ステップが観察できるレベルまで平坦化することが可能
である。

【００５７】次に、図６および図７を参照して、単結晶
シリコン層２０６ａを熱酸化することにより酸化膜２０
６ｃを形成し、酸化膜２０６ｃをウエットエッチングに
より除去する工程を説明する。この工程は、画素スイッ
チング用ＴＦＴ３０を構成する単結晶シリコン層２０６
ａの膜厚を制御するための工程である。

【００５８】まず、図６（ａ）に示すように、支持基板
１０Ａの表面上の全面に、減圧化学気相堆積法（ＬＰＣ
ＶＤ法）を用いたジクロロシランとアンモニアの反応に
より、シリコン窒化膜２０９を１００ｎｍ〜３００ｎｍ
程度形成する。

【００５９】次に、図６（ｂ）に示すように、シリコン
窒化膜２０９の上に、フォトレジスト２０５を形成す
る。その後、搬送時などに、支持基板１０Ａの端面に設
けられたフォトレジスト２０５が剥がれないように、支
持基板１０Ａの端面に位置するフォトレジスト２０５の
除去を行う。ここでのフォトレジスト２０５の除去は、
支持基板１０Ａの端面を露光して感光することにより行
ってもよいし、また、水酸化カリウム水溶液などのアル
カリ溶液で剥離することにより行ってもよい。

【００６０】次に、図６（ｃ）に示すように、フォトマ
スクを用いてフォトレジスト２０５を露光し、現像する
ことにより、完全空乏型のトランジスタを作りこみたい
領域を除く領域を覆うパターンを有するフォトレジスト
２０５ａを形成する。

【００６１】次に、フォトレジスト２０５ａをマスクと
して、ウエットエッチングによりシリコン窒化膜２０９
をエッチングし、その後、フォトレジスト２０５ａを除
去することにより、図６（ｄ）に示すように、単結晶シ
リコン層２０６ａ上において完全空乏型のトランジスタ
を作りこみたい領域を除く領域を覆う選択酸化用マスク
パターン２０９ａを形成する。

【００６２】次に、図７（ａ）に示すように、選択酸化
用マスクパターン２０９ａに覆われていない領域に設け
られている単結晶シリコン層２０６ａを、熱酸化するこ
とにより局所的に成長させ、酸化膜２０６ｃを形成す
る。酸化膜２０６ｃの膜厚は、例えば、単結晶シリコン
層２０６ａの膜厚が４００ｎｍ程度である場合、７００
ｎｍ程度とすることが望ましい。

【００６３】次に、図７（ｂ）に示すように、酸化膜２
０６ｃをウエットエッチングで除去し、その後、図７
（ｃ）に示すように、選択酸化用マスクパターン２０９
ａを、熱リン酸を用いる方法や、反応性エッチングや反
応性イオンビームエッチングなどのドライエッチングを
行う方法などにより除去し、完全空乏型のトランジスタ
を作りこみたい領域の単結晶シリコン層２０６ａを３０
ｎｍ〜１００ｎｍまでの範囲の一定の膜厚に形成した。

【００６４】次に、図８（ａ）に示すように、フォトリ
ソグラフィ工程、エッチング工程等により、所定パター
ンの半導体層１ａを形成する。すなわち、データ線６ａ
の下で容量線３ｂが形成される領域および走査線３ａに
沿って容量線３ｂが形成される領域には、画素スイッチ
ング用ＴＦＴ３０を構成する半導体層１ａから延設され
た第１蓄積容量電極１ｆを形成する。なお、図８には、
第１蓄積容量電極１ｆは図示していない。

【００６５】次に、図８（ｂ）に示すように、半導体層
１ａを約８５０〜１３００℃の温度、好ましくは約１０
００℃の温度で７２分程度熱酸化し、約６０ｎｍの比較
的薄い厚さの熱酸化半導体膜を形成することによりゲー
ト絶縁膜２を形成する。この結果、半導体層１ａの厚さ
は、約３０〜１７０ｎｍの厚さ、ゲート絶縁膜２の厚さ
は、約６０ｎｍの厚さとなる。

【００６６】次に、図９〜図１３を参照して、ゲート絶
縁膜２が形成された支持基板１０ＡからＴＦＴアレイ基
板１０を製造する方法について説明する。なお、図９〜
図１３は、各工程におけるＴＦＴアレイ基板の一部分
を、図３に示した断面図に対応させて示した工程図であ
る。また、図９から図１３は、図４から図８と異なる縮
尺で示してある。

【００６７】図９（ａ）に示すように、ゲート絶縁膜２
が形成された支持基板１０ＡにおけるＮチャネルの半導
体層１ａに対応する位置に、レジスト膜３０１を形成
し、Ｐチャネルの半導体層１ａにＰなどのＶ族元素のド
ーパント３０２を低濃度で（例えば、Ｐイオンを７０ｋ
ｅＶの加速電圧、２×１０¹¹／ｃｍ²のドーズ量にて）
ドープする。

【００６８】次に、図９（ｂ）に示すように、図示を省
略するＰチャネルの半導体層１ａに対応する位置にレジ
スト膜を形成し、Ｎチャネルの半導体層１ａにＢなどの
III族元素のドーパント３０３を低濃度で（例えば、Ｂ
イオンを３５ｋｅＶの加速電圧、１×１０¹²／ｃｍ²の
ドーズ量にて）ドープする。

【００６９】次に、図９（ｃ）に示すように、Ｐチャネ
ル、Ｎチャネル毎に、半導体層１ａのチャネル領域１
ａ’の端部を除く支持基板１０Ａの表面にレジスト膜３
０５を形成し、Ｐチャネルには、図７（ａ）に示した工
程の約１〜１０倍のドーズ量でＰなどのＶ族元素のドー
パント３０６をドープし、Ｎチャネルには、図７（ｂ）
に示した工程の約１〜１０倍のドーズ量でＢなどのIII
族元素のドーパント３０６をドープする。

【００７０】次に、図９（ｄ）に示すように、半導体層
１ａを延設してなる第１蓄積容量電極１ｆを低抵抗化す
るため、支持基板１０Ａの表面の走査線３ａ（ゲート電
極）に対応する部分にレジスト膜３０７（走査線３ａよ
りも幅が広い）を形成し、これをマスクとしてその上か
らＰなどのＶ族元素のドーパント３０８を低濃度で（例
えば、Ｐイオンを７０ｋｅＶの加速電圧、３×１０¹４
／ｃｍ²のドーズ量にて）ドープする。

【００７１】次に、図１０（ａ）に示すように、反応性
エッチングや反応性イオンビームエッチングなどのドラ
イエッチング、あるいはウエットエッチングにより、第
１層間絶縁膜２０６ｂを貫通して遮光層１１ａに達する
コンタクトホール１３を形成する。コンタクトホール１
３を開孔する際には、図１０（ａ）に示すように、第１
層間絶縁膜２０６ｂを貫通するだけで遮光層１１ａに達
するので、下側貼り合わせ膜１０Ｂと上側貼り合わせ膜
１２との間に位置する単結晶シリコン基板２０８と支持
基板１０Ａとの貼り合わせ界面２２１を貫通する必要は
ない。

【００７２】また、コンタクトホール１３の開孔は、反
応性エッチング、反応性イオンビームエッチングのよう
な異方性を有するドライエッチングにより行った方が、
開孔形状をマスク形状とほぼ同じにできるという利点が
ある。ただし、異方性を有するドライエッチングとウエ
ットエッチングとを組み合わせて開孔すれば、コンタク
トホール１３の形状をテーパ状にすることができるの
で、配線接続時の断線を防止できるという利点が得られ
る。

【００７３】次に、図１０（ｂ）に示すように、減圧Ｃ
ＶＤなどによりポリ半導体層３を３５０ｎｍ程度の厚さ
で堆積した後、リン（Ｐ）を熱拡散し、ポリ半導体膜３
を導電化する。又は、Ｐイオンをポリ半導体膜３の成膜
と同時に導入したドープ半導体膜を用いてもよい。これ
により、ポリ半導体層３の導電性を高めることができ
る。

【００７４】次に、図１０（ｃ）に示すように、レジス
トマスクを用いたフォトリソグラフィ工程、エッチング
工程などにより、所定パターンの走査線３ａと共に容量
線３ｂを形成する。なお、この後、支持基板１０Ａの裏
面に残存するポリ半導体膜を支持基板１０Ａの表面をレ
ジスト膜で覆ってエッチングにより除去する。

【００７５】次に、図１０（ｄ）に示すように、半導体
層１ａにＰチャネルのＬＤＤ領域を形成するために、Ｎ
チャネルの半導体層１ａに対応する位置をレジスト膜３
０９で覆い、走査線３ａ（ゲート電極）を拡散マスクと
して、まずＢなどのIII族元素のドーパント３１０を低
濃度で（例えば、ＢＦ２イオンを９０ｋｅＶの加速電
圧、３×１０¹³／ｃｍ²のドーズ量にて）ドープし、Ｐ
チャネルの低濃度ソース領域１ｂ及び低濃度ドレイン領
域１ｃを形成する。

【００７６】続いて、図１０（ｅ）に示すように、半導
体層１ａにＰチャネルの高濃度ソース領域１ｄおよび高
濃度ドレイン領域１ｅを形成するために、Ｎチャネルの
半導体層１ａに対応する位置をレジスト膜３０９で覆っ
た状態で、かつ、走査線３ａよりも幅の広いマスク（図
示せず）でレジスト層をＰチャネルに対応する走査線３
ａ上に形成した状態で、ＢなどのIII族元素のドーパン
ト３１１を高濃度で（例えば、ＢＦ²イオンを９０ｋｅ
Ｖの加速電圧、２×１０¹⁵／ｃｍ²のドーズ量にて）ド
ープする。

【００７７】次に、図１１（ａ）に示すように、半導体
層１ａにＮチャネルのＬＤＤ領域を形成するために、Ｐ
チャネルの半導体層１ａに対応する位置をレジスト膜
（図示せず）で覆い、走査線３ａ（ゲート電極）を拡散
マスクとして、ＰなどのＶ族元素のドーパント６０を低
濃度で（例えば、Ｐイオンを７０ｋｅＶの加速電圧、６
×１０¹²／ｃｍ²のドーズ量にて）ドープし、Ｎチャネ
ルの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ
を形成する。

【００７８】続いて、図１１（ｂ）に示すように、半導
体層１ａにＮチャネルの高濃度ソース領域１ｄ及び高濃
度ドレイン領域１ｅを形成するために、走査線３ａより
も幅の広いマスクでレジスト６２をＮチャネルに対応す
る走査線３ａ上に形成した後、ＰなどのＶ族元素のドー
パント６１を高濃度で（例えば、Ｐイオンを７０ｋｅＶ
の加速電圧、４×１０¹⁵／ｃｍ²のドーズ量にて）ドー
プする。

【００７９】次に、図１１（ｃ）に示すように、画素ス
イッチング用ＴＦＴ３０における走査線３ａと共に容量
線３ｂ及び走査線３ａを覆うように、例えば、常圧又は
減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳ
Ｇ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化
半導体膜や酸化半導体膜等からなる第２層間絶縁膜４を
形成する。第２層間絶縁膜４の膜厚は、約５００〜１５
００ｎｍが好ましく、更に８００ｎｍがより好ましい。

【００８０】この後、高濃度ソース領域１ｄ及び高濃度
ドレイン領域１ｅを活性化するために約８５０℃のアニ
ール処理を２０分程度行う。

【００８１】次に、図１１（ｄ）に示すように、データ
線３１に対するコンタクトホール５を、反応性エッチン
グ、反応性イオンビームエッチング等のドライエッチン
グにより或いはウエットエッチングにより形成する。ま
た、走査線３ａや容量線３ｂを図示しない配線と接続す
るためのコンタクトホールも、コンタクトホール５と同
一の工程により第２層間絶縁膜４に開孔する。

【００８２】次に、図１２（ａ）に示すように、第２層
間絶縁膜４の上に、スパッタ処理等により、遮光性のＡ
ｌ等の低抵抗金属や金属シリサイド等を金属膜６とし
て、約１００〜７００ｎｍの厚さ、好ましくは約３５０
ｎｍに堆積した後、図１２（ｂ）に示すように、フォト
リソグラフィ工程、エッチング工程等により、データ線
６ａを形成する。

【００８３】次に、図１２（ｃ）に示すように、データ
線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法
やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、
ＢＰＳＧなどのシリケートガラス膜、窒化半導体膜や酸
化半導体膜等からなる第３層間絶縁膜７を形成する。第
３層間絶縁膜７の膜厚は、約５００〜１５００ｎｍが好
ましく、更に８００ｎｍがより好ましい。

【００８４】次に、図１３（ａ）に示すように、画素ス
イッチング用ＴＦＴ３０において、画素電極９ａと高濃
度ドレイン領域１ｅとを電気的に接続するためのコンタ
クトホール８を、反応性エッチング、反応性イオンビー
ムエッチング等のドライエッチングにより形成する。

【００８５】次に、図１３（ｂ）に示すように、第３層
間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ等の
透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積
した後、図１３（ｃ）に示すように、フォトリソグラフ
ィ工程、エッチング工程等により、画素電極９ａを形成
する。なお、本実施形態の電気光学装置を反射型電気光
学装置とする場合には、Ａｌ等の反射率の高い不透明な
材料から画素電極９ａを形成してもよい。

【００８６】続いて、画素電極９ａの上にポリイミド系
の配向膜の塗布液を塗布し、その後、所定のプレティル
ト角を持つように、且つ所定方向にラビング処理を施す
こと等により、配向膜１６が形成される。以上のように
して、図３に示すＴＦＴアレイ基板１０が製造される。

【００８７】次に、対向基板２０の製造方法及びＴＦＴ
アレイ基板１０と対向基板２０とから液晶装置を製造す
る方法について説明する。図３に示した対向基板２０を
製造するには、基板本体２０Ａとしてガラス基板等の光
透過性基板を用意し、基板本体２０Ａの表面上に、対向
基板遮光層２３を形成する。対向基板遮光層２３は、例
えばＣｒ、Ｎｉ、Ａｌなどの金属材料をスパッタリング
した後、フォトリソグラフィ工程、エッチング工程を経
て形成される。なお、対向基板遮光層２３は、上記の金
属材料の他、カーボンやＴｉなどをフォトレジストに分
散させた樹脂ブラックなどの材料から形成してもよい。

【００８８】その後、基板本体２０Ａの表面上の全面に
スパッタリング法などにより、ＩＴＯ等の透明導電性薄
膜を約５０〜２００ｎｍの厚さに堆積することにより、
対向電極２１を形成する。さらに、対向電極２１の表面
上の全面にポリイミドなどの配向膜の塗布液を塗布した
後、所定のプレティルト角を持つように、且つ所定方向
にラビング処理を施すこと等により、配向膜２２を形成
する。以上のようにして、図１に示す対向基板２０が製
造される。

【００８９】その後、上述のように製造されたＴＦＴア
レイ基板１０と対向基板２０とを、配向膜１６と配向膜
２２とが互いに対向するようにシール材により貼り合わ
せて短冊状に切断することにより、切断面に注入口を開
口させる。そして、真空吸引法などの方法により、両基
板間の空間に、例えば複数種類のネマティック液晶を混
合してなる液晶を吸引して注入し、所定の厚みを有する
液晶層５０を形成して、注入口を封止剤で封止する。最
後に、切断することにより個々のデバイスに分断し、上
記構造の液晶装置が製造される。

【００９０】本実施形態の液晶装置の製造方法では、単
結晶シリコン基板２０８の支持基板１０Ａと貼り合わさ
れる側の面に、単結晶シリコン層２０６ａと第１層間絶
縁膜２０６ｂと遮光層１１ａと上側貼り合わせ膜１２と
を順次形成し、その後、支持基板１０Ａ上に単結晶シリ
コン基板２０８を貼り合わせて複合基板を形成するの
で、遮光層１１ａは、単結晶シリコン基板２０８と支持
基板１０Ａとの貼り合わせ界面２２１よりも上側に形成
されることになり、第１層間絶縁膜２０６ｂを貫通して
遮光層１１ａに達するコンタクトホール１３をウエット
エッチングを用いて形成する工程において、貼り合わせ
界面２２１を貫通させる必要はない。したがって、コン
タクトホール１３をウエットエッチングを用いて形成す
る際に、貼り合わせ界面２２１からエッチング液が浸透
するという不都合が発生しない。このため、歩留まりよ
く製造することができ、高い信頼性を有する液晶装置が
得られる。

【００９１】また、本実施形態の液晶装置の製造方法
は、単結晶シリコン基板２０８の支持基板１０Ａと貼り
合わされる側の面を陽極化成することにより、多孔質層
２０８ａを形成する工程と、多孔質層２０８ａ上に、単
結晶シリコン層２０６ａをエピタキシャル成長させる工
程と、単結晶シリコン層２０６ａの表面を酸化すること
により、第１層間絶縁膜２０６ｂを形成する工程と、第
１層間絶縁膜２０６ｂ上に遮光層１１ａと上側貼り合わ
せ膜１２とを順次形成する工程と、支持基板１０Ａ上に
単結晶シリコン基板２０８を貼り合わせて複合基板を形
成する工程と、単結晶シリコン基板２０８を多孔質層２
０８ａ内で分離することにより前記複合基板から単結晶
シリコン基板２０８を剥離する工程とを備えているの
で、絶縁体層１２Ａを形成する工程において、例えば、
６００℃程度の温度で処理したとしても、単結晶シリコ
ン基板２０８が多孔質層２０８ａ内で分離してしまうこ
とはない。

【００９２】したがって、本実施形態の液晶装置の製造
方法においては、複合基板から単結晶シリコン基板２０
８を剥離する工程よりも前の工程である上側貼り合わせ
膜１２となる絶縁体層１２Ａを形成する工程の温度の制
約を緩和することができ、高品質な上側貼り合わせ膜１
２が得られる。この結果、本実施形態の液晶装置の製造
方法によれば、高品質な上側貼り合わせ膜１２によって
遮光層１１ａが覆われた高い信頼性を有する液晶装置が
得られる。

【００９３】また、本実施形態の液晶装置の製造方法に
おいては、上側貼り合わせ膜１２上をＣＭＰを用いて平
坦化するので、上側貼り合わせ膜１２上を容易に精度よ
く平坦化することができ、単結晶シリコン基板２０８と
支持基板１０Ａとの密着性を高めることができ、単結晶
シリコン基板２０８と支持基板１０Ａとを容易に精度よ
く貼り合わせることができる。

【００９４】また、本実施形態の液晶装置では、遮光層
１１ａが単結晶シリコン基板２０８と支持基板１０Ａと
の貼り合わせ界面２２１よりも上側に位置し、遮光層１
１ａよりも上側に位置する半導体層１ａと遮光層１１ａ
との間には貼り合わせ界面２２１が存在しないため、半
導体層１ａと遮光層１１ａとの間の距離に、単結晶シリ
コン基板２０８と支持基板１０Ａとを貼り合わせる際に
必要な厚みに相当する距離が含まれることはない。

【００９５】したがって、半導体層１ａと遮光層１１ａ
との間の距離、すなわち第１層間絶縁膜２０６ｂの厚み
を、半導体層１ａと遮光層１１ａとを絶縁することが可
能な範囲で薄くすることができる。このことにより、半
導体層１ａと遮光層１１ａとの距離を接近させることが
でき、遮光層１１ａをバックゲートとして積極的に使用
することが可能となる。

【００９６】本実施形態の液晶装置においては、第１層
間絶縁膜２０６ｂの厚みを、３０ｎｍ〜２００ｎｍの範
囲としたので、半導体層１ａと遮光層１１ａとを確実に
絶縁することができるとともに、遮光層１１ａの電位を
制御することによって、オフリーク電流を低減すること
やオン電流を増加させることができ、より一層優れた液
晶装置とすることができる。

【００９７】なお、本発明においては、本実施形態に示
した例のように、単結晶シリコン基板２０８と支持基板
１０Ａとの密着性を高めるために、支持基板１０Ａの単
結晶シリコン基板２０８と貼り合わされる側の表面に
は、上側貼り合わせ膜１２と同様の材質からなる下側貼
り合わせ膜１０Ｂが形成されていることが望ましいが、
下側貼り合わせ膜１０Ｂが形成されていなくてもよい。

【００９８】また、本実施形態においては、選択酸化用
マスクパターン２０９ａは、シリコンナイトライドから
なるものとしたが、他の無機膜やフォトレジストなどの
有機膜であってもよい。さらに、本発明の技術範囲は、
上記の実施形態に限定されるものではなく、本発明の趣
旨を逸脱しない範囲において種々の変更を加えることが
可能である。例えば、図１〜図１３を用いて説明した液
晶装置の具体的な構成は、ほんの一例に過ぎず、その
他、種々の構成を有する液晶装置に本発明を適用するこ
とができる。

【００９９】

【発明の効果】以上説明したように、本発明の電気光学
装置の製造方法によれば、遮光層が、支持基板と半導体
基板との貼り合わせ界面よりも上側に位置するので、遮
光層よりも上側に形成された部材を貫通して遮光層に達
するコンタクトホールを備える場合に、コンタクトホー
ルが半導体基板と支持基板との貼り合わせ界面を貫通し
ないものとなる。したがって、このコンタクトホールを
ウエットエッチングを用いて形成する際には、従来の電
気光学装置のように、半導体基板と支持基板との貼り合
わせ界面からエッチング液が浸透するという不都合は発
生しない。

【０１００】また、本発明の電気光学装置の製造方法
は、半導体基板の支持基板と貼り合わされる側の面を陽
極化成することにより、多孔質層を形成する工程と、前
記多孔質層上に単結晶半導体層をエピタキシャル成長さ
せる工程と、前記単結晶半導体層の表面を酸化すること
により第１絶縁体層を形成する工程と、前記第１絶縁体
層上に遮光層と第２絶縁体層とを順次形成する工程と、
前記支持基板上に前記半導体基板を貼り合わせて前記複
合基板を形成する工程と、前記半導体基板を前記多孔質
層内で分離することにより前記複合基板から前記半導体
基板を剥離する工程とを備えているので、複合基板から
半導体基板を剥離する工程よりも前の工程である第２絶
縁体層を形成する工程における温度の制約を緩和するこ
とができ、高品質な第２絶縁体層を得ることができる。
この結果、本実施形態の液晶装置の製造方法によれば、
高品質な第２絶縁体層によって遮光層が覆われた高い信
頼性を有する液晶装置が得られる。

【０１０１】また、遮光層が、支持基板と半導体基板と
の貼り合わせ界面よりも上側に位置しているので、半導
体層と遮光層との間には貼り合わせ界面が存在しないこ
とになり、半導体層と遮光層との間の距離を半導体層と
遮光層とを絶縁することが可能な範囲で短くすることが
できる。したがって、半導体層と遮光層とを接近させる
ことができ、遮光層をバックゲートとして積極的に使用
することが可能となり、遮光層の電位を制御することに
よって、オフリーク電流を低減することやオン電流を増
加させることができるものとなる。

【図面の簡単な説明】

【図１】 本発明の電気光学装置の一例である液晶装置
の画素部（表示領域）を構成するマトリクス状に形成さ
れた複数の画素における各種素子、配線等の等価回路で
ある。

【図２】 データ線、走査線、画素電極、遮光層等が形
成されたＴＦＴアレイ基板の相隣接する複数の画素群を
拡大して示す平面図である。

【図３】 図２のＡ−Ａ’断面図である。

【図４】 液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その１）である。

【図５】 液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その２）である。

【図６】 液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その３）である。

【図７】 液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その４）である。

【図８】 液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その５）である。

【図９】 液晶装置の一実施形態の製造プロセスを順を
追って示す工程図（その６）である。

【図１０】 液晶装置の一実施形態の製造プロセスを順
を追って示す工程図（その７）である。

【図１１】 液晶装置の一実施形態の製造プロセスを順
を追って示す工程図（その８）である。

【図１２】 液晶装置の一実施形態の製造プロセスを順
を追って示す工程図（その９）である。

【図１３】 液晶装置の一実施形態の製造プロセスを順
を追って示す工程図（その１０）である。

【符号の説明】

１ａ 半導体層 １ａ’ チャネル領域 １ｂ 低濃度ソース領域（ソース側ＬＤＤ領域） １ｃ 低濃度ドレイン領域（ドレイン側ＬＤＤ領域） １ｄ 高濃度ソース領域 １ｅ 高濃度ドレイン領域 １０ ＴＦＴアレイ基板 １０Ａ 支持基板 １１ａ 遮光層 １２ 上側貼り合わせ膜（第２絶縁体層） １３ コンタクトホール ２０６ａ 単結晶シリコン層（単結晶半導体層） ２０６ｂ 第１層間絶縁膜（第１絶縁体層） ２０８ 単結晶シリコン基板（半導体基板） ２２１ 貼り合わせ界面

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２７Ｄ Ｆターム(参考） 2H092 GA12 GA25 GA29 GA34 GA35 GA42 GA43 GA46 GA60 HA02 JA24 JA28 JA34 JA35 NA27 NA29 5C094 AA42 AA43 BA03 BA43 CA19 DA15 EA04 EA07 ED15 GB10 JA08 5F110 AA06 AA07 AA30 BB01 CC02 DD03 DD13 EE09 EE30 FF02 FF23 GG02 GG12 GG25 GG32 GG34 GG41 HJ01 HJ04 HJ23 HL03 HL05 HM15 NN03 NN22 NN23 NN24 NN25 NN26 NN42 NN44 NN46 NN47 NN72 NN73 QQ11 QQ17 QQ19 5G435 AA17 BB12 CC09 KK05 KK09

Claims (4)

【特許請求の範囲】
1. 【請求項１】 支持基板上に半導体基板を貼り合わせて
   なる複合基板を用いた電気光学装置の製造方法であっ
   て、 前記半導体基板の前記支持基板と貼り合わされる側の面
   を陽極化成することにより、多孔質層を形成する工程
   と、 前記多孔質層上に単結晶半導体層をエピタキシャル成長
   させる工程と、 前記単結晶半導体層の表面を酸化することにより第１絶
   縁体層を形成する工程と、 前記第１絶縁体層上に遮光層と第２絶縁体層とを順次形
   成する工程と、 前記支持基板上に前記半導体基板を貼り合わせて前記複
   合基板を形成する工程と、 前記半導体基板を前記多孔質層内で分離することにより
   前記複合基板から前記半導体基板を剥離する工程と、 前記単結晶半導体層をパターニングする工程と、 前記第１絶縁体層を貫通して前記遮光層に達するコンタ
   クトホールを形成する工程とを備えていることを特徴と
   する電気光学装置の製造方法。
2. 【請求項２】 前記第１絶縁体層を貫通して前記遮光層
   に達するコンタクトホールをウェットエッチングを用い
   て形成することを特徴とする請求項１に記載の電気光学
   装置の製造方法。
3. 【請求項３】 前記第１絶縁体層の厚みを、３０ｎｍな
   いし２００ｎｍの範囲となるように形成することを特徴
   とする請求項１または請求項２に記載の電気光学装置の
   製造方法。
4. 【請求項４】 前記第２絶縁体層上を化学的機械研磨法
   を用いて平坦化した後、前記支持基板上に前記半導体基
   板を貼り合わせることを特徴とする請求項１ないし請求
   項３に記載の電気光学装置の製造方法。