[go: up one dir, main page]

JP2003264334A - 半導体レーザ素子及び半導体レーザモジュール - Google Patents

半導体レーザ素子及び半導体レーザモジュール

Info

Publication number
JP2003264334A
JP2003264334A JP2002063580A JP2002063580A JP2003264334A JP 2003264334 A JP2003264334 A JP 2003264334A JP 2002063580 A JP2002063580 A JP 2002063580A JP 2002063580 A JP2002063580 A JP 2002063580A JP 2003264334 A JP2003264334 A JP 2003264334A
Authority
JP
Japan
Prior art keywords
semiconductor laser
layer
semiconductor
laser device
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002063580A
Other languages
English (en)
Other versions
JP2003264334A5 (ja
Inventor
Atsushi Nakamura
厚 中村
Kiyomi Ikemoto
喜代美 池本
正一 ▲高▼橋
Shoichi Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002063580A priority Critical patent/JP2003264334A/ja
Priority to US10/331,636 priority patent/US6798807B2/en
Priority to US10/391,749 priority patent/US6873636B2/en
Publication of JP2003264334A publication Critical patent/JP2003264334A/ja
Publication of JP2003264334A5 publication Critical patent/JP2003264334A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02216—Butterfly-type, i.e. with electrode pins extending horizontally from the housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H01S5/02326—Arrangements for relative positioning of laser diodes and optical components, e.g. grooves in the mount to fix optical fibres or lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
    • H01S5/06226—Modulation at ultra-high frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H01S5/2277—Buried mesa structure ; Striped active layer mesa created by etching double channel planar buried heterostructure [DCPBH] laser
    • H10W90/754—

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 高速変調が可能な低容量構造の半導体レーザ
素子の提供。 【解決手段】 半導体基板と、半導体基板の主面側に多
層に形成され半導体基板と電気的に分離されかつ下層の
第１導電型の半導体層と上層の第２導電型の半導体層間
に挟まれる活性層を中層に含む多層成長層と、活性層に
到達することなく多層結晶層の表面に設けられる２本の
溝の間に形成されるリッジと、リッジの一側または他側
の溝の外側にリッジに沿って設けられかつ活性層の下層
の半導体層に到達する第１分離溝及び半導体基板の表層
に到達する第２分離溝と、リッジの上面を除いて半導体
基板の主面側に形成される絶縁膜と、一部が前記リッジ
の上面の第２導電型半導体層に接触し第２分離溝を越え
て絶縁膜上に延在する第２の電極と、リッジ上を外れ第
１分離溝側の絶縁膜上に形成され一部が活性層の下の第
１導電型の半導体層に接触する第２の電極とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体レーザ素子の
製造技術及びその半導体レーザ素子を組み込んだ半導体
レーザモジュールの製造技術に係わり、例えば光通信用
半導体レーザの製造技術に適用して有効な技術に関す
る。
【０００２】
【従来の技術】波長分割多重（ＷＤＭ）型光伝送システ
ムにおいては、伝送データ量（トラヒック）の増大によ
り、伝送装置もより高速化が要請されている。例えば、
工業調査会発行「電子材料」2001年11月号、Ｐ31〜Ｐ33
には、１０Ｇｂｐｓ用ＤＷＤＭ（Dense Wavelength Div
ision Multiplexing）用変調器内蔵ＤＦＢ（）レーザが
記載されている。また、この文献には、直接変調ＤＦＢ
−ＬＤ（レーザダイオード）等についても記載されてい
る。
【０００３】また、特開平7-135369号公報には、光通信
の光源となる半導体レーザとして、同一面上に第１及び
第２の電極を配置してフリップチップ実装を可能とし、
かつ素子の浮遊容量を低減して高速動作に対応できる半
導体レーザが開示されている。同文献には、半導体レー
ザ（半導体レーザ素子）のカットオフ周波数ｆは、ｆ＝
１／２πＲＣとなり、この式から素子の容量Ｃの低減が
高速変調を可能とする旨記載されている。また、２つの
電極が基板及び各層を介して対向する通常の半導体レー
ザの容量は、活性層とクラッド層の間にできる接合容量
Ｃｊと、電極間に生ずる浮遊容量Ｃｄとを加算したもの
である旨記載されている。
【０００４】この文献に開示されている半導体レーザに
おいては、半導体レーザが半絶縁性基板上に形成され、
さらにマイナス電極１２とプラス電極２０を同一面上で
電気的に絶縁して配置することにより、電極間に発生す
る浮遊容量が大幅に低減される旨記載されている。
【０００５】
【発明が解決しようとする課題】半導体基板の主面側に
埋め込み層を有する半導体レーザ素子の場合、埋め込み
成長の終点管理が難しく、半導体基板の表面と埋め込み
層の表面が同一表面とはなり難い。また、埋め込み層側
では界面での盛り上がりもある。この結果、ｐｎ接合
（ジャンクション）側を搭載面とするいわゆるジャンク
ションダウン状態では、半導体基板の表面に設けられた
第１の電極と、埋め込み層の表面に設けられた第２の電
極とを共に実装基板の電極部分に接合材を用いて良好な
状態で接続させることは難しく、歩留り低下や実装の信
頼性低下を引き起こす。
【０００６】そこで、本出願人にあっては、半導体レー
ザ素子の表面が平坦となるリッジ構造において、半導体
レーザ素子の表面に第１の電極と第２の電極を配置して
フリップチップ実装を行うことを検討した。即ち、リッ
ジ構造ではリッジ（ストライプ）を形成するため、その
両側に溝が存在するが、その溝の外側の表面はリッジの
表面と同じ高さになっている。
【０００７】図３１乃至図３３は本発明に先立って検討
した高速光通信用の半導体レーザ（半導体レーザ素子）
に係わる図であり、図３１は半導体レーザ素子の模式的
斜視図、図３２はリッジ導波路部分の拡大図、図３３は
半導体レーザ素子の等価回路図である。
【０００８】半導体レーザ素子６０は、半導体基板６１
の主面に活性層を含む多層の半導体層を有し、表面にア
ノード電極７５，裏面にカソード電極７６が設けられた
構造になっている。
【０００９】半導体基板６１は、例えばｎ−ＩｎＰ基板
６１となる。このｎ−ＩｎＰ基板６１上にはｎ−ＩｎＧ
ａＡｌＡｓ層からなる下ＳＣＨ（Separate Comfiment H
eterostructure）層６２、ＩｎＧａＡｌＡｓ層からなる
活性層６３、ｐ−ＩｎＧａＡｌＡｓ層からなる上ＳＣＨ
層６４、ｐ−ＩｎＰ層６５、ｐ−ＩｎＧａＡｓ層６６が
順次積層形成されている。
【００１０】この多層結晶層はその表面に平行に２本の
溝６７が設けられ、この２本の溝６７によって挟まれる
部分でリッジ（ストライプ）６８が形成されている。溝
６７は多層結晶層の最上層であるｐ−ＩｎＧａＡｓ層６
６とその下のｐ−ＩｎＰ層６５がエッチング除去され、
溝６７の底には上ＳＣＨ層６４が露出している。リッジ
６８は２μｍの幅になり、長さは２００μｍになってい
る。
【００１１】リッジ６８の両側面からそれぞれ溝６７を
越え、かつ溝６７の外側のｐ−ＩｎＧａＡｓ層６６上に
掛けてＳｉＯ２膜からなる絶縁膜６９が設けられてい
る。即ち、リッジ６８の上面だけが絶縁膜６９に被われ
ることなく露出する。そして、リッジ６８の上面を形成
するｐ−ＩｎＧａＡｓ層６６に電気的に接触するアノー
ド電極（ｐ電極）７５が、リッジ６８からリッジ６８の
両側の溝６７の外側の縁部分に至る領域まで設けられて
いる。また、アノード電極７５はリッジ６８の中央側は
外側に張り出して広くなり、ワイヤが接続できるワイヤ
ボンディング部７５ａが形成されている（図３１参
照）。また、ｎ−ＩｎＰ基板６１の裏面にはカソード電
極（ｎ電極）７６が設けられている。
【００１２】なお、活性層６３は多重量子井戸（ＭＱ
Ｗ）構造となるとともに、リッジ６８の長手方向に沿っ
てｎ−ＩｎＰ基板６１の表面には回折格子（グレーティ
ング）が設けられて、分布帰還型半導体レーザ（ＤＦＢ
−ＬＤ）を構成している。
【００１３】このような半導体レーザ素子６０において
は、アノード電極７５とカソード電極７６との間に所定
の電圧を印加すると、リッジ６８に対応する活性層６３
の端からレーザ光を出射する。
【００１４】高速変調レーザダイオード（半導体レーザ
素子）は、低容量化が必須である。低容量化を達成する
手段としては、（１）活性層を挟んで電極が対向してい
る構造では、電極面積を小さくするか、電極間の誘電体
を厚くする方法がある。図３１に示す半導体レーザ素子
６０において電極を小さくするためにアノード電極７５
をさらに小さくすると、ワイヤボンディング部７５ａを
さらに小さくしなければならず、ワイヤの接続部分がワ
イヤボンディング部７５ａから一部はみ出す等の問題が
生じ、ワイヤの接続性（ボンディング性）の信頼性が低
くなり、好ましくない。図１７（ｃ）は半導体レーザ素
子６０におけるワイヤボンディング部７５ａの寸法例を
示す。ワイヤは発光特性が損なわれることから、リッジ
部分、即ち、光導波路（共振器）上にはボンディングせ
ず、これから離れた位置、即ち、ワイヤボンディング部
７５ａをボンディングする。容量低減のためにワイヤボ
ンディング部７５ａの面積を小さくするにしても、直径
２５μｍ程度のワイヤの場合、ワイヤボンディング部７
５ａは一辺が８０μｍ程度の四角形領域が必要である。
【００１５】また、半導体レーザ素子６０を裏返して搭
載するジャンクションダウン状態でも、ワイヤボンディ
ング部７５ａの面積縮小は接合材による半導体レーザ素
子６０の接続の信頼性を低下させることになる。また、
前記（２）の電極間の誘電体を厚くする方法では、プロ
セス的にも難しい。
【００１６】図３３（ａ）は図３２の拡大図にも示すよ
うに、半導体レーザ素子６０の等価回路図である。ｐ電
極とｎ電極との間ではレーザダイオードＬＤと並列に容
量Ｃ１と容量Ｃ２が存在する。容量Ｃ１は絶縁膜６９を
挟むｐ電極と上ＳＣＨ層６４との間の容量であり、容量
Ｃ２は活性層６３の容量（接合容量）である。抵抗Ｒ１
はｐ電極と活性層６３間の抵抗であり、抵抗Ｒ２は上Ｓ
ＣＨ層６４（横方向）の抵抗である。抵抗Ｒ２が抵抗Ｒ
１に比較して大幅に大きく、容量Ｃ２が容量Ｃ１に比較
して大幅に大きい場合には、等価回路図は図３３（ｂ）
に示すようにレーザダイオードＬＤに直列に接続される
抵抗Ｒ１と、レーザダイオードＬＤに並列に接続される
容量Ｃ１とで表すことができる。
【００１７】図３１に示す半導体レーザ素子６０では、
容量Ｃ１が大きく、高速光通信用の光源としては適しな
いことが分かる。
【００１８】本発明の目的は、低容量の半導体レーザ素
子を提供することにある。
【００１９】本発明の他の目的は、同一面側にアノード
電極及びカソード電極を有し、かつ低容量な半導体レー
ザ素子を提供することにある。
【００２０】本発明の他の目的は、同一面側にアノード
電極及びカソード電極を有し、かつ電極面積が広い低容
量の半導体レーザ素子を提供することにある。
【００２１】本発明の他の目的は、低容量な半導体レー
ザモジュールを提供することにある。
【００２２】本発明の他の目的は、半導体レーザ素子の
実装の信頼性が高く、かつ低容量な半導体レーザモジュ
ールを提供することにある。
【００２３】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【００２４】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
【００２５】（１）半導体基板と、前記半導体基板の主
面側に多層に形成されるとともに前記半導体基板と電気
的に分離されかつ下層の第１導電型の半導体層と上層の
第２導電型の半導体層間に挟まれる活性層を中層に含む
多層成長層と、前記活性層に到達することなく前記多層
結晶層の表面に設けられる２本の溝の間に形成されるリ
ッジと、前記リッジの一側の溝の外側にリッジに沿って
設けられかつ前記活性層の下層の半導体層に到達する第
１分離溝と、前記リッジの他の一側の溝の外側にリッジ
に沿って設けられかつ前記多層成長層を貫いて前記半導
体基板の表層に到達する第２分離溝と、前記リッジの上
面を除き前記溝，前記第１分離溝，前記第２分離溝，前
記第１分離溝と前記第２分離溝間の多層成長層，前記第
１分離溝の外側の多層成長層及び前記第２分離溝の外側
の多層成長層の各表面を被う絶縁膜と、一部が前記リッ
ジの上面の第２導電型半導体層上に設けられ前記リッジ
の上面から前記第２分離溝を越えて前記第２分離溝の外
側の多層成長層上の絶縁膜上に設けられる第２の電極
と、前記リッジ上を外れ前記第１分離溝側の前記絶縁膜
上に形成され一部が前記活性層の下層の第１導電型の半
導体層に接触する第２の電極とを有することを特徴とす
る。
【００２６】前記多層成長層の最下層の半導体層はその
上層の半導体層と前記半導体基板を電気的に分離するよ
うにＦｅを打ち込んで電気的に高抵抗になっている。前
記第１の電極は前記第１分離溝の外側の多層成長層上の
絶縁膜上に形成される平坦部分と、この平坦部分に連な
るとともに前記平坦部分領域に設けられ前記活性層の下
層に到達するコンタクト部分とからなっている。前記第
１分離溝と前記第２分離溝との間に延在する前記活性層
の長さは４０μｍ前後である。
【００２７】このような半導体レーザ素子を組み込んだ
半導体レーザモジュールは、複数の外部電極端子を有す
るパッケージと、前記パッケージ内に封止される支持基
板と、前記支持基板上に固定され前記パッケージ内に封
止される半導体レーザ素子と、前記パッケージ内におい
て前記半導体レーザ素子の各電極と前記外部電極端子を
電気的に接続する接続手段と、前記パッケージケースの
内外に亘って延在するとともに内端は前記半導体レーザ
素子の出射面に対面して前記半導体レーザ素子から出射
されるレーザ光を取り込む光ファイバとを有する半導体
レーザモジュールである。また、前記支持基板は上面に
所定の配線パターンが形成され、前記半導体レーザ素子
は前記支持基板にジャンクションダウン状態でフリップ
チップ実装され、前記パッケージは絶縁性樹脂からなる
箱型のパッケージ本体とこのパッケージ本体を塞ぐキャ
ップとで構成され、前記外部電極端子は前記パッケージ
本体の内外に亘って延在し、前記支持基板は前記外部電
極端子の一部上に固定され、前記支持基板の配線と前記
外部電極端子の内端部分は導電性のワイヤで接続されて
いる。
【００２８】このように、半導体レーザ素子は、容量が
形成される部分は第１分離溝と第２分離溝との間の狭い
領域に対面する部分であり、半導体レーザ素子の主面に
設けられる第１及び第２の電極の面積に依存しないた
め、容量低減が達成でき、高速変調が可能な半導体レー
ザ素子及び半導体レーザモジュールを提供することがで
きる。
【００２９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。なお、発明の実施の形態を
説明するための全図において、同一機能を有するものは
同一符号を付け、その繰り返しの説明は省略する。
【００３０】（実施形態１）図１乃至図２５は本発明の
一実施形態（実施形態１）である半導体レーザ素子に係
わる図である。図１乃至図４は半導体レーザ素子に係わ
る図であり、図５乃至図１６は半導体レーザ素子の製造
方法に係わる図であり、図１８乃至図２５は半導体レー
ザモジュールに係わる図である。
【００３１】本実施形態１の半導体レーザ素子１は、図
１乃至図３に示すように、半導体基板２の主面に活性層
を含む多層の半導体層を有し、上面（主面）に第２の電
極としてアノード電極（ｐ電極）２５と、第１の電極と
してカソード電極（ｎ電極）２６が設けられ、裏面にメ
タライズ層２７が設けられている。活性層を含む多層の
半導体層の一部は発光部（第１領域）を構成し、ｐ電極
は第２領域を構成し、ｎ電極は第３領域を構成する。
【００３２】アノード電極２５及びカソード電極２６の
それぞれの平坦部分は同一平面上に設けられている。メ
タライズ層２７は半導体レーザ素子１を実装基板等に固
定する際使用される接合材との濡れ性が良好な金属層で
ある。また、半導体レーザ素子１の一面、即ち前方出射
面には図示しないが例えば反射率が１％以下となる反射
膜が形成され、後方出射面には反射率が９０％以上の反
射膜が形成されている。半導体レーザ素子１の手前側の
出射面の結晶面は（０，バー１，バー１）面になってい
る。
【００３３】半導体基板２は、図１及び図２に示すよう
に、例えばｎ−ＩｎＰ基板２となる。この半導体基板２
上には多層成長層が形成されている。即ち、半導体基板
２の主面には、鉄（Ｆｅ）をドープしたＦｅ−ＩｎＰ層
（高抵抗層）３、ｎ−ＩｎＰ層（第１半導体層）４、ｎ
−ＩｎＧａＡｌＡｓ層からなる下ＳＣＨ層（第４半導体
層）５、ＩｎＧａＡｌＡｓ層からなる活性層６、ｐ−Ｉ
ｎＧａＡｌＡｓ層からなる上ＳＣＨ層（第５半導体層）
７、ｐ−ＩｎＰ層（第２半導体層）８、ｐ−ＩｎＧａＡ
ｓ層（第３半導体層）９が順次積層形成されている。Ｆ
ｅ−ＩｎＰ層３は高抵抗層となり、その上の多層成長層
と半導体基板２を電気的に分離させている。活性層６
は、ＩｎＧａＡｌＡｓ層を井戸層とし、ＩｎＧａＡｓＰ
層を障壁層とする多重量子井戸（ＭＱＷ）構造となって
いる。例えば、井戸層は６ｎｍの厚さとなり、障壁層は
１０ｎｍの厚さとなり、ＩｎＧａＡｌＡｓ層は５〜１０
層となる。活性層はその一部がレーザ発振する共振器
（光導波路）を構成する。また、半導体基板２の主面は
平坦であり、この平坦面上に形成された多層成長層の表
面、即ちｐ−ＩｎＧａＡｓ層９の表面は平坦な面になっ
ている。
【００３４】多層成長層は、その表面に平行に２本の溝
１５が設けられ、この２本の溝１５によって挟まれる突
条部分でリッジ（ストライプ）１６が形成されている。
溝１５は多層結晶層の最上層であるｐ−ＩｎＧａＡｓ層
９とその下のｐ−ＩｎＰ層８がエッチング除去され、溝
１５の底には上ＳＣＨ層７が露出している。リッジ１６
は、例えば２μｍの幅になり、長さは、例えば２００μ
ｍになっている。半導体レーザ素子１は、例えば幅４０
０μｍ、長さ２００μｍ、厚さ１００μｍとなってい
る。また、図示はしないが、半導体基板２の主面にはリ
ッジ１６に沿って回折格子（グレーティング）が設けら
れ、半導体レーザ素子１は分布帰還型半導体レーザとな
っている。
【００３５】図１乃至図３に示すように、リッジ１６及
び両側の溝１５を含む部分の一側には、第１分離溝３１
が設けられ、他の一側には第２分離溝３２／形成されて
いる。リッジ１６及び両側の溝１５さらには溝１５と分
離溝との間の平坦部分を含む部分（以下分離溝間領域３
３と呼称）の左側（一側）には第１分離溝３１が設けら
れ、右側（他の一側）には第２分離溝３２が設けられて
いる。
【００３６】第１分離溝３１の外側から半導体レーザ素
子１の左端に亘る表面部分は平坦面３４になり、第２分
離溝３２の外側から半導体レーザ素子１の右端に亘る表
面部分は平坦面３５になっている。リッジ１６の一側面
から平坦面３４に亘り、またリッジ１６の他の一側面か
ら平坦面３５に亘って絶縁膜１０が設けられている。こ
の絶縁膜１０はリッジ１６の表面、即ちｐ−ＩｎＧａＡ
ｓ層９の表面以外の半導体レーザ素子１の表面（主面）
を被う。絶縁膜１０は、例えばＳｉＯ２膜で形成されて
いる。
【００３７】また、リッジ１６の上面を形成するｐ−Ｉ
ｎＧａＡｓ層９に電気的に接触するアノード電極（ｐ電
極）２５が、平坦面３５から第２分離溝３２，溝１５，
リッジ１６，溝１５を越えて第１分離溝３１の近傍まで
形成されている。アノード電極２５は第２分離溝３２部
分では細い電極部分２５ａで繋がっている。また、平坦
面３４上にはカソード電極２６が形成されている。この
カソード電極２６は、平坦面３４部分に設けられたコン
タクト孔３６の表面にも設けられている。このコンタク
ト孔３６は、活性層６の下層の下ＳＣＨ層５に到達する
ように設けられていることから、カソード電極２６はコ
ンタクト孔３６の表面を被うように形成されたコンタク
ト部２６ａを介して下ＳＣＨ層５に電気的に接続されて
いる。アノード電極２５及びカソード電極２６は平坦な
ｐ−ＩｎＧａＡｓ層９の表面に形成された絶縁膜１０上
に形成されることから、アノード電極２５及びカソード
電極２６は同一平面上に位置する関係になっている。
【００３８】第１分離溝３１及び第２分離溝３２は半導
体レーザ素子１の主面においてその奥行き方向（長さ方
向）に全域に亘ってエッチングによって形成されてい
る。第１分離溝３１は多層成長層の最上層のｐ−ＩｎＧ
ａＡｓ層９から活性層６を越えて下ＳＣＨ層５の途中深
さまで設けられ、第２分離溝３２は最上層のｐ−ＩｎＧ
ａＡｓ層９から活性層６及びＦｅ−ＩｎＰ層３を越えて
半導体基板２の途中深さまで設けられている。
【００３９】第１分離溝３１及び第２分離溝３２の存在
により、図２に示すように、分離溝間領域３３における
活性層６の幅Ｗは、例えば３０〜４０μｍ程度となる。
即ち、一例を挙げるならば、リッジ１６の幅は２μｍ、
両側の溝１５の幅は１０μｍである。この活性層６の幅
Ｗが短くなることによって、ｐｎ接合による容量の低減
が図れるとともに、絶縁膜を介在させる部分の浮遊容量
を低減することができる。
【００４０】また、平坦面３４上に形成されたカソード
電極２６及び平坦面３５上に形成されたアノード電極２
５は、半導体レーザ素子１がジャンクションアップ状態
で基板に搭載されるときは、ワイヤを接続するワイヤボ
ンディング部になり、半導体レーザ素子１がジャンクシ
ョンダウン状態で基板に接合材を介して搭載されるとき
は、接合材が接続される接合部になる。
【００４１】このような半導体レーザ素子１において
は、アノード電極２５とカソード電極２６との間に所定
の電圧を印加すると、リッジ１６に対応する活性層６の
端からレーザ光を出射する。
【００４２】図４（ａ）は半導体レーザ素子１の等価回
路図である。この等価回路において、Ｒ１はｐ電極と活
性層間の抵抗、Ｒ２は上ＳＣＨ層７（横方向）の抵抗、
Ｃ１は絶縁膜（ＳｉＯ２膜）１０を挟むｐ電極とカソー
ド電極２６との間の容量（第１分離溝３１と第２分離溝
３２との間Ｗのみ）、活性層６のｐｎ接合部分の容量
（ただし第１分離溝３１と第２分離溝３２との間Ｗ部
分）、Ｒ３はｎ−ＩｎＰ層４とｎ−ＩｎＰ基板２（半導
体基板２）の間のＦｅ−ＩｎＰ層３の抵抗（第２分離溝
３２の右側の部分）、Ｒ４はｎ−ＩｎＰ層４とｎ−Ｉｎ
Ｐ基板２（半導体基板２）の間のＦｅ−ＩｎＰ層３の抵
抗（第２分離溝３２の左側の部分）、Ｃ３は絶縁膜１０
を挟むｐ電極とカソード電極２６との間の容量（第１分
離溝３１と第２分離溝３２との間Ｗを除いた部分）、Ｃ
４は活性層の容量（第１分離溝３１と第２分離溝３２と
の間Ｗを除いた部分）、Ｃ５はｎ−ＩｎＰ層４とｎ−Ｉ
ｎＰ基板２（半導体基板２）の間のＦｅ−ＩｎＰ層３の
容量（第２分離溝３２の右側の部分）、Ｃ６はｎ−Ｉｎ
Ｐ層４とｎ−ＩｎＰ基板２（半導体基板２）の間のＦｅ
−ＩｎＰ層３の容量（第２分離溝３２の左側の部分）で
ある。
【００４３】抵抗Ｒ２が抵抗Ｒ１に比較して大幅に大き
く、容量Ｃ２が容量Ｃ１に比較して大幅に大きい場合に
は、Ｒ２及びＣ２は無視できる。また、Ｆｅのドーピン
グ密度が２×１０１８ｃｍ−３のとき、ＦｅドープＩｎ
Ｐの抵抗率は１×１０１８〔Ω・ｃｍ〕以上であるの
で、Ｒ３及びＲ４の抵抗を無視すると近似的に図４
（ｂ）のように表すことができる。ＦｅドープＩｎＰの
厚さが５μｍ程度であれば、Ｃ５及びＣ６の容量はＣ３
よりも小さくなるので、高周波特性に対するＣ３の影響
が小さくなる。
【００４４】本実施形態１の半導体レーザ素子１は容量
低減により、高周波特性が良好になり、高速通信に適し
た半導体レーザ素子となる。
【００４５】つぎに、本実施形態１の半導体レーザ素子
１の製造方法について図５乃至１６を参照しながら説明
する。本実施形態１ではＩｎＰ基板上に多重量子井戸
（ＭＱＷ）構造の活性層を形成する発振波長が１．３μ
ｍ帯となる半導体レーザ素子の製造例について説明す
る。半導体レーザ素子１の製造において、説明の便宜
上、単一の半導体レーザ素子（半導体レーザチップ）を
製造する状態で説明する。
【００４６】半導体レーザ素子１は、図５のフローチャ
ートに示すように、多層半導体層形成（Ｓ１０１）、リ
ッジ形成（Ｓ１０２）、第２分離溝形成（Ｓ１０３）、
第１分離溝・コンタクトホール形成（Ｓ１０４）、絶縁
膜形成（Ｓ１０５）、リッジ上開放・コンタクトホール
形成（Ｓ１０６）、電極形成（Ｓ１０７）、裏面研磨
（Ｓ１０８）、メタライズ層形成（Ｓ１０９）、短冊体
形成〔劈開〕（Ｓ１１０）、反射膜形成（Ｓ１１１）、
分断〔チップ化〕（Ｓ１１２）の各工程を経て製造され
る。
【００４７】最初に、面積が広い半導体基板（ウエハ）
２ａを用意し、このウエハ２ａの主面に、図６に示すよ
うに、多層半導体層（多層成長層）を形成する（Ｓ１０
１）。図示はしないが、ウエハ２ａは主面に分布帰還型
半導体レーザを形成するための回折格子が選択的に既に
形成されるものが用意される。なお、図６は単一の半導
体レーザ素子を形成する部分を示すものである。以後の
説明においても、図はウエハ２ａの一部、即ち単一の半
導体レーザ素子を形成する部分を示す図である。また、
半導体レーザ素子を形成する部分はウエハ２ａの主面に
おいて縦横に整列形成され、最終工程でウエハ２ａを格
子状に分断することによって複数の半導体レーザ素子を
製造する。
【００４８】図６に示すように、ウエハ２ａはｎ型Ｉｎ
Ｐ基板からなり、その表面（主面、上面）には、例え
ば、ＭＯＣＶＤ（有機金属気相成長）法による選択成長
法によってＦｅ−ＩｎＰ層３，ｎ−ＩｎＰ層４，下ＳＣ
Ｈ層５，活性層６，上ＳＣＨ層７，ｐ−ＩｎＰ層８，ｐ
−ＩｎＧａＡｓ層９がそれぞれ所定の厚さ形成される。
活性層６は多重量子井戸（ＭＱＷ）構造となる。井戸層
はＩｎＧａＡｌＡｓ層、障壁層はＩｎＧａＡｓＰ層であ
り、井戸層は６ｎｍの厚さとなり、障壁層は１０ｎｍの
厚さとなる。井戸層は５〜１０層となる。また、下ＳＣ
Ｈ層５はｎ−ＩｎＧａＡｌＡｓ層であり、上ＳＣＨ層７
はｐ−ＩｎＧａＡｌＡｓ層からなっている。
【００４９】つぎに、図７に示すように、常用のホトリ
ソグラフィ技術とエッチング技術によって、ウエハ２ａ
の主面に平行に溝１５を２本形成してリッジ１６を形成
する（Ｓ１０２）。溝１５の幅は、例えば１０μｍ程度
である。リッジ１６は２本の溝１５間のストライプ状の
半導体層で形成される。また、エッチングは多層半導体
層の最上層のｐ−ＩｎＧａＡｓ層９とその下のｐ−Ｉｎ
Ｐ層８を除去するように行い、リッジ１６の両側の溝１
５の底には上ＳＣＨ層７が露出するようになる。リッジ
１６の幅は、例えば、２μｍ程度である。リッジ１６の
左側の溝１５の外側には平坦面３４が広がり、リッジ１
６の右側の溝１５の外側には平坦面３５が広がる。
【００５０】つぎに、図８に示すように、平坦面３５の
リッジ１６寄りの部分を除いてホトレジスト膜４１ａを
形成した後、図９に示すように、このホトレジスト膜４
１ａをエッチング用マスクとして多層半導体層を順次エ
ッチングして、図９に示すように、半導体基板２の途中
深さ（表層部分）に到達する第２分離溝３２を形成する
（Ｓ１０３）。この第２分離溝３２の形成後ホトレジス
ト膜４１ａを除去する。
【００５１】つぎに、第１分離溝３１及びコンタクトホ
ール２６ｃを形成するため、図１０に示すように、ウエ
ハ２ａの主面に選択的にホトレジスト膜４１ｂを形成す
る。そして、このホトレジスト膜４１ｂをエッチング用
マスクとして多層半導体層を最上層のｐ−ＩｎＧａＡｓ
層９から活性層６を越えてその下の下ＳＣＨ層５の途中
深さまでエッチングし、図１１に示すように、第１分離
溝３１及びコンタクトホール２６ｃを形成する（Ｓ１０
４）。これら第１分離溝３１と第２分離溝３２との間の
分離溝間領域３３は、３０〜４０μｍ程度の長さに形成
される。
【００５２】つぎに、図１２に示すように、ウエハ２ａ
の主面全域にＳｉＯ２膜からなる絶縁膜１０を形成する
（Ｓ１０５）。
【００５３】つぎに、図１３に示すように、リッジ１６
上及びコンタクトホール２６ｃ上を除いてウエハ２ａの
主面にホトレジスト膜４２を形成し、このホトレジスト
膜４２をマスクとしてエッチングを行い、マスク下の絶
縁膜１０を除去し、リッジ上を開放するとともにコンタ
クトホール２６ｃを形成する（Ｓ１０６）。図１４はホ
トレジスト膜４２を除去した図である。
【００５４】つぎに、図１５に示すように、ウエハ２ａ
の主面に選択的に電極を形成する（Ｓ１０７）。例え
ば、ウエハ２ａの主面全域に電極層を蒸着等によって形
成した後、常用のホトリソグラフィ技術とエッチング技
術によって電極層を所定のパターンに形成する。電極層
は第１分離溝３１の右側表面に形成されるアノード電極
２５と、第１分離溝３１の左側の平坦面３４上に形成さ
れるカソード電極２６とからなる。カソード電極２６は
コンタクトホール２６ｃをも含む領域に形成されるた
め、コンタクトホール２６ｃに形成されるコンタクト部
２６ａが活性層６の下層の下ＳＣＨ層５に電気的に接続
される。アノード電極２５はリッジ１６の表面のｐ−Ｉ
ｎＧａＡｓ層９に接続される部分と、平坦面３５上に広
く延在する部分と、これらを繋ぐ第２分離溝３２を横切
る細い電極部分２５ａとからなっている。
【００５５】つぎに、ウエハ２ａの裏面を研磨して所定
の厚さとし（Ｓ１０８）、その後ウエハ２ａの裏面にメ
タライズ層２７を形成する（Ｓ１０９）。前記研磨によ
ってウエハ２ａの全体の厚さを、例えば１００μｍ程度
にする。
【００５６】つぎに、ウエハ２ａをリッジ１６に直交す
る方向に結晶の劈開によって順次分断して、幅２００μ
ｍ程度の細長い短冊体を形成する（Ｓ１１０）。短冊体
の両側面は劈開面となり、レーザ光を出射する出射面と
なる。
【００５７】つぎに、出射面に反射膜を形成する（Ｓ１
１１）。半導体レーザの前方出射面となる面には、例え
ば反射率が１％以下となる反射膜を形成し、後方出射面
には反射率が９０％以上の反射膜を形成する。
【００５８】つぎに、短冊体は分断して、図１６に示す
ような半導体レーザ素子１を多数製造する。半導体レー
ザ素子１は、リッジ１６方向の長さが２００μｍ程度と
なり、幅は４００μｍ程度となり、厚さは１００μｍ程
度になる。
【００５９】つぎに、本実施形態１の半導体レーザ素子
１を組み込んだ半導体レーザモジュールについて説明す
る。図１８乃至図２１は半導体レーザ素子１をジャンク
ションアップ状態で搭載した例であり、図２２及び図２
３は半導体レーザ素子１をジャンクションダウン状態で
搭載（フリップチップ実装）した例である。また、図２
４はリード形状がデュアルインライン構造となるプラス
チックケースにジャンクションダウン状態で半導体レー
ザ素子１を搭載する例に係わるものである。即ち、半導
体レーザ素子の電極と外部電極端子に繋がる電極を接続
する接続手段はワイヤボンディングまたはフリップチッ
プ接続である。
【００６０】図１８に示すように、半導体レーザモジュ
ール４５は、箱型のパッケージ４６の一端から光ファイ
バ４７を突出させた構造になっている。図１８ではパッ
ケージ４６から光ファイバ４７が直接突出した図にして
あるが、実際には光ファイバはファイバケーブルで表面
を保護され、このファイバケーブルがパッケージから突
出する構造になっている。また、パッケージはセラミッ
クパッケージまたはプラスチックパッケージからなる。
これらパッケージはパッケージ本体と、このパッケージ
本体を塞ぐキャップとから構成されている。光ファイバ
４７はコアとこのコアを被うクラッドとからなってい
る。
【００６１】図１８に示すパッケージ４６は、箱型のパ
ッケージ本体４８と、このパッケージ本体４８を塞ぐキ
ャップ４９とからなっている。パッケージ本体４８の両
側にはパッケージ本体４８の内外に亘って延在するリー
ド（外部電極端子）５０が複数並んで配置されている。
図１８ではリード５０は真っ直ぐ延在しバタフライ型と
なっている。リード５０はパッケージ本体４８の両側か
らそれぞれ４本突出している。図では説明の便宜上リー
ド５０に〜に示す符号を付けてある。
【００６２】パッケージ本体４８の底には支持基板５１
が固定されている。この支持基板５１は、シリコン板で
形成され、図１９に示すように、上面（主面）には所定
パターンにメタライズ層５２が形成されている。メタラ
イズ層５２は、半導体レーザ素子１が搭載されるＬＤ搭
載部５２ａ、半導体レーザ素子１から出射される後方レ
ーザ光をモニターする受光素子５３が搭載されるＰＤ搭
載部５２ｂを有する配線５２ｃ、一部に抵抗５４が固定
される配線５２ｄ、一部にコイル５５が固定される配線
５２ｅ、半導体レーザ素子１の電極に一端が接続される
ワイヤ５６の他端が接続される配線５２ｆ、受光素子５
３の電極に一端が接続されるワイヤ５６の他端が接続さ
れる配線５２ｇを有している。また、支持基板５１には
光ファイバ４７を案内する断面がＶ字溝となるガイド溝
５７が設けられている。
【００６３】図１８に示すように、支持基板５１はパッ
ケージ本体４８の内底に固定され、図２０に示す半導体
レーザ素子１はＬＤ搭載部５２ａに固定され、受光素子
５３はＰＤ搭載部５２ｂに固定され、配線５２ｄには一
方の電極を介して抵抗５４が固定され、配線５２ｅには
一方の電極を介してコイル５５が固定されている。ま
た、光ファイバ４７の内端部分はガイド溝５７に案内さ
れかつ図示しない接合材で固定され、光ファイバ４７の
内端面を半導体レーザ素子１の前方出射面に対面させて
コア内にレーザ光を取り込むようになっている。
【００６４】図１８に示すように、半導体レーザ素子１
及び受光素子５３の所定の電極と、所定の配線部分は導
電性のワイヤ５６で電気的に接続されている。即ち、半
導体レーザ素子１のアノード電極２５と配線５２ｄ及び
配線５２ｅはワイヤ５６で接続され、半導体レーザ素子
１のカソード電極２６と配線５２ｆはワイヤ５６で接続
されている。
【００６５】また、のリード５０はその内端でワイヤ
５６を介して配線５２ｆに接続され、のリード５０は
その内端でワイヤ５６を介して配線５２ｇに接続され、
のリード５０はその内端でワイヤ５６を介してコイル
５５の上部電極に接続され、のリード５０はその内端
でワイヤ５６を介して配線５２ｄに接続され、のリー
ド５０はその内端でワイヤ５６を介して配線５２ｃに接
続されている。
【００６６】図２１はレーザ駆動部分の等価回路であ
る。ここで、Ｌ１はリードと配線５２ｆを接続するワ
イヤ５６のインダクタンス、Ｌ２は配線５２ｆと半導体
レーザ素子１のカソード電極２６を接続するワイヤ５６
のインダクタンス、Ｌ３は半導体レーザ素子１のアノー
ド電極２５と配線５２ｅを接続するワイヤ５６のインダ
クタンス、Ｌはコイル５５のインダクタンス、Ｌ４はコ
イル５５の電極とリードを接続するワイヤ５６のイン
ダクタンス、Ｌ５は半導体レーザ素子１のアノード電極
２５と配線５２ｄを接続するワイヤ５６のインダクタン
ス、Ｒは抵抗５４の抵抗、Ｌ６は配線５２ｄとリード
を接続するワイヤ５６のインダクタンスである。また、
ＣLDは半導体レーザ素子１の容量、ＲLDは半導体レーザ
素子１の抵抗、リードは接地端子（ＧＮＤ）、リード
はバイアス電流入力端子、リードは信号電流入力端
子である。
【００６７】図２２は半導体レーザ素子１を前記パッケ
ージ４６にジャンクションダウン状態で搭載する例、即
ちフリップチップ実装の例である。この例では、図１９
の支持基板５１におけるＬＤ搭載部５２ａが無くなり、
半導体レーザ素子１を搭載するため、配線５２ｆ及び配
線５２ｄからＬＤ電極固定部５２ｆｂとＬＤ電極固定部
５２ｄｂが片持梁式に突出するパターンになっている。
半導体レーザ素子１を裏返して固定することから、半導
体レーザ素子１の一方の電極はＬＤ電極固定部５２ｄｂ
に固定され、半導体レーザ素子１の他方の電極はＬＤ電
極固定部５２ｆｂに固定される。この固定においてはＰ
ｂＳｎ半田等の接合材が使用される。
【００６８】また、この例では配線５２ｄが図１９に示
す配線５２ｅまで延在してコイル５５も配線５２ｄに固
定する構造となっている。この例ではワイヤ使用箇所を
大幅に少なくすることができ、組立も容易になるととも
に、ワイヤによるインダクタンスも軽減される。
【００６９】図２４は一部を省略した分解斜視図であ
る。図２４はプラスチックからなるパッケージ本体４８
の両側から突出するリード５０が突出する付け根部分で
下方に曲がるデュアルインライン構造である。この場合
も、ガイド溝５７を有する支持基板５１がパッケージ本
体４８の内底に固定される。支持基板５１には半導体レ
ーザ素子１がジャンクションダウン状態でフリップチッ
プ実装される。キャップ４９はパッケージ本体４８を塞
ぐ構造になっている。
【００７０】図１７は本実施形態１の半導体レーザ素子
１及び図３１に示す半導体レーザ素子６０における電極
の寸法例を示す。これら電極は、ジャンクションアップ
状態で半導体レーザ素子が搭載されたときはワイヤを接
続するワイヤボンディング部として使用され、ジャンク
ションダウン状態で半導体レーザ素子が搭載されたとき
は接合材で接続される接合部として使用される。図１７
（ｃ）は図３１に示す半導体レーザ素子６０における電
極の寸法例である。
【００７１】図１７（ｃ）の寸法例に対して、ｐ電極
（アノード電極２５）の面積がほぼ同じとなるよう低容
量構造で電極パターンを設計した例が図１７（ａ）であ
り、ｐ電極の面積が約２倍になるように電極パターンを
設計した例が図１７（ｂ）である。このような構造にお
ける半導体レーザモジュール４５において、半導体レー
ザの抵抗８Ω、ＳｉＯ２膜からなる絶縁膜１０の膜厚が
５００ｎｍのときの電気的応答性を計算した例を図２５
に示す。１０Ｇｂｐｓの伝送のためには電気的応答性に
おいて１５ＧＨｚで−３ｄＢ以上が望ましい。本実施形
態１の低容量構造ではｐ電極面積を半導体レーザ素子６
０の構造の２倍にしても１５ＧＨｚで−３ｄＢ以上が得
られることが分かる。
【００７２】本実施形態１によれば以下の効果を有す
る。 （１）半導体レーザ素子１は、半導体基板２の主面側に
設けた多層半導体層にリッジを形成するとともに、この
リッジを含む狭い領域を共に多層半導体層の中層の活性
層６を分断する第１分離溝と第２分離溝とで区画し、か
つｐ電極及びｎ電極を半導体レーザ素子１の主面側に設
け、前記両電極に繋がる半導体の重なる面積が電極サイ
ズに依存しない構造としてあることから、容量も電極面
積に依存しなくなる。また、前記第１分離溝と第２分離
溝との間のリッジを含む分離溝間領域３３の長さは３０
〜４０μｍと狭くなっていることから、容量の低減が達
成できる。従って、この半導体レーザ素子１を組み込ん
だ半導体レーザモジュール４５は、光通信に使用した場
合、低容量化により高速変調が可能になり、高速通信が
達成できる。
【００７３】（２）容量を増大させることなくｐ電極及
びｎ電極のサイズを決めることができるため、所定の面
積のｐ電極及びｎ電極を形成することができる。従っ
て、ジャンクションアップ状態で半導体レーザ素子１を
搭載した場合には、ワイヤを接続するｐ電極及びｎ電極
のボンディングのための面積を充分にとることができ、
ワイヤボンディングの信頼性を高めることができる。従
って、半導体レーザモジュール４５の場合信頼性向上が
達成できる。また、ジャンクションダウン状態で半導体
レーザ素子１を搭載した場合でも、ｐ電極及びｎ電極の
接合のための面積を充分に広くとることかできるため、
チップボンディングの信頼性及び電気的接続の信頼性が
高くなる。従って、半導体レーザモジュール４５の場
合、信頼性向上が達成できる。
【００７４】（３）半導体レーザ素子１の主面側にｐ電
極及びｎ電極を配置する構造であることから、ジャンク
ションダウン状態でフリップチップ実装が可能になり、
半導体レーザ素子１の搭載と、電極接続を同時に行うこ
とができる。従って、半導体レーザ素子１を組み込む半
導体レーザモジュール４５等の半導体装置の組立コスト
低減が可能になる。
【００７５】（実施形態２）図２６は本発明の他の実施
形態（実施形態２）である半導体レーザ素子の模式的斜
視図、図２７は半導体レーザ素子の分離溝と電極との位
置関係を示す模式的平面図である。
【００７６】本実施形態２の半導体レーザ素子１は、実
施形態１の半導体レーザ素子１において、カソード電極
２６をコンタクトホールを介することなく第１分離溝３
１の底下の下ＳＣＨ層５に電気的に接続するものであ
る。実施形態１では第１分離溝３１の表面を絶縁膜１０
で被う構造となっているが、本実施形態２では第１分離
溝３１の底に絶縁膜１０を設けない。そして、第１分離
溝３１の左側の平坦面３４上に絶縁膜１０を介して形成
されたカソード電極２６を第１分離溝３１まで延在さ
せ、この延在部２６ｆの先端部分を第１分離溝３１の溝
底に露出した下ＳＣＨ層５に電気的に接触させる構造と
する。
【００７７】本実施形態２ではカソード電極２６の一部
を下ＳＣＨ層５に接続させるためのコンタクトホールの
形成が不要になり、半導体レーザ素子１の製造コストの
低減を図ることができる。
【００７８】（実施形態３）図２８は本発明の他の実施
形態（実施形態３）である半導体レーザ素子の模式的斜
視図である。
【００７９】本実施形態３の半導体レーザ素子１は実施
形態２の改良である。本実施形態３では、半導体基板２
の主面に設ける多層半導体層において、半導体基板（ｎ
−ＩｎＰ基板）２上にｐ−ＩｎＰ層３ａとｎ−ＩｎＰ層
３ｂを形成してｐｎ接合を形成するとともに、ｎ−Ｉｎ
Ｐ層３ｂ上に順次実施形態２と同様にｎ−ＩｎＰ層４，
下ＳＣＨ層５，活性層６，上ＳＣＨ層７，ｐ−ＩｎＰ層
８，ｐ−ＩｎＧａＡｓ層９を形成した構造としてある。
実施形態２の場合のＦｅ−ＩｎＰ層３に変えて、ｐ−Ｉ
ｎＰ層３ａとｎ−ＩｎＰ層３ｂによる半導体レーザの電
流の流れと逆となるｐｎ接合を形成していることから、
Ｆｅ−ＩｎＰ層３と同様に、半導体レーザ素子１の動作
時に半導体基板（ｎ−ＩｎＰ基板）２から下ＳＣＨ層
５，活性層６，上ＳＣＨ層７を含む多層半導体層部分を
電気的に独立させることができる。
【００８０】本実施形態３ではＦｅのドーピング工程が
不要となる特徴がある。Ｆｅの混入を嫌う半導体レーザ
素子の製造の場合に適している。
【００８１】（実施形態４）図２９は本発明の他の実施
形態（実施形態４）である半導体レーザ素子の模式的斜
視図である。
【００８２】本実施形態４の半導体レーザ素子１は、実
施形態１の半導体レーザ素子１において、第１分離溝３
１及び第２分離溝３２はその断面がＶ字溝構造になって
いる。半導体レーザ素子１の手前側の出射面の結晶面が
（０，バー１，１）の場合、ウエットエッチングを行う
とメサ部が形成され、溝はＶ字断面となる。そして、溝
の深さはエッチング時のマスクの開口幅に依存し、広い
場合は深くなり、浅い場合は浅くなる。従って、本実施
形態４では、開口幅が異なるエッチング用マスクを形成
することによって、同時に第１分離溝３１及び第２分離
溝３２を形成することができ、工程数の低減によって半
導体レーザ素子１の製造コストを低減することができ
る。なお、２本の溝１５の間にはリッジ（ストライプ）
１６と同様のストライプ状のメサ部１６ａが形成され
る。このメサ部１６ａはｐ−ＩｎＰ層８とｐ−ＩｎＧａ
Ａｓ層９で構成されている。
【００８３】（実施形態５）図３０は本発明の他の実施
形態（実施形態５）である半導体レーザ素子の模式的斜
視図である。
【００８４】本実施形態５の半導体レーザ素子１は、実
施形態１の半導体レーザ素子１において、半導体基板を
Ｆｅを含む絶縁性のＦｅ−ＩｎＰ基板（半導体基板）２
ｘとしたものである。本実施形態３では実施形態１にお
けるＦｅ−ＩｎＰ層３が不要となり、製造プロセスが簡
略されて製造コストの低減を図ることができる。
【００８５】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
【００８６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００８７】（１）低容量の半導体レーザ素子を提供す
ることができる。
【００８８】（２）同一面側にアノード電極及びカソー
ド電極を有する低容量な半導体レーザ素子を提供するこ
とができる。
【００８９】（３）同一面側にアノード電極及びカソー
ド電極を有し、かつ電極面積が広い低容量の半導体レー
ザ素子を提供することができる。
【００９０】（４）低容量で高速変調が可能な半導体レ
ーザモジュールを提供することができる。
【００９１】（５）半導体レーザ素子の実装やワイヤボ
ンディングの信頼性が高く、かつ低容量で高速変調が可
能な半導体レーザモジュールを提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導
体レーザ素子の模式的斜視図である。
【図２】本実施形態１の半導体レーザ素子の分離溝間を
示す拡大断面図である。
【図３】本実施形態１の半導体レーザ素子の分離溝と電
極との位置関係を示す模式的平面図である。
【図４】本実施形態１の半導体レーザ素子の等価回路図
である。
【図５】本実施形態１の半導体レーザ素子の製造工程を
示すフローチャートである。
【図６】本実施形態１の半導体レーザ素子の製造におい
て、主面に多層成長層を形成した半導体基板の斜視図で
ある。
【図７】本実施形態１の半導体レーザ素子の製造におい
て、多層成長層の一部を除去してリッジを形成した半導
体基板の斜視図である。
【図８】本実施形態１の半導体レーザ素子の製造におい
て、第２分離溝を形成する前段階におけるエッチングマ
スクを形成した半導体基板の斜視図である。
【図９】本実施形態１の半導体レーザ素子の製造におい
て、第２分離溝を形成した半導体基板の斜視図である。
【図１０】本実施形態１の半導体レーザ素子の製造にお
いて、第１分離溝及び電極のコンタクトホールを形成す
る前段階におけるエッチングマスクを形成した半導体基
板の斜視図である。
【図１１】本実施形態１の半導体レーザ素子の製造にお
いて、第１分離溝及び電極のコンタクトホールを形成し
た半導体基板の斜視図である。
【図１２】本実施形態１の半導体レーザ素子の製造にお
いて、表面全域にパッシベーション膜を形成した半導体
基板の斜視図である。
【図１３】本実施形態１の半導体レーザ素子の製造にお
いて、電極のコンタクトホールの形成及びリッジ上を開
放させるための前段階におけるエッチングマスクを形成
した半導体基板の斜視図である。
【図１４】本実施形態１の半導体レーザ素子の製造にお
いて、パッシベーション膜を選択的に除去して電極のコ
ンタクトホールを形成し、かつリッジ上を開放させた半
導体基板の斜視図である。
【図１５】本実施形態１の半導体レーザ素子の製造にお
いて、表面電極を形成して同一面にアノード電極とカソ
ード電極を形成した半導体基板の斜視図である。
【図１６】本実施形態１の半導体レーザ素子の製造にお
いて、半導体基板を分割して個片化して形成した半導体
レーザ素子の斜視図である。
【図１７】本実施形態１の半導体レーザ素子及び本発明
に先立って検討した半導体レーザ素子の電極寸法例を示
す模式図である。
【図１８】本実施形態１の半導体レーザ素子をジャンク
ションアップ状態で組み込んだ半導体レーザモジュール
の一部を示す模式的斜視図である。
【図１９】前記半導体レーザモジュールに組み込まれる
半導体レーザ素子等を搭載するキャリアの模式的斜視図
である。
【図２０】前記キャリアに搭載される半導体レーザ素子
の模式的斜視図である。
【図２１】前記半導体レーザモジュールのレーザ駆動部
分の等価回路図である。
【図２２】本実施形態１の半導体レーザ素子をジャンク
ションダウン状態で組み込んだ半導体レーザモジュール
の一部を示す模式的斜視図である。
【図２３】図２２に示す半導体レーザモジュールに組み
込まれる半導体レーザ素子等を搭載するキャリアの模式
的斜視図である。
【図２４】本実施形態１の半導体レーザ素子をリードが
デュアルインライン構成となるパッケージに組み込む状
態を示す一部の分解斜視図である。
【図２５】本実施形態１の半導体レーザモジュールにお
ける周波数応答性計算例を示すグラフである。
【図２６】本発明の他の実施形態（実施形態２）である
半導体レーザ素子の模式的斜視図である。
【図２７】本実施形態２の半導体レーザ素子の分離溝と
電極との位置関係を示す模式的平面図である。
【図２８】本発明の他の実施形態（実施形態３）である
半導体レーザ素子の模式的斜視図である。
【図２９】本発明の他の実施形態（実施形態４）である
半導体レーザ素子の模式的斜視図である。
【図３０】本発明の他の実施形態（実施形態５）である
半導体レーザ素子の模式的斜視図である。
【図３１】本発明に先立って検討した半導体レーザ素子
の模式的斜視図である。
【図３２】本発明に先立って検討した半導体レーザ素子
のリッジを含む部分の拡大断面図である。
【図３３】本発明に先立って検討した半導体レーザ素子
の等価回路図である。
【符号の説明】
１…半導体レーザ素子、２…半導体基板（ｎ−ＩｎＰ基
板）、２ａ…半導体基板（ウエハ）、２ｘ…Ｆｅ−Ｉｎ
Ｐ基板（半導体基板）、３…Ｆｅ−ＩｎＰ層、３ａ…ｐ
−ＩｎＰ層、３ｂ…ｎ−ＩｎＰ層、４…ｎ−ＩｎＰ層、
５…下ＳＣＨ層、６…活性層、７…上ＳＣＨ層、８…ｐ
−ＩｎＰ層、９…ｐ−ＩｎＧａＡｓ層、１０…絶縁膜、
１５…溝、１６…リッジ（ストライプ）、２５…アノー
ド電極、２６…カソード電極、２６ａ…コンタクト部、
２６ｃ…コンタクトホール、２７…メタライズ層、３１
…第１分離溝、３２…第２分離溝、３３…分離溝間領
域、３４，３５…平坦面、３６…コンタクト孔、４１
ａ，４１ｂ，４２…ホトレジスト膜、４５…半導体レー
ザモジュール、４６…パッケージ、４７…光ファイバ、
４８…パッケージ本体、４９…キャップ、５０…リー
ド、５１…支持基板、５２…メタライズ層、５２ａ…Ｌ
Ｄ搭載部、５２ｂ…ＰＤ搭載部、５２ｃ，５２ｄ，５２
ｅ，５２ｆ，５２ｇ…配線、５２ｄｂ…ＬＤ電極固定
部、５２ｆｂ…ＬＤ電極固定部、５３…受光素子、５４
…抵抗、５５…コイル、５６…ワイヤ、５７…ガイド
溝、６０…半導体レーザ素子、６１…半導体基板（ｎ−
ＩｎＰ基板）、６２…下ＳＣＨ層、６３…活性層、６４
…上ＳＣＨ層、６５…ｐ−ＩｎＰ層、６６…ｐ−ＩｎＧ
ａＡｓ層、６７…溝、６８…リッジ（ストライプ）、６
９…絶縁膜、７５…アノード電極、７６…カソード電
極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲高▼橋 正一 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5F073 AA13 AA45 AA61 AA74 BA01 CA12 DA30 EA14 FA02 FA07 FA18 FA27 FA28

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上の第１（発光部）、第２（P
    電極）、第３領域（N電極）からなり、前記半導体基板
    上に形成された高抵抗層(Fe-InP)と、 前記高抵抗層(Fe-InP)上に形成された、第１導電型(ｎ)
    の第１半導体層(n-InP)と、 前記第１半導体層(n-InP)上に形成された活性層と、 前記活性層上に形成された、前記第１導電型と逆の導電
    型である第２導電型(p)の第２半導体層（p-InP）と、 前記第２半導体層および活性層を、前記第１領域と第２
    領域に分離する第１分離溝と、 前記第１、第２半導体層および活性層を、前記第１領域
    と第３領域に分離する第２分離溝と、 前記第２半導体層（p-InP）上に形成された、開口部を
    持つ絶縁膜と、 前記第１領域内の前記絶縁膜上に形成され、前記第２半
    導体層(p-InP)と電気的に接続された第１電極(p電極)
    と、 前記第２領域内の前記絶縁膜上に形成され、前記第１半
    導体層(n-InP)と電気的に接続された第２電極(n電極)と 前記第３領域内の前記絶縁膜上に形成され、前記第１電
    極と電気的に接続された第３電極(p電極)とを有するこ
    とを特徴とする半導体レーザ素子。
  2. 【請求項２】前記第１領域内の前記第２半導体層（p-In
    P）と前記第１電極間に、前記第２導電型(p)の第３半導
    体層(p-InGaAs)が形成され、 前記第２半導体層（p-InP）と前記第１電極は、前記絶
    縁膜の開口部を介し、電気的に接続され、 前記第１電極および第３半導体層はリッジ構造を有する
    ことを特徴とする請求項１に記載の半導体レーザ素子。
  3. 【請求項３】前記活性層は多重量子井戸構造を有するこ
    とを特徴とする請求項１に記載の半導体レーザ素子。
  4. 【請求項４】前記活性層はＩｎＧａＡｌＡｓ層とＩｎＧ
    ａＡｓＰの積層からなることを特徴とする請求項３に記
    載の半導体レーザ素子。
  5. 【請求項５】前記第２および第３電極は前記半導体基板
    の同一の面側に形成されていることを特徴とする請求項
    １に記載の半導体レーザ素子。
  6. 【請求項６】前記活性層の下層には前記第１導電型(n)
    の第４半導体層（下SCH）が形成され、前記活性層の上
    層には前記第２導電型(p)の第５半導体層（上SCH）が形
    成されていることを特徴とする請求項１に記載の半導体
    レーザ素子。
  7. 【請求項７】前記第４半導体層（下SCH）および第５半
    導体層（上SCH）はそれぞれｎ型ＩｎＧａＡｌＡｓ層お
    よびｐ型ＩｎＧａＡｌＡｓ層からなることを特徴とする
    請求項６に記載の半導体レーザ素子。
  8. 【請求項８】前記第２領域内にコンタクトホールが形成
    され、前記コンタクトホールを介し、前記第２電極と前
    記前記第４半導体層（下SCH）が電気的に接続されてい
    ることを特徴とする請求項６に記載の半導体レーザ素
    子。
  9. 【請求項９】前記第１および第２半導体層は、それぞれ
    ｎ型およびp型のInPからなることを特徴とする請求項１
    に記載の半導体レーザ素子。
  10. 【請求項１０】前記高抵抗層はプロトン打ち込み又はFe
    ドープによって形成されていることを特徴とする請求項
    １に記載の半導体レーザ素子。
  11. 【請求項１１】前記高抵抗層はFeがドープされたInPか
    らなることを特徴とする請求項１０に記載の半導体レー
    ザ素子。
  12. 【請求項１２】前記第１、第２分離溝の延在方向に垂直
    な面での断面はＶ字形状を有することを特徴とする請求
    項１に記載の半導体レーザ素子。
  13. 【請求項１３】前記第１、第２分離溝の延在方向に垂直
    な面での断面はＵ字形状を有することを特徴とする請求
    項１に記載の半導体レーザ素子。
  14. 【請求項１４】前記第２および第３電極にはワイヤがボ
    ンディングされることを特徴とする請求項１に記載の半
    導体レーザ素子。
  15. 【請求項１５】前記高抵抗層は前記第１および第２導電
    型をそれぞれ有する複数の第６および第７半導体層の積
    層からなることを特徴とする請求項１に記載の半導体レ
    ーザ素子。
  16. 【請求項１６】前記第６および第７半導体層はそれぞ
    れ、n型およびｐ型のInPからなることを特徴とする請求
    項１４に記載の半導体レーザ素子。
  17. 【請求項１７】前記半導体基板の裏面には半導体発光素
    子固定用のメタライズ層が設けられていることを特徴と
    する請求項１に記載の半導体レーザ素子。
  18. 【請求項１８】複数の外部電極端子を有するパッケージ
    と、 前記パッケージ内に封止される支持基板と、 前記支持基板上に固定され前記パッケージ内に封止され
    る半導体レーザ素子と、 前記パッケージ内において前記半導体レーザ素子の各電
    極と前記外部電極端子を電気的に接続する接続手段と、 前記パッケージケースの内外に亘って延在し、内端は前
    記半導体レーザ素子の出射面に対面して前記半導体レー
    ザ素子から出射されるレーザ光を取り込む光ファイバと
    を有する半導体レーザモジュールであって、 前記半導体レーザ素子は請求項１に記載の半導体レーザ
    素子であることを特徴とする半導体レーザモジュール。
  19. 【請求項１９】前記支持基板は上面に所定の配線パター
    ンが形成され、前記半導体レーザ素子の前記第１電極及
    び第２電極は前記支持基板の所定の配線にフリップチッ
    プ実装されていることを特徴とする請求項１８に記載の
    半導体レーザモジュール。
  20. 【請求項２０】前記パッケージは絶縁性樹脂からなる箱
    型のパッケージ本体と、このパッケージ本体を塞ぐキャ
    ップとで構成され、 前記外部電極端子は前記パッケージ本体の内外に亘って
    延在し、 前記支持基板は前記外部電極端子の一部上に固定され、 前記支持基板の配線と前記外部電極端子の内端部分は導
    電性のワイヤで接続されていることを特徴とする請求項
    １９に記載の半導体レーザモジュール。
  21. 【請求項２１】前記パッケージは上面から両側面に掛け
    て設けられた所定の配線パターンを有するセラミックか
    らなる箱型のパッケージ本体と、このパッケージ本体を
    塞ぐキャップとで構成され、 前記外部電極端子は前記パッケージ本体の側面に設けら
    れた配線に接合材を介して接続され、 前記支持基板は前記パッケージ本体の上面に固定され、 前記パッケージ本体の配線と前記支持基板の配線は導電
    性のワイヤで接続されていることを特徴とする請求項１
    ９に記載の半導体レーザモジュール。
  22. 【請求項２２】前記支持基板は上面に所定の配線パター
    ンが形成され、前記半導体レーザ素子は前記支持基板に
    ジャンクションアップ状態で実装され、前記半導体レー
    ザ素子の前記第１電極及び第２電極は所定箇所と導電性
    のワイヤで接続されていることを特徴とする請求項１８
    に記載の半導体レーザモジュール。
  23. 【請求項２３】前記パッケージは絶縁性樹脂からなる箱
    型のパッケージ本体と、このパッケージ本体を塞ぐキャ
    ップとで構成され、 前記外部電極端子は前記パッケージ本体の内外に亘って
    延在し、 前記支持基板は前記外部電極端子の一部上に固定され、 前記支持基板の配線と前記外部電極端子の内端部分は導
    電性のワイヤで接続されていることを特徴とする請求項
    １８に記載の半導体レーザモジュール。
  24. 【請求項２４】前記パッケージは上面から両側面に掛け
    て設けられた所定の配線パターンを有するセラミックか
    らなる箱型のパッケージ本体と、このパッケージ本体を
    塞ぐキャップとで構成され、 前記外部電極端子は前記パッケージ本体の側面に設けら
    れた配線に接合材を介して接続され、 前記支持基板は前記パッケージ本体の上面に固定され、 前記パッケージ本体の配線と前記支持基板の配線は導電
    性のワイヤで接続されていることを特徴とする請求項２
    ２に記載の半導体レーザモジュール。
  25. 【請求項２５】前記支持基板の上面には前記光ファイバ
    を案内する溝が設けられていることを特徴とする請求項
    １８に記載の半導体レーザモジュール。
  26. 【請求項２６】前記パッケージ内には前記半導体レーザ
    素子から出射されるレーザ光を受光するモニター用の受
    光素子が搭載されていることを特徴とする請求項１８に
    記載の半導体レーザモジュール。
JP2002063580A 2002-03-08 2002-03-08 半導体レーザ素子及び半導体レーザモジュール Pending JP2003264334A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002063580A JP2003264334A (ja) 2002-03-08 2002-03-08 半導体レーザ素子及び半導体レーザモジュール
US10/331,636 US6798807B2 (en) 2002-03-08 2002-12-31 Semiconductor laser and semiconductor laser module
US10/391,749 US6873636B2 (en) 2002-03-08 2003-03-20 Semiconductor laser and semiconductor laser module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002063580A JP2003264334A (ja) 2002-03-08 2002-03-08 半導体レーザ素子及び半導体レーザモジュール

Publications (2)

Publication Number Publication Date
JP2003264334A true JP2003264334A (ja) 2003-09-19
JP2003264334A5 JP2003264334A5 (ja) 2005-09-02

Family

ID=27784928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002063580A Pending JP2003264334A (ja) 2002-03-08 2002-03-08 半導体レーザ素子及び半導体レーザモジュール

Country Status (2)

Country Link
US (2) US6798807B2 (ja)
JP (1) JP2003264334A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007512689A (ja) * 2003-11-28 2007-05-17 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 保護ダイオードを備えた発光半導体素子
US7871840B2 (en) 2005-07-19 2011-01-18 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor optical device using inductive coupled plasma-enhance CVD
JP2014170825A (ja) * 2013-03-04 2014-09-18 Sumitomo Electric Ind Ltd 量子カスケード半導体レーザ
JP2015061023A (ja) * 2013-09-20 2015-03-30 日本オクラロ株式会社 半導体光素子及び光モジュール
KR101561317B1 (ko) 2008-02-22 2015-10-16 오스람 옵토 세미컨덕터스 게엠베하 광전 반도체 몸체 및 광전 반도체 몸체 제조 방법
JP2016092260A (ja) * 2014-11-06 2016-05-23 住友電気工業株式会社 発光モジュール
JP2016517632A (ja) * 2013-03-13 2016-06-16 シーゲイト テクノロジー エルエルシーＳｅａｇａｔｅ Ｔｅｃｈｎｏｌｏｇｙ ＬＬＣ トレンチ領域に配置されたカソード金属層を備える半導体レーザ
JP2017085007A (ja) * 2015-10-29 2017-05-18 日本オクラロ株式会社 半導体光素子、アレイ半導体光素子、及び光モジュール
JP2018530162A (ja) * 2015-10-06 2018-10-11 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体レーザおよび半導体レーザを製造するための方法
WO2020095355A1 (ja) * 2018-11-06 2020-05-14 三菱電機株式会社 光半導体装置、光モジュール及び光半導体装置の製造方法
JP2020074473A (ja) * 2020-02-05 2020-05-14 日本ルメンタム株式会社 半導体光素子、アレイ半導体光素子、及び光モジュール
JP2022117852A (ja) * 2021-02-01 2022-08-12 京セラ株式会社 光デバイスおよび発光装置
JP2023033780A (ja) * 2021-08-30 2023-03-13 住友電気工業株式会社 半導体光素子およびその製造方法
JP2023512931A (ja) * 2020-01-31 2023-03-30 スマート フォトニクス ホールディングス ビー．ブイ． フォトニック集積回路のための構造
WO2024257277A1 (ja) * 2023-06-14 2024-12-19 日本電信電話株式会社 光モジュール

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100964399B1 (ko) * 2003-03-08 2010-06-17 삼성전자주식회사 반도체 레이저 다이오드 및 이를 채용한 반도체 레이저다이오드 조립체
JP2004287093A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 光導波路、光デバイスおよび光導波路の製造方法
KR100988083B1 (ko) * 2003-06-03 2010-10-18 삼성전자주식회사 반도체 레이저 소자
WO2005091454A1 (ja) * 2004-03-18 2005-09-29 Sanyo Electric Co., Ltd. 半導体レーザ素子及びその製造方法
JP4762729B2 (ja) * 2006-01-13 2011-08-31 シャープ株式会社 半導体レーザ素子の実装構造
JP2007225904A (ja) * 2006-02-23 2007-09-06 Mitsubishi Electric Corp 半導体光変調デバイス
US7737455B2 (en) * 2006-05-19 2010-06-15 Bridgelux, Inc. Electrode structures for LEDs with increased active area
JP5228363B2 (ja) 2007-04-18 2013-07-03 ソニー株式会社 発光素子
US8288290B2 (en) * 2008-08-29 2012-10-16 Bae Systems Information And Electronic Systems Integration Inc. Integration CMOS compatible of micro/nano optical gain materials
JP2010272569A (ja) * 2009-05-19 2010-12-02 Panasonic Corp 半導体レーザ装置
JP2010272784A (ja) * 2009-05-25 2010-12-02 Panasonic Corp 半導体レーザ装置
US9036956B2 (en) * 2012-02-17 2015-05-19 Haynes and Boone, LLP Method of fabricating a polymer waveguide
US9490148B2 (en) 2012-09-27 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Adhesion promoter apparatus and method
KR20140133250A (ko) * 2013-05-10 2014-11-19 한국전자통신연구원 분포 궤환형 레이저 다이오드 및 그의 제조방법
JP6238226B2 (ja) * 2013-09-30 2017-11-29 住友電工デバイス・イノベーション株式会社 半導体レーザ装置
DE102016125430A1 (de) * 2016-12-22 2018-06-28 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer Halbleiterlaser, Anordnung mit einem solchen Halbleiterlaser und Betriebsverfahren hierfür
US10840406B2 (en) * 2017-04-17 2020-11-17 Hamamatsu Photonics K.K. Optical semiconductor element and method of driving optical semiconductor element
JP2021097172A (ja) * 2019-12-18 2021-06-24 シャープ福山レーザー株式会社 半導体レーザ素子
DE102022121857A1 (de) * 2022-08-30 2024-02-29 Ams-Osram International Gmbh Kantenemittierende halbleiterlaserdiode; verfahren zur herstellung eines halbleiterlaserbauelements und halbleiterlaserbauelement
CN120222138B (zh) * 2025-03-25 2025-12-09 武汉国科光领半导体科技有限公司 一种隔离电极的互联方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01220493A (ja) * 1988-02-29 1989-09-04 Nec Corp 半導体レーザ装置及びその製造方法
JPH03142974A (ja) * 1989-10-30 1991-06-18 Ricoh Co Ltd 半導体発光素子アレイ
JPH07135369A (ja) * 1993-11-11 1995-05-23 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザおよびその製造方法
JPH09162484A (ja) * 1995-12-11 1997-06-20 Oki Electric Ind Co Ltd プレーナ電極型半導体光素子及びその製造方法
JPH10268168A (ja) * 1997-03-28 1998-10-09 Hitachi Ltd 光電子装置およびその製造方法
JPH10282369A (ja) * 1997-04-01 1998-10-23 Hitachi Ltd 光通信装置
JPH10303508A (ja) * 1997-04-28 1998-11-13 Hitachi Ltd パッケージケースと半導体モジュール
JPH11261154A (ja) * 1998-03-11 1999-09-24 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子
JPH11266058A (ja) * 1998-03-16 1999-09-28 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体レーザダイオード
JP2001230494A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体レーザ素子及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250808A (ja) * 1995-03-15 1996-09-27 Toshiba Corp 半導体装置およびその製造方法
US5882349A (en) * 1995-12-26 1999-03-16 Geomarine Systems, Inc. Patient moisture control support surface coverlet
DK0918984T3 (da) * 1996-08-16 2001-10-22 Zeptosens Ag Optisk detektionsanordning
JPH1096839A (ja) * 1996-09-20 1998-04-14 Sumitomo Electric Ind Ltd 半導体レーザモジュールの製造方法
US5851849A (en) * 1997-05-22 1998-12-22 Lucent Technologies Inc. Process for passivating semiconductor laser structures with severe steps in surface topography
JP3889933B2 (ja) * 2001-03-02 2007-03-07 シャープ株式会社 半導体発光装置
JP2003309330A (ja) * 2002-04-12 2003-10-31 Sumitomo Electric Ind Ltd 半導体光素子

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01220493A (ja) * 1988-02-29 1989-09-04 Nec Corp 半導体レーザ装置及びその製造方法
JPH03142974A (ja) * 1989-10-30 1991-06-18 Ricoh Co Ltd 半導体発光素子アレイ
JPH07135369A (ja) * 1993-11-11 1995-05-23 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザおよびその製造方法
JPH09162484A (ja) * 1995-12-11 1997-06-20 Oki Electric Ind Co Ltd プレーナ電極型半導体光素子及びその製造方法
JPH10268168A (ja) * 1997-03-28 1998-10-09 Hitachi Ltd 光電子装置およびその製造方法
JPH10282369A (ja) * 1997-04-01 1998-10-23 Hitachi Ltd 光通信装置
JPH10303508A (ja) * 1997-04-28 1998-11-13 Hitachi Ltd パッケージケースと半導体モジュール
JPH11261154A (ja) * 1998-03-11 1999-09-24 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子
JPH11266058A (ja) * 1998-03-16 1999-09-28 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体レーザダイオード
JP2001230494A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体レーザ素子及びその製造方法

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007512689A (ja) * 2003-11-28 2007-05-17 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 保護ダイオードを備えた発光半導体素子
JP4819691B2 (ja) * 2003-11-28 2011-11-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 保護ダイオードを備えた発光半導体素子
US7871840B2 (en) 2005-07-19 2011-01-18 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor optical device using inductive coupled plasma-enhance CVD
KR101561317B1 (ko) 2008-02-22 2015-10-16 오스람 옵토 세미컨덕터스 게엠베하 광전 반도체 몸체 및 광전 반도체 몸체 제조 방법
JP2014170825A (ja) * 2013-03-04 2014-09-18 Sumitomo Electric Ind Ltd 量子カスケード半導体レーザ
JP2016517632A (ja) * 2013-03-13 2016-06-16 シーゲイト テクノロジー エルエルシーＳｅａｇａｔｅ Ｔｅｃｈｎｏｌｏｇｙ ＬＬＣ トレンチ領域に配置されたカソード金属層を備える半導体レーザ
JP2015061023A (ja) * 2013-09-20 2015-03-30 日本オクラロ株式会社 半導体光素子及び光モジュール
JP2016092260A (ja) * 2014-11-06 2016-05-23 住友電気工業株式会社 発光モジュール
US10886704B2 (en) 2015-10-06 2021-01-05 Osram Oled Gmbh Semiconductor laser and method for producing a semiconductor laser
JP2018530162A (ja) * 2015-10-06 2018-10-11 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体レーザおよび半導体レーザを製造するための方法
US10554019B2 (en) 2015-10-06 2020-02-04 Osram Opto Semiconductors Gmbh Semiconductor laser and method for producing a semiconductor laser
JP2017085007A (ja) * 2015-10-29 2017-05-18 日本オクラロ株式会社 半導体光素子、アレイ半導体光素子、及び光モジュール
US9778428B2 (en) 2015-10-29 2017-10-03 Oclaro Japan, Inc. Semiconductor optical device, arrayed semiconductor optical device, and optical module
US11929590B2 (en) 2018-11-06 2024-03-12 Mitsubishi Electric Corporation Method for producing optical semiconductor device
CN112913092B (zh) * 2018-11-06 2023-12-19 三菱电机株式会社 光半导体装置、光模块以及光半导体装置的制造方法
KR20210037724A (ko) * 2018-11-06 2021-04-06 미쓰비시덴키 가부시키가이샤 광 반도체 장치, 광 모듈 및 광 반도체 장치의 제조 방법
CN112913092A (zh) * 2018-11-06 2021-06-04 三菱电机株式会社 光半导体装置、光模块以及光半导体装置的制造方法
JPWO2020095355A1 (ja) * 2018-11-06 2021-09-02 三菱電機株式会社 光半導体装置の製造方法
KR102388885B1 (ko) 2018-11-06 2022-04-20 미쓰비시덴키 가부시키가이샤 광 반도체 장치, 광 모듈 및 광 반도체 장치의 제조 방법
WO2020095355A1 (ja) * 2018-11-06 2020-05-14 三菱電機株式会社 光半導体装置、光モジュール及び光半導体装置の製造方法
JP7123161B2 (ja) 2018-11-06 2022-08-22 三菱電機株式会社 光半導体装置の製造方法
JP2023512931A (ja) * 2020-01-31 2023-03-30 スマート フォトニクス ホールディングス ビー．ブイ． フォトニック集積回路のための構造
US12546936B2 (en) 2020-01-31 2026-02-10 SMART Photonics Holding B.V. Structure for a photonic integrated circuit
JP2020074473A (ja) * 2020-02-05 2020-05-14 日本ルメンタム株式会社 半導体光素子、アレイ半導体光素子、及び光モジュール
JP2022117852A (ja) * 2021-02-01 2022-08-12 京セラ株式会社 光デバイスおよび発光装置
JP7550069B2 (ja) 2021-02-01 2024-09-12 京セラ株式会社 光デバイスおよび発光装置
US12476438B2 (en) 2021-02-01 2025-11-18 Kyocera Corporation Optical device and light emitting device
JP2023033780A (ja) * 2021-08-30 2023-03-13 住友電気工業株式会社 半導体光素子およびその製造方法
JP7687146B2 (ja) 2021-08-30 2025-06-03 住友電気工業株式会社 半導体光素子およびその製造方法
US12512645B2 (en) 2021-08-30 2025-12-30 Sumitomo Electric Industries, Ltd. Semiconductor optical device and method of manufacturing the same
WO2024257277A1 (ja) * 2023-06-14 2024-12-19 日本電信電話株式会社 光モジュール

Also Published As

Publication number Publication date
US6798807B2 (en) 2004-09-28
US20030231685A1 (en) 2003-12-18
US20030169796A1 (en) 2003-09-11
US6873636B2 (en) 2005-03-29

Similar Documents

Publication Publication Date Title
JP2003264334A (ja) 半導体レーザ素子及び半導体レーザモジュール
EP0896405B1 (en) Method for fabricating surface-emitting semiconductor device
US7023891B2 (en) Semiconductor optical device
US7199441B2 (en) Optical module device driven by a single power supply
JP6715589B2 (ja) 半導体光素子、アレイ半導体光素子、及び光モジュール
US9366835B2 (en) Integrated optical semiconductor device and integrated optical semiconductor device assembly
JP2003264334A5 (ja)
JP5185892B2 (ja) 半導体光素子、及びその製造方法
JP6696151B2 (ja) 光集積素子及びその製造方法並びに光通信装置
US20020105992A1 (en) Semiconductor optical device and method for fabricating same
CN101002369A (zh) 多级集成光子器件
CN112397994A (zh) 半导体光学器件
WO2007107782A1 (en) Monolithically integrated optoelectronic components
US7274720B2 (en) Semiconductor laser element having InGaAs compressive-strained quantum-well active layer
US7029936B2 (en) Semiconductor laser, device having reduced contact resistance and manufacturing method thereof
US7463662B2 (en) Optical semiconductor device, manufacturing method therefor, and optical semiconductor apparatus
JPH03256386A (ja) 半導体レーザ、その製造方法及び光通信システム
JP5569045B2 (ja) 光半導体装置の製造方法
US20010003529A1 (en) Semiconductor laser
JP2002232080A (ja) 電流閉じ込め構造を持つ半導体素子及びその製造方法
JP2021153125A (ja) 量子カスケードレーザ
JP2023061866A (ja) リッジ型半導体光素子
US6793388B2 (en) Semiconductor laser and fabricating method of the same
JP4164248B2 (ja) 半導体素子及びその製造方法、及び半導体光装置
JP2020074473A (ja) 半導体光素子、アレイ半導体光素子、及び光モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050304

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080826