JP2003263120A - Display panel - Google Patents
Display panelInfo
- Publication number
- JP2003263120A JP2003263120A JP2003057836A JP2003057836A JP2003263120A JP 2003263120 A JP2003263120 A JP 2003263120A JP 2003057836 A JP2003057836 A JP 2003057836A JP 2003057836 A JP2003057836 A JP 2003057836A JP 2003263120 A JP2003263120 A JP 2003263120A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- substrate
- display panel
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 表示パネルの製造工程中および完成後の静電
気によるスイッチング素子の特性劣化や配線間の絶縁破
壊を防ぐ。
【解決手段】 信号配線2および走査配線3の配線端部
に設けられた高抵抗部9が短絡線8に接続されている。
基板分断までに静電気による電荷が印加されても、高抵
抗部9および短絡線8を介して他の配線に分散される。
また、基板分断後に静電気による電荷が印加されても、
分断端と表示領域との間に高抵抗部9が残っているの
で、分断端から表示領域に達するまでに高抵抗部9で電
圧降下する。
(57) [Problem] To prevent deterioration of switching element characteristics and dielectric breakdown between wirings due to static electricity during and after a display panel manufacturing process. SOLUTION: A high resistance portion 9 provided at a wiring end of a signal wiring 2 and a scanning wiring 3 is connected to a short-circuit line 8.
Even if charges due to static electricity are applied before the substrate is divided, the charges are dispersed to other wirings via the high resistance portion 9 and the short-circuit line 8.
Also, even if charge due to static electricity is applied after the substrate is cut,
Since the high resistance portion 9 remains between the divided end and the display region, the voltage drops at the high resistance portion 9 from the divided end to the display region.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えば、テレビジ
ョンセット、パーソナルコンピュータ、ワードプロセッ
サまたはOA(Office Automation)
機器などに用いられる液晶表示パネル等の表示パネルに
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to, for example, a television set, a personal computer, a word processor or an OA (Office Automation).
The present invention relates to a display panel such as a liquid crystal display panel used in devices and the like.
【0002】[0002]
【従来の技術】上述の液晶表示パネルは、表示媒体とし
ての液晶層を挟んで一対の基板が対向配置された構成を
有する。そのうちの一方の基板であるアクティブマトリ
クス基板は、複数の信号配線と複数の走査配線とが絶縁
膜を介して互いに交差するように設けられ、各信号配線
と各走査配線との交差部近傍には、スイッチング素子と
してのTFT(薄膜トランジスタ)を介して両配線に接
続された画素電極が設けられる。各画素電極には、対応
する走査配線の信号でスイッチングされるTFTを介し
て対応する信号配線の信号が与えられ、その画素電極と
対向する対向電極との間の液晶層に電圧が印加される。
これにより両電極の間に挟まれた液晶層部分の光学的特
性が変化し、この光学的特性の変化が表示パターンとし
て視角的に認識される。2. Description of the Related Art The above-mentioned liquid crystal display panel has a structure in which a pair of substrates are arranged opposite to each other with a liquid crystal layer as a display medium interposed therebetween. An active matrix substrate, which is one of the substrates, is provided so that a plurality of signal wirings and a plurality of scanning wirings intersect each other with an insulating film interposed therebetween, and each signal wiring and each scanning wiring are provided in the vicinity of the intersection. A pixel electrode connected to both wirings via a TFT (thin film transistor) as a switching element is provided. A signal of a corresponding signal wiring is applied to each pixel electrode via a TFT switched by a signal of a corresponding scanning wiring, and a voltage is applied to a liquid crystal layer between the pixel electrode and a counter electrode facing the pixel electrode. .
As a result, the optical characteristics of the liquid crystal layer portion sandwiched between the two electrodes change, and this change in optical characteristics is visually recognized as a display pattern.
【0003】この液晶表示パネルに対して、静電気等に
より発生した例えば100V程度以上の電圧が信号配線
や走査配線に印加されると、TFTの破壊や特性劣化が
生じたり、信号配線と走査配線との間の絶縁膜が破壊さ
れたりするため、画像表示時にライン状の欠陥や表示ム
ラが現れ、表示品位を低下させる原因となる。この程度
の静電気は、上記アクティブマトリクス基板の製造工程
や、上記液晶層を配向させるための配向膜をラビング処
理する工程などで発生するため、これを完全に防止する
ことはできない。When a voltage of, for example, about 100 V or more generated by static electricity or the like is applied to the signal wiring or the scanning wiring with respect to this liquid crystal display panel, the TFT is broken or the characteristics are deteriorated, and the signal wiring and the scanning wiring are Since the insulating film between them is destroyed, line-shaped defects and display unevenness appear at the time of image display, which causes deterioration of display quality. This level of static electricity cannot be completely prevented because it is generated in the process of manufacturing the active matrix substrate, the process of rubbing the alignment film for aligning the liquid crystal layer, and the like.
【0004】このため、従来、図7および図8に示すよ
うな短絡線を形成したアクティブマトリクス基板が用い
られている。Therefore, conventionally, an active matrix substrate having a short circuit line as shown in FIGS. 7 and 8 has been used.
【0005】図7は従来のアクティブマトリクス基板の
等価回路を示す図である。このアクティブマトリクス基
板は、ガラス板などからなる透光性の基板1上に、複数
の信号配線2および走査配線3が絶縁膜を介して互いに
交差して設けられ、表示領域には各信号配線2と各走査
配線3との交差部近傍にスイッチング素子としてのTF
T4とそのTFT4に接続された画素電極5とが設けら
れている。そのマトリクス状の表示領域の周辺まで延び
た信号配線2の片方の端部には信号入力用端子6が設け
られ、走査配線3の片方の端部には信号入力用端子7が
設けられている。また、表示領域の周辺を囲むように短
絡線8が形成され、製造工程の途中までは、その短絡線
8が信号配線2の両端部および走査配線3の両端部と接
続されている。FIG. 7 is a diagram showing an equivalent circuit of a conventional active matrix substrate. This active matrix substrate is provided with a plurality of signal wirings 2 and scanning wirings 3 crossing each other through an insulating film on a transparent substrate 1 made of a glass plate or the like, and each signal wiring 2 is provided in a display area. And a TF as a switching element near the intersection of each scanning line 3 with each other.
A T4 and a pixel electrode 5 connected to the TFT4 are provided. A signal input terminal 6 is provided at one end of the signal wiring 2 extending to the periphery of the matrix-shaped display area, and a signal input terminal 7 is provided at one end of the scanning wiring 3. . Further, the short-circuit line 8 is formed so as to surround the periphery of the display region, and the short-circuit line 8 is connected to both ends of the signal wiring 2 and both ends of the scanning wiring 3 until the middle of the manufacturing process.
【0006】図8は従来の他のアクティブマトリクス基
板を示す平面図である。この図8において同じ機能を有
する部分には図7と同じ番号を付して説明を省略する。
なお、図8においては、簡単のために表示領域20の内
側を省略して示し、表示領域20の周辺に並設された配
線や端子の一部を省略して示している。このアクティブ
マトリクス基板は、短絡線8が信号配線2の信号入力用
端子6が設けられていない側の端部および走査配線3の
信号入力用端子7が設けられていない側の端部と接続さ
れている。FIG. 8 is a plan view showing another conventional active matrix substrate. In FIG. 8, parts having the same functions are assigned the same numbers as in FIG. 7 and their description is omitted.
Note that, in FIG. 8, the inside of the display area 20 is omitted for simplification, and some of the wirings and terminals arranged in parallel around the display area 20 are omitted. In this active matrix substrate, the short-circuit line 8 is connected to the end of the signal wiring 2 on which the signal input terminal 6 is not provided and the end of the scanning wiring 3 on the side where the signal input terminal 7 is not provided. ing.
【0007】これらのアクティブマトリクス基板は、透
光性の基板上に対向電極が設けられた対向基板と重ね合
わせられ、両基板の間に液晶が注入されて液晶表示パネ
ルが完成する。但し、短絡線8により信号配線2および
走査配線3を短絡したままでは駆動することができない
ので、液晶表示パネルの完成までに基板1を分断ライン
10に沿って分断することにより短絡が解除される。These active matrix substrates are superposed on a counter substrate in which a counter electrode is provided on a transparent substrate, and liquid crystal is injected between the two substrates to complete a liquid crystal display panel. However, since the signal line 2 and the scanning line 3 cannot be driven while being short-circuited by the short-circuit line 8, the short-circuit is released by dividing the substrate 1 along the division line 10 until the completion of the liquid crystal display panel. .
【0008】このように短絡線8を設けて各信号配線2
および各走査配線3と接続することにより、全ての信号
配線2と走査配線3とが常に同電位に保たれるため、液
晶表示パネルの製造工程中に静電気が印加されてもTF
Tの特性劣化や配線間の絶縁破壊が生じるのを防ぐこと
ができる。In this way, the short-circuit line 8 is provided and each signal wiring 2 is provided.
By connecting each scanning line 3 with each scanning line 3, all the signal lines 2 and the scanning lines 3 are always kept at the same potential. Therefore, even if static electricity is applied during the manufacturing process of the liquid crystal display panel, TF
It is possible to prevent the characteristic deterioration of T and the occurrence of dielectric breakdown between wirings.
【0009】しかしながら、図7および図8に示した構
成では、アクティブマトリクス基板の分断後には各信号
配線2および各走査配線3が電気的に独立した状態とな
るので、分断後の工程で発生する静電気によるTFTの
特性劣化や配線間の絶縁破壊を防ぐことができない。ま
た、TFTは100V程度の電圧印加でも特性が劣化し
てしまうが、液晶表示パネルの完成後でも、液晶表示装
置を製造すべく駆動用ドライバーの接続や偏光板の貼り
付けやシールドケースへの組み込み等が行われ、シール
ドケースに組み込まれるまでは常に静電気の影響を受け
るので、この程度の静電気を全く生じないようにするこ
とは実際には非常に困難である。However, in the structure shown in FIGS. 7 and 8, since the signal wirings 2 and the scanning wirings 3 are electrically independent after the division of the active matrix substrate, they occur in the step after the division. It is impossible to prevent deterioration of TFT characteristics and dielectric breakdown between wirings due to static electricity. In addition, the characteristics of the TFT deteriorate even when a voltage of about 100 V is applied, but even after the liquid crystal display panel is completed, the driver is connected, the polarizer is attached, and the shield case is incorporated to manufacture the liquid crystal display device. Etc., and is always affected by static electricity until it is installed in the shield case, so it is actually very difficult to prevent this level of static electricity at all.
【0010】また、図7に示した構成では全ての基板端
に信号配線2の分断面と走査配線3の分断面とができ、
図8に示した構成では信号入力用端子6、7の形成され
ていない側の基板端に信号配線2の分断面および走査配
線3の分断面が残るため、この分断面から侵入する静電
気による不良発生が多く、良品率を低下させる重大な欠
陥となっている。Further, in the structure shown in FIG. 7, a cross section of the signal wiring 2 and a cross section of the scanning wiring 3 are formed at all the ends of the substrate,
In the configuration shown in FIG. 8, since the cross section of the signal wiring 2 and the cross section of the scanning wiring 3 remain at the substrate end on the side where the signal input terminals 6 and 7 are not formed, a defect due to static electricity entering from this cross section is caused. This is a serious defect that frequently occurs and reduces the yield rate.
【0011】さらに、図7および図8に示した構成で
は、アクティブマトリクス基板を分断して短絡線8との
短絡を解除するまでは、全ての信号配線2と走査配線3
とが短絡されているため、各信号配線2と各走査配線3
との間の短絡や各配線の断線の有無の検査を行うことが
できない。Further, in the structure shown in FIGS. 7 and 8, all the signal wirings 2 and the scanning wirings 3 are divided until the active matrix substrate is divided to release the short circuit from the short circuit line 8.
Since the and are short-circuited, each signal wiring 2 and each scanning wiring 3
It cannot be inspected for a short circuit between them and the presence or absence of disconnection of each wiring.
【0012】このため、従来、図9に示すような素子と
内部短絡線とを形成したアクティブマトリクス基板が知
られている。Therefore, conventionally, an active matrix substrate having an element and an internal short-circuit line as shown in FIG. 9 is known.
【0013】図9は従来のアクティブマトリクス基板の
等価回路を示す図である。この図9において同じ機能を
有する部分には図7と同じ番号を付して説明を省略す
る。このアクティブマトリクス基板は、短絡線8の内側
に内部短絡線13が別に設けられ、各信号配線2および
各走査配線3が素子12を介して内部短絡線13に接続
されている。この素子12としては、半導体薄膜などか
らなる高抵抗素子や、印加電圧に対して非線形な抵抗値
を示す非線形素子などが使用される。FIG. 9 is a diagram showing an equivalent circuit of a conventional active matrix substrate. In FIG. 9, parts having the same functions are assigned the same numbers as in FIG. 7 and their explanations are omitted. In this active matrix substrate, an internal short-circuit line 13 is separately provided inside the short-circuit line 8, and each signal line 2 and each scanning line 3 is connected to the internal short-circuit line 13 via an element 12. As the element 12, a high resistance element made of a semiconductor thin film or a non-linear element showing a non-linear resistance value with respect to an applied voltage is used.
【0014】この構成によれば、分断ライン10に沿っ
てアクティブマトリクス基板を分断して信号配線2およ
び走査配線3と短絡線8との接続を解除した後でも、信
号配線2および走査配線3と内部短絡線13との接続が
残される。このため、基板分断後の工程で静電気が印加
されても、その電荷が素子12と内部短絡線13とを介
して周囲の信号配線2や走査配線3に分散されるため、
TFTの特性劣化や配線間の絶縁破壊を防ぐことができ
る。この場合、液晶表示パネルの製造工程の途中で各信
号配線2と各走査配線3との間の短絡や各配線の断線の
有無を検査するときや、液晶表示パネルの完成後に実駆
動するときに問題とならないように、各信号配線2およ
び各走査配線3と内部短絡線13との接続抵抗値は十分
高い値に設定される。According to this structure, even after the active matrix substrate is divided along the dividing line 10 to disconnect the signal wiring 2 and the scanning wiring 3 from the short-circuit line 8, the signal wiring 2 and the scanning wiring 3 are separated from each other. The connection with the internal short-circuit line 13 is left. Therefore, even if static electricity is applied in the process after the substrate is divided, the charge is dispersed to the surrounding signal wiring 2 and scanning wiring 3 through the element 12 and the internal short-circuit line 13,
It is possible to prevent characteristic deterioration of the TFT and dielectric breakdown between wirings. In this case, when inspecting for a short circuit between each signal wiring 2 and each scanning wiring 3 or disconnection of each wiring during the manufacturing process of the liquid crystal display panel, or when actually driving after completion of the liquid crystal display panel. The connection resistance value between each signal wiring 2 and each scanning wiring 3 and the internal short-circuit line 13 is set to a sufficiently high value so as not to cause a problem.
【0015】[0015]
【発明が解決しようとする課題】上記図7および図8に
示した従来例では、アクティブマトリクス基板を分断し
て各信号配線2および各走査配線3と短絡線8との短絡
を解除した後は、各信号配線2および各走査配線3が電
気的に独立しているため、基板分断後に静電気が印加さ
れた場合に、スイッチング素子の特性劣化や配線間の絶
縁破壊を防ぐことができない。また、基板端に信号配線
2および走査配線3の分断面が残っているため、その分
断面から侵入する静電気による不良発生が多い。さら
に、アクティブマトリクス基板を分断して短絡線8との
接続を解除するまでは全ての信号配線2と走査配線3と
が短絡されているため、各信号配線2と各走査配線3と
の間の短絡や各配線の断線の有無を検査することができ
ない。In the conventional example shown in FIGS. 7 and 8, after the active matrix substrate is divided and the short circuit between the signal lines 2 and the scanning lines 3 and the short circuit line 8 is released, Since the signal wirings 2 and the scanning wirings 3 are electrically independent from each other, it is impossible to prevent characteristic deterioration of the switching element and dielectric breakdown between wirings when static electricity is applied after the substrate is cut. Further, since the cross section of the signal line 2 and the scanning line 3 remains at the end of the substrate, there are many defects due to static electricity entering from the cross section. Further, since all the signal wirings 2 and the scanning wirings 3 are short-circuited until the active matrix substrate is divided and the connection with the short-circuit line 8 is released, the signal wirings 2 and the scanning wirings 3 are short-circuited. Inability to inspect for short circuits and broken wires.
【0016】上記図9に示した従来例では、静電気が印
加されることにより素子12の破壊や特性劣化が起こ
り、各信号配線2および各走査配線3の間にリークが生
じたり、各配線と内部短絡線13との接続抵抗のばらつ
きが生じたりして表示品位が低下することがある。ま
た、素子12の抵抗値は、実駆動の際に問題とならない
ように十分高い抵抗値に設定され、通常、信号配線2お
よび走査配線3の抵抗値よりも一桁以上高い値に設定さ
れるため、基板分断後に分断端(図9の図C部)から静
電気が印加されると、この抵抗値の違いにより大部分の
電荷は信号配線2または走査配線3に流れる。よって、
素子12を介して内部短絡線13には電荷がほとんど分
散されず、信号配線2または走査配線3に接続されたT
FT4の特性劣化や配線間の絶縁破壊が発生することが
ある。In the conventional example shown in FIG. 9, the static electricity is applied to the element 12 and the characteristics thereof are deteriorated to cause a leak between the signal wirings 2 and the scanning wirings 3, or the wirings to the wirings. The display quality may deteriorate due to variations in connection resistance with the internal short-circuit line 13. Further, the resistance value of the element 12 is set to a sufficiently high resistance value so as not to cause a problem during actual driving, and is usually set to a value higher by one digit or more than the resistance values of the signal wiring 2 and the scanning wiring 3. Therefore, when static electricity is applied from the dividing end (the portion C in FIG. 9) after dividing the substrate, most of the charges flow to the signal wiring 2 or the scanning wiring 3 due to the difference in the resistance value. Therefore,
Almost no electric charge is dispersed in the internal short-circuit line 13 through the element 12, and the T connected to the signal wiring 2 or the scanning wiring 3
The characteristics of the FT4 may be deteriorated or dielectric breakdown between wirings may occur.
【0017】本発明は、このような従来技術の問題点を
解決するためになされたものであり、基板の分断後も静
電気によるスイッチング素子の特性劣化や配線間の絶縁
破壊を防ぐことができる表示パネルを提供することを目
的とする。The present invention has been made in order to solve the above problems of the prior art, and it is possible to prevent deterioration of characteristics of switching elements and dielectric breakdown between wirings due to static electricity even after the substrate is divided. The purpose is to provide a panel.
【0018】[0018]
【課題を解決するための手段】本発明の表示パネルは、
表示媒体を挟んで対向配置された一対の基板のうちの一
方の基板に、複数の信号配線と複数の走査配線とが互い
に交差すると共に絶縁して設けられ、各信号配線と各走
査配線との交差部近傍に、スイッチング素子を介して両
配線に接続された画素電極が設けられ、該画素電極の存
在する部分を表示領域としている表示パネルにおいて、
該走査配線および該信号配線のうちの少なくとも一方の
表示領域外におけるその途中または端部に高抵抗部を有
してなり、該高抵抗部を該一方の基板端面より露出さ
せ、または該端面より内側に配して該一方の基板が分断
されており、そのことにより上記目的が達成される。The display panel of the present invention comprises:
A plurality of signal wirings and a plurality of scanning wirings are provided so as to intersect with each other and are insulated from each other on one of the pair of substrates arranged to face each other with the display medium interposed therebetween. In a display panel in which a pixel electrode connected to both wirings through a switching element is provided in the vicinity of the intersection, and a portion where the pixel electrode exists is a display region,
A high resistance portion is provided in the middle or end portion of at least one of the scanning wiring and the signal wiring outside the display area, and the high resistance portion is exposed from the end surface of the one substrate or from the end surface. The one of the substrates is divided so as to be arranged on the inner side, whereby the above object is achieved.
【0019】前記高抵抗部が半導体膜、金属膜または金
属酸化膜からなっていてもよい。The high resistance portion may be composed of a semiconductor film, a metal film or a metal oxide film.
【0020】前記高抵抗部が、該高抵抗部以外の配線部
分を構成する膜の面抵抗よりも高い面抵抗を有する膜か
らなっていてもよい。The high resistance portion may be made of a film having a surface resistance higher than that of a film forming a wiring portion other than the high resistance portion.
【0021】本発明の表示パネルは、表示媒体を挟んで
対向配置された一対の基板のうちの一方の基板に、複数
の信号配線と複数の走査配線とが互いに交差すると共に
絶縁して設けられ、各信号配線と各走査配線との交差部
近傍に、スイッチング素子を介して両配線に接続された
画素電極が設けられ、該画素電極の存在する部分を表示
領域としている表示パネルにおいて、該走査配線および
該信号配線のうちの少なくとも一方の配線端部近傍であ
って表示領域の外側に、該当する配線と絶縁して放電誘
導電極が設けられており、そのことにより上記目的が達
成される。The display panel of the present invention is provided on one of a pair of substrates which are arranged to face each other with a display medium interposed therebetween, in which a plurality of signal wirings and a plurality of scanning wirings cross each other and are insulated from each other. In a display panel in which a pixel electrode connected to both wirings via a switching element is provided in the vicinity of an intersection of each signal wiring and each scanning wiring, and a portion where the pixel electrode exists is a display area, the scanning is performed. A discharge inducing electrode is provided in the vicinity of the end of at least one of the wiring and the signal wiring and outside the display area so as to be insulated from the corresponding wiring, thereby achieving the above object.
【0022】前記放電誘導電極が、前記一対の基板のう
ちの他方の基板上の対向電極と電気的に接続されていて
もよい。The discharge inducing electrode may be electrically connected to a counter electrode on the other substrate of the pair of substrates.
【0023】前記放電誘導電極が、該当する配線と重畳
すると共に絶縁して設けられていてもよい。The discharge inducing electrode may be provided so as to overlap the corresponding wiring and be insulated.
【0024】前記放電誘導電極が、少なくとも該当する
配線の隣接するもの同士の間に両配線と絶縁して設けら
れていてもよい。The discharge inducing electrode may be provided so as to be insulated from both wirings at least between adjacent ones of the wirings.
【0025】前記放電誘導電極が、基板端部において該
当する配線よりも広幅にし、または基板端部において該
当する配線よりも広面積にして設けられていてもよい。The discharge inducing electrode may be provided so as to have a width wider than the corresponding wiring at the end of the substrate or a larger area than the corresponding wiring at the end of the substrate.
【0026】以下、本発明の作用について説明する。The operation of the present invention will be described below.
【0027】本発明にあっては、走査配線および信号配
線のうちの少なくとも一方が、表示領域外におけるその
途中または端部に高抵抗部を有している。基板分断まで
の工程で静電気が印加されても、各配線を高抵抗部で短
絡線と接続させておくことにより、高抵抗部および短絡
線を介して他の配線に電荷を分散させることができ、ス
イッチング素子の特性劣化や配線間の絶縁破壊が生じな
い。また、高抵抗部の抵抗値は他の信号配線部分や走査
配線部分の配線抵抗値よりも十分に高いため、短絡線と
接続したままでも、各配線の断線や配線間のリークなど
の検査が可能である。In the present invention, at least one of the scanning wiring and the signal wiring has a high resistance portion in the middle or end portion outside the display area. Even if static electricity is applied in the process up to the division of the substrate, by connecting each wire to the short-circuit wire at the high resistance part, it is possible to disperse the charge to other wires via the high resistance part and the short-circuit wire. The characteristics of the switching element and the dielectric breakdown between wirings do not occur. Also, since the resistance value of the high resistance part is sufficiently higher than the wiring resistance value of other signal wiring parts and scanning wiring parts, even if it is connected to the short-circuit line, it is possible to inspect for disconnection of each wiring and leakage between wirings. It is possible.
【0028】また、この基板を分断する際には、高抵抗
部を基板端面より露出させ、または基板端面より内側に
配して分断しているので、分断端と表示領域との間に高
抵抗部の一部または全部が残る。よって、基板分断後の
工程で静電気による電荷が印加されても、分断端から表
示領域に達するまでに高抵抗部で電圧降下されるため、
スイッチング素子の特性劣化や配線間の絶縁破壊が生じ
ない。また、高抵抗部は信号入力用端子よりも基板端側
にあるので、表示パネルの完成後に残されたままでも、
実駆動のために印加される信号には影響を及ぼさない。When the substrate is divided, the high resistance portion is exposed from the end face of the substrate or is arranged inside the end face of the substrate so that the high resistance portion is separated from the display end. Some or all of the resistance part remains. Therefore, even if a charge due to static electricity is applied in the process after the substrate is cut, the voltage drops in the high resistance portion from the cut end to the display region.
No deterioration of switching element characteristics or dielectric breakdown between wirings. Also, since the high resistance part is located closer to the substrate end side than the signal input terminal, even if it remains after the display panel is completed,
It does not affect the signal applied for actual driving.
【0029】この高抵抗部は、それ以外の配線部分を構
成する膜の面抵抗よりも高い面抵抗を有する膜を用いる
のが望ましく、半導体膜、金属膜または金属酸化膜等の
いずれを用いてもよい。特に、アクティブマトリクス基
板を構成する材料で高抵抗部を形成すれば、製造工程を
追加する必要が無いので望ましい。For the high resistance portion, it is desirable to use a film having a surface resistance higher than that of the film forming the other wiring portion, and any of a semiconductor film, a metal film, a metal oxide film or the like is used. Good. In particular, it is desirable to form the high resistance portion with the material forming the active matrix substrate, since it is not necessary to add a manufacturing process.
【0030】他の本発明にあっては、走査配線および信
号配線のうちの少なくとも一方の端部近傍であって表示
領域の外側に、その配線と絶縁して放電誘導電極が設け
られている。よって、表示パネルの製造工程中や表示パ
ネルの完成後に表示パネルの周辺に静電気が発生して
も、その静電気が放電誘導電極に放電されて、走査配線
および信号配線への静電気の印加が抑制されるので、ス
イッチング素子の特性劣化や配線間の絶縁破壊が生じな
い。According to another aspect of the present invention, a discharge induction electrode is provided near the end of at least one of the scanning wiring and the signal wiring and outside the display area so as to be insulated from the wiring. Therefore, even if static electricity is generated around the display panel during the manufacturing process of the display panel or after the completion of the display panel, the static electricity is discharged to the discharge induction electrode, and the application of static electricity to the scanning wiring and the signal wiring is suppressed. Therefore, characteristic deterioration of the switching element and dielectric breakdown between wirings do not occur.
【0031】この放電誘導電極を対向電極と接続すれ
ば、印加された静電気が表示パネル全体に拡散されるの
で、静電気の影響を防ぐことができる。By connecting the discharge inducing electrode to the counter electrode, the applied static electricity is diffused over the entire display panel, so that the influence of the static electricity can be prevented.
【0032】この放電誘導電極は、走査配線または信号
配線に対して重畳すると共に絶縁して設けてもよく、そ
の配線の隣接するもの同士の間に両配線と絶縁して設け
てもよく、さらに両端の配線の外側にその配線と絶縁し
て設けてもよい。いずれの場合にも、放電誘導電極と各
配線とが電気的に絶縁されているので、放電誘導電極に
印加された静電気が走査配線や信号配線に印加されるこ
とはない。The discharge inducing electrode may be provided so as to be overlapped with and insulated from the scanning wiring or the signal wiring, or may be provided between adjacent wirings so as to be insulated from both wirings. It may be provided outside the wires at both ends so as to be insulated from the wires. In any case, since the discharge induction electrode and each wiring are electrically insulated, the static electricity applied to the discharge induction electrode is not applied to the scanning wiring or the signal wiring.
【0033】この放電誘導電極を、基板端部における走
査配線や信号配線よりも広幅にし、または基板端部にお
ける走査配線や信号配線よりも広面積にすれば、表示パ
ネルの周辺に放電される静電気が放電誘導電極に印加さ
れやすくなるので望ましい。If the discharge inducing electrode is made wider than the scanning wiring and the signal wiring at the end portion of the substrate or wider than the scanning wiring and the signal wiring at the end portion of the substrate, static electricity discharged around the display panel is generated. Is easily applied to the discharge induction electrode, which is desirable.
【0034】[0034]
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。なお、以下の図にお
いて、従来技術と同じ機能を有する部分には同じ番号を
付して説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. In the following figures, the parts having the same functions as those of the conventional art will be described with the same numbers.
【0035】(実施形態1)図1は、実施形態1の表示
パネルにおけるアクティブマトリクス基板の等価回路を
示す図である。(Embodiment 1) FIG. 1 is a diagram showing an equivalent circuit of an active matrix substrate in a display panel of Embodiment 1.
【0036】このアクティブマトリクス基板は、ガラス
板などからなる透光性の基板1上に、複数の信号配線2
および走査配線3が絶縁膜(図示せず)を介して互いに
交差して設けられ、表示領域には各信号配線2と各走査
配線3との交差部近傍にスイッチング素子としてのTF
T4とそのTFT4に接続された画素電極5とが設けら
れている。各信号配線2および各走査配線3は、画素電
極5がマトリクス状に設けられた表示領域の外まで延び
ており、信号配線2の片方の端部には信号入力用端子6
が設けられ、走査配線3の片方の端部には信号入力用端
子7が設けられている。各画素電極5には、対応する走
査配線3の信号でスイッチングされるTFT4を介して
対応する信号配線2の信号が与えられる。This active matrix substrate comprises a plurality of signal wirings 2 on a transparent substrate 1 made of a glass plate or the like.
And scanning lines 3 are provided so as to intersect with each other via an insulating film (not shown), and TF as a switching element is provided in the display area in the vicinity of the intersection of each signal line 2 and each scanning line 3.
A T4 and a pixel electrode 5 connected to the TFT4 are provided. Each of the signal wirings 2 and each of the scanning wirings 3 extends to the outside of the display area where the pixel electrodes 5 are provided in a matrix, and the signal input terminal 6 is provided at one end of the signal wiring 2.
And a signal input terminal 7 is provided at one end of the scanning wiring 3. The signal of the corresponding signal wiring 2 is applied to each pixel electrode 5 via the TFT 4 which is switched by the signal of the corresponding scanning wiring 3.
【0037】表示領域の周辺には、その周囲を囲むよう
に短絡線8が形成されている。その短絡線8は、各信号
配線2の両端部および各走査配線3の両端部に設けられ
た高抵抗部9と接続されている。この高抵抗部9は、例
えばTFT4を構成している半導体膜n+a−Siを用
いてTFT4と同時に形成することができる。n+a−
Siの抵抗率は通常、数10Ωcm程度であり、その膜
厚は数100オングストローム程度で使用する。n+a
−Siの面抵抗を100MΩ/□とし、高抵抗部9の幅
を100μm、長さを10μmとすると、信号配線2と
短絡線8との間または走査配線3と短絡線8との間の接
続抵抗は10MΩとなる。A short-circuit line 8 is formed around the display area so as to surround the periphery. The short-circuit line 8 is connected to both ends of each signal line 2 and high resistance parts 9 provided at both ends of each scanning line 3. The high resistance portion 9 can be formed simultaneously with the TFT 4 by using, for example, the semiconductor film n + a-Si forming the TFT 4. n + a-
The resistivity of Si is usually about several tens of Ωcm, and the film thickness thereof is about several hundred angstroms. n + a
-If the surface resistance of Si is 100 MΩ / □, the width of the high resistance portion 9 is 100 μm, and the length is 10 μm, the connection between the signal wiring 2 and the short-circuit line 8 or between the scanning wiring 3 and the short-circuit line 8 is established. The resistance is 10 MΩ.
【0038】このアクティブマトリクス基板は、図2に
示すように、他の透光性基板上に平面状の対向電極が形
成された対向基板(図示せず)と貼り合わせられた後、
分断ライン10に沿って基板1が分断されて短絡線8が
切り離される。この際、各高抵抗部9の一部が、信号配
線2の両端部(および走査配線3の両端部)に残ってい
る。なお、この図2および以下の図3、4において、3
1は分断前の基板1のエッジを示し、32は対向基板の
エッジを示す。この図2に示すように、対向基板のエッ
ジ32は対向基板が高抵抗部9以外の信号配線部分2a
(および走査配線部分)をすべて覆うように配置するの
が望ましい。その後、両基板間に液晶が充填されて表示
パネルが完成する。As shown in FIG. 2, this active matrix substrate is bonded with another counter substrate (not shown) having a flat counter electrode formed on another transparent substrate, and then,
The substrate 1 is divided along the division line 10 and the short circuit line 8 is separated. At this time, a part of each high resistance portion 9 remains at both ends of the signal wiring 2 (and both ends of the scanning wiring 3). In addition, in FIG. 2 and FIGS.
Reference numeral 1 indicates the edge of the substrate 1 before division, and 32 indicates the edge of the counter substrate. As shown in FIG. 2, the edge 32 of the counter substrate is a signal wiring portion 2a other than the high resistance portion 9 in the counter substrate.
It is desirable to arrange so as to cover all (and the scanning wiring portion). After that, liquid crystal is filled between both substrates to complete the display panel.
【0039】この表示パネルは、アクティブマトリクス
基板が分断されるまでは、全ての信号配線2および走査
配線3が高抵抗部9で短絡線8と接続されている。よっ
て、基板分断前の工程で静電気が発生しても、印加され
た電荷は高抵抗部9および短絡線8を介して全配線に分
散されるので、スイッチング素子の特性劣化や配線間の
絶縁破壊が生じない。また、高抵抗部9以外の信号配線
部分2aや走査配線部分の配線抵抗値は通常1〜数10
kΩ程度で、高抵抗部9の抵抗値に比べて十分に低いた
め、短絡線8と接続された基板分断前の状態でも、各配
線の断線や配線間リークなどの基板検査が行える。In this display panel, all the signal wirings 2 and the scanning wirings 3 are connected to the short circuit line 8 by the high resistance portion 9 until the active matrix substrate is divided. Therefore, even if static electricity is generated in the process before the substrate is divided, the applied charges are distributed to all the wirings through the high resistance portion 9 and the short-circuit line 8, so that the characteristics of the switching element are deteriorated and the insulation breakdown between the wirings is caused. Does not occur. The wiring resistance values of the signal wiring portion 2a and the scanning wiring portion other than the high resistance portion 9 are usually 1 to several tens.
Since the resistance value is about kΩ, which is sufficiently lower than the resistance value of the high resistance portion 9, even before the substrate connected to the short-circuit line 8 is divided, a substrate inspection such as disconnection of each wiring or leakage between wirings can be performed.
【0040】また、基板分断後の工程では、アクティブ
マトリクス基板の表面は、信号入力用端子6、7上を除
いて対向基板で覆われている。このため、発生した静電
気が主として分断された基板端面(図1および図2のA
部)から信号配線2や走査配線3に侵入する。ところ
が、信号配線2および走査配線3の部分と分断端との間
には高抵抗部9があり、印加された静電気が表示領域に
達するまでに高抵抗部9で電圧降下するので、スイッチ
ング素子の特性劣化や配線間の絶縁破壊が生じない。ま
た、高抵抗部9は信号入力用端子6、7より基板端側に
あるため、表示パネル完成後、実駆動のために信号入力
用端子6、7に印加される信号には影響を及ぼさない。
さらに、各信号配線2および各走査配線3が電気的に接
続されていないため、図9に示した従来例のように、配
線間を接続する素子12への静電気印加による配線間リ
ークの発生や、微小なリークによる表示ムラ等の発生が
生じない。Further, in the step after the substrate is divided, the surface of the active matrix substrate is covered with the counter substrate except on the signal input terminals 6 and 7. For this reason, the generated static electricity is mainly divided into the end faces of the substrate (A in FIGS. 1 and 2).
Part) to enter the signal wiring 2 and the scanning wiring 3. However, there is a high resistance portion 9 between the signal wiring 2 and the scanning wiring 3 and the dividing end, and the applied static electricity causes a voltage drop in the high resistance portion 9 before reaching the display area. The deterioration of the characteristics and the insulation breakdown between wirings do not occur. Further, since the high resistance portion 9 is located closer to the substrate end side than the signal input terminals 6 and 7, it does not affect the signal applied to the signal input terminals 6 and 7 for actual driving after the display panel is completed. .
Further, since the signal wirings 2 and the scanning wirings 3 are not electrically connected to each other, the occurrence of leakage between wirings due to static electricity applied to the element 12 connecting the wirings, unlike the conventional example shown in FIG. The occurrence of display unevenness due to minute leaks does not occur.
【0041】なお、この実施形態では、アクティブマト
リクス基板の分断ライン10を高抵抗部9の一部を分断
するように配置したが、分断端と表示領域との間に高抵
抗部の一部または全部が残るようにすれば他の位置に分
断ライン10を配置してもよい。また、高抵抗部9は基
板端面より露出していてもよく、基板端面より内側に配
されていてもよい。In this embodiment, the dividing line 10 of the active matrix substrate is arranged so as to divide a part of the high resistance portion 9. However, a part of the high resistance portion is provided between the dividing end and the display region. Alternatively, the dividing line 10 may be arranged at another position as long as the whole is left. Further, the high resistance portion 9 may be exposed from the end surface of the substrate or may be arranged inside the end surface of the substrate.
【0042】(実施形態2)図3に実施形態2の表示パ
ネルの部分拡大図を示す。(Second Embodiment) FIG. 3 shows a partially enlarged view of a display panel according to a second embodiment.
【0043】この表示パネルは、信号配線2の高抵抗部
9と接続された短絡線8の一部を分断するようにアクテ
ィブマトリクス基板の分断ライン10が配置されてい
る。基板分断後には、アクティブマトリクス基板の周辺
領域に短絡線8の一部が残されている。In this display panel, a dividing line 10 of the active matrix substrate is arranged so as to divide a part of the short-circuit line 8 connected to the high resistance portion 9 of the signal wiring 2. After the substrate is cut, a part of the short-circuit line 8 is left in the peripheral area of the active matrix substrate.
【0044】この表示パネルは、アクティブマトリクス
基板が分断されるまでは、実施形態1と同様に、全ての
信号配線2と走査配線3とが高抵抗部9で短絡線8に接
続されているので、静電気が発生しても印加された電荷
が高抵抗部9および短絡線8を介して全配線に分散さ
れ、スイッチング素子の特性劣化や配線間の絶縁破壊が
生じない。In this display panel, all the signal wirings 2 and the scanning wirings 3 are connected to the short circuit line 8 by the high resistance portion 9 as in the first embodiment until the active matrix substrate is divided. Even when static electricity is generated, the applied charges are dispersed to all the wirings through the high resistance portion 9 and the short-circuit line 8, so that characteristic deterioration of the switching element and insulation breakdown between the wirings do not occur.
【0045】また、基板分断後の工程では、印加された
静電気がアクティブマトリクス基板の周辺領域に残され
た短絡線8の一部を介して周辺の信号配線2や走査配線
3に分散されると共に、表示領域に達するまでに高抵抗
部9で電圧降下するため、さらに静電気によるスイッチ
ング素子の特性劣化や配線間の絶縁破壊を防ぐのに有効
である。ただし、この場合には、表示パネルの完成後に
おいても配線間が高抵抗部9を介して接続された状態に
なるので、実駆動時に駆動用信号に影響を与えないよう
に、隣接する配線間の接続抵抗値を設定しておく必要が
ある。Further, in the step after the substrate is divided, the applied static electricity is dispersed to the peripheral signal wiring 2 and the scanning wiring 3 through a part of the short circuit line 8 left in the peripheral area of the active matrix substrate. Since the voltage drops in the high resistance portion 9 before reaching the display area, it is effective for further preventing the characteristic deterioration of the switching element and the dielectric breakdown between wirings due to static electricity. However, in this case, since the wirings are connected through the high resistance portion 9 even after the display panel is completed, the wirings between the adjacent wirings should be prevented so as not to affect the driving signal during actual driving. It is necessary to set the connection resistance value of.
【0046】(実施形態3)図4に実施形態3の表示パ
ネルの部分拡大図を示す。(Third Embodiment) FIG. 4 shows a partially enlarged view of a display panel according to a third embodiment.
【0047】基板分断後にはアクティブマトリクス基板
の周辺領域に短絡線8の一部が残され、高抵抗部9で信
号配線2の端部2a(または走査配線3の端部)に接続
されている。After the substrate is cut, a part of the short-circuit line 8 is left in the peripheral area of the active matrix substrate and is connected to the end 2a of the signal wiring 2 (or the end of the scanning wiring 3) by the high resistance portion 9. .
【0048】この表示パネルは、短絡配線8のくびれ部
が複数の信号配線2の端部2a(または複数の走査配線
3の端部)の高抵抗部9と接続され、そのくびれ部を分
断するようにアクティブマトリクス基板の分断ライン1
0が配置されている。基板分断後には、アクティブマト
リクス基板の周辺領域に短絡線8のくびれ部が残され、
高抵抗部9で信号配線2の端部2a(および走査配線3
の端部)に接続されている。この場合、図4に示すよう
に、対向基板のエッジ32は対向基板が短絡線8のくび
れ部までを覆うようにするのが好ましい。In this display panel, the narrowed portion of the short-circuit wiring 8 is connected to the high resistance portion 9 of the end portion 2a of the plurality of signal wirings 2 (or the end portion of the plurality of scanning wirings 3), and the narrowed portion is divided. Cutting line 1 of active matrix substrate
0 is placed. After cutting the substrate, the constricted portion of the short-circuit line 8 is left in the peripheral region of the active matrix substrate,
In the high resistance portion 9, the end portion 2a of the signal wiring 2 (and the scanning wiring 3
End). In this case, as shown in FIG. 4, it is preferable that the edge 32 of the counter substrate cover the counter substrate up to the constricted portion of the short-circuit line 8.
【0049】この表示パネルは、アクティブマトリクス
基板が分断されるまでは、実施形態1と同様に、全ての
信号配線2および走査配線3が高抵抗部9で短絡線8に
接続されているので、静電気が発生しても印加された電
荷が高抵抗部9および短絡線8を介して全配線に分散さ
れ、スイッチング素子の特性劣化や配線間の絶縁破壊が
生じない。In this display panel, all the signal wirings 2 and the scanning wirings 3 are connected to the short-circuit line 8 by the high resistance portion 9 as in the first embodiment until the active matrix substrate is divided, as in the first embodiment. Even if static electricity is generated, the applied charges are distributed to all the wirings through the high resistance portion 9 and the short-circuit wire 8, so that characteristic deterioration of the switching element and insulation breakdown between the wirings do not occur.
【0050】また、基板を分断した後の工程では、対向
基板11が短絡線8のくびれ部までを覆っており、基板
分断後に静電気が印加される部分がそのくびれ部(図4
のB部)のみとなるので、静電気による不良の発生を実
施形態1および実施形態2に比べて大幅に減らすことが
できる。上記実施形態2および実施形態3では、分断後
にパネルに残る短絡線8を対向電極(図示せず)に接続
する構造にすれば、更に、静電気の影響を小さくするこ
とができる。Further, in the step after the substrate is cut, the counter substrate 11 covers up to the constricted portion of the short circuit line 8, and the portion to which static electricity is applied after the substrate is divided is the constricted portion (FIG. 4).
B)), the occurrence of defects due to static electricity can be significantly reduced compared to the first and second embodiments. In the second and third embodiments, the influence of static electricity can be further reduced by adopting a structure in which the short-circuit line 8 remaining on the panel after the division is connected to the counter electrode (not shown).
【0051】上記実施形態1〜3では、高抵抗部9とし
て半導体膜を用いた例について説明したが、高抵抗部以
外の信号配線部分2aまたは走査配線部分よりも面抵抗
が高い膜であればいずれも用いることができ、金属膜や
金属酸化膜を用いてもよい。高抵抗部9として金属膜を
用いる場合には、高抵抗部9の抵抗値を高くするために
薄膜化したり、金属膜の長さ対幅の比を大きくしたりす
るのが好ましい。また高抵抗部9として金属酸化膜を用
いてもよい。なお、高抵抗部9としてアクティブマトリ
クス基板を構成する半導体膜や金属膜、金属酸化膜を用
いれば、特別な工程を追加する必要がないので、製造コ
ストを低減することができる。In the above-described first to third embodiments, the example in which the semiconductor film is used as the high resistance portion 9 has been described, but if the film has a higher surface resistance than the signal wiring portion 2a or the scanning wiring portion other than the high resistance portion. Any of them can be used, and a metal film or a metal oxide film may be used. When a metal film is used as the high resistance part 9, it is preferable to thin the high resistance part 9 in order to increase the resistance value thereof or to increase the length-to-width ratio of the metal film. A metal oxide film may be used as the high resistance portion 9. If a semiconductor film, a metal film, or a metal oxide film forming the active matrix substrate is used as the high resistance portion 9, it is possible to reduce the manufacturing cost because it is not necessary to add a special process.
【0052】また、上記実施形態1〜3では、短絡線8
を表示領域の周囲を取り囲むように配置して、信号配線
2の両端および走査配線3の両端に設けた高抵抗部9と
短絡線8とを接続したが、短絡線8をL字型に配置し
て、信号配線2の片端および走査配線3の片端に設けた
高抵抗部9と短絡線8とを接続してもよい。この場合に
は、基板分断後に接触等により信号配線2および走査配
線3に静電気が印加されないように、接続されていない
側の端が対向基板で完全に覆われるように対向基板のエ
ッジ32を配置するのが好ましい。Further, in the above-described first to third embodiments, the short circuit wire 8
Is arranged so as to surround the periphery of the display region, and the high resistance portion 9 provided at both ends of the signal wiring 2 and both ends of the scanning wiring 3 is connected to the short-circuit line 8, but the short-circuit line 8 is arranged in an L shape. Then, the high resistance portion 9 provided at one end of the signal wiring 2 and the one end of the scanning wiring 3 may be connected to the short-circuit line 8. In this case, the edge 32 of the counter substrate is arranged so that the end on the non-connected side is completely covered with the counter substrate so that static electricity is not applied to the signal wiring 2 and the scanning wiring 3 due to contact or the like after the substrate is divided. Preferably.
【0053】(実施形態4)図5は実施形態4の表示パ
ネルにおけるアクティブマトリクス基板の平面図であ
る。この図5においては、簡単のために表示領域20の
内側を省略して示し、表示領域20の周辺に並設された
配線や端子の一部を省略して示している。(Embodiment 4) FIG. 5 is a plan view of an active matrix substrate in a display panel of Embodiment 4. In FIG. 5, the inside of the display area 20 is omitted for simplification, and some of the wirings and terminals arranged in parallel around the display area 20 are omitted.
【0054】このアクティブマトリクス基板は、短絡線
8が信号配線2の信号入力用端子6が設けられていない
側の端部および走査配線3の信号入力用端子7が設けら
れていない側の端部と接続されている。また、表示領域
20の周辺の信号入力用端子6、7が設けられていない
側には、信号配線2および走査配線3を覆うように絶縁
膜(図示せず)を介して放電誘導電極15が重畳されて
いる。In this active matrix substrate, the short-circuit line 8 has an end portion where the signal input terminal 6 of the signal wiring 2 is not provided and an end portion of the scanning wiring 3 where the signal input terminal 7 is not provided. Connected with. Further, on the side of the display area 20 where the signal input terminals 6 and 7 are not provided, the discharge induction electrode 15 is provided so as to cover the signal wiring 2 and the scanning wiring 3 via an insulating film (not shown). Are overlaid.
【0055】このアクティブマトリクス基板は、対向電
極が形成された対向基板(図示せず)と貼り合わせられ
た後、両基板間に液晶が充填されて表示パネルが完成す
るが、その完成前に分断ライン10に沿って基板1が分
断されて短絡線8が切り離される。この際、信号入力用
端子6、7が設けられていない側の信号配線2および走
査配線3の端部を放電誘導電極15が覆った状態とな
る。This active matrix substrate is bonded to a counter substrate (not shown) on which counter electrodes are formed, and then liquid crystal is filled between the two substrates to complete a display panel. The substrate 1 is divided along the line 10 and the short-circuit line 8 is separated. At this time, the discharge induction electrode 15 covers the end portions of the signal wiring 2 and the scanning wiring 3 on the side where the signal input terminals 6 and 7 are not provided.
【0056】このように放電誘導電極15が信号配線2
および走査配線3の端部を覆っているので、表示パネル
の周辺に放電される静電気は、そのほとんどが放電誘導
電極15に印加される。この放電誘導電極15は信号配
線2および走査配線3とは電気的に絶縁されているの
で、信号配線2および走査配線3の重なり部分で形成さ
れるTFT4に電圧が印加されず、静電気によりTFT
の特性劣化や配線間の絶縁破壊が生じることはない。In this way, the discharge induction electrode 15 is connected to the signal wiring 2
And since the end portion of the scanning wiring 3 is covered, most of the static electricity discharged around the display panel is applied to the discharge induction electrode 15. Since the discharge inducing electrode 15 is electrically insulated from the signal wiring 2 and the scanning wiring 3, no voltage is applied to the TFT 4 formed at the overlapping portion of the signal wiring 2 and the scanning wiring 3, and the TFT is electrostatically discharged.
There is no deterioration of characteristics and insulation breakdown between wirings.
【0057】(実施形態5)図6は実施形態5の表示パ
ネルにおけるアクティブマトリクス基板の平面図であ
る。この図6においては、簡単のために表示領域20の
内側を省略して示し、表示領域20の周辺に並設された
配線や端子の一部を省略して示している。(Embodiment 5) FIG. 6 is a plan view of an active matrix substrate in a display panel of Embodiment 5. In FIG. 6, the inside of the display area 20 is omitted for simplification, and some of the wirings and terminals arranged in parallel around the display area 20 are omitted.
【0058】このアクティブマトリクス基板は、短絡線
8が信号配線2の信号入力用端子6が設けられていない
側の端部および走査配線3の信号入力用端子7が設けら
れていない側の端部と接続されている。また、表示領域
20の周辺の信号入力用端子6、7が設けられていない
側には、各信号配線2の両側および各走査配線3の両側
に各配線と離隔して放電誘導電極15が設けられてい
る。In this active matrix substrate, the short-circuit line 8 has an end portion where the signal input terminal 6 of the signal wiring 2 is not provided and an end portion of the scanning wiring 3 where the signal input terminal 7 is not provided. Connected with. Further, on the side of the display area 20 where the signal input terminals 6 and 7 are not provided, the discharge inducing electrodes 15 are provided on both sides of each signal wiring 2 and both sides of each scanning wiring 3 separately from each wiring. Has been.
【0059】このアクティブマトリクス基板は、対向電
極が形成された対向基板(図示せず)と貼り合わせられ
た後、両基板間に液晶が充填されて表示パネルが完成す
るが、その完成前に分断ライン10に沿って基板1が分
断されて短絡線8が切り離される。この際、信号入力用
端子6、7が設けられていない側の信号配線2および走
査配線3の端部の両側を放電誘導電極15が挟んだ状態
となる。このとき、最も外側の信号配線2および走査配
線の外側の放電誘導電極15は省略することも可能であ
る。This active matrix substrate is bonded to a counter substrate (not shown) on which counter electrodes are formed, and then a liquid crystal is filled between the two substrates to complete a display panel. The substrate 1 is divided along the line 10 and the short-circuit line 8 is separated. At this time, the discharge inducing electrodes 15 sandwich the both ends of the signal line 2 and the scanning line 3 on the side where the signal input terminals 6 and 7 are not provided. At this time, it is possible to omit the outermost signal wiring 2 and the discharge induction electrode 15 outside the scanning wiring.
【0060】このように放電誘導電極15が信号配線2
および走査配線3の端部の両側を挟んでおり、しかも、
放電誘導電極15の幅を信号配線2および走査配線3の
幅よりも広くしてあるので、表示パネルの周辺に放電さ
れる静電気は、そのほとんどが放電誘導電極15に印加
される。また、この放電誘導電極15は信号配線2およ
び走査配線3とは電気的に絶縁されているので、信号配
線2および走査配線3の重なり部分で形成されるTFT
4に電圧が印加されず、静電気によりTFTの特性劣化
や配線間の絶縁破壊が生じることはない。In this way, the discharge induction electrode 15 is connected to the signal wiring 2
And both sides of the end of the scanning wiring 3 are sandwiched, and moreover,
Since the width of the discharge inducing electrode 15 is made wider than the width of the signal line 2 and the scanning line 3, most of the static electricity discharged around the display panel is applied to the discharge inducing electrode 15. Further, since the discharge induction electrode 15 is electrically insulated from the signal wiring 2 and the scanning wiring 3, the TFT formed at the overlapping portion of the signal wiring 2 and the scanning wiring 3
No voltage is applied to No. 4 and static electricity does not cause deterioration of TFT characteristics or dielectric breakdown between wirings.
【0061】また、この表示パネルは、放電誘導電極1
5をコモンライン25を介して対向電極(図示せず)に
接続してあるので、静電気により印加された電荷を対向
電極から液晶表示パネル全体に拡散することができ、さ
らに静電気の影響を小さくすることができる。This display panel also includes the discharge induction electrode 1
Since 5 is connected to the counter electrode (not shown) via the common line 25, the charge applied by static electricity can be diffused from the counter electrode to the entire liquid crystal display panel, and the influence of static electricity can be further reduced. be able to.
【0062】なお、放電誘導電極15の形状は上記実施
形態4および5に示したものに限らず、信号配線2およ
び走査配線3の近傍に導電性材料を用いて形成すればよ
いので、信号配線2と短絡線8との接続パターンや走査
配線3と短絡線8との接続パターンに応じて適宜変更す
ることが可能である。とくに、放電誘導電極15の基板
端部での幅または面積を各配線2、3の基板端部での幅
または面積よりも大きくしておくと、静電気が放電誘導
電極15に有効に導かれる。また、放電誘導電極15を
信号配線2、走査配線3またはコモンライン25等と同
じ材料を用いて形成すれば、特別な工程を追加する必要
がないので製造コストを削減することができる。The shape of the discharge inducing electrode 15 is not limited to those shown in the above-described fourth and fifth embodiments, and since the conductive material may be formed in the vicinity of the signal wiring 2 and the scanning wiring 3, the signal wiring may be formed. It can be appropriately changed according to the connection pattern between the wiring 2 and the short-circuit line 8 and the connection pattern between the scanning wiring 3 and the short-circuit line 8. In particular, if the width or area of the discharge induction electrode 15 at the substrate end is made larger than the width or area of each of the wirings 2 and 3 at the substrate end, static electricity is effectively guided to the discharge induction electrode 15. Further, if the discharge inducing electrode 15 is formed by using the same material as the signal wiring 2, the scanning wiring 3, the common line 25, etc., it is not necessary to add a special process, and thus the manufacturing cost can be reduced.
【0063】[0063]
【発明の効果】以上詳述したように、本発明によれば、
走査配線および信号配線のうちの少なくとも一方の配線
が表示領域外におけるその途中または端部に高抵抗部を
有しており、高抵抗部を一方の基板端面より露出させ、
または基板端面より内側に配して一方の基板を分断して
いるので、基板分断後の工程でも、静電気に起因するス
イッチング素子の特性劣化や配線間の絶縁膜の破壊を防
ぐことができる。よって、基板分断前および基板分断後
の全工程を通じて製造歩留りを向上させると共に、信頼
性の高い表示パネルを製造することができる。As described in detail above, according to the present invention,
At least one of the scanning wiring and the signal wiring has a high resistance portion in the middle or end thereof outside the display region, and the high resistance portion is exposed from one substrate end surface,
Alternatively, since one of the substrates is divided so as to be disposed inside the end face of the substrate, the characteristic deterioration of the switching element and the breakdown of the insulating film between the wirings due to static electricity can be prevented even in the step after the division of the substrate. Therefore, it is possible to improve the manufacturing yield and to manufacture a highly reliable display panel through all the steps before and after the substrate cutting.
【0064】また、高抵抗部の抵抗値は他の配線部分に
比べて十分に低いため、分断前の短絡線に接続されたま
まの状態でも各配線の断線や配線間のリークなどの検査
が可能であり、さらに製造歩留りを向上させることがで
きる。Further, since the resistance value of the high resistance portion is sufficiently lower than that of the other wiring portions, it is possible to inspect the disconnection of each wiring and the leakage between wirings even in the state of being connected to the short-circuit line before the division. This is possible, and the manufacturing yield can be further improved.
【0065】さらに、高抵抗部は信号入力用端子よりも
基板端側にあるので、表示パネルの完成後に残されたま
までも、実駆動のために印加される信号には影響を及ぼ
さず、表示品位の良好な画像が得られる。Further, since the high resistance portion is located closer to the substrate end side than the signal input terminal, even if the high resistance portion is left after the completion of the display panel, it does not affect the signal applied for actual driving, and the display An image with good quality can be obtained.
【0066】この高抵抗部はアクティブマトリクス基板
を構成する半導体膜、金属膜または酸化膜等と同じ材料
を用いて形成することができるので、特別な工程を追加
する必要がなく、製造コストを削減することができる。Since the high resistance portion can be formed by using the same material as the semiconductor film, the metal film, the oxide film or the like which composes the active matrix substrate, it is not necessary to add a special process and the manufacturing cost can be reduced. can do.
【0067】また、他の本発明によれば、走査配線およ
び信号配線のうちの少なくとも一方の端部近傍であって
表示領域の外側に放電誘導電極が設けられているので、
表示パネルの完成後に表示パネル周辺に静電気が発生し
ても放電誘導電極に印加させることができ、静電気が信
号配線や走査配線に印加されるのを防ぐことができる。
よって、静電気に起因するスイッチング素子の特性劣化
や配線間の絶縁破壊を防ぐことができる。According to another aspect of the present invention, since the discharge inducing electrode is provided near the end of at least one of the scanning wiring and the signal wiring and outside the display area,
Even if static electricity is generated around the display panel after the display panel is completed, the static electricity can be applied to the discharge inducing electrodes, and the static electricity can be prevented from being applied to the signal wiring or the scanning wiring.
Therefore, it is possible to prevent the characteristic deterioration of the switching element and the dielectric breakdown between the wirings due to the static electricity.
【0068】この放電誘導電極は信号配線や走査配線を
形成する工程で形成可能であるので、特別な工程を追加
する必要がなく、製造コストを削減することができる。Since the discharge inducing electrode can be formed in the step of forming the signal wiring and the scanning wiring, it is not necessary to add a special step, and the manufacturing cost can be reduced.
【図1】実施形態1の表示パネルにおけるアクティブマ
トリクス基板の等価回路図である。FIG. 1 is an equivalent circuit diagram of an active matrix substrate in a display panel according to a first exemplary embodiment.
【図2】実施形態1の表示パネルの部分拡大図である。FIG. 2 is a partially enlarged view of the display panel according to the first embodiment.
【図3】実施形態2の表示パネルの部分拡大図である。FIG. 3 is a partially enlarged view of the display panel according to the second embodiment.
【図4】実施形態3の表示パネルの部分拡大図である。FIG. 4 is a partially enlarged view of the display panel according to the third embodiment.
【図5】実施形態4の表示パネルにおけるアクティブマ
トリクス基板の平面図である。FIG. 5 is a plan view of an active matrix substrate in a display panel of Embodiment 4.
【図6】実施形態5の表示パネルにおけるアクティブマ
トリクス基板の平面図である。FIG. 6 is a plan view of an active matrix substrate in a display panel of Embodiment 5.
【図7】従来のアクティブマトリクス基板の等価回路図
である。FIG. 7 is an equivalent circuit diagram of a conventional active matrix substrate.
【図8】他の従来のアクティブマトリクス基板の平面図
である。FIG. 8 is a plan view of another conventional active matrix substrate.
【図9】他の従来のアクティブマトリクス基板の等価回
路図である。FIG. 9 is an equivalent circuit diagram of another conventional active matrix substrate.
1 基板 2 信号配線 2a 高抵抗部以外の信号配線部分 3 走査配線 4 TFT 5 画素電極 6、7 信号入力用端子 8 短絡線 9 高抵抗部 l0 分断ライン 15 放電誘導電極 20 表示領域 25 コモンライン 31 エッジ 32 エッジ 1 substrate 2 signal wiring 2a Signal wiring part other than high resistance part 3 scan wiring 4 TFT 5 pixel electrodes 6, 7 Signal input terminal 8 short-circuit wire 9 High resistance part 10 cutting line 15 Discharge induction electrode 20 display area 25 common lines 31 Edge 32 edges
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 GA33 GA37 GA38 GA39 HA12 HA13 JA24 JB77 JB79 KA05 NA14 NA30 5C094 AA31 AA42 BA03 CA19 DA09 DB03 DB04 EA07 FB14 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 2H092 GA33 GA37 GA38 GA39 HA12 HA13 JA24 JB77 JB79 KA05 NA14 NA30 5C094 AA31 AA42 BA03 CA19 DA09 DB03 DB04 EA07 FB14
Claims (5)
基板のうちの一方の基板に、複数の信号配線と複数の走
査配線とが互いに交差すると共に絶縁して設けられ、各
信号配線と各走査配線との交差部近傍に、スイッチング
素子を介して両配線に接続された画素電極が設けられ、
該画素電極の存在する部分を表示領域としている表示パ
ネルにおいて、 該走査配線および該信号配線のうちの少なくとも一方の
配線端部近傍であって表示領域の外側に、該当する配線
と絶縁して放電誘導電極が設けられている表示パネル。1. A plurality of signal wirings and a plurality of scanning wirings are provided so as to intersect with each other and are insulated from each other on one of a pair of substrates that are arranged to face each other with a display medium interposed therebetween. Pixel electrodes connected to both wirings via a switching element are provided in the vicinity of the intersection with each scanning wiring,
In a display panel in which a portion where the pixel electrode is present is used as a display area, an electric discharge is made by insulating the wiring from the outside of the display area in the vicinity of an end of at least one of the scanning wiring and the signal wiring. A display panel provided with induction electrodes.
うちの他方の基板上の対向電極と電気的に接続されてい
る請求項1に記載の表示パネル。2. The display panel according to claim 1, wherein the discharge induction electrode is electrically connected to a counter electrode on the other substrate of the pair of substrates.
畳すると共に絶縁して設けられている請求項1または2
に記載の表示パネル。3. The discharge inducing electrode is provided so as to be overlapped and insulated from the corresponding wiring.
Display panel described in.
る配線の隣接するもの同士の間に両配線と絶縁して設け
られている請求項1または2に記載の表示パネル。4. The display panel according to claim 1, wherein the discharge inducing electrode is provided between at least adjacent ones of the corresponding wirings and insulated from both wirings.
該当する配線よりも広幅にし、または基板端部において
該当する配線よりも広面積にして設けられている請求項
1乃至4のいずれか1つに記載の表示パネル。5. The discharge inducing electrode is provided so as to have a width wider than a corresponding wiring at an end portion of the substrate or a wider area than a corresponding wiring at an end portion of the substrate. Display panel described in one.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003057836A JP4089886B2 (en) | 2003-03-04 | 2003-03-04 | Display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003057836A JP4089886B2 (en) | 2003-03-04 | 2003-03-04 | Display panel |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9073963A Division JPH10268794A (en) | 1997-03-26 | 1997-03-26 | Display panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003263120A true JP2003263120A (en) | 2003-09-19 |
| JP4089886B2 JP4089886B2 (en) | 2008-05-28 |
Family
ID=29208496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003057836A Expired - Lifetime JP4089886B2 (en) | 2003-03-04 | 2003-03-04 | Display panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4089886B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100729046B1 (en) | 2005-12-09 | 2007-06-14 | 삼성에스디아이 주식회사 | Antistatic Structure of OLED Display and Manufacturing Method Thereof |
| JP2011123283A (en) * | 2009-12-10 | 2011-06-23 | Seiko Epson Corp | Protective circuit, substrate for electrooptical device, electrooptical device, electrophoretic display device, electronic equipment and method for manufacturing electrooptical device |
| US8279147B2 (en) | 2006-11-10 | 2012-10-02 | Samsung Electronics Co., Ltd. | Liquid crystal display device having protective circuits and method of manufacturing the same |
-
2003
- 2003-03-04 JP JP2003057836A patent/JP4089886B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100729046B1 (en) | 2005-12-09 | 2007-06-14 | 삼성에스디아이 주식회사 | Antistatic Structure of OLED Display and Manufacturing Method Thereof |
| US8279147B2 (en) | 2006-11-10 | 2012-10-02 | Samsung Electronics Co., Ltd. | Liquid crystal display device having protective circuits and method of manufacturing the same |
| JP2011123283A (en) * | 2009-12-10 | 2011-06-23 | Seiko Epson Corp | Protective circuit, substrate for electrooptical device, electrooptical device, electrophoretic display device, electronic equipment and method for manufacturing electrooptical device |
| US8711464B2 (en) | 2009-12-10 | 2014-04-29 | Seiko Epson Corporation | Protection circuit, substrate for electro-optical device, electro-optical device, electrophoretic display device, electronic apparatus, and manufacturing method of electro-optical device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4089886B2 (en) | 2008-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100355966B1 (en) | Display panel | |
| KR0160062B1 (en) | Array Board for Flat Panel Display | |
| CN100437312C (en) | Liquid crystal display device | |
| JPH1010493A (en) | Liquid crystal display device and liquid crystal display substrate | |
| EP3497515B1 (en) | Display panel, methods of fabricating and repairing the same | |
| US8879015B2 (en) | Liquid crystal display device having a switch device connected to a shield electrode and an interconnection and electronic apparatus | |
| JPH08101397A (en) | Thin film transistor liquid crystal display device and its manufacture | |
| KR20000048089A (en) | Liquid crystal display | |
| JP4516638B2 (en) | Substrate for liquid crystal display device, liquid crystal display device and method for manufacturing the same | |
| JP5171412B2 (en) | Liquid crystal display device and electronic device | |
| KR0144061B1 (en) | Lcd device with shielded pixel structure | |
| JPH10213816A (en) | Active matrix type liquid crystal display | |
| JP3586049B2 (en) | LCD panel | |
| JP4089886B2 (en) | Display panel | |
| JPH11174970A (en) | Thin film device | |
| JP3162526B2 (en) | Method for manufacturing active matrix type liquid crystal display element | |
| JPH11258627A (en) | Thin film device | |
| JPH08152652A (en) | Array substrate for flat panel display | |
| JPH117044A (en) | Array substrate for display device | |
| JPH09146111A (en) | Array substrate for display device, method of manufacturing the same, and liquid crystal display device | |
| JPH11282386A (en) | Method of manufacturing active matrix substrate device, active matrix substrate device, and electro-optical panel having the same | |
| JPH06202152A (en) | Thin film transistor array | |
| JP3418684B2 (en) | Active matrix type liquid crystal display | |
| JP2008233417A (en) | Matrix array substrate and flat panel display device using the same | |
| JPH06222372A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080221 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |