[go: up one dir, main page]

JP2003258261A - Organic TFT and manufacturing method thereof - Google Patents

Organic TFT and manufacturing method thereof

Info

Publication number
JP2003258261A
JP2003258261A JP2002053596A JP2002053596A JP2003258261A JP 2003258261 A JP2003258261 A JP 2003258261A JP 2002053596 A JP2002053596 A JP 2002053596A JP 2002053596 A JP2002053596 A JP 2002053596A JP 2003258261 A JP2003258261 A JP 2003258261A
Authority
JP
Japan
Prior art keywords
gate insulating
insulating film
organic
organic tft
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002053596A
Other languages
Japanese (ja)
Inventor
Yoshihide Fujisaki
好英 藤崎
Yoshiki Iino
芳己 飯野
Yoji Inoue
陽司 井上
Seiji Tokito
静士 時任
Hiroshi Kikuchi
宏 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Nippon Hoso Kyokai NHK
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Hoso Kyokai NHK, Japan Broadcasting Corp filed Critical Nippon Hoso Kyokai NHK
Priority to JP2002053596A priority Critical patent/JP2003258261A/en
Publication of JP2003258261A publication Critical patent/JP2003258261A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 高いゲインを有する有機TFTを提供する。 【解決手段】 有機TFT10は、基板12の上に、順
次、ゲート電極16、ゲート絶縁膜18および有機半導
体20を有し、さらに、有機半導体20の上に対向、離
間してソース電極22およびドレイン電極24を有す
る。基板12はガラスで形成される。ゲート電極16は
タンタルで形成される。ゲート絶縁膜18はゲート電極
16を陽極酸化して、高い比誘電率を有する薄厚で緻密
な膜に形成される。有機半導体20は材料としてペンタ
センを用い、キャリアの移動度の大きなチャネルとして
形成される。
(57) [Problem] To provide an organic TFT having a high gain. SOLUTION: An organic TFT 10 has a gate electrode 16, a gate insulating film 18 and an organic semiconductor 20 sequentially on a substrate 12, and further has a source electrode 22 and a drain opposed to and separated from the organic semiconductor 20. It has an electrode 24. The substrate 12 is formed of glass. Gate electrode 16 is formed of tantalum. The gate insulating film 18 is formed as a thin and dense film having a high relative dielectric constant by anodizing the gate electrode 16. The organic semiconductor 20 uses pentacene as a material and is formed as a channel having high carrier mobility.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、有機薄膜トランジ
スタおよびその作製方法に関する。
TECHNICAL FIELD The present invention relates to an organic thin film transistor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】半導体として有機材料を用いた有機薄膜
トランジスタ(以下、有機TFTという。)は、半導体
として無機材料を用いた通常の薄膜トランジスタ(以
下、無機TFTという。)に比べて、製造プロセスが比
較的簡易でかつ製造コストが安いことが知られている。
また、有機TFTは、無機TFTに比べて成膜温度を低
くすることができ、このため、基板上に有機TFTを形
成するときに基板の材質の耐熱性を考慮することなく比
較的容易に有機TFTを形成することができるという特
徴がある。
2. Description of the Related Art An organic thin film transistor using an organic material as a semiconductor (hereinafter referred to as an organic TFT) has a manufacturing process which is more than that of a normal thin film transistor using an inorganic material as a semiconductor (hereinafter referred to as an inorganic TFT). It is known that it is simple and the manufacturing cost is low.
In addition, the organic TFT can lower the film forming temperature as compared with the inorganic TFT. Therefore, when the organic TFT is formed on the substrate, the organic TFT can be relatively easily formed without considering the heat resistance of the material of the substrate. There is a feature that a TFT can be formed.

【0003】この有機TFTは、アクティブ素子として
アクティブマトリクスディスプレイに好適に用いること
ができ、高画質、低消費電力、省スペースのアクティブ
マトリクスディスプレイを実現するためのキーデバイス
として注目されている。
This organic TFT can be suitably used as an active element in an active matrix display, and has been attracting attention as a key device for realizing an active matrix display with high image quality, low power consumption and space saving.

【0004】有機TFTは、ゲート電極、ゲート絶縁
膜、有機半導体ならびにソース電極およびドレイン電極
からなり、ゲート電圧Vgによって有機半導体界面の電
荷量を変化させ、ドレイン電流Iを制御してスイッチ
ングさせるものである。
The organic TFT is composed of a gate electrode, a gate insulating film, an organic semiconductor, and a source electrode and a drain electrode. The amount of charge at the interface of the organic semiconductor is changed by the gate voltage Vg to control the drain current I D for switching. Is.

【0005】有機TFTの上記作用の性能を左右する重
要な要素の1つがゲート絶縁膜である。ゲート絶縁膜
は、一般に金属酸化物の薄膜が用いられる。
One of the important factors that influence the performance of the above operation of the organic TFT is the gate insulating film. As the gate insulating film, a metal oxide thin film is generally used.

【0006】有機TFTのゲインg(dI/dV
g)は、下記の式で表される。
The gain g m (dI D / dV) of the organic TFT
g) is represented by the following formula.

【0007】[0007]

【数1】 式中、Wはチャネル幅を、Lはチャネル長を、εは真
空誘電率を、εはゲート絶縁膜の比誘電率を、dはゲー
ト絶縁膜の厚さを、μはキャリア移動度を、Vtは閾値
電圧を、それぞれ示す。
[Equation 1] In the equation, W is the channel width, L is the channel length, ε 0 is the vacuum dielectric constant, ε is the relative dielectric constant of the gate insulating film, d is the thickness of the gate insulating film, and μ is the carrier mobility. , Vt are threshold voltages, respectively.

【0008】上記の式より、ゲート絶縁膜の厚さdが薄
いほど、また比誘電率εが大きいほど、大きなゲインg
を得ることができて好ましい。
From the above equation, the smaller the thickness d of the gate insulating film and the larger the relative permittivity ε, the larger the gain g.
It is preferable that m can be obtained.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、有機T
FTをガラス基板やプラスチック基板上に形成する場
合、シリコン基板上に形成する場合と比較してプロセス
温度を低温化する必要があるが、このような低い温度で
緻密で絶縁性のよい有機TFTを形成することは一般に
難しい。
[Problems to be Solved by the Invention] However, organic T
When the FT is formed on a glass substrate or a plastic substrate, it is necessary to lower the process temperature as compared with the case where it is formed on a silicon substrate. However, an organic TFT that is dense and has good insulating properties at such a low temperature is required. It is generally difficult to form.

【0010】例えば、プラスチック基板上にペンタセン
に代表される有機半導体を真空蒸着法等により室温で形
成するとともに、ゲート絶縁膜を室温で高周波スパッタ
リング法により形成したいくつかの有機TFTの例が報
告されている。1つの例は、ゲート絶縁膜の材料として
BZT(Barium Zirconate Titanate)を用いたもので
あり(C.D.Dimitrakopoulos,S.Purushothaman.J.Kymiss
is,A.Callegari and J.M.Shaw,“low-Voltage Organic
Transistors on Plastic ComprisingHigh-Dielectric C
onstant Gate Insulators”Science,vol.283,822-824(1
999))、また他の1つの例はゲート絶縁膜の材料として
Alを用いたものである(J.H.Schon,S.Berg,Ch.
Kloc,B,Batlogg,“Ambipolar Pentacene Field-Effect
Transistors and Inverters”Science,Vol.287,pp1022-
1023(2000))。しかしながら、いずれの例においてもプ
ロセス温度が低いために、これらの金属酸化物薄膜で形
成されるゲート絶縁膜が柱状構造を示して微小なピンホ
ールを生じるおそれがあり、緻密で絶縁性の良好なゲー
ト絶縁膜を形成することが困難であるため、ゲート絶縁
膜の薄膜化には限界がある。また、高周波スパッタリン
グ法を用いた場合であっても、基板の温度がある程度上
昇することは避けられないため、プラスチック基板の熱
ストレスが懸念される。
For example, some organic TFTs in which an organic semiconductor typified by pentacene is formed on a plastic substrate at room temperature by a vacuum vapor deposition method and a gate insulating film is formed at room temperature by a high frequency sputtering method have been reported. ing. One example uses BZT (Barium Zirconate Titanate) as a material for the gate insulating film (CD Dimitrakopoulos, S.Purushothaman.J.Kymiss).
is, A.Callegari and JMShaw, “low-Voltage Organic
Transistors on Plastic Comprising High-Dielectric C
onstant Gate Insulators ”Science, vol.283,822-824 (1
999)), and another example uses Al 2 O 3 as the material for the gate insulating film (JH Schon, S. Berg, Ch.
Kloc, B, Batlogg, “Ambipolar Pentacene Field-Effect
Transistors and Inverters ”Science, Vol.287, pp1022-
1023 (2000)). However, since the process temperature is low in any of the examples, the gate insulating film formed of these metal oxide thin films may have a columnar structure and generate minute pinholes. Since it is difficult to form a gate insulating film, there is a limit to thinning the gate insulating film. Further, even when the high frequency sputtering method is used, it is inevitable that the temperature of the substrate rises to some extent, and thus there is a concern about thermal stress of the plastic substrate.

【0011】また、例えば、ゲート絶縁膜をポリイミド
等の有機材料を用いてスピンコート等の塗布法で形成し
た例も報告されている(特開2000-174277公報)。しか
しながら、プラスチック基板上に塗布法でゲート絶縁膜
を形成する場合、柔らかな基板の表面に均一な膜厚に、
言い換えれば膜厚の面内均一性の良好なゲート絶縁膜を
形成することが容易でなく、トランジスタの特性バラツ
キを生じるおそれがある。
Further, for example, an example in which the gate insulating film is formed by an application method such as spin coating using an organic material such as polyimide has been reported (Japanese Patent Laid-Open No. 2000-174277). However, when forming a gate insulating film on a plastic substrate by a coating method, a uniform film thickness is formed on the surface of a soft substrate.
In other words, it is not easy to form a gate insulating film having good in-plane uniformity of film thickness, and there is a risk that variations in transistor characteristics will occur.

【0012】また、ゲート絶縁膜の材料である金属酸化
物は、必ずしも比誘電率が高くなく、例えば従来用いら
れている二酸化珪素(SiO)および窒化珪素(Si
)は、比誘電率の値がそれぞれ3.9および7.
5に止まる。
Further, metal oxide which is the material of the gate insulating film
The material does not necessarily have a high relative permittivity, so
Silicon dioxide (SiOTwo) And silicon nitride (Si
ThreeN Four) Have relative permittivity values of 3.9 and 7.
Stop at 5.

【0013】したがって、高いゲインgを有する有機
TFTは必ずしも実現されていないのが現状である。
Therefore, under the present circumstances, an organic TFT having a high gain g m is not necessarily realized.

【0014】本発明は、上記の課題に鑑みてなされたも
のであり、高いゲインを有する有機TFTを提供するこ
とを目的とする。
The present invention has been made in view of the above problems, and an object thereof is to provide an organic TFT having a high gain.

【0015】[0015]

【課題を解決するための手段】本発明に係る有機TFT
(有機薄膜トランジスタ)は、基板上に形成され、ゲー
ト電極、ゲート絶縁膜、有機半導体ならびにソース電極
およびドレイン電極を有する有機TFTにおいて、該ゲ
ート絶縁膜が、該ゲート電極の表面を陽極酸化して形成
された金属酸化膜からなることを特徴とする。ここで、
有機TFTのゲート電極は、常識的に金属で形成され
る。
Means for Solving the Problems Organic TFT according to the present invention
The (organic thin film transistor) is formed on a substrate and is formed by anodizing the surface of the gate electrode in an organic TFT having a gate electrode, a gate insulating film, an organic semiconductor, and a source electrode and a drain electrode. It is characterized by comprising a formed metal oxide film. here,
The gate electrode of the organic TFT is commonly formed of metal.

【0016】これにより、反応過程で酸化膜の薄い部分
に電界が集中する自己整合作用を有する陽極酸化法で形
成された金属酸化膜からなるゲート絶縁膜を形成するこ
とで、スパッタ法、蒸着法あるいはCVD法等によって
形成する場合に比べてピンホールの少ない緻密で耐圧の
優れた薄膜状にゲート絶縁膜を形成することができ、ゲ
インの大きな有機TFTを得ることができる。
As a result, a gate insulating film made of a metal oxide film having a self-aligning action in which an electric field is concentrated in a thin portion of the oxide film during the reaction process is formed, thereby forming a gate insulating film by sputtering or vapor deposition. Alternatively, as compared with the case where the gate insulating film is formed by the CVD method or the like, the gate insulating film can be formed in a thin film shape with a small number of pinholes and a high withstand voltage, and an organic TFT having a large gain can be obtained.

【0017】この場合、前記ソース電極およびドレイン
電極の上に前記有機半導体が形成されてなると、有機半
導体の上にソース電極およびドレイン電極を形成すると
きに生じ得る有機半導体の汚染等を回避することができ
る。
In this case, when the organic semiconductor is formed on the source electrode and the drain electrode, it is possible to avoid contamination of the organic semiconductor which may occur when the source electrode and the drain electrode are formed on the organic semiconductor. You can

【0018】また、この場合、前記ゲート絶縁膜上に配
向膜が形成され、該配向膜上に前記有機半導体が形成さ
れてなると、有機半導体の配向性が向上してキャリアの
移動度が向上し、ゲインの大きな有機TFTを得ること
ができる。
Further, in this case, when the alignment film is formed on the gate insulating film and the organic semiconductor is formed on the alignment film, the orientation of the organic semiconductor is improved and the carrier mobility is improved. Therefore, an organic TFT having a large gain can be obtained.

【0019】また、この場合、前記ゲート電極が、タン
タル、アルミニウム、チタン、ニオブ、ジルコニウム、
ハフニウム、クロム、モリブデンおよびモリブデンータ
ンタル合金よりなる群から選択された材料の単層膜また
は複層膜で形成されてなると、ゲート電極を陽極酸化し
て形成されるゲート絶縁膜としてより緻密で欠陥の少な
い膜を得ることができる。また、ゲート電極が複層膜の
場合、例えば、単層膜のゲート電極および基板の熱膨張
率の中間の値の熱膨張率を有する成分の金属層を介在さ
せてゲート電極を複層膜とすることで、単層膜のゲート
電極および基板の熱膨張率が異なることによって生じう
る応力を軽減することができる。
In this case, the gate electrode is made of tantalum, aluminum, titanium, niobium, zirconium,
When formed of a single-layer film or a multi-layer film of a material selected from the group consisting of hafnium, chromium, molybdenum, and a molybdenum-tantalum alloy, it is a dense and defective gate insulating film formed by anodizing the gate electrode. It is possible to obtain a film with a small amount. When the gate electrode is a multi-layer film, for example, the gate electrode is a multi-layer film with a metal layer of a component having a coefficient of thermal expansion intermediate between those of the single-layer film gate electrode and the substrate. By doing so, it is possible to reduce stress that may occur due to the difference in the coefficient of thermal expansion between the gate electrode of the single-layer film and the substrate.

【0020】また、この場合、前記基板が、ガラス、シ
リコンまたはプラスチックで形成されてなると、好適で
ある。特に、ガラス基板またはプラスチック基板の場
合、基板上に設けられる有機TFTを比較的低温で形成
できるため、これらの比較的耐熱温度の低い基板を支障
なく用いることができる。また、特に、プラスチック基
板の場合、フレキシブルで軽量であるため、例えばアク
ティブ素子としてアクティブマトリクスディスプレイに
好適に用いることができる。
In this case, it is preferable that the substrate is made of glass, silicon or plastic. Particularly, in the case of a glass substrate or a plastic substrate, since the organic TFT provided on the substrate can be formed at a relatively low temperature, these substrates having a relatively low heat resistant temperature can be used without any trouble. Further, in particular, in the case of a plastic substrate, since it is flexible and lightweight, it can be suitably used as an active element in an active matrix display, for example.

【0021】また、本発明に係る有機TFTの作製方法
によれば、上記の有機TFTの作製方法であって、ゲー
ト電極を陽極酸化してゲート絶縁膜を作製するに際し、
予め把握したゲート絶縁膜の膜厚と印加電圧との関係に
基づいて、まず所定値の電流(定電流)を流し、ついで
電圧が所定値まで上昇した時点で該所定値の電圧(定電
圧)の印加を所定時間継続して、所定の膜厚のゲート絶
縁膜を得ると、所定の膜厚のゲート絶縁膜を精密にかつ
容易に形成することができる。
According to the method of manufacturing an organic TFT of the present invention, the method of manufacturing an organic TFT described above, wherein the gate electrode is anodized to form a gate insulating film,
Based on the relationship between the thickness of the gate insulating film and the applied voltage, which is known in advance, first apply a current (constant current) of a predetermined value, and then when the voltage rises to a predetermined value, the voltage of the predetermined value (constant voltage) Is continuously applied for a predetermined time to obtain a gate insulating film having a predetermined film thickness, the gate insulating film having a predetermined film thickness can be precisely and easily formed.

【0022】この場合、前記所定時間は、前記所定値の
電圧の印加を開始した後、時間経過に伴って減少する電
流値の単位時間当たりの減少率が所定の値に至るまでの
間の時間とすると、必要以上に長時間にわたって電圧を
印加したときに起こり得るゲート絶縁膜の膜品質の低下
を避けることができる。この所定時間は、所定値に保持
した電圧が上昇変動を来たすまでに至ることなく充分な
成膜が行われる時間である(熟成時間)。
In this case, the predetermined time is the time from when the application of the voltage of the predetermined value is started until the rate of decrease of the current value per unit time, which decreases with time, reaches the predetermined value. In that case, it is possible to avoid the deterioration of the film quality of the gate insulating film that may occur when a voltage is applied for a longer time than necessary. This predetermined time period is a time period during which sufficient film formation is carried out before the voltage held at the predetermined value undergoes an upward change (aging time).

【0023】また、本発明に係る有機TFTの作製方法
において、ソース電極およびドレイン電極を形成した後
に該ソース電極およびドレイン電極の上に有機半導体を
形成すると、有機半導体の上に例えばスパッタリング法
等によりソース電極およびドレイン電極を形成した場合
に生じ得る、有機半導体の汚染や損傷を来たすことがな
い。
In the method of manufacturing an organic TFT according to the present invention, when the organic semiconductor is formed on the source electrode and the drain electrode after forming the source electrode and the drain electrode, the organic semiconductor is formed on the organic semiconductor by, for example, a sputtering method. There is no contamination or damage to the organic semiconductor that may occur when the source electrode and the drain electrode are formed.

【0024】また、本発明に係る有機TFTの作製方法
において、配向膜を形成した後、ラビング装置を用いて
一定方向に擦った配向膜の表面上に有機半導体を形成す
ると、キャリアの移動度の大きな有機半導体を得ること
ができる。
In the method of manufacturing an organic TFT according to the present invention, if an organic semiconductor is formed on the surface of the alignment film that has been rubbed in a certain direction using a rubbing device after the alignment film is formed, carrier mobility A large organic semiconductor can be obtained.

【0025】[0025]

【発明の実施の形態】本発明に係る有機TFTおよびそ
の作製方法の好適な実施の形態(以下、本実施の形態例
という。)について、図を参照して、以下に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION A preferred embodiment of an organic TFT and a method for manufacturing the same according to the present invention (hereinafter referred to as the present embodiment) will be described below with reference to the drawings.

【0026】本実施の形態例に係る有機TFTおよびそ
の作製方法について、図1〜図3を参照して説明する。
An organic TFT according to this embodiment and a method for manufacturing the same will be described with reference to FIGS.

【0027】本実施の形態例に係る有機TFT10は、
図1に示すように、基板12の上に、順次、ゲート電極
16、ゲート絶縁膜18および有機半導体20を有し、
さらに、有機半導体20の上に対向、離間してソース電
極22およびドレイン電極24を有する構成である。
The organic TFT 10 according to this embodiment is
As shown in FIG. 1, a gate electrode 16, a gate insulating film 18 and an organic semiconductor 20 are sequentially provided on a substrate 12,
Further, the source electrode 22 and the drain electrode 24 are arranged on the organic semiconductor 20 so as to face each other and be spaced apart from each other.

【0028】上記の構成の有機TFT10は、以下の方
法により作製する。
The organic TFT 10 having the above structure is manufactured by the following method.

【0029】基板12は、材料としてガラスを用いて形
成する。
The substrate 12 is formed by using glass as a material.

【0030】ゲート電極16は、材料として例えばタン
タル(Ta)を用い、例えばマグネトロンDCスパッタ
リング法により、電力200W、アルゴンガス圧力約3
×10−1Paの条件で、基板12の上に約200nm
の膜厚に形成する。ゲート電極16の材料は、タンタル
に変えて、アルミニウム、チタン、ニオブ、ジルコニウ
ム、ハフニウム、クロム、モリブデンまたはモリブデン
ータンタル合金から適宜選択して用いてもよい。
The gate electrode 16 is made of, for example, tantalum (Ta) as a material, and the power is 200 W and the argon gas pressure is about 3 by, for example, a magnetron DC sputtering method.
About 200 nm on the substrate 12 under the condition of × 10 −1 Pa
To a film thickness of. Instead of tantalum, the material of the gate electrode 16 may be appropriately selected and used from aluminum, titanium, niobium, zirconium, hafnium, chromium, molybdenum, or molybdenum-tantalum alloy.

【0031】ゲート絶縁膜18は、ゲート電極16を陽
極酸化して形成する。この場合、例えば1%リン酸水溶
液を化成液として用い、この化成液にゲート電極16が
形成されたプラスチック基板12を浸漬する。そして、
ゲート電極16を陽極とし、別に準備した陰極との間に
直流電界を印加することで、下記の反応によりゲート絶
縁膜18としての五酸化タンタル(Ta)膜が形
成される。
The gate insulating film 18 is formed by anodizing the gate electrode 16. In this case, for example, a 1% phosphoric acid aqueous solution is used as the chemical conversion liquid, and the plastic substrate 12 on which the gate electrode 16 is formed is immersed in the chemical conversion liquid. And
By applying a DC electric field between the gate electrode 16 as an anode and a separately prepared cathode, a tantalum pentoxide (Ta 2 O 5 ) film as the gate insulating film 18 is formed by the following reaction.

【0032】2Ta+5H0→Ta+10H
+e この五酸化タンタル膜は、絶縁性に優れるととも
に製造プロセス中での耐食性に優れることが知られてい
る。
2Ta + 5HTwo0 → TaTwoO5+ 10H+
+ E This tantalum pentoxide film has excellent insulation properties.
Is known to have excellent corrosion resistance during the manufacturing process.
It

【0033】このとき、反応過程で膜の薄い部分に電界
が集中する自己整合作用により均一な膜厚のゲート絶縁
膜18が形成される。
At this time, the gate insulating film 18 having a uniform film thickness is formed by the self-alignment action in which the electric field is concentrated on the thin portion of the film during the reaction process.

【0034】また、このとき、定電流における皮膜の生
成において、膜厚DをさらにdDだけ成長させるために
必要な電圧Vの増加分をdVとすると、微分電場強度
(dV/dD)は膜厚Dに対する依存性がなく略一定の
値であるため、形成されるゲート絶縁膜18の膜厚と設
定電圧とは、図2に示すように略比例関係にある。この
ため、比例近似したゲート絶縁膜18の膜厚と設定電圧
との関係を予め把握しておき、あるいはまた使用するゲ
ート絶縁膜18の材料の種類ごとの精密なゲート絶縁膜
18の膜厚と設定電圧との関係を予め把握しておくこと
により、設定電圧値によりゲート絶縁膜18の膜厚を精
度よく容易に制御することができる。
Further, at this time, in the formation of the film at a constant current, if the increase in the voltage V required to further grow the film thickness D by dD is dV, the differential electric field strength (dV / dD) is the film thickness. Since it does not depend on D and has a substantially constant value, the film thickness of the formed gate insulating film 18 and the set voltage have a substantially proportional relationship as shown in FIG. Therefore, the relationship between the film thickness of the gate insulating film 18 and the set voltage, which are approximated proportionally, is grasped in advance, or the precise film thickness of the gate insulating film 18 for each kind of the material of the gate insulating film 18 is used. By grasping the relationship with the set voltage in advance, the film thickness of the gate insulating film 18 can be accurately and easily controlled by the set voltage value.

【0035】また、このとき、ゲート絶縁膜18を形成
する過程において膜の内部と表面とでは化成の進行程度
が異なるため、設定電圧に達した後、予め検討して得た
所定の時間(熟成時間)の間設定電圧の印加状態を継続
する。
At this time, since the degree of progress of the chemical formation is different between the inside and the surface of the film in the process of forming the gate insulating film 18, after reaching the set voltage, a predetermined time (ageing) obtained by studying in advance is reached. The applied state of the set voltage is maintained for (time).

【0036】この場合、長時間にわたって設定電圧の印
加を続けると、電圧が増加する現象を生じることがあ
る。この現象は、長時間高電界をかけられているため
に、皮膜が結晶化するのが原因ではないかと考えられ
る。したがって、この不具合を防止するためには、皮膜
が所定の膜厚に形成されて電流が所定値から著しく低下
する所定の時点、言い換えれば、電流値の低下が略収ま
り、単位時間あたりの電流値の減少率が所定の小さな値
となった時点で化成を終了する。すなわち、この時点を
上記所定の時間である熟成時間の終点とする。この所定
の時点は、化成条件による皮膜性状の変化を予め検討し
ておくことで適宜設定することができ、またその際、理
想的な熟成時間とのバランスを考慮して設定する。
In this case, if the set voltage is continuously applied for a long time, the voltage may increase. It is considered that this phenomenon is caused by the crystallization of the film because a high electric field is applied for a long time. Therefore, in order to prevent this inconvenience, at a predetermined time when the film is formed to have a predetermined film thickness and the current significantly decreases from the predetermined value, in other words, the decrease in the current value almost stops and the current value per unit time is reduced. The formation is terminated when the reduction rate of is a predetermined small value. That is, this time point is set as the end point of the aging time which is the predetermined time. This predetermined time point can be appropriately set by examining the change in the film properties depending on the chemical conversion conditions in advance, and at that time, it is set in consideration of the balance with the ideal aging time.

【0037】一例として、例えば0.1〜0.25(m
A/cm)程度の一定の電流で電圧を印加し、電圧が
例えば50Vの設定値に達した後は電流値を制御して5
0Vの設定電圧を保ち、熟成時間を経て電流が所定値か
ら著しく低下する所定の時点で化成を終了する。これに
より、85.64nmの薄厚のゲート絶縁膜18を、精
密にかつ容易に得ることができる。
As an example, for example, 0.1 to 0.25 (m
A voltage is applied with a constant current of about A / cm 2 ), and after the voltage reaches a set value of, for example, 50 V, the current value is controlled to 5
The chemical composition is terminated at a predetermined time when the current is remarkably reduced from the predetermined value after the aging time while maintaining the set voltage of 0V. As a result, the thin gate insulating film 18 having a thickness of 85.64 nm can be obtained accurately and easily.

【0038】上記の陽極酸化法によりゲート絶縁膜18
を形成した後、基板12を例えば純水で洗浄し、さらに
70℃程度の温度でベークする。
The gate insulating film 18 is formed by the above anodic oxidation method.
After forming, the substrate 12 is washed with, for example, pure water, and is baked at a temperature of about 70 ° C.

【0039】有機半導体20は、材料として例えばペン
タセンを用い、抵抗加熱による真空蒸着法により、チャ
ンバーの圧力を例えば10−5Paとし、基板温度が室
温から100℃の範囲に収まるプロセス温度で、ゲート
絶縁膜上に例えば50nmの膜厚に形成する。このと
き、有機半導体のソース電極およびドレイン電極間方向
の長さ(チャネル長)Lを例えば0.5mmに、また有
機半導体の幅(チャネル幅)Wを例えば10mmに形成
する。
The organic semiconductor 20 uses, for example, pentacene as a material, the pressure of the chamber is set to, for example, 10 −5 Pa by a vacuum vapor deposition method by resistance heating, and the substrate temperature is within a range of room temperature to 100 ° C. The insulating film is formed to have a film thickness of 50 nm, for example. At this time, the length (channel length) L of the organic semiconductor in the direction between the source electrode and the drain electrode is formed to 0.5 mm, and the width (channel width) W of the organic semiconductor is formed to 10 mm, for example.

【0040】ソース電極22およびドレイン電極24
は、材料として例えばAuを用い、真空蒸着法により、
金属マスクを介して、有機半導体20上に例えば100
nmの膜厚にストリップ状に形成する。
Source electrode 22 and drain electrode 24
Is, for example, Au as a material,
For example, 100 on the organic semiconductor 20 through the metal mask.
It is formed in a strip shape with a film thickness of nm.

【0041】本実施の形態例に係る有機TFT10は、
ゲート絶縁膜18が陽極酸化法によりタンタルからなる
ゲート電極16を酸化して形成されたものであるため、
スパッタ法、蒸着法あるいはCVD法等によって形成す
る従来の場合に比べてピンホールの少ない緻密で耐圧の
優れた薄膜状にゲート絶縁膜18を形成することがで
き、ゲインの大きな有機TFTを得ることができる。
The organic TFT 10 according to this embodiment is
Since the gate insulating film 18 is formed by oxidizing the gate electrode 16 made of tantalum by the anodic oxidation method,
The gate insulating film 18 can be formed in a thin film shape having a small number of pinholes and a high withstand voltage as compared with the conventional case formed by a sputtering method, a vapor deposition method, a CVD method or the like, and an organic TFT having a large gain can be obtained. You can

【0042】なお、本実施の形態例に係る有機TFT1
0は、基板12の材料としてガラスを用いたが、これに
代えて、シリコンを用いてもよくあるいはプラスチック
を用いてもよい。特に、ガラス基板またはプラスチック
基板の場合、基板上に設けられる有機TFTを比較的低
温で形成できるため、これらの比較的耐熱温度の低い基
板を支障なく用いることができる。また、特に、プラス
チック基板の場合、フレキシブルで軽量であるため、例
えばアクティブ素子としてアクティブマトリクスディス
プレイに好適に用いることができる。
The organic TFT 1 according to the present embodiment example
In No. 0, glass was used as the material of the substrate 12, but instead of this, silicon may be used or plastic may be used. Particularly, in the case of a glass substrate or a plastic substrate, since the organic TFT provided on the substrate can be formed at a relatively low temperature, these substrates having a relatively low heat resistant temperature can be used without any trouble. Further, in particular, in the case of a plastic substrate, since it is flexible and lightweight, it can be suitably used as an active element in an active matrix display, for example.

【0043】また、有機TFT10において、基板12
の上にアルミニウムの層を形成した後タンタルの層を形
成し、ゲート電極16をタンタルおよびアルミニウムの
複層膜とすると、ゲート電極がタンタルの層のみである
場合にタンタルの層および基板12の熱膨張率が異なる
ことによって生じうる応力を軽減することができる。こ
の効果は、熱膨張率の特に大きなプラスチックを基板材
料として用いるときに顕著である。
In the organic TFT 10, the substrate 12
If a tantalum layer is formed after forming an aluminum layer on the gate electrode 16 and the gate electrode 16 is a multilayer film of tantalum and aluminum, when the gate electrode is only the tantalum layer, the heat of the tantalum layer and the substrate 12 is reduced. It is possible to reduce stress that may occur due to the different expansion rates. This effect is remarkable when a plastic having a particularly large coefficient of thermal expansion is used as the substrate material.

【0044】本実施の形態例に係る有機TFT10につ
いて、ゲート絶縁膜18の物性を測定した結果、1kH
zで測定したキャパシタ容量は0.248(uF/cm
)であり、これから求めた比誘電率は約24であっ
た。このゲート絶縁膜18の比誘電率の値は、従来の二
酸化珪素の比誘電率3.9および窒化珪素の比誘電率
7.5に比べるとかなり大きい。また、前記したよう
に、ゲート絶縁膜18は、膜厚が85.64nmと小さ
い。
With respect to the organic TFT 10 according to the present embodiment, the physical properties of the gate insulating film 18 were measured, and the result was 1 kHz.
The capacitance of the capacitor measured by z is 0.248 (uF / cm
2 ), and the relative dielectric constant obtained from this was about 24. The value of the relative permittivity of the gate insulating film 18 is considerably larger than the relative permittivity of 3.9 of conventional silicon dioxide and the relative permittivity of 7.5 of silicon nitride. Further, as described above, the gate insulating film 18 has a small film thickness of 85.64 nm.

【0045】また、有機半導体20は、上記したよう
に、幅(チャネル幅W)が10mmおよび長さ(チャネ
ル長L)が0.5mmであり、その比(W/L)が20
と大きい。また、有機半導体20は、キャリア移動度
(μ)が0.22(cm/V・s)程度と大きい。
As described above, the organic semiconductor 20 has a width (channel width W) of 10 mm and a length (channel length L) of 0.5 mm, and the ratio (W / L) is 20.
And big. The organic semiconductor 20 has a large carrier mobility (μ) of about 0.22 (cm 2 / V · s).

【0046】ゲート絶縁膜18および有機半導体20が
上記の特性を有する有機TFT10の静特性を測定した
結果を図4に示した。有機TFT10は、ゲインが大き
く、ゲート電圧Vgが1.2V程度の低い閾値電圧で動
作した。
FIG. 4 shows the results of measuring the static characteristics of the organic TFT 10 in which the gate insulating film 18 and the organic semiconductor 20 have the above characteristics. The organic TFT 10 has a large gain and operates at a low threshold voltage with a gate voltage Vg of about 1.2V.

【0047】つぎに、本実施の形態例の有機TFT10
の変形例について説明する。なお、以下の各変形例にお
いて、有機TFT10と同一の構成要素については、有
機TFT10と同一の参照符号を付すとともに重複する
説明を省略する。
Next, the organic TFT 10 according to the present embodiment example.
A modified example will be described. In each of the following modifications, the same components as those of the organic TFT 10 are designated by the same reference numerals as those of the organic TFT 10 and duplicate description is omitted.

【0048】第1の変形例に係る有機TFT10aは、
図5に示すように、ゲート絶縁膜18と有機半導体20
aとの間に配向膜30が設けられている点が有機TFT
10と相違する。
The organic TFT 10a according to the first modification is
As shown in FIG. 5, the gate insulating film 18 and the organic semiconductor 20 are formed.
The organic TFT is that the alignment film 30 is provided between
Different from 10.

【0049】例えばスピンコート法や印刷法等により、
有機溶剤に溶解した長鎖アルキル基を有する高分子をゲ
ート絶縁膜18上に薄厚に塗布し、乾燥させた後、形成
された膜の表面をラビング装置を用いて擦ることによ
り、垂直方向に配向した、すなわち、ゲート絶縁膜18
上に直立して長鎖アルキル基を有する高分子が整列され
た配向膜30が得られる。そして、配向膜30の上に、
前記した真空蒸着法によりペンタセンの薄膜を形成する
ことにより、ペンタセンの分子が垂直方向に配向した、
すなわち、配向膜30とソース電極22およびドレイン
電極24との間に直立してペンタセンの分子が整列され
た有機半導体20aが得られる。
For example, by a spin coating method or a printing method,
A polymer having a long-chain alkyl group dissolved in an organic solvent is thinly applied on the gate insulating film 18, dried, and then the surface of the formed film is rubbed with a rubbing device to align vertically. That is, the gate insulating film 18
The alignment film 30 in which the polymers having long-chain alkyl groups are aligned vertically is obtained. Then, on the alignment film 30,
By forming a thin film of pentacene by the vacuum deposition method described above, the molecules of pentacene are vertically aligned,
That is, the organic semiconductor 20a in which pentacene molecules are aligned upright between the alignment film 30 and the source electrode 22 and the drain electrode 24 is obtained.

【0050】有機TFT10aは、有機半導体20aの
配向性が向上し、キャリア移動度(μ)が1.1(cm
/V・s)程度と大きいため、大きなゲインを得るこ
とができる。
In the organic TFT 10a, the orientation of the organic semiconductor 20a is improved, and the carrier mobility (μ) is 1.1 (cm).
Since it is as large as 2 / V · s), a large gain can be obtained.

【0051】第2の変形例に係る有機TFT10bは、
図6に示すように、ソース電極22aおよびドレイン電
極24aの上に有機半導体20bが設けられている点が
有機TFT10と相違する。
The organic TFT 10b according to the second modification is
As shown in FIG. 6, the organic semiconductor 20b is different from the organic TFT 10 in that the organic semiconductor 20b is provided on the source electrode 22a and the drain electrode 24a.

【0052】この場合、ゲート絶縁膜18aは、ゲート
電極16aの上面とともに側面も被覆するように形成さ
れる。そして、ゲート絶縁膜18aのつぎに、ソース電
極22aおよびドレイン電極24aが形成される。この
とき、ソース電極22aおよびドレイン電極24aは、
ゲート絶縁膜18aで被覆されたゲート電極16aを挟
んで離間して、プラスチック基板12上の対向する位置
に形成される。ソース電極22aおよびドレイン電極2
4aは、前記したように金属マスクを介して真空蒸着す
ることにより得られ、あるいは、微細加工するときは金
属マスクに変えてフォトリソグラフィーによりパターニ
ングして形成したレジストマスクを介して真空蒸着する
ことにより得られる。なお、ソース電極22aおよびド
レイン電極24aがゲート絶縁膜18aによって絶縁さ
れ、およびソース電極22aおよびドレイン電極24a
の間に有機半導体20bの少なくとも一部が介在すると
いう2つの条件を満たす限り、図8以外の他の形態の積
層構造とすることができる。
In this case, the gate insulating film 18a is formed so as to cover not only the upper surface of the gate electrode 16a but also the side surface thereof. Then, next to the gate insulating film 18a, the source electrode 22a and the drain electrode 24a are formed. At this time, the source electrode 22a and the drain electrode 24a are
The gate electrodes 16a covered with the gate insulating film 18a are formed so as to be spaced from each other with the gate electrode 16a interposed therebetween and to face each other on the plastic substrate 12. Source electrode 22a and drain electrode 2
4a is obtained by vacuum vapor deposition through a metal mask as described above, or by vacuum vapor deposition through a resist mask formed by patterning by photolithography instead of the metal mask when performing fine processing. can get. The source electrode 22a and the drain electrode 24a are insulated by the gate insulating film 18a, and the source electrode 22a and the drain electrode 24a are
As long as the two conditions that at least a part of the organic semiconductor 20b is interposed between the two, a laminated structure other than that shown in FIG. 8 can be formed.

【0053】つぎに、前記した真空蒸着法等により有機
半導体20bをソース電極22aおよびドレイン電極2
4aの上に形成する。このとき、有機半導体20bの一
部がソース電極22aおよびドレイン電極24aとゲー
ト絶縁膜18aとの間の隙間に進入するように形成され
る。但し、これに限らず、ソース電極22aおよびドレ
イン電極24aとゲート絶縁膜18aとを密着させても
よい。
Next, the organic semiconductor 20b is connected to the source electrode 22a and the drain electrode 2 by the above-mentioned vacuum deposition method or the like.
It is formed on 4a. At this time, part of the organic semiconductor 20b is formed so as to enter the gap between the source electrode 22a and the drain electrode 24a and the gate insulating film 18a. However, the invention is not limited to this, and the source electrode 22a and the drain electrode 24a and the gate insulating film 18a may be adhered to each other.

【0054】有機TFT10bの上記の構成およびその
作製方法に変えて、ソース電極およびドレイン電極の上
に有機半導体を形成する場合、ソース電極およびドレイ
ン電極を真空蒸着法によって形成するときの熱や不純物
によって、先に形成された有機半導体が損傷や汚染を受
け、有機TFTの特性が劣化するおそれがある。また、
リソグラフィによりパターニングするときは、有機材料
であるレジストやエッチャント(エッチング液)に、有
機半導体が最上層に形成されたプラスチック基板12を
浸漬することで、同様に有機半導体の表面が汚染され有
機TFT1の特性が劣化するおそれがある。
In the case of forming an organic semiconductor on the source electrode and the drain electrode in place of the above-described structure of the organic TFT 10b and the manufacturing method thereof, heat and impurities when forming the source electrode and the drain electrode by the vacuum evaporation method may be used. However, the previously formed organic semiconductor may be damaged or contaminated, and the characteristics of the organic TFT may be deteriorated. Also,
When patterning by lithography, the surface of the organic semiconductor is similarly contaminated by immersing the plastic substrate 12 on which the organic semiconductor is formed in the uppermost layer in a resist or etchant (etching solution) which is an organic material. The characteristics may deteriorate.

【0055】これに対して有機TFT10bの上記の構
成およびその作製方法によれば、有機半導体20bが上
記の汚染等を受けるおそれがなく、したがって、有機T
FT10bの特性が劣化するおそれがない。また、この
場合、ソース電極22aおよびドレイン電極24aを形
成するまでは、無機TFTと同様のプロセスを採用する
ことができ、作製方法が煩雑とならない。
On the other hand, according to the above-mentioned structure of the organic TFT 10b and the manufacturing method thereof, there is no fear that the organic semiconductor 20b is contaminated and the like, and therefore the organic T
There is no fear that the characteristics of the FT 10b will deteriorate. Further, in this case, the same process as that of the inorganic TFT can be adopted until the source electrode 22a and the drain electrode 24a are formed, and the manufacturing method is not complicated.

【0056】[0056]

【発明の効果】本発明に係る有機TFTによれば、ゲー
ト絶縁膜が、ゲート電極の表面を陽極酸化して形成され
た金属酸化膜からなるため、ピンホールの少ない緻密で
耐圧の優れた薄膜状にゲート絶縁膜を形成することがで
き、ゲインの大きな有機TFTを得ることができる。
According to the organic TFT of the present invention, since the gate insulating film is a metal oxide film formed by anodizing the surface of the gate electrode, it is a thin film with few pinholes and excellent in withstand voltage. The gate insulating film can be formed in a uniform shape, and an organic TFT having a large gain can be obtained.

【0057】また、本発明に係る有機TFTによれば、
ソース電極およびドレイン電極の上に有機半導体が形成
されてなるため、有機半導体の上にソース電極およびド
レイン電極を形成するときに生じ得る有機半導体の汚染
等を回避することができる。
According to the organic TFT of the present invention,
Since the organic semiconductor is formed on the source electrode and the drain electrode, it is possible to avoid contamination of the organic semiconductor that may occur when the source electrode and the drain electrode are formed on the organic semiconductor.

【0058】また、本発明に係る有機TFTによれば、
ゲート絶縁膜上に配向膜が形成され、配向膜上に有機半
導体が形成されてなるため、キャリアの移動度が向上
し、ゲインの大きな有機TFTを得ることができる。
According to the organic TFT of the present invention,
Since the alignment film is formed on the gate insulating film and the organic semiconductor is formed on the alignment film, carrier mobility is improved, and an organic TFT having a large gain can be obtained.

【0059】また、本発明に係る有機TFTによれば、
ゲート電極が、タンタル、アルミニウム、チタン、ニオ
ブ、ジルコニウム、ハフニウム、クロム、モリブデンお
よびモリブデンータンタル合金よりなる群から選択され
た材料の単層膜または複層膜で形成されてなるため、ゲ
ート電極を陽極酸化して形成されるゲート絶縁膜として
より緻密で欠陥の少ない膜を得ることができる。
According to the organic TFT of the present invention,
Since the gate electrode is formed of a single-layer film or a multi-layer film of a material selected from the group consisting of tantalum, aluminum, titanium, niobium, zirconium, hafnium, chromium, molybdenum and molybdenum-tantalum alloy, the gate electrode is As a gate insulating film formed by anodic oxidation, a denser film with less defects can be obtained.

【0060】また、本発明に係る有機TFTによれば、
基板が、ガラス、シリコンまたはプラスチックで形成さ
れてなるため、好適である。
According to the organic TFT of the present invention,
It is preferable because the substrate is made of glass, silicon or plastic.

【0061】また、本発明に係る有機TFTによれば、
上記の有機TFTの作製方法であって、ゲート電極を陽
極酸化してゲート絶縁膜を作製するに際し、予め把握し
たゲート絶縁膜の膜厚と印加電圧との関係に基づいて、
まず所定値の電流を流し、ついで電圧が所定値まで上昇
した時点で該所定値の電圧の印加を所定時間継続して、
所定の膜厚のゲート絶縁膜を得るため、所定の膜厚のゲ
ート絶縁膜を精密にかつ容易に形成することができる。
According to the organic TFT of the present invention,
In the method for manufacturing an organic TFT described above, in manufacturing a gate insulating film by anodizing a gate electrode, based on the relationship between the thickness of the gate insulating film and the applied voltage, which is grasped in advance,
First, a current of a predetermined value is passed, and then, when the voltage rises to a predetermined value, the application of the voltage of the predetermined value is continued for a predetermined time,
Since the gate insulating film having a predetermined thickness is obtained, the gate insulating film having a predetermined thickness can be precisely and easily formed.

【0062】また、本発明に係る有機TFTによれば、
所定時間は、所定値の電圧の印加を開始した後、時間経
過に伴って減少する電流値の単位時間当たりの減少率が
所定の値に至るまでの間の時間とするため、必要以上に
長時間にわたって電圧を印加したときに起こり得るゲー
ト絶縁膜の膜品質の低下を避けることができる。
According to the organic TFT of the present invention,
The predetermined time is the time between the start of applying the voltage of the predetermined value and the decrease rate of the current value per unit time that decreases with the passage of time until it reaches the predetermined value. It is possible to avoid the deterioration of the film quality of the gate insulating film that may occur when a voltage is applied over time.

【0063】また、本発明に係る有機TFTの作製方法
によれば、ソース電極およびドレイン電極を形成した後
にソース電極およびドレイン電極の上に有機半導体を形
成するため、有機半導体の上に例えばスパッタリング法
等によりソース電極およびドレイン電極を形成した場合
に生じ得る、有機半導体の汚染や損傷を来たすことがな
い。
Further, according to the method of manufacturing an organic TFT of the present invention, since the organic semiconductor is formed on the source electrode and the drain electrode after forming the source electrode and the drain electrode, for example, the sputtering method is applied on the organic semiconductor. Therefore, the organic semiconductor is not contaminated or damaged, which may occur when the source electrode and the drain electrode are formed.

【0064】また、本発明に係る有機TFTの作製方法
によれば、配向膜を形成した後、ラビング装置を用いて
一定方向に擦った配向膜の表面上に有機半導体を形成す
るため、キャリアの移動度の大きな有機半導体を得るこ
とができる。
Further, according to the method of manufacturing an organic TFT of the present invention, after the alignment film is formed, the organic semiconductor is formed on the surface of the alignment film which is rubbed in a certain direction by using a rubbing device. An organic semiconductor having high mobility can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本実施の形態例の有機TFTの概略構成を示す
図である。
FIG. 1 is a diagram showing a schematic configuration of an organic TFT according to an embodiment of the present invention.

【図2】陽極酸化法によりゲート絶縁膜を形成するとき
の、印加電圧と膜厚との関係を示すグラフ図である。
FIG. 2 is a graph showing a relationship between an applied voltage and a film thickness when a gate insulating film is formed by an anodic oxidation method.

【図3】陽極酸化法によりゲート絶縁膜を形成するとき
の、電流および電圧の経時変化を示すグラフ図である。
FIG. 3 is a graph showing changes over time in current and voltage when forming a gate insulating film by an anodic oxidation method.

【図4】本実施の形態例の有機TFTの静動作特性を示
すグラフ図である。
FIG. 4 is a graph showing static operation characteristics of the organic TFT of this embodiment.

【図5】第1の変形例の有機TFTの概略構成を示す図
である。
FIG. 5 is a diagram showing a schematic configuration of an organic TFT of a first modified example.

【図6】第2の変形例の有機TFTの概略構成を示す図
である。
FIG. 6 is a diagram showing a schematic configuration of an organic TFT of a second modified example.

【符号の説明】[Explanation of symbols]

10、10a、10b 有機TFT 12 基板 16、16a ゲート電極 18、18a ゲート絶縁膜 20、20a、20b 有機半導体 22、22a ソース電極 24、24a ドレイン電極 30 配向膜 10, 10a, 10b Organic TFT 12 substrates 16, 16a Gate electrode 18, 18a Gate insulating film 20, 20a, 20b Organic semiconductor 22, 22a Source electrode 24, 24a drain electrode 30 Alignment film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 51/00 H01L 29/28 (72)発明者 井上 陽司 東京都世田谷区砧一丁目10番11号 日本放 送協会 放送技術研究所内 (72)発明者 時任 静士 東京都世田谷区砧一丁目10番11号 日本放 送協会 放送技術研究所内 (72)発明者 菊池 宏 東京都世田谷区砧一丁目10番11号 日本放 送協会 放送技術研究所内 Fターム(参考) 4M104 AA09 BB02 BB13 BB16 BB17 CC05 DD37 DD89 EE03 GG09 5F058 BA01 BB07 BC03 BF70 BH01 BJ04 5F110 AA07 AA17 BB01 CC03 DD01 DD02 DD13 EE03 EE04 EE14 EE44 FF01 FF05 FF09 FF24 FF36 GG05 GG06 GG25 GG28 GG29 GG42 HK02 HK32 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 51/00 H01L 29/28 (72) Inventor Yoji Inoue 1-10-11 Kinuta, Setagaya-ku, Tokyo Japan Broadcasting Association Broadcasting Technology Research Institute (72) Inventor Shizushi Tokki 1-10-11 Kinuta, Setagaya-ku, Tokyo Inside Broadcasting Technology Research Institute (72) Japan Broadcasting Corporation Hiroshi Kikuchi 1-10 Kinuta, Setagaya-ku, Tokyo No. 11 Japan broadcasting Association of broadcasting technology Institute in the F-term (reference) 4M104 AA09 BB02 BB13 BB16 BB17 CC05 DD37 DD89 EE03 GG09 5F058 BA01 BB07 BC03 BF70 BH01 BJ04 5F110 AA07 AA17 BB01 CC03 DD01 DD02 DD13 EE03 EE04 EE14 EE44 FF01 FF05 FF09 FF24 FF36 GG05 GG06 GG25 GG28 GG29 GG42 HK02 HK32

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成され、ゲート電極、ゲート
絶縁膜、有機半導体ならびにソース電極およびドレイン
電極を有する有機TFTにおいて、 該ゲート絶縁膜が、該ゲート電極の表面を陽極酸化して
形成された金属酸化膜からなることを特徴とする有機T
FT。
1. An organic TFT formed on a substrate and having a gate electrode, a gate insulating film, an organic semiconductor, and a source electrode and a drain electrode, wherein the gate insulating film is formed by anodizing the surface of the gate electrode. Organic T characterized by comprising a metal oxide film
FT.
【請求項2】 前記ソース電極およびドレイン電極の上
に前記有機半導体が形成されてなることを特徴とする請
求項1記載の有機TFT。
2. The organic TFT according to claim 1, wherein the organic semiconductor is formed on the source electrode and the drain electrode.
【請求項3】 前記ゲート絶縁膜上に配向膜が形成さ
れ、該配向膜上に前記有機半導体が形成されてなること
を特徴とする請求項1または2に記載の有機TFT。
3. The organic TFT according to claim 1, wherein an alignment film is formed on the gate insulating film, and the organic semiconductor is formed on the alignment film.
【請求項4】 前記ゲート電極が、タンタル、アルミニ
ウム、チタン、ニオブ、ジルコニウム、ハフニウム、ク
ロム、モリブデンおよびモリブデンータンタル合金より
なる群から選択された材料の単層膜または複層膜で形成
されてなることを特徴とする請求項1〜3のいずれか1
項に記載の有機TFT。
4. The gate electrode is formed of a single-layer film or a multi-layer film of a material selected from the group consisting of tantalum, aluminum, titanium, niobium, zirconium, hafnium, chromium, molybdenum and a molybdenum-tantalum alloy. It becomes any one of Claims 1-3 characterized by the following.
An organic TFT according to item.
【請求項5】 前記基板が、ガラス、シリコンまたはプ
ラスチックで形成されてなることを特徴とする請求項1
〜4のいずれか1項に記載の有機TFT。
5. The substrate is formed of glass, silicon or plastic.
5. The organic TFT according to any one of 4 to 4.
【請求項6】 請求項1記載の有機TFTの作製方法で
あって、 ゲート電極を陽極酸化してゲート絶縁膜を作製するに際
し、予め把握したゲート絶縁膜の膜厚と印加電圧との関
係に基づいて、まず所定値の電流を流し、ついで電圧が
所定値まで上昇した時点で該所定値の電圧の印加を所定
時間継続して、所定の膜厚のゲート絶縁膜を得ることを
特徴とする有機TFTの作製方法。
6. The method of manufacturing an organic TFT according to claim 1, wherein when a gate insulating film is manufactured by anodizing a gate electrode, a relationship between a film thickness of the gate insulating film and an applied voltage which is grasped in advance is set. Based on this, a current of a predetermined value is first supplied, and then, when the voltage rises to a predetermined value, application of the voltage of the predetermined value is continued for a predetermined time to obtain a gate insulating film having a predetermined film thickness. Method of manufacturing organic TFT.
【請求項7】 前記所定時間は、前記所定値の電圧の印
加を開始した後、時間経過に伴って減少する電流値の単
位時間当たりの減少率が所定の値に至るまでの間の時間
とすることを特徴とする請求項6記載の有機TFTの作
製方法。
7. The predetermined time is a time from when the application of the voltage of the predetermined value is started until the rate of decrease of the current value per unit time, which decreases with time, reaches a predetermined value. The method for producing an organic TFT according to claim 6, wherein
【請求項8】 請求項2記載の有機TFTの作製方法で
あって、ソース電極およびドレイン電極を形成した後に
該ソース電極およびドレイン電極の上に有機半導体を形
成することを特徴とする有機TFTの作製方法。
8. The method of manufacturing an organic TFT according to claim 2, wherein after forming the source electrode and the drain electrode, an organic semiconductor is formed on the source electrode and the drain electrode. Manufacturing method.
【請求項9】 請求項3記載の有機TFTの作製方法で
あって、配向膜を形成した後、ラビング装置を用いて一
定方向に擦った該配向膜の表面上に有機半導体を形成す
ることを特徴とする有機TFTの作製方法。
9. The method of manufacturing an organic TFT according to claim 3, wherein after forming the alignment film, an organic semiconductor is formed on the surface of the alignment film rubbed in a certain direction by using a rubbing device. A method of manufacturing a characteristic organic TFT.
JP2002053596A 2002-02-28 2002-02-28 Organic TFT and manufacturing method thereof Pending JP2003258261A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002053596A JP2003258261A (en) 2002-02-28 2002-02-28 Organic TFT and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002053596A JP2003258261A (en) 2002-02-28 2002-02-28 Organic TFT and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2003258261A true JP2003258261A (en) 2003-09-12

Family

ID=28664984

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002053596A Pending JP2003258261A (en) 2002-02-28 2002-02-28 Organic TFT and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2003258261A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166719A (en) * 2003-11-28 2005-06-23 Seiko Epson Corp Manufacturing method of actuator device and liquid ejecting head provided with actuator device formed by the manufacturing method
JP2006173532A (en) * 2004-12-20 2006-06-29 Nippon Hoso Kyokai <Nhk> Organic transistor and method for forming organic transistor
WO2008067135A1 (en) * 2006-11-27 2008-06-05 3M Innovative Properties Company Thin film transistor with enhanced stability
US7648852B2 (en) 2007-02-06 2010-01-19 Dong-A University Research Foundation For Industry-Academy Cooperation Low-voltage organic thin film transistor and fabrication method thereof
US7655127B2 (en) 2006-11-27 2010-02-02 3M Innovative Properties Company Method of fabricating thin film transistor
US7851281B2 (en) 2007-11-28 2010-12-14 Panasonic Corporation Manufacturing method of flexible semiconductor device and flexible semiconductor device
JP4878841B2 (en) * 2003-10-30 2012-02-15 パナソニック株式会社 Method for manufacturing conductive thin film and method for manufacturing thin film transistor
US8367488B2 (en) 2009-05-19 2013-02-05 Panasonic Corporation Manufacturing method of flexible semiconductor device
US8617943B2 (en) 2008-09-18 2013-12-31 Panasonic Corporation Method for making a semiconductor device on a flexible substrate

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4878841B2 (en) * 2003-10-30 2012-02-15 パナソニック株式会社 Method for manufacturing conductive thin film and method for manufacturing thin film transistor
JP2005166719A (en) * 2003-11-28 2005-06-23 Seiko Epson Corp Manufacturing method of actuator device and liquid ejecting head provided with actuator device formed by the manufacturing method
JP2006173532A (en) * 2004-12-20 2006-06-29 Nippon Hoso Kyokai <Nhk> Organic transistor and method for forming organic transistor
WO2008067135A1 (en) * 2006-11-27 2008-06-05 3M Innovative Properties Company Thin film transistor with enhanced stability
US7655127B2 (en) 2006-11-27 2010-02-02 3M Innovative Properties Company Method of fabricating thin film transistor
US7648852B2 (en) 2007-02-06 2010-01-19 Dong-A University Research Foundation For Industry-Academy Cooperation Low-voltage organic thin film transistor and fabrication method thereof
US7851281B2 (en) 2007-11-28 2010-12-14 Panasonic Corporation Manufacturing method of flexible semiconductor device and flexible semiconductor device
US7977741B2 (en) 2007-11-28 2011-07-12 Panasonic Corporation Manufacturing method of flexible semiconductor device and flexible semiconductor device
US8617943B2 (en) 2008-09-18 2013-12-31 Panasonic Corporation Method for making a semiconductor device on a flexible substrate
US8367488B2 (en) 2009-05-19 2013-02-05 Panasonic Corporation Manufacturing method of flexible semiconductor device

Similar Documents

Publication Publication Date Title
US5981970A (en) Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
US6344662B1 (en) Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages
JP4902203B2 (en) ORGANIC THIN FILM TRANSISTOR CONTAINING FLUORINE POLYMER THIN FILM AND METHOD FOR PRODUCING ORGANIC THIN FILM TRANSISTOR CONTAINING FLUORINE POLYMER THIN FILM
CN106910776B (en) Large-area molybdenum disulfide field-effect transistor based on high-k gate dielectric and its fabrication
JP2000269515A (en) Method for manufacturing low-temperature thin film transistor and transistor device
JP2003258260A (en) Organic TFT and manufacturing method thereof
KR100477394B1 (en) Thin-film field-effect transistor with organic-inorganic hybrid semiconductor requiring low operating voltages
JP2003255857A (en) Organic EL display
CN105655389B (en) Active layer, thin film transistor (TFT), array base palte, display device and preparation method
Wang et al. Low power flexible organic thin film transistors with amorphous Ba0. 7Sr0. 3TiO3 gate dielectric grown by pulsed laser deposition at low temperature
JP2003258261A (en) Organic TFT and manufacturing method thereof
Ruzgar et al. Use of bilayer gate insulator to increase the electrical performance of pentacene based transistor
KR20070045210A (en) Device and its manufacturing method
CN101154588A (en) Composition for dielectric film, metal oxide dielectric film using same, and manufacturing method
Geng et al. High-performance ultra-low-voltage organic field-effect transistors based on anodized TiO x dielectric and solution-sheared organic single crystals
KR970013427A (en) Thin film transistor for liquid crystal display device and manufacturing method thereof
Choi et al. Low leakage current through zirconium oxide gate fabricated by low temperature solution process in OTFTs on plastic substrate
US7646014B2 (en) Organic thin film transistor comprising fluorine-based polymer thin film and method for fabricating the same
KR20190061896A (en) Fabrication method of solution-processed high quality Al2O3/BN dielectric films for high performance IGZO TFTs, and IGZO TFTs thereof
US20070181871A1 (en) Organic thin film transistor using ultra-thin metal oxide as gate dielectric and fabrication method thereof
US7648852B2 (en) Low-voltage organic thin film transistor and fabrication method thereof
JP2012169419A (en) Organic thin-film transistor
Qin et al. Dielectric ceramics/TiO 2/single-crystalline silicon nanomembrane heterostructure for high performance flexible thin-film transistors on plastic substrates
JP2013535110A (en) Thin film transistor manufacturing method and transistor circuit
JPS61241975A (en) Manufacturing method of field effect transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060704