JP2003258189A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 クラック耐性を向上させたマルチチップ型の
半導体装置及びその製造方法を提供する。 【解決手段】 配線が形成された第１の基板上に、上下
面間を貫通する導体プラグが埋め込まれた第２の基板が
搭載され、第２の基板上に複数の半導体チップが搭載さ
れる。チップの端子電極は第２の基板の導体プラグを介
して第１の基板に電気的に接続される。複数の半導体チ
ップ間の空隙には樹脂が埋め込まれる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、基板上に複数の
半導体チップを搭載して構成されるマルチチップ型の半
導体装置に関する。

【０００２】

【従来の技術】近年、複数の半導体チップを基板上に搭
載して、機器の性能向上を図るマルチチップ半導体装置
が注目されている。特に、複数の多ピン／微細ピッチの
半導体チップを高速伝送可能な状態で接続するために、
基板と半導体チップの間に中継用基板として、シリコン
基板を介在させるシリコンインタポーザ（Ｓｉ−ＩＰ）
技術が注目されている。シリコンインタポーザは、上下
面間を貫通する導体プラグが埋め込まれ、その導体プラ
グを介して、この上に搭載される半導体チップと下地基
板との間の電気的接続が行われる。

【０００３】図６は、その様な半導体チップの搭載構造
を示している。基板１上に、シリコンインタポーザ２を
介して、複数の半導体チップ３が搭載された３層構造と
なる。このマルチチップ半導体装置は、実使用時には、
放熱用キャップを取りつけるなどした後にマザーボード
に搭載することになる。

【０００４】図６の構造において、基板１とシリコンイ
ンタポーザ２の間及び、シリコンインタポーザ２と半導
体チップ３の間は、樹脂４で封止される。その製造方法
としては、まず基板１にシリコンインタポーザ２をボン
ディングし、基板１とシリコンインタポーザ２の間をア
ンダフィル剤で樹脂封止し、樹脂をキュアさせる。さら
にこの上に複数チップ３をボンディングし、アンダフィ
ル剤で樹脂封止し、樹脂をキュアさせる。

【０００５】樹脂封止の工程には、従来はボンディング
後に毛細管現象を利用した樹脂注入が行われていたが、
最近では、ボンディング前にノーフロー・アンダフィル
剤の塗膜や樹脂シートを配置して、この上からチップを
ボンディングするという、ボンディングと封止を同時に
行う方法も開発されてきている。

【０００６】Ｓｉ―ＩＰには、前述したように導体プラ
グが上下面間を貫通する形で埋め込まれる。接続プラグ
の埋め込みのためには、まずＳｉ基板表面にエッチング
で細い孔をあけ、ここにメタルを埋め込んだ後、Ｓｉ基
板裏面から研磨して導体プラグ底面を露出させる、とい
う方法をとる。従って、シリコンインタポーザは薄いも
のとなる。

【０００７】

【発明が解決しようとする課題】以上のように、複数の
半導体チップをシリコンインタポーザ上に搭載した半導
体装置は、構成各層の熱膨張係数が異なるため、熱応力
が発生する。特に、３層の中で薄くて脆いシリコンイン
タポーザは、温度サイクル等の負荷がかかるとクラック
が入る危険性が高い。

【０００８】より具体的に説明する。積層板は一般に、
温度による熱応力で、図７（ａ）（ｂ）のような反りが
発生する。しかし、複数の半導体チップが搭載されたシ
リコンインタポーザの場合、チップ搭載部分はシリコン
インタポーザと比べて厚い半導体チップとアンダフィル
剤が載っているため剛性が高くなり、クラックしにく
い。そのため、図８（ａ）（ｂ）に示すように、チップ
間のすきまに対応する部分のシリコンインタポーザ部分
に応力が集中し、この部分が屈曲してクラック５が発生
しやすくなる。特に、搭載する半導体チップの間隔が１
ｍｍ或いはそれ以下という微小間隔になると、チップ間
に熱応力を吸収して撓む余裕がないために、クラックが
生じやすくなる。

【０００９】この発明は、上記事情を考慮してなされた
もので、クラック耐性を向上させたマルチチップ型の半
導体装置及びその製造方法を提供することを目的として
いる。

【００１０】

【課題を解決するための手段】この発明に係る半導体装
置は、配線が形成された第１の基板と、前記第１の基板
上に搭載された、上下面間を貫通する導体プラグが埋め
込まれた第２の基板と、前記第２の基板上に搭載され
て、端子電極が前記第２の基板の導体プラグを介して前
記第１の基板に電気的に接続される複数の半導体チップ
と、前記複数の半導体チップ間の空隙に埋め込まれた樹
脂と、を有することを特徴とする。

【００１１】この発明に係る半導体装置の製造方法は、
配線が形成された第１の基板上に、上下面間を貫通する
導体プラグが埋め込まれた第２の基板を搭載する工程
と、前記第２の基板上に、前記導体プラグを介して前記
第１の基板上の配線に端子電極が接続される複数の半導
体チップを搭載する工程と、前記複数の半導体チップの
間の空隙を樹脂で埋める工程と、を有することを特徴と
する。

【００１２】この発明によると、中継用基板を介在させ
た３層構造で複数の半導体チップを搭載したときに、半
導体チップの間に樹脂を埋めることによって、熱応力に
よるチップ間でのクラック発生を防止することができ
る。

【００１３】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。 ［実施の形態１］図１は、この発明の実施の形態に係る
半導体装置を示す断面図である。絶縁性基板１１上に、
中継用シリコン基板であるシリコンインタポーザ１２が
搭載され、このシリコンインタポーザ１２上に複数個の
半導体チップ１３が搭載されている。シリコンインタポ
ーザ１２には、後に説明するように、横方向配線が形成
され、また上下面間を貫通する導体プラグが埋め込まれ
ている。絶縁性基板１１にも、配線や貫通プラグが形成
されている。そして半導体チップ１３の端子電極は、シ
リコンインタポーザ１２の導体プラグを介して絶縁性基
板１１の配線に接続される。

【００１４】絶縁性基板１１とシリコンインタポーザ１
２との間及び、シリコンインタポーザ１２と半導体チッ
プ１３の間は、具体的にはバンプを介して接続されてお
り、それらの間は樹脂１４，１５により封止されてい
る。半導体チップ１３間は、高速伝送用途のために、間
隔が１ｍｍ或いはそれ以下と小さいものとする。そして
この実施の形態の場合、従来と異なり、複数の半導体チ
ップ１３の間にある空隙も樹脂１６により埋められてい
る。この様に、シリコンインタポーザ１２上に搭載され
る半導体チップ１３の間の空隙を樹脂１６により埋め込
むことによって、熱応力によるシリコンインタポーザ１
２のクラック耐性が高いものとなっている。この点を、
以下に具体的に説明する。

【００１５】図８で説明した従来構造でのシリコンイン
タポーザのクラック発生のメカニズムは、図２に示す破
壊力学でのコンパクトテンション試験片の亀裂進展と類
似している。この試験片は、切り欠き溝２０１とその底
部に亀裂２０２がある。この試験片の亀裂の進展しやす
さを示す破壊靭性値ＫＩＣは、次の数１で示されること
が知られている。

【００１６】

【数１】ＫＩＣ＝（Ｐｃ／Ｂ√Ｗ）ｆ（α） α＝ａ／Ｗ ｆ（α）＝√α（29.6-185.5α+655.7α²-1017α³+638.
9α⁴） Ｐｃ：破断時の荷重、

【００１７】この式から、ある破壊靭性値ＫＩＣを持つ
試験片をクラックさせるには、試験片厚さＢが長く、ま
た切り欠き部の荷重がかかる位置から亀裂の先端までの
長さａが短い程、大きな荷重を必要とすることがわか
る。図８に示した構造は、半導体チップの間の空隙が上
記試験片の切り欠き溝に対応し、上記試験片の亀裂進展
のアナロジーから、空隙部からシリコンインタポーザに
クラックが入り易いことがわかる。この実施の形態のよ
うに、半導体チップ１３間を樹脂１６で埋めると、亀裂
が発生するシリコンインタポーザ１２表面を覆って切り
欠き溝のない状態になるので、シリコンインタポーザ１
２の耐クラック性が著しく向上する。特に、半導体チッ
プ間の間隔が小さいと、半導体チップ間で熱応力を緩和
する撓みを生じる余裕もないため、クラックは簡単に入
りやすい。従って半導体チップ間隔が１ｍｍ以下の微小
なものである場合に特に効果が大きい。

【００１８】次にこの実施の形態の半導体装置の製造工
程を具体的に説明する。図３Ａ〜図３Ｅは、シリコンイ
ンタポーザ１２の製造工程を示している。まず図３Ａに
示すように、シリコン基板１２０の表面部に、エッチン
グで孔１２１をあける。この孔１２１に後に埋め込まれ
る導体プラグと、これにつながる配線とを、Ｃｕの埋め
込みで形成する場合には、更にシリコン基板１２０のエ
ッチングを行って配線溝１２２を形成する。これによ
り、デュアルダマシン構造が得られる。

【００１９】次に、図３Ｂに示すように、エッチングし
た孔１２１及び配線溝１２２の面に絶縁膜１２３を形成
する。絶縁膜１２３は例えば、ＣＶＤ酸化膜である。次
いで、図３Ｃに示すように、孔１２１及び配線溝１２２
に導体プラグ及び配線となるＣｕ等のメタル１２４を埋
め込む。このメタル埋め込みをメッキで行う場合は、絶
縁膜１２３の表面にシード層を形成する工程が必要であ
るが、図では省略する。また、メタル１２４をＣｕメッ
キで形成する場合には、全面にＣｕ層が形成されるの
で、ＣＭＰで不要なＣｕ層を除去して、図３Ｃの構造を
得る。

【００２０】次に、図３Ｄに示すように、シリコン基板
１２０を裏面から研削，研磨し、導体プラグとなるメタ
ル１２４を裏面に露出させる。最後に、図３Ｅに示すよ
うに、信頼性向上のため、シリコン基板１２０の裏面に
も絶縁膜１２５を形成し、導体プラグのみ露出させた状
態にする。

【００２１】図４Ａ〜図４Ｃは、以上のようにして得ら
れたシリコンインタポーザ１２を用いて半導体チップを
搭載する工程を示している。まず図４Ａに示すように、
予め配線が形成されている絶縁性基板１１とシリコンイ
ンタポーザ１２をボンディング接続し、その間を樹脂１
４で封止する。ボンディングを確実に行うためには、基
板１１またはシリコンインタポーザ１２のどちらか、ま
たは両方の端子電極にバンプ２１が形成されていること
が望ましい。

【００２２】このボンディングと樹脂封止は、ボンディ
ング後にアンダフィル樹脂を毛細管現象を用いて封入し
てもよいし、或いはノーフローアンダフィル剤やフィル
ム状樹脂を予め基板に搭載しておき、ボンディングと封
止を同時に行っても良い。この後、樹脂のアフタキュア
を行うが、このキュアは、後の樹脂キュアの工程でまと
めて行っても良い。

【００２３】次に図４Ｂに示すように、シリコンインタ
ポーザ１２上に複数の半導体チップ１３を搭載する。こ
の工程も、シリコンインタポーザ１２の基板１１への搭
載と同様であり、それらの間を樹脂１５で封止する。ボ
ンディングを確実に行うためは、チップ１３またはシリ
コンインタポーザ１２のどちらか、または両方の端子電
極にバンプ２２が形成されていることが望ましい。この
ボンディングと樹脂封止は、ボンディング後にアンダフ
ィル樹脂を毛管現象を用いて封入してもよいし、或いは
ノーフローアンダフィル剤やフィルム状樹脂を予め基板
に搭載しておき、ボンディングと封止を同時に行っても
良い。この後、樹脂のアフタキュアを行う。

【００２４】最後に、図４Ｃに示すように、複数の半導
体チップ１３間の隙間に樹脂１６をディスペンスして、
隙間を埋める。さらに樹脂をアフタキュアする。基本的
には、この工程までがこの発明による工程であり、この
後は、半導体装置の仕様により、熱放散や反り矯正のた
めにキャップを付けるなどしてもよい。

【００２５】［実施の形態２］上記実施の形態では、半
導体チップの底部と半導体チップ間の隙間への樹脂充填
を別工程で行ったが、これを一工程で行うこともでき
る。その様な実施の形態を図５Ａ及び図５Ｂにより説明
する。

【００２６】基板１１上にシリコンインタポーザ１２を
ボンディングし、樹脂封止するところまでは先の実施の
形態と同じである。シリコンインタポーザ１２上に半導
体チップを搭載する工程は、ボンディング前に、シリコ
ンインタポーザ１２上に、図５Ａに示すように、半導体
チップの封止に必要な厚さよりも厚い塗膜またはシート
状樹脂１５を配置する。そして、半導体チップ１３をボ
ンディングすると、図５Ｂに示すように、半導体チップ
１３の底部からはみ出した樹脂１６が、半導体チップ１
３の間に充填される。この様に、シリコンインタポーザ
１２上に搭載する複数チップ間の隙間が狭い場合は、チ
ップ封止のための樹脂量をコントロールすることによ
り、半導体チップ間の空隙を埋める樹脂工程を省くこと
ができる。

【００２７】

【発明の効果】以上述べたようにこの発明によれば、複
数の半導体チップを搭載するマルチチップ半導体装置構
造において、半導体チップ間の空隙を樹脂で埋めること
によって、熱応力によるクラック発生を防止することが
できる。

【図面の簡単な説明】

【図１】この発明の実施の形態による半導体装置の断面
構造を示す図である。

【図２】この発明の効果を説明するためのコンパクトテ
ンション試験を示す図である。

【図３Ａ】同実施の形態のシリコンインタポーザの孔及
び配線溝形成工程を示す断面図である。

【図３Ｂ】同実施の形態のシリコンインタポーザの絶縁
膜形成工程を示す断面図である。

【図３Ｃ】同実施の形態のシリコンインタポーザのメタ
ル埋め込み工程を示す断面図である。

【図３Ｄ】同実施の形態のシリコンインタポーザの研磨
工程を示す断面図である。

【図３Ｅ】同実施の形態のシリコンインタポーザの絶縁
膜形成工程を示す断面図である。

【図４Ａ】同実施の形態のシリコンインタポーザ搭載工
程を示す断面図である。

【図４Ｂ】同実施の形態の半導体チップ搭載工程を示す
断面図である。

【図４Ｃ】同実施の形態の半導体チップ間の樹脂埋め込
み工程を示す断面図である。

【図５Ａ】他の実施の形態による半導体チップ搭載工程
を説明するための断面図である。

【図５Ｂ】同実施の形態による半導体チップ搭載工程を
説明するための断面図である。

【図６】従来のマルチチップ半導体装置の断面図であ
る。

【図７】積層板の熱応力による反りの様子を示す図であ
る。

【図８】図６の半導体装置のクラック発生の様子を示す
図である。

【符号の説明】

１１…絶縁性基板、１２…シリコンインタポーザ、１３
…半導体チップ、１４，１５，１６…樹脂、１２０…シ
リコン基板、１２１…孔、１２２…配線溝、１２３…絶
縁膜、１２４…メタル（導体プラグ）、１２５…絶縁
膜、２１，２２…バンプ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 配線が形成された第１の基板と、 前記第１の基板上に搭載された、上下面間を貫通する導
   体プラグが埋め込まれた第２の基板と、 前記第２の基板上に搭載されて、端子電極が前記第２の
   基板の導体プラグを介して前記第１の基板に電気的に接
   続される複数の半導体チップと、 前記複数の半導体チップ間の空隙に埋め込まれた樹脂
   と、を有することを特徴とする半導体装置。
2. 【請求項２】 前記第２の基板は、シリコン基板である
   ことを特徴とする請求項１記載の半導体装置。
3. 【請求項３】 前記第１の基板と前記第２の基板の間及
   び、前記第２の基板と前記半導体チップの間は樹脂封止
   されていることを特徴とする請求項１記載の半導体装
   置。
4. 【請求項４】 配線が形成された第１の基板上に、上下
   面間を貫通する導体プラグが埋め込まれた第２の基板を
   搭載する工程と、 前記第２の基板上に、前記導体プラグを介して前記第１
   の基板上の配線に端子電極が接続される複数の半導体チ
   ップを搭載する工程と、 前記複数の半導体チップの間の空隙を樹脂で埋める工程
   と、を有することを特徴とする半導体装置の製造方法。
5. 【請求項５】 前記第２の基板と前記第１の基板との間
   を樹脂封止する工程と、 前記半導体チップと前記第２の基板との間を樹脂封止す
   る工程と、を有することを特徴とする請求項４記載の半
   導体装置の製造方法。
6. 【請求項６】 前記複数の半導体チップの間の空隙を樹
   脂で埋める工程は、前記第２の基板と前記半導体チップ
   の間を樹脂封止する工程ではみ出す樹脂が前記空隙を満
   たす工程として行われることを特徴とする請求項５記載
   の半導体装置の製造方法。