JP2003258001A

JP2003258001A - 高周波半導体装置

Info

Publication number: JP2003258001A
Application number: JP2002058845A
Authority: JP
Inventors: Hiroyuki Nakano; 浩之中野
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2002-03-05
Filing date: 2002-03-05
Publication date: 2003-09-12

Abstract

(57)【要約】【課題】電界効果トランジスタを構成する高周波半導
体装置の寸法を小さくするとともに、放熱性能を高める
ことができるようにする。【解決手段】半導体基板２２上に、ゲート電極２４、
ドレイン電極２５およびソース電極２６の各々が櫛歯状
に形成される。ソース電極２６に備える複数のソースフ
ィンガー２９と電気的に接続されるソース電極パッド３
８が、ゲート電極２４に備える複数のゲートフィンガー
２７の長手方向の一方端側であって、ゲート電極パッド
３２よりもゲートフィンガー２７に近い位置に配置され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、たとえばミリ波
帯またはマイクロ波帯等で用いられる電界効果トランジ
スタを備える高周波半導体装置に関するもので、特に、
高周波半導体装置の小型化および放熱性能の向上を図る
ための改良に関するものである。

【０００２】

【従来の技術】図９は、この発明にとって興味ある従来
の高周波半導体装置１を示している。ここで、図９
（ａ）は、高周波半導体装置１の全体を示す平面図であ
り、図９（ｂ）は、図９（ａ）の一部を拡大して示す平
面図である。なお、図９に示した高周波半導体装置１に
備える構成は、特開平１１−３９１６号公報に記載され
ている。

【０００３】高周波半導体装置１は、たとえばＧａＡｓ
からなる半導体基板２を備え、この半導体基板２上に
は、電界効果トランジスタ３を構成するように、ゲート
電極４、ドレイン電極５およびソース電極６の各々が櫛
歯状に形成されている。

【０００４】ゲート電極４は、櫛歯を構成する複数のゲ
ートフィンガー７を備えている。ゲートフィンガー７の
各々は、その幅が非常に狭いため、図９（ａ）では図示
が省略され、図９（ｂ）において１本の線によって示さ
れている。

【０００５】ドレイン電極５は、櫛歯を構成する複数の
ドレインフィンガー８を備え、ソース電極６は、櫛歯を
構成する複数のソースフィンガー９を備えている。

【０００６】ゲートフィンガー７、ドレインフィンガー
８およびソースフィンガー９は、図９（ｂ）に示されて
いるように、半導体基板２の能動領域１０内に位置され
ている。また、電界効果トランジスタ３を構成するよう
に、ゲートフィンガー７は、ドレインフィンガー８およ
びソースフィンガー９の間に挟まれた配置となってい
る。

【０００７】ゲート電極４は、複数のゲートフィンガー
７を互いに電気的に接続するゲート引出し導体１１を備
え、このゲート引出し導体１１を介して、半導体基板２
上に形成されたゲート電極パッド１２に電気的に接続さ
れている。ゲート電極パッド１２上には、フリップチッ
プ実装のためのバンプ１３が設けられている。

【０００８】ドレイン電極５は、複数のドレインフィン
ガー８を互いに電気的に接続するドレイン引出し導体１
４を備え、このドレイン引出し導体１４を介して、半導
体基板２上に形成されたドレイン電極パッド１５に電気
的に接続されている。ドレイン電極パッド１５上には、
フリップチップ実装のためのバンプ１６が設けられてい
る。

【０００９】ソース電極６は、複数のソースフィンガー
９を互いに電気的に接続するソース引出し導体１７を備
え、このソース引出し導体１７を介して、半導体基板２
上に形成されたソース電極パッド１８に電気的に接続さ
れている。ソース電極パッド１８上には、フリップチッ
プ実装のためのバンプ１９が設けられている。

【００１０】図９に示した高周波半導体装置１が一般的
なソース接地の増幅回路において用いられるとき、ゲー
トフィンガー７の長手方向の一方端側がゲート電極４へ
の信号の入力方向となり、同じく長手方向の他方端側が
ドレイン電極５からの信号の出力方向となる。そのた
め、ゲートフィンガー７の長手方向の一方端側にゲート
電極パッド１２が配置され、同じく長手方向の他方端側
にドレイン電極パッド１５が配置され、その結果とし
て、ソース電極パッド１８は、ゲートフィンガー７の幅
方向に隣接する位置に設けられている。

【００１１】このような高周波半導体装置１において、
ゲート電極４とドレイン電極５とは、信号の入出力のた
めに用いられ、ソース電極６は、接地されることが多い
ため、電界効果トランジスタ３において発生する熱は、
主として、ソース電極６からこの高周波半導体装置１を
実装する回路基板（図示せず。）へと逃がされる。

【００１２】図９に示した高周波半導体装置１では、ゲ
ート電極パッド１２、ドレイン電極パッド１５およびソ
ース電極パッド１８の各々が複数設けられているのは、
高周波動作時の配線のインダクタンスを小さくするため
であるとともに、熱抵抗を下げて放熱を促進するためで
ある。

【００１３】

【発明が解決しようとする課題】一般に、電界効果トラ
ンジスタにおいて扱える電力は、主として、ゲートフィ
ンガーの長さの総和に依存する。そして、ゲートフィン
ガーは、信号の周波数が高くなるほど、分布定数的な動
作をするようになって都合が悪いため、信号の周波数が
高くなるほど、より短くされ、分布定数的な動作をしな
いようにする必要がある。そのため、信号の周波数が高
くなっても、扱える電力を同じにしようとすると、ゲー
トフィンガーの長さの総和が同じになるように、ゲート
フィンガーの数を増やす必要がある。

【００１４】図９に示した高周波半導体装置１について
言えば、ゲートフィンガー７の数を増やし、しかも、放
熱性能を確保するためにソース電極パッド１８の数も増
やすということは、高周波半導体装置１において構成さ
れる電界効果トランジスタ３の寸法が、ゲートフィンガ
ー７の幅方向に大きくなることを意味する。

【００１５】これは、高周波半導体装置１の寸法の増大
を意味し、また、コストアップにもつながる。さらに、
高周波半導体装置１の平面寸法における横縦比が大きく
なり、高周波半導体装置１のハンドリング性を低下さ
せ、また、フリップチップ実装時の高周波半導体装置１
への圧力印加により割れるなど、歩留まりの低下にもつ
ながる。

【００１６】そこで、この発明の目的は、上述したよう
な問題を解決し得る高周波半導体装置を提供しようとす
ることである。

【００１７】

【課題を解決するための手段】この発明は、半導体基板
上に、電界効果トランジスタを構成するように、ゲート
電極、ドレイン電極およびソース電極の各々が櫛歯状に
形成されるとともに、ソース電極に電気的に接続される
ソース電極パッドが形成され、ソース電極パッド上に
は、フリップチップ実装のためのバンプが設けられ、ゲ
ート電極は、櫛歯を構成する複数のゲートフィンガーを
備え、ドレイン電極は、櫛歯を構成する複数のドレイン
フィンガーを備え、ソース電極は、櫛歯を構成する複数
のソースフィンガーを備える、高周波半導体装置に向け
られるものであって、上述した技術的課題を解決するた
め、ソース電極パッドが、ゲートフィンガーの長手方向
の一方端側に配置されることを特徴としている。

【００１８】この発明に係る高周波半導体装置は、単に
電界効果トランジスタを構成するだけの電界効果トラン
ジスタチップの形態をなしていても、あるいは、モノリ
シックマイクロ波集積回路に含まれる電界効果トランジ
スタを構成するものであってもよい。

【００１９】この発明に係る高周波半導体装置におい
て、半導体基板上には、ゲート電極に電気的に接続され
るゲート電極パッドと、ドレイン電極に電気的に接続さ
れるドレイン電極パッドとがさらに形成されてもよい。
この場合、ソース電極パッドは、ゲート電極パッドおよ
びドレイン電極パッドのいずれよりも、ゲートフィンガ
ーの長手方向の一方端側に近い位置に配置されることが
好ましい。

【００２０】この発明に係る高周波半導体装置は、通
常、回路基板上に設けられた導電部にバンプを介して電
気的に接続される。

【００２１】上述の場合、半導体基板には、導電部に接
続される導体が貫通するように設けられたり、半導体基
板と熱的に結合された金属部材が当該高周波半導体装置
が実装される面とは反対側の面に設けられていることが
放熱性能の向上のために好ましい。

【００２２】放熱性能のさらなる向上のためには、回路
基板に、導電部に接続される導体が貫通するように設け
られるとともに、この貫通する導体と熱的に結合された
金属部材が当該高周波半導体装置が実装される面とは反
対側の面に設けられていることがより好ましい。

【００２３】

【発明の実施の形態】図１には、この発明の一実施形態
による高周波半導体装置２１が示されている。ここで、
図１（ａ）は、高周波半導体装置２１の全体を示す平面
図であり、図１（ｂ）は、図１（ａ）の一部を拡大して
示す平面図である。

【００２４】高周波半導体装置２１は、ＧａＡｓからな
る半導体基板２２を備えている。半導体基板２２上に
は、電界効果トランジスタ２３を構成するように、ゲー
ト電極２４、ドレイン電極２５およびソース電極２６の
各々が櫛歯状に形成されている。

【００２５】ゲート電極２４は、櫛歯を構成する複数の
ゲートフィンガー２７を備えている。ゲートフィンガー
２７は、その幅が非常に狭いため、図１（ａ）では図示
が省略され、図１（ｂ）において１本の線によって示さ
れている。

【００２６】ドレイン電極２５は、櫛歯を構成する複数
のドレインフィンガー２８を備え、また、ソース電極２
６は、櫛歯を構成する複数のソースフィンガー２９を備
えている。

【００２７】半導体基板２２には、エピタキシャル成長
技術またはイオン注入技術によって、図１（ｂ）におい
て想像線で示すように、能動領域３０が形成されてい
る。この能動領域３０上で、電界効果トランジスタ２３
を構成するように、各ゲートフィンガー２７は、ドレイ
ンフィンガー２８およびソースフィンガー２９の間に挟
まれた配置となっている。

【００２８】ゲート電極２４は、複数のゲートフィンガ
ー２７を互いに電気的に接続するゲート引出し導体３１
を備え、このゲート引出し導体３１を介して、半導体基
板２２上に形成された複数のゲート電極パッド３２に電
気的に接続されている。各ゲート電極パッド３２上に
は、フリップチップ実装のためのバンプ３３が設けられ
ている。

【００２９】ドレイン電極２５は、複数のドレインフィ
ンガー２８を互いに電気的に接続するためのドレイン引
出し導体３４を備え、このドレイン引出し導体３４を介
して、半導体基板２２上に形成された複数のドレイン電
極パッド３５に電気的に接続されている。各ドレイン電
極パッド３５上には、フリップチップ実装のためのバン
プ３６が設けられている。

【００３０】ソース電極２６は、複数のソースフィンガ
ー２９を互いに電気的に接続するためのソース引出し導
体３７を備え、このソース引出し導体３７を介して、半
導体基板２２上に形成された複数のソース電極パッド３
８に電気的に接続されている。各ソース電極パッド３８
上には、フリップチップ実装のためのバンプ３９が設け
られている。

【００３１】なお、ゲート電極２４、ドレイン電極２５
およびソース電極２６の３つを平面的に配置することは
不可能であるので、この実施形態では、図１（ｂ）に示
すように、ゲート電極２４のゲートフィンガー２７以外
の部分は、必要に応じて、ソース電極２６に対して電気
的に絶縁された状態で、ソース電極２６の下を通るよう
に配置されている。

【００３２】このような高周波半導体装置２１が一般的
なソース接地の増幅回路において用いられる場合、前述
したように、ゲートフィンガー２７の長手方向の一方端
側がゲート電極２４への信号の入力方向となり、同じく
長手方向の他方端側がドレイン電極２５からの信号の出
力方向となる。そのため、ゲートフィンガー２７の長手
方向の一方端側に、ゲート電極パッド３２が配置され、
同じく長手方向の他方端側に、ドレイン電極パッド３５
が配置されることになる。

【００３３】この実施形態では、上述したゲート電極パ
ッド３２およびドレイン電極パッド３５だけでなく、ソ
ース電極パッド３８も、ゲートフィンガー２７の長手方
向の一方端側に配置されることを特徴としている。より
詳細には、ゲート電極パッド３２がゲートフィンガー２
７から比較的離れた位置に配置され、このゲート電極パ
ッド３２とゲートフィンガー２７との間に、ソース電極
パッド３８が配置されている。

【００３４】このように、ソース電極パッド３８を、ゲ
ート電極パッド３２よりも、ゲートフィンガー２８の長
手方向の一方端側に近い位置に配置することにより、能
動領域３０とソース電極パッド３８との間の距離を短く
できるため、能動領域３０からソース電極３８に至る熱
抵抗が小さくなり、ソース電極パッド３８による放熱性
能を高めることができる。

【００３５】なお、上述のような利点を特に望まないな
らば、ゲート電極パッド３２を、ソース電極パッド３８
よりも、ゲートフィンガー２７の長手方向の一方端側に
近い位置に配置してもよい。

【００３６】また、ソース電極パッド３８は、図１に示
した配置とは逆の配置、すなわち、ゲートフィンガー２
７の長手方向の一方端側であるが、ドレイン電極パッド
３８が配置された側に配置されてもよい。この場合にお
いても、ソース電極パッド３８は、ドレイン電極パッド
３５よりも、ゲートフィンガー２７の長手方向の一方端
側に近い位置に配置されることが好ましい。

【００３７】また、ソース電極パッド３８は、ゲートフ
ィンガー２７の長手方向の一方端側および他方端側の双
方に配置されてもよい。

【００３８】この実施形態によれば、ソース電極パッド
３８を、ゲートフィンガー２７の幅方向に隣接する位置
に設けなくてもよいので、ゲートフィンガー２７の数を
増やしても、高周波半導体装置２１の、ゲートフィンガ
ー２７の幅方向の寸法の増大を抑えることができる。な
お、ゲートフィンガー２７の長手方向の寸法に関して
は、図９に示した高周波半導体装置１の場合よりも、寸
法が増大するが、幅方向の寸法の増大に比べれば、その
増大は十分に小さく、したがって、大きな問題にはなら
ない。

【００３９】一例として、総ゲート幅が３．２ｍｍの電
界効果トランジスタを、図９に示した従来の配置状態で
構成した場合には、半導体基板の寸法が縦０．４ｍｍお
よび横１．２５ｍｍとなるのに対し、図１に示した配置
状態を採用した場合には、半導体基板の寸法を縦０．５
ｍｍおよび横０．９ｍｍとすることができる。

【００４０】以上のような効果は、高周波半導体装置２
１において扱う信号の周波数が高くなるほど、ゲートフ
ィンガー２７の数を増やす必要があるため、より顕著な
ものとなる。

【００４１】また、この実施形態のような構成を採用す
れば、ソース電極パッド３８の数を増やしても、直接、
高周波半導体装置２１の寸法の増大にはつながらないの
で、ソース電極パッド３８の数を増やすことにより、ソ
ース電極パッド３８を通しての放熱性能の向上を問題な
く図ることができる。

【００４２】図２は、この発明の他の実施形態による高
周波半導体装置２１ａを示す、図１（ａ）に相当する図
である。図２に示した高周波半導体装置２１ａは、図１
に示した高周波半導体装置２１と共通する多くの要素を
備えているので、図２において、図１に示した要素に相
当する要素には同様の参照符号を付し、重複する説明は
省略する。

【００４３】図２に示した高周波半導体装置２１ａの、
図１に示した高周波半導体装置２１とは異なる構成につ
いて説明すると、図２に示した高周波半導体装置２１ａ
では、半導体基板２２の両端部に位置するソース電極パ
ッド３８上であって、複数のゲートフィンガー２７の配
列方向の各端部に位置するように、バンプ３９ａがさら
に設けられていることを特徴としている。

【００４４】このように、バンプ３９ａを追加すること
により、回路基板（図示せず。）上にフリップチップ実
装されたとき、バンプ３９ａ付近における温度をより下
げることができる。

【００４５】図３は、この発明のさらに他の実施形態に
よる高周波半導体装置４１を示す平面図である。

【００４６】図３に示した高周波半導体装置４１は、初
段の電界効果トランジスタ４２、中段の電界効果トラン
ジスタ４３および後段の電界効果トランジスタ４４を含
む、モノリシックマイクロ波集積回路を構成している。

【００４７】高周波半導体装置４１は、半導体基板４５
を備え、その上に、上述した電界効果トランジスタ４２
〜４４が構成されるとともに、入力電極パッド４６、出
力電極パッド４７、いくつかの接地用パッド４８、いく
つかの電源用パッド４９、いくつかのキャパシタ５０お
よびいくつかの抵抗５１が形成されている。

【００４８】なお、電界効果トランジスタ４２〜４４、
パッド４６〜４９、キャパシタ５０および抵抗５１につ
いての図示した配置は、一例に過ぎず、他の配置が採用
されてもよく、また、他の回路素子が形成されることも
ある。また、図４において、各回路素子間を接続するた
めの配線の図示は省略されている。

【００４９】図４に示した高周波半導体装置４１におい
て、電界効果トランジスタ４２〜４４は順次接続される
ため、初段の電界効果トランジスタ４２と中段の電界効
果トランジスタ４３との間および中段の電界効果トラン
ジスタ４３と後段の電界効果トランジスタ４４との間で
は、ゲート電極パッドやドレイン電極パッドは設けられ
ていない。また、初段の電界効果トランジスタ４２のゲ
ート電極パッドは、入力電極パッド４６によって与えら
れ、他方、後段の電界効果トランジスタ４４のドレイン
電極パッドは、出力電極パッド４７によって与えられて
いる。

【００５０】初段の電界効果トランジスタ４２は、ソー
ス電極パッド５２を備え、中段の電界効果トランジスタ
４３は、ソース電極パッド５３を備え、後段の電界効果
トランジスタ４４は、ソース電極パッド５４を備えてい
る。

【００５１】これらソース電極パッド５２〜５４のう
ち、中段および後段の電界効果トランジスタ４３および
４４に備えるソース電極パッド５３および５４におい
て、ゲートフィンガー（図示を省略）の長手方向の一方
端側に配置される構成が採用されている。なお、初段の
電界効果トランジスタ４２については、ソース電極パッ
ド５２は、ゲートフィンガーの幅方向に隣接する位置に
配置されている。これは、初段の電界効果トランジスタ
４２の消費電力が小さく、そのため、このようなソース
電極パッド５２の配置を採用しても、それほどの問題は
生じないからである。

【００５２】また、入力電極パッド４６、出力電極パッ
ド４７、接地用パッド４８、電源用パッド４９、ソース
電極パッド５２、ソース電極パッド５３およびソース電
極５４上には、この高周波半導体装置４１をフリップチ
ップ実装するためのバンプ５５、５６、５７、５８、５
９、６０および６１がそれぞれ設けられている。

【００５３】なお、図３に示した電界効果トランジスタ
４２〜４３は、それぞれ、図１に示した電界効果トラン
ジスタ２３と実質的に同様の構成を有するものである
が、図面の煩雑化を避けるため、その詳細については図
示を省略している。

【００５４】次に、この発明に係る高周波半導体装置の
回路基板上への実装構造について説明する。以下の説明
は、図１に示した高周波半導体装置２１の実装構造につ
いて行なう。

【００５５】図４は、実装構造の第１の実施形態を説明
するためのものである。ここで、図４（ａ）は、実装構
造を示す平面図であり、図４（ｂ）は、図４（ａ）の線
Ｂ−Ｂに沿う断面図であり、図４（ｃ）は、高周波半導
体装置２１を透視して示した図４（ａ）に相当する図で
ある。

【００５６】図４には、高周波半導体装置２１を実装す
るための回路基板７１が図示されている。回路基板７１
は、たとえばセラミックまたは樹脂から構成され、セラ
ミックから構成される場合には、熱伝導率の高いＡｌＮ
（窒化アルミニウム）を主成分としたセラミック材料が
用いられることが好ましい。

【００５７】回路基板７１上には、導電部として、ゲー
ト用導電ランド７２、ドレイン用導電ランド７３および
ソース用導電ランド７４が形成されている。ゲート用導
電ランド７２およびドレイン用導電ランド７３は、信号
ラインを構成し、ソース用導電ランド７４は、接地ライ
ンを構成している。コプレーナウェーブガイド（ＣＰ
Ｗ）の場合、上述の信号ラインは中心導体によって与え
られ、接地ラインは両側導体によって与えられる。

【００５８】図４（ｂ）および（ｃ）には、高周波半導
体装置２１に備えるゲートバンプ３３、ドレインバンプ
３６およびソースバンプ３９が図示されている。高周波
半導体装置２１は、図４に示した配置をもって、回路基
板７１にフリップチップ実装される。このとき、ゲート
バンプ３３は、ゲート用導電ランド７２に上に位置し、
これと電気的に接続され、ドレインバンプ３６は、ドレ
イン用導電ランド７３上に位置し、これと電気的に接続
され、ソースバンプ３９は、ソース用導電ランド７４上
に位置し、これと電気的に接続される。

【００５９】なお、高周波半導体装置２１と回路基板７
１との間にアンダーフィルを施すと、高周波特性を劣化
させるため、このようなアンダーフィルを施さない方が
好ましい。

【００６０】高周波半導体装置２１において発生する熱
は、主として、ソースバンプ３９およびソース用導電ラ
ンド７４を介して、回路基板７１へと放熱される。

【００６１】なお、図示しないが、図３に示した高周波
半導体装置４１を回路基板上にフリップチップ実装する
場合には、上述した図４に示した構造と実質的に同様の
構造に従って、回路基板上に、バンプ５５〜６１に対応
する導電ランドが設けられていて、これら導電ランドと
バンプ５５〜６１とを接合することが行なわれる。

【００６２】図５は、実装構造の第２の実施形態を説明
するためのもので、図５（ａ）、（ｂ）および（ｃ）
は、それぞれ、図４（ａ）、（ｂ）および（ｃ）に対応
している。図５において、図４に示した要素に相当する
要素には同様の参照符号を付し、重複する説明は省略す
る。

【００６３】図５に示した回路基板７１ａには、ソース
用導電ランド７４ａに接続される導体７６が回路基板７
１ａを貫通するように設けられている。また、ソース用
導電ランド７４ａは、回路基板７１ａの高周波半導体装
置２１が実装される面側においては、比較的限られた領
域にしか形成されていない。

【００６４】回路基板７１ａにおける高周波半導体装置
２１が実装される面とは反対側の面すなわち裏面には、
図５（ｂ）に示されるように、導体７６に接続された裏
面導電ランド７７が設けられている。裏面導電ランド７
７は、接地用であり、回路基板７１ａの裏面の全面にわ
たって形成されている。

【００６５】図５に示した実施形態によれば、ソース用
導電ランド７４ａに導体７６が熱的に結合し、さらに、
導体７６が裏面導電ランド７７に熱的に結合しているの
で、ソースバンプ３９を介しての熱放散において、熱抵
抗をより小さくすることができる。

【００６６】上述したように、回路基板７１ａを貫通す
るように設けられる導体７６は、周知のスルーホール導
体やビアホール導体を形成するための技術を適用して形
成することができる。このように、スルーホール導体や
ビアホール導体の形成技術を適用する場合、穴内に設け
られる導体７６は、穴の内周面上にのみ沿いかつ穴の中
心軸線上に空洞を残して形成されるのではなく、穴を充
填するように形成されることが好ましい。

【００６７】図６は、実装構造の第３の実施形態を説明
するための図５（ｃ）に相当する図である。図６におい
て、図５（ｃ）に示した要素に相当する要素には同様の
参照符号を付し、重複する説明は省略する。

【００６８】前述した図５に示した実施形態では、貫通
する導体７６が、長手の断面形状を有し、ソースバンプ
３９の下に位置するように設けられたが、図６に示した
実施形態では、貫通する導体７６ａは、ソースバンプ３
９の近傍に位置するように設けられている。導体７６ａ
は、図５に示した導体７６と実質的に同様の方法によっ
て形成することができる。

【００６９】図７は、実装構造の第４の実施形態を説明
するためのものである。この第４の実施形態は、前述の
図４に示した第１の実施形態の変形例に相当する。図７
（ａ）は図４（ａ）に対応し、図７（ｂ）は図４（ｂ）
に対応している。図７において、図４に示した要素に相
当する要素には同様の参照符号を付し、重複する説明は
省略する。

【００７０】図７に示した実施形態では、回路基板７１
の裏面に、金属部材８１が接触するように配置され、回
路基板７１を金属部材８１と熱的に結合させていること
を特徴としている。金属部材８１は、いわゆるヒートシ
ンクの役割を担うもので、回路基板７１と雰囲気との間
での熱の伝達を良好にし、その結果、高周波半導体装置
２１からの放熱性能を高めることができる。

【００７１】図８は、実装構造の第５の実施形態を説明
するためのものである。この第５の実施形態は、前述の
図５に示した第２の実施形態の変形例である。図８
（ａ）は図５（ａ）に対応し、図８（ｂ）は図５（ｂ）
に対応している。図８において、図５に示した要素に相
当する要素には同様の参照符号を付し、重複する説明は
省略する。

【００７２】図８に示した実施形態においても、図７に
示した実施形態の場合と同様、いわゆるヒートシンクと
して機能する金属部材８２が用いられている。この金属
部材８２は、貫通する導体７６に対して、裏面導電ラン
ド７７を介して熱的に結合される。したがって、図５に
示した実施形態および図７に示した実施形態のいずれの
場合よりも、高い放熱性能を期待することができる。

【００７３】また、金属部材８２は、裏面導電ランド７
７と電気的にも接続されるので、信頼性の高い接地状態
を与えることができる。

【００７４】以上、この発明を、図示したいくつかの実
施形態に関連して説明したが、この発明の範囲内におい
て、その他、種々の変形例が可能である。

【００７５】

【発明の効果】以上のように、この発明によれば、ソー
ス電極パッドがゲートフィンガーの長手方向の一方端側
に配置されるので、ソース電極パッドがゲートフィンガ
ーの幅方向に隣接する位置に配置される場合に比べ、高
周波半導体装置の寸法を小さくすることができ、その結
果、コストダウンを図ることができる。また、高周波半
導体装置の寸法に関して、横縦比を小さくできるので、
機械的強度を高めることができ、歩留まりを向上させる
ことができる。

【００７６】上述した寸法を小さくできる効果は、ゲー
トフィンガーの数が増えるほど、より顕著なものとな
り、したがって、高周波半導体装置の動作周波数がより
高くなるほど、より顕著なものとなる。

【００７７】また、この発明によれば、ソース電極パッ
ドの数を増やしても、直接、高周波半導体装置の寸法の
増大につながらないので、ソース電極パッドの数を増や
すことによって、放熱性能を高めることができる。

【００７８】また、半導体基板における能動領域の、ゲ
ートフィンガーの長手方向の寸法を短くすることができ
るので、この点においても、放熱性能を高めることがで
きる。

【００７９】この発明に係る高周波半導体装置において
構成される電界効果トランジスタが、モノリシックマイ
クロ波集積回路に含まれる電界効果トランジスタである
とき、前述したように、電界効果トランジスタの寸法を
小さくできるため、モノリシックマイクロ波集積回路の
寸法を小さくできるとともに、電界効果トランジスタの
配置の自由度を高めることができる。

【００８０】この発明において、半導体基板上に、ゲー
ト電極パッドおよびドレイン電極パッドがさらに形成さ
れる場合にあっては、ソース電極パッドが、ゲート電極
パッドおよびドレイン電極パッドのいずれよりも、ゲー
トフィンガーの長手方向の一方端側に近い位置に配置さ
れるようにすれば、放熱性能をより高めることができ
る。

【００８１】この発明に係る高周波半導体装置が、バン
プを介して、回路基板上に設けられた導電部に電気的に
接続されるように、フリップチップ実装された場合にお
いて、導電部に接続される導体が回路基板に貫通するよ
うに設けられたり、回路基板と熱的に結合された金属部
材が高周波半導体装置が実装される面とは反対側の面に
設けられたり、上述した貫通する導体が設けられなが
ら、この貫通する導体と熱的に結合された金属部材が高
周波半導体装置が実装される面とは反対側の面に設けら
れたりすることにより、高周波半導体装置からの放熱を
より効率良く行なうことが可能となり、その結果、高周
波半導体装置において、より大きな電力を扱うことが可
能となる。

【図面の簡単な説明】

【図１】この発明の一実施形態による高周波半導体装置
２１を示すもので、（ａ）は全体を示す平面図であり、
（ｂ）は（ａ）の一部を拡大して示す平面図である。

【図２】この発明の他の実施形態による高周波半導体装
置２１ａの全体を示す平面図である。

【図３】この発明のさらに他の実施形態による高周波半
導体装置４１を示す平面図である。

【図４】図１に示した高周波半導体装置２１の実装構造
についての第１の実施形態を説明するためのもので、
（ａ）は平面図、（ｂ）は（ａ）の線Ｂ−Ｂに沿う断面
図、（ｃ）は高周波半導体装置２１を透視して示した平
面図である。

【図５】図１に示した高周波半導体装置２１の実装構造
についての第２の実施形態を説明するためのもので、
（ａ）は平面図、（ｂ）は（ａ）の線Ｂ−Ｂに沿う断面
図、（ｃ）は高周波半導体装置２１を透視して示した平
面図である。

【図６】図１に示した高周波半導体装置２１の実装構造
についての第３の実施形態を説明するためのもので、高
周波半導体装置２１を透視して示した平面図である。

【図７】図１に示した高周波半導体装置２１の実装構造
についての第４の実施形態を説明するためのもので、
（ａ）は平面図、（ｂ）は（ａ）の線Ｂ−Ｂに沿う断面
図である。

【図８】図１に示した高周波半導体装置２１の実装構造
についての第５の実施形態を説明するためのもので、
（ａ）は平面図、（ｂ）は（ａ）の線Ｂ−Ｂに沿う断面
図である。

【図９】この発明にとって興味ある従来の高周波半導体
装置１を説明するためのもので、（ａ）は全体を示す平
面図、（ｂ）は（ａ）の一部を拡大して示す平面図であ
る。

【符号の説明】

２１，２１ａ，４１高周波半導体装置２２，４５半導体基板２３，４２，４３，４４電界効果トランジスタ２４ゲート電極２５ドレイン電極２６ソース電極２７ゲートフィンガー２８ドレインフィンガー２９ソースフィンガー３０能動領域３１ゲート引出し導体３２ゲート電極パッド３３，３６，３９，５５〜６１バンプ３４ドレイン引出し導体３５ドレイン電極パッド３７ソース引出し導体３８，５２，５３，５４ソース電極パッド４６入力電極パッド４７出力電極パッド７１，７１ａ回路基板７２ゲート用導電ランド７３ドレイン用導電ランド７４，７４ａソース用導電ランド７６，７６ａ貫通する導体７７裏面導電ランド８１，８２金属部材

Claims

【特許請求の範囲】

【請求項１】半導体基板上に、電界効果トランジスタ
を構成するように、ゲート電極、ドレイン電極およびソ
ース電極の各々が櫛歯状に形成されるとともに、前記ソ
ース電極に電気的に接続されるソース電極パッドが形成
され、前記ソース電極パッド上には、フリップチップ実装のた
めのバンプが設けられ、前記ゲート電極は、櫛歯を構成する複数のゲートフィン
ガーを備え、前記ドレイン電極は、櫛歯を構成する複数
のドレインフィンガーを備え、前記ソース電極は、櫛歯
を構成する複数のソースフィンガーを備え、前記ソース電極パッドは、前記ゲートフィンガーの長手
方向の一方端側に配置されている、高周波半導体装置。
【請求項２】前記電界効果トランジスタは、モノリシ
ックマイクロ波集積回路に含まれる電界効果トランジス
タである、請求項１に記載の高周波半導体装置。
【請求項３】前記半導体基板上には、前記ゲート電極
に電気的に接続されるゲート電極パッドと、前記ドレイ
ン電極に電気的に接続されるドレイン電極パッドとがさ
らに形成され、前記ソース電極パッドは、前記ゲート電
極パッドおよび前記ドレイン電極パッドのいずれより
も、前記ゲートフィンガーの長手方向の一方端側に近い
位置に配置されている、請求項１または２に記載の高周
波半導体装置。
【請求項４】回路基板上に設けられた導電部に前記バ
ンプを介して電気的に接続された、請求項１ないし３の
いずれかに記載の高周波半導体装置。
【請求項５】前記回路基板には、前記導電部に接続さ
れる導体が貫通するように設けられている、請求項４に
記載の高周波半導体装置。
【請求項６】前記回路基板には、これと熱的に結合さ
れた金属部材が当該高周波半導体装置が実装される面と
は反対側の面に設けられている、請求項４または５に記
載の高周波半導体装置。
【請求項７】前記回路基板には、前記導電部に接続さ
れる導体が貫通するように設けられるとともに、貫通す
る前記導体と熱的に結合された金属部材が当該高周波半
導体装置が実装される面とは反対側の面に設けられてい
る、請求項４に記載の高周波半導体装置。