JP2003249865A - 発振回路及びこれを用いた受信装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は、発振信号強度の周波数依存性を抑え
ることが可能な発振回路、及びこれを用いた受信装置を
提供することを目的とする。 【解決手段】本発明は、発振周波数可変帯域が異なる電
圧制御発振器ＶＣＯ１〜ＶＣＯｉの各発振信号を択一的
に選択出力するＶＣＯ並列回路１と、ＶＣＯ並列回路１
の出力選択制御を行うＶＣＯ制御回路２と、を有して成
る発振回路において、ＶＣＯ並列回路１の後段に、電圧
制御発振器ＶＣＯ１〜ＶＣＯｉの各発振信号を各々に対
応した利得で出力する利得可変回路４を設けた構成とし
ている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、発振周波数可変帯
域が異なる複数発振器の各発振信号を択一的に選択出力
する発振器並列回路と、該発振器並列回路の出力選択制
御を行う発振器制御回路と、を有して成る発振回路に関
するものである。

【０００２】

【従来の技術】ディジタル衛星放送のような広帯域の高
周波信号を受信する受信装置では、受信信号の周波数に
応じて、該受信信号の周波数変換処理に用いられるロー
カル信号の発振周波数を広帯域に変化させる必要があ
る。

【０００３】一般に、ローカル信号を生成する局部発振
回路は、制御電圧に応じて発振周波数が変化する電圧制
御発振器（ＶＣＯ［Voltage Controlled Oscillato
r］）を発振源として有するが、その発振周波数可変帯
域は、該電圧制御発振器を構成する集積回路素子（イン
ダクタやバラクタ等）の特性制約によって制限されてい
るため、単一の電圧制御発振器でローカル信号の発振周
波数を広帯域に変化させることは非常に困難であった。
そこで、ローカル信号の発振周波数を広帯域に変化させ
る必要がある受信装置には、次に示す局部発振回路が用
いられていた。

【０００４】図１１は局部発振回路の一従来例を示す概
略構成図である。本図に示す局部発振回路は、発振周波
数可変帯域がそれぞれに異なる電圧制御発振器ＶＣＯ１
〜ＶＣＯｉ（ｉ≧２）の各発振信号をスイッチＳＷ１１
〜ＳＷ１ｉのオン／オフに応じて択一的に選択出力する
ＶＣＯ並列回路１と、制御端子Ｔｃｎｔから入力される
制御信号に応じて電圧制御発振器ＶＣＯ１〜ＶＣＯｉの
発振周波数制御やスイッチＳＷ１１〜ＳＷ１ｉのオン／
オフ制御を行うＶＣＯ制御回路２と、を有して成る。な
お、受信回路を構成するミキサ回路ＭＩＸは、入力端子
Ｔｉｎからの受信信号とＶＣＯ並列回路１からのローカ
ル信号を混合することで受信信号の周波数変換処理を行
い、出力端子Ｔｏｕｔから送出する。

【０００５】

【発明が解決しようとする課題】確かに、上記構成から
成る局部発振回路であれば、電圧制御発振器ＶＣＯ１〜
ＶＣＯｉ各々の発振周波数可変帯域が制限されていたと
しても、局部発振回路全体としては、電圧制御発振器Ｖ
ＣＯ１〜ＶＣＯｉ各々の発振周波数可変帯域を全て足し
合わせた広帯域でローカル信号の発振周波数を変化させ
ることができる。

【０００６】しかしながら、上記構成から成る局部発振
回路は、ミキサ回路ＭＩＸに供給されるローカル信号の
発振強度が、その発振周波数に依存して変動するといっ
た課題を有していた。この課題について次に説明する。

【０００７】局部発振回路を構成する電圧制御発振器Ｖ
ＣＯ１〜ＶＣＯｉには、受信装置の受信性能向上を実現
するために、それぞれ良好な位相雑音特性が要求され
る。一般に、電圧制御発振器の位相雑音特性は、その発
振強度に依存して変動する。そのため、電圧制御発振器
の発振強度は、該電圧制御発振器の位相雑音特性が最適
となるように設定されていることが望ましい。

【０００８】ここで、発振周波数可変帯域がそれぞれに
異なる電圧制御発振器ＶＣＯ１〜ＶＣＯｉでは、各々の
位相雑音特性を最適とする発振強度が異なるため、その
発振強度もそれぞれの発振周波数に依存して異なる設定
とされていた。従って、ミキサ回路ＭＩＸに供給される
ローカル信号の発振強度は、その発振周波数に対して依
存性を有するものとなっていた。

【０００９】また、ローカル信号供給ライン上の寄生素
子による損失は、ローカル信号の発振周波数に依存して
変動するため、ミキサ回路ＭＩＸに供給されるローカル
信号の発振強度は、このような損失変動に起因した周波
数依存性も有していた。

【００１０】なお、上記したローカル信号強度の周波数
依存性は、該ローカル信号の発振周波数が高いほど、そ
の発振強度が小さくなるという傾向を示す。

【００１１】このように、ミキサ回路ＭＩＸに供給され
るローカル信号の発振強度がその発振周波数に依存して
変動すると、ミキサ回路ＭＩＸにおける変換利得に周波
数依存性が生じるため、雑音指数や歪み特性等の最適化
が困難となる。その結果、上記構成から成る局部発振回
路では、受信装置の受信性能を向上し得る反面、受信装
置全体としての性能劣化が招かれていた。特に、広帯域
の高周波信号を受信する受信装置では、上記課題が顕著
となっていた。

【００１２】なお、ローカル信号の発振強度を安定化す
るために、その発振強度を検出・補正するフィードバッ
ク回路等を追加した局部発振回路も考えられるが、この
ような構成では、チップサイズの大型化やそれに伴うコ
ストアップが招かれてしまうため、最善の構成とは言え
なかった。

【００１３】また、上記構成から成る局部発振回路は、
ＶＣＯ並列回路１のサイズ縮小が困難であるといった別
の課題も有していた。この課題について次に説明する。

【００１４】電圧制御発振器を集積回路上で実現する場
合、共振回路を構成するインダクタを集積回路上に作り
込む必要があるが、インダクタは素子サイズが大きいた
め、複数の電圧制御発振器ＶＣＯ１〜ＶＣＯｉを有して
成る上記構成の局部発振回路では、ＶＣＯ並列回路１だ
けで非常に大きな面積を占有することになっていた。

【００１５】ここで、前記インダクタには、電圧制御発
振器ＶＣＯ１〜ＶＣＯｉの発振周波数が低いほど、大面
積・高インダクタンスが要求される。従って、チップサ
イズを小さく抑えるためには、電圧制御発振器ＶＣＯ１
〜ＶＣＯｉの各発振周波数をできる限り高く設定するこ
とが望ましい。

【００１６】しかし、上記構成から成る局部発振回路の
ように、ダイレクトコンバージョン方式を採用して受信
装置を構成し、図１１に示した回路形式でＶＣＯ並列回
路１からミキサ回路ＭＩＸに直接ローカル信号を与える
場合には、電圧制御発振器ＶＣＯ１〜ＶＣＯｉの各発振
周波数を、それぞれに対応した受信周波数と一致させな
ければならなかった。そのため、電圧制御発振器ＶＣＯ
１〜ＶＣＯｉの各発振周波数をできる限り高く設定する
ことでインダクタの素子サイズを縮小し、チップサイズ
を小さく抑える構成を採用することはできなかった。

【００１７】なお、共振回路を構成するコンデンサの容
量値を大きくすれば、発振周波数を高く設定することな
くインダクタンス値を下げられるが、コンデンサも、イ
ンダクタと同様に素子サイズが大きいため、容量値を大
きくすることでインダクタンス値を下げても、チップサ
イズの縮小にはつながらなかった。

【００１８】また、上記構成から成る局部発振回路で
は、前述した通り、電圧制御発振器ＶＣＯ１〜ＶＣＯｉ
の各発振周波数を、それぞれに対応した受信周波数と一
致させなければならないため、高強度信号の受信時にＶ
ＣＯ並列回路１の発振動作が不安定になったり、入力端
子ＴｉｎにＶＣＯ並列回路１の発振信号が漏れ出たりす
るといった課題も有していた。

【００１９】本発明は、上記の問題点に鑑み、発振信号
強度の周波数依存性を抑えるとともに、その回路規模を
縮小することが可能な発振回路、及びこれを用いた受信
装置を提供することを目的とする。

【００２０】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る発振回路は、発振周波数可変帯域が
異なる複数発振器の各発振信号を択一的に選択出力する
発振器並列回路と、該発振器並列回路の出力選択制御を
行う発振器制御回路と、を有して成る発振回路におい
て、前記発振器並列回路の後段に、前記複数発振器の各
発振信号をそれぞれに対応した利得で出力する利得可変
回路を設けた構成としている。

【００２１】より具体的に述べると、前記利得可変回路
は、前記複数発振器のうち、発振周波数の高いものが選
択されたときに高利得とされ、発振周波数の低いものが
選択されたときに低利得とされる構成にするとよい。

【００２２】なお、上記構成から成る発振回路におい
て、前記利得可変回路は、利得が異なる複数増幅器を並
列接続して成り、該複数増幅器を択一的に選択すること
で利得制御される構成にするとよい。

【００２３】また、上記構成から成る発振回路は、前記
複数増幅器と並列に、短絡／開放のみが切換制御される
経路を設けた構成にするとよい。

【００２４】或いは、上記構成から成る発振回路におい
て、前記利得可変回路は、利得が可変制御される利得可
変増幅器である構成にしてもよい。

【００２５】なお、上記構成から成る発振回路におい
て、前記利得可変増幅器は、回路内部の電流値を可変す
ることで利得制御される構成にするとよい。

【００２６】また、上記構成から成る発振回路におい
て、前記利得可変回路は、前記発振器制御回路によって
制御される構成にするとよい。

【００２７】また、上記の目的を達成するために、本発
明に係る発振回路は、発振周波数可変帯域が異なる複数
発振器の各発振信号を択一的に選択出力する発振器並列
回路と、該発振器並列回路の出力選択制御を行う発振器
制御回路と、を有して成る局部発振回路において、前記
発振器並列回路の後段に、該発振器並列回路の出力信号
を分周する分周器を設けた構成としている。

【００２８】なお、上記構成から成る発振回路におい
て、前記分周器は、分周比が可変制御される分周比可変
分周器である構成にするとよい。

【００２９】また、上記構成から成る発振回路におい
て、前記分周器は、入力信号に対する出力信号の強度比
が可変制御される入出力強度比可変分周器である構成に
するとよい。

【００３０】より具体的に述べると、前記分周器は、前
記複数発振器のうち、発振周波数の高いものが選択され
たときに高入出力強度比とされ、発振周波数の低いもの
が選択されたときに低入出力強度比とされる構成にする
とよい。

【００３１】なお、上記構成から成る発振回路におい
て、前記分周器は、回路内部の電流値を可変することで
入出力強度比制御される構成にするとよい。

【００３２】また、上記構成から成る発振回路におい
て、前記分周器は、前記発振器制御回路によって制御さ
れる構成にするとよい。

【００３３】また、本発明に係る受信装置は、受信信号
の周波数変換処理に用いられるローカル信号を生成する
局部発振手段として、上記構成から成る発振回路を用い
た構成としている。

【００３４】

【発明の実施の形態】以下、受信信号の周波数変換処理
に用いられるローカル信号を生成する局部発振手段とし
て、本発明に係る発振回路を適用した場合を例に挙げて
説明を行う。

【００３５】まず、本発明に係る局部発振回路の第１実
施形態について説明する。図１は本発明に係る局部発振
回路の第１実施形態を示すブロック図である。本図に示
すように、本発明に係る局部発振回路は、発振周波数可
変帯域がそれぞれに異なる電圧制御発振器ＶＣＯ１〜Ｖ
ＣＯｉ（ｉ≧２）の各発振信号をスイッチＳＷ１１〜Ｓ
Ｗ１ｉのオン／オフに応じて択一的に選択出力するＶＣ
Ｏ並列回路１と、制御端子Ｔｃｎｔから入力される制御
信号に応じて電圧制御発振器ＶＣＯ１〜ＶＣＯｉの発振
周波数制御やスイッチＳＷ１１〜ＳＷ１ｉのオン／オフ
制御を行うＶＣＯ制御回路２に加えて、ＶＣＯ並列回路
１の出力信号を所定の分周比で分周する分周器３と、分
周器３の出力信号をＶＣＯ制御回路２の指示に応じた利
得で出力する利得可変回路４と、を有して成る。なお、
受信回路を構成するミキサ回路ＭＩＸは、入力端子Ｔｉ
ｎからの受信信号と利得可変回路４からのローカル信号
を混合することで受信信号の周波数変換処理を行い、出
力端子Ｔｏｕｔから送出する。また、分周器３と利得可
変回路４の配置順序は逆でもよい。

【００３６】上記構成から成る本実施形態の局部発振回
路において、利得可変回路４の利得は、電圧制御発振器
ＶＣＯ１〜ＶＣＯｉのいずれが選択されているかに応じ
て可変制御される。より具体的に述べると、利得可変回
路４の利得は、電圧制御発振器ＶＣＯ１〜ＶＯＣｉのう
ち、発振周波数の高いものが選択されたときに高利得と
され、発振周波数の低いものが選択されたときに低利得
とされる構成である。

【００３７】このような構成とすることにより、電圧制
御発振器ＶＣＯ１〜ＶＣＯｉの発振強度がそれぞれの発
振周波数に依存して変動されたとしても、ミキサ回路Ｍ
ＩＸに供給されるローカル信号の発振強度は、その発振
周波数に依存することなく一定に維持される。従って、
ミキサ回路ＭＩＸにおける変換利得には周波数依存性が
生じにくくなるので、雑音指数や歪み特性等の最適化が
容易となり、受信装置の全体性能を劣化させることな
く、受信性能の向上を図ることが可能となる。

【００３８】また、本実施形態の局部発振回路は、ＶＣ
Ｏ制御回路２で生成されるスイッチＳＷ１１〜ＳＷ１ｉ
のオン／オフ制御信号（或いは、それと同等の制御信
号）を流用して、利得可変回路４の利得制御を行う構成
である。このような構成とすることにより、ミキサ回路
ＭＩＸに供給されるローカル信号の発振強度制御を行う
ための特別な制御回路を追加する必要がないため、チッ
プサイズの大型化やそれに伴うコストアップを招くこと
がない。

【００３９】また、本実施形態の局部発振回路は、ＶＣ
Ｏ並列回路１の出力信号を分周器３で分周してミキサ回
路ＭＩＸに供給する構成である。このような構成とする
ことにより、電圧制御発振器ＶＣＯ１〜ＶＣＯｉの各発
振周波数をできる限り高く設定することで、各電圧制御
発振器ＶＣＯ１〜ＶＣＯｉを構成するインダクタの素子
サイズを縮小し、チップサイズを小さく抑えることが可
能となる。

【００４０】さらに、本構成であれば、電圧制御発振器
ＶＣＯ１〜ＶＣＯｉの各発振周波数が、それぞれに対応
した受信周波数と不一致になるため、高強度信号の受信
時にＶＣＯ並列回路１の発振動作が不安定になったり、
入力端子ＴｉｎにＶＣＯ並列回路１の発振信号が漏れ出
たりするといった従来課題を解決することもできる。な
お、分周器３の代わりに逓倍器を用いても、上記課題を
解決できるが、そのような構成では、電圧制御発振器Ｖ
ＣＯ１〜ＶＣＯｉの発振周波数を低く設定する必要が生
じるため、チップサイズの縮小化を図る上では不適当で
ある。

【００４１】次に、本発明に係る局部発振回路の第２実
施形態について説明する。図２は本発明に係る局部発振
回路の第２実施形態を示す概略構成図である。本図に示
すように、本実施形態の局部発振回路に設けられた利得
可変回路４ａは、利得が異なる増幅器Ａ４１〜Ａ４ｊ
（ｊ≧２）をスイッチＳＷ４１〜ＳＷ４ｊのオン／オフ
に応じて択一的に選択することで利得制御される構成で
ある。なお、局部発振回路の他部分については、前出の
第１実施形態と同様の構成から成る。

【００４２】上記構成から成る本実施形態の局部発振回
路において、利得可変回路４ａの利得は、電圧制御発振
器ＶＣＯ１〜ＶＣＯｉのいずれが選択されているかに応
じて可変制御される。より具体的に述べると、利得可変
回路４ａは、電圧制御発振器ＶＣＯ１〜ＶＯＣｉのう
ち、発振周波数の高いものが選択されたときに高利得の
増幅器（例えば増幅器Ａ４１）が選択され、発振周波数
の低いものが選択されたときに低利得の増幅器（例えば
増幅器Ａ４ｊ）が選択される構成である。このような構
成とすることにより、利得可変回路４ａを簡易に実現す
ることができる。

【００４３】次に、本発明に係る局部発振回路の第３実
施形態について説明する。図３は本発明に係る局部発振
回路の第３実施形態を示す概略構成図である。本図に示
すように、本実施形態の局部発振回路に設けられた利得
可変回路４ｂは、利得が異なる増幅器Ａ４１〜Ａ４ｋ
（ｋ＝ｊ−１）をスイッチＳＷ４１〜ＳＷ４ｋのオン／
オフに応じて択一的に選択することで利得制御される構
成であり、かつ増幅器Ａ４１〜Ａ４ｋと並列に、スイッ
チＳＷ４０で短絡／開放される経路が設けられた構成で
ある。なお、局部発振回路の他部分については、前出の
第１、第２実施形態と同様の構成から成る。

【００４４】このような構成とすることにより、前出の
第２実施形態における利得可変回路４ａに比べて、増幅
器の個数を１つ削減することができるので、チップサイ
ズの縮小を図ることが可能となる。

【００４５】次に、本発明に係る局部発振回路の第４実
施形態について説明する。図４は本発明に係る局部発振
回路の第４実施形態を示す概略構成図である。本図に示
すように、本実施形態の局部発振回路に設けられた利得
可変回路４ｃは、利得が可変制御される利得可変増幅器
ＶＧＡで構成されている。なお、局部発振回路の他部分
については、前出の第１〜第３実施形態と同様の構成か
ら成る。

【００４６】図５は利得可変増幅器ＶＧＡの一構成例を
示す回路図である。本図に示す利得可変増幅器ＶＧＡ
は、ｎｐｎ型トランジスタＱａ、Ｑｂから成る差動対を
有して成る。トランジスタＱａ、Ｑｂのコレクタは、そ
れぞれ抵抗Ｒａ、Ｒｂを介して電源ラインに接続されて
いる。トランジスタＱａ、Ｑｂのエミッタは、互いに接
続されており、その接続ノードは、スイッチＳＷａ、Ｓ
Ｗｂの各一端にそれぞれ接続されている。スイッチＳＷ
ａ、ＳＷｂの各他端は、それぞれ定電流源Ｉａ、Ｉｂを
介してグランドラインに接続されている。なお、トラン
ジスタＱａ、Ｑｂのベースは、それぞれ差動入力端子Ｔ
ａに相当し、コレクタは、それぞれ差動出力端子Ｔｂに
相当する。

【００４７】上記構成から成る本実施形態の局部発振回
路において、利得可変回路４ｃの利得は、電圧制御発振
器ＶＣＯ１〜ＶＣＯｉのいずれが選択されているかに応
じて可変制御される。より具体的に述べると、利得可変
回路４ｃを構成する利得可変増幅器ＶＧＡは、電圧制御
発振器ＶＣＯ１〜ＶＯＣｉのうち、発振周波数の高いも
のが選択されたときに大電流を流す定電流源（例えば定
電流源Ｉａ）が選択され、発振周波数の低いものが選択
されたときに小電流を流す定電流源（例えば定電流源Ｉ
ｂ）が選択される構成である。このような構成とするこ
とにより、利得可変回路４ｃを簡易に実現することがで
きる。

【００４８】なお、本実施形態では、利得可変増幅器Ｖ
ＧＡの利得を切り換えるために、２つの定電流源Ｉａ、
Ｉｂを設けた場合を例に挙げて説明を行ったが、定電流
源の個数はこれに限定されるものではなく、適宜追加す
ることが可能である。

【００４９】次に、本発明に係る局部発振回路の第５実
施形態について説明する。図６は本発明に係る局部発振
回路の第５実施形態を示す概略構成図である。本図に示
すように、本実施形態の局部発振回路に設けられた分周
器３ａは、入力信号を所定分周比で分周する２つの分周
器３（例えば両方とも分周比１／２）を有して成り、ス
イッチＳＷ３１、３２のオン／オフに応じて一方もしく
は両方を回路に組み込むことで、その分周比が１／２、
１／４に可変制御される構成である。なお、局部発振回
路の他部分については、前出の第１実施形態と同様の構
成から成る。

【００５０】このような構成とすることにより、電圧制
御発振器ＶＣＯ１〜ＶＣＯｉの発振周波数可変帯域を不
必要に拡げることなく、ミキサ回路ＭＩＸに供給される
ローカル信号の発振周波数を広帯域に可変することが可
能となる。

【００５１】なお、本実施形態では、分周器３ａの分周
比を切り換えるために、分周比固定の分周器３を２つ設
けた場合を例に挙げて説明を行ったが、分周器３の個数
はこれに限定されるものではなく、適宜追加することが
可能である。

【００５２】次に、本発明に係る局部発振回路の第６実
施形態について説明する。図７は本発明に係る局部発振
回路の第６実施形態を示す概略構成図である。本図に示
すように、本実施形態の局部発振回路に設けられた分周
器３ｂは、入力信号を所定分周比（例えば分周比１／
２）で分周しつつ、ＶＣＯ制御回路２の指示に応じて、
入力信号に対する出力信号の強度比が可変制御される構
成とされている。このような構成とすることにより、可
変利得回路４を設けることなく、ミキサ回路ＭＩＸに供
給されるローカル信号の発振強度を、その発振周波数に
依存することなく一定に維持することができる。

【００５３】図８は分周器３ｂの一構成例を示す回路図
である。本図に示す分周器３ｂは、入力段としてｎｐｎ
型トランジスタＱＡ、ＱＢ及びｎｐｎ型トランジスタＱ
Ｃ、ＱＤから成る２組の差動対を有して成る。

【００５４】トランジスタＱＡのコレクタは、ｎｐｎ型
トランジスタＱＥ、ＱＨのエミッタにそれぞれ接続され
ている。トランジスタＱＢのコレクタは、ｎｐｎ型トラ
ンジスタＱＦ、ＱＧのエミッタに接続されている。トラ
ンジスタＱＡ、ＱＢのエミッタは、互いに接続されてお
り、その接続ノードは、スイッチＳＷＡ、ＳＷＢの各一
端にそれぞれ接続されている。スイッチＳＷＡ、ＳＷＢ
の各他端は、それぞれ定電流源ＩＡ、ＩＢを介してグラ
ンドラインに接続されている。

【００５５】トランジスタＱＣのコレクタは、ｎｐｎ型
トランジスタＱＩ、ＱＬのエミッタにそれぞれ接続され
ている。トランジスタＱＤのコレクタは、ｎｐｎ型トラ
ンジスタＱＪ、ＱＫのエミッタに接続されている。トラ
ンジスタＱＣ、ＱＤのエミッタは、互いに接続されてお
り、その接続ノードは、スイッチＳＷＣ、ＳＷＤの各一
端にそれぞれ接続されている。スイッチＳＷＣ、ＳＷＤ
の各他端は、それぞれ定電流源ＩＣ、ＩＤを介してグラ
ンドラインに接続されている。

【００５６】なお、トランジスタＱＡ、ＱＤのベース及
びトランジスタＱＢ、ＱＣのベースは、それぞれ互いに
接続されており、各接続ノードは、それぞれ差動入力端
子ＴＡに相当する。

【００５７】トランジスタＱＥ、ＱＦのコレクタは、互
いに接続されており、その接続ノードは、抵抗ＲＡを介
して電源ラインに接続されるとともに、トランジスタＱ
Ｇ、ＱＬのベースにもそれぞれ接続されている。トラン
ジスタＱＧ、ＱＨのコレクタは、互いに接続されてお
り、その接続ノードは、抵抗ＲＢを介して電源ラインに
接続されるとともに、トランジスタＱＦ、ＱＩのベース
にもそれぞれ接続されている。トランジスタＱＩ、ＱＪ
のコレクタは、互いに接続されており、その接続ノード
は、抵抗ＲＣを介して電源ラインに接続されるととも
に、トランジスタＱＥ、ＱＫのベースにもそれぞれ接続
されている。なお、該接続ノードは、差動出力端子ＴＢ
の一方に相当する。トランジスタＱＫ、ＱＬのコレクタ
は、互いに接続されており、その接続ノードは、抵抗Ｒ
Ｄを介して電源ラインに接続されるとともに、トランジ
スタＱＨ、ＱＪのベースにもそれぞれ接続されている。
なお、該接続ノードは、差動出力端子ＴＢの他方に相当
する。

【００５８】上記構成から成る本実施形態の局部発振回
路において、分周器３ｂの入出力強度比は、電圧制御発
振器ＶＣＯ１〜ＶＣＯｉのいずれが選択されているかに
応じて可変制御される。より具体的に述べると、分周器
３ｂは、電圧制御発振器ＶＣＯ１〜ＶＯＣｉのうち、発
振周波数の高いものが選択されたときに大電流を流す定
電流源（例えば定電流源ＩＡ、ＩＣ）が選択され、発振
周波数の低いものが選択されたときに小電流を流す定電
流源（例えば定電流源ＩＢ、ＩＤ）が選択される構成で
ある。このような構成とすることにより、入出力強度比
可変分周器３ｂを簡易に実現することができる。

【００５９】なお、本実施形態では、分周器３ｂの入出
力強度比を切り換えるために、４つの定電流源ＩＡ〜Ｉ
Ｄを設けた場合を例に挙げて説明を行ったが、定電流源
の個数はこれに限定されるものではなく、適宜追加する
ことが可能である。

【００６０】次に、本発明に係る局部発振回路の第７実
施形態について説明する。図９は本発明に係る局部発振
回路の第７実施形態を示す概略構成図である。本図に示
すように、本実施形態の局部発振回路に設けられた分周
器３ｃは、入力信号を所定分周比で分周する分周器３
（例えば分周比１／２）と、同じく入力信号を所定分周
比（例えば分周比１／２）で分周しつつ、ＶＣＯ制御回
路２の指示に基づいて、入力信号に対する出力信号の強
度比が可変制御される分周器３ｂと、を有して成り、ス
イッチＳＷ３１、３２のオン／オフに応じて分周器３を
回路に組み込むか否かを切り換える構成である。なお、
局部発振回路の他部分については、前出の第６実施形態
と同様の構成から成る。

【００６１】このような構成とすることにより、本実施
形態の局部発振回路は、可変利得回路４を設けることな
く、ミキサ回路ＭＩＸに供給されるローカル信号の発振
強度を、その発振周波数に依存することなく一定に維持
することができ、さらに、電圧制御発振器ＶＣＯ１〜Ｖ
ＣＯｉの発振周波数可変帯域を不必要に拡げることな
く、ミキサ回路ＭＩＸに供給されるローカル信号の発振
周波数を広帯域に可変することが可能となる。

【００６２】なお、本実施形態では、分周器３ｃの分周
比を切り換えるために、回路への組込みが制御される分
周器３を１つ設けた場合を例に挙げて説明を行ったが、
分周器３の個数はこれに限定されるものではなく、適宜
追加することが可能である。

【００６３】続いて、本発明に係る受信装置の一実施形
態について説明する。図１０は本発明に係る受信装置の
一構成例を示す概略構成図である。本図に示す受信装置
は、受信信号の周波数変換処理に用いられるローカル信
号を生成する局部発振手段として、第５実施形態の局部
発振回路（図６参照）を有している。

【００６４】なお、電圧制御発振器ＶＣＯ１〜ＶＣＯｉ
の各発振周波数は、位相固定回路５（以下、ＰＬＬ［Ph
ase Locked Loop］回路５と呼ぶ）によって、受信チャ
ンネルに応じた値にフィードバック制御されている。ま
た、ＶＣＯ制御回路２は、ＰＬＬ回路５の出力信号に基
づいて、電圧制御発振器ＶＣＯ１〜ＶＣＯｉの発振周波
数制御やスイッチＳＷ１１〜ＳＷ１ｉのオン／オフ制御
を行う構成である。

【００６５】また、本実施形態の受信装置は、受信信号
が入力される入力端子Ｔｉｎと、入力端子Ｔｉｎからの
受信信号を所定利得で増幅する増幅器ＡＭＰと、増幅器
ＡＭＰの出力信号と利得可変回路４からのローカル信号
を混合するミキサ回路ＭＩＸａ、ＭＩＸｂと、各ミキサ
回路の出力信号を帯域制限するローパスフィルタＬＰＦ
ａ、ＬＰＦｂと、周波数変換された受信信号を後段回路
に出力する出力端子Ｔｏｕｔと、を有して成る。なお、
ミキサ回路ＭＩＸａ、ＭＩＸｂの一方は、互いに直交し
たＩ、Ｑ信号を生成するための９０度移相器を有してい
る。

【００６６】このように、受信信号の周波数変換処理に
用いられるローカル信号を生成する局部発振手段とし
て、本発明に係る局部発振回路を用いれば、ミキサ回路
ＭＩＸａ、ＭＩＸｂの変換利得に周波数依存性が生じに
くくなるので、雑音指数や歪み特性等の最適化が容易と
なり、受信装置の全体性能を劣化させずに、受信性能向
上を図ることが可能となる。また、電圧制御発振器ＶＣ
Ｏ１〜ＶＣＯｉの各発振周波数が、各々に対応した受信
周波数と不一致になるため、高強度信号受信時にＶＣＯ
並列回路１の発振動作が不安定になったり、入力端子Ｔ
ｉｎにＶＣＯ並列回路１の発振信号が漏れ出たりすると
いった従来課題を解決することもできる。

【００６７】なお、上記の実施形態では、受信信号の周
波数変換処理に用いられるローカル信号を生成する局部
発振手段として、本発明に係る発振回路を適用した場合
を例に挙げて説明を行ったが、本発明の適用対象はこれ
に限定されるものではなく、その他の用途に用いられる
発振回路にも広く適用が可能である。

【００６８】

【発明の効果】上記で説明したように、本発明に係る発
振回路は、発振周波数可変帯域が異なる複数発振器の各
発振信号を択一的に選択出力する発振器並列回路と、該
発振器並列回路の出力選択制御を行う発振器制御回路
と、を有して成る発振回路において、発振器並列回路の
後段に、複数発振器の各発振信号をそれぞれに対応した
利得で出力する利得可変回路を設けた構成としている。
より具体的に述べると、利得可変回路は、複数発振器の
うち、発振周波数の高いものが選択されたときに高利得
とされ、発振周波数の低いものが選択されたときに低利
得とされる構成にするとよい。このような構成とするこ
とにより、複数発振器の発振強度がそれぞれの発振周波
数に依存して変動されたとしても、利得可変回路の出力
信号強度は、その発振周波数に依存することなく一定に
維持される。

【００６９】なお、上記構成から成る発振回路におい
て、利得可変回路は、利得が異なる複数増幅器を並列接
続して成り、該複数増幅器を択一的に選択することで利
得制御される構成にするとよい。このような構成とする
ことにより、利得可変回路を簡易に実現することができ
る。

【００７０】また、上記構成から成る発振回路は、複数
増幅器と並列に、短絡／開放のみが切換制御される経路
を設けた構成にするとよい。このような構成とすること
により、上記構成から成る利得可変回路に比べて、増幅
器の個数を１つ削減することができるので、チップサイ
ズの縮小を図ることが可能となる。

【００７１】或いは、上記構成から成る発振回路におい
て、利得可変回路は、利得が可変制御される利得可変増
幅器である構成にしてもよい。また、該利得可変増幅器
は、回路内部の電流値を可変することで利得制御される
構成にするとよい。このような構成とすることにより、
利得可変回路を簡易に実現することができる。

【００７２】また、上記構成から成る発振回路におい
て、利得可変回路は、発振器制御回路によって制御され
る構成にするとよい。このような構成とすることによ
り、発振信号の強度制御を行うための特別な制御回路を
追加する必要がないため、チップサイズの大型化やそれ
に伴うコストアップを招くことがない。

【００７３】また、上記の目的を達成するために、本発
明に係る発振回路は、発振周波数可変帯域が異なる複数
発振器の各発振信号を択一的に選択出力する発振器並列
回路と、該発振器並列回路の出力選択制御を行う発振器
制御回路と、を有して成る局部発振回路において、発振
器並列回路の後段に、該発振器並列回路の出力信号を分
周する分周器を設けた構成としている。このような構成
とすることにより、複数発振器の各発振周波数をできる
限り高く設定することで、各発振器を構成するインダク
タの素子サイズを縮小し、チップサイズを縮小すること
が可能となる。

【００７４】なお、上記構成から成る発振回路におい
て、分周器は分周比が可変制御される分周比可変分周器
である構成にするとよい。このような構成とすることに
より、複数発振器の各発振周波数可変帯域を不必要に拡
げることなく、出力信号の発振周波数を広帯域に可変す
ることが可能となる。

【００７５】また、上記構成から成る発振回路におい
て、分周器は入力信号に対する出力信号の強度比が可変
制御される入出力強度比可変分周器である構成にすると
よい。より具体的に述べると、分周器は、複数発振器の
うち、発振周波数の高いものが選択されたときに高入出
力強度比とされ、発振周波数の低いものが選択されたと
きに低入出力強度比とされる構成にするとよい。このよ
うな構成とすることにより、複数発振器の発振強度がそ
れぞれの発振周波数に依存して変動されても、分周器の
出力信号強度は、その発振周波数に依存することなく一
定に維持される。

【００７６】なお、上記構成から成る発振回路におい
て、分周器は回路内部の電流値を可変することで入出力
強度比制御される構成にするとよい。このような構成と
することにより、入出力強度比の可変制御を簡易に実現
することができる。

【００７７】また、上記構成から成る発振回路におい
て、分周器は発振器制御回路によって制御される構成に
するとよい。このような構成とすることにより、発振信
号の周波数制御や強度制御を行うための特別な制御回路
を追加する必要がないため、チップサイズの大型化やそ
れに伴うコストアップを招くことがない。

【００７８】また、本発明に係る受信装置は、受信信号
の周波数変換処理に用いられるローカル信号を生成する
局部発振手段として、上記構成から成る発振回路を用い
た構成としている。このような構成とすることにより、
ミキサ回路における変換利得には周波数依存性が生じに
くくなるので、雑音指数や歪み特性等の最適化が容易と
なり、受信装置の全体性能を劣化させることなく、受信
性能の向上を図ることが可能となる。また、複数発振器
の各発振周波数が、それぞれに対応した受信周波数と不
一致になるため、高強度信号の受信時に発振器並列回路
の発振動作が不安定になったり、入力端子に発振器並列
回路の発振信号が漏れ出たりするといった従来課題を解
決することもできる。

【図面の簡単な説明】

【図１】本発明に係る局部発振回路の第１実施形態を示
す概略構成図である。

【図２】本発明に係る局部発振回路の第２実施形態を示
す概略構成図である。

【図３】本発明に係る局部発振回路の第３実施形態を示
す概略構成図である。

【図４】本発明に係る局部発振回路の第４実施形態を示
す概略構成図である。

【図５】利得可変増幅器ＶＧＡの一構成例を示す回路図
である。

【図６】本発明に係る局部発振回路の第５実施形態を示
す概略構成図である。

【図７】本発明に係る局部発振回路の第６実施形態を示
す概略構成図である。

【図８】分周器３ｂの一構成例を示す回路図である。

【図９】本発明に係る局部発振回路の第７実施形態を示
す概略構成図である。

【図１０】本発明に係る受信装置の一構成例を示す概略
構成図である。

【図１１】局部発振回路の一従来例を示す概略構成図で
ある。

【符号の説明】

１ ＶＣＯ並列回路 ２ ＶＣＯ制御回路 ３ 分周器 ３ａ 分周器（分周比可変） ３ｂ 分周器（入出力強度比可変） ３ｃ 分周器（分周比・入出力強度比可変） ４、４ａ、４ｂ、４ｃ 利得可変回路 ５ 位相固定回路（ＰＬＬ回路） ＶＣＯ１〜ＶＣＯｉ 電圧制御発振器 ＳＷ１１〜ＳＷ１ｉ スイッチ ＳＷ３１、ＳＷ３２ スイッチ ＳＷ４０、ＳＷ４１〜ＳＷ４ｋ、ＳＷ４ｊ スイッチ Ａ４１〜Ａ４ｋ、Ａ４ｊ 増幅器（利得固定） ＶＧＡ 利得可変増幅器 ＳＷａ、ＳＷｂ、ＳＷＡ〜ＳＷＤ スイッチ Ｑａ、Ｑｂ、ＱＡ〜ＱＬ ｎｐｎ型トランジスタ Ｒａ、Ｒｂ、ＲＡ〜ＲＤ 抵抗 Ｉａ、Ｉｂ、ＩＡ〜ＩＤ 定電流源 ＭＩＸ、ＭＩＸａ、ＭＩＸｂ ミキサ回路 ＡＭＰ 増幅器 ＬＰＦａ、ＬＰＦｂ ローパスフィルタ（ＬＰＦ） Ｔｉｎ 入力端子 Ｔｏｕｔ 出力端子 Ｔｃｎｔ 制御端子 Ｔａ、ＴＡ 差動入力端子 Ｔｂ、ＴＢ 差動出力端子

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J081 AA01 AA19 BB03 CC10 CC23 GG05 GG06 GG08 KK03 KK15 KK16 KK23 LL05 MM01 5J100 AA01 BA01 BB15 BC01 CA00 EA02 FA02 5K020 DD05 DD11 DD21 FF00 GG01 GG04 GG16 GG21 KK04 KK07 LL02

Claims (14)

【特許請求の範囲】
1. 【請求項１】発振周波数可変帯域が異なる複数発振器の
   各発振信号を択一的に選択出力する発振器並列回路と、
   該発振器並列回路の出力選択制御を行う発振器制御回路
   と、を有して成る発振回路において、 前記発振器並列回路の後段に、前記複数発振器の各発振
   信号をそれぞれに対応した利得で出力する利得可変回路
   を設けたことを特徴とする発振回路。
2. 【請求項２】前記利得可変回路は、前記複数発振器のう
   ち、発振周波数の高いものが選択されたときに高利得と
   され、発振周波数の低いものが選択されたときに低利得
   とされることを特徴とする請求項１に記載の発振回路。
3. 【請求項３】前記利得可変回路は、利得が異なる複数増
   幅器を並列接続して成り、該複数増幅器を択一的に選択
   することで利得制御されることを特徴とする請求項１ま
   たは請求項２に記載の発振回路。
4. 【請求項４】前記複数増幅器と並列に、短絡／開放のみ
   が切換制御される経路を設けたことを特徴とする請求項
   ３に記載の発振回路。
5. 【請求項５】前記利得可変回路は、利得が可変制御され
   る利得可変増幅器であることを特徴とする請求項１また
   は請求項２に記載の発振回路。
6. 【請求項６】前記利得可変増幅器は、回路内部の電流値
   を可変することで利得制御されることを特徴とする請求
   項５記載の発振回路。
7. 【請求項７】前記利得可変回路は、前記発振器制御回路
   によって制御されることを特徴とする請求項１〜請求項
   ６に記載の発振回路。
8. 【請求項８】発振周波数可変帯域が異なる複数発振器の
   各発振信号を択一的に選択出力する発振器並列回路と、
   該発振器並列回路の出力選択制御を行う発振器制御回路
   と、を有して成る発振回路において、 前記発振器並列回路の後段に、該発振器並列回路の出力
   信号を分周する分周器を設けたことを特徴とする発振回
   路。
9. 【請求項９】前記分周器は、分周比が可変制御される分
   周比可変分周器であることを特徴とする請求項８に記載
   の発振回路。
10. 【請求項１０】前記分周器は、入力信号に対する出力信
    号の強度比が可変制御される入出力強度比可変分周器で
    あることを特徴とする請求項８または請求項９に記載の
    発振回路。
11. 【請求項１１】前記分周器は、前記複数発振器のうち、
    発振周波数の高いものが選択されたときに高入出力強度
    比とされ、発振周波数の低いものが選択されたときに低
    入出力強度比とされることを特徴とする請求項１０に記
    載の発振回路。
12. 【請求項１２】前記分周器は、回路内部の電流値を可変
    することで入出力強度比制御されることを特徴とする請
    求項１０または請求項１１に記載の発振回路。
13. 【請求項１３】前記分周器は、前記発振器制御回路によ
    って制御されることを特徴とする請求項９〜請求項１２
    のいずれかに記載の発振回路。
14. 【請求項１４】受信信号の周波数変換処理に用いられる
    ローカル信号を生成する局部発振手段として、請求項１
    〜請求項１３のいずれかに記載の発振回路を用いたこと
    を特徴とする受信装置。