[go: up one dir, main page]

JP2003249724A - Nitride-based compound semiconductor laser device and manufacturing method thereof - Google Patents

Nitride-based compound semiconductor laser device and manufacturing method thereof

Info

Publication number
JP2003249724A
JP2003249724A JP2002047819A JP2002047819A JP2003249724A JP 2003249724 A JP2003249724 A JP 2003249724A JP 2002047819 A JP2002047819 A JP 2002047819A JP 2002047819 A JP2002047819 A JP 2002047819A JP 2003249724 A JP2003249724 A JP 2003249724A
Authority
JP
Japan
Prior art keywords
chip
nitride
compound semiconductor
dielectric film
based compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002047819A
Other languages
Japanese (ja)
Other versions
JP4036658B2 (en
Inventor
Atsushi Ogawa
淳 小河
Shinya Ishida
真也 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002047819A priority Critical patent/JP4036658B2/en
Publication of JP2003249724A publication Critical patent/JP2003249724A/en
Application granted granted Critical
Publication of JP4036658B2 publication Critical patent/JP4036658B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 熱抵抗特性が良好で長寿命の窒化物系化合物
半導体レーザ装置、およびその製造方法を提供する。 【解決手段】 マウント部材への固着用のハンダ層に接
するチップ面のうち、活性層への電流注入領域の直上ま
たは直下の部分と、この部分のうち共振器端面から延在
する誘電体膜で覆われる部分との、レーザ共振器長方向
の長さの比率を、20%以下とする。製造に際しては、
分割後に個々のレーザダイオードチップとなるバー状の
チップ原体を作製し、チップ原体をバー状の治具で挟ん
で、個々のレーザダイオードチップの共振器端面となる
面を含むチップ原体の端部が治具の端部のうちチップ原
体に接する部位よりも突出する状態として、共振器端面
となる面に誘電体膜を設ける。
[Problem] To provide a nitride-based compound semiconductor laser device having good thermal resistance characteristics and a long lifetime, and a method of manufacturing the same. Of the chip surface in contact with the solder layer for fixing to the mount member, a portion immediately above or directly below the current injection region to the active layer and a dielectric film extending from the end face of the resonator in this portion. The ratio of the length in the laser resonator length direction to the covered portion is 20% or less. In manufacturing,
A bar-shaped chip body that becomes an individual laser diode chip after division is manufactured, and the chip body including a surface that becomes a resonator end surface of each laser diode chip is sandwiched between bar-shaped jigs. A dielectric film is provided on a surface to be a resonator end surface so that the end portion protrudes from a portion of the end portion of the jig that is in contact with the chip base.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、窒化物系化合物半
導体のレーザ装置、およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a nitride-based compound semiconductor laser device and a method for manufacturing the same.

【0002】[0002]

【従来の技術】半導体レーザ装置においては、その動作
時にレーザダイオード(以下、LDともいう)のチップ
(以下、LDチップともいう)で発生する熱を効率よく
支持基体に放散させて発光部の温度上昇に伴う特性劣化
を抑制するために、導電性接合剤(以下、ハンダともい
う)を用いて、半導体LDチップをマウント部材にマウ
ントすることが行われている。例えば、窒化物系化合物
半導体のLDチップのマウント方法は、以下に説明する
3つ(A、B、C)に大別できる。図19から図21に
各マウント方法の半導体レーザ装置の断面概略図を示
す。
2. Description of the Related Art In a semiconductor laser device, heat generated in a chip (hereinafter, also referred to as an LD chip) of a laser diode (hereinafter, also referred to as an LD) during its operation is efficiently dissipated to a supporting substrate to thereby cause a temperature of a light emitting portion. In order to suppress the characteristic deterioration due to the rise, a semiconductor LD chip is mounted on a mount member using a conductive bonding agent (hereinafter, also referred to as solder). For example, a method of mounting an LD chip of a nitride-based compound semiconductor can be roughly classified into three (A, B, C) described below. 19 to 21 are schematic sectional views of the semiconductor laser device of each mounting method.

【0003】図19は、基板としてサファイア等の絶縁
性基板を用いたLDチップを、絶縁性基板側をサブマウ
ントに対向させて(p型電極アップ)、ダイボンディン
グした場合(A)の半導体レーザ装置の断面概略図であ
る。図19において、符号1701は絶縁性基板、19
02は絶縁性基板1701上に成長させた窒化物系化合
物半導体成長層、1302は絶縁性基板1701と半導
体成長層1902を含む半導体LDチップ、1905は
ハンダ、1904は絶縁性基板1701の裏面とハンダ
1905の融着強度を上げるために半導体LDチップ側
に形成した金属多層膜、1610は活性層である。
FIG. 19 shows a semiconductor laser when an LD chip using an insulating substrate such as sapphire as a substrate is die-bonded with the insulating substrate side facing the submount (p-type electrode up) (A). FIG. 3 is a schematic sectional view of the device. In FIG. 19, reference numeral 1701 denotes an insulating substrate, 19
Reference numeral 02 is a nitride-based compound semiconductor growth layer grown on the insulating substrate 1701, 1302 is a semiconductor LD chip including the insulating substrate 1701 and the semiconductor growth layer 1902, 1905 is solder, and 1904 is a back surface and solder of the insulating substrate 1701. A metal multilayer film 1610 is formed on the semiconductor LD chip side to increase the fusion bonding strength of 1905, and 1610 is an active layer.

【0004】半導体レーザチップ1302は、金属多層
膜1906が形成されたサブマウント1205とハンダ
1905を介して、ダイボンディングされている。21
1はn型電極、103はp型電極である。絶縁性基板と
して絶縁性のGaN基板を用いた場合も同様のマウント
方法をとることができる。また、半導体LDチップと
は、基板と半導体成長層を含めたものを指すが、基板ま
たは半導体成長層に電極や金属多層膜が形成されている
場合は、電極や金属多層膜も含める。
The semiconductor laser chip 1302 is die-bonded via a submount 1205 on which a metal multilayer film 1906 is formed and a solder 1905. 21
Reference numeral 1 is an n-type electrode, and 103 is a p-type electrode. The same mounting method can be used when an insulating GaN substrate is used as the insulating substrate. The semiconductor LD chip includes a substrate and a semiconductor growth layer, but when an electrode or a metal multi-layer film is formed on the substrate or the semiconductor growth layer, the electrode or the metal multi-layer film is also included.

【0005】図20は、基板に導電性物質を用い、半導
体成長層1902側にp型電極103、導電性基板20
01側にn型電極211を形成し、導電性基板2001
がサブマウントと対向するように(p型電極アップ)、
ダイボンディングを行った場合(B)の半導体レーザ装
置の概略断面図であり、図21は、同様に、基板に導電
性物質を用い、半導体成長層1902側にp型電極10
3、導電性基板2001側にn型電極211を形成し、
半導体成長層1902がサブマウント1205と対向す
るように(p型電極ダウン)、ダイボンディングを行っ
た場合(C)の半導体レーザ装置の概略断面図ある。
In FIG. 20, a conductive material is used for the substrate, and the p-type electrode 103 and the conductive substrate 20 are provided on the semiconductor growth layer 1902 side.
The n-type electrode 211 is formed on the 01 side, and the conductive substrate 2001 is formed.
So that it faces the submount (p-type electrode up),
FIG. 22 is a schematic cross-sectional view of the semiconductor laser device when die bonding is performed (B). FIG. 21 similarly uses a conductive material for the substrate and the p-type electrode 10 on the semiconductor growth layer 1902 side.
3, the n-type electrode 211 is formed on the conductive substrate 2001 side,
FIG. 11 is a schematic cross-sectional view of the semiconductor laser device when die bonding is performed so that the semiconductor growth layer 1902 faces the submount 1205 (p-type electrode down) (C).

【0006】ここで、ダイボンディングとは、一般的に
は、次のような工程を指す。通常、ハンダはあらかじめ
マウント部材上に設けられており、これを融点以上に加
熱し、所定の位置にアライメントしたレーザチップを、
融解したハンダにコレットで押し付け、その後、ハンダ
を冷却、固化させる。この工程により、半導体LDチッ
プとマウント部材とが熱伝導性よく接着される。
[0006] Here, die bonding generally refers to the following steps. Usually, the solder is provided in advance on the mount member, and this is heated above the melting point, and the laser chip aligned at the predetermined position is
The molten solder is pressed with a collet, and then the solder is cooled and solidified. Through this step, the semiconductor LD chip and the mount member are bonded together with good thermal conductivity.

【0007】[0007]

【発明が解決しようとする課題】半導体LDチップをマ
ウント部材にダイボンディングするまでに、LDチップ
の共振器端面にTiO2、Al23、SiO2等の誘電体
膜をコーティングする場合があるが、この工程の際に、
共振器端面以外の面にも誘電体材料が回り込み、共振器
端面以外の面もコーティングされていた。図22は、ダ
イボンディングする面(以下、マウント面という)の一
部が回り込んだ誘電体膜で覆われた窒化物系化合物半導
体LDチップの模式図である。図22において、220
1はマウント面、2202はマウント面を覆う誘電体
膜、2203は誘電体膜2202の境界(縁)である。
誘電体膜は金属に比べて熱伝導率が低いため、誘電体膜
で一部が覆われた面をサブマウントに対向させて、ハン
ダ材を用いてダイボンディングした場合、放熱効果が減
少する。とりわけ、窒化物系化合物半導体LDチップの
ように反りがある場合は、サブマウントとの接触面積が
減少して、さらに放熱効果が低下し、LDの熱特性(例
えば、熱抵抗値)、寿命等に悪影響を与えていた。
Before the semiconductor LD chip is die-bonded to the mount member, the resonator end face of the LD chip may be coated with a dielectric film such as TiO 2 , Al 2 O 3 or SiO 2. However, during this process,
The dielectric material also wraps around the surfaces other than the resonator end surface, and the surfaces other than the resonator end surface are also coated. FIG. 22 is a schematic view of a nitride-based compound semiconductor LD chip covered with a dielectric film in which a part of a surface to be die-bonded (hereinafter referred to as a mount surface) is wrapped around. In FIG. 22, 220
Reference numeral 1 is a mount surface, 2202 is a dielectric film covering the mount surface, and 2203 is a boundary (edge) of the dielectric film 2202.
Since the dielectric film has a lower thermal conductivity than metal, the heat dissipation effect is reduced when the surface partially covered with the dielectric film faces the submount and is die-bonded using a solder material. In particular, when there is a warpage such as a nitride compound semiconductor LD chip, the contact area with the submount is reduced and the heat dissipation effect is further reduced, and the thermal characteristics (eg, thermal resistance value) of the LD, the life, etc. Was adversely affecting.

【0008】代表的な熱伝導率に関しては、温度27℃
において、窒化物系化合物半導体であるGaNは130
W/mKであり、電極や金属多層膜として使用されるA
uは315、Pdは75.5、Niは90.5、Alは2
37、Moは138、Ptは71.4である(単位はす
べてW/mK)。一方、コーティング用誘電体膜である
Al23は17、SiO2は約1W/mKであり、Ti
2、ZrO2、Ta2 5、TiON、MgF2等も同等
レベルの値であり、金属と比べると半分以下(40W/
mK以下)の熱伝導度となっている。
Regarding the typical thermal conductivity, the temperature is 27 ° C.
In the case of GaN, which is a nitride-based compound semiconductor,
W / mK, used as an electrode or metal multilayer film
u is 315, Pd is 75.5, Ni is 90.5, Al is 2
37, Mo is 138, Pt is 71.4 (unit is
All W / mK). On the other hand, it is a dielectric film for coating
Al2O3Is 17, SiO2Is about 1 W / mK, and Ti
O2, ZrO2, Ta2O Five, TiON, MgF2And so on
It is a level value and is less than half that of metal (40W /
The thermal conductivity is less than or equal to mK).

【0009】ここで、窒化物系化合物半導体のLDチッ
プに反りが生じる理由を以下に示す。窒化物系化合物半
導体をその窒化物系化合物半導体とは異なる材料、組成
の成長用基板の上に成長させた場合、窒化物系化合物半
導体と成長用基板との熱膨張係数差から成長後の降温過
程等において、歪みが生じ、その結果、成長用基板と窒
化物系化合物半導体からなるLDチップには、反りが存
在することになる。反りが生じる現象は、成長用基板に
GaNを使用した場合にも現れる。これは、成長用基板
であるGaNと半導体成長層である窒化物系化合物半導
体の組成が完全に一致しないこと、また、GaN基板と
半導体成長層との結晶性が異なることが原因であると考
えられる
The reason why the LD chip of the nitride compound semiconductor is warped will be described below. When a nitride-based compound semiconductor is grown on a growth substrate having a material and composition different from that of the nitride-based compound semiconductor, the temperature drop after growth is caused by the difference in thermal expansion coefficient between the nitride-based compound semiconductor and the growth substrate. Strain occurs in the process and the like, and as a result, the LD substrate made of the growth substrate and the nitride-based compound semiconductor has a warp. The phenomenon of warpage also appears when GaN is used for the growth substrate. It is considered that this is because the composition of GaN, which is the growth substrate, and the nitride-based compound semiconductor, which is the semiconductor growth layer, do not completely match, and the crystallinity of the GaN substrate and the semiconductor growth layer are different. To be

【0010】本発明は、従来の技術における上述の問題
点を解消し、熱抵抗が良好で長寿命の窒化物系化合物半
導体レーザ装置、およびその製造方法を提供することを
目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to solve the above-mentioned problems in the prior art, and to provide a nitride compound semiconductor laser device having good thermal resistance and long life, and a manufacturing method thereof.

【0011】[0011]

【課題を解決するための手段】上記目的を達成するた
め、本発明では、窒化物系化合物半導体より成り、共振
器端面が誘電体膜で覆われたレーザダイオードチップ
と、レーザダイオードチップを支持するマウント部材
と、レーザダイオードチップとマウント部材の間に位置
して両者を固着するハンダ層とを備える窒化物系化合物
半導体のレーザ装置は、ハンダ層に接するチップ面のう
ち活性層への電流注入領域の直上または直下の部分と、
この部分のうち共振器端面から延在する誘電体膜で覆わ
れる部分との、レーザ共振器長方向の長さの比率が、0
%以上かつ20%以下であるものとする。
In order to achieve the above object, according to the present invention, a laser diode chip made of a nitride compound semiconductor and having a cavity end face covered with a dielectric film, and a laser diode chip are supported. A laser device of a nitride-based compound semiconductor including a mount member and a solder layer located between the laser diode chip and the mount member and fixing the two is a region for injecting a current into an active layer on a chip surface in contact with the solder layer. Directly above or below
The ratio of the length in the laser cavity length direction to the portion of this portion covered with the dielectric film extending from the cavity end face is 0.
% And 20% or less.

【0012】半導体LDチップの発熱は、主にp型電極
から活性層への電流注入領域周辺で発生する。ここで、
共振器端面を覆う誘電体膜(端面コーティング用誘電体
膜)がハンダ層に接するチップ面(マウント面)に延在
して、電流注入領域の直上または直下の部分が誘電体膜
に覆われている場合においても、レーザ共振器長方向に
関して、電流注入領域の直上または直下の部分に対する
誘電体膜に覆われた部分の長さを20%以下にすること
で、発生した熱を逃げ易くすることができ(熱抵抗の向
上)、寿命等の特性を高めることが可能になる。
Heat generation of the semiconductor LD chip mainly occurs around the current injection region from the p-type electrode to the active layer. here,
A dielectric film that covers the resonator end face (dielectric film for end face coating) extends to the chip surface (mounting surface) that is in contact with the solder layer, and the portion immediately above or below the current injection region is covered with the dielectric film. In the case where the laser cavity is present, the length of the portion covered with the dielectric film with respect to the portion directly above or directly below the current injection region is set to 20% or less with respect to the laser cavity length direction, so that the generated heat can easily escape. (Improvement of thermal resistance) and characteristics such as life can be improved.

【0013】共振器端面を覆う誘電体膜はTiO2、S
iO2、Al23、ZrO2、Ta2 5、TiONおよび
MgF2のうちの1種以上の材料で作製することができ
る。
The dielectric film covering the end face of the resonator is TiO 2.2, S
iO2, Al2O3, ZrO2, Ta2O Five, TiON and
MgF2Can be made of one or more of
It

【0014】これらの材料は、いずれも熱伝導率が40
W/mK以下と低いが、マウント面のうち活性層への電
流注入領域の直上または直下の部分の80%以上が、誘
電体に覆われることなく直接ハンダ層に接するため、放
熱性が確保され、優れた特性の半導体レーザ装置とな
る。
All of these materials have a thermal conductivity of 40.
Although it is as low as W / mK or less, 80% or more of the portion of the mount surface directly above or directly below the current injection region to the active layer is in direct contact with the solder layer without being covered by the dielectric, so that heat dissipation is secured. The semiconductor laser device has excellent characteristics.

【0015】前記目的を達成するため、本発明ではま
た、窒化物系化合物半導体より成り、共振器端面が誘電
体膜で覆われたレーザダイオードチップを備える窒化物
系化合物半導体のレーザ装置の製造方法は、分割後に個
々のレーザダイオードチップとなるバー状のチップ原体
を作製し、チップ原体をバー状の治具で挟んで、個々の
レーザダイオードチップの共振器端面となる面を含むチ
ップ原体の端部が治具の端部のうちチップ原体に接する
部位よりも突出する状態として、共振器端面となるチッ
プ原体の面に誘電体膜を設けるものとする。
To achieve the above object, the present invention also provides a method of manufacturing a laser device of a nitride-based compound semiconductor, comprising a laser diode chip made of a nitride-based compound semiconductor and having a cavity end face covered with a dielectric film. Is a bar-shaped chip raw material that becomes individual laser diode chips after division, and sandwiches the chip raw material with a bar-shaped jig, and includes the chip raw material that includes the surface that becomes the cavity end face of each laser diode chip. A dielectric film is provided on the surface of the chip original, which is the end face of the resonator, in a state where the end of the body projects beyond the portion of the end of the jig that is in contact with the original chip.

【0016】この方法では、誘電体膜を設ける際に、共
振器端面となる面の全体が露出し、その一方で、個々の
レーザダイオードチップのマウント面となる面のうち、
共振器端面となる面から離れた部位は、治具に接して露
出しない。したがって、共振器端面となる面の全体に誘
電体膜を設けながら、誘電体膜のマウント面への延在を
制限することができる。マウント面のうち活性層への電
流注入領域の直上または直下の部分と、この部分のうち
誘電体膜で覆われる部分との、レーザ共振器長方向の長
さの比率を20%以下に抑えることも容易である。治具
の材料に制約はないが、劈開性のある半導体を用いれば
作製が容易である。
According to this method, when the dielectric film is provided, the entire surface to be the cavity end face is exposed, while the surface to be the mounting surface of each laser diode chip is exposed.
The part apart from the surface which is the end face of the resonator is not exposed by contacting the jig. Therefore, it is possible to limit the extension of the dielectric film to the mount surface while providing the dielectric film on the entire surface that becomes the resonator end surface. To suppress the ratio of the length in the laser cavity length direction of the portion of the mount surface immediately above or below the current injection region to the active layer and the portion of this portion covered with the dielectric film to 20% or less. Is also easy. There is no restriction on the material of the jig, but it is easy to manufacture if a semiconductor having a cleavage property is used.

【0017】ここで、厚さ方向の中央部がその両側部よ
りも突出した端部を有する治具を用いるとともに、複数
のチップ原体と複数の治具を交互に配置し、かつ、共振
器端面となるチップ原体の面と治具の端部の中央部の面
の高さを揃えて、共振器端面となるチップ原体の面に誘
電体膜を設けるようにすることもできる。
Here, a jig having a central portion in the thickness direction having ends projecting from both sides thereof is used, and a plurality of chip raw materials and a plurality of jigs are alternately arranged, and a resonator is used. It is also possible to align the heights of the surface of the chip raw material serving as the end surface and the surface of the central portion of the end portion of the jig so that the dielectric film is provided on the surface of the chip raw material serving as the resonator end surface.

【0018】このようにすると、一度に多くのチップ原
体に誘電体膜を設けることができて効率がよい上、マウ
ント面のうち誘電体膜で覆われる部分の長さを一定にす
ることができて、レーザ装置の特性を一様にすることが
可能になる。
By doing so, the dielectric film can be provided on a large number of raw materials of the chip at a time, which is efficient, and the length of the portion of the mount surface covered with the dielectric film can be made constant. As a result, the characteristics of the laser device can be made uniform.

【0019】なお、本発明おいて、半導体レーザ装置と
は、半導体LDチップをマウント部材に積載し、一体化
したものを表している。
In the present invention, the semiconductor laser device represents a semiconductor LD chip mounted on a mount member and integrated.

【0020】また、以下に「活性層への電流注入領域の
直上または直下の部分」に関する説明をするが、ここで
は、横モード安定性等に効果を示すストライプ状電極の
場合を例に挙げる。
Further, the "portion immediately above or directly below the current injection region into the active layer" will be described below, but here, the case of a stripe electrode having an effect on lateral mode stability and the like will be taken as an example.

【0021】まず、「活性層への電流注入領域の直上の
部分」とは、LDチップの半導体成長層方向の上下の面
のうち、活性層に近い方の面を指し、「活性層への電流
注入領域の直下の部分」とは、活性層から遠い方の面の
部分を指す。
First, the "portion directly above the current injection region to the active layer" refers to one of the upper and lower surfaces of the LD chip in the semiconductor growth layer direction, which is closer to the active layer, and "to the active layer". The “portion immediately below the current injection region” refers to the portion of the surface farther from the active layer.

【0022】図23および図24はそれぞれ、電極スト
ライプ構造のチップの模式図およびリッジストライプ構
造のチップの模式図であり、n型基板2301、半導体
成長層1902、活性層1610、共振器端面101、
p型電極103、絶縁膜104、絶縁膜等で狭窄された
領域の「活性層への電流注入領域の直上部分を示すライ
ン」(断面部)2303、絶縁膜等で狭窄された領域の
「活性層への電流注入領域の直上または直下の部分を示
すライン」(マウント面部)106、「活性層への電流
注入領域の直上または直下の部分」105の面積(いま
は、電流注入領域の直上の部分)を示す。また、マウン
ト面がp型電極側の場合、p型電極側が活性層から近い
ので、p型電極側が「電流注入領域の直上の部分」とな
り、「電流注入領域の直上の部分」の面積とは、リッジ
の直上、または、絶縁膜等で狭窄された領域の直上の部
分(図23および図24において、点線で囲まれた部
分)を指す。
23 and 24 are a schematic view of a chip having an electrode stripe structure and a schematic view of a chip having a ridge stripe structure, respectively, showing an n-type substrate 2301, a semiconductor growth layer 1902, an active layer 1610, a cavity end face 101,
The “line showing the portion directly above the current injection region into the active layer” (cross section) 2303 of the region confined by the p-type electrode 103, the insulating film 104, the insulating film, etc., and the “activity of the region confined by the insulating film, etc. The area of a line (mounting surface portion) 106 indicating a portion immediately above or below the current injection region into the layer, a portion immediately above or immediately below the current injection region into the active layer 105 (currently above the current injection region) Part). Further, when the mount surface is on the p-type electrode side, the p-type electrode side is closer to the active layer, so the p-type electrode side is the “portion directly above the current injection region”, and the area of the “portion immediately above the current injection region” is , A portion immediately above the ridge or a portion (a portion surrounded by a dotted line in FIGS. 23 and 24) narrowed by an insulating film or the like.

【0023】図25は、リッジストライプ構造のチップ
の模式図であり、マウント面がn型電極側の場合であ
る。このとき、「活性層への電流注入領域の直上または
直下の部分」105の領域(いまは、n型電極側が活性
層から遠いので、直下の部分となる)とは、リッジの直
上(p型)部分(図25において、点線で囲まれた部
分)である。また、電極ストライプ構造についても、さ
らに円形、矩形等の他の形状の電極においても同様に
「電流注入領域の直上または直下の部分」を考えること
ができる。
FIG. 25 is a schematic view of a chip having a ridge stripe structure, in which the mount surface is on the n-type electrode side. At this time, the region “immediately above or immediately below the current injection region to the active layer” 105 (currently, the n-type electrode side is far from the active layer, so it is the region immediately below) means immediately above the ridge (p-type. ) Part (the part surrounded by the dotted line in FIG. 25). Further, also in the electrode stripe structure, the “portion immediately above or directly below the current injection region” can be considered in the same manner for electrodes having other shapes such as a circle and a rectangle.

【0024】ここで、LDチップのマウント面における
「活性層への電流注入領域の直上または直下の部分」の
レーザ共振器長方向の長さを「長さα」、端面コーティ
ング用誘電体膜で覆われる部分のレーザ共振器長方向の
長さを「長さβ」と定義する。つまり、LDチップのマ
ウント面において、「活性層への電流注入領域の直上ま
たは直下の部分」と、そのうちの端面コーティング用誘
電体膜で覆われる部分との、レーザ共振器長方向の長さ
の比率とは、「長さβ」/「長さα」(=比率γとす
る)のことを指す。
Here, the length in the laser cavity length direction of the "portion immediately above or directly below the current injection region to the active layer" on the mount surface of the LD chip is "length α", and is defined by the end face coating dielectric film. The length of the covered portion in the laser cavity length direction is defined as “length β”. That is, in the mounting surface of the LD chip, the length in the laser cavity length direction of the “portion directly above or directly below the current injection region into the active layer” and the portion thereof covered with the end face coating dielectric film The ratio refers to “length β” / “length α” (= ratio γ).

【0025】図26、および図27は、「長さα」およ
び「長さβ」を説明する図である。図26は、LDチッ
プの辺に対して平行に誘電体膜がコーティングされ、さ
らにLDチップの辺に対して平行に「活性層への電流注
入領域の直上または直下の部分」が存在する場合であ
る。図26中、101はレーザ共振器の端面、105は
「活性層への電流注入領域の直上または直下の部分」、
802は誘電体膜で覆われた領域、2601は「長さ
α」、2602は「長さβ」、2610は共振器長方向
を示す。
FIGS. 26 and 27 are views for explaining the “length α” and the “length β”. FIG. 26 shows a case where the dielectric film is coated in parallel to the sides of the LD chip, and there is a “portion directly above or directly below the current injection region into the active layer” in parallel to the sides of the LD chip. is there. In FIG. 26, 101 is an end face of the laser resonator, 105 is “a portion immediately above or immediately below the current injection region into the active layer”,
Reference numeral 802 indicates a region covered with a dielectric film, 2601 indicates “length α”, 2602 indicates “length β”, and 2610 indicates the resonator length direction.

【0026】また、図27は、LDチップの辺に対し
て、平行位置からずれて誘電体膜がコーティングされ、
さらにLDチップの辺に対して、平行位置からずれて
「活性層への電流注入領域の直上または直下の部分」が
存在する場合である。図27において、2702は誘電
体膜がコーティングされている部分と「活性層への電流
注入領域の直上または直下の部分」との交差した点(境
界の交差した点)であり、2701は境界の交差した点
2702間の中点であり、2703は中点2701を通
りLDチップの端面の辺に平行に引いたラインである。
上記のように、図27の場合においても、図26と同様
に「長さα」2601、「長さβ」2602を考えるこ
とができる。
Further, in FIG. 27, the side of the LD chip is coated with a dielectric film shifted from the parallel position,
Further, there is a case where there is a “portion directly above or directly below the current injection region into the active layer”, which is displaced from the parallel position with respect to the side of the LD chip. In FIG. 27, reference numeral 2702 is a crossing point (a crossing point of the boundary) between a portion coated with the dielectric film and “a portion immediately above or directly below the current injection region to the active layer”, and 2701 is a boundary. A midpoint between intersecting points 2702, and 2703 is a line that passes through the midpoint 2701 and is parallel to the side of the end surface of the LD chip.
As described above, also in the case of FIG. 27, “length α” 2601 and “length β” 2602 can be considered as in FIG. 26.

【0027】また、本発明において、マウント部材と
は、半導体LDチップを直接積載するための部品を意味
しており、例えば、半導体発光素子チップ用のサブマウ
ントや、サブマウントを用いずに保持体(ステム、フレ
ームまたはパッケージ)に直接積載する場合において
は、このステムの支持基体、フレームまたはパッケージ
自体を指す。
Further, in the present invention, the mount member means a component for directly mounting the semiconductor LD chip, for example, a submount for a semiconductor light emitting element chip, or a holder without using the submount. When directly loaded on the (stem, frame or package), it refers to the supporting base of the stem, the frame or the package itself.

【0028】また、本発明において、ハンダとは、半導
体LDチップとマウント部材とを固着させる材料であ
る。例えば、比較的融点の高いAu系ハンダでは、Au
Sn、AuSi、AuGa、AuGe、AuSb、Au
Ni等や、比較的融点の低いハンダでは、In系ハンダ
のIn、InPb、InSn、InAg、InAgPb
等、あるいは、Sn、SnPb、SnSb、SnAg、
SnAgPb、SnPbSb等のSnを含むハンダ、さ
らには、PbSb、PbAg、PbZn等のPbを含む
ハンダ等がある。
Further, in the present invention, the solder is a material for fixing the semiconductor LD chip and the mount member. For example, with Au-based solder having a relatively high melting point, Au
Sn, AuSi, AuGa, AuGe, AuSb, Au
In the case of Ni or a solder having a relatively low melting point, In-based solders such as In, InPb, InSn, InAg and InAgPb are used.
Etc., or Sn, SnPb, SnSb, SnAg,
There are solders containing Sn such as SnAgPb and SnPbSb, and solders containing Pb such as PbSb, PbAg and PbZn.

【0029】また、本発明において、マウント面とは、
半導体LDチップを保持体へダイボンディングする際、
ハンダを挟んで保持体と対向する半導体LDチップの面
のことを指す。
In the present invention, the mount surface means
When die bonding a semiconductor LD chip to a holder,
It refers to the surface of the semiconductor LD chip that faces the holder with the solder in between.

【0030】また、本発明において、窒化物系化合物半
導体とは、窒素がV族元素の主であるIII−V系化合
物半導体のことを示しており、具体的には、V族元素の
うち窒素の比率が51%以上、100%以下である半導
体のことを示す。
In the present invention, the term "nitride-based compound semiconductor" means a III-V-based compound semiconductor in which nitrogen is the main group V element. Specifically, nitrogen is a group V element. Indicates a semiconductor having a ratio of 51% or more and 100% or less.

【0031】例えば、GaNαX1-α(0.51≦α≦
1)(XはP、As、Sb、Bi等のうち少なくとも1
種類以上を含む元素)、BNβX1-β(0.51≦β≦
1)、AlNγX1-γ(0.51≦γ≦1)、AlδG
1-δNεX1-ε(0<δ<1、0.51≦ε≦1)、
InNζX1-ζ(0.51≦ζ≦1)、InηGa1-η
NμX1-μ(0<η<1、0.51≦μ≦1)、Inν
GaξAl1-ν-ξNτX 1-τ(0<ν<1、0<ξ<
1、0.51≦τ≦1)を指す。
For example, GaN αX1-α (0.51 ≦ α ≦
1) (X is at least 1 of P, As, Sb, Bi, etc.)
Elements containing more than one type), BNβX1-β (0.51 ≦ β ≦
1), AlNγX1-γ (0.51 ≦ γ ≦ 1), AlδG
a1-δNεX1-ε (0 <δ <1, 0.51 ≦ ε ≦ 1),
InNζX1-ζ (0.51 ≦ ζ ≦ 1), InηGa1-η
NμX1-μ (0 <η <1, 0.51 ≦ μ ≦ 1), Inν
GaξAl1-ν-ξNτX 1-τ (0 <ν <1, 0 <ξ <
1, 0.51 ≦ τ ≦ 1).

【0032】[0032]

【発明の実施の形態】以下、本発明の実施形態について
説明する。まず、基板としてGaN基板を使用した窒化
物系化合物半導体の半導体レーザ装置を、両面電極、p
型電極アップで製造した第1の実施形態について説明す
る。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below. First, a nitride compound semiconductor laser device using a GaN substrate as a substrate
The first embodiment manufactured with the mold electrode up will be described.

【0033】図1(a)は、本実施形態で用いるダイボ
ンディング前の窒化物系化合物半導体LDチップの裏面
(GaN基板側)からの模式図であり、図1(b)は、
表面(成長層側)からの模式図である。図中、101は
レーザ共振器の端面、102はn型電極の上に形成され
た金属多層膜、103はp型電極、104は絶縁膜、1
06は「活性層への電流注入領域の直上または直下の部
分を示すライン」(点線)であり、この点線で囲まれた
105は「活性層への電流注入領域の直上または直下の
部分」を示す。p型電極アップの場合、窒化物系化合物
半導体LDチップの裏面側(金属多層膜102)がマウ
ント面となる。
FIG. 1 (a) is a schematic view from the back surface (GaN substrate side) of the nitride-based compound semiconductor LD chip before die bonding used in this embodiment, and FIG. 1 (b) is
It is a schematic diagram from the surface (growth layer side). In the figure, 101 is an end face of a laser resonator, 102 is a metal multilayer film formed on an n-type electrode, 103 is a p-type electrode, 104 is an insulating film, 1
Reference numeral 06 denotes a “line indicating a portion directly above or directly below the current injection region to the active layer” (dotted line), and 105 surrounded by this dotted line indicates “a portion immediately above or immediately below the current injection region to the active layer”. Show. In the case of p-type electrode up, the back surface side (metal multilayer film 102) of the nitride-based compound semiconductor LD chip becomes the mounting surface.

【0034】図2は、半導体LDチップの断面の模式図
である。図2において、201はn型GaN基板であ
り、基板側から順に、n−GaNコンタクト層202、
n−AlGaNクラッド層203、n−GaNガイド層
204、GaInN多重量子井戸活性層205、p−A
lGaN蒸発防止層206、p−GaNガイド層20
7、p−AlGaNクラッド層208、p−GaNコン
タクト層209が積層されている。p−クラッド層20
8およびp−コンタクト層209には、共振器方向に延
伸したストライプ状のリッジが設けられ、p型電極10
3とp−AlGaNクラッド層208、p−GaNコン
タクト層209の間にはリッジ部分を除いて、絶縁膜1
04が設けられている。ここで、p型電極103は、p
コンタクトに近い側からPd、Auであり、n型電極2
11は、基板側からHf、Alであり、その上に金属多
層膜102(基板側からMo、Au)が設けられてい
る。
FIG. 2 is a schematic diagram of a cross section of a semiconductor LD chip. In FIG. 2, 201 is an n-type GaN substrate, and in order from the substrate side, an n-GaN contact layer 202,
n-AlGaN cladding layer 203, n-GaN guide layer 204, GaInN multiple quantum well active layer 205, p-A
lGaN evaporation prevention layer 206, p-GaN guide layer 20
7, p-AlGaN cladding layer 208, and p-GaN contact layer 209 are stacked. p-cladding layer 20
8 and the p-contact layer 209 are provided with striped ridges extending in the cavity direction, and the p-type electrode 10
3 between the p-AlGaN clad layer 208 and the p-GaN contact layer 209 except for the ridge portion.
04 are provided. Here, the p-type electrode 103 is p
N-type electrode 2 with Pd and Au from the side close to the contact
Reference numeral 11 denotes Hf and Al from the substrate side, and a metal multilayer film 102 (Mo and Au from the substrate side) is provided thereon.

【0035】本実施形態では、上記に示す材料で半導体
LDチップを作製したが、材料は上記のものに限られる
わけではなく、窒化物系化合物半導体(例えばクラッド
層208をp−AlGaInN、活性層205をGaI
nAs、GaInNP等)を用いればよい。また、クラ
ッド層に多重量子井戸を用いてもよく、n−コンタクト
層202とn−クラッド層203の間に、InGaNク
ラック防止層を挿入してもよい。このように、本実施形
態に用いた半導体LDチップは、いわゆるリッジストラ
イプ型構造を有している。
In the present embodiment, the semiconductor LD chip was manufactured with the above-mentioned materials, but the material is not limited to the above-mentioned materials, and a nitride-based compound semiconductor (for example, p-AlGaInN for the clad layer 208, active layer for the clad layer 208) is used. 205 for GaI
nAs, GaInNP, etc.) may be used. Further, multiple quantum wells may be used for the clad layer, and an InGaN crack prevention layer may be inserted between the n-contact layer 202 and the n-clad layer 203. As described above, the semiconductor LD chip used in this embodiment has a so-called ridge stripe type structure.

【0036】以下に、本実施形態の半導体レーザ装置の
製造方法を説明する。初めに、半導体素子の製造に用い
られるプロセスを適宜適用して、半導体LDウェハ上に
LDを形成する。次に、n型GaN基板201の裏面側
から、研磨またはエッチングにより、ウェハの厚さを4
0〜200μm程度までに薄く調整する。これは、後の
工程で、ウェハを分割し個々のLDチップにするのを容
易にするためである。特に、レーザ共振器端面を分割に
より形成する場合には、35〜150μm程度と、薄め
に調整することが望ましい。本実施形態においては、研
削機を用いてウェハの厚さを150μmに調整し、その
後、研磨機を用いて100μm程度まで調整した。ウェ
ハの裏面は研磨機により磨かれているので平坦である。
The method of manufacturing the semiconductor laser device of this embodiment will be described below. First, an LD is formed on a semiconductor LD wafer by appropriately applying the process used for manufacturing a semiconductor element. Next, the thickness of the wafer is reduced to 4 by polishing or etching from the back surface side of the n-type GaN substrate 201.
Adjust to a thin thickness of about 0 to 200 μm. This is to facilitate division of the wafer into individual LD chips in a later step. In particular, when the end faces of the laser resonator are formed by division, it is desirable to adjust the thickness to a thin thickness of about 35 to 150 μm. In this embodiment, the thickness of the wafer was adjusted to 150 μm using a grinder, and then adjusted to about 100 μm using a polishing machine. The back surface of the wafer is flat because it is polished by a polishing machine.

【0037】次に、ウェハ裏面にn型電極211を形成
した。ここで、n型電極の層構造は、基板側からHf
(30nm)、Al(150nm)であり、その上に金
属多層膜を、基板側からMo(8nm)、Au(150
nm)の順で形成した。Hf/Alの層は、n型GaN
基板とオーミックをとるための層であり、その上のMo
はAuとAlのコンタミネーションを防止するブロック
層、Auはマウントの際に、ハンダと混合し、強固にL
Dチップをダイボンディングするための層である。この
ような薄い金属膜を膜厚の制御性よく形成するには真空
蒸着法が適しており、本実施形態でもこの手法を用いた
が、イオンプレーティング法やスパッタ法等の他の手法
を用いてもよい。
Next, an n-type electrode 211 was formed on the back surface of the wafer. Here, the layer structure of the n-type electrode is Hf from the substrate side.
(30 nm), Al (150 nm), and a metal multi-layer film on top of that, Mo (8 nm), Au (150 nm) from the substrate side.
nm) in that order. The Hf / Al layer is n-type GaN
It is a layer for taking ohmic contact with the substrate, and Mo on it
Is a block layer that prevents the contamination of Au and Al, and Au mixes with solder at the time of mounting to firmly fix L.
It is a layer for die-bonding a D chip. The vacuum deposition method is suitable for forming such a thin metal film with good controllability of the film thickness, and although this method was used in the present embodiment as well, other methods such as an ion plating method and a sputtering method are used. May be.

【0038】以下、レーザダイオードのウェハをLDウ
ェハ、これを分割してバー状としたものをLDバーとよ
ぶ。図3は、上記の工程で半導体レーザ構造が多数形成
された窒化物系化合物半導体LDウェハと、この半導体
LDウェハを分割したLDバーの模式図である。図3に
おいて、301は窒化物系化合物半導体LDウェハ、1
01はレーザ共振器端面、103はp型電極、104は
絶縁膜、311はバー状に分割するためのLDバー用分
割ライン(A)である。
Hereinafter, a laser diode wafer is referred to as an LD wafer, and a wafer obtained by dividing this into a bar shape is referred to as an LD bar. FIG. 3 is a schematic view of a nitride compound semiconductor LD wafer having a large number of semiconductor laser structures formed in the above process and an LD bar obtained by dividing the semiconductor LD wafer. In FIG. 3, 301 is a nitride-based compound semiconductor LD wafer, 1
Reference numeral 01 is a laser resonator end face, 103 is a p-type electrode, 104 is an insulating film, and 311 is an LD bar dividing line (A) for dividing into a bar shape.

【0039】次に、この状態のウェハをストライプ方向
と垂直な方向に劈開またはエッチングしてバー状にす
る。302は窒化物系化合物半導体LDウェハを分割し
たLDバーである。312はチップに分割するためのL
Dチップ用分割ライン(B)である。本実施形態では、
共振器長313が500μmになるようにLDバー用分
割ライン(A)を制御した。
Next, the wafer in this state is cleaved or etched in a direction perpendicular to the stripe direction to form a bar shape. Reference numeral 302 denotes an LD bar obtained by dividing a nitride compound semiconductor LD wafer. 312 is L for dividing into chips
It is a dividing line (B) for D chips. In this embodiment,
The LD bar dividing line (A) was controlled so that the resonator length 313 was 500 μm.

【0040】次いで、レーザ共振器端面に、光学薄膜の
コーティングを蒸着により施す。まず、窒化物系化合物
半導体LDバーを固定する治具を用意する。図4は、溝
をつけたバー状のSi基板(Siバー)の模式図であ
る。このSiバーを、フォトリソグラフィー技術を利用
し、溝深さ402を制御した溝403を、Siバー40
1の先端部の両サイドに作る。平板を利用して、LDバ
ーとこのSiバーの先端を揃えた場合、Siバーの溝部
分が開いているため、共振器端面だけでなく、LDチッ
プの上下面にも、誘電体膜が蒸着される。本実施形態で
は、溝の深さが20μm程度のSiバーを使用し、LD
バーとSiバーの先端を揃えた状態で固定具に固定す
る。
Then, an optical thin film coating is applied to the end faces of the laser resonator by vapor deposition. First, a jig for fixing the nitride compound semiconductor LD bar is prepared. FIG. 4 is a schematic view of a bar-shaped Si substrate (Si bar) having grooves. A groove 403 whose groove depth 402 is controlled is formed on the Si bar 40 by using a photolithography technique.
Make on both sides of the tip of 1. When the LD bar and the tip of this Si bar are aligned using a flat plate, since the groove of the Si bar is open, a dielectric film is deposited not only on the resonator end surface but also on the upper and lower surfaces of the LD chip. To be done. In the present embodiment, a Si bar having a groove depth of about 20 μm is used, and LD
Fix the bar and Si bar to the fixture with the tips aligned.

【0041】図5は、治具に固定した窒化物系化合物半
導体LDバーの横方向からの模式図であり、図6は、治
具に固定した窒化物系化合物半導体LDバーの蒸着する
面方向からの模式図である。図5において、501は窒
化物系化合物半導体LDバーであり、502はこのLD
バーを挟む治具として使用したバー状のSi基板であ
り、503、504は、それぞれLDバーとSi基板を
固定する固定具およびネジであり、505はLDバーの
共振器端面と治具(バー状のSi基板)の先端面との段
差を示す。バー状のSi基板502はレーザ素子の共振
器端面以外の箇所への誘電体膜の被覆を防ぐ目的で使用
している。上記の操作で、各LDバーの共振器端面の位
置に段差をつけて、誘電体膜を形成することができる。
FIG. 5 is a schematic view of the nitride-based compound semiconductor LD bar fixed to the jig from the lateral direction, and FIG. 6 is a surface direction in which the nitride-based compound semiconductor LD bar fixed to the jig is vapor-deposited. It is a schematic diagram from. In FIG. 5, 501 is a nitride compound semiconductor LD bar, and 502 is this LD.
A bar-shaped Si substrate used as a jig for sandwiching the bar, 503 and 504 are fixing tools and screws for fixing the LD bar and the Si substrate, respectively, and 505 is a resonator end face of the LD bar and a jig (bar). Shows a step with the front end surface of the striped Si substrate). The bar-shaped Si substrate 502 is used for the purpose of preventing a portion other than the cavity end face of the laser element from being covered with the dielectric film. By the above operation, a step can be formed at the position of the resonator end surface of each LD bar to form the dielectric film.

【0042】一方、図7は、先端部に溝等を作り込んで
いないバー状のSi基板502を用いて、LDバーの上
下面全体をカバーするように固定したLDバーの横方向
からの模式図である。図7のような方法で、マウント面
への誘電体膜の被覆を防ぐことも考えられるが、この場
合、LDバーの共振器端面に蒸着された誘電体膜と、S
iバーの先端部に蒸着された誘電体膜が一体化している
ため、誘電体膜の蒸着後、LDバーとSiバーを分離す
るときに、レーザ共振器端面を覆っている誘電体膜が剥
がれてしまうという事態が生じうる。よって、図5に示
したように段差をつける方法で蒸着するのが好ましい。
On the other hand, FIG. 7 is a schematic side view of an LD bar which is fixed so as to cover the entire upper and lower surfaces of the LD bar by using a bar-shaped Si substrate 502 having no groove or the like formed at its tip. It is a figure. It is possible to prevent the mounting surface from being covered with the dielectric film by the method as shown in FIG. 7, but in this case, the dielectric film deposited on the resonator end face of the LD bar and S
Since the dielectric film deposited on the tip of the i-bar is integrated, the dielectric film covering the laser resonator end face is peeled off when the LD bar and the Si bar are separated after the dielectric film is deposited. The situation may occur. Therefore, it is preferable to deposit by a method of forming a step as shown in FIG.

【0043】次に、誘電体膜の蒸着に関して詳細に説明
する。EB蒸着法により、片方の共振器の端面にSiO
2層およびTiO2層を設けて、多層膜を形成する。各層
の厚さは、共振器の発振波長に対して1/4波長条件を
満たすように設計し、交互に3層ずつ、合計6層積層す
る。このとき、誘電体膜の付着強度を上げるために、ウ
ェハ温度を200℃に保持した。その後、EB蒸着装置
から固定具ごと取り出し、LDバーとSiバーを分離す
る。
Next, the vapor deposition of the dielectric film will be described in detail. The EB evaporation method was used to deposit SiO on the end face of one of the resonators.
Two layers and a TiO 2 layer are provided to form a multilayer film. The thickness of each layer is designed so as to satisfy a quarter wavelength condition with respect to the oscillation wavelength of the resonator, and three layers are alternately stacked to form a total of six layers. At this time, the wafer temperature was kept at 200 ° C. in order to increase the adhesion strength of the dielectric film. Then, the fixing tool is taken out from the EB vapor deposition apparatus, and the LD bar and the Si bar are separated.

【0044】図8および図9はそれぞれ、図5の方法に
より、一部の誘電体膜がマウント面に回り込んでその縁
の部分が覆われた共振器端面となる面に誘電体膜が設け
られた窒化物系化合物半導体LDバーのp型電極側から
の模式図、およびn型電極側からの模式図である。80
2は誘電体膜で覆われた領域である。走査電子顕微鏡や
光学顕微鏡で測定したところ、Siバーの溝の深さが2
0μmであるため、誘電体膜で覆われている領域の指標
である「長さβ」も、ほぼ20μmであった。共振器長
が500μmであり、電流注入領域の指標である「長さ
α」も500μmであることから、「比率γ」(=「長
さβ)/「長さα」)は、0.04(4%)となる。
In FIGS. 8 and 9, a dielectric film is provided by the method of FIG. 5 on a surface which becomes a resonator end face in which a part of the dielectric film wraps around the mount surface and the edge portion is covered. FIG. 3 is a schematic view from the p-type electrode side and a schematic view from the n-type electrode side of the obtained nitride compound semiconductor LD bar. 80
Reference numeral 2 is a region covered with a dielectric film. When measured with a scanning electron microscope or optical microscope, the groove depth of the Si bar was 2
Since it was 0 μm, the “length β”, which is an index of the region covered with the dielectric film, was also about 20 μm. Since the resonator length is 500 μm and the “length α” which is an index of the current injection region is also 500 μm, the “ratio γ” (= “length β) /“ length α ”) is 0.04. (4%).

【0045】その後、チップ分割工程により、LDバー
を個々の半導体LDチップに分割した。図10および図
11はそれぞれ、共振器端面となる面に誘電体膜が設け
られた窒化物系化合物半導体LDチップのp型電極側か
らの模式図、およびn型電極側からの模式図である。こ
の工程は、以下のように実施した。まず、誘電体膜を設
けたLDバーを裏面側を上にしてステージ上に置き、光
学顕微鏡を用いて観察しながら傷を入れて、位置をアラ
イメントし、裏面にダイヤモンドポイントでスクライブ
ラインを入れた。それから、LDバーに適宜力を加え、
スクライブラインに沿って分割することで、図10およ
び図11に示す窒化物系化合物半導体LDチップを作製
した。
After that, the LD bar was divided into individual semiconductor LD chips by a chip dividing process. 10 and 11 are a schematic view from the p-type electrode side and a schematic view from the n-type electrode side, respectively, of a nitride-based compound semiconductor LD chip in which a dielectric film is provided on the surface that becomes the resonator end face. . This step was performed as follows. First, the LD bar provided with the dielectric film was placed on the stage with the back side facing up, scratches were made while observing with an optical microscope, the positions were aligned, and a scribe line was placed at the diamond point on the back side. . Then, apply appropriate force to the LD bar,
By dividing along the scribe line, the nitride compound semiconductor LD chip shown in FIGS. 10 and 11 was produced.

【0046】ここでは、スクライビング法によるチップ
分割工程について説明したが、基板裏面側から傷、溝等
を入れてチップを分割する方法であっても構わない。他
の手法として、ワイヤソーまたは薄版ブレードを用いて
傷入れまたは切断を行うダイシング法、エキシマレーザ
等のレーザ光の照射加熱とその後の急冷により照射部に
クラックを生じさせ、これをスクライブラインとするレ
ーザスクライビング法、高エネルギー密度のレーザ光を
照射し、この部分を蒸発させて溝入れ加工を行うレーザ
アブレーション法等を用いてもよい。
Although the chip dividing step by the scribing method has been described here, a method of dividing the chip by inserting a scratch, a groove or the like from the back surface side of the substrate may be used. As another method, a dicing method in which a wire saw or a thin plate blade is used for scratching or cutting, irradiation heating with laser light such as excimer laser and subsequent rapid cooling causes cracks in the irradiation portion, and this is used as a scribe line. A laser scribing method, a laser ablation method of irradiating a laser beam having a high energy density and evaporating this portion to perform grooving may be used.

【0047】次にダイボンディング法により、半導体L
Dチップをサブマウント上に搭載した。図12、図13
は、本実施形態の窒化物系化合物半導体レーザ装置の模
式図である。
Next, the semiconductor L is formed by a die bonding method.
The D chip was mounted on the submount. 12 and 13
FIG. 3 is a schematic view of a nitride compound semiconductor laser device of this embodiment.

【0048】この工程は、以下のように実施した。ま
ず、Ti(0.1μm)/Pt(0.1μm)/Au
(0.1μm)(AuオンPtオンTi、以下同様)の
順で形成された金属多層膜1204、1206を表面に
有するFeのサブマウント1205上に、Inハンダ1
201を蒸着した。ハンダの盛り上がりによる半導体L
Dチップのp−n間ショートを防ぐため、ハンダ120
1の厚さは0.5〜20μm、特に0.5〜5μmの範囲
とするのが好ましい。
This step was carried out as follows. First, Ti (0.1 μm) / Pt (0.1 μm) / Au
(0.1 μm) (Au-on-Pt-on-Ti, the same applies hereinafter) is formed on the Fe submount 1205 having the metal multilayer films 1204 and 1206 on the surface thereof, and the In solder 1
201 was vapor-deposited. Semiconductor L due to rising solder
In order to prevent pn short circuit of D chip, solder 120
The thickness of 1 is preferably 0.5 to 20 μm, more preferably 0.5 to 5 μm.

【0049】次に、サブマウント1205をハンダ12
01の融点よりも若干高い200℃まで加熱し、ハンダ
1201が融けたところで、半導体LDチップ1302
をn型電極211、金属多層膜102を下にして載せ、
さらにコレットで押さえて荷重を適宜加えながらLDチ
ップ1302とサブマウント1205とをハンダ120
1によく馴染ませた。その後、冷却し、ハンダ1201
を固化させた。
Next, the submount 1205 is attached to the solder 12
When the solder 1201 melts by heating to 200 ° C., which is slightly higher than the melting point of 01, the semiconductor LD chip 1302
Is placed with the n-type electrode 211 and the metal multilayer film 102 facing down,
Further, the LD chip 1302 and the submount 1205 are soldered to the solder chip 120 while pressing the collet to apply a load appropriately.
I got used to 1. Then, cool and solder 1201
Was solidified.

【0050】次に、ステム1301の支持基体1210
上にシート状のPbSnハンダ1202を載せ、ステム
1301をハンダ1202の融点よりも若干高い180
℃まで加熱し、ハンダ1202が融けたところで、上述
のように固着したサブマウント1205と半導体LDチ
ップ1302を、サブマウント1205を下にして載
せ、サブマウント1205とステムの支持基体1210
とをハンダ1202によく馴染ませ、ハンダ1202を
固化させた。その後、半導体成長層1203上のp型電
極103およびサブマウント1205の表面からワイヤ
1207、1208をステムのピン1209および支持
基体1210へ繋いだ。このようにして、図13に示す
窒化物系化合物半導体レーザ装置が得られた。
Next, the support base 1210 of the stem 1301
A sheet-shaped PbSn solder 1202 is placed on the stem 1301 and the stem 1301 is slightly higher than the melting point of the solder 1202.
When the solder 1202 is melted by heating to ℃, the submount 1205 and the semiconductor LD chip 1302 fixed as described above are placed with the submount 1205 facing down, and the submount 1205 and the stem supporting base 1210 are placed.
The and 120 were well adapted to the solder 1202 to solidify the solder 1202. Then, wires 1207 and 1208 were connected to the pins 1209 of the stem and the support base 1210 from the surfaces of the p-type electrode 103 and the submount 1205 on the semiconductor growth layer 1203. In this way, the nitride-based compound semiconductor laser device shown in FIG. 13 was obtained.

【0051】なお、支持基体1210はCuまたはFe
を主体とする金属から成り、その表面にPd膜/Au膜
が順にメッキ形成されたものである。また、サブマウン
トに誘電体を用いているので、サブマウントのうち半導
体LDチップに面した側からだけでなく、側面や裏面か
らも、ステム、パッケージ、外部リード等へ直接接続が
可能となり、放熱効率のアップやシステム全体の簡略化
へつながる。
The supporting substrate 1210 is Cu or Fe.
It is made of a metal mainly composed of Pd film / Au film and is sequentially plated on the surface. In addition, since a dielectric is used for the submount, it is possible to directly connect to the stem, package, external lead, etc. not only from the side of the submount that faces the semiconductor LD chip, but also from the side surface and the back surface. This leads to higher efficiency and simplification of the entire system.

【0052】本実施形態の方法で窒化物系化合物半導体
レーザ装置を240個製造した。これらの半導体レーザ
のの特性(240個の平均)に関しては、「比率γ」が
4%であり、熱抵抗(Rth)が32.5(℃/W)、
素子寿命(光出力=50mw、60℃、DC、オートパ
ワーコントロール(以下、APCという))は2620
時間であった。ここで、熱抵抗は、投入電力に対するレ
ーザ素子の温度上昇を指す指標であり、この値が小さい
方が、同じ投入電力において温度上昇が小さくなるた
め、欠陥の増殖、ドーパントの拡散等が抑えられ、素子
寿命に良いとされる。
240 nitride compound semiconductor laser devices were manufactured by the method of this embodiment. Regarding the characteristics (average of 240 laser diodes) of these semiconductor lasers, the “ratio γ” is 4%, the thermal resistance (Rth) is 32.5 (° C./W),
Device life (light output = 50mw, 60 ° C, DC, auto power control (hereinafter referred to as APC)) is 2620
It was time. Here, the thermal resistance is an index indicating the temperature rise of the laser element with respect to the input power, and the smaller this value, the smaller the temperature rise at the same input power, so that the proliferation of defects, the diffusion of dopants, etc. are suppressed. It is said that the device life is good.

【0053】比較のため、本実施形態と異なり、活性層
に近い方の電極(ここではp型電極)の直上部の面積の
うち、端面コーティング用誘電体膜で覆われる面積の割
合が29%であるチップを作製し、このチップを用い
て、本実施形態と同様の方法で窒化物系化合物半導体の
レーザ装置を230個製造した。これらの比較例の素子
特性(230個の平均値)は、熱抵抗が61.4(℃/
W)、素子寿命(光出力=50mW、60℃、DC、A
PC)は780時間であった。
For comparison, unlike the present embodiment, the ratio of the area covered by the dielectric film for end face coating to the area immediately above the electrode closer to the active layer (here, the p-type electrode) is 29%. Was manufactured, and using this chip, 230 nitride-based compound semiconductor laser devices were manufactured by the same method as this embodiment. The device characteristics (average value of 230 pieces) of these comparative examples have a thermal resistance of 61.4 (° C /
W), device life (light output = 50 mW, 60 ° C., DC, A
PC) was 780 hours.

【0054】このように、比較例に対して、本実施形態
の半導体レーザ装置の方が、熱抵抗および素子寿命の特
性が良好であった。
Thus, the semiconductor laser device of this embodiment had better thermal resistance and element life characteristics than the comparative example.

【0055】上記の差異の原因は、以下のように推測で
きる。誘電体膜は、ハンダ材との濡れ性が悪く、誘電体
膜でコーティングされた面をサブマウント面に対向する
ように、ハンダ材を用いてダイボンディングした場合、
半導体LDチップとサブマウントの密着性が低く、また
結合性も強くない。とりわけ、窒化物系化合物半導体L
Dチップのように反りがある場合は、密着性の低下によ
り、サブマウントから半導体LDチップが剥がれ易く、
しかも、誘電体膜部位の熱伝導性が低いため、放熱効果
が減少して(熱抵抗の悪化)、レーザ装置が高温になり
易く、これがドーパントの拡散、欠陥の増殖、端面の誘
電体の劣化等に繋がり、レーザ装置の寿命等に悪影響を
与える。本実施形態では、マウント面のうち電流注入領
域の直上または直下の部分への誘電体膜の付着を抑制し
ているため、マウント部材と半導体発光素子チップの放
熱性が向上して、熱抵抗が良好になり、素子寿命が向上
したと考えられる。
The cause of the above difference can be inferred as follows. The dielectric film has poor wettability with the solder material, and when the solder material is die-bonded so that the surface coated with the dielectric film faces the submount surface,
The adhesion between the semiconductor LD chip and the submount is low, and the bondability is not strong. In particular, a nitride compound semiconductor L
When there is a warp such as a D chip, the semiconductor LD chip is easily peeled off from the submount due to a decrease in adhesion.
Moreover, since the thermal conductivity of the dielectric film portion is low, the heat dissipation effect is reduced (the thermal resistance is deteriorated), and the laser device is likely to reach a high temperature, which causes the diffusion of the dopant, the propagation of defects, and the deterioration of the dielectric on the end face. Etc., which adversely affects the life of the laser device. In this embodiment, since the adhesion of the dielectric film to the portion of the mount surface immediately above or below the current injection region is suppressed, the heat dissipation of the mount member and the semiconductor light emitting element chip is improved, and the thermal resistance is reduced. It is considered that it became favorable and the device life was improved.

【0056】次に、「比率γ」を0%以上かつ20%以
下とすることで効果が現れる理由について説明する。図
14は、「比率γ」と熱抵抗(Rth)の関係を示すグ
ラフである。図14のグラフから判るように、「比率
γ」が0%から20%までの範囲では、「比率γ」の増
大に伴って熱抵抗は上昇するが、その上昇の度合いは小
さい。一方、「比率γ」が20%を超えると熱抵抗は急
激に上昇する。40%を超えると、接合強度が急激に弱
まり、ワイヤ打ち等が困難になって正確な測定ができな
い状態になったため、40%以上のプロットはしていな
い。
Next, the reason why the effect is exhibited by setting the "ratio γ" to 0% or more and 20% or less will be described. FIG. 14 is a graph showing the relationship between the “ratio γ” and the thermal resistance (Rth). As can be seen from the graph of FIG. 14, in the range of the “ratio γ” from 0% to 20%, the thermal resistance increases as the “ratio γ” increases, but the degree of increase is small. On the other hand, when the “ratio γ” exceeds 20%, the thermal resistance sharply increases. When it exceeds 40%, the bonding strength suddenly weakens, and it becomes difficult to perform wire striking and the like, and accurate measurement cannot be performed. Therefore, plots of 40% or more are not made.

【0057】また、図15は、「比率γ」と素子寿命
(光出力=50mW、60℃、APC)の関係を表すグ
ラフである。図15のグラフから判るように、「比率
γ」が0%から20%までの範囲では、素子寿命が長
い。
FIG. 15 is a graph showing the relationship between the "ratio γ" and the device life (light output = 50 mW, 60 ° C., APC). As can be seen from the graph of FIG. 15, the element life is long when the “ratio γ” is in the range of 0% to 20%.

【0058】上記の範囲で素子特性が向上する効果は、
誘電体膜として用いる材料がSiO 2/TiO2以外の場
合でも、例えば、TiO2、SiO2、Al23、ZrO
2、Ta25、TiONのいずれか、およびこれらの物
質の混合物でも、同様に観察された。
The effect of improving the device characteristics in the above range is as follows.
The material used for the dielectric film is SiO 2/ TiO2Other than
However, for example, TiO2, SiO2, Al2O3, ZrO
2, Ta2OFive, TiON, and these things
Similar observations were made with quality mixtures.

【0059】本実施形態では、導電性基板に両面電極を
形成し、この導電性基板側をサブマウントにダイボンデ
ィングする方法(p型電極アップ(α))について説明
したが、上記の誘電体膜形成方法は他の構造およびマウ
ント方法にも適用できる。以下、本発明の他の実施形態
について説明する。図16、図17および図18はそれ
ぞれ、第2、第3および第4の実施形態の半導体レーザ
装置の主要部の模式図である。図16に示す第2の実施
形態ではp型電極ダウン(α)、図17に示す第3の実
施形態ではp型電極アップ(β)、図18に示す第4の
実施形態ではp型電極ダウン(β)のマウント方法を採
用している。図15、図17および図18において、1
610は活性層を示す。
In this embodiment, the method of forming the double-sided electrode on the conductive substrate and die-bonding the conductive substrate side to the submount (p-type electrode up (α)) has been described. The forming method can be applied to other structures and mounting methods. Hereinafter, another embodiment of the present invention will be described. 16, FIG. 17 and FIG. 18 are schematic views of the main part of the semiconductor laser device of the second, third and fourth embodiments, respectively. In the second embodiment shown in FIG. 16, the p-type electrode is down (α), in the third embodiment shown in FIG. 17, the p-type electrode is up (β), and in the fourth embodiment shown in FIG. 18, the p-type electrode is down. The mounting method of (β) is adopted. In FIGS. 15, 17, and 18, 1
Reference numeral 610 indicates an active layer.

【0060】図16のp型電極ダウン(α)構造は、導
電性基板(ここではn型GaN基板201)に両面電極
を形成し、半導体成長層1203側をサブマウント12
05にダイボンディングして作製する。第1の実施形態
と同様の方法で、図16のp型電極ダウン(α)構造の
窒化物系化合物半導体レーザ装置を220個製造した。
これらの半導体レーザの特性(220個の平均値)に関
しては、「比率γ」が6%であり、熱抵抗が34.1
(℃/W)、素子寿命(光出力=50mW、60℃、A
PC)は2510時間であった。「比率γ」と熱抵抗、
および寿命の関係を調べた結果、第1の実施形態と同様
に「比率γ」を0%以上かつ20%以下とすることによ
り、第1の実施形態で得られたようなチップとサブマウ
ントの融着強度、熱抵抗、素子寿命等が向上する効果が
得られた。
In the p-type electrode down (α) structure of FIG. 16, a double-sided electrode is formed on a conductive substrate (here, n-type GaN substrate 201), and the semiconductor growth layer 1203 side is placed on the submount 12.
It is produced by die bonding to 05. By the same method as that of the first embodiment, 220 nitride compound semiconductor laser devices having the p-type electrode down (α) structure of FIG. 16 were manufactured.
Regarding the characteristics (average value of 220 pieces) of these semiconductor lasers, the "ratio γ" is 6% and the thermal resistance is 34.1.
(° C / W), device life (light output = 50mW, 60 ° C, A
PC) was 2510 hours. "Ratio γ" and thermal resistance,
As a result of investigating the relationship between the chip and the sub-mount as in the first embodiment, by setting the “ratio γ” to 0% or more and 20% or less as in the first embodiment, The effect of improving fusion strength, thermal resistance, device life, etc. was obtained.

【0061】また、図17に示すように、絶縁性基板1
701の半導体成長層1203側に両電極を形成し、絶
縁性基板1701をサブマウント1205にダイボンデ
ィングする構造(p型電極アップ(β))においても、
第1の実施形態と同様に、「比率γ」を0%以上かつ2
0%以下とすることにより、第1の実施形態で得られた
ようなチップとサブマウントの融着強度、熱抵抗、素子
寿命が向上する効果が得られた。
Further, as shown in FIG. 17, the insulating substrate 1
In the structure (p-type electrode up (β)) in which both electrodes are formed on the semiconductor growth layer 1203 side of 701 and the insulating substrate 1701 is die-bonded to the submount 1205,
Similarly to the first embodiment, the “ratio γ” is 0% or more and 2 or more.
By setting the content to 0% or less, the effect of improving the fusion strength, thermal resistance, and device life of the chip and the submount as obtained in the first embodiment was obtained.

【0062】ここで、図16に示すp型電極ダウン
(α)の構造の場合、半導体LDチップとハンダとの融
着強度を上げるためにp型電極を覆うように金属多層膜
を形成するが、ハンダ層と接する領域全てにおいて、金
属多層膜を形成することが好ましい。
Here, in the case of the p-type electrode down (α) structure shown in FIG. 16, a metal multilayer film is formed so as to cover the p-type electrode in order to increase the fusion strength between the semiconductor LD chip and the solder. It is preferable to form a metal multi-layer film in all the regions in contact with the solder layer.

【0063】図18において、1610は活性層、18
01は絶縁性基板または導電性基板、1805は絶縁性
のサブマウント、1815は導電性のサブマウント、1
811は導電性のサブマウント1815と絶縁性のサブ
マウント1805を融着させているハンダ、1821は
n型電極211と導電性のサブマウント1815を融着
させているハンダである。図18に示すような、絶縁性
基板または導電性基板1801を用いて、片面に両電極
103,211を形成し、n型電極211側は、両面に
金属多層膜が被覆されている導電性のサブマウント18
15を挟んで、ハンダ1811、1821で絶縁性のサ
ブマウント1805に融着し、また、、p型電極103
側は、通常通り、ハンダ1201で絶縁性のサブマウン
ト1805に搭載する方法(p型電極ダウン(β))に
おいても、第1の実施形態と同様に、「比率γ」を0%
以上かつ20%以下とすることにより、第1の実施形態
で得られたような熱抵抗、素子寿命が向上する効果が得
られた。
In FIG. 18, 1610 is an active layer, and 18
Reference numeral 01 is an insulating substrate or conductive substrate, 1805 is an insulating submount, 1815 is a conductive submount, 1
Reference numeral 811 denotes a solder in which the conductive submount 1815 and the insulative submount 1805 are fused, and 1821 is a solder in which the n-type electrode 211 and the conductive submount 1815 are fused. An insulating substrate or a conductive substrate 1801 as shown in FIG. 18 is used to form both electrodes 103 and 211 on one side, and the n-type electrode 211 side is a conductive layer in which both surfaces are covered with a metal multilayer film. Submount 18
15 is sandwiched and fused to the insulating submount 1805 with solder 1811 and 1821, and the p-type electrode 103
In the same manner as in the first embodiment, the “ratio γ” is set to 0% even in the method (p-type electrode down (β)) of mounting on the insulating submount 1805 with the solder 1201 as usual.
By setting the amount to be not less than 20% and not more than 20%, the effects of improving the thermal resistance and the element life as obtained in the first embodiment were obtained.

【0064】上記の全てのマウント方法において、半導
体層、基板、および活性層に近い方の電極の極性(p型
とn型)を逆にする場合でも、それぞれの構造におい
て、基板、および成長層の極性、層厚、組成等を最適化
すれば、第1の実施形態で説明したものと同様の効果が
得られる。
In all of the above mounting methods, even when the polarities (p-type and n-type) of the semiconductor layer, the substrate, and the electrode closer to the active layer are reversed, the substrate and the growth layer are different in each structure. By optimizing the polarity, layer thickness, composition, etc., the same effect as that described in the first embodiment can be obtained.

【0065】上記の各実施形態では、誘電体膜としてT
iO2およびSiO2を使用したが、AlN、TiN、S
iN、ZrO2、Ta25、Al23、TiON、Mg
2あるいはその他の酸化物、フッ化物、または窒化物
を誘電体膜として用いることも可能である。その場合も
誘電体膜の熱伝導度は40W/mK以下と低くなるが、
本発明を適用することで、第1の実施形態で説明したも
のと同様の効果が現れる。
In each of the above embodiments, the dielectric film T
Although iO 2 and SiO 2 were used, AlN, TiN, S
iN, ZrO 2 , Ta 2 O 5 , Al 2 O 3 , TiON, Mg
It is also possible to use F 2 or other oxide, fluoride, or nitride as the dielectric film. Even in that case, the thermal conductivity of the dielectric film is as low as 40 W / mK or less,
By applying the present invention, the same effect as that described in the first embodiment can be obtained.

【0066】また、ここでは、片面の端面コーティング
だけを行ったが、両面の端面コーティングを行う場合
も、本発明を適用することで、熱特性、寿命向上の効果
が現れる。
Although only one end face coating is performed here, the present invention is also applied to the case where both end face coatings are performed, whereby the effect of improving the thermal characteristics and the life is exhibited.

【0067】各実施形態では、サブマウントにFeを用
いたが、他のサブマウントでも同様の効果が得られる。
また、窒化物系化合物半導体より熱膨張率が大きい他の
材料、例えば、Ag、Cu、CuW、BeO、Al
23、GaAs等に置き換えると窒化物系化合物半導体
発光素子チップに圧縮歪を与えることができ、発光装置
の特性を向上させることができる。さらに、熱伝導率の
大きいものの方が、放熱性に優れるため好ましい。
In each embodiment, Fe is used for the submount, but the same effect can be obtained with other submounts.
In addition, other materials having a coefficient of thermal expansion larger than that of the nitride-based compound semiconductor, such as Ag, Cu, CuW, BeO, and Al.
When it is replaced with 2 O 3 , GaAs, etc., compressive strain can be applied to the nitride-based compound semiconductor light emitting element chip, and the characteristics of the light emitting device can be improved. Furthermore, a material having a high thermal conductivity is preferable because it has excellent heat dissipation.

【0068】また、各実施形態では、半導体LDチップ
とサブマウントの接着のためのハンダに、Inハンダを
用いたが、その他、融点の低いハンダ、例えば、In系
ハンダのInPb、InSn、InAg、InAgPb
等、あるいは、Sn、SnPb、SnSb、SnAg、
SnAgPb、AnPbSb等のSnを含むハンダ、あ
るいは、PbSb、PbAg、PbZn等のPbを含む
ハンダ、さらには、Ag、Au、Cu等の粉末を混入し
たエポキシ樹脂やポリイミド等を用いても同様の効果を
得ることが可能である。ハンダの形成は蒸着法以外に塗
布法、スパッタ法、印刷法、メッキ法等を用いてもよ
く、シート状のハンダをサブマウント上に置いてもよ
い。
In each embodiment, In solder is used as the solder for adhering the semiconductor LD chip and the submount. However, solder having a low melting point such as InPb, InSn, InAg of In solder, InAgPb
Etc., or Sn, SnPb, SnSb, SnAg,
The same effect can be obtained by using Sn-containing solder such as SnAgPb and AnPbSb, or solder containing Pb such as PbSb, PbAg and PbZn, and epoxy resin or polyimide mixed with powder of Ag, Au and Cu. It is possible to obtain The solder may be formed by a coating method, a sputtering method, a printing method, a plating method or the like other than the vapor deposition method, and a sheet-shaped solder may be placed on the submount.

【0069】各実施形態では、サブマウントと支持体の
接着のためのハンダにPbSnを用いたが、このハンダ
の種類はIn系、Sn系、Au系、Pb系等のいずれで
もよい。ただし、既に半導体LDチップとサブマウント
間に存在するハンダへの悪影響を避ける意味で、既存の
ハンダよりも融点が低いものが望ましい。このハンダの
形成にも、蒸着法、塗布法、スパッタ法、印刷法、メッ
キ法等を採用することができる。
In each embodiment, PbSn is used as the solder for adhering the submount and the support, but the type of solder may be any of In-based, Sn-based, Au-based, Pb-based and the like. However, in order to avoid adverse effects on the solder already existing between the semiconductor LD chip and the submount, it is desirable that the melting point be lower than that of the existing solder. A vapor deposition method, a coating method, a sputtering method, a printing method, a plating method, or the like can also be adopted for forming the solder.

【0070】また、各実施形態では、p型電極にPd/
Auを用いたが、Pd以外に、例えば、Co、Cu、A
g、Ir、Sc、Au、Cr、Mo、La、W、Al、
Tl、Y、Ce、Pr、Nd、Sm、Eu、Tb、T
i、Zr、Hf、V、Nb、Ta、Pt、Niとその化
合物を用いてもよく、Au以外に、例えば、Ni、A
g、Ga、In、Sn、Pb、Sb、Zn、Si、G
e、Alとその化合物を用いてもよい。p型電極の膜厚
も例示した数値に限られるものではない。
Further, in each embodiment, Pd /
Although Au was used, other than Pd, for example, Co, Cu, A
g, Ir, Sc, Au, Cr, Mo, La, W, Al,
Tl, Y, Ce, Pr, Nd, Sm, Eu, Tb, T
i, Zr, Hf, V, Nb, Ta, Pt, Ni and their compounds may be used, and other than Au, for example, Ni, A
g, Ga, In, Sn, Pb, Sb, Zn, Si, G
You may use e, Al, and its compound. The film thickness of the p-type electrode is not limited to the exemplified values.

【0071】各実施形態では、n型電極にHf/Alを
用いたが、Hf以外に、例えば、Ti、Co、Cu、A
g、Ir、Sc、Au、Cr、Mo、La、W、Al、
Tl、Y、Ce、Pr、Nd、Sm、Eu、Tb、Z
r、V、Nb、Ta、Pt、Ni、Pdとその化合物を
用いてもよく、Al以外に、例えば、Au、Ni、A
g、Ga、In、Sn、Pb、Sb、Zn、Si、Ge
とその化合物を用いてもよい。n型電極の膜厚も例示し
た数値に限られるものではない。
In each of the embodiments, Hf / Al was used for the n-type electrode, but other than Hf, for example, Ti, Co, Cu, A
g, Ir, Sc, Au, Cr, Mo, La, W, Al,
Tl, Y, Ce, Pr, Nd, Sm, Eu, Tb, Z
r, V, Nb, Ta, Pt, Ni, Pd and their compounds may be used, and in addition to Al, for example, Au, Ni, A
g, Ga, In, Sn, Pb, Sb, Zn, Si, Ge
And its compounds may be used. The film thickness of the n-type electrode is not limited to the exemplified values.

【0072】また、マウント面の金属多層膜の最上層を
Auとしたが、これ以外にも、例えば、Pd、Co、C
u、Ag、Ir、Sc、Cr、Mo、La、W、Al、
Tl、Y、Ce、Pr、Nd、Sm、Eu、Tb、T
i、Zr、Hf、V、Nb、Ta、Pt、Ni、Ga、
In、Sn、Pb、Sb、Zn、Si、Ge、Alのい
ずれか、およびこれらの金属の合金を最上層とすること
ができる。その場合も、「比率γ」を0%以上かつ20
%以下とすることによって得られる効果に相違は生じな
い。
Although the uppermost layer of the metal multilayer film on the mount surface is Au, other than this, for example, Pd, Co, C
u, Ag, Ir, Sc, Cr, Mo, La, W, Al,
Tl, Y, Ce, Pr, Nd, Sm, Eu, Tb, T
i, Zr, Hf, V, Nb, Ta, Pt, Ni, Ga,
Any of In, Sn, Pb, Sb, Zn, Si, Ge, Al, and alloys of these metals can be used as the uppermost layer. Even in that case, the "ratio γ" is 0% or more and 20
There is no difference in the effect obtained by setting it to be equal to or less than%.

【0073】半導体LDチップの構造については、例示
したものに限られず、基板として他の窒化物系化合物半
導体材料を用いる等の変更が可能であり、また、半導体
成長層の材料系として、例えば、AlGaInN系、G
aInNAs系、GaInNP系、InGaAsP系、
InGaAlP系、AlGaN系、CdZnSe系、G
aAs、Si等の他のものを用いることも可能である。
The structure of the semiconductor LD chip is not limited to the illustrated one, but may be changed such as using another nitride compound semiconductor material as the substrate, and the material system of the semiconductor growth layer may be, for example, AlGaInN system, G
aInNAs system, GaInNP system, InGaAsP system,
InGaAlP series, AlGaN series, CdZnSe series, G
It is also possible to use other materials such as aAs and Si.

【0074】また、サブマウント積載面上に、さらに、
ワイヤボンディング用のパッド部を設けたり、ダイボン
ディング時の位置合わせのための印を設けたりしてもよ
い。いわゆるマルチビームレーザのように、3つ以上の
電極を有する半導体LDチップを積載した半導体レーザ
装置にも、本発明を適用することができる。
Further, on the submount loading surface,
A pad portion for wire bonding may be provided, or a mark for alignment during die bonding may be provided. The present invention can also be applied to a semiconductor laser device having a semiconductor LD chip having three or more electrodes, such as a so-called multi-beam laser.

【0075】さらに、ハンダ層とサブマウント基体の間
には、公知の如く、種々の膜を介在させることが可能で
あり、例えば、サブマウントとハンダの間の密着性を向
上させるための膜、サブマウントとハンダ間の反応を防
止するための膜、さらには、これらの膜の間の密着性を
高めたり、酸化を防止するための膜を適宜積層形成して
もよい。例示した金属パターンAu/Pt/Tiに代え
て、Pt/Cr、Au/Mo、Au/Pt/Cr、Au
/Mo/Ti等を用いることも可能である。ハンダ、ボ
ンディングパッド、サブマウント相互の間にも、同様の
目的で、種々の膜を介在させることができる。
Further, various kinds of films can be interposed between the solder layer and the submount substrate, as is known, for example, a film for improving the adhesion between the submount and the solder, A film for preventing a reaction between the submount and the solder, and a film for enhancing adhesion between these films and for preventing oxidation may be appropriately laminated. Instead of the exemplified metal pattern Au / Pt / Ti, Pt / Cr, Au / Mo, Au / Pt / Cr, Au
It is also possible to use / Mo / Ti or the like. Various films may be interposed between the solder, the bonding pad, and the submount for the same purpose.

【0076】[0076]

【発明の効果】窒化物系化合物半導体より成り、共振器
端面が誘電体膜で覆われたレーザダイオードチップと、
レーザダイオードチップを支持するマウント部材と、レ
ーザダイオードチップとマウント部材の間に位置して両
者を固着するハンダ層とを備える窒化物系化合物半導体
のレーザ装置において、本発明のように、ハンダ層に接
するチップ面のうち活性層への電流注入領域の直上また
は直下の部分と、この部分のうち共振器端面から延在す
る誘電体膜で覆われる部分との、レーザ共振器長方向の
長さの比率を、0%以上かつ20%以下とすると、レー
ザダイオードチップで発生した熱が効率よくマウント部
材に伝わることになり、熱抵抗が良好で、長寿命のレー
ザ装置となる。
A laser diode chip made of a nitride compound semiconductor and having a cavity end face covered with a dielectric film,
A nitride-based compound semiconductor laser device comprising a mount member for supporting a laser diode chip, and a solder layer located between the laser diode chip and the mount member for fixing them together. The length in the laser cavity length direction of the portion of the contacting chip surface immediately above or directly below the current injection region to the active layer and the portion of this portion covered with the dielectric film extending from the cavity end facet When the ratio is 0% or more and 20% or less, the heat generated in the laser diode chip is efficiently transferred to the mount member, and the laser device has a good thermal resistance and a long life.

【0077】共振器端面を覆う誘電体膜をTiO2、S
iO2、Al23、ZrO2、Ta2 5、TiONおよび
MgF2のうちの1種以上の材料で作製すると、各材料
の特性が生かされて共振器端面に良好なコーティングを
施すことができる。各材料の熱伝導率が低いことは、構
造上の特徴により、問題とならない。
A dielectric film covering the end face of the resonator is formed of TiO 2.2, S
iO2, Al2O3, ZrO2, Ta2O Five, TiON and
MgF2Made of one or more of the
Taking advantage of the characteristics of
Can be given. The low thermal conductivity of each material
Due to the characteristics of the construction, there is no problem.

【0078】窒化物系化合物半導体より成り、共振器端
面が誘電体膜で覆われたレーザダイオードチップを備え
る窒化物系化合物半導体のレーザ装置の製造方法におい
て、本発明のように、分割後に個々のレーザダイオード
チップとなるバー状のチップ原体を作製し、チップ原体
をバー状の治具で挟んで、個々のレーザダイオードチッ
プの共振器端面となる面を含むチップ原体の端部が治具
の端部のうちチップ原体に接する部位よりも突出する状
態として、共振器端面となるチップ原体の面に誘電体膜
を設けるようにすると、共振器端面となる面の全体に誘
電体膜を設けながら、誘電体膜のマウント面への延在を
制限することができて、熱抵抗が良好で長寿命のレーザ
装置を提供することが可能になる。
In a method of manufacturing a laser device of a nitride-based compound semiconductor, which comprises a laser diode chip made of a nitride-based compound semiconductor and having a cavity end face covered with a dielectric film, the laser device of the nitride-based compound semiconductor is divided into individual pieces after division as in the present invention. A bar-shaped chip prototype that serves as a laser diode chip is manufactured, and the chip prototype is sandwiched by bar-shaped jigs, and the end of the chip prototype including the surface that becomes the cavity end face of each laser diode chip is cured. If the dielectric film is provided on the surface of the chip raw material that will be the resonator end surface as a state in which the end portion of the tool protrudes from the portion that contacts the chip raw material, the entire surface of the surface that will be the resonator end surface will be dielectric. While providing the film, the extension of the dielectric film to the mount surface can be limited, and it is possible to provide a laser device having a good thermal resistance and a long life.

【0079】特に、厚さ方向の中央部がその両側部より
も突出した端部を有する治具を用いるとともに、複数の
チップ原体と複数の治具を交互に配置し、かつ、共振器
端面となるチップ原体の面と治具の端部の中央部の面の
高さを揃えて、共振器端面となるチップ原体の面に誘電
体膜を設けるようにすると、一度に多くのチップ原体に
誘電体膜を設けることができて効率がよい上、マウント
面のうち誘電体膜で覆われる部分の長さを一定にするこ
とができて、特性にバラツキのないレーザ装置を提供す
ることが可能である。
In particular, a jig having an end whose central portion in the thickness direction projects more than both sides thereof is used, and a plurality of chip raw materials and a plurality of jigs are alternately arranged, and the resonator end face is formed. By aligning the height of the surface of the raw material of the chip with the surface of the central part of the end of the jig and providing a dielectric film on the surface of the raw material of the chip that will be the end face of the resonator, many chips can be processed at once. (EN) A laser device having a uniform dielectric film can be provided on the original body for high efficiency, and the length of a portion of the mount surface covered with the dielectric film can be made constant, so that there is no variation in characteristics. It is possible.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第1の実施形態で用いる窒化物系化
合物半導体LDチップの、(a)裏面(GaN基板側)
から、および(b)表面(成長層側)からの模式図であ
る。
FIG. 1A is a back surface (GaN substrate side) of a nitride-based compound semiconductor LD chip used in a first embodiment of the present invention.
And (b) are schematic views from the surface (growth layer side).

【図2】 窒化物系化合物半導体LDチップの断面の模
式図である。
FIG. 2 is a schematic view of a cross section of a nitride-based compound semiconductor LD chip.

【図3】 窒化物系化合物半導体LDチップの製造途中
の窒化物系化合物半導体LDウェハおよびLDバーの模
式図である。
FIG. 3 is a schematic diagram of a nitride compound semiconductor LD wafer and an LD bar during the manufacture of a nitride compound semiconductor LD chip.

【図4】 窒化物系化合物半導体LDチップの製造に用
いるバー状のSi基板の模式図である。
FIG. 4 is a schematic view of a bar-shaped Si substrate used for manufacturing a nitride compound semiconductor LD chip.

【図5】 治具に固定した窒化物系化合物半導体LDバ
ーの横方向からの模式図である。
FIG. 5 is a schematic view of a nitride-based compound semiconductor LD bar fixed to a jig from the lateral direction.

【図6】 治具に固定した窒化物系化合物半導体LDバ
ーの蒸着する面方向からの模式図である。
FIG. 6 is a schematic view of a nitride compound semiconductor LD bar fixed on a jig as viewed from the surface on which vapor deposition is performed.

【図7】 別の態様で治具に固定した窒化物系化合物半
導体LDバーの横方向からの模式図である。
FIG. 7 is a schematic view from the lateral direction of a nitride compound semiconductor LD bar fixed to a jig in another mode.

【図8】 共振器端面となる面に誘電体膜が設けられた
窒化物系化合物半導体LDバーのp型電極側からの模式
図である。
FIG. 8 is a schematic view from the p-type electrode side of a nitride-based compound semiconductor LD bar in which a dielectric film is provided on a surface that is an end face of a resonator.

【図9】 共振器端面となる面に誘電体膜が設けられた
窒化物系化合物半導体LDバーのn型電極側からの模式
図である。
FIG. 9 is a schematic view from the n-type electrode side of a nitride-based compound semiconductor LD bar in which a dielectric film is provided on a surface which is an end face of a resonator.

【図10】 共振器端面に誘電体膜が設けられた窒化物
系化合物半導体LDチップのp型電極側からの模式図で
ある。
FIG. 10 is a schematic view from the p-type electrode side of a nitride-based compound semiconductor LD chip having a dielectric film provided on an end face of a resonator.

【図11】 共振器端面に誘電体膜が設けられた窒化物
系化合物半導体LDチップのn型電極側からの模式図で
ある。
FIG. 11 is a schematic view from the n-type electrode side of a nitride-based compound semiconductor LD chip in which a dielectric film is provided on an end face of a resonator.

【図12】 本発明の第1の実施形態の窒化物系化合物
半導体レーザ装置の模式図である。
FIG. 12 is a schematic view of a nitride-based compound semiconductor laser device according to the first embodiment of the present invention.

【図13】 本発明の第1の実施形態の窒化物系化合物
半導体レーザ装置の模式図である。
FIG. 13 is a schematic view of a nitride-based compound semiconductor laser device according to the first embodiment of the present invention.

【図14】 窒化物系化合物半導体LDチップの「比率
γ」と熱抵抗Rthの関係を示す図である。
FIG. 14 is a diagram showing a relationship between “ratio γ” and thermal resistance Rth of a nitride compound semiconductor LD chip.

【図15】 窒化物系化合物半導体LDチップの「比率
γ」と素子寿命の関係を示す図である。
FIG. 15 is a diagram showing the relationship between the “ratio γ” and the device life of a nitride compound semiconductor LD chip.

【図16】 本発明の第2の実施形態の窒化物系化合物
半導体レーザ装置の主要部の模式図である。
FIG. 16 is a schematic view of a main part of a nitride-based compound semiconductor laser device according to a second embodiment of the present invention.

【図17】 本発明の第3の実施形態の窒化物系化合物
半導体レーザ装置の主要部の模式図である。
FIG. 17 is a schematic diagram of a main part of a nitride-based compound semiconductor laser device according to a third embodiment of the present invention.

【図18】 本発明の第4の実施形態の窒化物系化合物
半導体レーザ装置の主要部の模式図である。
FIG. 18 is a schematic diagram of a main part of a nitride-based compound semiconductor laser device according to a fourth embodiment of the present invention.

【図19】 従来の技術の半導体レーザ装置の模式図で
ある。
FIG. 19 is a schematic view of a conventional semiconductor laser device.

【図20】 従来の技術の半導体レーザ装置の模式図で
ある。
FIG. 20 is a schematic view of a conventional semiconductor laser device.

【図21】 従来の技術の半導体レーザ装置の模式図で
ある。
FIG. 21 is a schematic view of a conventional semiconductor laser device.

【図22】 発明が解決しようとする課題の共振器端面
に誘電体膜が設けられた従来の半導体LDチップのマウ
ント面側からの模式図である。
FIG. 22 is a schematic view from the mount surface side of a conventional semiconductor LD chip in which a dielectric film is provided on an end face of a resonator, which is a problem to be solved by the present invention.

【図23】 電極ストライプ構造を有する本発明の窒化
物系化合物半導体LDチップの模式図である。
FIG. 23 is a schematic view of a nitride compound semiconductor LD chip of the present invention having an electrode stripe structure.

【図24】 リッジストライプ構造を有する本発明の窒
化物系化合物半導体LDチップの模式図である。
FIG. 24 is a schematic view of a nitride compound semiconductor LD chip of the present invention having a ridge stripe structure.

【図25】 リッジストライプ構造を有する本発明の窒
化物系化合物半導体LDチップの模式図である。
FIG. 25 is a schematic view of a nitride compound semiconductor LD chip of the present invention having a ridge stripe structure.

【図26】 本発明における「長さα」および「長さ
β」を示す図である。
FIG. 26 is a diagram showing “length α” and “length β” in the present invention.

【図27】 本発明における「長さα」および「長さ
β」を示す図である。
FIG. 27 is a diagram showing “length α” and “length β” in the present invention.

【符号の説明】[Explanation of symbols]

101 レーザ共振器の端面 102 金属多層膜 103 p型電極 104 絶縁膜 105 活性層への電流注入領域の直上または直下の部
分 106 活性層への電流注入領域の直上または直下の部
分を示すライン 201 n型GaN基板 202 n−GaNコンタクト層 203 n−AlGaNクラッド層 204 n−GaNガイド層 205 GaInN多重量子井戸活性層 206 p−AlGaN蒸発防止層 207 p−GaNガイド層 208 p−AlGaNクラッド層 209 p−GaNコンタクト層 211 n型電極 301 窒化物系化合物半導体LDウェハ 302 窒化物系化合物半導体LDバー 311 窒化物系化合物半導体LDバー用分割ライン
(A) 312 窒化物系化合物半導体LDチップ用分割ライン
(B) 313 共振器長 401 Siバー 402 溝深さ 403 溝 501 窒化物系化合物半導体LDバー 502 バー状のSi基板(治具) 503 固定具 504 ネジ 505 LDバーの共振器端面と治具の先端面との段差 802 誘電体膜で被覆された領域 1201 ハンダ 1202 ハンダ 1203 半導体成長層 1204 金属多層膜 1205 サブマウント 1206 金属多層膜 1207 ワイヤ 1208 ワイヤ 1209 ステムのピン 1210 ステムの支持基体 1301 ステム 1302 半導体LDチップ 1610 活性層 1701 絶縁性基板 1801 絶縁性基板または導電性基板 1805 絶縁性サブマウント 1811 ハンダ 1815 導電性サブマウント 1821 ハンダ 1902 半導体成長層 1904 金属多層膜 1905 ハンダ 1906 金属多層膜 2001 導電性基板 2201 マウント面 2202 誘電体膜 2203 誘電体膜の境界 2301 n型基板 2303 活性層への電流注入領域の直上または直下の
部分を示すライン 2601 長さα 2602 長さβ 2610 共振器長方向 2701 境界の交差点 2702 境界の交差した点間の中点 2703 境界の交差した点間の中点を通り、LDチッ
プの端面の辺と平行なライン
101 End Facet of Laser Resonator 102 Metal Multilayer Film 103 p-Type Electrode 104 Insulating Film 105 Portion Immediately Above or Immediately Below Current Injection Region to Active Layer 106 Line 201 n Denoting Immediately Above or Immediately Below Current Injection Region to Active Layer Type GaN substrate 202 n-GaN contact layer 203 n-AlGaN cladding layer 204 n-GaN guide layer 205 GaInN multiple quantum well active layer 206 p-AlGaN evaporation prevention layer 207 p-GaN guide layer 208 p-AlGaN cladding layer 209 p- GaN contact layer 211 n-type electrode 301 Nitride-based compound semiconductor LD wafer 302 Nitride-based compound semiconductor LD bar 311 Nitride-based compound semiconductor LD bar dividing line (A) 312 Nitride-based compound semiconductor LD chip dividing line (B ) 313 Resonator length 401 Si bar 402 Groove depth 403 Groove 501 Nitride-based compound semiconductor LD bar 502 Bar-shaped Si substrate (jig) 503 Fixture 504 Screw 505 Step 802 between resonator end face of LD bar and tip end face of jig 802 Cover with dielectric film Area 1201 Solder 1202 Solder 1203 Semiconductor growth layer 1204 Metal multilayer film 1205 Submount 1206 Metal multilayer film 1207 Wire 1208 Wire 1209 Stem pin 1210 Stem support base 1301 Stem 1302 Semiconductor LD chip 1610 Active layer 1701 Insulating substrate 1801 Insulation Substrate or conductive substrate 1805 Insulating submount 1811 Solder 1815 Conductive submount 1821 Solder 1902 Semiconductor growth layer 1904 Metal multilayer film 1905 Solder 1906 Metal multilayer film 2001 Conductive substrate 2201 Mounting surface 202 Dielectric film 2203 Dielectric film boundary 2301 n-type substrate 2303 Line 2601 indicating a portion directly above or directly below the current injection region to the active layer Length α 2602 Length β 2610 Resonator length direction 2701 Boundary intersection 2702 Boundary Midpoint 2703 between the intersecting points of the line that passes through the midpoint between the intersecting points of the boundary and is parallel to the edge face of the LD chip.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F073 AA11 AA74 AA83 CA07 CB02 CB20 CB23 DA33 DA34 EA24 EA28 FA14 FA15 FA18    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 5F073 AA11 AA74 AA83 CA07 CB02                       CB20 CB23 DA33 DA34 EA24                       EA28 FA14 FA15 FA18

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 窒化物系化合物半導体より成り、共振器
端面が誘電体膜で覆われたレーザダイオードチップと、
レーザダイオードチップを支持するマウント部材と、レ
ーザダイオードチップとマウント部材の間に位置して両
者を固着するハンダ層とを備える窒化物系化合物半導体
のレーザ装置において、 ハンダ層に接するチップ面のうち活性層への電流注入領
域の直上または直下の部分と、この部分のうち共振器端
面から延在する誘電体膜で覆われる部分との、レーザ共
振器長方向の長さの比率が、0%以上かつ20%以下で
あることを特徴とする窒化物系化合物半導体のレーザ装
置。
1. A laser diode chip made of a nitride-based compound semiconductor and having a cavity end face covered with a dielectric film,
In a nitride-based compound semiconductor laser device including a mount member supporting a laser diode chip and a solder layer located between the laser diode chip and the mount member and fixing the two, the active portion of the chip surface in contact with the solder layer The ratio of the length in the laser cavity length direction of the portion directly above or directly below the current injection region to the layer and the portion of this portion covered with the dielectric film extending from the cavity end face is 0% or more. And 20% or less, a laser device of a nitride compound semiconductor.
【請求項2】 共振器端面を覆う誘電体膜がTiO2
SiO2、Al23、ZrO2、Ta25、TiONおよ
びMgF2のうちの1種以上の材料より成ることを特徴
とする請求項1に記載の窒化物系化合物半導体のレーザ
装置。
2. The dielectric film covering the cavity end face is TiO 2 ,
The nitride compound semiconductor laser device according to claim 1, which is made of one or more materials selected from SiO 2 , Al 2 O 3 , ZrO 2 , Ta 2 O 5 , TiON, and MgF 2 .
【請求項3】 窒化物系化合物半導体より成り、共振器
端面が誘電体膜で覆われたレーザダイオードチップを備
える窒化物系化合物半導体のレーザ装置の製造方法にお
いて、 分割後に個々のレーザダイオードチップとなるバー状の
チップ原体を作製し、 チップ原体をバー状の治具で挟んで、個々のレーザダイ
オードチップの共振器端面となる面を含むチップ原体の
端部が治具の端部のうちチップ原体に接する部位よりも
突出する状態として、共振器端面となるチップ原体の面
に誘電体膜を設けることを特徴とする窒化物系化合物半
導体のレーザ装置の製造方法。
3. A method for manufacturing a laser device of a nitride-based compound semiconductor, comprising a laser diode chip made of a nitride-based compound semiconductor and having a cavity end surface covered with a dielectric film. A bar-shaped chip raw material is manufactured, and the chip raw material is sandwiched by bar-shaped jigs, and the end of the chip raw material that includes the surface that becomes the cavity end face of each laser diode chip is the end of the jig. A method for manufacturing a laser device of a nitride-based compound semiconductor, comprising: providing a dielectric film on a surface of a chip raw material which is an end face of a resonator so as to project from a portion contacting the raw material chip.
【請求項4】 厚さ方向の中央部がその両側部よりも突
出した端部を有する治具を用いるとともに、 複数のチップ原体と複数の治具を交互に配置し、かつ、
共振器端面となるチップ原体の面と治具の端部の中央部
の面の高さを揃えて、共振器端面となるチップ原体の面
に誘電体膜を設けることを特徴とする請求項3に記載の
窒化物系化合物半導体のレーザ装置の製造方法。
4. A jig having a central portion in the thickness direction having ends projecting from both sides thereof is used, and a plurality of chip raw materials and a plurality of jigs are alternately arranged, and
The height of the surface of the chip raw material serving as the resonator end surface and the surface of the central portion of the end portion of the jig are aligned, and a dielectric film is provided on the surface of the chip raw material serving as the resonator end surface. Item 4. A method for manufacturing a laser device of a nitride compound semiconductor according to Item 3.
JP2002047819A 2002-02-25 2002-02-25 Nitride-based compound semiconductor laser device and manufacturing method thereof Expired - Lifetime JP4036658B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002047819A JP4036658B2 (en) 2002-02-25 2002-02-25 Nitride-based compound semiconductor laser device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002047819A JP4036658B2 (en) 2002-02-25 2002-02-25 Nitride-based compound semiconductor laser device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003249724A true JP2003249724A (en) 2003-09-05
JP4036658B2 JP4036658B2 (en) 2008-01-23

Family

ID=28660783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002047819A Expired - Lifetime JP4036658B2 (en) 2002-02-25 2002-02-25 Nitride-based compound semiconductor laser device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4036658B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203782A (en) * 2004-01-13 2005-07-28 Samsung Electronics Co Ltd Micro optical bench structure and manufacturing method thereof
JP2008205171A (en) * 2007-02-20 2008-09-04 Nichia Chem Ind Ltd Nitride semiconductor laser device
JP2008218523A (en) * 2007-02-28 2008-09-18 Nichia Chem Ind Ltd Nitride semiconductor laser device and manufacturing method thereof
JP2008227002A (en) * 2007-03-09 2008-09-25 Nichia Chem Ind Ltd Nitride semiconductor laser device
US7577173B2 (en) 2007-02-26 2009-08-18 Mitsubishi Electric Corporation Semiconductor laser device having a low reflection film of stable reflectance
JP2010258230A (en) * 2009-04-24 2010-11-11 Rohm Co Ltd Semiconductor light emitting device and manufacturing method thereof
JP2016103588A (en) * 2014-11-28 2016-06-02 三菱電機株式会社 Manufacturing method of semiconductor laser
CN119695513A (en) * 2024-12-17 2025-03-25 西安电子科技大学 A reflector antenna thin film electrode surface positioning connection and adjustable tensioning device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102429095B1 (en) * 2015-08-21 2022-08-04 엘지전자 주식회사 Lighting source module package

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203782A (en) * 2004-01-13 2005-07-28 Samsung Electronics Co Ltd Micro optical bench structure and manufacturing method thereof
JP2008205171A (en) * 2007-02-20 2008-09-04 Nichia Chem Ind Ltd Nitride semiconductor laser device
US7577173B2 (en) 2007-02-26 2009-08-18 Mitsubishi Electric Corporation Semiconductor laser device having a low reflection film of stable reflectance
JP2008218523A (en) * 2007-02-28 2008-09-18 Nichia Chem Ind Ltd Nitride semiconductor laser device and manufacturing method thereof
JP2008227002A (en) * 2007-03-09 2008-09-25 Nichia Chem Ind Ltd Nitride semiconductor laser device
JP2010258230A (en) * 2009-04-24 2010-11-11 Rohm Co Ltd Semiconductor light emitting device and manufacturing method thereof
JP2016103588A (en) * 2014-11-28 2016-06-02 三菱電機株式会社 Manufacturing method of semiconductor laser
CN119695513A (en) * 2024-12-17 2025-03-25 西安电子科技大学 A reflector antenna thin film electrode surface positioning connection and adjustable tensioning device

Also Published As

Publication number Publication date
JP4036658B2 (en) 2008-01-23

Similar Documents

Publication Publication Date Title
US6954034B2 (en) Semiconductor light-emitting device
US6479325B2 (en) Method of stacking semiconductor laser devices in a sub-mount and heatsink
US7929587B2 (en) Semiconductor laser diode element and method of manufacturing the same
US6895029B2 (en) Nitride semiconductor laser device
US20080310471A1 (en) Semiconductor laser device and method of manufacturing the same
JP2000252593A (en) Two-wavelength semiconductor laser element and its manufacture
JP2003031895A (en) Semiconductor light emitting device and method of manufacturing the same
JP4573374B2 (en) Manufacturing method of semiconductor light emitting device
KR20150002578A (en) Laser diode device
JP4036658B2 (en) Nitride-based compound semiconductor laser device and manufacturing method thereof
JP4762729B2 (en) Mounting structure of semiconductor laser element
JP4811629B2 (en) Semiconductor laser device
JP2004349595A (en) Nitride semiconductor laser device and method of manufacturing the same
JP2003198038A (en) Semiconductor light emitting device, mount member for semiconductor light emitting device, and method of manufacturing semiconductor light emitting device
JP2010050362A (en) Multibeam semiconductor laser
JP2003092450A (en) Semiconductor light emitting device
JP2001230498A (en) Group III nitride compound semiconductor laser
US6967982B2 (en) Semiconductor laser device with a strain reduction cushion function, semiconductor laser module, and semiconductor laser device fabrication method
US7123640B2 (en) Nitride semiconductor laser device chip and laser apparatus including the same
US20050062058A1 (en) Semiconductor light emitting device and manufacturing method for the same
JP4282279B2 (en) Nitride semiconductor laser device, apparatus equipped with the same, and manufacturing method thereof
JP2008288256A (en) Semiconductor laser device manufacturing method and semiconductor laser device
JP4916330B2 (en) Manufacturing method of nitride semiconductor laser device
JP2005229021A (en) Semiconductor light emitting device and manufacturing method thereof
JP2003060276A (en) Semiconductor light emitting device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070927

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071030

R150 Certificate of patent or registration of utility model

Ref document number: 4036658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term