[go: up one dir, main page]

JP2003248239A - Liquid crystal display device and manufacturing method thereof - Google Patents

Liquid crystal display device and manufacturing method thereof

Info

Publication number
JP2003248239A
JP2003248239A JP2002049856A JP2002049856A JP2003248239A JP 2003248239 A JP2003248239 A JP 2003248239A JP 2002049856 A JP2002049856 A JP 2002049856A JP 2002049856 A JP2002049856 A JP 2002049856A JP 2003248239 A JP2003248239 A JP 2003248239A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
forming
display device
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002049856A
Other languages
Japanese (ja)
Inventor
Katsuichi Iwamoto
勝一 岩元
Masayuki Iida
正幸 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002049856A priority Critical patent/JP2003248239A/en
Publication of JP2003248239A publication Critical patent/JP2003248239A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】ラビング処理において発生する静電気により周
辺回路の破壊を防止することが可能な液晶表示装置およ
びその製造方法を提供する。 【解決手段】ブラックマトリックスを構成する遮光材料
をパターニングする際に、周辺部の薄膜トランジスタの
ドレインに接続する配線17bを被覆するシールド膜2
0bを形成することにより、ラビング処理において、透
明絶縁基板10の周辺部における平坦化膜21上にもロ
ーラが接触し、当該平坦化膜21をローラが擦ることに
より静電気が発生した場合においても、当該静電気は、
このシールド膜20bに蓄積され、周辺部の薄膜トラン
ジスタのドレインに接続する配線17bへ蓄積されるの
が防止される。
(57) Abstract: Provided is a liquid crystal display device capable of preventing a peripheral circuit from being destroyed by static electricity generated in a rubbing process, and a method for manufacturing the same. When patterning a light shielding material constituting a black matrix, a shield film covering a wiring connected to a drain of a thin film transistor in a peripheral portion.
By forming 0b, in the rubbing process, even when the roller comes into contact with the flattening film 21 in the peripheral portion of the transparent insulating substrate 10 and the roller rubs the flattening film 21, static electricity is generated. The static electricity is
Accumulation in the shield film 20b and accumulation in the wiring 17b connected to the drain of the thin film transistor in the peripheral portion are prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、例えば、TFT
(Thin Film Transistor; 薄膜トランジスタ)を用いた
液晶表示装置およびその製造方法に関する。
The present invention relates to, for example, a TFT.
The present invention relates to a liquid crystal display device using (Thin Film Transistor) and a manufacturing method thereof.

【0002】[0002]

【従来の技術】液晶表示装置の製造において、液晶層の
分子配向を揃えるために配向膜を形成する必要がある
が、この配向膜は、ラビング法によって配向処理されて
いる。ラビング法では、通常、例えば、フェルトや木綿
等のラビング布をローラに巻き付けてローラを回転させ
るとともに、テーブルに置かれたTFT基板をローラと
の接触を保ちながらローラ回転方向と逆行する方法に移
動させる。
2. Description of the Related Art In the manufacture of liquid crystal display devices, it is necessary to form an alignment film in order to align the molecular alignment of the liquid crystal layer, and this alignment film is subjected to alignment treatment by a rubbing method. In the rubbing method, for example, a rubbing cloth such as felt or cotton is wound around the roller to rotate the roller, and the TFT substrate placed on the table is moved in a direction reverse to the roller rotation direction while keeping contact with the roller. Let

【0003】このとき、ラビングによる配向膜の延伸に
よって、配向膜分子の長軸方向が一定に揃う。このた
め、その後、配向膜上に液晶を充填すると、その液晶分
子と配向膜分子の長軸方向が揃ってエネルギー的に安定
した状態となる等の効果によって、液晶分子の配向が可
能となる。
At this time, by stretching the alignment film by rubbing, the major axis directions of the alignment film molecules are made uniform. Therefore, when the alignment film is subsequently filled with liquid crystal, the liquid crystal molecules can be aligned due to the effect that the long axis directions of the liquid crystal molecules and the alignment film molecules are aligned and are in an energy stable state.

【0004】上記の配向膜の形成工程およびラビング処
理工程においては、画素部と周辺部とに区画された基板
の画素部に配向膜を形成し、当該配向膜に上述したラビ
ング処理を施すことにより行われる。
In the above-mentioned alignment film forming step and rubbing treatment step, an alignment film is formed on a pixel portion of a substrate divided into a pixel portion and a peripheral portion, and the above-mentioned rubbing treatment is applied to the alignment film. Done.

【0005】図16(a)に、周辺回路を構成する例え
ばトランスファゲートの平面図を示し、図16(b)に
図16(a)のB−B’線における断面図を示す。
FIG. 16A shows a plan view of, for example, a transfer gate which constitutes a peripheral circuit, and FIG. 16B shows a sectional view taken along the line BB 'of FIG. 16A.

【0006】図16(a)に示すように、液晶表示装置
の周辺回路は、通常、薄膜トランジスタにより形成され
ており、例えば、TFTよりなるnチャネルトランジス
タn−Trとpチャネルトランジスタp−Trのドレイ
ン同士がアルミニウム等からなる配線17bに共通接続
されており、ソース同士がアルミニウム等からなる配線
17cに共通接続されることで、トランスファゲートを
構成している。上記のトランスファゲートは、例えば、
画素部へビデオ信号等を書き込む際のスイッチング素子
として使用されており、各トランジスタのゲート電極1
5b,15dに、所望の電圧が印加されることで、トラ
ンスファゲートがオン状態となり、ドレインに接続する
配線17bから所望のビデオ信号が配線17cを介して
画素部へ供給される。
As shown in FIG. 16 (a), the peripheral circuit of the liquid crystal display device is usually formed by thin film transistors. For example, the drains of the n-channel transistor n-Tr and the p-channel transistor p-Tr formed of TFTs are used. The gates are commonly connected to the wiring 17b made of aluminum or the like, and the sources are commonly connected to the wiring 17c made of aluminum or the like to form a transfer gate. The above transfer gate is, for example,
It is used as a switching element when writing video signals etc. to the pixel part, and it is used as the gate electrode 1 of each transistor.
By applying a desired voltage to 5b and 15d, the transfer gate is turned on, and a desired video signal is supplied from the wiring 17b connected to the drain to the pixel portion through the wiring 17c.

【0007】上記のトランスファゲート等を構成する薄
膜トランジスタは、図16(b)に示すように、透明絶
縁基板10上に、酸化シリコン等からなる第1の絶縁膜
12が形成され、当該第1の絶縁膜12上に、ポリシリ
コン膜等からなる活性層13bが形成され、当該活性層
13b上に、酸化シリコン等からなる第2の絶縁膜14
bを介して導電性のポリシリコン等からなるゲート電極
15bが形成されている。このように、活性層13b上
にゲート絶縁膜となる第2の絶縁膜14bを介して、ゲ
ート電極15bが設けられることで薄膜トランジスタが
形成されている。
As shown in FIG. 16B, the thin film transistor constituting the transfer gate or the like has a first insulating film 12 made of silicon oxide or the like formed on a transparent insulating substrate 10, and the first insulating film 12 is formed. An active layer 13b made of a polysilicon film or the like is formed on the insulating film 12, and a second insulating film 14 made of silicon oxide or the like is formed on the active layer 13b.
A gate electrode 15b made of conductive polysilicon or the like is formed via b. Thus, the thin film transistor is formed by providing the gate electrode 15b on the active layer 13b with the second insulating film 14b serving as a gate insulating film interposed therebetween.

【0008】また、薄膜トランジスタを含む基板全面に
は、PSG膜等からなる第3の絶縁膜16が形成され、
この第3の絶縁膜16に開口されたコンタクトホールを
介して、薄膜トランジスタにおけるソースおよびドレイ
ン側の活性層13bに接続するアルミニウム等からなる
配線17b,17cが第3の絶縁膜16上に形成されて
いる。
A third insulating film 16 made of a PSG film or the like is formed on the entire surface of the substrate including the thin film transistor.
Wirings 17b and 17c made of aluminum or the like and connected to the source and drain side active layers 13b of the thin film transistors are formed on the third insulating film 16 through the contact holes formed in the third insulating film 16. There is.

【0009】第3の絶縁膜16上には、PSG等からな
る第4の絶縁膜18が形成されており、さらに酸化シリ
コン等からなる表面が平坦化された平坦化膜21が形成
されている。上記の周辺回路における薄膜トランジスタ
を構成する膜は、基本的に、画素部において形成された
膜を共有している。
A fourth insulating film 18 made of PSG or the like is formed on the third insulating film 16, and a flattening film 21 made of silicon oxide or the like having a flattened surface is further formed. . The film forming the thin film transistor in the peripheral circuit basically shares the film formed in the pixel portion.

【0010】図16(b)に示すように画素部および周
辺回路部に平坦化膜21を形成し、画素部にITO等か
らなる画素電極を形成した後、画素部にポリイミド等の
配向膜を形成して、この配向膜に対して上述したローラ
等によりラビング処理を行っている。
As shown in FIG. 16B, a flattening film 21 is formed on the pixel portion and the peripheral circuit portion, a pixel electrode made of ITO or the like is formed on the pixel portion, and then an alignment film such as polyimide is formed on the pixel portion. After being formed, the alignment film is subjected to a rubbing treatment by the above-mentioned roller or the like.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、画素部
に形成された配向膜に対して上述したローラ等により物
理的に擦るラビング処理を行っているが、このとき、周
辺部の基板にもローラが接触することとなる。
However, the alignment film formed in the pixel portion is rubbed by physically rubbing it with the above-mentioned roller or the like. At this time, the roller is also attached to the substrate in the peripheral portion. Will come into contact.

【0012】そして、周辺部における基板に形成された
平坦化膜21をローラが擦ることにより、このローラの
摩擦により静電気が発生し、当該静電気により周辺回路
を構成する薄膜トランジスタを破壊してしまうという問
題があった。
Then, when the roller rubs the flattening film 21 formed on the substrate in the peripheral portion, static electricity is generated by the friction of the roller, and the static electricity destroys the thin film transistor constituting the peripheral circuit. was there.

【0013】すなわち、周辺回路を構成する薄膜トラン
ジスタの例えばドレインに接続する配線17bが相対的
に長いことから、ローラの摩擦により大きい静電容量を
持ちやすく、この配線17bに蓄積された静電気が薄膜
トランジスタのドレインに到達すると、薄膜トランジス
タのドレインとゲート電極間、およびドレインとソース
間に高電界が掛かることから、周辺回路を構成する薄膜
トランジスタが破壊されてしまうと考えられる。
That is, since the wiring 17b connected to, for example, the drain of the thin film transistor forming the peripheral circuit is relatively long, it is easy to have a larger electrostatic capacity due to the friction of the roller, and the static electricity accumulated on this wiring 17b is stored in the thin film transistor. When reaching the drain, a high electric field is applied between the drain and the gate electrode of the thin film transistor and between the drain and the source, so that the thin film transistor forming the peripheral circuit is considered to be destroyed.

【0014】本発明は上記の事情に鑑みてなされたもの
であり、その目的は、ラビング処理において発生する静
電気により周辺回路の破壊を防止することが可能な液晶
表示装置およびその製造方法を提供することにある。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a liquid crystal display device capable of preventing peripheral circuits from being destroyed by static electricity generated in a rubbing process, and a manufacturing method thereof. Especially.

【0015】[0015]

【課題を解決するための手段】上記の目的を達成するた
め、本発明の液晶表示装置は、スイッチング素子として
薄膜トランジスタを有する画素部と、少なくとも一部が
薄膜トランジスタにより形成され、前記画素部に対して
画素信号を書き込む周辺回路を有する周辺部とに区画さ
れた基板を有し、前記基板の少なくとも前記画素部に形
成された配向膜を介して液晶層が保持された液晶表示装
置であって、前記周辺部における前記周辺回路の上層
に、発生した静電気を逃がす導電性のシールド膜を有す
る。
In order to achieve the above-mentioned object, a liquid crystal display device of the present invention has a pixel portion having a thin film transistor as a switching element, and at least a part of the thin film transistor is formed by the thin film transistor. A liquid crystal display device comprising: a substrate partitioned into a peripheral portion having a peripheral circuit for writing a pixel signal, and a liquid crystal layer held by an alignment film formed in at least the pixel portion of the substrate, A conductive shield film for releasing generated static electricity is provided on the peripheral circuit above the peripheral circuit.

【0016】前記シールド膜は、一定電位に固定されて
いる。前記シールド膜は、少なくとも前記周辺部に形成
された前記薄膜トランジスタに接続する配線層の上層に
形成されている。
The shield film is fixed at a constant potential. The shield film is formed at least in the upper layer of a wiring layer connected to the thin film transistor formed in the peripheral portion.

【0017】上記の本発明の液晶表示装置によれば、周
辺部における周辺回路の上層に、発生した静電気を逃が
す導電性のシールド膜が形成されていることから、液晶
層をその上に保持する配向膜のラビング処理において、
基板の周辺部もラビングされることにより発生した静電
気はシールド膜に蓄積され、例えば、当該シールド膜が
一定電位に固定されることにより、当該シールド膜に蓄
積した電気は除電される。
According to the above-described liquid crystal display device of the present invention, since the conductive shield film for releasing the generated static electricity is formed on the upper layer of the peripheral circuit in the peripheral portion, the liquid crystal layer is held thereon. In the rubbing process of the alignment film,
Static electricity generated by rubbing the peripheral portion of the substrate is accumulated in the shield film. For example, by fixing the shield film at a constant potential, the electricity accumulated in the shield film is removed.

【0018】さらに、上記の目的を達成するため、本発
明の液晶表示装置の製造方法は、スイッチング素子とし
て薄膜トランジスタを有する画素部と、少なくとも一部
が薄膜トランジスタにより形成され、前記画素部に対し
て画素信号を書き込む周辺回路を有する周辺部とに区画
された基板を有し、前記基板の少なくとも前記画素部に
配向膜を形成して、当該配向膜上に液晶層を形成する液
晶表示装置の製造方法であって、前記周辺回路を形成し
た後、前記配向膜を形成する前に、前記周辺部における
前記周辺回路の上層に、導電性のシールド膜を形成する
工程と、前記配向膜を形成した後に、前記配向膜にラビ
ング処理を施す工程とを有する。
Further, in order to achieve the above object, in the method for manufacturing a liquid crystal display device of the present invention, a pixel portion having a thin film transistor as a switching element and at least a part of the thin film transistor are formed, and a pixel is provided for the pixel portion. A method for manufacturing a liquid crystal display device, comprising a substrate partitioned into a peripheral portion having a peripheral circuit for writing a signal, forming an alignment film on at least the pixel portion of the substrate, and forming a liquid crystal layer on the alignment film. That is, after forming the peripheral circuit, before forming the alignment film, a step of forming a conductive shield film on an upper layer of the peripheral circuit in the peripheral portion, and after forming the alignment film. And a step of subjecting the alignment film to a rubbing treatment.

【0019】前記ラビング処理を施す工程の後、前記シ
ールド膜を一定電位に固定して前記ラビング処理の際に
前記シールド膜に蓄積された電気を除電する工程をさら
に有する。
After the step of performing the rubbing treatment, the method further comprises the step of fixing the shield film at a constant potential to eliminate the electricity accumulated in the shield film during the rubbing treatment.

【0020】上記の本発明の液晶表示装置の製造方法に
よれば、周辺部における周辺回路の上層に、導電性のシ
ールド膜が形成されていることから、液晶層をその上に
保持する配向膜のラビング処理において、基板の周辺部
もラビングされることにより発生した静電気はシールド
膜に蓄積され、例えば、その後の工程において、当該シ
ールド膜を一定電位に固定することにより、当該シール
ド膜に蓄積した電気は除電される。
According to the method of manufacturing a liquid crystal display device of the present invention described above, since the conductive shield film is formed on the peripheral circuit in the peripheral portion, the alignment film for holding the liquid crystal layer thereon. In the rubbing process, static electricity generated by rubbing the peripheral portion of the substrate is accumulated in the shield film. For example, in the subsequent process, the static electricity is accumulated in the shield film by fixing the shield film at a constant potential. Electricity is removed.

【0021】また、上記の目的を達成するため、本発明
の液晶表示装置の製造方法は、透明絶縁基板の画素部お
よび周辺部に、薄膜トランジスタを形成する工程と、前
記透明絶縁基板の前記画素部および前記周辺部に導電膜
を形成する工程と、前記導電膜をパターニングして、前
記画素部における前記薄膜トランジスタを遮光する遮光
膜を形成し、かつ、前記周辺部にシールド膜を形成する
工程と、前記透明絶縁基板の少なくとも前記画素部にお
ける前記遮光膜の上層に、配向膜を形成する工程と、前
記配向膜にラビング処理を施す工程と、配向膜が形成さ
れた対向基板と前記透明絶縁基板とを対向させ、前記透
明絶縁基板上の前記配向膜と前記対向基板上の配向膜と
の間に液晶を注入して封止する工程とを有する。
In order to achieve the above object, the method of manufacturing a liquid crystal display device according to the present invention comprises a step of forming thin film transistors in a pixel portion and a peripheral portion of a transparent insulating substrate, and the pixel portion of the transparent insulating substrate. And a step of forming a conductive film in the peripheral portion, a step of patterning the conductive film to form a light shielding film that shields the thin film transistor in the pixel portion, and a shield film in the peripheral portion, A step of forming an alignment film on the upper layer of the light-shielding film in at least the pixel portion of the transparent insulating substrate; a step of subjecting the alignment film to a rubbing treatment; a counter substrate having the alignment film formed thereon and the transparent insulating substrate. Facing each other and injecting liquid crystal between the alignment film on the transparent insulating substrate and the alignment film on the counter substrate to seal the liquid crystal.

【0022】前記液晶を注入して封止する工程の後に、
前記シールド膜を一定電位に固定して前記ラビング処理
の際に前記シールド膜に蓄積された電気を除電する工程
をさらに有する。
After the step of injecting and sealing the liquid crystal,
The method further includes the step of fixing the shield film at a constant potential and removing the electricity accumulated in the shield film during the rubbing process.

【0023】上記の本発明の液晶表示装置の製造方法に
よれば、画素部において薄膜トランジスタを遮光する遮
光膜を構成する導電膜により、周辺部の周辺回路の上層
にシールド膜を形成することにより、液晶層をその上に
保持する配向膜のラビング処理において、基板の周辺部
もラビングされることにより発生した静電気はシールド
膜に蓄積され、例えば、その後の工程において、当該シ
ールド膜を一定電位に固定することにより、当該シール
ド膜に蓄積した電気は除電される。
According to the above-described method of manufacturing the liquid crystal display device of the present invention, the shield film is formed on the upper layer of the peripheral circuit in the peripheral portion by the conductive film forming the light shielding film for shielding the thin film transistor in the pixel portion. In the rubbing process of the alignment film that holds the liquid crystal layer on it, static electricity generated by rubbing the peripheral part of the substrate is accumulated in the shield film. For example, in the subsequent step, the shield film is fixed at a constant potential. By doing so, the electricity accumulated in the shield film is removed.

【0024】また、上記の目的を達成するため、本発明
の液晶表示装置の製造方法は、透明絶縁基板の画素部お
よび周辺部に、薄膜トランジスタを形成する工程と、前
記透明絶縁基板の前記画素部における前記薄膜トランジ
スタの上層に、遮光膜を形成する工程と、前記透明絶縁
基板の前記画素部および前記周辺部に透明導電膜を形成
する工程と、前記透明導電膜をパターニングして、前記
画素部に画素電極を形成し、かつ、前記周辺部にシール
ド膜を形成する工程と、前記透明絶縁基板の少なくとも
前記画素部における前記画素電極の上層に、配向膜を形
成する工程と、前記配向膜にラビング処理を施す工程
と、配向膜が形成された対向基板と前記透明絶縁基板と
を対向させ、前記透明絶縁基板上の前記配向膜と前記対
向基板上の前記配向膜との間に液晶を注入して封止する
工程とを有する。
In order to achieve the above object, the method of manufacturing a liquid crystal display device according to the present invention comprises a step of forming a thin film transistor in a pixel portion and a peripheral portion of a transparent insulating substrate, and the pixel portion of the transparent insulating substrate. A step of forming a light-shielding film on the upper layer of the thin film transistor, a step of forming a transparent conductive film on the pixel portion and the peripheral portion of the transparent insulating substrate, and patterning the transparent conductive film to form a pixel on the pixel portion. Forming a pixel electrode and forming a shield film on the peripheral part; forming an alignment film on the pixel electrode at least in the pixel part of the transparent insulating substrate; and rubbing the alignment film. A step of performing a treatment, the counter substrate on which an alignment film is formed and the transparent insulating substrate are opposed to each other, and the alignment film on the transparent insulating substrate and the alignment on the counter substrate And a step of sealing by injecting liquid crystal between.

【0025】前記液晶を注入して封止する工程の後に、
前記シールド膜を一定電位に固定して前記ラビング処理
の際に前記シールド膜に蓄積された電気を除電する工程
をさらに有する。
After the step of injecting and sealing the liquid crystal,
The method further includes the step of fixing the shield film at a constant potential and removing the electricity accumulated in the shield film during the rubbing process.

【0026】上記の本発明の液晶表示装置の製造方法に
よれば、画素部において画素電極を構成する透明導電膜
により、周辺部の周辺回路の上層にシールド膜を形成す
ることにより、液晶層をその上に保持する配向膜のラビ
ング処理において、基板の周辺部もラビングされること
により発生した静電気はシールド膜に蓄積され、例え
ば、その後の工程において、当該シールド膜を一定電位
に固定することにより、当該シールド膜に蓄積した電気
は除電される。
According to the method for manufacturing a liquid crystal display device of the present invention, the transparent conductive film forming the pixel electrode in the pixel portion forms a shield film on the upper layer of the peripheral circuit in the peripheral portion, thereby forming the liquid crystal layer. In the rubbing treatment of the alignment film held on it, static electricity generated by rubbing the peripheral part of the substrate is accumulated in the shield film, and for example, by fixing the shield film to a constant potential in the subsequent step. The electricity accumulated in the shield film is removed.

【0027】[0027]

【発明の実施の形態】以下に、本発明の液晶表示装置お
よびその製造方法の実施の形態について、図面を参照し
て説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a liquid crystal display device and a manufacturing method thereof according to the present invention will be described below with reference to the drawings.

【0028】図1は、本実施形態に係る液晶表示装置の
液晶パネル1における一構成例を示す図である。図1に
示すように、液晶パネル1は、水平方向のシフトレジス
タ(以下、Hシフトレジスタという)2と、垂直方向の
シフトレジスタ(以下、Vシフトレジスタという)3
と、画像表示部(画素部)4と、水平スイッチ部5とを
備えている。
FIG. 1 is a diagram showing a configuration example of a liquid crystal panel 1 of the liquid crystal display device according to the present embodiment. As shown in FIG. 1, the liquid crystal panel 1 includes a horizontal shift register (hereinafter referred to as an H shift register) 2 and a vertical shift register (hereinafter referred to as a V shift register) 3.
An image display section (pixel section) 4 and a horizontal switch section 5.

【0029】Hシフトレジスタ2は、駆動すべき列を選
択する機能を有し、Vシフトレジスタ3は、駆動すべき
行を選択する機能を有する。画素部4は、画素ドットを
マトリクス状に配置して構成され、信号電圧(ビデオ信
号Sig1,Sig2,Sig3)を印加することによ
って、図示しない信号ドライバから入力されたビデオ信
号Sig1,Sig2,Sig3を画素部4に選択的に
供給する機能を有する。
The H shift register 2 has a function of selecting a column to be driven, and the V shift register 3 has a function of selecting a row to be driven. The pixel section 4 is configured by arranging pixel dots in a matrix, and by applying a signal voltage (video signals Sig1, Sig2, Sig3), the video signals Sig1, Sig2, Sig3 input from a signal driver (not shown) are input. It has a function of selectively supplying to the pixel portion 4.

【0030】Vシフトレジスタ3には、図示しないタイ
ミング発生器からスタートパルス信号VSTおよびクロ
ックパルス信号VCKが入力され、このスタートパルス
信号VSTの入力により、クロックパルス信号VCKに
よって定まる時間間隔をもって垂直方向に垂直選択パル
スを順次シフトしながら出力するようになっている。こ
の垂直選択パルスは、後述する画素部4における各行の
スイッチング素子である画素トランジスタ41を駆動す
る。
A start pulse signal VST and a clock pulse signal VCK are input to the V shift register 3 from a timing generator (not shown), and the input of the start pulse signal VST causes the V shift register 3 to move vertically in a time interval determined by the clock pulse signal VCK. The vertical selection pulse is output while being sequentially shifted. The vertical selection pulse drives a pixel transistor 41 which is a switching element of each row in the pixel section 4 described later.

【0031】画素部4の各ドットは、画素トランジスタ
41と液晶セル42とからなり、画素トランジスタ41
を介して液晶セル42にビデオ信号Sig1,Sig
2,Sig3を印加することで、画像表示を行うように
なっている。画素トランジスタ41としては、例えば、
薄膜トランジスタ(TFT)が用いられる。ここで、液
晶セル42は、画素トランジスタ41のソースに接続さ
れた画素電極と、共通電位VCOMに接続された対向電
極と、これらの両電極に挟まれた液晶層とからなり、等
価容量をCsを有する一種のキャパシタとみなされる。
Each dot of the pixel section 4 is composed of a pixel transistor 41 and a liquid crystal cell 42.
To the liquid crystal cell 42 through the video signals Sig1, Sig
Image display is performed by applying 2 and Sig3. As the pixel transistor 41, for example,
A thin film transistor (TFT) is used. Here, the liquid crystal cell 42 includes a pixel electrode connected to the source of the pixel transistor 41, a counter electrode connected to the common potential VCOM, and a liquid crystal layer sandwiched between these electrodes, and has an equivalent capacitance of Cs. Is considered to be a type of capacitor.

【0032】水平スイッチ部5は、それぞれがトランス
ファゲートから構成されるn個の水平スイッチ5−1〜
5−4を含んで構成されている。但し本図では、水平ス
イッチ5−5以降は図示を省略してある。水平スイッチ
5−1〜5−4には、図示しないタイミング発生器から
ビデオ信号Sig1,Sig2,Sig3がそれぞれ供
給され、以下同様に、3個ずつの水平スイッチにそれぞ
れビデオ信号Sig1,Sig2,Sig3が順次供給
される。水平スイッチ5−1〜5−4は、Hシフトレジ
スタ2から所定の時間間隔で順次供給される水平スイッ
チ駆動パルスD,D’に応じてビデオ信号Sig1,S
ig2,Sig3を出力し、各画素ドットの画素トラン
ジスタ41を介して液晶セル42に選択的に供給するよ
うになっている。ここで、駆動パルスD’は駆動パルス
Dの反転信号を意味する。駆動パルスDは、水平スイッ
チを構成するトランスファゲートのnチャネルに入力さ
れ、駆動パルスD’は水平スイッチを構成するトランス
ファゲートのpチャネルに入力されるようになってい
る。
The horizontal switch section 5 includes n horizontal switches 5-1 to 5-1 each formed of a transfer gate.
5-4 are included. However, in the figure, the illustration of the horizontal switches 5-5 and thereafter is omitted. Video signals Sig1, Sig2, and Sig3 are supplied to the horizontal switches 5-1 to 5-4 from a timing generator (not shown). Similarly, three horizontal switches receive the video signals Sig1, Sig2, and Sig3, respectively. It is supplied sequentially. The horizontal switches 5-1 to 5-4 are responsive to the horizontal switch drive pulses D and D ′ sequentially supplied from the H shift register 2 at predetermined time intervals to generate the video signals Sig1 and S.
ig2 and Sig3 are output and selectively supplied to the liquid crystal cell 42 via the pixel transistor 41 of each pixel dot. Here, the drive pulse D ′ means an inverted signal of the drive pulse D. The drive pulse D is input to the n-channel of the transfer gate forming the horizontal switch, and the drive pulse D ′ is input to the p-channel of the transfer gate forming the horizontal switch.

【0033】以上のように、液晶パネル1では、薄膜ト
ランジスタにより画素部4の画素トランジスタ41の他
にも、例えば、水平スイッチ等の周辺回路が構成されて
いる。図2に、周辺回路の水平スイッチの一つを構成す
るトランスファゲートの平面図を示す。
As described above, in the liquid crystal panel 1, not only the pixel transistor 41 of the pixel portion 4 but also the peripheral circuit such as a horizontal switch is constituted by the thin film transistor. FIG. 2 shows a plan view of a transfer gate which constitutes one of the horizontal switches of the peripheral circuit.

【0034】図2に示すように、水平スイッチを構成す
るトランスファゲートは、例えば、TFTよりなるnチ
ャネルトランジスタn−Trとpチャネルトランジスタ
p−Trのドレイン同士がアルミニウム等からなる配線
17bに共通接続されており、ソース同士がアルミニウ
ム等からなる配線17cに共通接続されて構成されてい
る。上記のトランスファゲートは、各トランジスタのゲ
ート電極15b,15dに、所望の電圧が印加されるこ
とで、オン状態となり、ドレインに接続する配線17b
から所望のビデオ信号が配線17cを介して、画素部へ
供給される。
As shown in FIG. 2, the transfer gates forming the horizontal switch are commonly connected to the wiring 17b in which the drains of the n-channel transistor n-Tr and the p-channel transistor p-Tr, which are TFTs, are made of aluminum or the like. The sources are commonly connected to the wiring 17c made of aluminum or the like. The transfer gate is turned on when a desired voltage is applied to the gate electrodes 15b and 15d of each transistor, and the wiring 17b connected to the drain is formed.
A desired video signal from is supplied to the pixel portion through the wiring 17c.

【0035】図1および図2に示すように、このトラン
スファゲートのドレインに接続する配線17bは、画素
部4の周囲を取り囲むように形成されていることから、
他の薄膜トランジスタに比して相対的に長く形成されて
いる。図2に示すように、本実施形態では、例えばトラ
ンスファゲートのドレインに接続する配線17bの上層
に、画素部4の遮光膜を利用して形成されたシールド膜
20bを有する。
As shown in FIGS. 1 and 2, since the wiring 17b connected to the drain of this transfer gate is formed so as to surround the periphery of the pixel portion 4,
It is formed relatively longer than other thin film transistors. As shown in FIG. 2, in the present embodiment, for example, the shield film 20b formed by using the light shielding film of the pixel section 4 is provided on the upper layer of the wiring 17b connected to the drain of the transfer gate.

【0036】次に、本実施形態に係る液晶表示装置につ
いて、画素部4および周辺回路部の断面図を参照してさ
らに詳細に説明する。図3(a)は画素部4における断
面図であり、図3(b)は図2のA−A’線における断
面図である。なお、図3(b)は、一例として図2のA
−A’線における断面図として説明するが、周辺回路を
構成する他の薄膜トランジスタも同様の断面構成を有
し、これに限定されるものではない。
Next, the liquid crystal display device according to this embodiment will be described in more detail with reference to cross-sectional views of the pixel portion 4 and the peripheral circuit portion. 3A is a cross-sectional view of the pixel portion 4, and FIG. 3B is a cross-sectional view taken along the line AA ′ of FIG. It should be noted that FIG. 3B shows an example of FIG.
Although it will be described as a cross-sectional view taken along the line -A ′, other thin film transistors that form the peripheral circuit also have the same cross-sectional structure and are not limited to this.

【0037】図3に示すように、画素部4における透明
絶縁基板10上には、導電性遮光膜11が形成されてい
る。透明絶縁基板10の材料としては、例えば、石英基
板または無アルカリガラス基板を用いる。また、導電性
遮光膜11の材料としては、例えば、アルミニウム(A
l)、チタン(Ti)、タングステン(W)、モリブデ
ン(Mo)等の金属遮光膜や、モリブデンシリサイド
(MoSi)、チタンシリサイド(TiSi)、タング
ステンシリサイド(WSi)等の金属化合物膜を用い
る。また、導電性遮光膜11は、ソース電位Vss、対
向電極電位Vcom、ドレイン電位Vdd等のいずれか
の固定電位に接続されている。
As shown in FIG. 3, a conductive light-shielding film 11 is formed on the transparent insulating substrate 10 in the pixel section 4. As the material of the transparent insulating substrate 10, for example, a quartz substrate or a non-alkali glass substrate is used. The material of the conductive light-shielding film 11 is, for example, aluminum (A
1), a metal light-shielding film of titanium (Ti), tungsten (W), molybdenum (Mo), or a metal compound film of molybdenum silicide (MoSi), titanium silicide (TiSi), tungsten silicide (WSi), or the like. The conductive light-shielding film 11 is connected to any fixed potential such as the source potential Vss, the counter electrode potential Vcom, and the drain potential Vdd.

【0038】画素部における透明絶縁基板10と導電性
遮光膜11上、および周辺部における透明絶縁基板10
上には、例えば、酸化シリコン膜あるいは窒化シリコン
膜等からなる第1の絶縁膜12が形成され全面を被覆し
ている。
The transparent insulating substrate 10 and the conductive light-shielding film 11 in the pixel portion, and the transparent insulating substrate 10 in the peripheral portion.
A first insulating film 12 made of, for example, a silicon oxide film or a silicon nitride film is formed on the upper surface and covers the entire surface.

【0039】図3(a)に示すように、画素部における
導電性遮光膜11上方の第1の絶縁膜12上には、例え
ば、ポリシリコン膜またはアモルファスシリコン膜から
なる活性層13a、この活性層13aの上面および側面
を被覆する酸化シリコン膜あるいは窒化シリコン膜等か
らなる第2の絶縁膜14a、この第2の絶縁膜14aを
横切る例えば導電性のポリシリコン膜からなるゲート線
15aが形成されている。すなわち、活性層13a上
に、ゲート絶縁膜として機能する第2の絶縁膜14aを
介してゲート線15aが設けられているTFTよりなる
画素トランジスタ41が形成されている。また、第1の
絶縁膜12上には、図示しない蓄積容量部を構成する電
極となるシリコン電極15cが形成されている。
As shown in FIG. 3A, an active layer 13a made of, for example, a polysilicon film or an amorphous silicon film is formed on the first insulating film 12 above the conductive light-shielding film 11 in the pixel portion. A second insulating film 14a made of a silicon oxide film or a silicon nitride film for covering the upper surface and the side surface of the layer 13a, and a gate line 15a made of, for example, a conductive polysilicon film crossing the second insulating film 14a are formed. ing. That is, the pixel transistor 41 including a TFT having the gate line 15a provided on the active layer 13a via the second insulating film 14a functioning as a gate insulating film is formed. Further, on the first insulating film 12, a silicon electrode 15c serving as an electrode forming a storage capacitor portion (not shown) is formed.

【0040】一方、図3(b)に示すように、周辺部に
おける第1の絶縁膜12上には、例えば、ポリシリコン
膜またはアモルファスシリコン膜からなる活性層13
b、この活性層13bの上面および側面を被覆する酸化
シリコン膜あるいは窒化シリコン膜等からなる第2の絶
縁膜14b、および例えば導電性のポリシリコン膜から
なるゲート電極15bが形成されている。すなわち、活
性層13b上に、ゲート絶縁膜として機能する第2の絶
縁膜14bを介してゲート電極15bが設けられている
TFTが形成されており、当該TFTにより図2に示す
トランスファゲートや、他の周辺回路が構成されてい
る。
On the other hand, as shown in FIG. 3B, the active layer 13 made of, for example, a polysilicon film or an amorphous silicon film is formed on the first insulating film 12 in the peripheral portion.
b, a second insulating film 14b made of a silicon oxide film or a silicon nitride film for covering the upper surface and side surfaces of the active layer 13b, and a gate electrode 15b made of, for example, a conductive polysilicon film. That is, a TFT in which a gate electrode 15b is provided via a second insulating film 14b functioning as a gate insulating film is formed on the active layer 13b, and the transfer gate shown in FIG. Peripheral circuits are configured.

【0041】画素部および周辺部を被覆して、全面に、
PSG(Phosphosilicate glass) 等からなる第3の絶縁
膜16が形成されている。この第3の絶縁膜16に開口
されたコンタクトホールを介して画素トランジスタ41
のソース側の活性層13aに接続するアルミニウム等か
らなる配線(データ線)17aが第3の絶縁膜16上に
形成されている。
By covering the pixel portion and the peripheral portion,
A third insulating film 16 made of PSG (Phosphosilicate glass) or the like is formed. The pixel transistor 41 is opened through the contact hole opened in the third insulating film 16.
A wiring (data line) 17a made of aluminum or the like and connected to the source-side active layer 13a is formed on the third insulating film 16.

【0042】また、第3の絶縁膜16に開口された他の
コンタクトホールを介して周辺部の薄膜トランジスタの
ドレインおよびソース側の活性層13bに接続するアル
ミニウム等からなる配線17b,17cが第3の絶縁膜
16上に形成されている。
In addition, wirings 17b and 17c made of aluminum or the like, which are connected to the drain and source side active layers 13b of the thin film transistors in the peripheral portion through the other contact holes formed in the third insulating film 16, are provided as the third wiring. It is formed on the insulating film 16.

【0043】データ線17aや、配線17b,17cを
含む基板全面には、PSG膜等からなる第4の絶縁膜1
8が形成されている。また、画素部の画素トランジスタ
41の上方の第4の絶縁膜18上、および周辺部の薄膜
トランジスタのドレイン側の活性層13bに接続する配
線17bの上方の第4の絶縁膜18上には、窒化シリコ
ン膜19a,19bがそれぞれ形成されている。
The fourth insulating film 1 made of a PSG film or the like is formed on the entire surface of the substrate including the data line 17a and the wirings 17b and 17c.
8 is formed. Further, on the fourth insulating film 18 above the pixel transistor 41 in the pixel portion and on the fourth insulating film 18 above the wiring 17b connected to the active layer 13b on the drain side of the thin film transistor in the peripheral portion, the nitride film is formed. Silicon films 19a and 19b are formed, respectively.

【0044】画素部の画素トランジスタ41等を覆って
いる窒化シリコン膜19a上には、ブラックマトリクス
を構成するTi等の金属からなる遮光膜20aが形成さ
れている。そして、周辺部の薄膜トランジスタのドレイ
ン側の活性層13bに接続する配線17bを覆っている
窒化シリコン膜19b上にも、上記の画素部のブラック
マトリクスを構成するTiにより形成されたシールド膜
20bが形成されている。ここで、金属遮光膜20aと
シールド膜20bは、それぞれ電気的に絶縁分離して形
成されている。
A light shielding film 20a made of a metal such as Ti forming a black matrix is formed on the silicon nitride film 19a covering the pixel transistor 41 in the pixel portion. Then, the shield film 20b made of Ti forming the black matrix of the pixel portion is also formed on the silicon nitride film 19b covering the wiring 17b connected to the active layer 13b on the drain side of the thin film transistor in the peripheral portion. Has been done. Here, the metal light shielding film 20a and the shield film 20b are formed so as to be electrically isolated from each other.

【0045】遮光膜20aおよびシールド膜20bを含
む基板全面に、例えば、酸化シリコン等からなり表面が
平坦化された平坦化膜21が形成されている。また、画
素部における平坦化膜21上には、例えば、ITO(In
dium Tin Oxide) 膜からなる透明な画素電極22aがマ
トリックス状に形成されており、当該画素電極22aお
よび平坦化膜21上に、例えば、ポリイミド樹脂等から
なる配向膜23が形成されている。なお、図示しない領
域において、画素電極22aは、遮光膜20aとコンタ
クトホールを介して電気的に接続されている。
A flattening film 21 made of, for example, silicon oxide and having a flattened surface is formed on the entire surface of the substrate including the light-shielding film 20a and the shield film 20b. Further, on the flattening film 21 in the pixel portion, for example, ITO (In
A transparent pixel electrode 22a made of a dium tin oxide film is formed in a matrix, and an alignment film 23 made of, for example, a polyimide resin is formed on the pixel electrode 22a and the flattening film 21. In a region (not shown), the pixel electrode 22a is electrically connected to the light shielding film 20a via a contact hole.

【0046】透明絶縁基板10の画素トランジスタ41
等を形成した面に対向して、対向基板24がシールされ
た状態で設けられており、当該対向基板24には、透明
絶縁基板10との対向面側に、共通電位をとるための対
向電極25と、ラビング処理がなされた配向膜26が形
成されている。透明絶縁基板10の配向膜23と対向基
板24の配向膜26との間には、液晶層27が形成され
ている。なお、対向電極25の材料としては、例えば、
ITO膜を用い、対向基板の材料としては、例えば、無
アルカリガラス板または石英基板を用いる。
Pixel transistor 41 on transparent insulating substrate 10
A counter substrate 24 is provided in a sealed state so as to face the surface on which the transparent insulating substrate 10 and the transparent insulating substrate 10 face each other. 25, and an alignment film 26 that has been rubbed. A liquid crystal layer 27 is formed between the alignment film 23 of the transparent insulating substrate 10 and the alignment film 26 of the counter substrate 24. The material of the counter electrode 25 is, for example,
An ITO film is used, and as the material of the counter substrate, for example, a non-alkali glass plate or a quartz substrate is used.

【0047】次に、上記の図3に示す液晶表示装置の製
造方法について、図4〜図11を用いて説明する。な
お、各図において、(a)は図3(a)に対応する断面
図であり、(b)は図3(b)に対応する断面図であ
る。
Next, a method of manufacturing the liquid crystal display device shown in FIG. 3 will be described with reference to FIGS. In each figure, (a) is a sectional view corresponding to FIG. 3 (a), and (b) is a sectional view corresponding to FIG. 3 (b).

【0048】まず、図4に示すように、画素部における
透明絶縁基板10上に、導電性遮光膜11を形成した
後、基板表面全体に、例えば、酸化シリコン膜等からな
る第1の絶縁膜12を形成する。続いて、第1の絶縁膜
12上に、例えば、ポリシリコン膜またはアモルファス
シリコン膜を形成した後、所定の形状にパターニングし
て、画素部における導電性遮光膜11上方の第1の絶縁
膜12上に活性層13aを形成するとともに、周辺部に
おける薄膜トランジスタを形成する部分に活性層13b
を形成する。続いて、画素部および周辺部における活性
層13a,13bをそれぞれ被覆するように、例えば、
酸化シリコン等からなる第2の絶縁膜14a,14bを
形成する。
First, as shown in FIG. 4, after the conductive light-shielding film 11 is formed on the transparent insulating substrate 10 in the pixel portion, the first insulating film made of, for example, a silicon oxide film is formed on the entire surface of the substrate. 12 is formed. Subsequently, for example, a polysilicon film or an amorphous silicon film is formed on the first insulating film 12, and then patterned into a predetermined shape to form the first insulating film 12 above the conductive light-shielding film 11 in the pixel portion. The active layer 13a is formed on the upper surface, and the active layer 13b is formed on the peripheral portion where the thin film transistor is formed.
To form. Then, to cover the active layers 13a and 13b in the pixel portion and the peripheral portion, for example,
Second insulating films 14a and 14b made of silicon oxide or the like are formed.

【0049】次に、図5に示すように、基板表面全体
に、例えば不純物が導入されている導電性のポリシリコ
ン膜を堆積する。そして、この導電性のポリシリコン膜
を所定の形状にパターニングして、画素部の第2の絶縁
膜14aを横切る画素トランジスタのゲート線15a
や、蓄積容量部を構成するシリコン電極15cを形成す
るとともに、周辺部の第2の絶縁膜14b上に薄膜トラ
ンジスタのゲート電極15bを形成する。こうして、画
素部の活性層13a上に、ゲート絶縁膜として機能する
第2の絶縁膜14aを介してゲート線15aが設けられ
たTFTよりなる画素トランジスタ41が形成され、周
辺部の活性層13b上に、ゲート絶縁膜として機能する
第2の絶縁悪14bを介してゲート電極15bが設けら
れた薄膜トランジスタが形成される。
Next, as shown in FIG. 5, a conductive polysilicon film having impurities introduced therein is deposited on the entire surface of the substrate. Then, the conductive polysilicon film is patterned into a predetermined shape, and the gate line 15a of the pixel transistor crosses the second insulating film 14a of the pixel portion.
Alternatively, the gate electrode 15b of the thin film transistor is formed on the second insulating film 14b in the peripheral portion while forming the silicon electrode 15c forming the storage capacitor portion. Thus, the pixel transistor 41 including the TFT provided with the gate line 15a via the second insulating film 14a functioning as a gate insulating film is formed on the active layer 13a in the pixel portion, and the active layer 13b in the peripheral portion is formed. Then, a thin film transistor in which the gate electrode 15b is provided through the second insulating film 14b which functions as a gate insulating film is formed.

【0050】次に、図6に示すように、基板表面全体
に、例えば、PSG膜等からなる第3の絶縁膜16を堆
積した後、この第3の絶縁膜16および第2の絶縁膜1
4a,14bを選択的にエッチング除去する。こうし
て、画素トランジスタ41のソース側の活性層13aを
露出させるコンタクトホールを形成するとともに、周辺
部の薄膜トランジスタのドレインおよびソース側の活性
層13bを露出させるコンタクトホールを形成する。続
いて、基板全面における第3の絶縁膜16上に、アルミ
ニウム等の金属膜を堆積させた後、所定の形状にパター
ニングする。こうして、画素部において、画素トランジ
スタ41のソース側の活性層13aにコンタクトホール
を介して接続するデータ線17aを形成するとともに、
周辺部において薄膜トランジスタのドレインおよびソー
ス側の活性層13bにコンタクトホールを介して接続す
る配線17c,17dを形成する。
Next, as shown in FIG. 6, after depositing a third insulating film 16 made of, for example, a PSG film on the entire surface of the substrate, the third insulating film 16 and the second insulating film 1 are deposited.
4a and 14b are selectively removed by etching. Thus, a contact hole exposing the active layer 13a on the source side of the pixel transistor 41 is formed, and a contact hole exposing the active layer 13b on the drain and source sides of the thin film transistor in the peripheral portion is formed. Subsequently, after depositing a metal film such as aluminum on the third insulating film 16 on the entire surface of the substrate, it is patterned into a predetermined shape. Thus, in the pixel portion, the data line 17a connected to the source-side active layer 13a of the pixel transistor 41 through the contact hole is formed, and
Wirings 17c and 17d connected to the drain and source side active layers 13b of the thin film transistors through contact holes are formed in the peripheral portion.

【0051】次に、図7に示すように、基板表面全体
に、例えば、PSG膜等からなる第4の絶縁膜18およ
び窒化シリコン膜19を順に形成した後、所定条件によ
る熱処理を行って、PSG膜に含有されている水素を画
素トランジスタや、周辺部の薄膜トランジスタの活性層
13a,13bに供給する。こうして、活性層の多結晶
粒界のトラップを水素によって埋め込み、活性層13
a,13bのキャリア移動度を向上させる。ここでのP
SGからなる第4の絶縁膜18は、活性層13a,13
bに対する水素供給源として機能し、また、窒化シリコ
ン膜19はその水素供給の際に第4の絶縁膜18から水
素が外方拡散するのを防止するキャップ膜として機能す
る。
Next, as shown in FIG. 7, a fourth insulating film 18 and a silicon nitride film 19 made of, for example, a PSG film are sequentially formed on the entire surface of the substrate, and then heat treatment is performed under predetermined conditions. The hydrogen contained in the PSG film is supplied to the pixel transistor and the active layers 13a and 13b of the thin film transistor in the peripheral portion. Thus, the trap of the polycrystalline grain boundary of the active layer is filled with hydrogen,
The carrier mobility of a and 13b is improved. P here
The fourth insulating film 18 made of SG is used as the active layers 13a, 13
The silicon nitride film 19 functions as a hydrogen supply source for b, and also functions as a cap film that prevents hydrogen from diffusing outward from the fourth insulating film 18 during the hydrogen supply.

【0052】次に、図8に示すように、基板全面にTi
等の遮光材料20を堆積した後、図9に示すように、図
示しない所定の形状にパターニングしたレジスト膜をマ
スクとして、遮光材料20および窒化シリコン膜19を
連続的にエッチングして、遮光材料20と窒化シリコン
膜19を同一の形状にパターニングする。こうして、画
素部の画素トランジスタ41やゲート線15aを被覆す
るブラックマトリックスを構成する遮光膜20aが窒化
シリコン膜19a上に形成される。同時に、上記の遮光
膜20aとは電気的に絶縁分離した状態で、周辺部の薄
膜トランジスタのドレインに接続する配線17bを被覆
するシールド膜20bが窒化シリコン膜19b上に形成
される。このように、ブラックマトリックスを構成する
遮光材料をパターニングする際に、周辺部の薄膜トラン
ジスタのドレインに接続する配線17bを被覆するシー
ルド膜20bを形成する点に本実施形態の特徴がある。
Next, as shown in FIG. 8, Ti is formed on the entire surface of the substrate.
After depositing the light-shielding material 20 such as shown in FIG. 9, the light-shielding material 20 and the silicon nitride film 19 are continuously etched using the resist film patterned into a predetermined shape (not shown) as a mask, and the light-shielding material 20 is then etched. And the silicon nitride film 19 are patterned into the same shape. Thus, the light-shielding film 20a forming the black matrix that covers the pixel transistor 41 and the gate line 15a in the pixel portion is formed on the silicon nitride film 19a. At the same time, a shield film 20b that covers the wiring 17b connected to the drain of the thin film transistor in the peripheral portion is formed on the silicon nitride film 19b while being electrically isolated from the light shielding film 20a. As described above, the present embodiment is characterized in that the shield film 20b that covers the wiring 17b connected to the drain of the thin film transistor in the peripheral portion is formed when the light-shielding material forming the black matrix is patterned.

【0053】次に、図10に示すように、基板表面全体
に、例えば、酸化シリコン等からなる絶縁膜を堆積した
後、この絶縁膜表面を平坦化して、平坦化膜21を形成
する。続いて、この平坦化膜21に、図示しない領域に
おいて遮光膜20aに達するコンタクトホールを形成し
た後、当該コンタクトホールにより遮光膜20aと電気
的に接続される例えばITO膜からなる透明な画素電極
22aをマトリックス状にパターニング形成する。
Next, as shown in FIG. 10, after depositing an insulating film made of, for example, silicon oxide on the entire surface of the substrate, the surface of this insulating film is flattened to form a flattening film 21. Then, after forming a contact hole reaching the light shielding film 20a in a region not shown in the flattening film 21, a transparent pixel electrode 22a made of, for example, an ITO film electrically connected to the light shielding film 20a through the contact hole. Are patterned into a matrix.

【0054】次に、透明絶縁基板10をダイシングした
後、図11に示すように、画素部における平坦化膜21
および画素電極22a上に印刷法によりポリイミド等か
らなる配向膜23を形成する。続いて、この配向膜23
上で、フェルトや木綿等のラビング布が巻き付けられた
ローラを回転させるとともに、テーブルに置かれた透明
絶縁基板10をローラとの接触を保ちながらローラ回転
方向と逆行する方法に移動させる。
Next, after dicing the transparent insulating substrate 10, as shown in FIG. 11, the planarizing film 21 in the pixel portion is formed.
An alignment film 23 made of polyimide or the like is formed on the pixel electrode 22a by a printing method. Then, this alignment film 23
Above, the roller around which a rubbing cloth such as felt or cotton is wound is rotated, and the transparent insulating substrate 10 placed on the table is moved in a direction reverse to the roller rotation direction while keeping contact with the roller.

【0055】このラビング処理において、透明絶縁基板
10の周辺部における平坦化膜21上にもローラが接触
し、当該平坦化膜21をローラが擦ることにより発生し
た静電気は、このシールド膜20bに蓄積されることと
なる。このようにして、画素部における配向膜23は、
ラビングによる配向膜の延伸によって、配向膜分子の長
軸方向が一定に揃うこととなる。
In this rubbing process, the roller also comes into contact with the flattening film 21 in the peripheral portion of the transparent insulating substrate 10, and static electricity generated by the roller rubbing the flattening film 21 accumulates in the shield film 20b. Will be done. In this way, the alignment film 23 in the pixel portion is
By stretching the alignment film by rubbing, the long axis directions of the molecules of the alignment film are uniformly aligned.

【0056】以降の工程としては、共通電位をとるため
の例えばITOからなる透明な対向電極25が表面に形
成され、かつ、当該対向電極25上に配向膜25を形成
してラビング処理を行った、例えば、無アルカリガラス
基板あるいは石英基板からなる透明な対向基板24を、
透明絶縁基板10の画素トランジスタ41等を形成した
面に対向させてシールする。
In the subsequent steps, a transparent counter electrode 25 made of, for example, ITO for taking a common potential is formed on the surface, an alignment film 25 is formed on the counter electrode 25, and a rubbing treatment is performed. , A transparent counter substrate 24 made of a non-alkali glass substrate or a quartz substrate,
The transparent insulating substrate 10 is opposed to the surface on which the pixel transistors 41 and the like are formed and sealed.

【0057】続いて、透明絶縁基板10上の配向膜23
と、対向基板24上の配向膜26との間に液晶を注入し
た後、封止して、液晶層27を形成する。注入された液
晶は、液晶分子と配向膜分子の長軸方向が揃ってエネル
ギー的に安定した状態となる等の効果によって、液晶分
子が所定の配向状態となる。
Subsequently, the alignment film 23 on the transparent insulating substrate 10 is formed.
A liquid crystal is injected between the substrate and the alignment film 26 on the counter substrate 24 and then sealed to form a liquid crystal layer 27. In the injected liquid crystal, the liquid crystal molecules have a predetermined alignment state due to the effect that the long axis directions of the liquid crystal molecules and the alignment film molecules are aligned and are in an energy stable state.

【0058】その後、シールド膜20bを例えば接地電
位(GND)に固定することにより、先のラビング処理
においてシールド膜20bに蓄積した電気を除電する。
なお、シールド膜20bを電源電位に固定することによ
って蓄積した電気を除電してもよい。このようにして、
図1から図3に示される透過型の液晶表示装置が作製さ
れる。
After that, the shield film 20b is fixed to, for example, the ground potential (GND) to eliminate the electricity accumulated in the shield film 20b in the previous rubbing process.
The accumulated electricity may be removed by fixing the shield film 20b to the power supply potential. In this way
The transmissive liquid crystal display device shown in FIGS. 1 to 3 is manufactured.

【0059】以上のように、本実施形態では、ブラック
マトリックスを構成する遮光材料20をパターニングす
る際に、周辺部の薄膜トランジスタのドレインに接続す
る配線17bを被覆するシールド膜20bを形成するこ
とにより、ラビング処理において、透明絶縁基板10の
周辺部における平坦化膜21上にもローラが接触し、当
該平坦化膜21をローラが擦ることにより静電気が発生
した場合においても、当該静電気はシールド膜20bに
蓄積され、周辺回路の薄膜トランジスタに接続する配線
17bへ蓄積されるのを防止している。そして、その後
に、シールド膜20bを接地電位等に固定することによ
って、先のラビング処理によってシールド膜20bに蓄
積された電気は除電される。
As described above, in this embodiment, when the light shielding material 20 forming the black matrix is patterned, the shield film 20b for covering the wiring 17b connected to the drain of the thin film transistor in the peripheral portion is formed. In the rubbing process, even when the roller comes into contact with the flattening film 21 in the peripheral portion of the transparent insulating substrate 10 and the roller rubs the flattening film 21, static electricity is generated in the shield film 20b. It is prevented from being accumulated and accumulated in the wiring 17b connected to the thin film transistor of the peripheral circuit. Then, after that, by fixing the shield film 20b to the ground potential or the like, the electricity accumulated in the shield film 20b by the previous rubbing treatment is eliminated.

【0060】従って、周辺回路を構成する薄膜トランジ
スタに接続する配線のうち、特に、相対的に長い配線の
上層に、上述したシールド膜20bを形成することによ
り、ラビング処理の際に発生する静電気による、周辺回
路を構成する薄膜トランジスタの破壊を防止することが
できる。
Therefore, by forming the above-mentioned shield film 20b in the upper layer of the wiring which is connected to the thin film transistors forming the peripheral circuit, particularly the relatively long wiring, the static electricity generated during the rubbing process causes It is possible to prevent the thin film transistors forming the peripheral circuit from being destroyed.

【0061】第2実施形態 図12(a)は、本実施形態に係る液晶表示装置の画素
部における断面図であり、図12(b)は図2のA−
A’線における断面図である。なお、図12(b)は、
第1実施形態と同様、一例として図2のA−A’線にお
ける断面図として説明するが、周辺回路を構成する他の
薄膜トランジスタも同様の断面構成を有し、これに限定
されるものではない。また、上記の第1実施形態の図1
〜図11における液晶表示装置の構成要素と同一の構成
要素には同一の符号を付して説明を省略する。
Second Embodiment FIG. 12A is a sectional view of a pixel portion of a liquid crystal display device according to this embodiment, and FIG. 12B is a sectional view taken along line A- of FIG.
It is sectional drawing in the A'line. In addition, FIG.
Similar to the first embodiment, a cross-sectional view taken along the line AA ′ of FIG. 2 will be described as an example, but other thin film transistors that form the peripheral circuit also have the same cross-sectional configuration and are not limited to this. . Further, FIG. 1 of the first embodiment described above.
The same components as those of the liquid crystal display device in FIG. 11 are designated by the same reference numerals and the description thereof will be omitted.

【0062】第1実施形態においては、画素部において
ブラックマトリックスを構成する遮光材料により、周辺
部の薄膜トランジスタのドレインに接続する配線17b
を被覆するシールド膜20bを形成していたが、本実施
形態では、図12に示すように、画素部において画素電
極22aを構成するITO膜により、周辺部の薄膜トラ
ンジスタのドレインに接続する配線17bを被覆するシ
ールド膜22bが平坦化膜21上に形成されている。
In the first embodiment, the wiring 17b connected to the drain of the thin film transistor in the peripheral portion is formed by the light shielding material forming the black matrix in the pixel portion.
However, in the present embodiment, as shown in FIG. 12, the ITO film forming the pixel electrode 22a in the pixel portion forms the wiring 17b connected to the drain of the thin film transistor in the peripheral portion. A shield film 22b for covering is formed on the flattening film 21.

【0063】なお、周辺部において、第1実施形態にお
ける第4の絶縁膜18上に形成されたシールド膜20
b、および当該シールド膜20b下の窒化シリコン膜1
9bは形成されていない。
In the peripheral portion, the shield film 20 formed on the fourth insulating film 18 in the first embodiment.
b, and the silicon nitride film 1 under the shield film 20b.
9b is not formed.

【0064】次に、上記の図12に示す液晶表示装置の
製造方法について、図13〜図15を用いて説明する。
なお、各図において、(a)は図12(a)に対応する
断面図であり、(b)は図12(b)に対応する断面図
である。
Next, a method of manufacturing the liquid crystal display device shown in FIG. 12 will be described with reference to FIGS.
In each drawing, (a) is a sectional view corresponding to FIG. 12 (a), and (b) is a sectional view corresponding to FIG. 12 (b).

【0065】まず、第1実施形態の図4〜図8に示され
る工程と同様の工程を経た後に、以下に示す工程を経
る。すなわち、基板全面にTi等の遮光材料20を堆積
した後、図13に示すように、図示しない所定の形状に
パターニングしたレジスト膜をマスクとして、遮光材料
20および窒化シリコン膜19を連続的にエッチングし
て、遮光材料20と窒化シリコン膜19を同一の形状に
パターニングする。こうして、画素部の画素トランジス
タ41やゲート線15aを被覆するブラックマトリック
スを構成する遮光膜20aを窒化シリコン膜19a上に
形成する。なお、このとき、周辺部においては、遮光材
料20を残さずに全面エッチングを行い、この結果、窒
化シリコン膜19も周辺部において全面除去される。
First, after the steps similar to the steps shown in FIGS. 4 to 8 of the first embodiment, the following steps are performed. That is, after depositing a light-shielding material 20 such as Ti on the entire surface of the substrate, as shown in FIG. 13, the light-shielding material 20 and the silicon nitride film 19 are continuously etched using a resist film patterned into a predetermined shape (not shown) as a mask. Then, the light shielding material 20 and the silicon nitride film 19 are patterned into the same shape. In this way, the light-shielding film 20a forming the black matrix that covers the pixel transistor 41 and the gate line 15a in the pixel portion is formed on the silicon nitride film 19a. At this time, in the peripheral portion, the entire surface is etched without leaving the light shielding material 20, and as a result, the silicon nitride film 19 is also entirely removed in the peripheral portion.

【0066】次に、図14に示すように、基板表面全体
に、例えば酸化シリコン等からなる絶縁膜を堆積した
後、この絶縁膜表面を平坦化して平坦化膜21を形成す
る。続いて、基板表面全体に、例えばITO膜の透明電
極材料を堆積させた後、所定の形状にパターニングした
レジスト膜をマスクとして、透明電極材料をエッチング
する。こうして、画素部において当該透明電極材料によ
り画素電極22aが平坦化膜21上に形成される。同時
に、上記の画素電極22aとは電気的に絶縁分離した状
態で、周辺部の薄膜トランジスタのドレインに接続する
配線17bを被覆する透明電極材料からなるシールド膜
22bが平坦化膜21上に形成される。このように、画
素部において画素電極22aを構成する透明電極材料を
パターニングする際に、周辺部の薄膜トランジスタのド
レインに接続する配線17bを被覆するように当該透明
電極材料を残すことで、シールド膜22bを形成する点
に本実施形態の特徴がある。
Next, as shown in FIG. 14, after an insulating film made of, for example, silicon oxide is deposited on the entire surface of the substrate, the surface of the insulating film is flattened to form a flattening film 21. Subsequently, a transparent electrode material such as an ITO film is deposited on the entire surface of the substrate, and then the transparent electrode material is etched using the resist film patterned into a predetermined shape as a mask. Thus, in the pixel portion, the pixel electrode 22a is formed on the flattening film 21 with the transparent electrode material. At the same time, a shield film 22b made of a transparent electrode material that covers the wiring 17b connected to the drain of the thin film transistor in the peripheral portion is formed on the flattening film 21 while being electrically isolated from the pixel electrode 22a. . As described above, when the transparent electrode material forming the pixel electrode 22a is patterned in the pixel portion, the transparent electrode material is left so as to cover the wiring 17b connected to the drain of the thin film transistor in the peripheral portion. This embodiment is characterized in that

【0067】次に、透明絶縁基板10をダイシングした
後、図15に示すように、画素部における平坦化膜21
および画素電極22a上に印刷法によりポリイミド等か
らなる配向膜23を形成する。続いて、この配向膜23
上で、フェルトや木綿等のラビング布が巻き付けられた
ローラを回転させるとともに、テーブルに置かれた透明
絶縁基板10をローラとの接触を保ちながらローラ回転
方向と逆行する方法に移動させる。
Next, after dicing the transparent insulating substrate 10, as shown in FIG. 15, the flattening film 21 in the pixel portion is formed.
An alignment film 23 made of polyimide or the like is formed on the pixel electrode 22a by a printing method. Then, this alignment film 23
Above, the roller around which a rubbing cloth such as felt or cotton is wound is rotated, and the transparent insulating substrate 10 placed on the table is moved in a direction reverse to the roller rotation direction while keeping contact with the roller.

【0068】このラビング処理において、透明絶縁基板
10の周辺部における平坦化膜21およびシールド膜2
2b上にもローラが接触し、当該平坦化膜21等をロー
ラが擦ることにより発生した静電気は、このシールド膜
22bに蓄積されることとなる。このようにして、画素
部における配向膜23は、ラビングによる配向膜の延伸
によって、配向膜分子の長軸方向が一定に揃うこととな
る。
In this rubbing process, the flattening film 21 and the shield film 2 in the peripheral portion of the transparent insulating substrate 10 are formed.
The roller also comes into contact with 2b, and static electricity generated by the roller rubbing the flattening film 21 and the like is accumulated in the shield film 22b. In this way, the alignment film 23 in the pixel portion has the long axis direction of the alignment film molecules aligned uniformly by stretching the alignment film by rubbing.

【0069】以降の工程としては、第1実施形態と同様
に、共通電位をとるための例えばITOからなる透明な
対向電極25が表面に形成され、かつ、当該対向電極2
5上に配向膜25を形成してラビング処理を行った、例
えば、無アルカリガラス基板あるいは石英基板からなる
透明な対向基板24を、透明絶縁基板10の画素トラン
ジスタ41等を形成した面に対向させてシールする。
In the subsequent steps, as in the first embodiment, a transparent counter electrode 25 made of, for example, ITO for taking a common potential is formed on the surface, and the counter electrode 2 is formed.
An alignment film 25 is formed on the substrate 5 and subjected to a rubbing treatment, and a transparent counter substrate 24 made of, for example, a non-alkali glass substrate or a quartz substrate is made to face the surface of the transparent insulating substrate 10 on which the pixel transistors 41 and the like are formed. And seal.

【0070】続いて、透明絶縁基板10上の配向膜23
と、対向基板24上の配向膜26との間に液晶を注入し
た後、封止して、液晶層27を形成する。注入された液
晶は、液晶分子と配向膜分子の長軸方向が揃ってエネル
ギー的に安定した状態となる等の効果によって、液晶分
子が所定の配向状態となる。
Subsequently, the alignment film 23 on the transparent insulating substrate 10 is formed.
A liquid crystal is injected between the substrate and the alignment film 26 on the counter substrate 24 and then sealed to form a liquid crystal layer 27. In the injected liquid crystal, the liquid crystal molecules have a predetermined alignment state due to the effect that the long axis directions of the liquid crystal molecules and the alignment film molecules are aligned and are in an energy stable state.

【0071】その後、シールド膜22bを例えば接地電
位(GND)に固定することにより、先のラビング処理
においてシールド膜22bに蓄積した電気を除電する。
なお、シールド膜22bを電源電位に固定することによ
って蓄積した電気を除電してもよい。以上のようにし
て、図12に示される透過型の液晶表示装置が作製され
る。
After that, the shield film 22b is fixed to, for example, the ground potential (GND) to eliminate the electricity accumulated in the shield film 22b in the previous rubbing process.
The accumulated electricity may be removed by fixing the shield film 22b to the power supply potential. As described above, the transmissive liquid crystal display device shown in FIG. 12 is manufactured.

【0072】以上のように、本実施形態では、画素電極
を構成する透明電極材料をパターニングする際に、周辺
部の薄膜トランジスタのドレインに接続する配線17b
を被覆するシールド膜22bを形成することにより、ラ
ビング処理において、透明絶縁基板10の周辺部におけ
る平坦化膜21およびシールド膜22b上にもローラが
接触し、当該平坦化膜21およびシールド膜22bをロ
ーラが擦ることにより静電気が発生した場合において
も、当該静電気はシールド膜22bに蓄積され、周辺回
路の薄膜トランジスタに接続する配線17bへ蓄積され
るのを防止している。そして、その後に、シールド膜2
2bを接地電位等に固定することによって、先のラビン
グ処理によってシールド膜22bに蓄積された電気は除
電される。
As described above, in this embodiment, when patterning the transparent electrode material forming the pixel electrode, the wiring 17b connected to the drain of the thin film transistor in the peripheral portion.
By forming the shield film 22b covering the above, the roller also comes into contact with the flattening film 21 and the shield film 22b in the peripheral portion of the transparent insulating substrate 10 in the rubbing process, and the flattening film 21 and the shield film 22b are removed. Even if static electricity is generated by rubbing the roller, the static electricity is prevented from being accumulated in the shield film 22b and accumulated in the wiring 17b connected to the thin film transistor of the peripheral circuit. Then, after that, the shield film 2
By fixing 2b to the ground potential or the like, the electricity accumulated in the shield film 22b by the previous rubbing treatment is eliminated.

【0073】従って、周辺回路を構成する薄膜トランジ
スタに接続する配線のうち、特に、相対的に長い配線の
上層に、上述したシールド膜22bを形成することによ
り、ラビング処理の際に発生する静電気による、周辺回
路を構成する薄膜トランジスタの破壊を防止することが
できる。
Therefore, by forming the above-mentioned shield film 22b in the upper layer of the relatively long wiring among the wirings connected to the thin film transistors forming the peripheral circuit, the static electricity generated during the rubbing process causes It is possible to prevent the thin film transistors forming the peripheral circuit from being destroyed.

【0074】本発明は、上記の実施形態の説明に限定さ
れない。例えば、本実施形態においては、一例として周
辺回路を構成する薄膜トランジスタのうちの、水平スイ
ッチを構成するトランスファゲートのドレインに接続す
る配線の上層にシールド膜を形成する例について説明し
たが、これに限られるものでなく、周辺回路を構成する
薄膜トランジスタに接続する相対的に長い配線の上層に
シールド膜を形成することにより、同様の効果を得るこ
とができる。
The present invention is not limited to the above description of the embodiments. For example, in the present embodiment, an example in which the shield film is formed in the upper layer of the wiring connected to the drain of the transfer gate forming the horizontal switch among the thin film transistors forming the peripheral circuit has been described as an example. However, the same effect can be obtained by forming a shield film in the upper layer of a relatively long wiring connected to the thin film transistor that constitutes the peripheral circuit.

【0075】また、例えば、本実施形態では、画素部の
遮光膜および画素電極を形成するプロセスと同時に、当
該遮光膜を構成する遮光材料、画素電極を構成する透明
電極材料によりシールド膜を形成することとしたが、こ
れに限られるものでなく、例えば、画素部および周辺部
における薄膜トランジスタを形成する以降の工程で、導
電性材料を使用するプロセスがあれば同様にしてパター
ニングする際に、これをシールド膜の材料として使用す
ることができ、また、工程数は増加するが、別工程でシ
ールド膜を形成してもよい。
Further, for example, in the present embodiment, at the same time as the process of forming the light-shielding film and the pixel electrode of the pixel portion, the shield film is formed by the light-shielding material forming the light-shielding film and the transparent electrode material forming the pixel electrode. However, the present invention is not limited to this. For example, in the subsequent steps of forming the thin film transistor in the pixel portion and the peripheral portion, if there is a process using a conductive material, when patterning it in the same manner, Although it can be used as a material for the shield film and the number of steps is increased, the shield film may be formed in another step.

【0076】また、本実施形態においては、透過型の液
晶表示装置を例に説明したが、これに限られるものでな
く、例えば、反射型の液晶表示装置の製造方法において
も同様に適用することができる。その他、本発明の要旨
を逸脱しない範囲で、種々の変更が可能である。
Further, in the present embodiment, the transmissive liquid crystal display device has been described as an example, but the present invention is not limited to this, and is similarly applied to a manufacturing method of a reflective liquid crystal display device. You can Besides, various modifications can be made without departing from the scope of the present invention.

【0077】[0077]

【発明の効果】本発明によれば、ラビング処理において
発生する静電気により周辺回路の破壊を防止することが
できる。
According to the present invention, it is possible to prevent the peripheral circuits from being destroyed by the static electricity generated in the rubbing process.

【図面の簡単な説明】[Brief description of drawings]

【図1】本実施形態に係る液晶表示装置の液晶パネルに
おける一構成例を示す図である。
FIG. 1 is a diagram showing a configuration example of a liquid crystal panel of a liquid crystal display device according to an embodiment.

【図2】周辺回路の水平スイッチの一つを構成するトラ
ンスファゲートの平面図である。
FIG. 2 is a plan view of a transfer gate that constitutes one of horizontal switches of a peripheral circuit.

【図3】図3(a)は第1実施形態に係る液晶表示装置
の画素部における断面図であり、図3(b)は図2のA
−A’線における断面図である。
3A is a sectional view of a pixel portion of the liquid crystal display device according to the first embodiment, and FIG. 3B is a sectional view of FIG.
It is sectional drawing in the -A 'line.

【図4】第1および第2実施形態に係る液晶表示装置の
製造方法を説明するための工程断面図であって、活性層
の形成後を示すものである。
FIG. 4 is a process cross-sectional view for explaining the method for manufacturing the liquid crystal display device according to the first and second embodiments, showing the state after the formation of the active layer.

【図5】第1および第2実施形態に係る液晶表示装置の
製造方法を説明するための工程断面図であって、ゲート
電極の形成後を示すものである。
FIG. 5 is a process cross-sectional view for explaining the manufacturing method of the liquid crystal display device according to the first and second embodiments, showing a state after the gate electrode is formed.

【図6】第1および第2実施形態に係る液晶表示装置の
製造方法を説明するための工程断面図であって、配線形
成後を示すものである。
FIG. 6 is a process cross-sectional view for explaining the method for manufacturing the liquid crystal display device according to the first and second embodiments, showing the state after the wiring is formed.

【図7】第1および第2実施形態に係る液晶表示装置の
製造方法を説明するための工程断面図であって、窒化シ
リコン膜の形成後を示すものである。
FIG. 7 is a process cross-sectional view for explaining the method for manufacturing the liquid crystal display device according to the first and second embodiments, showing the state after the formation of the silicon nitride film.

【図8】第1および第2実施形態に係る液晶表示装置の
製造方法を説明するための工程断面図であって、遮光材
料の堆積後を示すものである。
FIG. 8 is a process cross-sectional view for explaining the manufacturing method of the liquid crystal display device according to the first and second embodiments, showing a state after the deposition of the light shielding material.

【図9】第1実施形態に係る液晶表示装置の製造方法を
説明するための工程断面図であって、遮光膜およびシー
ルド膜の形成後を示すものである。
FIG. 9 is a process cross-sectional view for explaining the method for manufacturing the liquid crystal display device according to the first embodiment, showing a state after the light-shielding film and the shield film have been formed.

【図10】第1実施形態に係る液晶表示装置の製造方法
を説明するための工程断面図であって、画素電極の形成
後を示すものである。
FIG. 10 is a process cross-sectional view for explaining the manufacturing method of the liquid crystal display device according to the first embodiment, showing a state after the pixel electrode is formed.

【図11】第1実施形態に係る液晶表示装置の製造方法
を説明するための工程断面図であって、配向膜の形成後
を示すものである。
FIG. 11 is a process cross-sectional view for explaining the method for manufacturing the liquid crystal display device according to the first embodiment, showing a state after the formation of the alignment film.

【図12】図12(a)は第2実施形態に係る液晶表示
装置の画素部における断面図であり、図12(b)は図
2のA−A’線における断面図である。
12A is a sectional view of a pixel portion of a liquid crystal display device according to a second embodiment, and FIG. 12B is a sectional view taken along the line AA ′ of FIG.

【図13】第2実施形態に係る液晶表示装置の製造方法
を説明するための工程断面図であって、遮光膜の形成後
を示すものである。
FIG. 13 is a process cross-sectional view for explaining the manufacturing method of the liquid crystal display device according to the second embodiment, which shows a state after the formation of the light shielding film.

【図14】第2実施形態に係る液晶表示装置の製造方法
を説明するための工程断面図であって、画素電極および
シールド膜の形成後を示すものである。
FIG. 14 is a process cross-sectional view for explaining the method for manufacturing the liquid crystal display device according to the second embodiment, showing the state after the pixel electrode and the shield film are formed.

【図15】第2実施形態に係る液晶表示装置の製造方法
を説明するための工程断面図であって、配向膜の形成後
を示すものである。
FIG. 15 is a process cross-sectional view for explaining the method for manufacturing the liquid crystal display device according to the second embodiment, showing the state after the formation of the alignment film.

【図16】従来例の液晶表示装置の製造における問題点
を説明するための図である。
FIG. 16 is a diagram for explaining a problem in manufacturing a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

1…液晶パネル、2…Hシフトレジスタ、3…Vシフト
レジスタ、4…画素部、5…水平スイッチ部、5−1,
5−2,5−3,5−4…水平スイッチ、10…透明絶
縁基板、11…導電性遮光膜、12…第1の絶縁膜、1
3a,13b…活性層、14a,14b…第2の絶縁
膜、15a…ゲート配線、15b,15d…ゲート電
極、15c…シリコン電極、16…第3の絶縁膜、17
a…データ線、17b,17c…配線、18…第4の絶
縁膜、19a,19b…窒化シリコン膜、20a…遮光
膜、20b…シールド膜、21…平坦化膜、22a…画
素電極、22b…シールド膜、23…配向膜、24…対
向基板、25…対向電極、26…配向膜、27…液晶
層、41…画素トランジスタ、42…液晶セル、n−T
r…nチャネルトランジスタ、p−Tr…pチャネルト
ランジスタ。
1 ... Liquid crystal panel, 2 ... H shift register, 3 ... V shift register, 4 ... Pixel part, 5 ... Horizontal switch part, 5-1
5-2, 5-3, 5-4 ... Horizontal switch, 10 ... Transparent insulating substrate, 11 ... Conductive light-shielding film, 12 ... First insulating film, 1
3a, 13b ... Active layer, 14a, 14b ... Second insulating film, 15a ... Gate wiring, 15b, 15d ... Gate electrode, 15c ... Silicon electrode, 16 ... Third insulating film, 17
a ... Data line, 17b, 17c ... Wiring, 18 ... Fourth insulating film, 19a, 19b ... Silicon nitride film, 20a ... Light shielding film, 20b ... Shield film, 21 ... Flattening film, 22a ... Pixel electrode, 22b ... Shield film, 23 ... Alignment film, 24 ... Counter substrate, 25 ... Counter electrode, 26 ... Alignment film, 27 ... Liquid crystal layer, 41 ... Pixel transistor, 42 ... Liquid crystal cell, nT
r ... n-channel transistor, p-Tr ... p-channel transistor.

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/30 338 G09F 9/30 338 5F110 9/35 9/35 5G435 H01L 29/786 H01L 29/78 623A Fターム(参考) 2H089 LA24 NA24 QA16 TA04 TA09 TA13 2H090 HB03X HB08Y JB02 LA04 LA05 MB01 MB03 2H091 FC07 GA01 GA06 GA13 LA07 2H092 GA29 JA24 JA41 JA46 JB58 KA04 KA05 NA14 PA01 PA02 PA09 5C094 AA25 AA42 AA43 AA48 BA03 BA43 CA19 DA09 DA13 DB01 DB04 EA04 EA05 EA10 ED15 FA01 FA02 FB12 FB14 FB15 5F110 AA22 BB02 BB04 CC02 DD02 DD03 DD13 DD14 EE09 FF02 FF03 GG02 GG13 GG15 HL03 NN03 NN24 NN25 NN44 NN45 NN46 NN72 NN73 QQ19 QQ23 5G435 AA14 AA16 AA17 BB12 CC09 EE37 FF05 FF13 GG32 HH12 HH13 HH14 KK05 Front page continuation (51) Int.Cl. 7 Identification code FI theme code (reference) G09F 9/30 338 G09F 9/30 338 5F110 9/35 9/35 5G435 H01L 29/786 H01L 29/78 623A F term ( reference) 2H089 LA24 NA24 QA16 TA04 TA09 TA13 2H090 HB03X HB08Y JB02 LA04 LA05 MB01 MB03 2H091 FC07 GA01 GA06 GA13 LA07 2H092 GA29 JA24 JA41 JA46 JB58 KA04 KA05 NA14 PA01 PA02 PA09 5C094 AA25 AA42 AA43 AA48 BA03 BA43 CA19 DA09 DA13 DB01 DB04 EA04 EA05 EA10 ED15 FA01 FA02 FB12 FB14 FB15 5F110 AA22 BB02 BB04 CC02 DD02 DD03 DD13 DD14 EE09 FF02 FF03 GG02 GG13 GG15 HL03 NN03 NN24 NN25 NN44 NN45 NN46 NN46 NN46 NN72 NN72 NN72 QQ19 QQ23 5G435 AA14 A16

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】スイッチング素子として薄膜トランジスタ
を有する画素部と、少なくとも一部が薄膜トランジスタ
により形成され、前記画素部に対して画素信号を書き込
む周辺回路を有する周辺部とに区画された基板を有し、
前記基板の少なくとも前記画素部に形成された配向膜を
介して液晶層が保持された液晶表示装置であって、 前記周辺部における前記周辺回路の上層に、発生した静
電気を逃がす導電性のシールド膜を有する液晶表示装
置。
1. A substrate including a pixel portion having a thin film transistor as a switching element and a peripheral portion at least a part of which is formed of the thin film transistor and having a peripheral circuit for writing a pixel signal to the pixel portion.
A liquid crystal display device in which a liquid crystal layer is held via an alignment film formed in at least the pixel portion of the substrate, wherein a conductive shield film for discharging generated static electricity is provided in an upper layer of the peripheral circuit in the peripheral portion. A liquid crystal display device having.
【請求項2】前記シールド膜は、一定電位に固定されて
いる請求項1記載の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein the shield film is fixed at a constant potential.
【請求項3】前記シールド膜は、少なくとも前記周辺部
に形成された前記薄膜トランジスタに接続する配線層の
上層に形成されている請求項1記載の液晶表示装置。
3. The liquid crystal display device according to claim 1, wherein the shield film is formed at least in an upper layer of a wiring layer connected to the thin film transistor formed in the peripheral portion.
【請求項4】スイッチング素子として薄膜トランジスタ
を有する画素部と、少なくとも一部が薄膜トランジスタ
により形成され、前記画素部に対して画素信号を書き込
む周辺回路を有する周辺部とに区画された基板を有し、
前記基板の少なくとも前記画素部に配向膜を形成して、
当該配向膜上に液晶層を形成する液晶表示装置の製造方
法であって、 前記周辺回路を形成した後、前記配向膜を形成する前
に、前記周辺部における前記周辺回路の上層に、導電性
のシールド膜を形成する工程と、 前記配向膜を形成した後に、前記配向膜にラビング処理
を施す工程とを有する液晶表示装置の製造方法。
4. A substrate which is partitioned into a pixel portion having a thin film transistor as a switching element and a peripheral portion having at least a part formed of the thin film transistor and having a peripheral circuit for writing a pixel signal to the pixel portion,
An alignment film is formed on at least the pixel portion of the substrate,
A method of manufacturing a liquid crystal display device, comprising forming a liquid crystal layer on the alignment film, comprising: forming a conductive film on the peripheral circuit upper layer in the peripheral portion after forming the peripheral circuit and before forming the alignment film. 2. A method of manufacturing a liquid crystal display device, comprising: the step of forming the shield film of 1 .; and the step of subjecting the alignment film to a rubbing treatment after forming the alignment film.
【請求項5】前記ラビング処理を施す工程の後、前記シ
ールド膜を一定電位に固定して前記ラビング処理の際に
前記シールド膜に蓄積された電気を除電する工程をさら
に有する請求項4記載の液晶表示装置の製造方法。
5. The method according to claim 4, further comprising a step of fixing the shield film at a constant potential after the step of performing the rubbing process to eliminate the electricity accumulated in the shield film during the rubbing process. Liquid crystal display device manufacturing method.
【請求項6】透明絶縁基板の画素部および周辺部に、薄
膜トランジスタを形成する工程と、 前記透明絶縁基板の前記画素部および前記周辺部に導電
膜を形成する工程と、 前記導電膜をパターニングして、前記画素部における前
記薄膜トランジスタを遮光する遮光膜を形成し、かつ、
前記周辺部にシールド膜を形成する工程と、 前記透明絶縁基板の少なくとも前記画素部における前記
遮光膜の上層に、配向膜を形成する工程と、 前記配向膜にラビング処理を施す工程と、 配向膜が形成された対向基板と前記透明絶縁基板とを対
向させ、前記透明絶縁基板上の前記配向膜と前記対向基
板上の配向膜との間に液晶を注入して封止する工程とを
有する液晶表示装置の製造方法。
6. A step of forming a thin film transistor in a pixel portion and a peripheral portion of a transparent insulating substrate; a step of forming a conductive film in the pixel portion and the peripheral portion of the transparent insulating substrate; and patterning the conductive film. A light-shielding film that shields the thin film transistor in the pixel portion, and
A step of forming a shield film on the peripheral portion, a step of forming an alignment film on the light shielding film in at least the pixel portion of the transparent insulating substrate, a step of subjecting the alignment film to a rubbing treatment, and an alignment film And a liquid crystal is injected between the alignment film on the transparent insulating substrate and the alignment film on the counter substrate to seal the liquid crystal. Manufacturing method of display device.
【請求項7】前記液晶を注入して封止する工程の後に、
前記シールド膜を一定電位に固定して前記ラビング処理
の際に前記シールド膜に蓄積された電気を除電する工程
をさらに有する請求項6記載の液晶表示装置の製造方
法。
7. After the step of injecting and sealing the liquid crystal,
7. The method for manufacturing a liquid crystal display device according to claim 6, further comprising a step of fixing the shield film at a constant potential to remove electricity accumulated in the shield film during the rubbing treatment.
【請求項8】透明絶縁基板の画素部および周辺部に、薄
膜トランジスタを形成する工程と、 前記透明絶縁基板の前記画素部における前記薄膜トラン
ジスタの上層に、遮光膜を形成する工程と、 前記透明絶縁基板の前記画素部および前記周辺部に透明
導電膜を形成する工程と、 前記透明導電膜をパターニングして、前記画素部に画素
電極を形成し、かつ、前記周辺部にシールド膜を形成す
る工程と、 前記透明絶縁基板の少なくとも前記画素部における前記
画素電極の上層に、配向膜を形成する工程と、 前記配向膜にラビング処理を施す工程と、 配向膜が形成された対向基板と前記透明絶縁基板とを対
向させ、前記透明絶縁基板上の前記配向膜と前記対向基
板上の前記配向膜との間に液晶を注入して封止する工程
とを有する液晶表示装置の製造方法。
8. A step of forming a thin film transistor in a pixel portion and a peripheral portion of a transparent insulating substrate; a step of forming a light shielding film on an upper layer of the thin film transistor in the pixel portion of the transparent insulating substrate; A step of forming a transparent conductive film on the pixel portion and the peripheral portion, and a step of patterning the transparent conductive film to form a pixel electrode on the pixel portion and a shield film on the peripheral portion. A step of forming an alignment film on at least an upper layer of the pixel electrode in the pixel portion of the transparent insulating substrate; a step of subjecting the alignment film to a rubbing treatment; and a counter substrate having the alignment film formed thereon and the transparent insulating substrate. And a liquid crystal is injected between the alignment film on the transparent insulating substrate and the alignment film on the counter substrate to seal the liquid crystal display device. Method.
【請求項9】前記液晶を注入して封止する工程の後に、
前記シールド膜を一定電位に固定して前記ラビング処理
の際に前記シールド膜に蓄積された電気を除電する工程
をさらに有する請求項8記載の液晶表示装置の製造方
法。
9. After the step of injecting and sealing the liquid crystal,
9. The method of manufacturing a liquid crystal display device according to claim 8, further comprising a step of fixing the shield film at a constant potential to remove electricity accumulated in the shield film during the rubbing process.
JP2002049856A 2002-02-26 2002-02-26 Liquid crystal display device and manufacturing method thereof Pending JP2003248239A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002049856A JP2003248239A (en) 2002-02-26 2002-02-26 Liquid crystal display device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002049856A JP2003248239A (en) 2002-02-26 2002-02-26 Liquid crystal display device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2003248239A true JP2003248239A (en) 2003-09-05

Family

ID=28662264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002049856A Pending JP2003248239A (en) 2002-02-26 2002-02-26 Liquid crystal display device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2003248239A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005316001A (en) * 2004-04-27 2005-11-10 Sony Corp Liquid crystal display device and projection display device
JP2008032780A (en) * 2006-07-26 2008-02-14 Seiko Epson Corp Electro-optical device manufacturing method, electro-optical device, and electronic apparatus
CN107664891A (en) * 2017-10-26 2018-02-06 京东方科技集团股份有限公司 A kind of array base palte, its preparation method, display panel and display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005316001A (en) * 2004-04-27 2005-11-10 Sony Corp Liquid crystal display device and projection display device
JP2008032780A (en) * 2006-07-26 2008-02-14 Seiko Epson Corp Electro-optical device manufacturing method, electro-optical device, and electronic apparatus
CN107664891A (en) * 2017-10-26 2018-02-06 京东方科技集团股份有限公司 A kind of array base palte, its preparation method, display panel and display device

Similar Documents

Publication Publication Date Title
JP6423980B2 (en) Liquid crystal display
KR100442898B1 (en) LCD and its manufacturing method
US6337235B1 (en) Semiconductor device and manufacturing method thereof
US20080174710A1 (en) Capacitor, semiconductor device and manufacturing method thereof
JP4179800B2 (en) Display device and manufacturing method thereof
KR101086487B1 (en) Poly thin film transistor substrate and manufacturing method thereof
US7408534B2 (en) Reflective type semiconductor display device
JP2000022004A (en) Nonvolatile memory and semiconductor device
JPH10268361A (en) Liquid crystal display device and its manufacture
JP2003344866A5 (en)
JP4537526B2 (en) Liquid crystal display device and driving method thereof
US7537972B2 (en) Semiconductor device and method of manufacturing the same
JP2003050400A (en) Active matrix type liquid crystal display device and manufacturing method thereof
JP4476892B2 (en) Method for manufacturing polysilicon liquid crystal display device
JP2003248239A (en) Liquid crystal display device and manufacturing method thereof
JP2000022094A (en) Semiconductor device
JPH0611729A (en) Liquid crystal display device and manufacturing method thereof
JP4641586B2 (en) Method for manufacturing semiconductor device
JP4062825B2 (en) Manufacturing method of electro-optical device
JP4544242B2 (en) Display device
JP2737757B2 (en) Liquid crystal device
JP2001028439A (en) Method of manufacturing thin film transistor and method of manufacturing electro-optical device, and thin film transistor and electro-optical device manufactured by these
JPS636529A (en) Manufacture of active martrix type liquid crystal display device
JPH08101406A (en) Active matrix panel