[go: up one dir, main page]

JP2003124510A - Semiconductor light emitting device and method of manufacturing semiconductor light emitting device - Google Patents

Semiconductor light emitting device and method of manufacturing semiconductor light emitting device

Info

Publication number
JP2003124510A
JP2003124510A JP2001311031A JP2001311031A JP2003124510A JP 2003124510 A JP2003124510 A JP 2003124510A JP 2001311031 A JP2001311031 A JP 2001311031A JP 2001311031 A JP2001311031 A JP 2001311031A JP 2003124510 A JP2003124510 A JP 2003124510A
Authority
JP
Japan
Prior art keywords
layer
light emitting
emitting device
semiconductor light
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001311031A
Other languages
Japanese (ja)
Other versions
JP3985488B2 (en
Inventor
Tsuyoshi Biwa
剛志 琵琶
Hiroyuki Okuyama
浩之 奥山
Masato Doi
正人 土居
Toyoji Ohata
豊治 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001311031A priority Critical patent/JP3985488B2/en
Publication of JP2003124510A publication Critical patent/JP2003124510A/en
Application granted granted Critical
Publication of JP3985488B2 publication Critical patent/JP3985488B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 選択成長により活性層が傾斜結晶面に平行な
面内に形成される半導体発光素子及び半導体発光素子の
製造方法において、傾斜結晶面に形成される活性層を挟
む導電型層からの不純物の拡散を防ぎ、活性層の劣化を
防止することができ、さらに発光効率が良い半導体発光
素子及び半導体発光素子の製造方法を提供することを目
的とする 【解決手段】 選択成長により傾斜結晶面に平行な面内
に形成される活性層及び導電型層において、活性層に近
接して形成されるアンドープ結晶層により導電型層から
活性層へ拡散する不純物を遮断することができ、導電型
層に多くの不純物をドープして発光効率を高めることが
できる。また、活性層と導電型層との界面において発生
するリーク電流を防止することができ、活性層の劣化す
るのを回避することができる。
(57) Abstract: In a semiconductor light emitting device and a method for manufacturing a semiconductor light emitting device in which an active layer is formed in a plane parallel to an inclined crystal plane by selective growth, an active layer formed on the inclined crystal plane is sandwiched. An object of the present invention is to provide a semiconductor light emitting device and a method for manufacturing a semiconductor light emitting device, which can prevent diffusion of impurities from a conductive type layer, prevent deterioration of an active layer, and have high luminous efficiency. In the active layer and the conductive type layer formed in the plane parallel to the inclined crystal plane by the growth, the impurity diffused from the conductive type layer to the active layer can be blocked by the undoped crystal layer formed close to the active layer. As a result, the conductivity type layer can be doped with a large number of impurities, so that the luminous efficiency can be increased. Further, it is possible to prevent a leak current generated at the interface between the active layer and the conductive type layer, and to avoid deterioration of the active layer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体発光素子及び
半導体発光素子の製造方法に関し、特に、窒化物系化合
物半導体を用いた半導体発光素子及び半導体発光素子の
製造方法において、基板主面に対して傾斜した傾斜結晶
面を有する結晶層に第一導電型層、活性層、及び第二導
電型層が傾斜結晶面に平行な面内に延在して形成される
半導体発光素子及び半導体発光素子の製造方法に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device and a method for manufacturing the semiconductor light emitting device, and more particularly, to a semiconductor light emitting device using a nitride compound semiconductor and a method for manufacturing the semiconductor light emitting device with respect to a main surface of a substrate. A semiconductor light emitting device and a semiconductor light emitting device in which a first conductivity type layer, an active layer, and a second conductivity type layer extend in a plane parallel to a tilted crystal plane in a crystal layer having a tilted tilted crystal plane. The present invention relates to a manufacturing method.

【0002】[0002]

【従来の技術】従来、窒化物系化合物半導体を用いた半
導体発光素子は、サファイア基板上に低温バッファ層を
形成し、この上に例えば、シリコンドープのGaNから
なるn側コンタクト層を形成し、シリコンドープのGa
Nからなるn側クラッド層、シリコンドープのInGa
Nからなる活性層、マグネシウムドープのAlGaNか
らなるp側クラッド層、マグネシウムドープのGaNか
らなるp側コンタクト層などを積層して形成される。
2. Description of the Related Art Conventionally, in a semiconductor light emitting device using a nitride compound semiconductor, a low temperature buffer layer is formed on a sapphire substrate, and an n-side contact layer made of, for example, silicon-doped GaN is formed thereon. Ga of silicon dope
N-side cladding layer made of N, silicon-doped InGa
It is formed by laminating an active layer made of N, a p-side cladding layer made of magnesium-doped AlGaN, a p-side contact layer made of magnesium-doped GaN, and the like.

【0003】このような構造を有する半導体発光素子
は、450nmから530nmを含む青色、緑色用発光
ダイオードとして製品化されて量産されており、大型デ
ィスプレイなどの種々の応用装置に用いられている。そ
して、個々の半導体発光素子の発光出力を高め応用装置
の輝度を向上させるために、半導体発光素子のクラッド
層にドープする不純物濃度を高め応用装置の輝度を向上
させている。
The semiconductor light emitting device having such a structure is commercialized and mass-produced as a blue and green light emitting diode including 450 nm to 530 nm, and is used in various applied devices such as a large display. In order to increase the light emission output of each semiconductor light emitting device and improve the brightness of the applied device, the concentration of impurities doped in the cladding layer of the semiconductor light emitting device is increased to improve the brightness of the applied device.

【0004】サファイア基板上に窒化物系半導体を結晶
成長させる場合、通常はC面を主面とするサファイア基
板が使用される。窒化物系半導体層は基板主面と平行な
面内に延在して形成されるため、基板主面上に形成され
る活性層やそれを挟むクラッド層などの窒化物系半導体
層の表面もC面を有する。
When crystal-growing a nitride semiconductor on a sapphire substrate, a sapphire substrate having a C-plane as a main surface is usually used. Since the nitride-based semiconductor layer is formed so as to extend in a plane parallel to the main surface of the substrate, the surface of the nitride-based semiconductor layer such as the active layer formed on the main surface of the substrate and the cladding layers that sandwich the active layer are also formed. It has a C surface.

【0005】サファイア基板のC面上に選択成長させた
場合には、(1−101)面すなわちS面で囲まれた先
端の尖った形状の結晶層が形成される(例えば、特許公
報第2830814号の明細書段落0009参照)が、
電極形成に必要な平坦面が得られていないものとされ、
積極的に電子デバイスや発光デバイスとして利用されて
いる例はなく、さらなる選択成長から結晶構造の下地層
として利用されているに過ぎない。
When selectively grown on the C plane of a sapphire substrate, a crystal layer having a pointed shape surrounded by the (1-101) plane, that is, the S plane is formed (for example, Japanese Patent Publication No. 2830814). (See paragraph 0009 of the description of the issue),
It is assumed that the flat surface required for electrode formation has not been obtained,
There is no example in which it is positively used as an electronic device or a light emitting device, and it is merely used as an underlayer having a crystal structure from further selective growth.

【0006】[0006]

【発明が解決しようとする課題】しかし、半導体発光素
子の発光出力を向上させるためにクラッド層にドープす
る不純物の量を多くしすぎると、不純物が活性層に拡散
し易くなり、活性層の結晶品位を低下させ、活性層の劣
化を招く。
However, if the amount of impurities doped into the clad layer is increased too much in order to improve the light emission output of the semiconductor light emitting device, the impurities are likely to diffuse into the active layer, and the crystals of the active layer are apt to be diffused. It deteriorates the quality and deteriorates the active layer.

【0007】さらに、選択成長を用いて傾斜結晶面に平
行な面内に延在して結晶層が形成される半導体発光素子
の場合、クラッド層が傾斜結晶面を有する結晶層に形成
されるため、プレーナ型の半導体発光素子に比べてよ
り、より一層不純物が活性層に拡散し易くなる。
Further, in the case of a semiconductor light emitting device in which a crystal layer is formed by using selective growth to extend in a plane parallel to a tilted crystal plane, the cladding layer is formed in a crystal layer having a tilted crystal plane. As compared with the planar semiconductor light emitting device, the impurities are more likely to diffuse into the active layer.

【0008】そこで本発明は、選択成長を用いて活性層
が傾斜結晶面を有する結晶層に傾斜結晶面に平行な面内
に延在して形成される半導体発光素子及び半導体発光素
子の製造方法において、クラッド層から活性層へ不純物
が拡散するのを防ぎ、活性層の劣化を防止することがで
きる半導体発光素子及び半導体発光素子の製造方法を提
供することを目的とする。
Therefore, the present invention provides a semiconductor light emitting device in which an active layer is formed in a crystal layer having a tilted crystal plane by using selective growth so as to extend in a plane parallel to the tilted crystal face, and a method for manufacturing the semiconductor light emitting device. In the above, it is an object of the present invention to provide a semiconductor light emitting device and a method for manufacturing a semiconductor light emitting device, which can prevent impurities from diffusing from the cladding layer to the active layer and prevent deterioration of the active layer.

【0009】[0009]

【課題を解決するための手段】本発明における半導体発
光素子は、基板上に該基板の主面に対して傾斜した傾斜
結晶面を有する結晶層を形成し、前記傾斜結晶面に平行
な面内に延在する第一導電型層、活性層、及び第二導電
型層を前記結晶層に形成し、前記傾斜結晶面に平行な面
内に延在するアンドープ結晶層を前記活性層に近接して
前記結晶層に形成してなることを特徴とする。
In a semiconductor light emitting device according to the present invention, a crystal layer having a tilted crystal plane tilted with respect to a main surface of the substrate is formed on a substrate, and an in-plane surface parallel to the tilted crystal plane is formed. A first conductivity type layer, an active layer, and a second conductivity type layer extending in the crystal layer, and an undoped crystal layer extending in a plane parallel to the tilted crystal plane in proximity to the active layer. And is formed in the crystal layer.

【0010】基板主面に対して傾斜した傾斜結晶面を有
する結晶層に傾斜結晶面に平行な面内に延在して形成さ
れる活性層に近接してアンドープ結晶層を形成すること
により、結晶面の傾斜によって不純物が導電型層から活
性層へ拡散するのをアンドープ結晶層により防ぐことが
できる。特に、結晶層の最外層である第二導電型層から
活性層へ不純物が拡散するのを防ぐことができる。さら
に、導電型層から活性層へ拡散する不純物をアンドープ
結晶層により防止することができるため、活性層の結晶
品位を低下させず、活性層が不純物により劣化されない
半導体発光素子を形成することができる。
By forming an undoped crystal layer in the vicinity of an active layer formed extending in a plane parallel to the tilted crystal plane in the crystal layer having a tilted crystal plane tilted with respect to the principal surface of the substrate, The undoped crystal layer can prevent impurities from diffusing from the conductivity type layer to the active layer due to the inclination of the crystal plane. In particular, impurities can be prevented from diffusing from the second conductivity type layer, which is the outermost layer of the crystal layer, into the active layer. Furthermore, since impurities that diffuse from the conductivity type layer to the active layer can be prevented by the undoped crystal layer, it is possible to form a semiconductor light emitting device in which the crystal quality of the active layer is not deteriorated and the active layer is not deteriorated by the impurities. .

【0011】基板主面に対して傾斜した傾斜結晶面を有
する結晶層に傾斜結晶面に平行な面内に延在して活性層
が形成される半導体発光素子において、導電型層から活
性層への不純物の拡散が防止することができるため、導
電型層の不純物濃度を高めることができ、発光効率の高
い半導体発光素子を形成することができる。
In a semiconductor light emitting device in which an active layer is formed by extending in a plane parallel to a tilted crystal plane in a crystal layer having a tilted crystal plane tilted with respect to a main surface of a substrate, a conductive type layer is changed to an active layer. Since the diffusion of the impurities can be prevented, the impurity concentration of the conductive type layer can be increased, and a semiconductor light emitting element having high luminous efficiency can be formed.

【0012】本発明における半導体発光素子の製造方法
は、基板上に開口部を有するマスク層若しくは結晶種層
を形成する工程と、前記マスク層の開口部若しくは前記
結晶種層から前記基板の主面に対して傾斜した傾斜結晶
面を有する結晶層を選択的に形成する工程と、前記傾斜
結晶面に平行な面内に延在する第一導電型層、活性層、
及び第二導電型層を前記結晶層に形成する工程と、前記
傾斜結晶面に平行な面内に延在するアンドープ結晶層を
前記活性層に近接して前記結晶層に形成する工程とを有
することを特徴とする。
A method of manufacturing a semiconductor light emitting device according to the present invention comprises a step of forming a mask layer or a crystal seed layer having an opening on a substrate, and a step of forming the mask layer or the crystal seed layer from the opening of the mask layer or the crystal seed layer. A step of selectively forming a crystal layer having a tilted crystal plane inclined with respect to the first conductivity type layer extending in a plane parallel to the tilted crystal plane, an active layer,
And a step of forming a second conductivity type layer in the crystal layer, and a step of forming an undoped crystal layer extending in a plane parallel to the tilted crystal plane in the crystal layer close to the active layer. It is characterized by

【0013】基板主面に対して傾斜した傾斜結晶面を有
する結晶層に傾斜結晶面に平行な面内に延在して形成さ
れる活性層に近接してアンドープ結晶層を形成すること
により、結晶層の傾斜によって不純物が導電型層から活
性層へ拡散するのをアンドープ結晶層により防ぐことが
できる。特に、結晶層の最外層である第二導電型層から
活性層へ不純物が拡散するのを防ぐことができる。さら
に、導電型層から活性層へ拡散する不純物をアンドープ
結晶層により防止することができるため、活性層の結晶
品位を低下させず、活性層が不純物により劣化を防ぐこ
とができる。
By forming an undoped crystal layer in the vicinity of an active layer formed in a crystal layer having a tilted crystal plane tilted with respect to the main surface of the substrate and extending in a plane parallel to the tilted crystal plane, The undoped crystal layer can prevent impurities from diffusing from the conductivity type layer to the active layer due to the inclination of the crystal layer. In particular, impurities can be prevented from diffusing from the second conductivity type layer, which is the outermost layer of the crystal layer, into the active layer. Furthermore, since impurities that diffuse from the conductivity type layer to the active layer can be prevented by the undoped crystal layer, the active layer can be prevented from being deteriorated by impurities without lowering the crystal quality of the active layer.

【0014】基板主面に対して傾斜した傾斜結晶面を有
する結晶層に傾斜結晶面に平行な面内に延在して活性層
が形成される半導体発光素子において、導電型層から活
性層への不純物の拡散が防止することができるため、半
導体発光素子の導電型層の不純物濃度を高め、発光効率
を高めることができる。
In a semiconductor light emitting device in which an active layer is formed by extending in a plane parallel to a tilted crystal plane in a crystal layer having a tilted crystal plane tilted with respect to a main surface of a substrate, from a conductivity type layer to an active layer Since the diffusion of the impurities can be prevented, the impurity concentration of the conductive type layer of the semiconductor light emitting element can be increased and the luminous efficiency can be improved.

【0015】[0015]

【発明の実施の形態】本発明における半導体発光素子
は、基板上に基板の主面に対して傾斜した傾斜結晶面を
有する結晶層を形成し、傾斜結晶面に平行な面内に延在
する第一導電型層、活性層、及び第二導電型層を結晶層
に形成し、傾斜結晶面に平行な面内に延在するアンドー
プ結晶層を活性層に近接して結晶層に形成してなること
を特徴とする。
BEST MODE FOR CARRYING OUT THE INVENTION In a semiconductor light emitting device according to the present invention, a crystal layer having a tilted crystal plane tilted with respect to a principal surface of the substrate is formed on a substrate and extends in a plane parallel to the tilted crystal plane. A first conductivity type layer, an active layer, and a second conductivity type layer are formed in a crystal layer, and an undoped crystal layer extending in a plane parallel to a tilted crystal plane is formed in the crystal layer close to the active layer. It is characterized by

【0016】本発明において用いられる基板は、ウルツ
鉱型の化合物半導体層を形成し得るものであれば特に限
定されず、種々のものを使用できる。例示すると、サフ
ァイア(Al、A面、R面、C面を含む。)、S
iC(6H、4H、3Cを含む。)、GaN、Si、Z
nS、ZnO、AlN、LiMgO、LiGaO、G
aAs、MgAl、InAlGaNなどからなる
基板であり、好ましくはこれらの材料からなる六方晶系
基板または立方晶系基板であり、より好ましくは六方晶
系基板である。例えば、サファイア基板を用いる場合で
は、窒化ガリウム(GaN)系化合物半導体の材料を成
長させる場合に多く利用されているC面を主面としたサ
ファイア基板を用いることができる。この場合の基板主
面としてのC面は、5乃至6度の範囲で傾いた面方位を
含むS面に実質的に等価な面である。半導体装置の製造
に広く使用されているシリコン基板などを利用すること
も可能である。
The substrate used in the present invention is not particularly limited as long as it can form a wurtzite type compound semiconductor layer, and various substrates can be used. For example, sapphire (including Al 2 O 3 , A plane, R plane, and C plane), S
iC (including 6H, 4H, 3C), GaN, Si, Z
nS, ZnO, AlN, LiMgO, LiGaO 2 , G
A substrate made of aAs, MgAl 2 O 4 , InAlGaN, or the like, preferably a hexagonal substrate or a cubic substrate made of these materials, more preferably a hexagonal substrate. For example, when a sapphire substrate is used, it is possible to use a sapphire substrate having a C-plane as a main surface, which is often used when growing a gallium nitride (GaN) -based compound semiconductor material. In this case, the C-plane as the main surface of the substrate is substantially equivalent to the S-plane including the plane orientation inclined in the range of 5 to 6 degrees. It is also possible to use a silicon substrate or the like that is widely used for manufacturing semiconductor devices.

【0017】基板上に形成される結晶層は基板の主面に
対して傾斜した傾斜結晶面を有し、後述する基板の主面
に対して傾斜した傾斜結晶面に平行な面内に延在して第
一導電型層、活性層、及び第二導電型層を形成すること
ができる材料層であれば良く、特に限定されるものでは
ない。このような材料層は、後述の工程においてファセ
ット構造を形成することからウルツ鉱型の化合物半導体
層を選ぶことが好ましい。化合物半導体層としてはウル
ツ鉱型の結晶構造を有する窒化物系化合物半導体、Be
MgZnCdS系化合物半導体、およびBeMgZnC
dO系化合物半導体などが好ましい。窒化物系化合物半
導体からなる結晶層としては、例えばIII族系化合物
半導体を用いることができ、更には窒化ガリウム(Ga
N)系化合物半導体、窒化アルミニウム(AlN)系化
合物半導体、窒化インジウム(InN)系化合物半導
体、窒化インジウムガリウム(InGaN)系化合物半
導体、窒化アルミニウムガリウム(AlGaN)系化合
物半導体が好ましく、特に窒化ガリウム系化合物半導体
が好ましい。一例としては、サファイア基板上にアンド
ープのGaN層を形成し、その後でSiドープのGaN
層を形成しても良い。なお、本発明において、InGa
N、AlGaN、GaNなどは必ずしも、3元混晶の
み、2元混晶のみの窒化物系化合物半導体を指すのでは
なく、例えばInGaNでは、InGaNの作用を変化
させない範囲での微量のAl、その他の不純物を含んで
いても本発明の範囲であることはいうまでもない。また
本明細書中、窒化物とはB、Al、Ga、In、Taを
III族とし、V族にNを含む化合物を指し、全体の1
%以内若しくは1×1020cm以下の不純物の混入
を含む場合もある。
The crystal layer formed on the substrate has a tilted crystal plane tilted with respect to the principal surface of the substrate, and extends in a plane parallel to the tilted crystal plane tilted with respect to the principal surface of the substrate described later. There is no particular limitation as long as it is a material layer capable of forming the first conductivity type layer, the active layer, and the second conductivity type layer. As such a material layer, a wurtzite type compound semiconductor layer is preferably selected because a facet structure is formed in a step described later. As the compound semiconductor layer, a nitride-based compound semiconductor having a wurtzite crystal structure, Be
MgZnCdS compound semiconductor and BeMgZnC
A dO compound semiconductor or the like is preferable. As the crystal layer made of a nitride-based compound semiconductor, for example, a group III-based compound semiconductor can be used, and gallium nitride (Ga
N) -based compound semiconductors, aluminum nitride (AlN) -based compound semiconductors, indium nitride (InN) -based compound semiconductors, indium gallium nitride (InGaN) -based compound semiconductors, and aluminum gallium nitride (AlGaN) -based compound semiconductors are preferable, and gallium nitride-based compound semiconductors are particularly preferable. Compound semiconductors are preferred. As an example, an undoped GaN layer is formed on a sapphire substrate, and then Si-doped GaN is formed.
You may form a layer. In the present invention, InGa
N, AlGaN, GaN, etc. do not necessarily mean a ternary compound crystal-only nitride compound compound semiconductor. For InGaN, for example, a trace amount of Al within a range that does not change the action of InGaN, other Needless to say, the inclusion of the above impurities is within the scope of the present invention. In addition, in the present specification, a nitride refers to a compound in which B, Al, Ga, In, and Ta are group III and N is included in group V, and 1
% Or less than 1 × 10 20 cm 3 may be mixed in.

【0018】結晶層の成長方法としては、種々の気相成
長法を挙げることができ、例えば有機金属化合物気相成
長法(MOCVD(MOVPE)法)や分子線エピタキ
シー法(MBE法)などの気相成長法や、ハイドライド
気相成長法(HVPE法)などがある。その中でもMO
CVD法によると、迅速に結晶性の良いものが得られ
る。MOCVD法では、GaソースとしてTMG(トリ
メチルガリウム)、TEG(トリエチルガリウム)、A
lソースとしてはTMA(トリメチルアルミニウム)、
TEA(トリエチルアルミニウム)、Inソースとして
は、TMI(トリメチルインジウム)、TEI(トリエ
チルインジウム)などのアルキル金属化合物が多く使用
され、窒素源としてはアンモニア、ヒドラジンなどのガ
スが使用される。また、不純物ソースとしてはSiであ
ればシランガス、Geであればゲルマンガス、Mgであ
ればCp2Mg(シクロペンタジエニルマグネシウ
ム)、ZnであればDEZ(ジエチルジンク)などのガ
スが使用される。一般にMOVPE法では、これらのガ
スを加熱された基板の表面に供給して分解することによ
り、InAlGaN系化合物半導体をエピタキシャル成
長させることができる。
As a method for growing the crystal layer, various vapor phase epitaxy methods can be mentioned, for example, vapor phase epitaxy method (MOCVD (MOVPE) method) and molecular beam epitaxy method (MBE method). There are a phase growth method and a hydride vapor phase growth method (HVPE method). MO among them
According to the CVD method, a material with good crystallinity can be obtained quickly. In the MOCVD method, as a Ga source, TMG (trimethylgallium), TEG (triethylgallium), A
As the l source, TMA (trimethylaluminum),
Alkali metal compounds such as TMI (trimethylindium) and TEI (triethylindium) are often used as TEA (triethylaluminum) and In sources, and gases such as ammonia and hydrazine are used as nitrogen sources. As the impurity source, silane gas is used for Si, germane gas is used for Ge, Cp2Mg (cyclopentadienyl magnesium) is used for Mg, and DEZ (diethyl zinc) is used for Zn. Generally, in the MOVPE method, an InAlGaN-based compound semiconductor can be epitaxially grown by supplying these gases to the surface of a heated substrate and decomposing them.

【0019】結晶層を形成する前に下地成長層を基板上
に形成することが好ましく、この下地成長層は窒化ガリ
ウム層や窒化アルミニウム層などからなる。下地成長層
は低温バッファ層と高温バッファ層とを組み合わせて形
成しても良いし、バッファ層と結晶種として機能する結
晶種層とを組み合わせても良い。この下地成長層も結晶
層と同様に、種々の気相成長法で形成することができ、
例えば有機金属化合物気相成長法(MOVPE法)や分
子線エピタキシー法(MBE法)、ハライド気相成長法
(HVPE法)などの気相成長法を用いることができ
る。
It is preferable to form an undergrowth layer on the substrate before forming the crystal layer, and this undergrowth layer is composed of a gallium nitride layer, an aluminum nitride layer, or the like. The base growth layer may be formed by combining the low temperature buffer layer and the high temperature buffer layer, or may be formed by combining the buffer layer and the crystal seed layer that functions as a crystal seed. Like the crystal layer, this undergrowth layer can be formed by various vapor phase growth methods,
For example, a vapor phase growth method such as a metal organic compound vapor phase growth method (MOVPE method), a molecular beam epitaxy method (MBE method), or a halide vapor phase growth method (HVPE method) can be used.

【0020】結晶層の成長を低温バッファ層から始める
とマスク上にポリ結晶が析出し易いため、結晶種層を含
んでからその上に基板と異なる面を成長することで、さ
らに結晶性のよい結晶が成長できる。また、選択成長を
用いて結晶成長を行うには結晶種層がないとバッファ層
から形成するのであるが、バッファ層から選択成長を行
うと成長の阻害された成長しなくても良い部分に成長が
起こり易くなる。従って、結晶種層を用いることで、成
長が必要な領域に選択性良く結晶を成長させることがで
きることになる。
When the growth of the crystal layer is started from the low temperature buffer layer, polycrystals are likely to be deposited on the mask. Therefore, by including a crystal seed layer and then growing a different surface from the substrate, the crystallinity is further improved. Crystals can grow. In addition, in order to perform crystal growth using selective growth, a crystal seed layer is formed from a buffer layer, but when selective growth is performed from the buffer layer, growth is hindered in the part where growth does not have to occur. Is more likely to occur. Therefore, by using the crystal seed layer, it is possible to grow the crystal with good selectivity in the region where the growth is required.

【0021】バッファ層を形成することにより基板と窒
化物系化合物半導体の格子不整合を緩和することができ
るが、窒化物系化合物半導体と格子定数の近い基板や格
子定数が一致する基板を用いる場合にはバッファ層を形
成せずに窒化物系化合物半導体を成長させることもあ
る。例えば、SiC上にはAlNを低温でないバッファ
層をつけることもあり、Si基板上にはAlN、GaN
を低温にせずにバッファ層として成長することもある。
このように低温でないバッファ層を形成しても良質のG
aNを形成することができる。また、GaN基板を使用
する場合のように、バッファ層を特に設けないこともあ
る。
The formation of the buffer layer can alleviate the lattice mismatch between the substrate and the nitride-based compound semiconductor, but when using a substrate having a lattice constant close to that of the nitride-based compound semiconductor or a substrate having a matching lattice constant. In some cases, a nitride-based compound semiconductor may be grown without forming a buffer layer. For example, a buffer layer of AlN not at low temperature may be formed on SiC, and AlN or GaN may be formed on a Si substrate.
May grow as a buffer layer without lowering the temperature.
Even if a buffer layer that is not low in temperature is formed in this way, a good quality G
aN can be formed. In addition, as in the case of using the GaN substrate, the buffer layer may not be provided in particular.

【0022】本発明においては、基板の主面に対して傾
斜した傾斜結晶面を形成するために、選択成長法を用い
ることができる。基板の主面に対して傾斜した傾斜結晶
面には、その基板主面の選択に依存するが、ウルツ鉱型
の(0001)面(C面)を基板主面とした場合、(1
−100)面(M面)、(1−101)面(S面)、
(11−20)面(A面)、(1−102)面(R
面)、(1−123)面(N面)、(11−22)面、
及びこれらに等価な結晶面のうちから選ばれた傾斜結晶
面などがある。特に、S面や(11−22)面、及び5
乃至6度の範囲で傾いた面方位を含むこれらに等価な結
晶面で用いることが好ましい。選択成長により選択結晶
成長層を形成する場合、S面またはS面に実質的に等価
な面を容易に形成することができる。S面はC+面(C
+面の面指数は(0001)である)の上に選択成長し
た際に見られる安定面であり、比較的得やすい面であっ
て六方晶系の面指数では(1−101)である。また、
C面にC+面とC−面が存在するのと同様に、S面につ
いてはS+面とS−面が存在するが、本明細書において
は、特に断らない場合は、C+面GaN上にS面につい
て安定面であるS+面を成長しており、これをS面とし
ている。
In the present invention, the selective growth method can be used to form a tilted crystal plane tilted with respect to the main surface of the substrate. The tilted crystal plane tilted with respect to the principal plane of the substrate depends on the selection of the principal plane of the substrate, but when the wurtzite (0001) plane (C plane) is used as the principal plane of the substrate, (1
-100) plane (M plane), (1-101) plane (S plane),
(11-20) plane (A plane), (1-102) plane (R
Surface), (1-123) surface (N surface), (11-22) surface,
And a tilted crystal plane selected from crystal planes equivalent to these. In particular, S-plane, (11-22) plane, and 5
It is preferable to use crystal planes equivalent to those including plane orientations inclined in the range of 6 degrees. When the selective crystal growth layer is formed by selective growth, it is possible to easily form the S-plane or a plane substantially equivalent to the S-plane. S surface is C + surface (C
The plane index of the + plane is (0001), which is a stable plane observed when selectively grown on, and is a surface that is relatively easy to obtain, and the hexagonal plane index is (1-101). Also,
Similar to the C + and C− planes on the C plane, there are S + and S− planes on the S plane, but in the present specification, unless otherwise specified, S on the C + plane GaN. Regarding the plane, the S + plane, which is a stable plane, is growing, and this is designated as the S plane.

【0023】S面ついては、前述のように窒化ガリウム
系化合物半導体で結晶層を構成した場合には、S面上、
GaからNへのボンド数が2または3とC−面の次に多
くなる。ここでC−面はC+面の上には事実上得ること
ができないので、S面でのボンド数は最も多いものとな
る。例えば、C+面を主面に有するサファイア基板に窒
化物を成長した場合、一般にウルツ鉱型の窒化物の表面
はC+面になるが、選択成長を利用することでS面を安
定して形成することができ、C+面に平行な面では脱離
しやすい傾向をもつNのボンドがGaから一本のボンド
で結合しているのに対し、傾いたS面では少なくとも一
本以上のボンドで結合することになる。従って、実効的
にV/III比が上昇することになり、積層構造の結晶
性の向上に有利である。また、基板と異なる方位に成長
すると基板から上に伸びた転位が曲がることもあり、欠
陥の低減にも有利となる。
Regarding the S-plane, when the crystal layer is made of a gallium nitride-based compound semiconductor as described above,
The number of bonds from Ga to N is 2 or 3, which is the second largest after the C-plane. Here, since the C-plane cannot be practically obtained on the C + plane, the number of bonds on the S-plane becomes the largest. For example, when a nitride is grown on a sapphire substrate having a C + plane as the main surface, the surface of the wurtzite type nitride generally becomes the C + plane, but the S plane is stably formed by utilizing selective growth. The bond of N, which has a tendency to be easily desorbed on the plane parallel to the C + plane, is bonded by one bond from Ga, while it is bonded by at least one bond or more on the inclined S surface. It will be. Therefore, the V / III ratio is effectively increased, which is advantageous for improving the crystallinity of the laminated structure. Further, when grown in a direction different from that of the substrate, dislocations extending upward from the substrate may be bent, which is also advantageous in reducing defects.

【0024】本発明の半導体発光素子においては、結晶
層は基板の主面に対して傾斜した傾斜結晶面を有する構
造を有するが、特に、結晶層はS面またはS面に実質的
に等価な面が略六角錐形状の斜面をそれぞれ構成する構
造であっても良く、あるいは、S面またはS面に実質的
に等価な面が略六角錐台形状の斜面をそれぞれ構成する
共にC面またはC面に実質的に等価な面が前記略六角錐
台形状の上平面部を構成する構造、すなわち略六角錐台
形状であっても良い。これら略六角錐形状や略六角錐台
形状は、正確に六角錐であることを必要とせず、その中
の幾つかの面が消失したようなものも含む。好適な一例
においては傾斜結晶面が六面でほぼ対称となるように配
設される。ほぼ対称とは、完全に対称形状になっている
場合の他、多少対称形状よりずれている場合も含む。ま
た、結晶層の結晶面間の稜線は必ずしも直線でなくても
良く、また略六角錐形状や略六角錐台形状は直線状に延
在された形状であっても良い。
In the semiconductor light emitting device of the present invention, the crystal layer has a structure having an inclined crystal plane inclined with respect to the main surface of the substrate. In particular, the crystal layer is substantially S-plane or substantially equivalent to S-plane. The surface may be a structure forming a substantially hexagonal pyramid-shaped slope, or a surface substantially equivalent to the S-plane or the S-plane may be a substantially hexagonal-pyramidal-shaped slope, respectively, and a C-plane or a C-plane. The surface that is substantially equivalent to the surface may be a structure forming the upper flat surface portion of the substantially hexagonal truncated pyramid shape, that is, a substantially hexagonal truncated pyramid shape. The substantially hexagonal pyramid shape and the substantially hexagonal pyramid shape do not need to be exactly hexagonal pyramids, and include those in which some of the faces disappear. In a preferred example, the tilted crystal planes are arranged in six planes and are substantially symmetrical. The term “substantially symmetrical” includes not only the case where the shape is completely symmetrical but also the case where the shape is slightly deviated from the symmetrical shape. Further, the ridgeline between the crystal planes of the crystal layer does not necessarily have to be a straight line, and the substantially hexagonal pyramid shape or the approximately hexagonal pyramid shape may be a linearly extended shape.

【0025】具体的な選択的成長の方法としては、選択
的に下地成長層上にまたは下地成長層形成前に形成され
たマスク層の開口された部分を利用して行われたり、あ
るいは下地成長層の一部を選択的に除去することを利用
して行われたりする。下地成長層の上に形成したマスク
層を選択的に開口して窓領域を形成し、選択成長させる
場合、マスク層は例えば酸化シリコン層あるいは窒化シ
リコン層によって構成することができ、厚みは例示的に
100〜500nmの範囲である。下地結晶層上のマス
ク層には、選択結晶成長層を成長させるための開口部が
フォトリソグラフィー技術と所要のエッチャントが使用
して形成される。この開口部の大きさは、作成する半導
体発光素子の特性に応じて設定されるものであるが、一
例としては10μm程度のサイズとされ、その形状とし
ては矩形状、正方形状、円形状、六角形状、三角形状、
菱形形状、楕円形状などの種々の形状とすることができ
る。前述のような略六角錐台形状や略六角錐形状が直線
状に延在された形状である場合、一方向を長手方向とす
るような角錐台や角錐形状はマスク層の窓領域を帯状に
したり、結晶種層を帯状にしたりすることで可能であ
る。下地成長層がバッファ層と結晶種層とからなる場
合、例えば、バッファ層上の結晶種層を点在する10μ
m径程度の小領域に細分化し、それぞれの部分からの結
晶成長によってS面等を有する結晶層を形成することが
可能である。例えば、細分化された結晶種層は、半導体
発光素子として分離するためのマージンを見込んで離間
するように配列することができ、個々の小領域として
は、円形状、正方形状、六角形状、三角形状、矩形状、
菱形およびこれらの変形形状などの形状にすることがで
きる。結晶種部からの結晶成長は、選択マスクを作製し
てマスクのある部分を残し、他の部分をエッチングする
ことで種結晶部を得て、種結晶部から選択成長させたも
ので、この際マスクの汚染の影響が少ない。
As a specific selective growth method, the selective growth is performed selectively by utilizing an opening portion of a mask layer formed on the underlayer growth layer or before forming the underlayer growth layer, or by underlayer growth. It is performed by selectively removing part of the layer. When the mask layer formed on the underlying growth layer is selectively opened to form a window region and selectively grown, the mask layer can be formed of, for example, a silicon oxide layer or a silicon nitride layer, and the thickness is It is in the range of 100 to 500 nm. An opening for growing the selective crystal growth layer is formed in the mask layer on the underlying crystal layer by using a photolithography technique and a required etchant. The size of the opening is set according to the characteristics of the semiconductor light emitting device to be created, but as an example, the size is about 10 μm, and its shape is rectangular, square, circular, hexagonal. Shape, triangular,
Various shapes such as a rhombus shape and an elliptical shape can be used. When the above-described substantially hexagonal truncated pyramid shape or substantially hexagonal pyramid shape is a linearly extended shape, a pyramidal frustum or pyramid shape in which one direction is the longitudinal direction makes the window region of the mask layer band-shaped. Alternatively, the crystal seed layer may be formed into a band shape. When the underlying growth layer is composed of a buffer layer and a crystal seed layer, for example, 10 μs interspersed with the crystal seed layer on the buffer layer.
It is possible to form a crystal layer having an S-plane or the like by subdividing into small regions of about m diameter and crystal growth from each portion. For example, the subdivided crystal seed layers can be arranged so as to be separated with a margin for separation as a semiconductor light emitting element, and the individual small regions can be circular, square, hexagonal, triangular. Shape, rectangular,
The shape may be a rhombus or a modified shape thereof. Crystal growth from the crystal seed portion is performed by making a selective mask, leaving a portion with the mask, and etching the other portion to obtain a seed crystal portion, and selectively growing from the seed crystal portion. Less affected by mask contamination.

【0026】選択成長を用いマスク層の窓領域を10μ
m程度の円形(あるいは辺が1−100方向の六角形、
または辺が11−20方向の六角形など)にすることで
その約2倍程度の選択成長領域まで簡単に作製できる。
またS面が基板と異なる方向であれば転位を曲げる効
果、および転位を遮蔽する効果があるために、転位密度
の低減にも役立つ。また、略六角錐台形状や略六角錐形
状が直線状に延在された形状である場合、一方向を長手
方向とするような角錐台や角錐形状はマクス層の窓領域
を帯状にしたり、結晶種層を帯状にしたりすることで可
能である。
The window region of the mask layer is made 10 μm thick by selective growth.
A circle of about m (or a hexagon with 1-100 sides)
Alternatively, a selective growth region having a size about twice that of the hexagonal shape with sides of 11-20 directions can be easily manufactured.
Further, if the S-plane is in a direction different from that of the substrate, it has an effect of bending dislocations and an effect of shielding dislocations, which is also useful for reducing dislocation density. Further, in the case where the substantially hexagonal pyramid shape or the substantially hexagonal pyramid shape is a linearly extended shape, the pyramidal frustum or the pyramid shape having one direction as the longitudinal direction makes the window region of the max layer into a band shape, or This is possible by forming the crystal seed layer into a band shape.

【0027】本発明者らの行った実験において、カソー
ドルミネッセンスを用いて成長した六角錐台形状を観測
してみると、S面の結晶は良質でありC+面に比較して
発光効率が高くなっていることが示されている。特にI
nGaN活性層の成長温度は700〜800°Cである
ため、アンモニアの分解効率が低く、よりN種が必要と
される。またAFMで表面を見たところステップが揃っ
てInGaN取り込みに適した面が観測された。さらに
その上、Mgドープ層の成長表面は一般にAFMレベル
での表面状態が悪いが、S面の成長によりこのMgドー
プ層も良い表面状態で成長し、しかもドーピング条件が
かなり異なることがわかっている。また、顕微フォトル
ミネッセンスマッピングを行うと、0.5〜1μm程度
の分解能で測定することができるが、C+面の上に成長
した通常の方法では、1μmピッチ程度のむらが存在
し、選択成長でS面を得た試料については均一な結果が
得られた。また、SEMで見た斜面の平坦性もC+面よ
り滑らかに成っている。
In the experiment conducted by the present inventors, observation of the hexagonal truncated pyramid shape grown by using cathodoluminescence shows that the crystals on the S-plane are of good quality and the luminous efficiency is higher than that on the C + plane. Has been shown. Especially I
Since the growth temperature of the nGaN active layer is 700 to 800 ° C, the decomposition efficiency of ammonia is low and more N species are required. Also, when the surface was observed with an AFM, the steps were aligned and a surface suitable for incorporation of InGaN was observed. Furthermore, it is known that the growth surface of the Mg-doped layer generally has a poor surface condition at the AFM level, but the growth of the S-plane also causes the Mg-doped layer to grow in a good surface condition and the doping conditions are considerably different. . In addition, when microphotoluminescence mapping is performed, it can be measured with a resolution of about 0.5 to 1 μm, but in the usual method of growing on the C + plane, unevenness of about 1 μm pitch exists, and S by selective growth Uniform results were obtained for the surface-obtained samples. Further, the flatness of the slope viewed by SEM is smoother than that of the C + surface.

【0028】また、選択成長マスクを用いて選択成長す
る場合であって、選択マスク開口部の上だけに成長する
際には横方向成長が存在しないため、マイクロチャネル
エピタキシーを用いて横方向成長させ窓領域より拡大し
た形状にすることが可能である。このようなマイクロチ
ャネルエピタキシーを用いて横方向成長をした方が貫通
転位を避けやすくなり、転位が減ることがわかってい
る。またこのような横方向成長により発光領域も増大
し、さらに電流の均一化、電流集中の回避、および電流
密度の低減を図ることができる。
Further, in the case of selective growth using a selective growth mask, since there is no lateral growth when growing only on the opening of the selective mask, the lateral growth is performed using microchannel epitaxy. It is possible to make the shape larger than the window region. It is known that the lateral growth using such microchannel epitaxy makes it easier to avoid threading dislocations and reduces dislocations. In addition, such lateral growth also increases the light emitting region, which makes it possible to make the current uniform, avoid current concentration, and reduce the current density.

【0029】本発明の半導体発光素子は、基板の主面に
対して傾斜した傾斜結晶面に平行な面内に延在する第一
導電型層、活性層、及び第二導電型層を結晶層に形成
し、活性層に近接してアンドープ結晶層が形成される。
このとき、アンドープ結晶層は活性層に近接して形成さ
れるが、活性層を挟むようにして形成しても良いし、第
一導電型層側または第二導電型層側のどちらか一方にの
み形成しても良い。どちらか一方のみに形成する場合、
特に第二導電型層側からの活性層への不純物の拡散が激
しいため、第二導電型層側に形成するのが好ましい。活
性層に近接して形成されるアンドープ結晶層の膜厚は、
10Åより小さな場合、キャリアの注入効率は上がるが
アンドープ結晶層の上に形成される結晶層の結晶性が低
下して発光効率が低下し、また100nmより大きな場
合、アンドープ結晶層の上に形成される結晶層の結晶性
は上がるがキャリアの注入効率が低下して発光効率が低
下するため、10Å以上100nm以下が好ましい。第
一導電型はp型又はn型のクラッド層であり、第二導電
型はその反対の導電型である。例えば、S面を構成する
結晶層をシリコンドープの窒化ガリウム系化合物半導体
層によって構成した場合、n型クラッド層はシリコンド
ープの窒化ガリウム系化合物半導体層により構成され、
その上にInGaN層が活性層として形成され、さらに
その上にp型クラッド層がマグネシウムドープの窒化ガ
リウム系化合物半導体層を用いて形成されるダブルヘテ
ロ構造をとることができる。そして、活性層であるIn
GaN層に近接して、アンドープ結晶層であるアンドー
プのGaN層が形成される。また、活性層の両側にGa
NやInGaN層などのガイド層を形成して多重構造と
することも可能であり、p側に形成されるマグネシウム
ドープのGaN層などのガイド層と活性層との間にはマ
グネシウムドープのAlGaN層を形成するのが好まし
い。このように活性層をガイド層により挟んだり、マグ
ネシウムドープのAlGaN層を形成したりする場合、
活性層とガイド層などの間に形成され、アンドープ結晶
層は活性層に近接するように形成され、導電型層から活
性層へと不純物が拡散するのを防ぐ。また、活性層は単
一のバルク活性層で構成することも可能であるが、単一
量子井戸(SQW)構造、二重量子井戸(DQW)構
造、多重量子井戸(MQW)構造などの量子井戸構造を
形成したものであっても良い。量子井戸構造には必要に
応じて量子井戸の分離のために障壁層が併用される。こ
のような量子井戸構造を形成する場合も同様に、アンド
ープ結晶層は活性層に近接して形成され、導電型層から
活性層へと不純物が拡散するのを防ぐ。
In the semiconductor light emitting device of the present invention, the first conductivity type layer, the active layer, and the second conductivity type layer extending in the plane parallel to the tilted crystal plane tilted with respect to the main surface of the substrate are crystal layers. And an undoped crystal layer is formed adjacent to the active layer.
At this time, the undoped crystal layer is formed close to the active layer, but it may be formed so as to sandwich the active layer, or may be formed only on either the first conductivity type layer side or the second conductivity type layer side. You may. When forming only one of them,
In particular, since the diffusion of impurities from the second conductivity type layer side to the active layer is severe, it is preferably formed on the second conductivity type layer side. The film thickness of the undoped crystal layer formed near the active layer is
When it is less than 10Å, the carrier injection efficiency is increased, but the crystallinity of the crystal layer formed on the undoped crystal layer is lowered to lower the light emission efficiency. When it is more than 100 nm, it is formed on the undoped crystal layer. The crystallinity of the crystalline layer increases, but the carrier injection efficiency decreases and the light emission efficiency decreases, so 10 Å or more and 100 nm or less is preferable. The first conductivity type is a p-type or n-type cladding layer, and the second conductivity type is the opposite conductivity type. For example, when the crystal layer forming the S-plane is composed of a silicon-doped gallium nitride compound semiconductor layer, the n-type cladding layer is composed of a silicon-doped gallium nitride compound semiconductor layer,
A double hetero structure in which an InGaN layer is formed thereon as an active layer and a p-type cladding layer is formed thereon using a magnesium-doped gallium nitride-based compound semiconductor layer can be adopted. The active layer, In,
An undoped GaN layer, which is an undoped crystal layer, is formed adjacent to the GaN layer. In addition, Ga is formed on both sides of the active layer.
It is also possible to form a multi-structure by forming a guide layer such as N or InGaN layer, and a magnesium-doped AlGaN layer formed between the guide layer such as a magnesium-doped GaN layer formed on the p-side and the active layer. Are preferably formed. In this way, when the active layer is sandwiched by the guide layers or the magnesium-doped AlGaN layer is formed,
The undoped crystal layer formed between the active layer and the guide layer is formed close to the active layer to prevent impurities from diffusing from the conductivity type layer to the active layer. The active layer may be composed of a single bulk active layer, but a quantum well having a single quantum well (SQW) structure, a double quantum well (DQW) structure, a multiple quantum well (MQW) structure, or the like. The structure may be formed. A barrier layer is additionally used in the quantum well structure for the purpose of separating the quantum well. Similarly, when forming such a quantum well structure, the undoped crystal layer is formed close to the active layer to prevent impurities from diffusing from the conductivity type layer to the active layer.

【0030】例えば活性層をInGaN層とした場合に
は、特に製造工程上も製造し易い構造となり、素子の発
光特性を良くすることができる。さらに、InGaN層
は、窒素原子の脱離しにくい構造であるS面の上での成
長では特に結晶化し易く結晶性も良く、発光効率を上げ
ることができる。本発明における半導体発光素子では、
活性層に近接してアンドープのGaN層などのアンドー
プ結晶層が形成され、アンドープ結晶層により導電型層
の不純物が活性層に拡散するのを防ぐことができる。そ
のため、導電型層にドープする不純物の濃度を高め、さ
らに発光効率を上げることができる。なお、窒化物系化
合物半導体はアンドープでも結晶中にできる窒素空孔の
ためにn型となる性質があるが、通常Si、Ge、Se
などのドナー不純物を結晶成長中にドープすることで、
キャリア濃度の好ましいn型とすることができる。アン
ドープ結晶層においても同様の性質を有するが、アンド
ープ結晶層のキャリア濃度は活性層に不純物が拡散して
劣化しない程度であればドープしても良い。また、窒化
物系化合物半導体をp型とするには、結晶中にMg、Z
n、C、Be、Ca、Baなどのアクセプター不純物を
ドープすることによって得られる。高キャリア濃度のp
型層を形成するためは、アクセプター不純物のドープ
後、窒素、アルゴンなどの不活性ガス雰囲気により40
0℃以上でアニーリングを行うことが好ましく、電子線
照射、マイクロ波照射、光照射などで活性化する方法も
ある。
For example, when the active layer is an InGaN layer, the structure is particularly easy to manufacture in the manufacturing process, and the light emitting characteristics of the device can be improved. Furthermore, the InGaN layer is particularly easy to crystallize and has good crystallinity when grown on the S-plane, which has a structure in which nitrogen atoms are hard to be desorbed, and the luminous efficiency can be improved. In the semiconductor light emitting device of the present invention,
An undoped crystal layer such as an undoped GaN layer is formed close to the active layer, and the undoped crystal layer can prevent impurities of the conductivity type layer from diffusing into the active layer. Therefore, the concentration of impurities doped into the conductivity type layer can be increased, and the luminous efficiency can be further improved. It should be noted that the nitride-based compound semiconductor has a property of becoming an n-type due to nitrogen vacancies formed in the crystal even if it is undoped.
By doping donor impurities such as during crystal growth,
The n-type carrier having a preferable carrier concentration can be used. The undoped crystal layer has similar properties, but may be doped as long as the carrier concentration of the undoped crystal layer is such that impurities do not diffuse and deteriorate in the active layer. Further, in order to make the nitride-based compound semiconductor p-type, Mg, Z
It is obtained by doping with acceptor impurities such as n, C, Be, Ca and Ba. High carrier concentration p
In order to form the mold layer, after the acceptor impurities are doped, the mold layer is formed in an atmosphere of an inert gas such as nitrogen or argon.
Annealing is preferably performed at 0 ° C. or higher, and there is also a method of activation by electron beam irradiation, microwave irradiation, light irradiation, or the like.

【0031】第一導電型層、活性層、第二導電型層、及
びアンドープ結晶層は基板の主面に対して傾斜した傾斜
結晶面に平行な面内に延在して形成されるが、傾斜結晶
面内への延在は傾斜結晶面が形成されているところで続
けて結晶成長させれば容易に行うことができる。例え
ば、結晶層が略六角錐形状や略三角柱形状となり、各傾
斜結晶面がS面等とされる場合では、第一導電型層、活
性層、第二導電型層、及びアンドープ結晶層を全部また
は一部のS面上に形成することができる。傾斜したS面
を利用して発光させることで、平行平板では多重反射に
より光が減衰していくが、傾いた面があると光は多重反
射の影響を免れて半導体の外に出ることができるという
利点がある。また、基板に対して面が垂直でない方が光
取出しを改善することができる。第一導電型層すなわち
クラッド層はS面を構成する結晶層と同じ材料で同じ導
電型とすることができ、S面を構成する結晶層を形成し
た後、連続的に濃度を調整しながら形成することができ
る。他の例として、S面の構成する結晶層の一部が第一
導電型層として機能する構造であっても良い。活性層を
形成する場合も同様に各ソースを切り替えたりして連続
的に濃度を調節して形成することができるが、各ソース
を急峻に切り替える必要がある。しかし、活性層に近接
してアンドープ結晶層を形成すると、アンドープ結晶層
は活性層に不純物が拡散しない程度に不純物を含んでも
良いので、第一導電型層から連続的に濃度を調整しなが
ら、急峻に濃度を調整する必要がない。
The first-conductivity-type layer, the active layer, the second-conductivity-type layer, and the undoped crystal layer are formed so as to extend in a plane parallel to the inclined crystal plane that is inclined with respect to the main surface of the substrate. The extension into the tilted crystal plane can be easily performed by continuing the crystal growth where the tilted crystal plane is formed. For example, when the crystal layer has a substantially hexagonal pyramid shape or a substantially triangular prism shape, and each inclined crystal plane is an S plane, etc., all of the first conductivity type layer, the active layer, the second conductivity type layer, and the undoped crystal layer are included. Alternatively, it can be formed on a part of the S surface. Light is attenuated by multiple reflection on a parallel plate by utilizing the inclined S surface to emit light, but if there is an inclined surface, light can escape the effect of multiple reflection and go out of the semiconductor. There is an advantage. In addition, light extraction can be improved if the surface is not perpendicular to the substrate. The first-conductivity-type layer, that is, the clad layer, can be made of the same material and have the same conductivity type as the crystal layer forming the S-plane, and is formed by continuously adjusting the concentration after forming the crystal layer forming the S-plane. can do. As another example, a structure in which a part of the crystal layer of the S-plane functions as the first conductivity type layer may be used. Similarly, when forming the active layer, the sources can be switched to form the layers by continuously adjusting the concentration, but it is necessary to switch the sources sharply. However, when the undoped crystal layer is formed in the vicinity of the active layer, the undoped crystal layer may contain impurities to the extent that the impurities do not diffuse into the active layer. Therefore, while continuously adjusting the concentration from the first conductivity type layer, There is no need to sharply adjust the density.

【0032】本発明の半導体発光素子は、基板主面に対
して傾斜した傾斜結晶面を有する結晶層に第一導電型
層、活性層、及び第二導電型層が傾斜結晶面に平行な面
内に延在して形成され、活性層に近接してアンドープ結
晶層が形成される半導体発光素子である。そのため、導
電型層から活性層に拡散する不純物をアンドープ結晶層
により遮断することができ、活性層の結晶品位を低下さ
せることなく活性層の劣化を防ぐことができる。導電型
層から活性層に拡散する不純物をアンドープ結晶層によ
り遮断することができるため、導電型層により多くの不
純物をドープして半導体発光素子の発光効率を高めるこ
とができる。また、導電型層から活性層へと不純物が拡
散するに伴い設計外の拡散電流が発生し、リーク電流が
生じるが、活性層に近接してアンドープ結晶層を形成す
ることにより、導電型層の不純物が活性層に拡散するの
を防ぐことができ、リーク電流である拡散電流を防止す
ることができる。
In the semiconductor light emitting device of the present invention, the first conductivity type layer, the active layer, and the second conductivity type layer are parallel to the tilted crystal plane on the crystal layer having the tilted crystal plane tilted with respect to the main surface of the substrate. The semiconductor light emitting device is formed so as to extend inward, and an undoped crystal layer is formed adjacent to the active layer. Therefore, the impurities diffused from the conductivity type layer to the active layer can be blocked by the undoped crystal layer, and the deterioration of the active layer can be prevented without lowering the crystal quality of the active layer. Since the impurities that diffuse from the conductivity type layer to the active layer can be blocked by the undoped crystal layer, it is possible to dope more impurities into the conductivity type layer and improve the luminous efficiency of the semiconductor light emitting device. Further, as impurities diffuse from the conductivity type layer to the active layer, a diffusion current outside the design occurs and a leak current occurs, but by forming an undoped crystal layer close to the active layer, the conductivity type layer Impurities can be prevented from diffusing into the active layer, and a diffusion current that is a leak current can be prevented.

【0033】さらに、本発明の半導体発光素子において
は、傾斜した傾斜結晶面の結晶性の良さを利用して、発
光効率を高めることができる。特に、結晶性が良いS面
にのみ電流を注入すると、S面はInの取り込みもよく
結晶性も良いので発光効率を高くすることができる。ま
た、活性層の実質的なS面に平行な面内に延在する面積
は活性層を基板または下地成長層の主面に投影した場合
の面積より大きいものとすることができる。活性層の面
積を大きくすることにより、素子の発光する面積が大き
くなり、電流密度を低減することができ、輝度飽和の低
減に役立ち、これにより発光効率を上げることができ
る。それ故に、活性層に近接してアンドープ結晶層を形
成する場合、より一層発光効率を向上させることができ
る。
Further, in the semiconductor light emitting device of the present invention, the light emitting efficiency can be enhanced by utilizing the good crystallinity of the inclined crystal planes. In particular, when a current is injected only into the S-plane, which has good crystallinity, the S-plane can take in In well and have good crystallinity, so that the light emission efficiency can be increased. Further, the area extending in the plane substantially parallel to the S-plane of the active layer may be larger than the area when the active layer is projected on the main surface of the substrate or the underlying growth layer. By increasing the area of the active layer, the light emitting area of the device is increased, the current density can be reduced, and it is possible to reduce the brightness saturation, which can increase the light emission efficiency. Therefore, when the undoped crystal layer is formed close to the active layer, the luminous efficiency can be further improved.

【0034】傾斜した傾斜結晶面に平行な面内に第一導
電型層、活性層、及び第二導電型層を形成する際、導電
型層にドープする不純物の濃度を均一に形成することは
困難であるため、ドープする不純物濃度を精密に制御し
て導電型層に均一にドープすることとなる。しかし、不
純物濃度を精密に制御するとしても、その三次元的構造
から限界があり、一般には不純物濃度は不均一となるた
め、濃度勾配が生じ、濃度勾配に伴い導電型層と活性層
との界面においてリーク電流が発生する。そこで、活性
層に近接してアンドープ結晶層を形成することにより、
活性層側の界面においてリーク電流が発生するのを回避
することができ、不純物濃度の制御性を低減することが
できる。また、傾斜した傾斜結晶面の面内に膜厚を均一
にしつつ結晶層を形成することが困難であるため、活性
層や導電型層は均一な膜厚に形成することが困難であ
り、設計通りの発光特性を示さずに輝度にむらが生じ易
い。活性層に近接してアンドープ結晶層を形成すると、
このような膜厚の不均一を緩和することができ、輝度の
むらを低減することができる。
When forming the first-conductivity-type layer, the active layer, and the second-conductivity-type layer in a plane parallel to the inclined crystal plane, it is not possible to uniformly form the impurity concentration in the conductivity-type layer. Since it is difficult, the concentration of impurities to be doped is precisely controlled to uniformly dope the conductivity type layer. However, even if the impurity concentration is precisely controlled, there is a limit due to its three-dimensional structure, and since the impurity concentration is generally non-uniform, a concentration gradient occurs and the concentration gradient causes a difference between the conductivity type layer and the active layer. Leak current is generated at the interface. Therefore, by forming an undoped crystal layer close to the active layer,
Leakage current can be prevented from occurring at the interface on the active layer side, and the controllability of the impurity concentration can be reduced. Further, since it is difficult to form a crystal layer while making the film thickness uniform within the tilted crystal plane, it is difficult to form the active layer and the conductivity type layer with a uniform film thickness. Brightness unevenness is likely to occur without exhibiting the normal light emission characteristics. When the undoped crystal layer is formed close to the active layer,
Such nonuniformity of the film thickness can be alleviated, and unevenness in brightness can be reduced.

【0035】このように本発明の半導体発光素子におい
ては、基板主面に対して傾斜した傾斜結晶面に平行な面
内に第一導電型層、活性層、及び第二導電型層を形成す
る半導体発光素子の活性層に近接してアンドープ結晶層
を形成することにより、導電型層から活性層への不純物
の拡散を遮断して活性層の劣化を防ぐことができ、不純
物の拡散や不純物濃度の不均一によるリーク電流の発生
を回避することができ、膜厚の不均一による輝度のむら
を低減することができる。さらに、半導体発光素子の構
造から傾斜結晶面に平行な面内に形成される活性層の結
晶性が良く有効面積が大きいことから、アンドープ結晶
層により導電型層から活性層へ不純物が拡散することな
く、導電型層に多くの不純物をドープして、より発光効
率の高い半導体発光素子を形成することができる。
As described above, in the semiconductor light emitting device of the present invention, the first conductivity type layer, the active layer, and the second conductivity type layer are formed in the plane parallel to the tilted crystal plane tilted with respect to the main surface of the substrate. By forming an undoped crystal layer in the vicinity of the active layer of the semiconductor light emitting device, it is possible to prevent diffusion of impurities from the conductivity type layer to the active layer and prevent deterioration of the active layer. It is possible to avoid the occurrence of leakage current due to the non-uniformity of the film thickness, and to reduce the unevenness of the brightness due to the non-uniformity of the film thickness. Furthermore, since the active layer formed in the plane parallel to the tilted crystal plane due to the structure of the semiconductor light emitting element has good crystallinity and a large effective area, impurities are diffused from the conductivity type layer to the active layer by the undoped crystal layer. Instead, the conductive type layer can be doped with a large amount of impurities to form a semiconductor light emitting device having higher luminous efficiency.

【0036】[第一の実施の形態]選択成長を用いて形
成され、基板の主面に対して傾斜した傾斜結晶面として
S面を有する断面略三角形状の六角錘の結晶層からなる
半導体発光素子について、図1乃至図6を参照しなが
ら、その製造工程とともに説明する。
[First Embodiment] A semiconductor light-emitting device formed of a hexagonal pyramidal crystal layer having a substantially triangular cross section, which is formed by selective growth and has an S-plane as an inclined crystal plane inclined with respect to the main surface of a substrate. The element will be described together with its manufacturing process with reference to FIGS.

【0037】まず、基板10上に下地成長層11を形成
し、下地成長層11上にマスク層12を形成する。一例
として、C面を主面とするサファイア基板上に、アンド
ープのGaN層及びシリコンドープのGaN層を形成
し、シリコン酸化膜からなるマスク層12をスパッタ法
などにより形成する。
First, the underlayer growth layer 11 is formed on the substrate 10, and the mask layer 12 is formed on the underlayer growth layer 11. As an example, an undoped GaN layer and a silicon-doped GaN layer are formed on a sapphire substrate having a C plane as a main surface, and a mask layer 12 made of a silicon oxide film is formed by a sputtering method or the like.

【0038】このように基板10上に下地成長層11及
びマスク層12を形成した後に、マスク層12の一部を
除去して開口部13を形成する(図1)。開口部13
は、例えば、フォトリソグラフィーとフッ酸系エッチャ
ントを用いて形成することができる。図1において、開
口部13の形状は六角形状であるが、円形状などの六角
錘形状の結晶層を形成することができる形状であれば良
い。また、開口部13の大きさは半導体発光素子の特性
により変えることができる。
After the base growth layer 11 and the mask layer 12 are formed on the substrate 10 in this way, a part of the mask layer 12 is removed to form the opening 13 (FIG. 1). Opening 13
Can be formed using, for example, photolithography and a hydrofluoric acid-based etchant. In FIG. 1, the shape of the opening 13 is hexagonal, but any shape that can form a hexagonal pyramidal crystal layer such as a circular shape may be used. The size of the opening 13 can be changed according to the characteristics of the semiconductor light emitting device.

【0039】図2に示すように、選択成長を用いて六角
形状の開口部13より第一導電型層14を成長させるの
であるが、まず開口部13より下地成長層11が成長
し、しばらく成長を続けると周囲がS面({1−10
1})からなる六角錐形状の下地成長層11が露出す
る。生長時間が足りないなどの成長条件が異なると六角
錘台形状になるが、成長時間を制御することによりS面
で覆われる六角錐が開口部13の枠内ほぼいっぱいに形
成され、断面略三角形状の六角錘の第一導電型層14が
形成される。
As shown in FIG. 2, the first conductivity type layer 14 is grown through the hexagonal opening 13 by selective growth. First, the underlayer growth layer 11 is grown through the opening 13 and is grown for a while. If you continue the
The hexagonal pyramid-shaped underlying growth layer 11 of 1}) is exposed. If the growth conditions such as insufficient growth time are different, the shape becomes a hexagonal truncated pyramid shape, but by controlling the growth time, the hexagonal pyramid covered with the S surface is formed almost in the frame of the opening 13 and has a substantially triangular cross section. The hexagonal pyramid-shaped first conductivity type layer 14 is formed.

【0040】図3に示すように、第一導電型層14上に
下側アンドープ結晶層15が形成され、その上に順に活
性層16、上側アンドープ結晶層17、及び第二導電型
層18が形成される。第一導電型層14上に形成された
結晶層は断面略三角形状の六角錘状の結晶層であり、六
角錘形状の結晶層の側面である傾斜面はS面({1−1
01}面)若しくは{11-22}面であり、選択成長時
には安定して形成される。
As shown in FIG. 3, a lower undoped crystal layer 15 is formed on the first conductivity type layer 14, and an active layer 16, an upper undoped crystal layer 17 and a second conductivity type layer 18 are sequentially formed thereon. It is formed. The crystal layer formed on the first-conductivity-type layer 14 is a hexagonal pyramid-shaped crystal layer having a substantially triangular cross section, and an inclined surface which is a side surface of the hexagonal pyramid-shaped crystal layer is an S plane ({1-1
(01} plane) or {11-22} plane and is stably formed during selective growth.

【0041】第一導電型層14及び第二導電型層18は
クラッド層として機能し、活性層16は半導体発光素子
の光を生成する層として機能する。下側アンドープ結晶
層15は第一導電型層14にドープされるの不純物が活
性層16に拡散するのを防ぎ、上側アンドープ結晶層1
7は第二導電型層18にドープされるの不純物が活性層
16に拡散するのを防ぐ。特に、六角錐という三次元的
構造を有する素子においては、第二導電型層18から活
性層16への不純物の拡散が激しいため、上側アンドー
プ結晶層17を形成することにより不純物が活性層16
に拡散するのを防止することができる。このように、下
側アンドープ結晶層15及び上側アンドープ結晶層17
を形成することにより、活性層16に不純物が拡散する
ことなく、活性層16の結晶品位を低下させることなく
活性層16の劣化を防ぐことができる。
The first-conductivity-type layer 14 and the second-conductivity-type layer 18 function as clad layers, and the active layer 16 functions as a layer for generating light of the semiconductor light emitting device. The lower undoped crystal layer 15 prevents impurities doped in the first conductivity type layer 14 from diffusing into the active layer 16, and the upper undoped crystal layer 1
7 prevents impurities doped in the second conductivity type layer 18 from diffusing into the active layer 16. In particular, in an element having a three-dimensional structure of hexagonal pyramids, the diffusion of impurities from the second-conductivity-type layer 18 to the active layer 16 is severe.
It is possible to prevent the diffusion. Thus, the lower undoped crystal layer 15 and the upper undoped crystal layer 17
By forming the above, it is possible to prevent deterioration of the active layer 16 without diffusing impurities into the active layer 16 and without lowering the crystal quality of the active layer 16.

【0042】下側アンドープ結晶層15及び上側アンド
ープ結晶層17は、それら双方を活性層16に近接して
形成しても良いし、その一方を形成しても良い。一方を
形成する場合には、第二導電型層18からの不純物の拡
散が激しいため、上側アンドープ結晶層17を形成する
ほうが好ましい。一例として、第一導電型層14はシリ
コンドープのGaN層、第二導電型層18はマグネシウ
ムドープのGaN層、活性層16はInGaN層、下側
アンドープ結晶層15及び上側アンドープ結晶層17は
アンドープのGaN層とすることができる。活性層に近
接して形成される上側アンドープ結晶層15及び下側ア
ンドープ結晶層17の膜厚は、10Å以上100nm以
下が好ましい。これは、膜厚が10Åより小さな場合に
はキャリアの注入効率は上がるがアンドープ結晶層の上
に形成される活性層16や第二導電型層18の結晶性が
低下して発光効率が低下し、膜厚が100nmより大き
な場合にはアンドープ結晶層の上に形成される活性層1
6や第二導電型層18の結晶性は上がるがキャリアの注
入効率が低下して発光効率が低下するためである。ま
た、下側アンドープ結晶層15及び上側アンドープ結晶
層17は活性層16に拡散して劣化させない程度に不純
物をドープしても良い。第二導電型層18にドープする
不純物としては、亜鉛やベリリウムなどがある。
Both the lower undoped crystal layer 15 and the upper undoped crystal layer 17 may be formed adjacent to the active layer 16, or one of them may be formed. When one is formed, it is preferable to form the upper undoped crystal layer 17 because the diffusion of impurities from the second conductivity type layer 18 is severe. As an example, the first conductivity type layer 14 is a silicon-doped GaN layer, the second conductivity type layer 18 is a magnesium-doped GaN layer, the active layer 16 is an InGaN layer, and the lower undoped crystal layer 15 and the upper undoped crystal layer 17 are undoped. Can be a GaN layer. The upper undoped crystal layer 15 and the lower undoped crystal layer 17 formed in the vicinity of the active layer preferably have a film thickness of 10 Å or more and 100 nm or less. This is because when the film thickness is smaller than 10Å, the carrier injection efficiency is increased, but the crystallinity of the active layer 16 and the second conductivity type layer 18 formed on the undoped crystal layer is reduced and the emission efficiency is reduced. , The active layer 1 formed on the undoped crystal layer when the film thickness is larger than 100 nm
This is because although the crystallinity of No. 6 or the second conductivity type layer 18 is increased, the injection efficiency of carriers is reduced and the emission efficiency is reduced. The lower undoped crystal layer 15 and the upper undoped crystal layer 17 may be doped with impurities to the extent that they do not diffuse into the active layer 16 and deteriorate. Impurities to be doped into the second conductivity type layer 18 include zinc and beryllium.

【0043】活性層16は単一のバルク活性層で構成す
ることも可能であるが、単一量子井戸(SQW)構造、
二重量子井戸(DQW)構造、多重量子井戸(MQW)
構造などの量子井戸構造を形成したものであっても良
い。量子井戸構造には必要に応じて量子井戸の分離のた
めに障壁層が併用される。また、活性層16の両側にG
aNなどのガイド層を形成して多重構造とすることも可
能であるが、p側に形成されるマグネシウムドープのG
aN層やInGaN層などのガイド層と活性層16との
間にはマグネシウムドープのAlGaN層を形成するの
が好ましい。このように活性層16をガイド層により挟
んだり、マグネシウムドープのAlGaN層を形成した
りする場合、下側アンドープ結晶層15及び上側アンド
ープ結晶層17は活性層16に近接するように形成さ
れ、不純物が活性層16に拡散して活性層16が劣化す
るのを防ぐ。
Although the active layer 16 may be formed of a single bulk active layer, a single quantum well (SQW) structure,
Double quantum well (DQW) structure, multiple quantum well (MQW)
A quantum well structure such as a structure may be formed. A barrier layer is additionally used in the quantum well structure for the purpose of separating the quantum well. In addition, G is provided on both sides of the active layer 16.
It is possible to form a multiple layer structure by forming a guide layer such as aN, but magnesium-doped G formed on the p-side.
It is preferable to form a magnesium-doped AlGaN layer between the active layer 16 and a guide layer such as an aN layer or an InGaN layer. When the active layer 16 is sandwiched between the guide layers or the magnesium-doped AlGaN layer is formed as described above, the lower undoped crystal layer 15 and the upper undoped crystal layer 17 are formed so as to be close to the active layer 16, Are prevented from diffusing into the active layer 16 and degrading the active layer 16.

【0044】基板10上に基板10主面に対して傾斜し
た傾斜結晶面に平行な面内に延在して第一導電型層1
4、活性層16、及び第二導電型層18を形成する場
合、その三次元的構造から、不純物の成長ガスの切替を
急峻に連続的に濃度を調整する必要であるが、活性層1
6に近接して下側アンドープ結晶層15及び上側アンド
ープ結晶層17を形成すると、下側アンドープ結晶層1
5及び上側アンドープ結晶層17には活性層16を劣化
しない程度の不純物をドープしても良いので、成長ガス
の切替を急峻にする必要がなくなる。
The first conductivity type layer 1 is formed on the substrate 10 so as to extend in a plane parallel to the tilted crystal plane tilted with respect to the main surface of the substrate 10.
4, when the active layer 16 and the second-conductivity-type layer 18 are formed, it is necessary to rapidly and continuously adjust the concentration of the growth gas for impurities due to its three-dimensional structure.
When the lower undoped crystal layer 15 and the upper undoped crystal layer 17 are formed in the vicinity of 6, the lower undoped crystal layer 1
5 and the upper undoped crystal layer 17 may be doped with impurities to the extent that the active layer 16 is not deteriorated, it is not necessary to switch the growth gas sharply.

【0045】図4に示すように、最表層である第二導電
型層18にp側電極19が形成される。p側電極19
は、例えばNi/Pt/Au電極構造またはNi(P
d)/Pt/Auの電極構造からなる電極層であり、蒸
着法等により精度良く形成される。
As shown in FIG. 4, a p-side electrode 19 is formed on the second conductivity type layer 18 which is the outermost layer. p-side electrode 19
Is, for example, a Ni / Pt / Au electrode structure or Ni (P
d) An electrode layer having an electrode structure of / Pt / Au, which is accurately formed by a vapor deposition method or the like.

【0046】図5に示すように、p電極19を形成した
後、基板10の主面まで反応性イオンエッチングまたは
ダイサーなどで分離して素子分離溝20を形成して、基
板10上で素子毎に分離をする。例えば、反応性イオン
エッチングにより素子分離溝を形成する場合、ドライエ
ッチングによる侵食を防ぐための保護膜となるシリコン
酸化膜などを結晶層全面にプラズマCVD法等により形
成した後に、反応性イオンエッチングによりエッチング
を施し、酸などにより保護膜を除去して素子分離溝20
が形成される。
As shown in FIG. 5, after the p-electrode 19 is formed, the main surface of the substrate 10 is separated by reactive ion etching or dicer to form an element isolation groove 20, and each element is formed on the substrate 10. To separate. For example, when the element isolation trench is formed by reactive ion etching, a silicon oxide film or the like serving as a protective film for preventing erosion due to dry etching is formed over the entire surface of the crystal layer by a plasma CVD method or the like, and then reactive ion etching is performed. The element isolation groove 20 is formed by etching and removing the protective film with acid or the like.
Is formed.

【0047】次に、エキシマレーザやYAGレーザなど
を用いて、基板10から素子部分となる領域を剥離ので
あるが、基板10裏面からレーザを照射すると、下地成
長層11と基板10との界面において、アブレーション
が生じて結晶層を基板10から剥離することができる。
例えば、基板10をサファイア基板、下地成長層11を
GaNとして、裏面からエキシマレーザを照射すると、
サファイア基板とGaN層との界面においてGaNが金
属のガリウムと窒素とに分解され、容易にサファイア基
板からGaN層を剥離することができる。
Next, using an excimer laser, a YAG laser, or the like, a region to be an element portion is peeled from the substrate 10. When laser is irradiated from the back surface of the substrate 10, the interface between the underlying growth layer 11 and the substrate 10 is irradiated. As a result, ablation occurs and the crystal layer can be separated from the substrate 10.
For example, when the substrate 10 is a sapphire substrate and the underlying growth layer 11 is GaN, and an excimer laser is irradiated from the back surface,
GaN is decomposed into metallic gallium and nitrogen at the interface between the sapphire substrate and the GaN layer, and the GaN layer can be easily separated from the sapphire substrate.

【0048】素子側の裏面部分にTi/Al/Pt/A
u電極を精度よく蒸着する(図6)。この電極が素子裏
面に配設されたn側電極21として機能する。素子裏面
に配設されるn側電極21は裏面から発射される光を遮
らないようになるべく角部に配設することが好ましい。
また、下地成長層11がアンドープの下地成長層とドー
プの下地成長層からなる場合、n側電極21を形成のた
めにアンドープの下地成長層はウェットエッチングによ
り除去された後に、電極が蒸着される。
Ti / Al / Pt / A is formed on the back surface of the device.
Accurately deposit the u electrode (FIG. 6). This electrode functions as the n-side electrode 21 arranged on the back surface of the element. It is preferable that the n-side electrode 21 provided on the back surface of the element is provided at a corner portion so as not to block the light emitted from the back surface.
When the underlying growth layer 11 is composed of an undoped underlying growth layer and a doped underlying growth layer, the undoped underlying growth layer is removed by wet etching to form the n-side electrode 21, and then the electrode is deposited. .

【0049】このように活性層16に近接して下側アン
ドープ結晶層15及び上側アンドープ結晶層17が形成
された半導体発光素子では、第一導電型層14及び第二
導電型層18から活性層16に不純物が拡散せず、活性
層16の結晶品位を低下させることなく活性層16の劣
化を防止することができる。さらに、活性層16への不
純物の拡散を防ぐことができるため、より多くの不純物
を第一導電型層14及び第二導電型層18にドープする
ことにより半導体発光素子の発光効率を向上させること
ができる。
In the semiconductor light emitting device in which the lower undoped crystal layer 15 and the upper undoped crystal layer 17 are formed close to the active layer 16 as described above, the first conductive type layer 14 and the second conductive type layer 18 to the active layer are formed. Impurities do not diffuse into the active layer 16, and deterioration of the active layer 16 can be prevented without lowering the crystal quality of the active layer 16. Furthermore, since diffusion of impurities into the active layer 16 can be prevented, the luminous efficiency of the semiconductor light emitting device can be improved by doping more impurities into the first conductivity type layer 14 and the second conductivity type layer 18. You can

【0050】[第二の実施の形態]選択成長を用いて形
成され、基板の主面に対して傾斜した傾斜結晶面として
S面を有する断面略三角形状の三角柱状の結晶層からな
る半導体発光素子について、図7乃至図12を参照しな
がら、その製造工程とともに説明する。
[Second Embodiment] A semiconductor light emitting device which is formed by selective growth and has a triangular columnar crystal layer having a substantially triangular cross section and having an S-plane as an inclined crystal plane inclined with respect to the main surface of the substrate. The element will be described together with the manufacturing process thereof with reference to FIGS.

【0051】まず、基板30上に下地成長層31を形成
し、下地成長層31上にマスク層32を形成する。一例
として、C面を主面とするサファイア基板上に、アンド
ープのGaN層及びシリコンドープのGaN層を形成
し、シリコン酸化膜からなるマスク層をスパッタ法など
により形成する。
First, the underlayer growth layer 31 is formed on the substrate 30, and the mask layer 32 is formed on the underlayer growth layer 31. As an example, an undoped GaN layer and a silicon-doped GaN layer are formed on a sapphire substrate having a C-plane as a main surface, and a mask layer made of a silicon oxide film is formed by a sputtering method or the like.

【0052】このように基板30上に下地成長層31及
びマスク層32を形成した後に、マスク層32の一部を
除去して開口部33を形成する(図7)。開口部33
は、例えば、フォトリソグラフィーとフッ酸系エッチャ
ントを用いて形成することができる。開口部33の形状
はストライプ形状であり、その長手方向を[1−10
0]方向若しくは[11−20]方向とする。開口部3
3の形状をストライプ形状として[1−100]方向若
しくは[11−20]方向に延長することにより、基板
30主面に対して傾斜した傾斜結晶面としてS面を有
し、稜線35が開口部33の方向となる三角柱状の結晶
層を形成することができる。また、開口部33の大きさ
は半導体発光素子の特性に長手より変えることができ
る。
After the base growth layer 31 and the mask layer 32 are formed on the substrate 30 in this way, a part of the mask layer 32 is removed to form an opening 33 (FIG. 7). Opening 33
Can be formed using, for example, photolithography and a hydrofluoric acid-based etchant. The opening 33 has a stripe shape, and its longitudinal direction is [1-10
0] direction or [11-20] direction. Opening 3
By extending the shape of 3 as a stripe shape in the [1-100] direction or the [11-20] direction, an S-plane is formed as an inclined crystal plane inclined with respect to the main surface of the substrate 30, and the ridge line 35 is an opening. It is possible to form a triangular prism-shaped crystal layer having a direction of 33. The size of the opening 33 can be changed according to the characteristics of the semiconductor light emitting device.

【0053】図8に示すように、選択成長を用いてスト
ライプ形状の開口部33より第一導電型層34は成長さ
れるのであるが、まず開口部33より下地成長層31
が、しばらく成長を続けると傾斜結晶面がS面で稜線3
5方向が[1−100]方向若しくは[11-20]方
向で、その稜線35の両側に形成される傾斜面がS面
({1−101}面)若しくは{11-22}面である三
角柱形状の下地成長層31が露出し、第一導電型層34
が形成される。
As shown in FIG. 8, the first-conductivity-type layer 34 is grown from the stripe-shaped opening 33 by selective growth. First, the underlying growth layer 31 is opened from the opening 33.
However, when the growth continues for a while, the tilted crystal plane is the S plane and the ridge line 3
Trigonal prism whose 5 directions are [1-100] direction or [11-20] direction, and the inclined surfaces formed on both sides of the ridgeline 35 are S-plane ({1-101} plane) or {11-22} plane The underlying growth layer 31 having a shape is exposed, and the first conductivity type layer 34 is formed.
Is formed.

【0054】図8に示すように、第一導電型層34の上
に下側アンドープ結晶層36が形成され、その上に活性
層37、上側アンドープ結晶層38、及び第二導電型層
39が形成される。これらの層は断面略三角形状の三角
柱形状の結晶層であり、稜線35が前述の[1−10
0]方向若しくは[11-20]方向、その稜線35の
両側に形成される傾斜面がS面({1−101}面)若し
くは{11-22}面であり、選択成長時には安定して
形成される。
As shown in FIG. 8, a lower undoped crystal layer 36 is formed on the first conductivity type layer 34, and an active layer 37, an upper undoped crystal layer 38, and a second conductivity type layer 39 are formed thereon. It is formed. These layers are crystal layers each having a triangular prism shape with a substantially triangular cross section, and the ridge line 35 has the above-mentioned [1-10].
The inclined planes formed on both sides of the ridgeline 35 in the [0] direction or the [11-20] direction are S planes ({1-101} planes) or {11-22} planes, and are stably formed during selective growth. To be done.

【0055】第一導電型層34及び第二導電型層39は
クラッド層として機能し、活性層37は半導体発光素子
の光を生成する層として機能する。下側アンドープ結晶
層36は第一導電型層34にドープされるの不純物が活
性層37に拡散するのを防ぎ、上側アンドープ結晶層3
8は第二導電型層39にドープされるの不純物が活性層
37に拡散するのを防ぐ。特に、三角柱という三次元的
構造を有する素子においては、第二導電型層39から活
性層37への不純物の拡散が激しいため、上側アンドー
プ結晶層38を形成することにより不純物が活性層37
に拡散するのを防止することができる。このように、下
側アンドープ結晶層36及び上側アンドープ結晶層38
を形成することにより、活性層37に不純物が拡散する
ことなく、活性層37の結晶品位を低下させることなく
活性層37の劣化を防ぐことができる。
The first-conductivity-type layer 34 and the second-conductivity-type layer 39 function as a clad layer, and the active layer 37 functions as a layer for generating light of the semiconductor light emitting device. The lower undoped crystal layer 36 prevents impurities doped in the first conductivity type layer 34 from diffusing into the active layer 37, and the upper undoped crystal layer 3
8 prevents the impurities doped in the second conductivity type layer 39 from diffusing into the active layer 37. In particular, in an element having a three-dimensional structure of a triangular prism, the diffusion of impurities from the second conductivity type layer 39 to the active layer 37 is severe, so that the upper undoped crystal layer 38 is formed to cause impurities to diffuse into the active layer 37.
It is possible to prevent the diffusion. Thus, the lower undoped crystal layer 36 and the upper undoped crystal layer 38
By forming the, it is possible to prevent deterioration of the active layer 37 without diffusing impurities into the active layer 37 and without lowering the crystal quality of the active layer 37.

【0056】下側アンドープ結晶層36及び上側アンド
ープ結晶層38は、それら双方を活性層37に近接して
形成しても良いし、その一方を形成しても良い。一方を
形成する場合には、第二導電型層39からの不純物の拡
散が激しいため、上側アンドープ結晶層38を形成する
ほうが好ましい。一例として、第一導電型層34はシリ
コンドープのGaN層、第二導電型層39はマグネシウ
ムドープのGaN層、活性層37はInGaN層、下側
アンドープ結晶層36及び上側アンドープ結晶層38は
アンドープのGaN層とすることができる。上側アンド
ープ結晶層36及び下側アンドープ結晶層38の膜厚
は、10Å以上100nm以下が好ましい。これは、膜
厚が10Åより小さな場合にはキャリアの注入効率は上
がるがアンドープ結晶層の上に形成される活性層37や
第二導電型層39の結晶性が低下して発光効率が低下
し、膜厚が100nmより大きな場合にはアンドープ結
晶層の上に形成される活性層37や第二導電型層39の
結晶性は上がるがキャリアの注入効率が低下して発光効
率が低下するためである。また、下側アンドープ結晶層
36及び上側アンドープ結晶層38は活性層37に拡散
して劣化させない程度に不純物をドープしても良い。第
二導電型層39にドープする不純物としては、亜鉛やベ
リリウムなどがある。
Both the lower undoped crystal layer 36 and the upper undoped crystal layer 38 may be formed adjacent to the active layer 37, or one of them may be formed. When one is formed, it is preferable to form the upper undoped crystal layer 38 because the diffusion of impurities from the second conductivity type layer 39 is severe. As an example, the first conductivity type layer 34 is a silicon-doped GaN layer, the second conductivity type layer 39 is a magnesium-doped GaN layer, the active layer 37 is an InGaN layer, and the lower undoped crystal layer 36 and the upper undoped crystal layer 38 are undoped. Can be a GaN layer. The thickness of the upper undoped crystal layer 36 and the lower undoped crystal layer 38 is preferably 10 Å or more and 100 nm or less. This is because when the film thickness is smaller than 10Å, the carrier injection efficiency is increased, but the crystallinity of the active layer 37 and the second conductivity type layer 39 formed on the undoped crystal layer is reduced and the emission efficiency is reduced. When the film thickness is larger than 100 nm, the crystallinity of the active layer 37 and the second conductivity type layer 39 formed on the undoped crystal layer increases, but the carrier injection efficiency decreases and the light emission efficiency decreases. is there. Further, the lower undoped crystal layer 36 and the upper undoped crystal layer 38 may be doped with impurities to the extent that they do not diffuse into the active layer 37 and deteriorate. Impurities with which the second conductivity type layer 39 is doped include zinc and beryllium.

【0057】活性層37は単一のバルク活性層で構成す
ることも可能であるが、単一量子井戸(SQW)構造、
二重量子井戸(DQW)構造、多重量子井戸(MQW)
構造などの量子井戸構造を形成したものであっても良
い。量子井戸構造には必要に応じて量子井戸の分離のた
めに障壁層が併用される。また、活性層37の両側にG
aNなどのガイド層を形成して多重構造とすることも可
能であるが、p側に形成されるマグネシウムドープのG
aN層やInGaN層などのガイド層と活性層37との
間にはマグネシウムドープのAlGaN層を形成するの
が好ましい。このように活性層37をガイド層により挟
んだり、マグネシウムドープのAlGaN層を形成した
りする場合、下側アンドープ結晶層36及び上側アンド
ープ結晶層38は活性層37に近接するように形成さ
れ、不純物が活性層37に拡散して活性層37が劣化す
るのを防ぐ。
Although the active layer 37 can be formed of a single bulk active layer, a single quantum well (SQW) structure,
Double quantum well (DQW) structure, multiple quantum well (MQW)
A quantum well structure such as a structure may be formed. A barrier layer is additionally used in the quantum well structure for the purpose of separating the quantum well. Further, G is provided on both sides of the active layer 37.
It is possible to form a multiple layer structure by forming a guide layer such as aN, but magnesium-doped G formed on the p-side.
It is preferable to form a magnesium-doped AlGaN layer between the active layer 37 and a guide layer such as an aN layer or an InGaN layer. When the active layer 37 is sandwiched by the guide layers or the magnesium-doped AlGaN layer is formed as described above, the lower undoped crystal layer 36 and the upper undoped crystal layer 38 are formed close to the active layer 37, and impurities are Are prevented from diffusing into the active layer 37 and degrading the active layer 37.

【0058】基板30上に基板30主面に対して傾斜し
た傾斜結晶面に平行な面内に延在して第一導電型層3
4、活性層37、及び第二導電型層39を形成する場
合、その三次元的構造から、不純物の成長ガスの切替を
急峻に連続的に濃度を調節する必要であるが、活性層3
7に近接して下側アンドープ結晶層36及び上側アンド
ープ結晶層38を形成すると、下側アンドープ結晶層3
6及び上側アンドープ結晶層38には活性層を劣化しな
い程度の不純物をドープしても良いので、成長ガスの切
替を急峻にする必要がなくなる。
The first conductivity type layer 3 is formed on the substrate 30 and extends in a plane parallel to the tilted crystal plane tilted with respect to the main surface of the substrate 30.
4, when the active layer 37 and the second-conductivity-type layer 39 are formed, it is necessary to rapidly and continuously adjust the concentration of the growth gas for impurities due to its three-dimensional structure.
When the lower undoped crystal layer 36 and the upper undoped crystal layer 38 are formed in the vicinity of 7, the lower undoped crystal layer 3
6 and the upper undoped crystal layer 38 may be doped with impurities to such an extent that the active layer is not deteriorated, so that it is not necessary to switch the growth gas sharply.

【0059】図10に示すように、最表層である第二導
電型層39にp側電極40が形成される。p側電極40
は、例えばNi/Pt/Auまたはレーザ/Pt/Au
の積層構造からなる電極層であり、蒸着法等により形成
される。
As shown in FIG. 10, the p-side electrode 40 is formed on the second conductivity type layer 39 which is the outermost layer. p-side electrode 40
Is, for example, Ni / Pt / Au or laser / Pt / Au
Is an electrode layer having a laminated structure of, and is formed by a vapor deposition method or the like.

【0060】図5に示すように、p側電極40を形成し
た後、基板30の主面まで反応性イオンエッチングまた
はダイサーなどで分離して素子分離溝41を形成して、
基板30上で素子毎に分離をする。例えば、反応性イオ
ンエッチングにより素子分離溝を形成する場合、ドライ
エッチングによる侵食を防ぐための保護膜となるシリコ
ン酸化膜などを結晶層全面にプラズマCVD法等により
形成した後に、反応性イオンエッチングによりエッチン
グを施し、酸などにより保護膜を除去して素子分離溝4
1が形成される。
As shown in FIG. 5, after the p-side electrode 40 is formed, the main surface of the substrate 30 is separated by reactive ion etching or dicer to form an element separation groove 41.
The elements are separated on the substrate 30. For example, when the element isolation trench is formed by reactive ion etching, a silicon oxide film or the like serving as a protective film for preventing erosion due to dry etching is formed over the entire surface of the crystal layer by a plasma CVD method or the like, and then reactive ion etching is performed. The element isolation groove 4 is formed by etching and removing the protective film with acid.
1 is formed.

【0061】次に、エキシマレーザやYAGレーザなど
を用いて、基板30から素子部分となる領域を剥離ので
あるが、基板30裏面からレーザを照射すると、下地成
長層31と基板30との界面において、アブレーション
が生じて結晶層を基板30から剥離することができる。
例えば、基板30をサファイア基板、下地成長層31を
GaNとして、裏面からエキシマレーザを照射すると、
サファイア基板とGaN層との界面においてGaNが金
属のガリウムと窒素とに分解され、容易にサファイア基
板からGaN層を剥離することができる。
Next, using an excimer laser or a YAG laser, a region to be an element portion is peeled off from the substrate 30. When laser is irradiated from the back surface of the substrate 30, the interface between the underlying growth layer 31 and the substrate 30 is separated. Then, ablation occurs and the crystal layer can be separated from the substrate 30.
For example, when the substrate 30 is a sapphire substrate and the underlying growth layer 31 is GaN, and an excimer laser is irradiated from the back surface,
GaN is decomposed into metallic gallium and nitrogen at the interface between the sapphire substrate and the GaN layer, and the GaN layer can be easily separated from the sapphire substrate.

【0062】素子側の裏面部分にTi/Al/Pt/A
u電極を精度よく蒸着する(図6)。この電極が素子裏
面に配設されたn側電極42として機能する。素子裏面
に配設されるn側電極42は裏面から発射される光を遮
らないようになるべく角部に配設することが好ましい。
また、下地成長層31がアンドープの下地成長層とドー
プの下地成長層からなる場合、n側電極42を形成のた
めにアンドープの下地成長層はウェットエッチングによ
り除去された後に、電極が蒸着される。
Ti / Al / Pt / A on the back surface of the device side
Accurately deposit the u electrode (FIG. 6). This electrode functions as the n-side electrode 42 arranged on the back surface of the element. It is preferable that the n-side electrode 42 provided on the back surface of the element is provided at a corner portion so as not to block the light emitted from the back surface.
When the underlying growth layer 31 is composed of an undoped underlying growth layer and a doped underlying growth layer, the undoped underlying growth layer is removed by wet etching to form the n-side electrode 42, and then the electrode is deposited. .

【0063】また、素子分離溝41により素子毎に分離
された半導体発光素子は、ストライプ形状の稜線35方
向に実質的に垂直にへき開することにより、半導体レー
ザ素子の共振面となるへき開面を形成することができ
る。
Further, the semiconductor light emitting element separated for each element by the element isolation groove 41 is cleaved substantially perpendicularly to the direction of the ridgeline 35 of the stripe shape to form a cleaved surface which is a resonance surface of the semiconductor laser element. can do.

【0064】このように活性層37に近接して下側アン
ドープ結晶層36及び上側アンドープ結晶層38が形成
された半導体発光素子では、第一の実施の形態と同様
に、第一導電型層34及び第二導電型層39から活性層
37に不純物が拡散せず、活性層37の結晶品位を低下
させることなく活性層37の劣化を防止することができ
る。さらに、活性層37への不純物の拡散を防ぐことが
できるため、より多くの不純物を第一導電型層34及び
第二導電型層39にドープすることにより半導体発光素
子の発光効率を向上させることができる。
In the semiconductor light emitting device in which the lower undoped crystal layer 36 and the upper undoped crystal layer 38 are formed in the vicinity of the active layer 37 as described above, the first conductivity type layer 34 is formed as in the first embodiment. Also, the impurities do not diffuse from the second conductivity type layer 39 to the active layer 37, and the deterioration of the active layer 37 can be prevented without lowering the crystal quality of the active layer 37. Furthermore, since it is possible to prevent the diffusion of impurities into the active layer 37, it is possible to improve the luminous efficiency of the semiconductor light emitting device by doping more impurities into the first conductivity type layer 34 and the second conductivity type layer 39. You can

【0065】[0065]

【発明の効果】本発明の半導体発光素子において、活性
層が傾斜結晶面に平行な面内に形成されて結晶性が良く
有効面積が大きいため発光効率が高いが、活性層に近接
して形成されるアンドープ結晶層により不純物が導電型
層から活性層へ拡散を防止するので、導電型層に不純物
をより多くドープしてより一層発光効率を向上させるこ
とができる。さらに、アンドープ結晶層を活性層に近接
して形成する場合、活性層と導電型層との界面における
不純物の拡散や不純物濃度の不均一により発生するリー
ク電流や膜厚の不均一による輝度のむらを回避すること
ができ、長寿命で発光特性の優れた半導体発光素子を形
成することができる。また、このようにリーク電流や輝
度のむらを回避することができるため、設計許容度が下
がり、長寿命で再現性が良い半導体発光素子を効率良く
形成することができる。
In the semiconductor light emitting device of the present invention, the active layer is formed in a plane parallel to the tilted crystal plane and has good crystallinity and a large effective area, so that the luminous efficiency is high, but it is formed close to the active layer. Since the impurity is prevented from diffusing from the conductivity type layer to the active layer by the undoped crystal layer, it is possible to dope the conductivity type layer with more impurities and further improve the light emission efficiency. Furthermore, when the undoped crystal layer is formed in the vicinity of the active layer, the unevenness of brightness due to the unevenness of the leak current or the unevenness of the film thickness caused by the diffusion of impurities at the interface between the active layer and the conductivity type layer and the unevenness of the impurity concentration is caused. It is possible to avoid this, and it is possible to form a semiconductor light emitting device having a long life and excellent light emitting characteristics. Further, since it is possible to avoid the leakage current and the unevenness of brightness in this way, it is possible to efficiently form a semiconductor light emitting element having a low design allowance, a long life, and good reproducibility.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施形態の半導体発光素子の製造工程
におけるマスク層及び開口部の形成を示す工程斜視図で
ある。
FIG. 1 is a process perspective view showing formation of a mask layer and an opening in a manufacturing process of a semiconductor light emitting device according to an embodiment of the present invention.

【図2】本発明の実施形態の半導体発光素子の製造工程
における第一導電型層の形成を示す工程斜視図である。
FIG. 2 is a process perspective view showing formation of a first conductivity type layer in a process of manufacturing a semiconductor light emitting device according to an embodiment of the present invention.

【図3】本発明の実施形態の半導体発光素子の製造工程
におけるアンドープ結晶層、活性層、及び第二導電型層
の形成を示す工程斜視図である。
FIG. 3 is a process perspective view showing formation of an undoped crystal layer, an active layer, and a second conductivity type layer in the manufacturing process of the semiconductor light emitting device of the embodiment of the present invention.

【図4】本発明の実施形態の半導体発光素子の製造工程
におけるp側電極の形成を示す工程斜視図である。
FIG. 4 is a process perspective view showing the formation of the p-side electrode in the manufacturing process of the semiconductor light emitting device according to the embodiment of the present invention.

【図5】本発明の実施形態の半導体発光素子の製造工程
における素子分離溝の形成を示す工程斜視図である。
FIG. 5 is a process perspective view showing the formation of device isolation trenches in the process of manufacturing the semiconductor light emitting device according to the embodiment of the present invention.

【図6】本発明の実施形態の半導体発光素子の製造工程
におけるn側電極の形成を示す工程斜視図である。
FIG. 6 is a process perspective view showing the formation of an n-side electrode in the manufacturing process of the semiconductor light emitting device according to the embodiment of the present invention.

【図7】本発明の実施形態の半導体発光素子の製造工程
におけるマスク層及び開口部の形成を示す工程斜視図で
ある。
FIG. 7 is a process perspective view showing formation of a mask layer and an opening in a manufacturing process of a semiconductor light emitting device according to an embodiment of the present invention.

【図8】本発明の実施形態の半導体発光素子の製造工程
における第一導電型層の形成を示す工程斜視図である。
FIG. 8 is a process perspective view showing formation of a first conductivity type layer in a manufacturing process of the semiconductor light emitting device of the embodiment of the present invention.

【図9】本発明の実施形態の半導体発光素子の製造工程
におけるアンドープ結晶層、活性層、及び第二導電型層
の形成を示す工程斜視図である。
FIG. 9 is a process perspective view showing formation of an undoped crystal layer, an active layer, and a second conductivity type layer in a manufacturing process of the semiconductor light emitting device of the embodiment of the present invention.

【図10】本発明の実施形態の半導体発光素子の製造工
程におけるp側電極の形成を示す工程斜視図である。
FIG. 10 is a process perspective view showing the formation of the p-side electrode in the manufacturing process of the semiconductor light emitting device according to the embodiment of the present invention.

【図11】本発明の実施形態の半導体発光素子の製造工
程における素子分離溝の形成を示す工程斜視図である。
FIG. 11 is a process perspective view showing formation of an element isolation groove in a manufacturing process of a semiconductor light emitting device according to an embodiment of the present invention.

【図12】本発明の実施形態の半導体発光素子の製造工
程におけるn側電極の形成を示す工程斜視図である。
FIG. 12 is a process perspective view showing the formation of an n-side electrode in the manufacturing process of the semiconductor light emitting device according to the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10,30 基板 11,31 下地成長層 12,32 マスク層 13,33 開口部 14,34 第一導電型層 15,36 下側アンドープ結晶層 16,37 活性層 17.38 上側アンドープ結晶層 18,39 第二導電型層 19,40 p側電極 20,41 素子分離溝 21,42 n側電極 35 稜線 10,30 substrate 11,31 Undergrowth layer 12,32 Mask layer 13,33 opening 14, 34 First conductivity type layer 15,36 Lower undoped crystal layer 16,37 Active layer 17.38 Upper undoped crystal layer 18,39 Second conductivity type layer 19,40 p-side electrode 20,41 Element isolation groove 21, 42 n-side electrode 35 ridge

───────────────────────────────────────────────────── フロントページの続き (72)発明者 土居 正人 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 大畑 豊治 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5F041 AA03 AA44 CA05 CA40 CA46 CA65 CA74 CA75 CA76 5F045 AA04 AB09 AB14 AB17 AF02 AF04 AF09 CA09 DA52 DA57 DA61 DB02    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Masato Doi             6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni             -Inside the corporation (72) Inventor Toyoji Ohata             6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni             -Inside the corporation F-term (reference) 5F041 AA03 AA44 CA05 CA40 CA46                       CA65 CA74 CA75 CA76                 5F045 AA04 AB09 AB14 AB17 AF02                       AF04 AF09 CA09 DA52 DA57                       DA61 DB02

Claims (25)

【特許請求の範囲】[Claims] 【請求項1】 基板上に該基板の主面に対して傾斜した
傾斜結晶面を有する結晶層を形成し、前記傾斜結晶面に
平行な面内に延在する第一導電型層、活性層、及び第二
導電型層を前記結晶層に形成し、前記傾斜結晶面に平行
な面内に延在するアンドープ結晶層を前記活性層に近接
して前記結晶層に形成してなることを特徴とする半導体
発光素子。
1. A first-conductivity-type layer and an active layer, wherein a crystal layer having a tilted crystal plane tilted with respect to a main surface of the substrate is formed on a substrate and extending in a plane parallel to the tilted crystal plane. And a second conductivity type layer is formed on the crystal layer, and an undoped crystal layer extending in a plane parallel to the inclined crystal plane is formed on the crystal layer close to the active layer. Semiconductor light emitting device.
【請求項2】 前記結晶層はウルツ鉱型化合物半導体層
からなることを特徴とする請求項1記載の半導体発光素
子。
2. The semiconductor light emitting device according to claim 1, wherein the crystal layer is a wurtzite type compound semiconductor layer.
【請求項3】 前記ウルツ鉱型化合物半導体層は窒化物
系化合物半導体層であることを特徴とする請求項2記載
の半導体発光素子。
3. The semiconductor light emitting device according to claim 2, wherein the wurtzite compound semiconductor layer is a nitride compound semiconductor layer.
【請求項4】 前記結晶層は下地成長層を介して前記基
板上に選択成長により形成されることを特徴とする請求
項1記載の半導体発光素子。
4. The semiconductor light emitting device according to claim 1, wherein the crystal layer is formed by selective growth on the substrate via an underlayer growth layer.
【請求項5】 前記選択成長は選択的に形成されたマス
ク層の開口部を利用して行われることを特徴とする請求
項4記載の半導体発光素子。
5. The semiconductor light emitting device according to claim 4, wherein the selective growth is performed using an opening of a mask layer that is selectively formed.
【請求項6】 前記選択成長は前記結晶層が前記開口部
よりも横方向に広がって行われることを特徴とする請求
項4記載の半導体発光素子。
6. The semiconductor light emitting device according to claim 4, wherein the selective growth is performed with the crystal layer spreading laterally beyond the opening.
【請求項7】 前記基板の主面はC面であることを特徴
とする請求項1記載の半導体発光素子。
7. The semiconductor light emitting device according to claim 1, wherein the main surface of the substrate is a C surface.
【請求項8】 前記傾斜結晶面はS面及び(11−2
2)面の少なくとも一方を含むことを特徴とする請求項
1記載の半導体発光素子。
8. The tilted crystal planes are S-plane and (11-2
2. The semiconductor light emitting device according to claim 1, comprising at least one of the 2) planes.
【請求項9】 前記結晶層は六角錘形状若しくは三角ス
トライプ形状であることを特徴とする請求項1記載の半
導体発光素子。
9. The semiconductor light emitting device according to claim 1, wherein the crystal layer has a hexagonal pyramid shape or a triangular stripe shape.
【請求項10】 前記三角ストライプ形状の稜線は[1
−100]方向若しくは[11−20]方向であること
を特徴とする請求項9記載の半導体発光素子。
10. The ridgeline of the triangular stripe shape is [1
The semiconductor light emitting device according to claim 9, wherein the semiconductor light emitting device has a −100] direction or a [11-20] direction.
【請求項11】 前記第二導電型層はマグネシウム、亜
鉛、若しくはベリリウムがドープされることを特徴とす
る請求項1記載の半導体発光素子。
11. The semiconductor light emitting device according to claim 1, wherein the second conductivity type layer is doped with magnesium, zinc, or beryllium.
【請求項12】 前記アンドープ結晶層は10Å以上1
00nm以下の厚みであることを特徴とする請求項1記
載の半導体発光素子。
12. The undoped crystal layer is 10 Å or more 1
The semiconductor light emitting device according to claim 1, having a thickness of 00 nm or less.
【請求項13】 基板上に開口部を有するマスク層若し
くは結晶種層を形成する工程と、前記開口部若しくは前
記結晶種層から前記基板の主面に対して傾斜した傾斜結
晶面を有する結晶層を選択的に形成する工程と、前記傾
斜結晶面に平行な面内に延在する第一導電型層、活性
層、及び第二導電型層を前記結晶層に形成する工程と、
前記傾斜結晶面に平行な面内に延在するアンドープ結晶
層を前記活性層に近接して前記結晶層に形成する工程と
を有することを特徴とする半導体発光素子の製造方法。
13. A step of forming a mask layer or a crystal seed layer having an opening on a substrate, and a crystal layer having a tilted crystal plane inclined from the opening or the crystal seed layer with respect to the main surface of the substrate. And a step of forming a first conductivity type layer extending in a plane parallel to the tilted crystal plane, an active layer, and a second conductivity type layer in the crystal layer,
And a step of forming an undoped crystal layer extending in a plane parallel to the tilted crystal plane in the crystal layer in the vicinity of the active layer.
【請求項14】 前記結晶層はウルツ鉱型化合物半導体
層からなることを特徴とする請求項13記載の半導体発
光素子の製造方法。
14. The method for manufacturing a semiconductor light emitting device according to claim 13, wherein the crystal layer is a wurtzite type compound semiconductor layer.
【請求項15】 前記ウルツ鉱型化合物半導体層は窒化
物系化合物半導体層であることを特徴とする請求項14
記載の半導体発光素子の製造方法。
15. The wurtzite compound semiconductor layer is a nitride-based compound semiconductor layer.
A method for manufacturing a semiconductor light emitting device as described above.
【請求項16】 前記結晶層は下地成長層を介して前記
基板上に形成されることを特徴とする請求項13記載の
半導体発光素子の製造方法。
16. The method of manufacturing a semiconductor light emitting device according to claim 13, wherein the crystal layer is formed on the substrate via an underlayer growth layer.
【請求項17】 前記結晶層は前記開口部よりも横方向
に広がって成長したものであることを特徴とする請求項
13記載の半導体発光素子の製造方法。
17. The method for manufacturing a semiconductor light emitting device according to claim 13, wherein the crystal layer is grown so as to spread laterally beyond the opening.
【請求項18】 前記基板の主面はC面であることを特
徴とする請求項13記載の半導体発光素子の製造方法。
18. The method of manufacturing a semiconductor light emitting device according to claim 13, wherein the main surface of the substrate is a C surface.
【請求項19】 前記傾斜結晶面はS面及び(11−2
2)面の少なくとも一方を含むことを特徴とする請求項
13記載の半導体発光素子の製造方法。
19. The tilted crystal planes are S-plane and (11-2
14. The method for manufacturing a semiconductor light emitting device according to claim 13, further comprising at least one of 2) planes.
【請求項20】 前記結晶層は六角錘形状若しくは三角
ストライプ形状であることを特徴とする請求項13記載
の半導体発光素子の製造方法。
20. The method of manufacturing a semiconductor light emitting device according to claim 13, wherein the crystal layer has a hexagonal pyramid shape or a triangular stripe shape.
【請求項21】 前記三角ストライプ形状の稜線は[1
−100]方向若しくは[11−20]方向であること
を特徴とする請求項20記載の半導体発光素子の製造方
法。
21. The ridgeline of the triangular stripe shape is [1
21. The method for manufacturing a semiconductor light emitting device according to claim 20, wherein the direction is [-100] direction or [11-20] direction.
【請求項22】 前記第二導電型層はマグネシウム、亜
鉛、若しくはベリリウムがドープされることを特徴とす
る請求項13記載の半導体発光素子の製造方法。
22. The method of claim 13, wherein the second conductivity type layer is doped with magnesium, zinc, or beryllium.
【請求項23】 前記アンドープ結晶層は10Å以上1
00nm以下の厚みであることを特徴とする請求項13
記載の半導体発光素子の製造方法。
23. The undoped crystal layer is 10 Å or more 1
14. The thickness is 00 nm or less.
A method for manufacturing a semiconductor light emitting device as described above.
【請求項24】 前記基板上に複数の半導体発光素子を
形成した後、各半導体発光素子毎に分離することを特徴
とする請求項13記載の半導体発光素子の製造方法。
24. The method of manufacturing a semiconductor light emitting device according to claim 13, wherein a plurality of semiconductor light emitting devices are formed on the substrate and then separated for each semiconductor light emitting device.
【請求項25】 分離した前記半導体発光素子の裏面に
一方の電極を形成することを特徴とする請求項24記載
の半導体発光素子の製造方法。
25. The method for manufacturing a semiconductor light emitting device according to claim 24, wherein one electrode is formed on the back surface of the separated semiconductor light emitting device.
JP2001311031A 2001-10-09 2001-10-09 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device Expired - Fee Related JP3985488B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001311031A JP3985488B2 (en) 2001-10-09 2001-10-09 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001311031A JP3985488B2 (en) 2001-10-09 2001-10-09 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2003124510A true JP2003124510A (en) 2003-04-25
JP3985488B2 JP3985488B2 (en) 2007-10-03

Family

ID=19129924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001311031A Expired - Fee Related JP3985488B2 (en) 2001-10-09 2001-10-09 Semiconductor light emitting device and method for manufacturing semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP3985488B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067418A (en) * 2005-08-24 2007-03-15 Philips Lumileds Lightng Co Llc III-nitride light emitting device having double heterostructure light emitting region
JP2007189135A (en) * 2006-01-16 2007-07-26 Sony Corp GaN-based semiconductor light-emitting device and manufacturing method thereof
JP2008305977A (en) * 2007-06-07 2008-12-18 Univ Nagoya Nitride semiconductor structure and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067418A (en) * 2005-08-24 2007-03-15 Philips Lumileds Lightng Co Llc III-nitride light emitting device having double heterostructure light emitting region
US9640724B2 (en) 2005-08-24 2017-05-02 Lumileds Llc III-nitride light emitting device with double heterostructure light emitting region
JP2007189135A (en) * 2006-01-16 2007-07-26 Sony Corp GaN-based semiconductor light-emitting device and manufacturing method thereof
JP2008305977A (en) * 2007-06-07 2008-12-18 Univ Nagoya Nitride semiconductor structure and manufacturing method thereof

Also Published As

Publication number Publication date
JP3985488B2 (en) 2007-10-03

Similar Documents

Publication Publication Date Title
JP3815335B2 (en) Semiconductor light emitting device and manufacturing method thereof
US6858081B2 (en) Selective growth method, and semiconductor light emitting device and fabrication method thereof
JP3882539B2 (en) Semiconductor light emitting device, method for manufacturing the same, and image display device
US6969670B2 (en) Selective growth method, and semiconductor light emitting device and fabrication method thereof
JP3899936B2 (en) Semiconductor light emitting device and manufacturing method thereof
US20030168666A1 (en) Semiconductor light emitting device, semiconductor laser device, and light emitting apparatus using the same
JP2002270893A (en) Semiconductor light emitting device, display device, method of manufacturing semiconductor light emitting device, and method of manufacturing semiconductor laser
JP2003031844A (en) Method for manufacturing semiconductor light emitting device
JP4345776B2 (en) Semiconductor light emitting device, method for manufacturing the same, and image display device
JP2002246646A (en) Semiconductor device, method of manufacturing the same, and method of manufacturing a semiconductor substrate
JP3985488B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP2005252086A (en) Semiconductor light emitting device manufacturing method, semiconductor light emitting device, integrated semiconductor light emitting device manufacturing method, integrated semiconductor light emitting device, image display device manufacturing method, image display device, lighting device manufacturing method, and lighting device
JP4106906B2 (en) Semiconductor laser device and method for manufacturing semiconductor laser device
JP2003218468A (en) Semiconductor laser device and method of manufacturing the same
JP2003115605A (en) Semiconductor light emitting device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050517

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070702

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees