[go: up one dir, main page]

JP2003124244A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003124244A
JP2003124244A JP2001314047A JP2001314047A JP2003124244A JP 2003124244 A JP2003124244 A JP 2003124244A JP 2001314047 A JP2001314047 A JP 2001314047A JP 2001314047 A JP2001314047 A JP 2001314047A JP 2003124244 A JP2003124244 A JP 2003124244A
Authority
JP
Japan
Prior art keywords
solder
wafer
semiconductor device
solder material
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001314047A
Other languages
English (en)
Inventor
Nobuyuki Sadakata
伸行 定方
Masatoshi Inaba
正俊 稲葉
Toshiaki Inoue
俊明 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2001314047A priority Critical patent/JP2003124244A/ja
Publication of JP2003124244A publication Critical patent/JP2003124244A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H10W72/012

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体装置に形成されるはんだバンプ内のボ
イドの発生を低減する方法の提供。 【解決手段】 前記目的を達成するために、本発明は、
電極が設けられたウェハ上に該電極と接続するはんだバ
ンプが設けられた半導体装置の製造方法において、前記
はんだバンプ形成位置にはんだ材料をアイランド状に載
せたウェハを、前記はんだ材料の融点より5℃から10
℃低い温度範囲内に予め加熱する予熱工程と、予熱され
た該ウェハを線状または細帯状の加熱領域を通過させ、
個々のアイランド状のはんだ材料の固相/液相界面を単
一にして該はんだ材料を溶融せしめ、その後該はんだ材
料を冷却してはんだバンプを形成するリフロー工程を含
むことを特徴とする半導体装置の製造方法を提供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ウェハ上にはんだ
バンプを設けた半導体装置の製造方法に関するものであ
って、更に詳細にはボイドの無いはんだバンプを形成す
るための製造方法に関するものである。
【0002】
【従来の技術】従来、半導体パッケージ構造として、た
とえば半導体チップを樹脂により封止したパッケージ
(いわゆるDual Inline PackageやQuad Flat Package)
では、樹脂パッケージ周辺の側面に金属リード電極を配
置する周辺端子配置型が主流であった。
【0003】これに対し、近年急速に普及している半導
体パッケージ構造として、たとえばCSP(チップスケ
ールパッケージ)と呼ばれる、パッケージの平坦な表面
に電極を平面上に配置した、いわゆるボールグリッドア
レイ(BGA)技術の採用により、同一電極端子数を持
つ同一投影面積の半導体チップを、従来よりも小さい面
積で電子回路基板に高密度実装することを可能とするパ
ッケージ構造がある。BGAタイプの半導体パッケージ
においては、パッケージの面積が半導体チップの面積に
ほぼ等しい、いわゆるチップスケールパッケージ(CS
P)と呼ばれる構造が、前述のBGA電極配置構造とと
もに開発され、電子機器の小型軽量化に大きく貢献して
いる。チップスケールパッケージは、回路を形成したシ
リコンウェハを切断し、個々の半導体チップに個別にパ
ッケージ工程を施し、パッケージを完成するものであ
る。
【0004】これに対し、一般的に「ウェハレベルCS
P」と呼ばれる製法においては、このシリコンウェハ上
に、絶縁層、再配線層、封止層等を形成し、はんだバン
プを形成する。そして最終工程においてウェハを所定の
チップ寸法に切断することでパッケージ構造を具備した
半導体チップを得ることができる。ウェハ全面にこれら
の回路を積層し、最終工程においてウェハをダイジング
することから、切断したチップそのものの大きさが、パ
ッケージの施された半導体チップ(半導体パッケージ)
となり、実装基板に対して最小投影面積を有する半導体
パッケージを得ることが可能となる。ウェハレベルCS
Pの製造方法における特徴は、パッケージを構成する部
材を、すべてウェハの形状において加工することにあ
る。すなわち、絶縁層、再配線層、封止樹脂層、はんだ
バンプ等は、すべてウェハをハンドリングすることで形
成される。これは、例えばはんだバンプの形成において
も同じことである。
【0005】従来のウェハレベルCSPの製造工程で
は、はんだバンプを形成する際にウェハの一方の平面の
多数の電極を配置する所定位置に、はんだ材料を必要量
形成し、リフロー工程と呼ばれるはんだ融点以上の温度
での加熱溶融、次いではんだ融点以下での冷却凝固を経
ることにより、その形状が球状に近いはんだバンプを得
る。図1にはんだバンプ形成工程の工程概略フロー図を
示す。また図2に半導体装置のバンプ部の断面概略図を
示す。図2に示す半導体装置4は、Siウェハなどのウ
ェハ1に設けられた電極2上にはんだ材料からなるはん
だバンプ3が設けられている。このはんだバンプ3は、
ウェハ1上の所定位置にはんだ材料を載せ、はんだ溶融
温度以上に加熱するリフロー工程を経て形成される。
【0006】リフロー前のはんだの形成工法として、以
下のような製法が一般に採用されている。 (1)電解はんだめっき法 (2)はんだボール搭載法 (3)はんだペースト印刷法 (4)はんだペーストディスペンス法 (5)はんだ蒸着法 これらはいずれも、ウェハ全面の電極配置位置に、はん
だバンプ下部に所定の形状で形成されたはんだと濡れ性
の良好な表面性状を持つ金属パッド上に、所定の面積お
よび高さを持つはんだ材料を形成する。
【0007】その後、はんだリフロー加熱によりはんだ
を溶融させる。リフロー前のはんだは、はんだ成分を含
有するめっき層とされ、又はあらかじめ所定のバンプ径
に近い形状に分粒されたはんだボールとされ、或いは所
定のバンプ径に比較して微細なはんだ粒子をフラックス
成分に混合したペースト上のはんだとされ、若しくは真
空中で蒸着法により形成されたはんだ成分を含有する金
属蒸着膜とされ得る。これらいずれの場合でも、リフロ
ー時にははんだが融点以上の温度に到達すると、はんだ
が溶融し、溶融したはんだは表面張力により凝集し、そ
の形状は、下地金属パッド周縁における金属の濡れ性、
溶融したはんだの表面張力、溶融したはんだ自体の重さ
による変形等により、形状が決定される。溶融したはん
だは、リフロー工程の後半において、はんだ融点より低
い温度への冷却により固体となり、いわゆる、はんだバ
ンプと呼ばれる球状に近い形状のはんだ塊が得られる。
【0008】
【発明が解決しようとする課題】従来のリフロー工程に
おいては、大別して二種類の方法により、はんだ材料を
形成したウェハを加熱し、はんだを溶融凝固させる。第
1の方法は、図3に示すように、温度分布が均等な熱板
5の上にウェハ1を載せ、熱板5の温度を変化させるこ
とでウェハ1全面の温度をコントロールしてはんだを溶
融させ、はんだバンプ3を形成し、半導体装置4を作製
する方法である。第2の方法は、図4に示すように、複
数のヒータ7を設け、温度勾配を持せた長尺の炉6の中
に、ジグ(図示略)に載せたウェハをベルトやチェーン
により搬送させ、ウェハの温度をコントロールし、はん
だ材料を溶融凝固してはんだバンプを形成し、半導体装
置4を作製する方法である。図5は、この炉6内の温度
勾配を例示するグラフであり、この炉6内では、移動す
るウェハが徐々に加熱され、はんだ融点以上の温度に達
することが分かる。
【0009】これらの従来技術の問題点として、はんだ
リフロー工程後の凝固したはんだバンプの内部に、バン
プよりも小さい空隙(ボイド)が形成されることがあ
る。図6は、はんだバンプ3内に複数のボイド7が形成
された場合を示す。このボイドは、はんだバンプが比較
的小さい場合には顕著に認められるものではないが、C
SPのように比較的大きなバンプを形成する際に発生し
やすいことが知られている。また、通常、ウェハレベル
CSPのバンプ形成時に発生するボイドは、その後、他
の部品とともに電子機器の基板に実装され、再度リフロ
ー工程によるはんだの溶融凝固工程を経ても、消滅しに
くいことが知られている。
【0010】このバンプ内部のボイドは、(1)各バン
プ内部のボイドの有無により、バンプ高さのばらつきの
原因になる、(2)基板に実装した状態で、実使用環境
で温度サイクルを受けると、基板とチップの線膨張係数
の差異に起因する機械的歪みがボイド部に集中すること
があり、ボイドの部分が疲労破壊の原因になる、などの
影響があり、電子機器の製造上の不良発生頻度の増大や
電子機器の使用時の信頼性の低下を引き起こすなど、重
大な問題となる。
【0011】バンプ内のボイドは、リフロー時、溶融状
態のはんだ融液内に元々共存していた、例えばはんだ粒
間の空隙に存在する空気に代表される気体、はんだペー
ストを構成するフラックス成分が加熱されることにより
発生するガスなどが、はんだが凝固する前に溶融表面に
到達することができず、閉じ込められてしまうことが原
因である。したがって、CSPのような従来の半導体パ
ッケージよりも大きなバンプを必要とする半導体装置に
おいては、その下地金属パッドが相対的に大きくなるこ
とから、はんだ溶融時に内部に発生し内包されたガスが
溶融はんだ表面に移動するまでの距離の絶対値が大きく
なることから、このガスが内部に取り残され、凝固後に
ボイドとなって残存しやすい。
【0012】本発明は前記事情に鑑みてなされたもの
で、半導体装置に形成されるはんだバンプ内のボイドの
発生を低減する方法の提供を目的としている。
【0013】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、電極が設けられたウェハ上に該電極と接
続するはんだバンプが設けられた半導体装置の製造方法
において、前記はんだバンプ形成位置にはんだ材料をア
イランド状に載せたウェハを、前記はんだ材料の融点よ
り5℃から10℃低い温度範囲内に予め加熱する予熱工
程と、予熱された該ウェハを線状または細帯状の加熱領
域を通過させ、個々のアイランド状のはんだ材料の固相
/液相界面を単一にして該はんだ材料を溶融せしめ、そ
の後該はんだ材料を冷却してはんだバンプを形成するリ
フロー工程を含むことを特徴とする半導体装置の製造方
法を提供する。本発明の製造方法において、集光反射板
を持つ赤外線加熱装置により、前記線状または細帯状の
加熱領域を作り、前記はんだ材料をアイランド状に載せ
たウェハを該加熱領域を通過させることによって前記リ
フロー工程を実施することが好ましい。また、予熱部と
そのウェハ移動方向後方に前記線状または細帯状の加熱
領域を有する炉を用い、前記ウェハを該炉内を移動させ
つつリフロー工程を行うとともに、該加熱領域を通過さ
せる際のウェハの移動速度を、予熱部の移動速度より大
きくしても良い。
【0014】
【発明の実施の形態】以下、本発明による半導体装置の
製造方法の一実施形態を図面を参照して説明する。図7
は、本発明による半導体装置の製造方法の一実施形態を
説明するための図であって、(a)はリフロー工程中の
半導体装置を示す平面図、(b)は同側面図である。こ
の半導体装置4は、ウェハ1上に多数のはんだバンプ3
を設けたものである。これらのはんだバンプ3は、はん
だバンプ形成位置にはんだ材料をアイランド状に載せた
ウェハ1を、はんだ材料の融点より5℃から10℃低い
温度範囲内に予め加熱する予熱工程と、予熱された該ウ
ェハ1を線状または細帯状の加熱領域8を通過させ、個
々のアイランド状のはんだ材料の固相/液相界面を単一
にして該はんだ材料を溶融せしめ、その後該はんだ材料
を冷却してはんだバンプ3を形成するリフロー工程を経
て作製される。
【0015】ウェハ1上に多数のはんだバンプ3を設け
た半導体装置4は特に限定されず、図1に示す構造の
他、ウェハ1上にポリイミド樹脂等からなる絶縁膜、ウ
ェハ1の電極に接続する銅めっき層等からなる再配線
層、ポリイミド樹脂等からなる封止樹脂層などの種々の
材料を積層形成したものを用いることができ、またはん
だバンプ3を形成する際に、銅などのメタルポストを形
成し、該メタルポスト上にはんだバンプ3を設けた構成
としても良く、本発明方法は種々の半導体パッケージ構
造を有する半導体装置におけるはんだバンプの形成に適
用することができる。本発明での「半導体装置」は、ウ
ェハ1上にはんだバンプを設けた構造を有する、全ての
半導体チップ、半導体パッケージ、半導体デバイス等を
包含する。
【0016】本実施形態において、ウェハ1上のはんだ
バンプ形成位置にはんだ材料をアイランド状に形成する
方法は特に限定されず、例えば(1)電解はんだめっき
法、(2)はんだボール搭載法、(3)はんだペースト
印刷法、(4)はんだペーストディスペンス法、(5)
はんだ蒸着法、などの従来周知の手法を用いて形成可能
である。また、これらの各方法において使用するはんだ
材料(はんだペースト組成物を含む)もまた、従来周知
の組成物や市販品を用いることができる。
【0017】図7に示すように、所定のはんだバンプ形
成位置にアイランド状にはんだ材料を載せたウェハを加
熱しはんだを溶融させるリフロー工程を行って、ボイド
の無いはんだバンプを有する半導体装置4を形成するに
は、例えば、図4に示すように、複数のヒータ7が配設
された管状炉6を用い、ウェハ1をコンベア等で一方向
に移動させながら加熱することによって実行し得る。但
し、本発明方法では、図5に示す従来方法における温度
分布と異なり、はんだ材料の融点より5℃から10℃低
い温度範囲内に予め加熱(予熱工程)し、予熱されたウ
ェハ1が線状または細帯状の高温の加熱領域8を通過す
るように、極めて狭く、鋭いピーク状の加熱領域8を有
する温度分布に設定される。
【0018】従来のベルトタイプはんだリフロー炉6
は、ウェハをベルトやチェーン上に載せ、温度勾配を持
つ加熱ゾーンをウェハの片側の端から反対の端にわたり
加熱する。しかし、温度勾配はウェハの大きさと比較す
ると小さいため、ウェハ面内で、はんだが溶け出す場所
は任意である。すなわち、CSPのバンプ形成におい
て、その金属パッドの領域の、どの位置ではんだが溶け
始めるかどうかは不定であり、パッド面内で複数の場所
において同時に溶け始めることが一般的である。このよ
うなはんだ溶融方式においては、一つのバンプ内に複数
の溶けたはんだ部分に囲まれ、かつはんだが溶けていな
い部分に存在する例えば発生ガスやペースト内に残存す
る気体が、溶けたはんだに取り囲まれることになる。こ
の溶融はんだに囲まれた気体部分は、その形状が十分大
きい場合、または溶融はんだ表面に十分近ければ、容易
に表面に到達してはんだ外部に放出される。この場合は
バンプ内部にガスは存在せず、ボイドは生じない。しか
し、そうでない場合は、溶融はんだ内部に残存し、凝固
後にボイドを生じることになる。
【0019】そこで本発明では、例えば、複数のヒータ
が設けられた管状炉の該ヒータのうち、ウェハ移動方向
の後部、好ましくは最後のヒータを、極力幅が狭い加熱
領域8を実現し得るヒータ(以下、溶融用ヒータと言
う)を備えた長尺の炉を用い、この溶融用ヒータ以外の
複数のヒータを予熱用ヒータとし、コンベア等のベルト
やチェーンにウェハを載せ、この炉内を移動させつつリ
フロー工程を行う。前記溶融用ヒータとしては、例え
ば、楕円断面形状を持つ反射板の一方の焦点位置に棒状
赤外線ランプを配置し、他方の焦点位置を加熱領域8と
した赤外線ランプ、或いは赤外線用レンズなどの光学系
を用いて集光する赤外線加熱装置等が好適に用いられ
る。また予熱用ヒータは、通常の電気抵抗式ヒータ、赤
外線ヒータ等が用いられる。
【0020】ベルトやチェーンで移動されるウェハは、
炉内に入り、はんだの融点より5℃から10℃低い温度
に予熱される(予熱工程)。この予熱工程において、前
記温度範囲を外れると、加熱領域8ではんだ材料の固相
/液相界面を単一にして該はんだ材料を溶融する目的を
達成し難くなる。
【0021】予熱されたウェハは、はんだの融点より5
℃から10℃低い温度に保持されたまま、線状または細
帯状に集光した赤外線が照射されている加熱領域8を通
過させ、ウェハの片側の端から反対の端にわたり加熱を
行う。この高温の加熱領域8は極力幅が狭く、かつウェ
ハの移動方向に対して面内で垂直な位置関係とされてい
る。これにより、ウェハ上のはんだ材料は、個々の金属
パッドの高温側から溶融を始め、ウェハの移動にしたが
って順次金属パッドの反対側に溶融界面が移動する。こ
のように、急峻な温度勾配を持つ加熱条件においてリフ
ローを行うことにより、個々のはんだ材料の溶融時の固
相、液相界面を、個々のはんだ材料内部で単一とし、そ
の金属パッド上を固相、液相界面を一方向に移動させる
ことにより、はんだ材料内部に残存または発生した気泡
を溶融界面に沿ってはんだ外部に効果的に放出すること
が可能となる。
【0022】加熱領域8を通過した後、形成されたはん
だバンプは放冷され、ボイドの無いはんだバンプが形成
された半導体装置4が炉内から取り出される。個々のは
んだ材料内部で固液相界面を一つにするために、必要で
あればウェハを予熱する際のウェハ移動速度と比べ、急
峻な温度勾配を持つ加熱領域8を通過させる際、予熱時
よりもウェハの移動速度を大きくしても良い。これは、
遅い速度でウェハを移動させた場合、はんだ材料部内の
温度勾配が小さいために、複数の溶融開始点が発生し、
複数のボイドを溶融はんだ材料内に包含することを避け
るためである。
【0023】リフロー工程を終えたウェハは、検査をし
た後、図8に示すように最終工程においてウェハ10を
ダイジングすることにより、それぞれが半導体装置とさ
れ、電子機器に搭載するなどして用いられる。
【0024】この半導体装置4の製造方法によれば、は
んだバンプ形成位置にはんだ材料をアイランド状に載せ
たウェハ1を、はんだ材料の融点より5℃から10℃低
い温度範囲内に予め加熱する予熱工程と、予熱されたウ
ェハ1を線状または細帯状の加熱領域8を通過させ、個
々のアイランド状のはんだ材料の固相/液相界面を単一
にして該はんだ材料を溶融せしめ、その後該はんだ材料
を冷却してはんだバンプ3を形成するリフロー工程を行
うことによって、個々のはんだ材料の固相・液相界面
(溶融界面)が単一になり、はんだ材料内部に残存また
は発生した気泡を溶融界面に沿ってはんだ外部に効果的
に放出することが可能となる。したがって、リフロー工
程後、はんだが固相となった状態で、はんだバンプ内部
のボイド残存率を大幅に低減することが可能となった。
これによって、各バンプ内部のボイドの有無により、バ
ンプ高さにばらつきを生じたり、基板とチップの線膨張
係数の差異に起因する機械的歪みがボイドに集中して疲
労破壊の原因となるなどのボイド存在による問題を解消
でき、半導体装置及びそれを組み込んだ電子機器の製造
上の不良発生頻度を低下できるとともに使用時の信頼性
を向上させることができる。以下、本発明の効果を実施
例に基づいて説明する。
【0025】
【実施例】(実施例1)5mm×3mmの半導体デバイ
スを全面に形成した6インチのシリコンウェハに、絶縁
層、再配線層、樹脂封止層を形成したウェハレベルCS
Pを作製した。樹脂封止層には、半導体チップ上の電極
パッドに到達する再配線層のそれぞれの端部の位置に2
00μmφの開口部をレーザー加工により形成した。そ
の後、ウェハ全面の樹脂封止層開口部の上に、はんだペ
ースト印刷用マスクを載せ、マスク開口部にはんだペー
ストを押し込むことにより、230μmφ、高さ50μ
mのはんだペーストをアイランド状に印刷形成した。そ
の後、50cm/分の速度でベルトタイプリフロー炉内
を通過させた。
【0026】リフロー炉は4つの異なる加熱領域を有し
ており、入口側から、120℃、150℃、170℃、
楕円断面形状を持つ反射板の焦点位置に棒状赤外線ラン
プを配置した、赤外線ランプ加熱ゾーンとなっている。
赤外線加熱ゾーンは、楕円断面形状を持つ反射板の片方
の焦点位置に棒状赤外線ランプが配置され、かつ加熱す
るウェハのほぼ表面が、もう一方の焦点位置に合うよ
う、距離が設定されている。このため、はんだ材料の融
点以下で予備加熱されたウェハは、4つ目の赤外線加熱
ゾーンにおいて、ウェハの移動方向に垂直な位置関係で
線状または細長い矩形状に集光された赤外線により局所
的に加熱される。局所加熱された部分は、ウェハを一方
向に移動させているため、相対的に局所加熱領域が個々
のアイランド状のはんだペースト塊の片側から反対の端
方向に移動する。
【0027】このようにしてリフロー工程を終了したウ
ェハレベルCSPのバンプと、上記リフロー炉の4つ目
の加熱ゾーンが従来と同様のヒーター加熱とし、温度を
220℃に設定しリフロー工程を終了したウェハレベル
CSPのバンプを、X線顕微鏡により観察した。その結
果、従来タイプのリフロー炉を通したウェハレベルCS
Pのバンプ内部には、20μmφ以上のボイドが認めら
れた。これに対し、本発明にしたがって、赤外線集光加
熱ゾーンを有するリフロー炉を用いてリフロー工程を行
ったウェハレベルCSP内部には、20μmφ以上のボ
イドは認められなかった。この20μmのボイド径は、
使用したX線顕微鏡の観察においてボイドとして確認可
能な最小サイズである。
【0028】(実施例2)4mm×4mmの半導体デバ
イスを全面に形成した8インチのシリコンウェハに、絶
縁層、再配線層、樹脂封止層を形成したウェハレベルC
SPを作製した。樹脂封止層には感光性樹脂を用い、半
導体チップ上の電極パッドに到達する再配線層のそれぞ
れの端部の位置に300μmφの開口部をフォトリソグ
ラフィーにより0.8mmピッチで形成した。その後、
ウェハ全面の樹脂封止層開口部の上に、はんだペースト
印刷用マスクを載せ、マスク開口部にはんだペーストを
押し込むことにより、350μmφ、高さ50μmのは
んだペーストをアイランド状に印刷形成した。その後、
50cm/分の速度で、ベルトタイプリフロー炉内を通
過させた。リフロー炉は実施例1と同じものを用いた。
したがって、余熱されたウェハは、集光された赤外線に
より局所加熱され、ウェハを一方向に移動させることに
より、相対的に局所加熱領域が個々のアイランド状のは
んだペースト塊の片側から反対の端方向に移動する。
【0029】このようにしてリフロー工程を終了したウ
ェハレベルCSPのバンプと、上記リフロー炉の4つ目
の加熱ゾーンが従来と同様のヒーター加熱とし、温度を
230℃に設定しリフロー工程を終了したウェハレベル
CSPのバンプを、X線顕微鏡により観察した。その結
果、従来タイプのリフロー炉を通したウェハレベルCS
Pのバンプ内部には、20μmφ以上のボイドが認めら
れた。これに対し、本発明にしたがって、赤外線集光加
熱ゾーンを有するリフロー炉を用いてリフロー工程を行
ったウェハレベルCSP内部には、20μmφ以上のボ
イドは認められなかった。この20μmのボイド径は、
使用したX線顕微鏡の観察においてボイドとして確認可
能な最小サイズである。
【0030】
【発明の効果】以上説明したように、本発明によれば、
はんだバンプ形成位置にはんだ材料をアイランド状に載
せたウェハを、はんだ材料の融点より5℃から10℃低
い温度範囲内に予め加熱する予熱工程と、予熱されたウ
ェハを線状または細帯状の加熱領域を通過させ、個々の
アイランド状のはんだ材料の固相/液相界面を単一にし
て該はんだ材料を溶融せしめ、その後該はんだ材料を冷
却してはんだバンプを形成するリフロー工程を行うこと
によって、個々のはんだ材料の固相・液相界面(溶融界
面)が単一になり、はんだ材料内部に残存または発生し
た気泡を溶融界面に沿ってはんだ外部に効果的に放出す
ることが可能となる。したがって、リフロー工程後、は
んだが固相となった状態で、はんだバンプ内部のボイド
残存率を大幅に低減することが可能となった。これによ
って、各バンプ内部のボイドの有無により、バンプ高さ
にばらつきを生じたり、基板とチップの線膨張係数の差
異に起因する機械的歪みがボイドに集中して疲労破壊の
原因となるなどのボイド存在による問題を解消でき、半
導体装置及びそれを組み込んだ電子機器の製造上の不良
発生頻度を低下できるとともに使用時の信頼性を向上さ
せることができる。
【図面の簡単な説明】
【図1】 一般的な半導体装置の製造工程を示すフロー
図である。
【図2】 半導体装置のはんだバンプ部の要部断面図で
ある。
【図3】 従来のリフロー工程実施用加熱装置の一例を
示す概略側面図である。
【図4】 従来のリフロー工程実施用加熱装置の他の例
を示す構成図である。
【図5】 図4に示す加熱装置における温度分布を説明
するためのグラフである。
【図6】 はんだバンプ内にボイドが存在する状態を示
す半導体装置のはんだバンプ部の要部断面図である。
【図7】 本発明方法を説明するための図であり、
(a)はリフロー工程実施中のウェハ(半導体装置)を
示す平面図、(b)は同側面図である。
【図8】 ウェハ状のチップ配置状態を示す平面図であ
る。
【符号の説明】
1……ウェハ、2……電極、3……はんだバンプ、4…
…半導体装置、5……熱板、6……炉(管状炉)、7…
…ヒータ、8……加熱領域、9……赤外線、10……ウ
ェハ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 俊明 千葉県佐倉市六崎1440番地 株式会社フジ クラ佐倉事業所内

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 電極(2)が設けられたウェハ(1)上
    に該電極と接続するはんだバンプ(3)が設けられた半
    導体装置(4)の製造方法において、前記はんだバンプ
    形成位置にはんだ材料をアイランド状に載せたウェハ
    を、前記はんだ材料の融点より5℃から10℃低い温度
    範囲内に予め加熱する予熱工程と、予熱された該ウェハ
    を線状または細帯状の加熱領域を通過させ、個々のアイ
    ランド状のはんだ材料の固相/液相界面を単一にして該
    はんだ材料を溶融せしめ、その後該はんだ材料を冷却し
    てはんだバンプを形成するリフロー工程を含むことを特
    徴とする半導体装置の製造方法。
  2. 【請求項2】 集光反射板を持つ赤外線加熱装置によ
    り、前記線状または細帯状の加熱領域を作り、前記はん
    だ材料をアイランド状に載せたウェハを該加熱領域を通
    過させることによって前記リフロー工程を実施すること
    を特徴とする請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】 予熱部とそのウェハ移動方向後方に前記
    線状または細帯状の加熱領域を有する炉を用い、前記ウ
    ェハを該炉内を移動させつつリフロー工程を行うととも
    に、該加熱領域を通過させる際のウェハの移動速度を、
    予熱部の移動速度より大きくすることを特徴とする請求
    項1または2に記載の半導体装置の製造方法。
JP2001314047A 2001-10-11 2001-10-11 半導体装置の製造方法 Withdrawn JP2003124244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001314047A JP2003124244A (ja) 2001-10-11 2001-10-11 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001314047A JP2003124244A (ja) 2001-10-11 2001-10-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003124244A true JP2003124244A (ja) 2003-04-25

Family

ID=19132419

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001314047A Withdrawn JP2003124244A (ja) 2001-10-11 2001-10-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003124244A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165336A (ja) * 2004-12-08 2006-06-22 Mitsubishi Materials Corp バンプ形成用ハンダペースト
US7524700B2 (en) 2005-03-23 2009-04-28 Seiko Epson Corporation Method for manufacturing semiconductor device, and method and structure for implementing semicondutor device
JP2009277797A (ja) * 2008-05-13 2009-11-26 Renesas Technology Corp 金属電極の形成方法および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165336A (ja) * 2004-12-08 2006-06-22 Mitsubishi Materials Corp バンプ形成用ハンダペースト
US7524700B2 (en) 2005-03-23 2009-04-28 Seiko Epson Corporation Method for manufacturing semiconductor device, and method and structure for implementing semicondutor device
US7601626B2 (en) 2005-03-23 2009-10-13 Seiko Epson Corporation Method for manufacturing semiconductor device, and method and structure for implementing semiconductor device
US8207056B2 (en) 2005-03-23 2012-06-26 Seiko Epson Corporation Method for manufacturing semiconductor device, and method and structure for implementing semiconductor device
JP2009277797A (ja) * 2008-05-13 2009-11-26 Renesas Technology Corp 金属電極の形成方法および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
TWI514487B (zh) 半導體晶片的熱壓縮鍵合
KR101685769B1 (ko) 반도체 패키징 및 이의 제조 방법
US7833897B2 (en) Process for making interconnect solder Pb-free bumps free from organo-tin/tin deposits on the wafer surface
US11967576B2 (en) Systems for thermally treating conductive elements on semiconductor and wafer structures
US8440503B1 (en) Methods for performing reflow in bonding processes
JP5079304B2 (ja) 基板上に多層バンプを形成する方法
JPH10135276A (ja) エリアアレイ半導体装置、プリント基板及びスクリーンマスク
US6239013B1 (en) Method for transferring particles from an adhesive sheet to a substrate
CN102623361B (zh) 用于为焊料凸块形成柱状晶粒结构的热梯度回流
JP2929545B2 (ja) 半導体集積回路装置の製造方法および製造装置
JP2003124244A (ja) 半導体装置の製造方法
TWI556334B (zh) 回流製程方法
CN101459090B (zh) 在电子基板表面上形成焊料突起的方法
KR101194949B1 (ko) 솔더볼 및 플립칩 어셈블리를 위한 웨이퍼 레벨 리플로우 장비 및 제조 방법
CN104716073A (zh) 处理半导体器件的工具和系统以及处理半导体器件的方法
JPH08213413A (ja) シリコン素子のはんだ付け方法
JP4503462B2 (ja) 半導体装置の製造方法
JP2003234430A (ja) 半導体装置およびその製造方法
JPH09199540A (ja) 半導体装置及び実装構造体及びその製造方法及び実装構造体検査方法及びその装置
Puttlitz et al. Solder transfer technique for flip-chip and electronic assembly applications
JP4741201B2 (ja) 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法
KR102867691B1 (ko) 반도체 패키지 리플로우 장치 및 반도체 패키지 리플로우 방법
JPH0483353A (ja) 半導体集積回路装置の製造方法
JPH06275628A (ja) Ccbバンプ形成用部品及びこれを用いた半導体装置の製造方法
KR20240009171A (ko) 솔더 범프의 형성 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050104