JP2003122704A

JP2003122704A - データ処理装置

Info

Publication number: JP2003122704A
Application number: JP2001320639A
Authority: JP
Inventors: Kenji Imamura; 健二今村; Masayuki Abe; 雅幸阿部; Harunobu Miyashita; 晴信宮下; Sakae Okazaki; 栄岡崎; Kazumichi Kawasome; 一路川染; Yuji Yoshino; 勇司吉野; Kei Hatano; 圭波多野; Takahiro Iwabuchi; 孝寛岩渕
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2001-10-18
Filing date: 2001-10-18
Publication date: 2003-04-25

Abstract

(57)【要約】【課題】特別なバスインタフェースを用いることな
く、リアルタイム性を有するデータ転送を特に考慮して
いない汎用バスを用いた安価な構成で、リアルタイム転
送を効率的に実行できるデータ処理装置を提供するこ
と。【解決手段】バスアービタ３０ＡによってＲＴ系デバ
イス１８Ａにバス使用権が付与された場合、ＲＴ系デ
バイス１８Ａは、ＲＴバス１８上でのバスマスタデバ
イスとして動作する。このＲＴ系デバイス１８Ａがシ
ステムメモリ１４へのリードアクセス要求を行うと、メ
モリアービタ３２は、ＲＴ系デバイス１８Ａに対し
て、バスアービタ３０Ｂにより非ＲＴバス２０上でのバ
スマスタデバイスとされた非ＲＴ系デバイスに優先し
て、システムメモリ１４へのリードアクセスを許可し、
ＲＴ系デバイス１８Ａは、システムメモリ１４に対す
るリードアクセスを実行することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、少なくとも、所定
時間内に所定のデータ量の転送を必要とするリアルタイ
ム転送を行うデータ処理装置に関する。

【０００２】

【従来の技術】従来から、用途に応じて各々異なる様々
な種類のデータを扱う複数のデバイス機器が接続され、
各デバイス機器それぞれに対して、相互に各種データの
授受を行うデータ処理装置が広く知られている。

【０００３】このようなデータ処理装置の一例として、
特開２０００−３４１３０６号公報には、リアルタイム
性を要求されるデータを転送するために特別に設けた専
用バス（マルチメディアバス）により、リアルタイム転
送を行っている。このマルチメディアバスでは、Ａ／Ｖ
ストリームデータのリアルタイム処理を保証するための
予約転送モードと通常のコンピュータデータの処理を行
う非同期転送モードの２つのモードを有し、データの種
類に応じて同一バスを使い分ける技術（以下、先行技術
という）が提案されている。

【０００４】

【発明が解決しようとする課題】しかしながら、上記の
先行技術では、リアルタイム性を要求されるデータを転
送するために専用バスを特別に設けている。そのため、
市場に多く出回っている汎用のバスインターフェースを
有するデバイスを使用することができず、専用のバスイ
ンターフェースを有するデバイスのみの使用に限られて
しまい、製造コストや汎用性の面で問題があった。

【０００５】本発明は、上記の問題点を解決すべく成さ
れたもので、特別なバスインタフェースを用いることな
く、リアルタイム性を有するデータ転送を特に考慮して
いない汎用バスを用いた安価な構成で、リアルタイム転
送を効率的に実行できるデータ処理装置を提供すること
を目的とする。

【０００６】

【課題を解決するための手段】請求項１に記載の発明
は、少なくとも、所定時間内に所定量のデータ転送を要
するリアルタイム処理を行う第１のデバイスと、所定時
間内での所定量のデータ転送を必要としない非リアルタ
イム処理を行う第２のデバイスとがバスを介して接続さ
れ、前記第１のデバイス又は前記第２のデバイスに対し
て、前記各デバイスにて扱う所定の処理データを授受す
るためのデータ転送を制御する制御手段を備えたデータ
処理装置であって、前記バスは、前記第１のデバイスが
接続され、所定時間内に所定量のデータを転送するリア
ルタイム転送に用いる第１のバスと、前記第２のデバイ
スが接続され、前記所定時間内における前記所定量のデ
ータ転送を要しない非リアルタイム転送に用いる第２の
バスと、からなり、前記第１のバスに接続されたデバイ
スに対するデータ転送を、前記第２のバスに接続された
デバイスに対するデータ転送に優先して実行するように
前記第１のバス及び第２のバスを制御するバス制御手段
を有している。

【０００７】請求項１に記載の発明によれば、前記バス
は、リアルタイム処理を行う第１のデバイスが接続さ
れ、リアルタイム転送に用いる第１のバスと、非リアル
タイム処理を行う第２のデバイスが接続され、非リアル
タイム転送に用いる第２のバスと、からなる。このこと
により、バスをリアルタイム転送用と非リアルタイム転
送用に分けて用いることができる。また、バス制御手段
は、第１のバスに接続された第１のデバイスに対するデ
ータ転送を、第２のバスに接続された第２のデバイスに
対するデータ転送に優先して実行するように第１のバス
及び第２のバスを制御する。これにより、所定時間内に
所定量のデータ転送を要するリアルタイム転送を効率的
に実行することができる。

【０００８】請求項２に記載の発明は、請求項１に記載
の発明において、前記バス制御手段は、前記第１のデバ
イスが要求する所定時間内に所定量のデータ転送がおこ
なえるように、前記各デバイスに対して、当該デバイス
が接続されている前記各バスの使用権を付与することを
特徴としている。

【０００９】請求項２に記載の発明によれば、バス制御
手段は、前記第１のデバイスが要求する所定時間内に所
定量のデータ転送がおこなえるように、例えば、リアル
タイム転送に用いる第１のバスに接続された第１のデバ
イスに対して、非リアルタイム転送に用いる第２のバス
に接続された第２のデバイスに優先して、バスの使用権
を付与する。これにより、リアルタイム転送を要する第
１のデバイスによるデータ転送を、第２のデバイスによ
るデータ転送に対して優先的に実行することができる。

【００１０】請求項３に記載の発明は、請求項２に記載
の発明において、前記バス制御手段は、前記各デバイス
に対する所定量のデータ転送が終了した時点で、当該デ
バイスに使用されている前記バスを解放すると共に、前
記各デバイスは、所定量のデータ転送が終了した時点
で、前記バス制御手段によって付与された前記バスの使
用権を放棄することを特徴としている。

【００１１】請求項３に記載の発明によれば、バス制御
手段は、前記各デバイスに対する所定量のデータ転送が
終了した時点で、例えば、そのデバイスに付与されてい
るバス使用権を無効にして、当該デバイスに使用されて
いるバスを解放する。一方、前記各デバイスは、所定量
のデータ転送が終了した時点で、前記バス制御手段によ
って付与された前記バスの使用権を放棄する。このこと
によって、他のデバイスがバス使用権を獲得する機会を
増やすことができ、各デバイスにおけるバスの使用効率
を向上させ、結果としてシステム全体のパフォーマンス
を向上させることができる。

【００１２】請求項４に記載の発明は、請求項１〜請求
項３の何れか１項に記載の発明において、前記各デバイ
スで用いられる各種データを所望に読み書き可能に記憶
する記憶手段と、前記第１のデバイスが要求する所定時
間内に所定量のデータ転送がおこなえるように、前記各
デバイスに対して、前記記憶手段に対するアクセス権を
付与するアクセス権付与手段と、をさらに有している。

【００１３】請求項４に記載の発明によれば、記憶手段
は、前記各デバイスで用いられる各種データを所望に読
み書き可能に記憶する。また、アクセス権付与手段は、
前記第１のデバイスが要求する所定時間内に所定量のデ
ータ転送がおこなえるように、例えば、第１のデバイス
を第２のデバイスより高い優先順位として、各デバイス
に対し、記憶手段に対するアクセス権を付与する。これ
により、リアルタイム転送を要する第１のデバイスによ
る記憶手段に対するアクセスを、第２のデバイスに対し
て優先的に実行することができる。

【００１４】請求項５に記載の発明は、請求項４に記載
の発明において、前記各デバイスからの前記記憶手段に
対するデータリード要求に先だって、当該データリード
要求にて前記記憶手段から読み出されるデータを、予め
前記記憶手段から読み出して先読みデータとして保持
し、前記各デバイスからの前記データリード要求による
データ読み出し時には、前記先読みデータを前記各デバ
イスへ供給する第１のデータ保持手段をさらに有すると
共に、前記記憶手段から読み出されるデータが前記第１
のデータ保持手段に保持された時点で、前記アクセス権
を付与されたデバイスは、前記アクセス権を放棄するこ
とを特徴としている。

【００１５】請求項５に記載の発明によれば、第１のデ
ータ保持手段は、各デバイスからの記憶手段に対するデ
ータリード要求に先だって、当該データリード要求にて
記憶手段から読み出されるデータを、予め記憶手段から
読み出して先読みデータとして保持し、かつ、各デバイ
スからの記憶手段に対する前記データリード要求による
データ読み出し時には、前記先読みデータを前記各デバ
イスへ供給する。すなわち、各デバイスからの記憶手段
に対する前記データリード要求によるデータ読み出し時
には、直接記憶手段からデータが読み出されるのではな
く、第１のデータ保持手段に既に保持されている先読み
データが各デバイスへ供給されることになる。また、記
憶手段から読み出されるデータが第１のデータ保持手段
に保持された時点で、アクセス権を付与されたデバイス
は、記憶手段に対するアクセス権を放棄する。これらの
ことにより、各デバイスによる記憶手段からのデータ読
み出し時において、デバイスが記憶手段に対するアクセ
ス権を占有する時間を短縮して、他のデバイスが記憶手
段に対するアクセス権を獲得する機会を増やすことがで
き、結果として、各デバイスによるデータ転送を効率的
に行うことができる。

【００１６】請求項６に記載の発明は、請求項４又は５
に記載の発明において、前記記憶手段へ書き込まれるデ
ータを一時的に保持する第２のデータ保持手段をさらに
有すると共に、前記記憶手段へ書き込まれるデータが前
記第２のデータ保持手段に保持された時点で、前記バス
の使用権を付与されたデバイスは、前記バスの使用権を
放棄することを特徴としている。

【００１７】請求項６に記載の発明によれば、第２のデ
ータ保持手段は、記憶手段へ書き込まれるデータを一時
的に保持する。また、記憶手段へ書き込まれるデータが
第２のデータ保持手段に保持された時点で、バスの使用
権を付与されたデバイスは、バスの使用権を放棄する。
これにより、各デバイスによる記憶手段へのデータ書き
込み時において、デバイスがバスの使用権を占有する時
間を短縮して、他のデバイスがバスに対する使用権を獲
得する機会を増やすことができ、結果として、各デバイ
スによるデータ転送を効率的に行うことができる。

【００１８】請求項７に記載の発明は、請求項１〜請求
項６の何れか１項に記載の発明において、前記各手段
を、スイッチマトリクスによるハブ構造によって相互に
接続することを特徴としている。

【００１９】請求項７に記載の発明によれば、前記各手
段をスイッチマトリクスによるハブ構造によって相互に
接続することにより、前記各手段の間で、互いに独立
に、少なくとも２系統のデータ転送経路を形成すること
が可能となり、これによって同時並列的に複数のデータ
転送を実行できるので、結果として各デバイスによるデ
ータ転送を効率的に行うことができる。

【００２０】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。「第１の実施形態」まず、本発明の第１の実施形態につ
いて説明する。

【００２１】図１には、本第１の実施形態に係るデータ
処理装置１０の概略構成が示されている。このデータ処
理装置１０は、メイン制御部としてのＣＰＵ１２と、シ
ステムメモリ１４と、ＣＰＵ１２及びシステムメモリ１
４と後述する２つのバスとの間でデータ転送の橋渡しを
するためのブリッジ回路１６と、を備えている。

【００２２】ＣＰＵ１２はＯＳの制御下で、各種データ
処理プログラムを実行するようになっており、自身の外
部ピンに直結されたプロセッサ直結バスとしてのホスト
バス１２Ａを経由して、ブリッジ回路１６に接続されて
いる。

【００２３】また、システムメモリ１４は、ＣＰＵ１２
の実行プログラムの読み込み領域として、或いは実行プ
ログラムの処理データを書き込む作業領域として利用さ
れる、書き込み可能メモリであり、メモリバス１４Ａを
経由して、ブリッジ回路１６に接続されている。なお、
システムメモリ１４に対するデータの読み書き動作は、
ブリッジ回路１６に含まれる図示しないメモリコントロ
ーラによって制御されるようになっており、また、シス
テムメモリ１４としては、例えば、一般的な、複数個の
ＤＲＡＭ（ダイナミックＲＡＭ）チップ等を採用するこ
とができる。

【００２４】ブリッジ回路１６には、リアルタイムＩ／
Ｏバス１８（ＲＴバス１８）及び非リアルタイムＩ／Ｏ
バス２０（非ＲＴバス２０）の２つのバスが互いに独立
に接続されている。

【００２５】ＲＴバス１８には、所定時間内に所定量の
データ転送（リアルタイム転送）を要するリアルタイム
処理を行うリアルタイム系デバイス（ＲＴ系デバイス）
１８Ａ、１８Ｂ、１８Ｃが接続されており、各ＲＴ系デ
バイス（、、）は、ＲＴバス１８を介し、ブリッ
ジ回路１６を経由して、ＣＰＵ１２及びシステムメモリ
１４と相互にデータの授受が可能とされている。なお、
各ＲＴ系デバイス（、、）としては、例えば、一
旦データ転送を開始したら転送の中断ができない画像デ
ータ転送等を行うプリンタエンジンやスキャナ等を採用
することができる。

【００２６】また、非ＲＴバス２０には、上記のような
リアルタイム転送を要しない非リアルタイム処理を行う
非リアルタイム系デバイス（非ＲＴ系デバイス）２０
Ａ、２０Ｂ、２０Ｃが接続されており、各非ＲＴ系デバ
イス（、、）は、非ＲＴバス２０を介し、ブリッ
ジ回路１６を経由して、ＣＰＵ１２及びシステムメモリ
１４と相互にデータの授受が可能とされている。なお、
各非ＲＴ系デバイス（、、）としては、例えば、
データ転送を中断することが可能なハンドシェイクによ
るデータ転送を行う通信機器やハードディスク等の外部
記憶装置等を採用することができる。

【００２７】なお、ＲＴバス１８及び非ＲＴバス２０と
して、例えば、汎用Ｉ／Ｏバスとして一般的に用いられ
るＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔ
Ｉｎｔｅｒｃｏｎｎｅｃｔ）バス等を採用することが
できる。

【００２８】また、ブリッジ回路１６は、ＲＴバス１８
に接続されている各デバイスからのアクセスの競合を回
避するためのバスアービタ３０Ａ、及び非ＲＴバス２０
に接続されている各デバイスからのアクセスの競合を回
避するためのバスアービタ３０Ｂを備えている。

【００２９】バスアービタ３０Ａ、３０Ｂは、各デバイ
スからの、バス使用権を要求するバスアクセス要求信号
を入力とし、各デバイスに対して、バス使用を許可する
バスアクセス許可信号を出力するものであり、バスアー
ビタ３０ＡはＲＴバス１８に接続された各デバイスのバ
スアクセス要求を受け、又、バスアービタ３０Ｂは非Ｒ
Ｔバス２０に接続された各デバイスのバスアクセス要求
を受けて、それぞれ互いの動作状況に関わらず独立に、
各バスを種々の調停方法（例えば、優先順位をつけてい
くプライオリティ方式や、均等に順次使用許可を与えて
いくラウンドロビン方式等の調停方法。）により時分割
して使用するように制御する。このことにより、バス使
用権を要求し、アービトレーション（調停）によってバ
ス使用権を獲得した各デバイスは、バスを占有すること
ができ、また、ＲＴバス１８に接続されたデバイスの１
つと、非ＲＴバス２０に接続されたデバイスの１つが同
時にバス使用権を獲得して、それぞれ接続されているバ
スを占有することが可能となる。

【００３０】なお、バスアービタ３０Ａ、３０Ｂでは、
ある所定時間内における各デバイスへの転送データ量や
各デバイスにおけるバス使用権の獲得回数等に基づい
て、バス使用権の割り振り制御を行うようにしてもよ
い。

【００３１】また、ブリッジ回路１６は、システムメモ
リ１６へのアクセスの競合を回避するためのメモリアー
ビタ３２を備えており、このメモリアービタ３２には、
ホストバス１２Ａ、メモリバス１４Ａ、バスアービタ３
０Ａ、及びバスアービタ３０Ｂが接続されている。

【００３２】このメモリアービタ３２は、ＣＰＵ１２
や、ＲＴバス１８及び非ＲＴバス２０に接続された各デ
バイスからのシステムメモリ１４へのアクセスを要求す
るメモリアクセス要求信号を入力とし、ＣＰＵ１２、バ
スアービタ３０Ａによってバス使用権を付与されたＲＴ
系デバイス、及びバスアービタ３０Ｂによってバス使用
権を付与された非ＲＴ系デバイスに対して、システムメ
モリ１４へのアクセスを許可するメモリアクセス許可信
号を出力するものである。

【００３３】なお、メモリアービタ３２は、ＲＴバス１
８に接続された各ＲＴ系デバイス（、、）が要求
する転送帯域を優先的に確保し、必要とする転送データ
量を保証できるように、メモリアクセス許可の割り振り
制御を行う。

【００３４】また、上述のＲＴバス１８及び非ＲＴバス
２０上では、複数バイトのデータのブロックを連続して
一気に転送するバースト転送によるデータ転送が行われ
るように設定されている。このバースト転送では、デー
タが途切れることなく送られる長さであるバースト長と
して、予め所望に適切な値を設定可能とされている。

【００３５】さらに、ＲＴバス１８及び非ＲＴバス２０
に接続された各デバイスでは、バス使用権を獲得してか
ら予め設定された所定量のデータ転送が完了した時点
で、バス使用権を自ら放棄してバスを解放するように動
作設定されている。

【００３６】また、ブリッジ回路１６は、ＲＴバス１８
及び非ＲＴバス２０に接続された各デバイスに対して、
予め設定された所定量のデータ転送が完了した時点で、
そのデバイスのバス使用を停止させる機能を備えてい
る。

【００３７】なお、本第１の実施形態では、ＲＴ系デバ
イスによるデータ転送（リアルタイム転送）を、非ＲＴ
デバイスによるデータ転送（非リアルタイム転送）より
優先的に行うが、非リアルタイム転送においても予め定
めた所定量のデータ転送が完了するまでバスを解放しな
いため、ここで設定される所定量をリアルタイム転送の
場合より小さく設定することにより、非リアルタイム転
送からリアルタイム転送への切り替えレスポンスを向上
させることができる。

【００３８】次に、本第１の実施形態の作用について説
明する。ここでは、ＲＴ系デバイス１８Ａからシステ
ムメモリ１４へデータをリード要求する場合を例に挙げ
て説明する。

【００３９】ＲＴ系デバイス１８Ａは、自らバスアク
セス要求信号を出力し、ブリッジ回路１６のバスアービ
タ３０Ａによってバス使用が許可されてバスアクセス許
可信号を受信すると、ＲＴバス１８上でのバスマスタデ
バイスとして動作し、データ転送先であるターゲットを
指定して双方向のデータ転送を行う。

【００４０】バスマスタデバイスとなったＲＴ系デバイ
ス１８Ａは、システムメモリ１４へのリードアクセス
要求を行うにあたり、ＲＴバス１８を介し、バスアービ
タ３０Ａを経由して、ブリッジ回路１６のメモリアービ
タ３２へメモリアクセス要求信号を出力する。

【００４１】メモリアービタ３２は、ＲＴ系デバイス
１８Ａからのメモリアクセス要求信号を受信すると、Ｒ
Ｔ系デバイス１８Ａに対して、バスアービタ３０Ｂに
よって非ＲＴバス２０上でのバスマスタデバイスとされ
た非ＲＴ系デバイスやＣＰＵ１２からのメモリアクセス
要求に優先して、システムメモリ１４へのリードアクセ
スを許可するメモリアクセス許可信号を出力する。

【００４２】ＲＴ系デバイス１８Ａは、メモリアービ
タ３２からのメモリアクセス許可信号を受信すること
で、システムメモリ１４へのアクセス権を獲得し、シス
テムメモリ１４との間でデータ転送を行い、リードアク
セスを実行する。

【００４３】また、ＲＴ系デバイス１８Ａは、予め設
定された所定量のデータ転送が完了すると、システムメ
モリ１４へのリードアクセスを自ら終了し、バス使用権
を放棄する。一方で、ＲＴ系デバイス１８Ａが、予め
設定された所定量以上のデータ転送を行おうとする場合
には、ブリッジ回路１６側からデータ転送を停止する。
このことにより、他のデバイスによるバス使用権獲得の
機会を与え、システム全体におけるバス使用効率を向上
できる。

【００４４】以上により、本第１の実施形態によれば、
リアルタイム転送が要求されるＲＴ系デバイスと、リア
ルタイム転送を要しない非ＲＴ系デバイスとを区別して
ＲＴバス及び非ＲＴバスに分けて接続し、ＲＴ系デバイ
スに対して優先的にバス使用権及びメモリアクセス権の
調停を制御することで、リアルタイム性を要するデータ
転送を特別に考慮した専用バスを用いることなく、ＲＴ
バス上におけるリアルタイム転送の効率悪化を防ぎ、各
デバイスによるデータ転送を効率的に行うことができ
る。「第２の実施形態」次に、本発明の第２の実施形態
について説明する。

【００４５】図２には、本第２の実施形態に係るデータ
処理装置１０Ａの概略構成が示されている。なお、この
データ処理装置１０Ａにおいて、上述した第１の実施形
態に係るデータ処理装置１０と同一構成部分には、同一
符号を付してその説明を省略する。

【００４６】データ処理装置１０Ａのブリッジ回路１６
Ａは、バスアービタ３０Ａ及び３０Ｂに替えて、新た
に、ＲＴバス１８及び非ＲＴバス２０に接続されている
各デバイスからのアクセスの競合を回避するためのバス
アービタ３０Ｃを備えている。

【００４７】このバスアービタ３０Ｃは、各デバイスか
らの、バス使用権を要求するバスアクセス要求信号を入
力とし、各デバイスに対して、バス使用を許可するバス
アクセス許可信号を出力するもので、ＲＴバス１８及び
非ＲＴバス２０に接続された各デバイスのバスアクセス
要求を受けて、各バスを種々の調停方法（例えば、優先
順位をつけていくプライオリティ方式や、均等に順次使
用許可を与えていくラウンドロビン方式等の調停方
法。）により時分割して使用するように制御する。この
ことにより、バス使用権を要求し、アービトレーション
（調停）によってバス使用権を獲得した各デバイスは、
バスを占有することができる。

【００４８】なお、バスアービタ３０Ｃは、ＲＴバス１
８に接続された各ＲＴ系デバイス（、、）がそれ
ぞれ必要な転送帯域を優先的に確保できるようにバスの
使用権を制御するように設定されている。また、各ＲＴ
系デバイスは、ＲＴバス１８上における転送帯域を等し
く必要とするため、バスアービタ３０Ｃは、例えば、ラ
ウンドロビン方式により各デバイスに均等にバス使用権
を与えるように動作設定されている。

【００４９】なお、バスアービタ３０Ｃでは、ある所定
時間内における各デバイスへの転送データ量や各デバイ
スにおけるバス使用権の獲得回数等に基づいて、バス使
用権の割り振り制御を行うようにしてもよい。

【００５０】また、データ処理装置１０Ａのブリッジ回
路１６Ａは、新たに、後述するプリフェッチバッファ３
４及びポスティッドライトバッファ３６からなるバッフ
ァ３４を備えており、このバッファ３４は、上述したメ
モリアービタ３２に接続されている。また、このバッフ
ァ３４には上述のバスアービタ３０Ｃが接続されてい
る。

【００５１】バッファ３４に含まれるプリフェッチバッ
ファ３４Ａは、上記バスマスタデバイスからリード要求
があるであろうデータを予め格納しておくためのもので
ある。プリフェッチバッファ３４Ａから読み出されるデ
ータは、システムメモリ１４から直接読み出す場合に比
べてより短時間でデータ転送を行うことが可能とされて
いる。これにより、１つのバスマスタデバイスが各バス
を占有する時間が減少し、別のデバイスがバスマスタデ
バイスとなる機会を増やすことができる。

【００５２】また、プリフェッチバッファ３４Ａからの
メモリアクセス要求の優先度を低く設定することによっ
て、ＲＴバス１８が必要とする転送帯域を優先して確保
できるようにメモリアクセス権の付与制御が行われるこ
とで、転送帯域が狭められたＣＰＵ１２及び非ＲＴバス
２０からのメモリアクセス要求に対するレスポンスも向
上する。

【００５３】一方、バッファ３４に含まれるポスティッ
ドライトバッファ３４Ｂは、上記バスマスタデバイスが
システムメモリ１４への書き込み（ライト）を行う場合
に、その書き込みデータを一時的に保持するためのもの
であり、システムメモリ１４より高速にアクセス可能と
されている。これにより、上記バスマスタデバイスがシ
ステムメモリ１４に対してライトを行う場合に、ポステ
ィッドライトバッファ３４Ｂへ一旦データを書き込むこ
とで、より短時間でバス転送を完了してバスの占有を終
了させることができる。このことにより、結果として、
各バスの使用効率が向上し、同一バス上に接続される他
のデバイス或いはＣＰＵ１２が使用できる転送帯域を拡
大することができる。

【００５４】次に本第２の実施形態の作用について説明
する。本第２の実施形態では、基本的に上述の第１の実
施形態と同様の処理が行われるが、例えば、バスアービ
タ３０ＣによってバスマスタデバイスとされたＲＴ系デ
バイス１８Ａがシステムメモリ１４へのリードアクセ
ス要求を行い、メモリアービタ３２からシステムメモリ
１４へのアクセス権を獲得して、リードアクセスを実行
する場合に、ＲＴ系デバイス１８Ａが要求するシステ
ムメモリ１４からの読み出しデータを、一旦プリフェッ
チバッファ３４Ａへ保持して、ＲＴ系デバイス１８Ａ
はメモリアクセス権を解放する。続いて、ＲＴ系デバイ
ス１８Ａは、プリフェッチバッファ３４Ａへ保持され
ている読出しデータを、ＲＴバス１８を介してリードす
る。

【００５５】一方、バスアービタ３０Ｃによってバスマ
スタデバイスとされたＲＴ系デバイス１８Ａがシステ
ムメモリ１４へのライトアクセス要求を行い、メモリア
ービタ３２からシステムメモリ１４へのアクセス権を獲
得して、ライトアクセスを実行する場合に、ＲＴ系デバ
イス１８Ａが要求するシステムメモリ１４への書き込
みデータを、一旦ポスティッドライトバッファ３４Ｂへ
保持して、ＲＴ系デバイス１８ＡはＲＴバス１８の使
用権を解放する。続いて、ポスティッドライトバッファ
３４Ｂへ保持されているデータは、所定のタイミングで
システムメモリ１４へ書き込まれる。

【００５６】以上により、本第２の実施形態によれば、
上述した第１の実施形態の効果に加え、各デバイスによ
るバスの使用権の占有時間を短縮することができ、結果
として各デバイスによるデータ転送効率をさらに向上さ
せることができる。

【００５７】次に、上述した第２の実施形態における変
形例について説明する。

【００５８】図３には、本第２の実施形態の変形例に係
るデータ処理装置１０Ｂの概略構成が示されている。な
お、このデータ処理装置１０Ｂにおいて、上述した第２
の実施形態に係るデータ処理装置１０Ａと同一構成部分
には、同一符号を付してその説明を省略する。

【００５９】データ処理装置１０Ｂのブリッジ回路１６
Ｂは、新たに、スイッチマトリクスによるハブ構造３６
を備えており、このハブ構造３６には、ホストバス１２
Ａ、メモリアービタ３２、プリフェッチバッファ３４
Ａ、及びポスティッドライトバッファ３４Ｂが接続され
ている。

【００６０】また、データ処理装置１０Ｂのブリッジ回
路１６Ｂは、上述した第２の実施形態に係るデータ処理
装置１０Ａのブリッジ回路１６Ａが備えるバスアービタ
３０Ｃに替えて、上述の第１の実施形態に係るデータ処
理装置１０のブリッジ回路１６が備えるバスアービタ３
０Ａ、３０Ｂを備えており、これらバスアービタ３０
Ａ、３０Ｂは、上記ハブ構造３６に接続されている。

【００６１】このことにより、ＣＰＵ１２のホストバス
１２Ａ、ＲＴバス１８へ接続されるバスアービタ３０
Ａ、非ＲＴバス２０へ接続されるバスアービタ３０Ｂ、
システムメモリ１４のメモリバス１４Ａへ接続されたメ
モリアービタ３２、プリフェッチバッファ３４Ａ、及び
ポスティッドライトバッファ３４Ｂが、ハブ構造３６に
よるマトリクス状の配線形態（図４参照）によって相互
にデータの授受が可能なように接続されることになる。

【００６２】ハブ構造３６では、図４に示すように、ス
イッチマトリクスによって、例えば、接点Ａ１、Ａ２を
有効とすることで、システムメモリ１４とＲＴバス１８
とが接続され、システムメモリ１４とＲＴバス１８上の
バスマスタデバイスとなったＲＴ系デバイスとの間でデ
ータ転送可能な状態とされると共に、同時に、接点Ｂ
１、Ｂ２を有効とすることで、ＣＰＵ１２のホストバス
１２Ａと非ＲＴバス１８とが接続され、ＣＰＵ１２と非
ＲＴバス２０上のバスマスタデバイスとなった非ＲＴ系
デバイスとの間でデータ転送可能な状態とされる。これ
により、例えば、ＲＴバス１８が必要とする転送帯域を
優先して確保できるようにメモリアクセス権の付与制御
が行われ、ＲＴバス１８が転送帯域保証のために長時間
システムメモリ１４にアクセスを行っている場合でも、
同時並列的に、ＣＰＵ１２と非ＲＴバス２０上のデバイ
スとの間でデータ転送を行うことができる。

【００６３】このように、本第２の実施形態の変形例に
おいては、基本的に上述の第２の実施形態と同様の処理
が行われるが、スイッチマトリクスによるハブ構造によ
って、独立する２系統のデータ転送を同時並列的に行う
ことができ、上述した第２の実施形態による効果に加
え、各デバイスによるデータ転送効率をさらに向上させ
ることができ、結果として、システム全体のパフォーマ
ンスを向上させることができる。

【００６４】

【発明の効果】以上説明したように、本発明によれば、
リアルタイム転送用の第１のバスに接続されたデバイス
に対するデータ転送を、非リアルタイム転送用の第２の
バスに接続されたデバイスに対するデータ転送に優先し
て実行するように、バス制御するようにしたので、リア
ルタイム転送を特別に考慮した専用バスを用いることな
く安価にシステムを構成できると共に、リアルタイム転
送の効率悪化を防ぎ、各デバイスによるデータ転送を効
率的に行うことができるデータ処理装置を提供できる、
という優れた効果を有する。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るデータ処理装
置の概略構成図である。

【図２】本発明の第２の実施形態に係るデータ処理装
置の概略構成図である。

【図３】本発明の第２の実施形態についての変形例に
係るデータ処理装置の概略構成図である。

【図４】本発明の第２の実施形態についての変形例に
係るハブ構造を説明するための図である。

【符号の説明】

１０、１０Ａ、１０Ｂデータ処理装置１２ＣＰＵ１４システムメモリ１６ブリッジ回路１８ＲＴバス２０非ＲＴバス３０Ａ、３０Ｂ、３０Ｃバスアービタ３２メモリアービタ３４Ａプリフェッチバッファ３４Ｂポスティッドライトバッファ３６ハブ構造

───────────────────────────────────────────────────── フロントページの続き (72)発明者阿部雅幸埼玉県岩槻市本町３丁目１番１号ＷＡＴＳＵビル西館４Ｆ富士ゼロックス株式会社内 (72)発明者宮下晴信埼玉県岩槻市本町３丁目１番１号ＷＡＴＳＵビル西館４Ｆ富士ゼロックス株式会社内 (72)発明者岡崎栄埼玉県岩槻市本町３丁目１番１号ＷＡＴＳＵビル西館４Ｆ富士ゼロックス株式会社内 (72)発明者川染一路埼玉県岩槻市本町３丁目１番１号ＷＡＴＳＵビル西館４Ｆ富士ゼロックス株式会社内 (72)発明者吉野勇司埼玉県岩槻市本町３丁目１番１号ＷＡＴＳＵビル西館４Ｆ富士ゼロックス株式会社内 (72)発明者波多野圭埼玉県岩槻市本町３丁目１番１号ＷＡＴＳＵビル西館４Ｆ富士ゼロックス株式会社内 (72)発明者岩渕孝寛埼玉県岩槻市本町３丁目１番１号ＷＡＴＳＵビル西館４Ｆ富士ゼロックス株式会社内Ｆターム(参考） 5B061 BB01 DD09 DD11 FF01 GG04 GG05 GG06 PP02 SS04

Claims

【特許請求の範囲】

【請求項１】少なくとも、所定時間内に所定量のデー
タ転送を要するリアルタイム処理を行う第１のデバイス
と、所定時間内での所定量のデータ転送を必要としない
非リアルタイム処理を行う第２のデバイスとがバスを介
して接続され、前記第１のデバイス又は前記第２のデバ
イスに対して、前記各デバイスにて扱う所定の処理デー
タを授受するためのデータ転送を制御する制御手段を備
えたデータ処理装置であって、前記バスは、前記第１のデバイスが接続され、所定時間内に所定量の
データを転送するリアルタイム転送に用いる第１のバス
と、前記第２のデバイスが接続され、前記所定時間内におけ
る前記所定量のデータ転送を要しない非リアルタイム転
送に用いる第２のバスと、からなり、前記第１のバスに接続されたデバイスに対するデータ転
送を、前記第２のバスに接続されたデバイスに対するデ
ータ転送に優先して実行するように前記第１のバス及び
第２のバスを制御するバス制御手段を有するデータ処理
装置。
【請求項２】前記バス制御手段は、前記第１のデバイ
スが要求する所定時間内に所定量のデータ転送がおこな
えるように、前記各デバイスに対して、当該デバイスが
接続されている前記各バスの使用権を付与することを特
徴とする請求項１記載のデータ処理装置。
【請求項３】前記バス制御手段は、前記各デバイスに
対する所定量のデータ転送が終了した時点で、当該デバ
イスに使用されている前記バスを解放すると共に、前記
各デバイスは、所定量のデータ転送が終了した時点で、
前記バス制御手段によって付与された前記バスの使用権
を放棄することを特徴とする請求項２記載のデータ処理
装置。
【請求項４】前記各デバイスで用いられる各種データ
を所望に読み書き可能に記憶する記憶手段と、前記第１
のデバイスが要求する所定時間内に所定量のデータ転送
がおこなえるように、前記各デバイスに対して、前記記
憶手段に対するアクセス権を付与するアクセス権付与手
段と、をさらに有する請求項１〜請求項３の何れか１項
に記載のデータ処理装置。
【請求項５】前記各デバイスからの前記記憶手段に対
するデータリード要求に先だって、当該データリード要
求にて前記記憶手段から読み出されるデータを、予め前
記記憶手段から読み出して先読みデータとして保持し、
前記各デバイスからの前記データリード要求によるデー
タ読み出し時には、前記先読みデータを前記各デバイス
へ供給する第１のデータ保持手段をさらに有すると共
に、前記記憶手段から読み出されるデータが前記第１の
データ保持手段に保持された時点で、前記アクセス権を
付与されたデバイスは、前記アクセス権を放棄すること
を特徴とする請求項４記載のデータ処理装置。
【請求項６】前記記憶手段へ書き込まれるデータを一
時的に保持する第２のデータ保持手段をさらに有すると
共に、前記記憶手段へ書き込まれるデータが前記第２の
データ保持手段に保持された時点で、前記バスの使用権
を付与されたデバイスは、前記バスの使用権を放棄する
ことを特徴とする請求項４又は５に記載のデータ処理装
置。
【請求項７】前記各手段を、スイッチマトリクスによ
るハブ構造によって相互に接続することを特徴とする請
求項１〜請求項６の何れか１項に記載のデータ処理装
置。