[go: up one dir, main page]

JP2003121470A - Probe manufacturing method and probe - Google Patents

Probe manufacturing method and probe

Info

Publication number
JP2003121470A
JP2003121470A JP2001319814A JP2001319814A JP2003121470A JP 2003121470 A JP2003121470 A JP 2003121470A JP 2001319814 A JP2001319814 A JP 2001319814A JP 2001319814 A JP2001319814 A JP 2001319814A JP 2003121470 A JP2003121470 A JP 2003121470A
Authority
JP
Japan
Prior art keywords
probe
resist layer
opening
forming
contact portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001319814A
Other languages
Japanese (ja)
Inventor
Masao Okubo
昌男 大久保
Hideo Sakane
英生 坂根
Tetsuji Ueno
哲司 上野
Chikaomi Mori
親臣 森
Shinichiro Furusaki
新一郎 古崎
Yasuo Miura
康男 三浦
Teppei Kimura
哲平 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Electronic Materials Corp
Original Assignee
Japan Electronic Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Electronic Materials Corp filed Critical Japan Electronic Materials Corp
Priority to JP2001319814A priority Critical patent/JP2003121470A/en
Publication of JP2003121470A publication Critical patent/JP2003121470A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 高集積化、微細化が進んだ半導体集積回路等
に対応できるプローブを製造する。 【構成】 プローブカードの中間基板300 の上に中間基
板300 の下側接点部310を露出させた第1開口232 を有
する第1レジスト層231 を形成し、第1開口232に接続
部130 となる導電性を有する第1メッキ構造体130Aを下
側接点部310 と接続して形成し、第1メッキ構造体130A
の一部を露出させ、かつ第1レジスト層231 の上に延在
する第2開口242 を有する第2レジスト層241 を第1レ
ジスト層231 の上に形成し、第2開口242 にアーム部12
0 となる導電性を有する第2メッキ構造体120Aを第1メ
ッキ構造体130Aと接続して形成し、第2メッキ構造体1
20Aの他方の端部を露出させた第3開口262 を有する
第3レジスト層261 を第2レジスト層241 、第2メッキ
構造体120Aの上に形成し、第3開口262 に接触部110と
なる導電性を有する第3メッキ構造体110Aを第2メッキ
構造体120Aと接続して形成する。
(57) [Abstract] [Purpose] To manufacture a probe that can cope with highly integrated and miniaturized semiconductor integrated circuits. A first resist layer 231 having a first opening 232 exposing a lower contact portion 310 of an intermediate substrate 300 is formed on an intermediate substrate 300 of a probe card. The first plating structure 130A having conductivity is formed by connecting to the lower contact portion 310, and the first plating structure 130A is formed.
A second resist layer 241 having a second opening 242 extending above the first resist layer 231 is formed on the first resist layer 231 by exposing a part of the second resist layer 231.
The second plating structure 120A having a conductivity of 0 is formed by connecting the second plating structure 120A to the first plating structure 130A.
A third resist layer 261 having a third opening 262 exposing the other end of 20A is formed on the second resist layer 241 and the second plating structure 120A, and the third opening 262 becomes a contact portion 110. The third plating structure 110A having conductivity is formed by being connected to the second plating structure 120A.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、測定対象物である
半導体集積回路等の電気的諸特性を測定するプローブカ
ードに使用するプローブと、そのプローブの製造方法と
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a probe used in a probe card for measuring various electrical characteristics of a semiconductor integrated circuit or the like which is an object to be measured and a method for manufacturing the probe.

【0002】[0002]

【従来の技術】例えば、半導体集積回路の電気的諸特性
を測定するカンチレバータイプのプローブカードは、基
板に手作業や機械加工にて数多くのプローブを取り付け
ていた。
2. Description of the Related Art For example, in a cantilever type probe card for measuring electrical characteristics of a semiconductor integrated circuit, a large number of probes are mounted on a substrate by manual work or machining.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、測定対
象物としての半導体集積回路、LCDデバイス等は、急
速に高集積化及び微細化が進行しており、これらの電気
的諸特性の測定に使用するプローブカードは、従来の機
械加工及び手作業で製造されているカンチレバータイプ
では対応しきれなくなっている。すなわち、手作業で多
くのプローブを基板に配置すると、測定対象物の電極に
接触するプローブの先端の接触部の高さ、位置精度にば
らつきがあるため、非常に手間がかかっていた。また、
接触部の高さ、位置精度のばらつきは、測定対象物の電
極への接触の安定性を欠く要因となっていた。さらに、
手作業による組立には熟練を要するため、生産コスト、
生産時間の面からも望ましくない点がある。
However, semiconductor integrated circuits, LCD devices, etc., which are objects to be measured, are rapidly being highly integrated and miniaturized, and they are used for measuring various electrical characteristics thereof. As for the probe card, the conventional cantilever type that is manufactured by mechanical processing and manual work cannot be used. That is, when many probes are manually arranged on the substrate, it is very time-consuming because there are variations in the height and position accuracy of the contact portion at the tip of the probe that contacts the electrode of the measurement target. Also,
Variations in height and position accuracy of the contact portion have been a factor of lacking stability of contact of the measurement target with the electrode. further,
Since manual assembly requires skill, production cost,
There are also undesirable points in terms of production time.

【0004】本発明は上記事情に鑑みて創案されたもの
であって、高集積化、微細化が進行した半導体集積回路
等の測定対象物に対応することができるプローブの製造
方法及びプローブを提供することを目的としている。
The present invention has been devised in view of the above circumstances, and provides a method of manufacturing a probe and a probe which can deal with a measurement object such as a semiconductor integrated circuit which has been highly integrated and miniaturized. The purpose is to do.

【0005】[0005]

【課題を解決するための手段】本発明に係るプローブの
製造方法は、プローブカードを構成する中間基板の上に
中間基板の下側接点部を露出させた第1開口を有する第
1レジスト層を形成する工程と、前記第1開口に接続部
となる導電性を有する第1メッキ構造体を前記下側接点
部と接続して形成する工程と、少なくとも前記第1メッ
キ構造体の一部を露出させるとともに、第1レジスト層
の上に延在する第2開口を有する第2レジスト層を第1
レジスト層の上に形成する工程と、前記第2開口にアー
ム部となる導電性を有する第2メッキ構造体を前記第1
メッキ構造体と接続して形成する工程と、前記第2メッ
キ構造体の他方の端部を露出させた第3開口を有する第
3レジスト層を前記第2レジスト層及び第2メッキ構造
体の上に形成する工程と、前記第3開口に接触部となる
導電性を有する第3メッキ構造体を前記第2メッキ構造
体と接続して形成する工程とを有している。
According to the method of manufacturing a probe of the present invention, a first resist layer having a first opening exposing a lower contact portion of an intermediate substrate is formed on an intermediate substrate constituting a probe card. A step of forming, a step of forming a conductive first plating structure serving as a connection part in the first opening by connecting the lower contact part, and at least a part of the first plating structure is exposed And the first resist layer having a second opening extending over the first resist layer is formed into a first resist layer.
Forming a resist layer on the resist layer; and forming a conductive second plating structure, which serves as an arm portion, in the second opening.
Forming a third resist layer having a third opening exposing the other end of the second plating structure on the second resist layer and the second plating structure; And a step of forming a conductive third plating structure serving as a contact portion in the third opening by connecting to the second plating structure.

【0006】[0006]

【発明の実施の形態】図1は本発明の第1の実施の形態
に係るプローブの製造方法のうち、第1メッキ構造体を
形成するまでの工程を示す概略的説明図、図2は本発明
の第1の実施の形態に係るプローブの製造方法のうち、
第2メッキ構造体を形成するまでの工程を示す概略的説
明図、図3は本発明の第1の実施の形態に係るプローブ
の製造方法のうち、第3メッキ構造体を形成するまでの
工程を示す概略的説明図、図4は本発明の第1の実施の
形態に係るプローブの製造方法によって製造されたプロ
ーブの概略的正面図、図5は本発明の第2の実施の形態
に係るプローブの製造方法のうち、第3メッキ構造体を
形成する構成を示す概略的説明図、図6は本発明の第2
の実施の形態に係るプローブの製造方法によって製造さ
れたプローブの概略的正面図、図7は本発明に係るプロ
ーブの製造方法によって製造されたプローブを用いたプ
ローブカードの概略的正面図である。なお、各図、特に
プローブの製造方法を示す各工程の図面では、各部の寸
法は実際のものとは異なるものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a schematic explanatory view showing steps of forming a first plated structure in a probe manufacturing method according to a first embodiment of the present invention, and FIG. Of the method of manufacturing the probe according to the first embodiment of the invention,
FIG. 3 is a schematic explanatory view showing a process up to forming the second plated structure, and FIG. 3 is a process up to forming the third plated structure in the probe manufacturing method according to the first embodiment of the present invention. FIG. 4 is a schematic front view of a probe manufactured by the probe manufacturing method according to the first embodiment of the present invention, and FIG. 5 is related to the second embodiment of the present invention. FIG. 6 is a schematic explanatory view showing a configuration for forming a third plated structure in the probe manufacturing method.
FIG. 7 is a schematic front view of a probe manufactured by the probe manufacturing method according to the embodiment, and FIG. 7 is a schematic front view of a probe card using the probe manufactured by the probe manufacturing method according to the present invention. In the drawings, particularly the drawings of the steps showing the method for manufacturing the probe, the dimensions of the respective parts are different from the actual ones.

【0007】まず、本発明の第1の実施の形態に係るプ
ローブの製造方法を説明する前に、このプローブの製造
方法で製造されるプローブ100を図4を参照しつつ説
明する。
First, before describing the method of manufacturing a probe according to the first embodiment of the present invention, a probe 100 manufactured by this method of manufacturing a probe will be described with reference to FIG.

【0008】このプローブ100は、図4に示すよう
に、先端が上向きに突出している接触部110と、この
接触部110の下端から水平方向に延びたアーム部12
0と、このアーム部120の終端から下方に延びた接続
部130とが一体に形成されたものである。接触部11
0は、測定対象物である半導体集積回路700等の電極
710に接触する部分であり、接続部130は、プロー
ブカードの一部を構成する中間基板300の下側接点部
310に電気的及び機械的に接続される部分である。こ
の第1の実施の形態に係るプローブの製造方法では、プ
ローブ100は、中間基板300に繋がった状態で製造
される。なお、プローブ100は、1つのプローブカー
ドに数百本から数千本も用いられるのが一般的である。
このプローブ100は、製造中には、先端の接触部11
0が上向きであるが、プローブカードに取り付ける場合
には、接触部110が下向きになるように引っ繰り返さ
れる。また、図1〜図6では、中間基板300の下側接
点部310は上側に記載されているが、この中間基板3
00は、プローブカードに組み込まれる場合には、引っ
繰り返されて使用されるので、前記下側接点部310は
下側に位置することになる
As shown in FIG. 4, the probe 100 has a contact portion 110 having a tip protruding upward and an arm portion 12 extending horizontally from the lower end of the contact portion 110.
0 and a connecting portion 130 extending downward from the end of the arm portion 120 are integrally formed. Contact part 11
Reference numeral 0 denotes a portion that comes into contact with the electrode 710 of the semiconductor integrated circuit 700 or the like that is the measurement target, and the connection portion 130 electrically and mechanically connects to the lower contact portion 310 of the intermediate substrate 300 that forms a part of the probe card. Is the part that is physically connected. In the probe manufacturing method according to the first embodiment, the probe 100 is manufactured in a state of being connected to the intermediate substrate 300. In addition, the probe 100 is generally used in several hundreds to several thousands in one probe card.
The probe 100 has a contact portion 11 at the tip during manufacture.
0 is upward, but when the probe is attached to the probe card, the contact portion 110 is turned upside down. 1 to 6, the lower contact portion 310 of the intermediate substrate 300 is shown on the upper side, but this intermediate substrate 3
When 00 is incorporated in the probe card, it is repeatedly used, so that the lower contact portion 310 is located on the lower side.

【0009】本発明の実施の形態に係るプローブの製造
方法は、プローブカードを構成する中間基板300の上
に中間基板300の下側接点部310を露出させた第1
開口232を有する第1レジスト層231を形成する工
程と、前記第1開口232に接続部130となる導電性
を有する第1メッキ構造体130Aを前記下側接点部3
10と接続して形成する工程と、少なくとも前記第1メ
ッキ構造体130Aの一部を露出させるとともに、第1
レジスト層231の上に延在する第2開口242を有す
る第2レジスト層241を第1レジスト層231の上に
形成する工程と、前記第2開口242にアーム部120
となる導電性を有する第2メッキ構造体120Aを前記
第1メッキ構造体130Aと接続して形成する工程と、
前記第2メッキ構造体120Aの他方の端部を露出させ
た第3開口262を有する第3レジスト層261を前記
第2レジスト層241及び第2メッキ構造体120Aの
上に形成する工程と、前記第3開口262に接触部11
0となる導電性を有する第3メッキ構造体110Aを前
記第2メッキ構造体120Aと接続して形成する工程と
を有している。
In the method of manufacturing a probe according to the embodiment of the present invention, the first contact portion 310 of the intermediate substrate 300 is exposed on the intermediate substrate 300 constituting the probe card.
The step of forming the first resist layer 231 having the opening 232, and the conductive first plating structure 130A serving as the connecting portion 130 in the first opening 232 is applied to the lower contact portion 3.
And forming at least a part of the first plating structure 130A, and
Forming a second resist layer 241 having a second opening 242 extending on the resist layer 231 on the first resist layer 231; and arm part 120 in the second opening 242.
And forming a conductive second plating structure 120A which is to be connected to the first plating structure 130A,
Forming a third resist layer 261 having a third opening 262 exposing the other end of the second plated structure 120A on the second resist layer 241 and the second plated structure 120A; The contact portion 11 contacts the third opening 262.
And a step of forming a third plating structure 110A having a conductivity of 0 and being connected to the second plating structure 120A.

【0010】まず、プローブカードの一部を構成する中
間基板300は、図1(A)及び図4に示すように、上
面には下側接点部310が半導体集積回路700の電極
710の配置に対応して設置されている。また、中間基
板300の下面には上側接点部320が後述するマザー
ボート500の配線パターン510と対応して設置され
ている。そして、下側接点部310と上側接点部320
とは、中間配線部330によって電気的に接続されてい
る。
First, as shown in FIGS. 1A and 4, the intermediate substrate 300 forming a part of the probe card has a lower contact portion 310 on the upper surface thereof on which the electrodes 710 of the semiconductor integrated circuit 700 are arranged. Correspondingly installed. In addition, an upper contact portion 320 is installed on the lower surface of the intermediate substrate 300 so as to correspond to a wiring pattern 510 of the mother boat 500 described later. Then, the lower contact portion 310 and the upper contact portion 320
Are electrically connected to each other by the intermediate wiring portion 330.

【0011】かかる中間基板300の上面にフォトレジ
スト230をスピンコート等の適宜な手法で塗布する
(図1(B)参照)。そして、このフォトレジスト23
0に対しては、前記下側接点部310の配置パターンに
対応、すなわち前記下側接点部310の位置と同じ位置
に開口(図示省略)が設けられたマスク(図示省略)を
用いて露光が行われる。また、露光後のフォトレジスト
230に対して現像が行われ、図1(C)に示すよう
に、下側接点部310の上部のみからフォトレジスト2
30が除かれた第1開口232を有する第1レジスト層
231が形成される。なお、この第1レジスト層231
に対しては、平面度を確保するために研磨が行われる。
また、この第1レジスト層230を形成するためのフォ
トレジスト230には感光性厚膜レジストが使用され
る。
A photoresist 230 is applied to the upper surface of the intermediate substrate 300 by an appropriate method such as spin coating (see FIG. 1B). And this photoresist 23
For 0, exposure is performed using a mask (not shown) corresponding to the arrangement pattern of the lower contact portion 310, that is, an opening (not shown) provided at the same position as the position of the lower contact portion 310. Done. Further, the exposed photoresist 230 is developed, and as shown in FIG. 1C, the photoresist 2 is exposed only from above the lower contact portion 310.
A first resist layer 231 having a first opening 232 from which 30 is removed is formed. The first resist layer 231
On the other hand, polishing is performed to ensure flatness.
A photosensitive thick film resist is used as the photoresist 230 for forming the first resist layer 230.

【0012】下側接点部310の上部のフォトレジスト
230が除かれた部分、すなわち第1開口232の深さ
の寸法は、50〜200μm程度とする。
A portion of the upper portion of the lower contact portion 310 where the photoresist 230 is removed, that is, a depth dimension of the first opening 232 is about 50 to 200 μm.

【0013】中間基板300に対してメッキを行い、下
側接点部310及び第1開口232とに跨がった第1メ
ッキ構造体130Aを形成する(図1(D)参照)。こ
の第1メッキ構造体130Aがプローブ100の接続部
130となるのである。また、第1メッキ構造体130
Aを形成した後に、表面の平面度を確保するために研磨
が行われる。
The intermediate substrate 300 is plated to form a first plated structure 130A extending over the lower contact portion 310 and the first opening 232 (see FIG. 1D). The first plated structure 130A serves as the connecting portion 130 of the probe 100. In addition, the first plating structure 130
After forming A, polishing is performed to secure the flatness of the surface.

【0014】また、次に、第1メッキ構造体130A及
び第1レジスト層231の上に第2レジスト層241と
なるフォトレジスト240をスピンコート等の適宜な手
法で塗布する(図2(A)参照)。このフォトレジスト
240には、感光性厚膜レジストを使用する。
Next, a photoresist 240 to be the second resist layer 241 is applied on the first plated structure 130A and the first resist layer 231 by an appropriate method such as spin coating (FIG. 2A). reference). A photosensitive thick film resist is used for the photoresist 240.

【0015】このフォトレジスト240に対しては、プ
ローブ100のアーム部120に対応した開口(図示省
略)を有するマスク(図示省略)を用いて露光が行われ
る。また、露光後のフォトレジスト240に対して現像
が行われ、少なくとも第1メッキ構造体130Aが露出
した第2開口242を有する第2レジスト層241が形
成される(図2(B)参照)。なお、この第2レジスト
層241に対しては平面度を確保するために研磨が行わ
れる。
The photoresist 240 is exposed using a mask (not shown) having an opening (not shown) corresponding to the arm portion 120 of the probe 100. Further, the exposed photoresist 240 is developed to form a second resist layer 241 having a second opening 242 in which at least the first plating structure 130A is exposed (see FIG. 2B). The second resist layer 241 is polished to ensure flatness.

【0016】この第2レジスト層241に形成される第
2開口242の深さは約十〜数百μm程度とし、長さは
数百μm〜1mm程度とする。
The second opening 242 formed in the second resist layer 241 has a depth of about ten to several hundreds μm and a length of several hundreds μm to 1 mm.

【0017】前記第2レジスト層241の上面及び露出
した第1レジスト層231の上面には、図2(C)に示
すように、第2メッキ構造体120Aを形成する際の電
極となるシード層250が形成される。
On the upper surface of the second resist layer 241 and the exposed upper surface of the first resist layer 231, as shown in FIG. 2C, a seed layer which becomes an electrode when the second plated structure 120A is formed. 250 is formed.

【0018】中間基板300に対してメッキを行い、第
2開口242に第2メッキ構造体120Aを形成する
(図2(D)参照)。この第2メッキ構造体120A
は、第2メッキ構造体120Aは第1レジスト層231
の上に延在して形成され、またシード層250を介して
第1メッキ構造体130Aと電気的、機械的に接続した
状態で形成される。このようにして第2メッキ構造体1
20Aがプローブ100のアーム部120となるのであ
る。また、第2メッキ構造体120Aを形成した後に、
表面の平面度を確保するために研磨が行われる。この研
磨によって、前記シード層250のうち、第2レジスト
層241の上面に形成された部分は除去される。
The intermediate substrate 300 is plated to form a second plated structure 120A in the second opening 242 (see FIG. 2D). This second plating structure 120A
The second plating structure 120A is the first resist layer 231.
Is formed so as to extend over the first plating structure 130 and is electrically and mechanically connected to the first plated structure 130A via the seed layer 250. In this way, the second plated structure 1
20A serves as the arm portion 120 of the probe 100. In addition, after forming the second plated structure 120A,
Polishing is performed to ensure the flatness of the surface. By this polishing, the portion of the seed layer 250 formed on the upper surface of the second resist layer 241 is removed.

【0019】さらに、第2レジスト層242及び第2メ
ッキ構造体120Aの上に、第3レジスト層261とな
る感光性厚膜レジストであるフォトレジスト260をス
ピンコート法等の適宜な手法で塗布する(図3(A)参
照)。このフォトレジスト260に対しては、プローブ
100の接触部110に対応した開口(図示省略)を有
するマスク(図示省略)を用いて露光が行われる。この
マスクの開口は、第2メッキ構造体120Aの一部、具
体的には、第1メッキ構造体130Aが形成された側と
は反対の側と重なるように配置されている。また、露光
後のフォトレジスト260に対して現像が行われ、少な
くとも第2メッキ構造体120Aが露出した第3開口2
62を有する第3レジスト層261が形成される(図3
(B)参照)。なお、この第3レジスト層261に対し
ては平面度を確保するために研磨が行われる。
Further, on the second resist layer 242 and the second plated structure 120A, a photoresist 260, which is a photosensitive thick film resist to be the third resist layer 261, is applied by an appropriate method such as spin coating. (See FIG. 3A). The photoresist 260 is exposed using a mask (not shown) having an opening (not shown) corresponding to the contact portion 110 of the probe 100. The opening of this mask is arranged so as to overlap a part of the second plated structure 120A, specifically, a side opposite to the side on which the first plated structure 130A is formed. In addition, the exposed photoresist 260 is developed to expose at least the second plated structure 120A to the third opening 2.
A third resist layer 261 having 62 is formed (FIG. 3).
(See (B)). The third resist layer 261 is polished to ensure flatness.

【0020】次に、前記第3レジスト層261の上面及
び露出した第2メッキ構造体120Aの上面には、図3
(C)に示すように、第3メッキ構造体110Aを形成
する際の電極となるシード層270が形成される。
Next, the upper surface of the third resist layer 261 and the exposed upper surface of the second plated structure 120A are formed on the upper surface of FIG.
As shown in (C), a seed layer 270 to be an electrode when forming the third plated structure 110A is formed.

【0021】また、中間基板300に対してメッキを行
い、第3開口262に第3メッキ構造体110Aを形成
する(図3(D)参照)。この第3メッキ構造体110
Aは、第3開口262から第2メッキ構造体120Aの
一部が露出しているため、第2メッキ構造体120Aと
電気的及び機械的に接続した状態で形成される。また、
前記第3開口262は、第1メッキ構造体130Aが形
成された側とは反対の側の端部に配置されているので、
第3メッキ構造体110Aは、第1メッキ構造体130
Aとは反対の側に形成されることになる。この第3メッ
キ構造体110Aがプローブ100の接触部110とな
るのである。また、第3メッキ構造体110Aを形成し
た後に、表面の平面度を確保するために研磨が行われ
る。この研磨によって、前記シード層270のうち、第
3レジスト層261の上面に形成された部分は除去され
る。なお、この第3メッキ構造体110Aは四角錐状に
尖った形状であってもよい。
Further, the intermediate substrate 300 is plated to form the third plated structure 110A in the third opening 262 (see FIG. 3D). This third plating structure 110
Part A of the second plated structure 120A is exposed from the third opening 262, and thus A is formed in a state of being electrically and mechanically connected to the second plated structure 120A. Also,
Since the third opening 262 is disposed at the end on the side opposite to the side where the first plated structure 130A is formed,
The third plating structure 110A is the first plating structure 130.
It will be formed on the side opposite to A. The third plated structure 110A serves as the contact portion 110 of the probe 100. Further, after forming the third plated structure 110A, polishing is performed to ensure the flatness of the surface. By this polishing, the portion of the seed layer 270 formed on the upper surface of the third resist layer 261 is removed. The third plated structure 110A may have a quadrangular pyramid shape.

【0022】なお、この第3開口262の深さ、すなわ
ち接触部110となる第3メッキ構造体110Aの高さ
寸法は50〜300μm程度とする。半導体集積回路7
00の電気的諸特性の測定時には、プローブ100を半
導体集積回路700の電極710に接触させる必要があ
る。前記電極710の表面には酸化膜が形成されている
ことが一般的であるため、プローブ100を電極710
に対して単に接触させただけでは、電気的に導通したと
はいえない。前記酸化膜を剥ぎ取って内部の導通層に接
触することで初めて電気的な導通を確保することができ
るのである。このためには、プローブ100を電極71
0に対して一定値以上の圧力で圧接させることが必要に
なる。一般的には、プローブ100が電極710に接触
してから数十μmだけプローブカードと半導体集積回路
700とを接触をより促進する方向に移動させる(以
下、「オーバードライブ」とする)ことが必要になる。
このオーバードライブは、20μm程度以上必要であ
る。また、プローブカードを構成する多数本のプローブ
100の先端の接触部110の高さ方法の位置には数十
μmのばらつきがある。また、試験環境にも多少のばら
つきがある。従って、すべてのプローブ100が安定し
て電極710に対して電気的に導通するには、数十μm
から200μm程度のオーバードライブが必要となるの
である。このオーバードライブが行われると、プローブ
100においては、アーム部120が変形することにな
る。しかし、オーバードライブを行うことによって、ア
ーム部120の一部が半導体集積回路700に接触する
と、半導体集積回路700を破損する原因となるので避
けなければならない。このため、接触部110の高さ寸
法を50〜300μm程度とすると、オーバードライブ
に起因するアーム部120の半導体集積回路700への
接触が無くなるのである。
The depth of the third opening 262, that is, the height dimension of the third plated structure 110A serving as the contact portion 110 is about 50 to 300 μm. Semiconductor integrated circuit 7
It is necessary to bring the probe 100 into contact with the electrode 710 of the semiconductor integrated circuit 700 when measuring various electrical characteristics of the semiconductor integrated circuit 700. Since an oxide film is generally formed on the surface of the electrode 710, the probe 100 may be attached to the electrode 710.
It cannot be said that they are electrically conducted simply by making them contact. The electrical conduction can be ensured only by removing the oxide film and contacting the internal conduction layer. To this end, the probe 100 is connected to the electrode 71.
It is necessary to make a pressure contact with 0 at a pressure of a certain value or more. Generally, it is necessary to move the probe card and the semiconductor integrated circuit 700 by several tens of μm after the probe 100 comes into contact with the electrode 710 in a direction that promotes contact (hereinafter, referred to as “overdrive”). become.
This overdrive is required to be about 20 μm or more. Further, the position of the height of the contact portion 110 at the tip of the plurality of probes 100 constituting the probe card varies by several tens of μm. Also, there is some variation in the test environment. Therefore, in order for all the probes 100 to stably conduct electricity to the electrodes 710, it is necessary to have several tens of μm.
Therefore, an overdrive of about 200 μm is required. When this overdrive is performed, in the probe 100, the arm portion 120 is deformed. However, if a part of the arm portion 120 comes into contact with the semiconductor integrated circuit 700 by performing overdriving, it may damage the semiconductor integrated circuit 700, and therefore it should be avoided. Therefore, when the height dimension of the contact portion 110 is set to about 50 to 300 μm, the contact of the arm portion 120 with the semiconductor integrated circuit 700 due to overdrive is eliminated.

【0023】前記第3レジスト層261を形成する際の
マスクの開口が、測定対象物である半導体集積回路70
0の電極710の配置パターンに対応した位置に形成さ
れているため、形成された第3メッキ構造体110Aの
配置パターンは、前記電極710の配置パターンに対応
した位置になる。
The opening of the mask at the time of forming the third resist layer 261 is a semiconductor integrated circuit 70 which is an object to be measured.
Since it is formed at the position corresponding to the arrangement pattern of the electrode 710 of 0, the arrangement pattern of the formed third plating structure 110A is the position corresponding to the arrangement pattern of the electrode 710.

【0024】このような工程を経ることによって、図4
に示すようなプローブ100が製造、それも多数個のプ
ローブ100が中間基板300に繋がった状態で一度に
製造されるのである。
By going through such steps, FIG.
The probe 100 as shown in FIG. 3 is manufactured, and also a large number of probes 100 are manufactured at a time in a state of being connected to the intermediate substrate 300.

【0025】次に、上述したプローブの製造方法によっ
て製造されたプローブを用いてプローブカードを製造す
る作業について図7を参照しつつ説明する。
Next, an operation of manufacturing a probe card using the probe manufactured by the above-described probe manufacturing method will be described with reference to FIG.

【0026】周知のフォトレジスト除去装置を用いて第
1〜第3レジスト層231、241、261を除去す
る。これによって、図4に示すように、接続部130が
中間基板300に接続された状態で多数個のプローブ1
00が完成する。
The first to third resist layers 231, 241, 261 are removed using a known photoresist removing device. As a result, as shown in FIG. 4, a large number of probes 1 with the connecting portion 130 connected to the intermediate substrate 300 are provided.
00 is completed.

【0027】接続部130が中間基板300に接続され
たプローブ100が完成した状態では、接触部110は
上向きであるが、実際にプローブカードとして使用され
る場合には、引っ繰り返して接触部110が下向きにな
るようにする。かかる多数個のプローブ100が接続さ
れた中間基板300をマザーボード500に取り付ける
とともに、適宜な導電手段520、例えばワイヤ等を用
いて中間基板300の上側接点部320と、マザーボー
ド500の配線パターン510の下面側露出部511と
を接続することで、プローブカードが完成する。
In the state in which the probe 100 in which the connecting portion 130 is connected to the intermediate substrate 300 is completed, the contact portion 110 faces upward, but when actually used as a probe card, the contact portion 110 is repeatedly turned upside down. Make it face down. The intermediate substrate 300 to which the large number of probes 100 are connected is attached to the mother board 500, and the upper contact portion 320 of the intermediate substrate 300 and the lower surface of the wiring pattern 510 of the mother board 500 are attached by using an appropriate conductive means 520 such as a wire. The probe card is completed by connecting the side exposed portion 511.

【0028】なお、図7における530は、マザーボー
ド500に中間基板300を取り付けるための取付部材
である。また、600はウエハ状態の半導体集積回路7
00を吸着保持するテーブルである。
Numeral 530 in FIG. 7 is a mounting member for mounting the intermediate substrate 300 on the mother board 500. Further, 600 is the semiconductor integrated circuit 7 in a wafer state.
This is a table that holds 00 by suction.

【0029】なお、上述した実施の形態では、プローブ
100の接触部110を形成するための第3レジスト層
261は1層であるとしたが、以下に述べる第2の実施
の形態のように複数層とすることも可能である。すなわ
ち、図5に示すように、プローブ100の接触部110
を形成する第3レジスト層261を第3−1レジスト層
261Aと、第3−2レジスト層261Bとの2層に分
割することで、第3メッキ構造体が第3−1メッキ構造
体110A1と、第3−2メッキ構造体110A2とか
らなる接触部110が多段型のプローブとすることがで
きるのである。
Although the third resist layer 261 for forming the contact portion 110 of the probe 100 is one layer in the above-described embodiment, a plurality of third resist layers 261 are provided as in the second embodiment described below. It can also be a layer. That is, as shown in FIG.
By dividing the third resist layer 261 forming the film into two layers of a 3-1st resist layer 261A and a 3-2nd resist layer 261B, the third plating structure becomes the 3-1st plating structure 110A1. The contact portion 110 composed of the 3-2nd plated structure 110A2 can be a multistage probe.

【0030】このための工程は以下のようになるすなわ
ち、図3(D)に示した第3レジスト層261を、図5
(A)に示す第3−1レジスト層261Aとし、この第
3−1レジスト層261Aの上面に感光性厚膜レジスト
であるフォトレジスト260Bをスピンコート等の適宜
な手法で塗布する(図5(A)参照)。そして、このフ
ォトレジスト260Bに対しては、露光及び現像を行う
ことによって、前記第3−1メッキ構造体110A1よ
り小さな開口262Bが第3−1メッキ構造体110A
1の上に開設された第3−2レジスト層261Bとする
(図5(B)参照)。なお、この状態では、第3−1メ
ッキ構造体110A1は、第3開口262にすでに形成
されている。
The process for this is as follows. That is, the third resist layer 261 shown in FIG.
As the 3-1st resist layer 261A shown in (A), a photoresist 260B which is a photosensitive thick film resist is applied on the upper surface of the 3-1st resist layer 261A by an appropriate method such as spin coating (see FIG. See A)). Then, the photoresist 260B is exposed and developed to form an opening 262B smaller than the 3-1st plated structure 110A1.
The third resist layer 261B is formed on the first resist layer 261B (see FIG. 5B). In this state, the 3-1st plated structure 110A1 is already formed in the third opening 262.

【0031】次に、第3−2レジスト層261Bの上面
と、前記開口262Bとにシード層280を形成する
(図5(C)参照)。そして、中間基板300に対して
メッキを行い、第3−1メッキ構造体110A1に電気
的、機械的に連結した第3−2メッキ構造体110A2
を形成する(図5(D)参照)。なお、前記開口262
Bは、第3開口262より小さいため、第3−2メッキ
構造体110A2は、第3−1メッキ構造体110A1
より小さくなっている。
Next, a seed layer 280 is formed on the upper surface of the 3-2nd resist layer 261B and the opening 262B (see FIG. 5C). Then, the intermediate substrate 300 is plated, and the 3-2nd plated structure 110A2 is electrically and mechanically connected to the 3-1st plated structure 110A1.
Are formed (see FIG. 5D). In addition, the opening 262
Since B is smaller than the third opening 262, the 3-2nd plated structure 110A2 is the 3-1st plated structure 110A1.
It is getting smaller.

【0032】なお、上述した第2の実施の形態において
は、接触部110を2段としたが、3段以上にすること
も可能である。
Although the contact portion 110 has two stages in the above-described second embodiment, it may have three or more stages.

【0033】[0033]

【発明の効果】本発明に係るプローブカードの製造方法
は、プローブカードを構成する中間基板の上に中間基板
の下側接点部を露出させた第1開口を有する第1レジス
ト層を形成する工程と、前記第1開口に接続部となる導
電性を有する第1メッキ構造体を前記下側接点部と接続
して形成する工程と、少なくとも前記第1メッキ構造体
の一部を露出させるとともに、第1レジスト層の上に延
在する第2開口を有する第2レジスト層を第1レジスト
層の上に形成する工程と、前記第2開口にアーム部とな
る導電性を有する第2メッキ構造体を前記第1メッキ構
造体と接続して形成する工程と、前記第2メッキ構造体
の他方の端部を露出させた第3開口を有する第3レジス
ト層を前記第2レジスト層及び第2メッキ構造体の上に
形成する工程と、前記第3開口に接触部となる導電性を
有する第3メッキ構造体を前記第2メッキ構造体と接続
して形成する工程とを有している。
According to the method for manufacturing a probe card of the present invention, a step of forming a first resist layer having a first opening exposing a lower contact portion of the intermediate substrate on an intermediate substrate constituting the probe card. And a step of forming a conductive first plating structure serving as a connection part in the first opening by connecting to the lower contact part, and exposing at least a part of the first plating structure, A step of forming a second resist layer having a second opening extending on the first resist layer on the first resist layer, and a conductive second plating structure serving as an arm portion in the second opening. And forming a third resist layer having a third opening exposing the other end of the second plating structure, the second resist layer and the second plating. Forming on the structure, The third plating structure having conductivity as a contact portion to the serial third opening and a step of forming in connection with the second plating structure.

【0034】このように、フォトリソグラフィ技術を用
いてプローブを製造すると、初めから測定対象物である
半導体集積回路の電極の配置に対応した多数個のプロー
ブを同時に製造することができる。しかも、このプロー
ブは、多数個が同時かつ均一に、プローブカードの一部
を構成する中間基板に予め繋がった状態で製造されるた
め、従来のようにばらばらに製造されたプローブを手作
業等によって中間基板に取り付けるということが不要に
なる。このため、作業効率の向上、それに伴うコストの
低減という効果を得ることができる。また、プローブカ
ードを構成する中間基板に取り付ける作業が不要になる
ので、プローブの先端の接触部の高さ、位置精度を向上
させることができる。さらに、より高集積化及び微細化
した半導体集積回路等にも対応することができるいわば
次世代のプローブカードを提供することが可能となる。
As described above, when the probes are manufactured by using the photolithography technique, a large number of probes corresponding to the arrangement of the electrodes of the semiconductor integrated circuit which is the measurement object can be manufactured simultaneously from the beginning. Moreover, this probe is manufactured in a state in which a large number of probes are simultaneously and uniformly connected to the intermediate substrate that constitutes a part of the probe card in advance. It is not necessary to attach it to the intermediate substrate. Therefore, it is possible to obtain the effect of improving the work efficiency and reducing the cost accordingly. Further, since the work of attaching the probe card to the intermediate substrate is unnecessary, the height and position accuracy of the contact portion at the tip of the probe can be improved. Further, it is possible to provide a so-called next-generation probe card that can be applied to a semiconductor integrated circuit or the like that is highly integrated and miniaturized.

【0035】また、前記接触部が多段型であると、半導
体集積回路の電極に接触する部分を小さくすることがで
きるので、前記電極の表面に形成される絶縁層を破壊し
て良好な導通を確保することに役立つ。
Further, if the contact portion is of a multi-stage type, the portion in contact with the electrode of the semiconductor integrated circuit can be made small, so that the insulating layer formed on the surface of the electrode is destroyed to achieve good conduction. Helps to secure.

【0036】さらに、前記第3開口は、測定対象物であ
る半導体集積回路の電極の配置パターンに対応して形成
されているので、作業効率の向上を図ることができる。
Further, since the third opening is formed corresponding to the arrangement pattern of the electrodes of the semiconductor integrated circuit which is the object to be measured, it is possible to improve the working efficiency.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態に係るプローブの製
造方法のうち、第1メッキ構造体を形成するまでの工程
を示す概略的説明図である。
FIG. 1 is a schematic explanatory diagram showing steps up to forming a first plated structure in a method for manufacturing a probe according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態に係るプローブの製
造方法のうち、第2メッキ構造体を形成するまでの工程
を示す概略的説明図である。
FIG. 2 is a schematic explanatory view showing a process up to forming a second plated structure in the probe manufacturing method according to the first embodiment of the present invention.

【図3】本発明の第1の実施の形態に係るプローブの製
造方法のうち、第3メッキ構造体を形成するまでの工程
を示す概略的説明図である。
FIG. 3 is a schematic explanatory view showing steps up to forming a third plated structure in the probe manufacturing method according to the first embodiment of the present invention.

【図4】本発明の第1の実施の形態に係るプローブの製
造方法によって製造されたプローブの概略的正面図であ
る。
FIG. 4 is a schematic front view of the probe manufactured by the method of manufacturing the probe according to the first embodiment of the present invention.

【図5】本発明の第2の実施の形態に係るプローブの製
造方法のうち、第3メッキ構造体を形成する構成を示す
概略的説明図である。
FIG. 5 is a schematic explanatory view showing a configuration for forming a third plated structure in the probe manufacturing method according to the second embodiment of the present invention.

【図6】本発明の第2の実施の形態に係るプローブの製
造方法によって製造されたプローブの概略的正面図であ
る。
FIG. 6 is a schematic front view of a probe manufactured by a probe manufacturing method according to a second embodiment of the present invention.

【図7】本発明に係るプローブの製造方法によって製造
されたプローブを用いたプローブカードの概略的正面図
である。
FIG. 7 is a schematic front view of a probe card using a probe manufactured by the method for manufacturing a probe according to the present invention.

【符号の説明】[Explanation of symbols]

100 プローブ 110 接触部 110A 第3メッキ構造体 120 アーム部 120A 第2メッキ構造体 130 接続部 130A 第1メッキ構造体 231 第1レジスト層 232 第1開口 241 第2レジスト層 242 第2開口 261 第3レジスト層 262 第3開口 300 中間基板 310 下側接点部 100 probes 110 contact part 110A Third plating structure 120 arm 120A Second plating structure 130 connection 130A First plating structure 231 First resist layer 232 First opening 241 second resist layer 242 Second opening 261 Third resist layer 262 3rd opening 300 intermediate substrate 310 Lower contact part

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上野 哲司 兵庫県尼崎市西長洲町2丁目5番13号 日 本電子材料株式会社内 (72)発明者 森 親臣 兵庫県尼崎市西長洲町2丁目5番13号 日 本電子材料株式会社内 (72)発明者 古崎 新一郎 兵庫県尼崎市西長洲町2丁目5番13号 日 本電子材料株式会社内 (72)発明者 三浦 康男 兵庫県尼崎市西長洲町2丁目5番13号 日 本電子材料株式会社内 (72)発明者 木村 哲平 兵庫県尼崎市西長洲町2丁目5番13号 日 本電子材料株式会社内 Fターム(参考) 2G003 AA07 AB01 AG03 AG12 AH04 2G011 AA10 AA16 AA18 AC14 AE03 AF07 4M106 AA01 BA01 CA70 DD03 DD10 DD30    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Tetsuji Ueno             2-5-13 Nishi-Nagasu-cho, Amagasaki-shi, Hyogo             Inside the Electronic Materials Co., Ltd. (72) Inventor Moriomi             2-5-13 Nishi-Nagasu-cho, Amagasaki-shi, Hyogo             Inside the Electronic Materials Co., Ltd. (72) Inventor Shinichiro Furusaki             2-5-13 Nishi-Nagasu-cho, Amagasaki-shi, Hyogo             Inside the Electronic Materials Co., Ltd. (72) Inventor Yasuo Miura             2-5-13 Nishi-Nagasu-cho, Amagasaki-shi, Hyogo             Inside the Electronic Materials Co., Ltd. (72) Inventor Teppei Kimura             2-5-13 Nishi-Nagasu-cho, Amagasaki-shi, Hyogo             Inside the Electronic Materials Co., Ltd. F-term (reference) 2G003 AA07 AB01 AG03 AG12 AH04                 2G011 AA10 AA16 AA18 AC14 AE03                       AF07                 4M106 AA01 BA01 CA70 DD03 DD10                       DD30

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 プローブカードを構成する中間基板の上
に中間基板の下側接点部を露出させた第1開口を有する
第1レジスト層を形成する工程と、前記第1開口に接続
部となる導電性を有する第1メッキ構造体を前記下側接
点部と接続して形成する工程と、少なくとも前記第1メ
ッキ構造体の一部を露出させるとともに、第1レジスト
層の上に延在する第2開口を有する第2レジスト層を第
1レジスト層の上に形成する工程と、前記第2開口にア
ーム部となる導電性を有する第2メッキ構造体を前記第
1メッキ構造体と接続して形成する工程と、前記第2メ
ッキ構造体の他方の端部を露出させた第3開口を有する
第3レジスト層を前記第2レジスト層及び第2メッキ構
造体の上に形成する工程と、前記第3開口に接触部とな
る導電性を有する第3メッキ構造体を前記第2メッキ構
造体と接続して形成する工程とを具備したことを特徴と
するプローブの製造方法。
1. A step of forming a first resist layer having a first opening exposing a lower contact portion of the intermediate substrate on an intermediate substrate constituting a probe card, and forming a connection portion in the first opening. Forming a conductive first plating structure connected to the lower contact portion, exposing at least a portion of the first plating structure, and extending over the first resist layer; Forming a second resist layer having two openings on the first resist layer, and connecting a conductive second plating structure serving as an arm portion to the second opening with the first plating structure. Forming a third resist layer having a third opening exposing the other end of the second plating structure on the second resist layer and the second plating structure; The third opening, which has conductivity and serves as a contact portion 3. A method for manufacturing a probe, comprising the step of forming a 3-plated structure by connecting it to the second plated structure.
【請求項2】 前記第3メッキ構造体は、多段型である
ことを特徴とする請求項1記載のプローブの製造方法。
2. The method for manufacturing a probe according to claim 1, wherein the third plated structure is a multi-stage type.
【請求項3】 前記第3開口は、測定対象物の電極の配
置パターンに対応して形成されていることを特徴とする
請求項1又は2記載のプローブの製造方法。
3. The method for manufacturing a probe according to claim 1, wherein the third opening is formed in correspondence with an arrangement pattern of electrodes of a measurement object.
【請求項4】 先端が突出した接触部と、この接触部か
ら水平方向に延びたアーム部と、このアーム部の終端か
ら前記接触部とは反対方向に延びた接続部とを具備して
おり、前記接続部は、プローブカードを構成する中間基
板の下側接点部に接続されていることを特徴とするプロ
ーブ。
4. A contact part having a protruding tip, an arm part extending horizontally from the contact part, and a connecting part extending from the end of the arm part in a direction opposite to the contact part. The probe is characterized in that the connecting portion is connected to a lower contact portion of an intermediate substrate constituting a probe card.
【請求項5】 前記接触部は、多段型であることを特徴
とする請求項1記載のプローブ。
5. The probe according to claim 1, wherein the contact portion is of a multistage type.
JP2001319814A 2001-10-17 2001-10-17 Probe manufacturing method and probe Pending JP2003121470A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001319814A JP2003121470A (en) 2001-10-17 2001-10-17 Probe manufacturing method and probe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001319814A JP2003121470A (en) 2001-10-17 2001-10-17 Probe manufacturing method and probe

Publications (1)

Publication Number Publication Date
JP2003121470A true JP2003121470A (en) 2003-04-23

Family

ID=19137314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001319814A Pending JP2003121470A (en) 2001-10-17 2001-10-17 Probe manufacturing method and probe

Country Status (1)

Country Link
JP (1) JP2003121470A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005057734A1 (en) * 2003-12-12 2005-06-23 Sumitomo Electric Industries, Ltd. Fine terminal, its manufacturing method, and contact sheet
KR100806382B1 (en) 2007-01-03 2008-02-27 세크론 주식회사 Probe card manufacturing method
KR100815460B1 (en) * 2004-01-16 2008-03-20 가부시키가이샤 니혼 마이크로닉스 Electric connecting device and contactor
KR100902080B1 (en) 2008-07-11 2009-06-15 주식회사 엠아이티 Single plate non-conductor energizing plate, manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000074941A (en) * 1998-06-19 2000-03-14 Advantest Corp Contactor and method of forming contactor
JP2000121673A (en) * 1998-08-12 2000-04-28 Tokyo Electron Ltd Contactor
JP2000346876A (en) * 1999-06-07 2000-12-15 Japan Science & Technology Corp Test board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000074941A (en) * 1998-06-19 2000-03-14 Advantest Corp Contactor and method of forming contactor
JP2000121673A (en) * 1998-08-12 2000-04-28 Tokyo Electron Ltd Contactor
JP2000346876A (en) * 1999-06-07 2000-12-15 Japan Science & Technology Corp Test board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005057734A1 (en) * 2003-12-12 2005-06-23 Sumitomo Electric Industries, Ltd. Fine terminal, its manufacturing method, and contact sheet
US7344382B2 (en) 2003-12-12 2008-03-18 Sumitomo Electric Industries, Ltd. Fine terminal, its manufacturing method, and contact sheet
KR100815460B1 (en) * 2004-01-16 2008-03-20 가부시키가이샤 니혼 마이크로닉스 Electric connecting device and contactor
KR100806382B1 (en) 2007-01-03 2008-02-27 세크론 주식회사 Probe card manufacturing method
KR100902080B1 (en) 2008-07-11 2009-06-15 주식회사 엠아이티 Single plate non-conductor energizing plate, manufacturing method thereof

Similar Documents

Publication Publication Date Title
TW469671B (en) Contact structure formed by microfabrication process
CN100559660C (en) Interconnection device for printed circuit boards, method of manufacturing the same, and interconnection assembly having the same
US6917102B2 (en) Contact structure and production method thereof and probe contact assembly using same
KR100508419B1 (en) Contact structure formed by microfabrication process
TW463280B (en) Method of producing a contact structure
JP3343540B2 (en) Contact structure formed by photolithography
US6608385B2 (en) Contact structure and production method thereof and probe contact assembly using same
US6452407B2 (en) Probe contactor and production method thereof
US6859054B1 (en) Probe contact system using flexible printed circuit board
US6576485B2 (en) Contact structure and production method thereof and probe contact assembly using same
JP2001056345A (en) Probing card and method of manufacturing the same
KR20020022130A (en) Contact structure and production method thereof and probe contact assembly using same
KR20010082160A (en) Contact structure and production method thereof
JPH0618555A (en) Microspring contact, its aggregate, terminal for electric connection composed of the aggregate and production of microspring contact
US20020048973A1 (en) Contact structure and production method thereof and probe contact assembly using same
KR101029987B1 (en) Electrical test contact and manufacturing method
JP2005533263A (en) Reference alignment target for ultra-small electronic spring contactor
US6667627B2 (en) Probe for inspecting semiconductor device and method of manufacturing the same
JP2003121470A (en) Probe manufacturing method and probe
US20030176066A1 (en) Contact structure and production method thereof and probe contact assemly using same
JP2003121469A (en) Method of manufacturing probe and method of manufacturing probe card
JP3703794B2 (en) Probes and probe cards
JP5285469B2 (en) Reference alignment target for ultra-small electronic spring contactor
JP3446636B2 (en) Contact probe and probe device
JPH11352151A (en) Contact probe, probe device having the same, and method of manufacturing contact probe

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040127