JP2003115730A - Ｐｗｍ変調回路及び電力増幅回路 - Google Patents
Ｐｗｍ変調回路及び電力増幅回路Info
- Publication number
- JP2003115730A JP2003115730A JP2002182823A JP2002182823A JP2003115730A JP 2003115730 A JP2003115730 A JP 2003115730A JP 2002182823 A JP2002182823 A JP 2002182823A JP 2002182823 A JP2002182823 A JP 2002182823A JP 2003115730 A JP2003115730 A JP 2003115730A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- comparator
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 20
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 230000005669 field effect Effects 0.000 description 2
- 101100321670 Fagopyrum esculentum FA18 gene Proteins 0.000 description 1
- 101000892360 Homo sapiens Protein AF-17 Proteins 0.000 description 1
- 102100040638 Protein AF-17 Human genes 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01D—SEPARATION
- B01D39/00—Filtering material for liquid or gaseous fluids
- B01D39/14—Other self-supporting filtering material ; Other filtering material
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F3/00—Biological treatment of water, waste water, or sewage
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01D—SEPARATION
- B01D2239/00—Aspects relating to filtering material for liquid or gaseous fluids
- B01D2239/06—Filter cloth, e.g. knitted, woven non-woven; self-supported material
- B01D2239/069—Special geometry of layers
- B01D2239/0695—Wound layers
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F3/00—Biological treatment of water, waste water, or sewage
- C02F2003/001—Biological treatment of water, waste water, or sewage using granular carriers or supports for the microorganisms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Biodiversity & Conservation Biology (AREA)
- Microbiology (AREA)
- Hydrology & Water Resources (AREA)
- Environmental & Geological Engineering (AREA)
- Water Supply & Treatment (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 ＰＷＭ変調回路を用いた電力増幅回路の位相
回転を低減し、安定な負帰還を行えるようにする。 【解決手段】 ＰＷＭ変調回路１０は、正帰還のかかっ
たヒステリシス特性を有するコンパレータ１１と積分器
２０からなり、増幅器１５を介して入力される信号源１
６からの入力信号と積分出力とがコンパレータ１１で比
較されることにより、入力信号を微分した進み位相特性
を持つＰＷＭ信号が出力される。このＰＷＭ信号はスイ
ッチング回路２１で増幅され、ＬＣフィルタ２６を介し
てスピーカ２７に加えられると共に、抵抗２８を介して
入力側に負帰還される。位相の進んだＰＷＭ信号がＬＣ
フィルタ２６を通ることにより、出力の位相回りが低減
され、安定な負帰還動作を行うことができる。
回転を低減し、安定な負帰還を行えるようにする。 【解決手段】 ＰＷＭ変調回路１０は、正帰還のかかっ
たヒステリシス特性を有するコンパレータ１１と積分器
２０からなり、増幅器１５を介して入力される信号源１
６からの入力信号と積分出力とがコンパレータ１１で比
較されることにより、入力信号を微分した進み位相特性
を持つＰＷＭ信号が出力される。このＰＷＭ信号はスイ
ッチング回路２１で増幅され、ＬＣフィルタ２６を介し
てスピーカ２７に加えられると共に、抵抗２８を介して
入力側に負帰還される。位相の進んだＰＷＭ信号がＬＣ
フィルタ２６を通ることにより、出力の位相回りが低減
され、安定な負帰還動作を行うことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、自励式Ｄ級増幅器
等の電力増幅回路に用いられるＰＷＭ変調回路及び電力
増幅回路に関するものである。
等の電力増幅回路に用いられるＰＷＭ変調回路及び電力
増幅回路に関するものである。
【０００２】
【従来の技術】図１０は従来のＰＷＭ変調回路を用いた
電力増幅回路を示す構成図である。この図において、信
号源３１より入力された音声信号等の入力信号は、抵抗
３２を介してＰＷＭ変調回路３３に加えられてＰＷＭ変
調される。ＰＷＭ変調回路３３から出力されるＰＷＭ信
号によりスイッチング回路３４が駆動され、そのスイッ
チング出力はＬＣフィルタ３５を通じてスピーカ３６に
加えられる。
電力増幅回路を示す構成図である。この図において、信
号源３１より入力された音声信号等の入力信号は、抵抗
３２を介してＰＷＭ変調回路３３に加えられてＰＷＭ変
調される。ＰＷＭ変調回路３３から出力されるＰＷＭ信
号によりスイッチング回路３４が駆動され、そのスイッ
チング出力はＬＣフィルタ３５を通じてスピーカ３６に
加えられる。
【０００３】ＰＷＭ変調回路３３は、演算増幅器３７、
コンデンサ３８で構成される積分器３９と、演算増幅器
４０、抵抗４１、４２から構成されヒステリシス特性を
有するコンパレータ４３を有し、コンパレータ４３から
出力されるＰＷＭ信号は、抵抗４４を介して積分器３９
に帰還されるようになされている。また、スイッチング
回路３４は、Ｎ型フィールドエフェクトトランジスタ４
５とＰ型フィールドエフェクトトランジスタ４６で構成
され、ＬＣフィルタ３５は、インダクタンス４７とコン
デンサ４８で構成されている。
コンデンサ３８で構成される積分器３９と、演算増幅器
４０、抵抗４１、４２から構成されヒステリシス特性を
有するコンパレータ４３を有し、コンパレータ４３から
出力されるＰＷＭ信号は、抵抗４４を介して積分器３９
に帰還されるようになされている。また、スイッチング
回路３４は、Ｎ型フィールドエフェクトトランジスタ４
５とＰ型フィールドエフェクトトランジスタ４６で構成
され、ＬＣフィルタ３５は、インダクタンス４７とコン
デンサ４８で構成されている。
【０００４】ＰＷＭ変調回路３３は、入力信号が入力さ
れないときはデューティ比５０％のパルス信号が出力さ
れる。入力信号が入力されると、図１１に示すような積
分器３９の積分出力が得られ、この積分出力がヒステリ
シス特性を有するコンパレータ４３に加えられることに
より、このコンパレータ４３より上記パルス信号が入力
信号に応じてパルス幅変調されたＰＷＭ信号が出力され
る。このＰＷＭ信号によりスイッチング回路３４のトラ
ンジスタ４５、４６が交互にオン・オフされることによ
り、ＰＷＭ信号が増幅され、この増幅されたＰＷＭ信号
によりＬＣフィルタ３５を介してスピーカ３６が駆動さ
れる。
れないときはデューティ比５０％のパルス信号が出力さ
れる。入力信号が入力されると、図１１に示すような積
分器３９の積分出力が得られ、この積分出力がヒステリ
シス特性を有するコンパレータ４３に加えられることに
より、このコンパレータ４３より上記パルス信号が入力
信号に応じてパルス幅変調されたＰＷＭ信号が出力され
る。このＰＷＭ信号によりスイッチング回路３４のトラ
ンジスタ４５、４６が交互にオン・オフされることによ
り、ＰＷＭ信号が増幅され、この増幅されたＰＷＭ信号
によりＬＣフィルタ３５を介してスピーカ３６が駆動さ
れる。
【０００５】スピーカ３６をＰＷＭ信号で直接駆動する
と、ＰＷＭ信号のキャリア成分がスピーカに流れ込み、
効率を悪化させたり、スピーカを破壊することがあるの
で、ＬＣフィルタ３５を設けてＰＷＭ信号のキャリア成
分を除去するようにしている。
と、ＰＷＭ信号のキャリア成分がスピーカに流れ込み、
効率を悪化させたり、スピーカを破壊することがあるの
で、ＬＣフィルタ３５を設けてＰＷＭ信号のキャリア成
分を除去するようにしている。
【０００６】上述した従来のＰＷＭ変調回路を用いた電
力増幅回路は、自励式Ｄ級増幅回路として動作し、一般
に図１２に示すような平坦な周波数特性を得ることがで
きる。図示のように、積分器の特性や次数によりカーブ
の傾斜は異なるが、多次のローパスフィルタに近い急峻
な特性が得られ、キャリア成分を有効に除去することが
できる。
力増幅回路は、自励式Ｄ級増幅回路として動作し、一般
に図１２に示すような平坦な周波数特性を得ることがで
きる。図示のように、積分器の特性や次数によりカーブ
の傾斜は異なるが、多次のローパスフィルタに近い急峻
な特性が得られ、キャリア成分を有効に除去することが
できる。
【０００７】
【発明が解決しようとする課題】オーディオ用電力増幅
回路は、音質への影響をなくすために低い歪率と低出力
インピーダンスが要求される。従来、電力増幅回路に通
常のリニア増幅器を用いる場合は、増幅器の出力側から
負帰還をかけているので、出力側における歪み及び出力
インピーダンスを非常に小さくすることができる。電力
増幅回路にＰＷＭ変調回路を用いる場合も同様に負帰還
をかけたいが、入力信号はアナログ信号であり、ＰＷＭ
信号はディジタル信号なので直接、負帰還をかけること
はできないが、そのため、ＰＷＭ信号をアナログ信号に
変換するローパスフィルタとしてＬＣフィルタを使用
し、そのＬＣフィルタの出力を負帰還することが考えら
れる。しかし、ＬＣフィルタの出力を負帰還すると、そ
のＬＣフィルタが歪みや出力インピーダンスの増大の原
因になる。
回路は、音質への影響をなくすために低い歪率と低出力
インピーダンスが要求される。従来、電力増幅回路に通
常のリニア増幅器を用いる場合は、増幅器の出力側から
負帰還をかけているので、出力側における歪み及び出力
インピーダンスを非常に小さくすることができる。電力
増幅回路にＰＷＭ変調回路を用いる場合も同様に負帰還
をかけたいが、入力信号はアナログ信号であり、ＰＷＭ
信号はディジタル信号なので直接、負帰還をかけること
はできないが、そのため、ＰＷＭ信号をアナログ信号に
変換するローパスフィルタとしてＬＣフィルタを使用
し、そのＬＣフィルタの出力を負帰還することが考えら
れる。しかし、ＬＣフィルタの出力を負帰還すると、そ
のＬＣフィルタが歪みや出力インピーダンスの増大の原
因になる。
【０００８】また、ＬＣフィルタは、インダクタンス１
個とコンデンサ１個からなる２次、又はそれ以上の次数
を持っており、仮に２次としても高域で１８０°の位相
回転が生じてしまう。さらに、ＰＷＭ変調回路は積分器
によるローパスフィルタ特性を持っているので、ＬＣフ
ィルタを通った信号には１８０°以上の位相回転が発生
するために、ＬＣフィルタを通ったアナログ信号を入力
信号に負帰還させることができないという問題があっ
た。
個とコンデンサ１個からなる２次、又はそれ以上の次数
を持っており、仮に２次としても高域で１８０°の位相
回転が生じてしまう。さらに、ＰＷＭ変調回路は積分器
によるローパスフィルタ特性を持っているので、ＬＣフ
ィルタを通った信号には１８０°以上の位相回転が発生
するために、ＬＣフィルタを通ったアナログ信号を入力
信号に負帰還させることができないという問題があっ
た。
【０００９】さらに、図１０に示す電力増幅回路には、
次の問題がある。すなわち、コンパレータ４３の入力端
Ｐからスイッチング回路３４の出力端Ｑまでの間の利得
Ｇは、入力端Ｐに入力される積分出力の最大値をＶP、
最小値をＶMとし、スイッチング回路３４の電源電圧を
ＶPX（＋電源）、ＶMX（−電源）とすると、入力端Ｐの
信号の振幅が（ＶP−ＶM）、出力端Ｑの信号の振幅が、
（ＶPX−ＶMX）となることから、 Ｇ＝（ＶPX−ＶMX）／（ＶP−ＶM）・・・(1) となる。ここで、電源電圧ＶPX、ＶMXは各々変動する可
能性がある。そして、電源電圧ＶPX、ＶMXが変動する
と、上述した利得Ｇが変動してしまい、この結果、系と
しての安定度が変わり、安定度を必要以上にとらなけれ
ばならなくなる。
次の問題がある。すなわち、コンパレータ４３の入力端
Ｐからスイッチング回路３４の出力端Ｑまでの間の利得
Ｇは、入力端Ｐに入力される積分出力の最大値をＶP、
最小値をＶMとし、スイッチング回路３４の電源電圧を
ＶPX（＋電源）、ＶMX（−電源）とすると、入力端Ｐの
信号の振幅が（ＶP−ＶM）、出力端Ｑの信号の振幅が、
（ＶPX−ＶMX）となることから、 Ｇ＝（ＶPX−ＶMX）／（ＶP−ＶM）・・・(1) となる。ここで、電源電圧ＶPX、ＶMXは各々変動する可
能性がある。そして、電源電圧ＶPX、ＶMXが変動する
と、上述した利得Ｇが変動してしまい、この結果、系と
しての安定度が変わり、安定度を必要以上にとらなけれ
ばならなくなる。
【００１０】本発明はこのような事情に鑑みてなされた
ものであり、その目的は、位相回転を低減し、安定な負
帰還を行うことができるＰＷＭ変調回路及び電力増幅回
路を提供することにある。また、この発明の他の目的
は、回路利得の変動を押さえることができ、したがっ
て、安定した動作を得ることができる電力増幅回路を提
供することにある。
ものであり、その目的は、位相回転を低減し、安定な負
帰還を行うことができるＰＷＭ変調回路及び電力増幅回
路を提供することにある。また、この発明の他の目的
は、回路利得の変動を押さえることができ、したがっ
て、安定した動作を得ることができる電力増幅回路を提
供することにある。
【００１１】
【課題を解決するための手段】この発明は上記の課題を
解決するためになされたもので、請求項１に記載の発明
は、ＰＷＭ信号を積分する積分器と、前記積分器の出力
と入力信号とを比較することにより前記ＰＷＭ信号を出
力すると共に、このＰＷＭ信号が正帰還され、ヒステリ
シス特性を持つように構成されたコンパレータとを設け
たことを特徴とするＰＷＭ変調回路である。
解決するためになされたもので、請求項１に記載の発明
は、ＰＷＭ信号を積分する積分器と、前記積分器の出力
と入力信号とを比較することにより前記ＰＷＭ信号を出
力すると共に、このＰＷＭ信号が正帰還され、ヒステリ
シス特性を持つように構成されたコンパレータとを設け
たことを特徴とするＰＷＭ変調回路である。
【００１２】請求項２に記載の発明は、ＰＷＭ信号を積
分する積分器と、この積分器の出力と入力信号とを比較
することにより前記ＰＷＭ信号を出力すると共に、この
ＰＷＭ信号が正帰還され、ヒステリシス特性を持つよう
に構成されたコンパレータとを有するＰＷＭ変調回路
と、前記ＰＷＭ信号が入力されるローパスフィルタと、
前記ローパスフィルタの出力を前記コンパレータに負帰
還する負帰還回路とを設けたことを特徴とする電力増幅
回路である。
分する積分器と、この積分器の出力と入力信号とを比較
することにより前記ＰＷＭ信号を出力すると共に、この
ＰＷＭ信号が正帰還され、ヒステリシス特性を持つよう
に構成されたコンパレータとを有するＰＷＭ変調回路
と、前記ＰＷＭ信号が入力されるローパスフィルタと、
前記ローパスフィルタの出力を前記コンパレータに負帰
還する負帰還回路とを設けたことを特徴とする電力増幅
回路である。
【００１３】請求項３に記載の発明は、ＰＷＭ信号を積
分する積分器と、この積分器の出力と入力信号とを比較
することにより前記ＰＷＭ信号を出力すると共に、この
ＰＷＭ信号が正帰還され、ヒステリシス特性を持つよう
に構成されたコンパレータとを有するＰＷＭ変調回路
と、前記ＰＷＭ変調回路の出力信号により駆動され、増
幅されたＰＷＭ信号を出力するスイッチング回路と、前
記スイッチング回路から出力されるＰＷＭ信号が入力さ
れるローパスフィルタと、前記ローパスフィルタの出力
を前記コンパレータに負帰還する負帰還回路とを設けた
ことを特徴とする電力増幅回路である。
分する積分器と、この積分器の出力と入力信号とを比較
することにより前記ＰＷＭ信号を出力すると共に、この
ＰＷＭ信号が正帰還され、ヒステリシス特性を持つよう
に構成されたコンパレータとを有するＰＷＭ変調回路
と、前記ＰＷＭ変調回路の出力信号により駆動され、増
幅されたＰＷＭ信号を出力するスイッチング回路と、前
記スイッチング回路から出力されるＰＷＭ信号が入力さ
れるローパスフィルタと、前記ローパスフィルタの出力
を前記コンパレータに負帰還する負帰還回路とを設けた
ことを特徴とする電力増幅回路である。
【００１４】請求項４に記載の発明は、請求項３に記載
の電力増幅回路において、前記スイッチング回路の正電
源電圧および負電源電圧をそれぞれ、前記コンパレータ
の出力に応じて切り換えて前記コンパレータの入力端へ
入力する電圧入力回路を設けたことを特徴とする。請求
項５に記載の発明は、請求項４に記載の電力増幅回路に
おいて、前記電圧入力回路は、前記スイッチング回路の
正電源端子および前記コンパレータの入力端間に介挿さ
れた抵抗およびスイッチ手段による第１の直列接続回路
と、前記スイッチング回路の負電源端子および前記コン
パレータの入力端間に介挿された抵抗およびスイッチ手
段による第２の直列接続回路とから構成されることを特
徴とする。
の電力増幅回路において、前記スイッチング回路の正電
源電圧および負電源電圧をそれぞれ、前記コンパレータ
の出力に応じて切り換えて前記コンパレータの入力端へ
入力する電圧入力回路を設けたことを特徴とする。請求
項５に記載の発明は、請求項４に記載の電力増幅回路に
おいて、前記電圧入力回路は、前記スイッチング回路の
正電源端子および前記コンパレータの入力端間に介挿さ
れた抵抗およびスイッチ手段による第１の直列接続回路
と、前記スイッチング回路の負電源端子および前記コン
パレータの入力端間に介挿された抵抗およびスイッチ手
段による第２の直列接続回路とから構成されることを特
徴とする。
【００１５】請求項６に記載の発明は、請求項２〜請求
項５のいずれかの項に記載の電力増幅回路において、前
記ローパスフィルタはＬＣフィルタによって構成され、
このＬＣフィルタの出力が負荷に供給されることを特徴
とする。
項５のいずれかの項に記載の電力増幅回路において、前
記ローパスフィルタはＬＣフィルタによって構成され、
このＬＣフィルタの出力が負荷に供給されることを特徴
とする。
【００１６】請求項７に記載の発明は、第１の入力端に
入力信号が入力され、第２の入力端にＰＷＭ信号が帰還
される増幅手段と、前記増幅手段の出力端と前記第２の
入力端との間に介挿されたコンデンサとからなる積分器
と、この積分器の出力をスイッチ手段を介して入力され
る電圧と比較するコンパレータと、前記コンパレータの
出力信号により駆動され、増幅されたＰＷＭ信号を出力
するスイッチング回路と、前記スイッチング回路から出
力されるＰＷＭ信号が入力されるローパスフィルタとを
具備してなり、前記スイッチ手段は、前記スイッチング
回路の正電源電圧を一定の分圧比で分圧した電圧および
負電源電圧を該一定の分圧比で分圧した電圧をそれぞ
れ、前記コンパレータの出力に応じて切り換えて前記コ
ンパレータの入力端へ入力することを特徴とする電力増
幅回路である。
入力信号が入力され、第２の入力端にＰＷＭ信号が帰還
される増幅手段と、前記増幅手段の出力端と前記第２の
入力端との間に介挿されたコンデンサとからなる積分器
と、この積分器の出力をスイッチ手段を介して入力され
る電圧と比較するコンパレータと、前記コンパレータの
出力信号により駆動され、増幅されたＰＷＭ信号を出力
するスイッチング回路と、前記スイッチング回路から出
力されるＰＷＭ信号が入力されるローパスフィルタとを
具備してなり、前記スイッチ手段は、前記スイッチング
回路の正電源電圧を一定の分圧比で分圧した電圧および
負電源電圧を該一定の分圧比で分圧した電圧をそれぞ
れ、前記コンパレータの出力に応じて切り換えて前記コ
ンパレータの入力端へ入力することを特徴とする電力増
幅回路である。
【００１７】請求項８に記載の発明は、請求項７に記載
の電力増幅回路において、前記スイッチング回路の正電
源電圧を一定の分圧比で分圧した電圧および負電源電圧
を該一定の分圧比で分圧した電圧をそれぞれ最大値およ
び最小値とする三角波を出力する三角波生成回路と、前
記三角波生成回路の出力または前記スイッチ手段の出力
を選択的に前記コンパレータの入力端へ供給する切替手
段を設けたことを特徴とする。
の電力増幅回路において、前記スイッチング回路の正電
源電圧を一定の分圧比で分圧した電圧および負電源電圧
を該一定の分圧比で分圧した電圧をそれぞれ最大値およ
び最小値とする三角波を出力する三角波生成回路と、前
記三角波生成回路の出力または前記スイッチ手段の出力
を選択的に前記コンパレータの入力端へ供給する切替手
段を設けたことを特徴とする。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。図１は本発明の第１の実施の形
態によるＰＷＭ変調回路を示す回路図である。図１にお
いて、ＰＷＭ変調回路１０は、演算増幅器からなりヒス
テリシス特性を有するコンパレータ１１、抵抗１２及び
積分器１３で構成されている。コンパレータ１１の出力
信号（ＰＷＭ信号）は、出力端子１４から出力されると
共に、抵抗１２を介してコンパレータ１１に正帰還され
るようになされている。また、積分器１３の積分出力は
増幅器１５の一方の入力端子に入力され、この増幅器１
５の他方の入力端子には、信号源１６からの入力信号が
入力されるようになされている。増幅器１５の出力は抵
抗１７を介してコンパレータ１１の一方の入力端子に加
えられ、コンパレータ１１の他方の入力端子は接地され
ている。尚、増幅器１５は、ループゲインを得るための
リニア増幅器に構成されている。
面を参照して説明する。図１は本発明の第１の実施の形
態によるＰＷＭ変調回路を示す回路図である。図１にお
いて、ＰＷＭ変調回路１０は、演算増幅器からなりヒス
テリシス特性を有するコンパレータ１１、抵抗１２及び
積分器１３で構成されている。コンパレータ１１の出力
信号（ＰＷＭ信号）は、出力端子１４から出力されると
共に、抵抗１２を介してコンパレータ１１に正帰還され
るようになされている。また、積分器１３の積分出力は
増幅器１５の一方の入力端子に入力され、この増幅器１
５の他方の入力端子には、信号源１６からの入力信号が
入力されるようになされている。増幅器１５の出力は抵
抗１７を介してコンパレータ１１の一方の入力端子に加
えられ、コンパレータ１１の他方の入力端子は接地され
ている。尚、増幅器１５は、ループゲインを得るための
リニア増幅器に構成されている。
【００１９】図２は本発明の第２の実施の形態によるＰ
ＷＭ変調回路を示す構成図である。本実施の形態による
ＰＷＭ変調回路１０は、図示のように演算増幅器からな
りヒステリシス特性を有するコンパレータ１１、抵抗１
２、及び、抵抗１８、コンデンサ１９からなる積分器２
０により構成されている。積分器２０の積分出力はコン
パレータ１１の一方の入力端子に入力され、コンパレー
タ１１の他方の入力端子には、信号源１６からの入力信
号が抵抗１７を介して入力されるようになされている。
ＷＭ変調回路を示す構成図である。本実施の形態による
ＰＷＭ変調回路１０は、図示のように演算増幅器からな
りヒステリシス特性を有するコンパレータ１１、抵抗１
２、及び、抵抗１８、コンデンサ１９からなる積分器２
０により構成されている。積分器２０の積分出力はコン
パレータ１１の一方の入力端子に入力され、コンパレー
タ１１の他方の入力端子には、信号源１６からの入力信
号が抵抗１７を介して入力されるようになされている。
【００２０】上記第１、第２の実施の形態によるＰＷＭ
変調回路１０によれば、コンパレータ１１から出力され
るＰＷＭ信号と積分器１３、２０の積分出力とが、抵抗
１２を介して正帰還のかかったヒステリシス特性を有す
るコンパレータ１１で比較されることにより、入力信号
を微分した特性を持つＰＷＭ信号が出力される。すなわ
ち、ＰＷＭ変調回路１０は、＋６ｄＢ／ｏｃｔの傾斜で
周波数応答が増加する微分特性を有し、ＰＷＭ信号の位
相はＰＷＭ変調回路１０の入力信号に対して９０°位相
が進むこととなる。
変調回路１０によれば、コンパレータ１１から出力され
るＰＷＭ信号と積分器１３、２０の積分出力とが、抵抗
１２を介して正帰還のかかったヒステリシス特性を有す
るコンパレータ１１で比較されることにより、入力信号
を微分した特性を持つＰＷＭ信号が出力される。すなわ
ち、ＰＷＭ変調回路１０は、＋６ｄＢ／ｏｃｔの傾斜で
周波数応答が増加する微分特性を有し、ＰＷＭ信号の位
相はＰＷＭ変調回路１０の入力信号に対して９０°位相
が進むこととなる。
【００２１】図３は本発明の第３の実施の形態による電
力増幅回路を示すもので、図２と同様のＰＷＭ変調回路
１０を用いて自励式Ｄ級増幅回路に構成された電力増幅
回路である。図３において、ＰＷＭ変調回路１０から出
力されるＰＷＭ信号は、インバータ３０を介してスイッ
チング回路２１のトランジスタ２２、２３を交互にスイ
ッチングすることにより、例えば±５０Ｖまで増幅され
たＰＷＭ信号が得られる。このＰＷＭ信号は、インダク
タンス２４、コンデンサ２５からなるＬＣフィルタ２６
を介してスピーカ２７に加えられる。また、ＬＣフィル
タ２６の出力は抵抗２８を介して増幅器１５（反転バッ
ファ）に負帰還される。この増幅器１５には信号源１６
からの入力信号が抵抗２９を介して加えられ、その増幅
出力が抵抗１７を介してコンパレータ１１に入力される
ようになされている。
力増幅回路を示すもので、図２と同様のＰＷＭ変調回路
１０を用いて自励式Ｄ級増幅回路に構成された電力増幅
回路である。図３において、ＰＷＭ変調回路１０から出
力されるＰＷＭ信号は、インバータ３０を介してスイッ
チング回路２１のトランジスタ２２、２３を交互にスイ
ッチングすることにより、例えば±５０Ｖまで増幅され
たＰＷＭ信号が得られる。このＰＷＭ信号は、インダク
タンス２４、コンデンサ２５からなるＬＣフィルタ２６
を介してスピーカ２７に加えられる。また、ＬＣフィル
タ２６の出力は抵抗２８を介して増幅器１５（反転バッ
ファ）に負帰還される。この増幅器１５には信号源１６
からの入力信号が抵抗２９を介して加えられ、その増幅
出力が抵抗１７を介してコンパレータ１１に入力される
ようになされている。
【００２２】図４は本実施の形態による電力増幅回路の
周波数特性を示す。図４において、特性ａは、ＰＷＭ変
調回路１０の周波数特性を示すもので、図示のように＋
６ｄＢ／ｏｃｔの傾斜を持つ高域上昇特性が得られてお
り、進み位相特性となっている。特性ｂは、ＬＣフィル
タ２６の周波数特性を示すもので、カットオフ周波数ｆ
c （例えば５０ＫＨｚ）の−１２ｄＢ／ｏｃｔの傾斜を
持つ遅れ位相特性となっている。特性ｃは、特性ａ、ｂ
の傾斜を合わせた全体の特性であり、周波数ｆ1 （例え
ば５００ＫＨｚ）で０ｄＢとなる−６ｄＢ／ｏｃｔの傾
斜を持つものとなっている。
周波数特性を示す。図４において、特性ａは、ＰＷＭ変
調回路１０の周波数特性を示すもので、図示のように＋
６ｄＢ／ｏｃｔの傾斜を持つ高域上昇特性が得られてお
り、進み位相特性となっている。特性ｂは、ＬＣフィル
タ２６の周波数特性を示すもので、カットオフ周波数ｆ
c （例えば５０ＫＨｚ）の−１２ｄＢ／ｏｃｔの傾斜を
持つ遅れ位相特性となっている。特性ｃは、特性ａ、ｂ
の傾斜を合わせた全体の特性であり、周波数ｆ1 （例え
ば５００ＫＨｚ）で０ｄＢとなる−６ｄＢ／ｏｃｔの傾
斜を持つものとなっている。
【００２３】即ち、本実施の形態による電力増幅回路に
おいては、ＰＷＭ変調回路１０により、ＬＣフィルタ２
６のカットオフ周波数ｆc の１０倍（２０ｄＢ）位の周
波数で＋６ｄＢ／ｏｃｔの微分特性を得ることができ
る。そして、この１次進み系となるＰＷＭ変調回路１０
と２次遅れ系となるＬＣフィルタ２６とを組み合わせる
ことにより、位相回転が軽減され、安定に負帰還をかけ
ることができる。尚、本実施の形態においては、図２の
ＰＷＭ変調回路１０の構成を用いたが、図１のＰＷＭ変
調回路１０の構成を用いてもよい。
おいては、ＰＷＭ変調回路１０により、ＬＣフィルタ２
６のカットオフ周波数ｆc の１０倍（２０ｄＢ）位の周
波数で＋６ｄＢ／ｏｃｔの微分特性を得ることができ
る。そして、この１次進み系となるＰＷＭ変調回路１０
と２次遅れ系となるＬＣフィルタ２６とを組み合わせる
ことにより、位相回転が軽減され、安定に負帰還をかけ
ることができる。尚、本実施の形態においては、図２の
ＰＷＭ変調回路１０の構成を用いたが、図１のＰＷＭ変
調回路１０の構成を用いてもよい。
【００２４】ところで、上述した第３の実施形態には、
前述したように、スイッチング回路２１の電源電圧ＶP
X、ＶMXが変動すると、コンパレータ１１の入力端Ｐか
らスイッチング回路２１の出力端Ｑまでの間の利得が変
動してしまう。この利得変動を押さえるには、スイッチ
ング回路２１の電源として高安定化電源を用いればよい
が、それでは電源回路が複雑かつ高価になってしまう。
次の第４の実施形態は、高安定化電源を使用せずに、利
得変動を防止した回路である。
前述したように、スイッチング回路２１の電源電圧ＶP
X、ＶMXが変動すると、コンパレータ１１の入力端Ｐか
らスイッチング回路２１の出力端Ｑまでの間の利得が変
動してしまう。この利得変動を押さえるには、スイッチ
ング回路２１の電源として高安定化電源を用いればよい
が、それでは電源回路が複雑かつ高価になってしまう。
次の第４の実施形態は、高安定化電源を使用せずに、利
得変動を防止した回路である。
【００２５】図５は、この発明の第４の実施形態を示す
回路図である。この図に示す回路が図３に示す回路と異
なる点は、スイッチング回路２１の正電源電圧ＶPXが抵
抗５２を介してスイッチ５３のコモン端子に接続され、
スイッチ５３の第１接点がコンパレータ１１の非反転入
力端子に、第２の接点が接地端子に接続され、スイッチ
ング回路２１の負電源電圧ＶMXが抵抗５５を介してスイ
ッチ５４のコモン端子に接続され、スイッチ５４の第１
接点がコンパレータ１１の非反転入力端子に、第２の接
点が接地端子に接続されている点である。この場合、ス
イッチ５３はコンパレータ１１の出力によって駆動さ
れ、同出力が”Ｈ”の時コモン端子と第１接点が接続さ
れ、”Ｌ”の時コモン端子と第２接点が接続される。ま
た、スイッチ５４はコンパレータ１１の出力を反転する
インバータ５６の出力によって駆動され、同出力が”
Ｈ”の時コモン端子と第１接点が接続され、”Ｌ”の時
コモン端子と第２接点が接続される。
回路図である。この図に示す回路が図３に示す回路と異
なる点は、スイッチング回路２１の正電源電圧ＶPXが抵
抗５２を介してスイッチ５３のコモン端子に接続され、
スイッチ５３の第１接点がコンパレータ１１の非反転入
力端子に、第２の接点が接地端子に接続され、スイッチ
ング回路２１の負電源電圧ＶMXが抵抗５５を介してスイ
ッチ５４のコモン端子に接続され、スイッチ５４の第１
接点がコンパレータ１１の非反転入力端子に、第２の接
点が接地端子に接続されている点である。この場合、ス
イッチ５３はコンパレータ１１の出力によって駆動さ
れ、同出力が”Ｈ”の時コモン端子と第１接点が接続さ
れ、”Ｌ”の時コモン端子と第２接点が接続される。ま
た、スイッチ５４はコンパレータ１１の出力を反転する
インバータ５６の出力によって駆動され、同出力が”
Ｈ”の時コモン端子と第１接点が接続され、”Ｌ”の時
コモン端子と第２接点が接続される。
【００２６】上記の構成によれば、コンパレータ１１の
入力端Ｐへ入力される信号の最大値ＶP、最小値ＶMが各
々、スイッチング回路２１の電源電圧ＶPX、ＶMXに比例
した電圧となる。この結果、コンパレータ１１の入力端
Ｐからスイッチング回路２１の出力端Ｑまでの間の利得
は電源電圧ＶPX、ＶMXに無関係な定数となり（前記(1)
式参照）、電源電圧ＶPX、ＶMXに基づく回路利得の変動
を防止することができる。
入力端Ｐへ入力される信号の最大値ＶP、最小値ＶMが各
々、スイッチング回路２１の電源電圧ＶPX、ＶMXに比例
した電圧となる。この結果、コンパレータ１１の入力端
Ｐからスイッチング回路２１の出力端Ｑまでの間の利得
は電源電圧ＶPX、ＶMXに無関係な定数となり（前記(1)
式参照）、電源電圧ＶPX、ＶMXに基づく回路利得の変動
を防止することができる。
【００２７】図６はこの発明の第５の実施形態の構成を
示す回路図である。この図において、６１はアナログ入
力信号が入力される入力端子、６２は演算増幅器６３お
よびコンデンサ６４から構成される積分回路、６５はコ
ンパレータ、６６はスイッチである。このスイッチ６６
はコンパレータ６５の非反転出力端Ｒ2の信号によって
駆動されるもので、その非反転出力端Ｒ2の信号が”
Ｈ”の時コモン端子が第１接点に接続され、”Ｌ”の時
はコモン端子が第２接点に接続される。このスイッチ６
６のコモン端子はコンパレータ６５の非反転入力端子に
接続され、第１の接点には電圧ＶM3が、第２の接点には
電圧ＶP3が各々供給されている。この場合、電圧ＶM3、
ＶP3は各々次の電圧である。 ＶM3＝ＶMX／ａ・・・(2) ＶP3＝ＶPX／ａ・・・(3) 但し、ａは正の定数
示す回路図である。この図において、６１はアナログ入
力信号が入力される入力端子、６２は演算増幅器６３お
よびコンデンサ６４から構成される積分回路、６５はコ
ンパレータ、６６はスイッチである。このスイッチ６６
はコンパレータ６５の非反転出力端Ｒ2の信号によって
駆動されるもので、その非反転出力端Ｒ2の信号が”
Ｈ”の時コモン端子が第１接点に接続され、”Ｌ”の時
はコモン端子が第２接点に接続される。このスイッチ６
６のコモン端子はコンパレータ６５の非反転入力端子に
接続され、第１の接点には電圧ＶM3が、第２の接点には
電圧ＶP3が各々供給されている。この場合、電圧ＶM3、
ＶP3は各々次の電圧である。 ＶM3＝ＶMX／ａ・・・(2) ＶP3＝ＶPX／ａ・・・(3) 但し、ａは正の定数
【００２８】６７はスイッチング回路であり、コンパレ
ータ６５の反転出力端Ｒ1の信号によってオン／オフ制
御されるスイッチ６８と、コンパレータ６５の非反転出
力端Ｒ2の信号によってオン／オフ制御されるスイッチ
６９とを直列接続して構成され、スイッチ６８の一端に
正電源電圧ＶPXが供給され、スイッチ６９の一端に負電
源電圧ＶMXが供給されている。そして、このスイッチン
グ回路６７の出力端Ｑの信号がインダクタンス２４、コ
ンデンサ２５からなるＬＣフィルタ２６を介してスピー
カ２７に加えられると共に、抵抗７０を介して積分回路
６２に帰還されている。抵抗７０と抵抗７１とで帰還量
を決めている。また、コンデンサ７２は直流遮断のため
のコンデンサである。そして、上述した積分回路６２、
コンパレータ６５、スイッチ６６、抵抗７０，７１、コ
ンデンサ７２がＰＷＭ変調回路１０ｂを構成している。
ータ６５の反転出力端Ｒ1の信号によってオン／オフ制
御されるスイッチ６８と、コンパレータ６５の非反転出
力端Ｒ2の信号によってオン／オフ制御されるスイッチ
６９とを直列接続して構成され、スイッチ６８の一端に
正電源電圧ＶPXが供給され、スイッチ６９の一端に負電
源電圧ＶMXが供給されている。そして、このスイッチン
グ回路６７の出力端Ｑの信号がインダクタンス２４、コ
ンデンサ２５からなるＬＣフィルタ２６を介してスピー
カ２７に加えられると共に、抵抗７０を介して積分回路
６２に帰還されている。抵抗７０と抵抗７１とで帰還量
を決めている。また、コンデンサ７２は直流遮断のため
のコンデンサである。そして、上述した積分回路６２、
コンパレータ６５、スイッチ６６、抵抗７０，７１、コ
ンデンサ７２がＰＷＭ変調回路１０ｂを構成している。
【００２９】このような構成において、コンパレータ６
５の出力端Ｒ1、Ｒ2の信号が反転する毎にスイッチング
回路６７のスイッチ６８，６９がオン／オフを繰り返
し、このスイッチ６８，６９のオン／オフに応じて積分
回路６２のコンデンサ６４が充放電を繰り返す。図７
は、入力信号が「０」の状態における積分回路６２の出
力端（コンパレータ１１の入力端）Ｐの信号およびコン
パレータ６５の出力端Ｒ1、Ｒ2の信号波形を示す図であ
る。ここで、入力信号が入力端子６１に入力されると、
コンデンサ６４の充放電時間が入力信号に応じて変化
し、この結果、コンパレータ６５の出力端Ｒ1、Ｒ2の信
号のパルス幅が入力信号に応じて変化する。
５の出力端Ｒ1、Ｒ2の信号が反転する毎にスイッチング
回路６７のスイッチ６８，６９がオン／オフを繰り返
し、このスイッチ６８，６９のオン／オフに応じて積分
回路６２のコンデンサ６４が充放電を繰り返す。図７
は、入力信号が「０」の状態における積分回路６２の出
力端（コンパレータ１１の入力端）Ｐの信号およびコン
パレータ６５の出力端Ｒ1、Ｒ2の信号波形を示す図であ
る。ここで、入力信号が入力端子６１に入力されると、
コンデンサ６４の充放電時間が入力信号に応じて変化
し、この結果、コンパレータ６５の出力端Ｒ1、Ｒ2の信
号のパルス幅が入力信号に応じて変化する。
【００３０】上述した回路において、スイッチング回路
６７の出力端Ｑからコンパレータ６５の入力端Ｐまでの
間の利得Ｇ１は、 Ｇ１＝（１／２πｆ・Ｃf）／Ｒf・・・(4) 但し、Ｃf；コンデンサ６４の容量 Ｒf；抵抗７０の抵抗値 となる。また、コンパレータ６５の入力端Ｐからスイッ
チング回路６７の出力端Ｑまでの間の利得Ｇは、前記
(1)、(2)、(3)式を参照すると、 Ｇ＝（ＶPX−ＶMX）／（ＶP3−ＶM3） ＝（ＶPX−ＶMX）／（ＶPX／ａ−ＶMX／ａ） ＝ａ・・・(5) となり、スイッチング回路６７の電源電圧ＶPX、ＶMXに
影響されない値となる。
６７の出力端Ｑからコンパレータ６５の入力端Ｐまでの
間の利得Ｇ１は、 Ｇ１＝（１／２πｆ・Ｃf）／Ｒf・・・(4) 但し、Ｃf；コンデンサ６４の容量 Ｒf；抵抗７０の抵抗値 となる。また、コンパレータ６５の入力端Ｐからスイッ
チング回路６７の出力端Ｑまでの間の利得Ｇは、前記
(1)、(2)、(3)式を参照すると、 Ｇ＝（ＶPX−ＶMX）／（ＶP3−ＶM3） ＝（ＶPX−ＶMX）／（ＶPX／ａ−ＶMX／ａ） ＝ａ・・・(5) となり、スイッチング回路６７の電源電圧ＶPX、ＶMXに
影響されない値となる。
【００３１】図８はこの発明の第６の実施形態の構成を
示すブロック図である。この図に示す実施形態が図６に
示す実施形態と異なる点は、ＰＷＭ変調回路１０ｃの構
成である。すなわち、コンパレータ６５の非反転入力端
は手動切替スイッチ７５のコモン端子に接続され、スイ
ッチ７５の第１接点がスイッチ６６のコモン端子に接続
され、スイッチ７５の第２接点が三角波生成回路７４の
出力端に接続されている。
示すブロック図である。この図に示す実施形態が図６に
示す実施形態と異なる点は、ＰＷＭ変調回路１０ｃの構
成である。すなわち、コンパレータ６５の非反転入力端
は手動切替スイッチ７５のコモン端子に接続され、スイ
ッチ７５の第１接点がスイッチ６６のコモン端子に接続
され、スイッチ７５の第２接点が三角波生成回路７４の
出力端に接続されている。
【００３２】このような構成において、手動切替スイッ
チ７５を第１接点側に投入すると、図６の回路と同一の
動作となり、ＰＷＭ変調回路１０ｃが自励型ＰＷＭ変調
回路として動作する。また、手動切替スイッチ７５を第
２接点側に投入すると、三角波生成回路７４の出力がコ
ンパレータ６５の非反転入力端へ入力され、これによ
り、ＰＷＭ変調回路１０ｃが他励型ＰＷＭ変調回路とし
て動作する。ここで、三角波生成回路７４の出力三角波
の最大値および最小値がスイッチング回路６７の電源電
圧ＶPX、ＶMXに応じて決まるようにすれば、図６の回路
と同様に、スイッチング回路６７の電源電圧ＶPX、ＶMX
の影響を受けない回路とすることができる。
チ７５を第１接点側に投入すると、図６の回路と同一の
動作となり、ＰＷＭ変調回路１０ｃが自励型ＰＷＭ変調
回路として動作する。また、手動切替スイッチ７５を第
２接点側に投入すると、三角波生成回路７４の出力がコ
ンパレータ６５の非反転入力端へ入力され、これによ
り、ＰＷＭ変調回路１０ｃが他励型ＰＷＭ変調回路とし
て動作する。ここで、三角波生成回路７４の出力三角波
の最大値および最小値がスイッチング回路６７の電源電
圧ＶPX、ＶMXに応じて決まるようにすれば、図６の回路
と同様に、スイッチング回路６７の電源電圧ＶPX、ＶMX
の影響を受けない回路とすることができる。
【００３３】図９はこの発明の第７の実施形態の構成を
示すブロック図である。この図に示す実施形態は前述し
た図１０に示す回路を改良したもので、図１０に示す回
路と異なる点は次の通りである。まず、スイッチング回
路３４の正電源電圧ＶPXが抵抗８１を介してスイッチ８
２のコモン端子に接続され、スイッチ８２の第１接点が
コンパレータ４０の非反転入力端子に、第２の接点が接
地端子に接続され、スイッチング回路３４の負電源電圧
ＶMXが抵抗８３を介してスイッチ８４のコモン端子に接
続され、スイッチ８４の第１接点がコンパレータ４０の
非反転入力端子に、第２の接点が接地端子に接続されて
いる。この場合、スイッチ８２はコンパレータ４０の出
力によって駆動され、同出力が”Ｈ”の時コモン端子と
第１接点が接続され、”Ｌ”の時コモン端子と第２接点
が接続される。また、スイッチ８４はコンパレータ４０
の出力を反転するインバータ８５の出力によって駆動さ
れ、同出力が”Ｈ”の時コモン端子と第１接点が接続さ
れ、”Ｌ”の時コモン端子と第２接点が接続される。
示すブロック図である。この図に示す実施形態は前述し
た図１０に示す回路を改良したもので、図１０に示す回
路と異なる点は次の通りである。まず、スイッチング回
路３４の正電源電圧ＶPXが抵抗８１を介してスイッチ８
２のコモン端子に接続され、スイッチ８２の第１接点が
コンパレータ４０の非反転入力端子に、第２の接点が接
地端子に接続され、スイッチング回路３４の負電源電圧
ＶMXが抵抗８３を介してスイッチ８４のコモン端子に接
続され、スイッチ８４の第１接点がコンパレータ４０の
非反転入力端子に、第２の接点が接地端子に接続されて
いる。この場合、スイッチ８２はコンパレータ４０の出
力によって駆動され、同出力が”Ｈ”の時コモン端子と
第１接点が接続され、”Ｌ”の時コモン端子と第２接点
が接続される。また、スイッチ８４はコンパレータ４０
の出力を反転するインバータ８５の出力によって駆動さ
れ、同出力が”Ｈ”の時コモン端子と第１接点が接続さ
れ、”Ｌ”の時コモン端子と第２接点が接続される。
【００３４】また、コンパレータ４０の出力がインバー
タ８６を介してトランジスタ４５，４６の各ゲートへ入
力され、また、スイッチング回路３４の出力端Ｑの信号
が抵抗８７を介して積分回路３９へ帰還されている。
タ８６を介してトランジスタ４５，４６の各ゲートへ入
力され、また、スイッチング回路３４の出力端Ｑの信号
が抵抗８７を介して積分回路３９へ帰還されている。
【００３５】上記の構成によれば、前述した図５の回路
と同様に、コンパレータ４０の入力端Ｐへ入力される積
分出力（三角波）の最大値ＶP、最小値ＶMが各々、スイ
ッチング回路３４の電源電圧ＶPX、ＶMXに比例した電圧
となる。この結果、コンパレータ４０の入力端Ｐからス
イッチング回路３４の出力端Ｑまでの間の利得は電源電
圧ＶPX、ＶMXに無関係な定数となり（前記(1)式参
照）、電源電圧ＶPX、ＶMXに基づく回路利得の変動を防
止することができる。
と同様に、コンパレータ４０の入力端Ｐへ入力される積
分出力（三角波）の最大値ＶP、最小値ＶMが各々、スイ
ッチング回路３４の電源電圧ＶPX、ＶMXに比例した電圧
となる。この結果、コンパレータ４０の入力端Ｐからス
イッチング回路３４の出力端Ｑまでの間の利得は電源電
圧ＶPX、ＶMXに無関係な定数となり（前記(1)式参
照）、電源電圧ＶPX、ＶMXに基づく回路利得の変動を防
止することができる。
【００３６】
【発明の効果】以上説明したように本発明によれば、Ｐ
ＷＭ信号の積分出力と入力信号とを比較すると共に、こ
のＰＷＭ信号が正帰還され、ヒステリシス特性を持つよ
うに構成されたコンパレータをＰＷＭ変調回路に設けた
ことにより、ＰＷＭ変調回路が位相進み回路となるの
で、このＰＷＭ変調回路と後段のＬＣフィルタ等のロー
パスフィルタの特性を合わせることにより、位相回転を
低減することができる。従って、ローパスフィルタの出
力を安定に負帰還することができ、電力増幅回路の出力
側における歪み及び出力インピーダンスを小さくするこ
とができる。
ＷＭ信号の積分出力と入力信号とを比較すると共に、こ
のＰＷＭ信号が正帰還され、ヒステリシス特性を持つよ
うに構成されたコンパレータをＰＷＭ変調回路に設けた
ことにより、ＰＷＭ変調回路が位相進み回路となるの
で、このＰＷＭ変調回路と後段のＬＣフィルタ等のロー
パスフィルタの特性を合わせることにより、位相回転を
低減することができる。従って、ローパスフィルタの出
力を安定に負帰還することができ、電力増幅回路の出力
側における歪み及び出力インピーダンスを小さくするこ
とができる。
【００３７】また、この発明によれば、前記スイッチン
グ回路の正電源電圧および負電源電圧をそれぞれ、前記
コンパレータの出力に応じて切り換えて前記コンパレー
タの入力端へ入力する電圧入力回路を設けたので、スイ
ッチング回路の電源電圧変動に基づく回路利得の変動を
押さえることができ、したがって、安定した動作を得る
ことができる。
グ回路の正電源電圧および負電源電圧をそれぞれ、前記
コンパレータの出力に応じて切り換えて前記コンパレー
タの入力端へ入力する電圧入力回路を設けたので、スイ
ッチング回路の電源電圧変動に基づく回路利得の変動を
押さえることができ、したがって、安定した動作を得る
ことができる。
【００３８】また、この発明によれば、スイッチング回
路の正電源電圧を一定の分圧比で分圧した電圧および負
電源電圧を該一定の分圧比で分圧した電圧をそれぞれ、
コンパレータの出力に応じて切り換えてコンパレータの
入力端へ入力するようにしたので、スイッチング回路の
電源電圧変動に基づく回路利得の変動を押さえることが
でき、安定した動作を得ることができる。
路の正電源電圧を一定の分圧比で分圧した電圧および負
電源電圧を該一定の分圧比で分圧した電圧をそれぞれ、
コンパレータの出力に応じて切り換えてコンパレータの
入力端へ入力するようにしたので、スイッチング回路の
電源電圧変動に基づく回路利得の変動を押さえることが
でき、安定した動作を得ることができる。
【００３９】また、この発明によれば、スイッチング回
路の正電源電圧を一定の分圧比で分圧した電圧および負
電源電圧を該一定の分圧比で分圧した電圧をそれぞれ最
大値および最小値とする三角波を出力する三角波生成回
路と、三角波生成回路の出力またはスイッチ手段の出力
を選択的にコンパレータの入力端へ供給する切替手段を
設けたので、自励型、他励型両タイプの電力増幅器とし
て動作させることができる。
路の正電源電圧を一定の分圧比で分圧した電圧および負
電源電圧を該一定の分圧比で分圧した電圧をそれぞれ最
大値および最小値とする三角波を出力する三角波生成回
路と、三角波生成回路の出力またはスイッチ手段の出力
を選択的にコンパレータの入力端へ供給する切替手段を
設けたので、自励型、他励型両タイプの電力増幅器とし
て動作させることができる。
【図１】 本発明の第１の実施の形態によるＰＷＭ変調
回路を示す構成図である。
回路を示す構成図である。
【図２】 本発明の第２の実施の形態によるＰＷＭ変調
回路を示す構成図である。
回路を示す構成図である。
【図３】 本発明の第３の実施の形態による電力増幅回
路を示す構成図である。
路を示す構成図である。
【図４】 第３の実施の形態による電力増幅回路の特性
図である。
図である。
【図５】 本発明の第４の実施の形態による電力増幅回
路を示す構成図である。
路を示す構成図である。
【図６】 本発明の第５の実施の形態による電力増幅回
路を示す構成図である。
路を示す構成図である。
【図７】 図６の電力増幅回路の動作を説明するための
波形図である。
波形図である。
【図８】 本発明の第６の実施の形態による電力増幅回
路を示す構成図である。
路を示す構成図である。
【図９】 本発明の第７の実施の形態による電力増幅回
路を示す構成図である。
路を示す構成図である。
【図１０】 従来のＰＷＭ変調回路を用いた電力増幅回
路を示す構成図である。
路を示す構成図である。
【図１１】 従来のＰＷＭ変調回路を用いた電力増幅回
路の動作を示す波形図である。
路の動作を示す波形図である。
【図１２】 従来のＰＷＭ変調回路を用いた電力増幅回
路の周波数特性図である。
路の周波数特性図である。
１０…ＰＷＭ変調回路、１１、６５…コンパレータ、１
２…抵抗、１３、６２…積分器、１５…増幅器、１６…
信号源、２０…積分器、２１…スイッチング回路、２６
…ＬＣフィルタ、２７…スピーカ、５２，５５、８１，
８３…抵抗、５３，５４、６６、８２，８４…スイッ
チ、７４…三角波生成回路。
２…抵抗、１３、６２…積分器、１５…増幅器、１６…
信号源、２０…積分器、２１…スイッチング回路、２６
…ＬＣフィルタ、２７…スピーカ、５２，５５、８１，
８３…抵抗、５３，５４、６６、８２，８４…スイッ
チ、７４…三角波生成回路。
フロントページの続き
Ｆターム(参考） 5J091 AA02 AA27 AA66 CA04 CA21
FA00 FA17 FA18 HA10 HA17
HA25 HA29 HA33 HA38 KA04
KA17 KA31 KA42 KA53 KA62
MA12 MA13 MA20 MA22 SA05
TA03 TA06
5J500 AA02 AA27 AA66 AC04 AC21
AF00 AF17 AF18 AH10 AH17
AH25 AH29 AH33 AH38 AK04
AK17 AK31 AK42 AK53 AK62
AM12 AM13 AM20 AM22 AS05
AT03 AT06
Claims (8)
- 【請求項１】 ＰＷＭ信号を積分する積分器と、 前記積分器の出力と入力信号とを比較することにより前
記ＰＷＭ信号を出力すると共に、このＰＷＭ信号が正帰
還され、ヒステリシス特性を持つように構成されたコン
パレータとを設けたことを特徴とするＰＷＭ変調回路。 - 【請求項２】 ＰＷＭ信号を積分する積分器と、 この積分器の出力と入力信号とを比較することにより前
記ＰＷＭ信号を出力すると共に、このＰＷＭ信号が正帰
還され、ヒステリシス特性を持つように構成されたコン
パレータとを有するＰＷＭ変調回路と、 前記ＰＷＭ信号が入力されるローパスフィルタと、 前記ローパスフィルタの出力を前記コンパレータに負帰
還する負帰還回路と、 を設けたことを特徴とする電力増幅回路。 - 【請求項３】 ＰＷＭ信号を積分する積分器と、 この積分器の出力と入力信号とを比較することにより前
記ＰＷＭ信号を出力すると共に、このＰＷＭ信号が正帰
還され、ヒステリシス特性を持つように構成されたコン
パレータとを有するＰＷＭ変調回路と、 前記ＰＷＭ変調回路の出力信号により駆動され、増幅さ
れたＰＷＭ信号を出力するスイッチング回路と、 前記スイッチング回路から出力されるＰＷＭ信号が入力
されるローパスフィルタと、 前記ローパスフィルタの出力を前記コンパレータに負帰
還する負帰還回路と、 を設けたことを特徴とする電力増幅回路。 - 【請求項４】 前記スイッチング回路の正電源電圧およ
び負電源電圧をそれぞれ、前記コンパレータの出力に応
じて切り換えて前記コンパレータの入力端へ入力する電
圧入力回路を設けたことを特徴とする請求項３に記載の
電力増幅回路。 - 【請求項５】 前記電圧入力回路は、前記スイッチング
回路の正電源端子および前記コンパレータの入力端間に
介挿された抵抗およびスイッチ手段による第１の直列接
続回路と、前記スイッチング回路の負電源端子および前
記コンパレータの入力端間に介挿された抵抗およびスイ
ッチ手段による第２の直列接続回路とから構成されるこ
とを特徴とする請求項４に記載の電力増幅回路。 - 【請求項６】 前記ローパスフィルタはＬＣフィルタに
よって構成され、このＬＣフィルタの出力が負荷に供給
されることを特徴とする請求項２〜請求項５のいずれか
の項に記載の電力増幅回路。 - 【請求項７】 第１の入力端に入力信号が入力され、第
２の入力端にＰＷＭ信号が帰還される増幅手段と、前記
増幅手段の出力端と前記第２の入力端との間に介挿され
たコンデンサとからなる積分器と、 この積分器の出力をスイッチ手段を介して入力される電
圧と比較するコンパレータと、 前記コンパレータの出力信号により駆動され、増幅され
たＰＷＭ信号を出力するスイッチング回路と、 前記スイッチング回路から出力されるＰＷＭ信号が入力
されるローパスフィルタと、 を具備してなり、前記スイッチ手段は、前記スイッチン
グ回路の正電源電圧を一定の分圧比で分圧した電圧およ
び負電源電圧を該一定の分圧比で分圧した電圧をそれぞ
れ、前記コンパレータの出力に応じて切り換えて前記コ
ンパレータの入力端へ入力することを特徴とする電力増
幅回路。 - 【請求項８】 前記スイッチング回路の正電源電圧を一
定の分圧比で分圧した電圧および負電源電圧を該一定の
分圧比で分圧した電圧をそれぞれ最大値および最小値と
する三角波を出力する三角波生成回路と、前記三角波生
成回路の出力または前記スイッチ手段の出力を選択的に
前記コンパレータの入力端へ供給する切替手段を設けた
ことを特徴とする請求項７に記載の電力増幅回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002182823A JP4434557B2 (ja) | 2001-07-31 | 2002-06-24 | 電力増幅回路 |
| KR1020020043324A KR100600507B1 (ko) | 2001-07-31 | 2002-07-23 | 펄스폭 변조 회로 |
| US10/207,275 US6778011B2 (en) | 2001-07-31 | 2002-07-29 | Pulse-width modulation circuit and power amplifier circuit |
| TW091117019A TWI279074B (en) | 2001-07-31 | 2002-07-30 | Pulse-width modulation circuit and power amplifier circuit |
| KR1020050025621A KR100604967B1 (ko) | 2001-07-31 | 2005-03-28 | 전력 증폭기 회로 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001232428 | 2001-07-31 | ||
| JP2001-232428 | 2001-07-31 | ||
| JP2002182823A JP4434557B2 (ja) | 2001-07-31 | 2002-06-24 | 電力増幅回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007128657A Division JP2007209038A (ja) | 2001-07-31 | 2007-05-14 | 電力増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003115730A true JP2003115730A (ja) | 2003-04-18 |
| JP4434557B2 JP4434557B2 (ja) | 2010-03-17 |
Family
ID=26619704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002182823A Expired - Fee Related JP4434557B2 (ja) | 2001-07-31 | 2002-06-24 | 電力増幅回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6778011B2 (ja) |
| JP (1) | JP4434557B2 (ja) |
| KR (2) | KR100600507B1 (ja) |
| TW (1) | TWI279074B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007174671A (ja) * | 2005-12-21 | 2007-07-05 | Internatl Rectifier Corp | 起動時クリック雑音除去を備えるｄ級増幅器 |
| JP2007259456A (ja) * | 2006-03-22 | 2007-10-04 | O2 Micro Inc | 低歪のｄ級増幅器 |
| US7295063B2 (en) | 2004-05-06 | 2007-11-13 | Nec Electronics Corporation | Class D amplifier |
| US7312657B2 (en) | 2004-04-14 | 2007-12-25 | Nec Electronics Corporation | Class D amplifier |
| US7385444B2 (en) | 2004-05-06 | 2008-06-10 | Nec Electronics Corporation | Class D amplifier |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1714507A (zh) * | 2002-11-22 | 2005-12-28 | 皇家飞利浦电子股份有限公司 | Pwm发生器 |
| EP1632023A4 (en) * | 2003-02-11 | 2008-05-07 | Bhc Consulting Pty Ltd | LOW DISTORTION CATEGORY D AMPLIFIER USING CARRIER REFERENCE SIGNAL SYMMETRY MODULATION |
| JP4461813B2 (ja) * | 2003-02-28 | 2010-05-12 | ヤマハ株式会社 | パルス幅変調増幅器 |
| US7227414B2 (en) * | 2003-06-27 | 2007-06-05 | Intel Corporation | Apparatus for receiver equalization |
| EP1657815A1 (en) | 2004-11-12 | 2006-05-17 | Dialog Semiconductor GmbH | Frequency stabilization technique for self oscillating modulator |
| DE102005045584A1 (de) * | 2005-09-23 | 2007-04-12 | Infineon Technologies Ag | Selbstoszillierender Modulator und Verfahren zum Einstellen eines selbstoszillierenden Modulators |
| US7501886B2 (en) * | 2006-12-20 | 2009-03-10 | O2Micro, Inc. | Low distortion class-D amplifier |
| TWM312857U (en) * | 2006-11-20 | 2007-05-21 | Princeton Technology Corp | Speaker system of utilizing pulse width modulation signals for saving power consumption |
| US8022756B2 (en) * | 2007-05-15 | 2011-09-20 | Qualcomm, Incorporated | Output circuits with class D amplifier |
| US8098726B2 (en) * | 2007-07-27 | 2012-01-17 | Intel Corporation | Subranging for a pulse position and pulse width modulation based transmitter |
| KR100899106B1 (ko) * | 2007-08-21 | 2009-05-27 | (주)제이디에이테크놀로지 | 직류/직류 변환장치 |
| TWI349228B (en) | 2007-10-17 | 2011-09-21 | Ind Tech Res Inst | Speed-level calculator and calculating method for dynamic voltage scaling |
| KR101568128B1 (ko) * | 2008-11-14 | 2015-11-12 | 삼성전자주식회사 | 모션 센서 기반의 ｕｉ 운용 방법 및 이를 이용한 단말기 |
| TWI385911B (zh) * | 2008-11-27 | 2013-02-11 | Inventec Corp | 風扇控制電路 |
| TWI381626B (zh) * | 2008-11-27 | 2013-01-01 | Inventec Corp | 風扇控制電路 |
| CN101939909A (zh) * | 2008-12-10 | 2011-01-05 | 罗姆股份有限公司 | D类功率放大器 |
| GB2490930A (en) * | 2011-05-19 | 2012-11-21 | Warwick Audio Technologies Ltd | A switching amplifier arrangement providing both signal drive and a high bias voltage for an electrostatic loudspeaker |
| US9071136B2 (en) | 2012-03-30 | 2015-06-30 | Qualcomm Incorporated | System and method for suppression of peaking in an external LC filter of a buck regulator |
| US9130575B2 (en) * | 2013-03-14 | 2015-09-08 | Samsung Electronics Co., Ltd. | Communication system with charge pump mechanism and method of operation thereof |
| US9143373B2 (en) * | 2013-08-30 | 2015-09-22 | Silicon Laboratories Inc. | Transport of an analog signal across an isolation barrier |
| CN104713536A (zh) * | 2013-12-13 | 2015-06-17 | 上海博泰悦臻网络技术服务有限公司 | 信号检测电路及车载设备 |
| CN106849875B (zh) * | 2015-12-07 | 2023-08-15 | 佛山市顺德区美的电热电器制造有限公司 | 自激振荡电路和具有其的电磁加热装置 |
| US10778160B2 (en) * | 2016-01-29 | 2020-09-15 | Dolby Laboratories Licensing Corporation | Class-D dynamic closed loop feedback amplifier |
| KR101888079B1 (ko) * | 2017-03-24 | 2018-08-13 | 주식회사 이오테크닉스 | 삼각파 위상 제어 회로 및 이를 포함하는 pwm 드라이버 |
| CN109861659A (zh) * | 2019-03-25 | 2019-06-07 | 深圳市菲菱科思通信技术股份有限公司 | 利用脉宽线性调速电路 |
| CN110190837B (zh) * | 2019-06-24 | 2024-03-15 | 镇江英创电力电子有限公司 | 一种隔离放大器装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121308A (en) | 1981-01-21 | 1982-07-28 | Hitachi Ltd | Power amplifier |
| DE3423032A1 (de) | 1984-06-22 | 1986-01-02 | Alfred Teves Gmbh, 6000 Frankfurt | Regeleinrichtung fuer kraftfahrzeuge |
| US5218315A (en) * | 1992-01-06 | 1993-06-08 | Infinity Systems, Inc. | Switching amplifier |
| US5767740A (en) | 1996-09-27 | 1998-06-16 | Harris Corporation | Switching amplifier closed loop dual comparator modulation technique |
| US5838193A (en) * | 1996-11-26 | 1998-11-17 | Motorola, Inc. | Time-delay compensating wideband class-s modulator and method therefor |
| KR100226227B1 (ko) * | 1997-03-18 | 1999-10-15 | 윤덕용 | 자려발진형 델타변조 d급 음향증폭기 |
| US6188187B1 (en) * | 1998-08-07 | 2001-02-13 | Nidec America Corporation | Apparatus and method of regulating the speed of a DC brushless motor |
| US6107875A (en) * | 1998-10-15 | 2000-08-22 | Intersil Corporation | Variable frequency class D modulator with built in soft clipping and frequency limiting |
| US6118336A (en) * | 1998-10-30 | 2000-09-12 | Intersil Corporation | Start-up circuit for self oscillating class D modulator |
| US6249182B1 (en) * | 1998-11-18 | 2001-06-19 | Intersil Corporation | Class D amplifier with bandwidth independent of load impedance |
| US6420930B1 (en) * | 2000-07-12 | 2002-07-16 | Monolithic Power Systems, Inc. | Class D audio amplifier |
-
2002
- 2002-06-24 JP JP2002182823A patent/JP4434557B2/ja not_active Expired - Fee Related
- 2002-07-23 KR KR1020020043324A patent/KR100600507B1/ko not_active Expired - Fee Related
- 2002-07-29 US US10/207,275 patent/US6778011B2/en not_active Expired - Fee Related
- 2002-07-30 TW TW091117019A patent/TWI279074B/zh not_active IP Right Cessation
-
2005
- 2005-03-28 KR KR1020050025621A patent/KR100604967B1/ko not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7312657B2 (en) | 2004-04-14 | 2007-12-25 | Nec Electronics Corporation | Class D amplifier |
| US7295063B2 (en) | 2004-05-06 | 2007-11-13 | Nec Electronics Corporation | Class D amplifier |
| US7385444B2 (en) | 2004-05-06 | 2008-06-10 | Nec Electronics Corporation | Class D amplifier |
| JP2007174671A (ja) * | 2005-12-21 | 2007-07-05 | Internatl Rectifier Corp | 起動時クリック雑音除去を備えるｄ級増幅器 |
| JP2007259456A (ja) * | 2006-03-22 | 2007-10-04 | O2 Micro Inc | 低歪のｄ級増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100600507B1 (ko) | 2006-07-13 |
| KR20030011615A (ko) | 2003-02-11 |
| TWI279074B (en) | 2007-04-11 |
| JP4434557B2 (ja) | 2010-03-17 |
| KR20050044876A (ko) | 2005-05-13 |
| US6778011B2 (en) | 2004-08-17 |
| KR100604967B1 (ko) | 2006-07-28 |
| US20030030486A1 (en) | 2003-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003115730A (ja) | Ｐｗｍ変調回路及び電力増幅回路 | |
| US7142050B2 (en) | Recovery from clipping events in a class D amplifier | |
| US7446603B2 (en) | Differential input Class D amplifier | |
| US7378904B2 (en) | Soft transitions between muted and unmuted states in class D audio amplifiers | |
| US6734723B2 (en) | Chopper chopper-stabilized operational amplifiers and methods | |
| JP4710298B2 (ja) | Ｄ級増幅器 | |
| US9019012B2 (en) | Amplifier circuit with offset control | |
| US7884670B2 (en) | Class D amplifier | |
| JPH0728181B2 (ja) | パルス幅変調増幅回路 | |
| JP3369503B2 (ja) | ディジタルスイッチングアンプ | |
| GB2610917A (en) | Chopped triangular wave PWM quantizer and PWM modulator having quantizer with controllable analog gain and calibratable for multi-non-ideal gain-affecting | |
| US6307431B1 (en) | PWM bridge amplifier with input network configurable for analog or digital input not needing a triangular wave generator | |
| TWM365017U (en) | D-class amplifier | |
| US8816763B2 (en) | Integrator input error correction circuit and circuit method | |
| EP3223427A1 (en) | Btl output self-oscillating class d amplifier | |
| KR100972155B1 (ko) | 2중 부궤환 ｄ급 증폭기 | |
| US7633339B2 (en) | Differential amplifier | |
| JP2007209038A (ja) | 電力増幅回路 | |
| US7868693B2 (en) | Class-D amplifier | |
| US6750705B2 (en) | Class D amplifier energy control | |
| JPH0335846B2 (ja) | ||
| US20240243704A1 (en) | Self-Oscillating Class D Audio Amplifier With Voltage Limiting Circuit | |
| JP2003152463A (ja) | 他励式パルス幅変調型ｄ級電力増幅器 | |
| KR20050048425A (ko) | 리플궤환 필터를 이용한 아날로그/디지털 혼합형 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070514 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070627 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070824 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |