JP2003110100A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】シリコン基板との界面特性を良好に保つための
界面バッファ層の実質的な存在を維持しつつ、その物理
膜厚を制御性良く低減させ、ＳｉＯ₂換算１５オングス
トローム以下の絶縁膜を有するシリコンＬＳＩデバイス
の製造方法を提供することにある。 【解決手段】本発明は、シリコン基板上に、シリコンと
酸素を必須成分とする絶縁膜を形成する工程と、前記絶
縁膜上に酸素が化学量論組成よりも不足した組成を持つ
金属酸化物を形成する工程と、前記金属酸化物上に導電
性膜を形成する工程と、この積層構造を熱処理する工程
とを備える半導体装置の製造方法である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特にＭＩＳ電界効果トランジスタを備える
半導体装置の製造方法に関する。

【０００２】

【従来の技術】サブ０．１ｕｍ世代のＣＭＯＳ（Ｃｏｍ
ｐｌｅｍｅｎｔａｌｙ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ）デバイスのゲート絶縁膜はＳ
ｉＯ₂換算１．５ｎｍ以下の性能が要求されている。厚
さ１．５ｎｍのＳｉＯ₂は絶縁性が悪く、リーク電流に
よる消費電力増加よりも高速性を重視するＬｏｇｉｃデ
バイスにおいてすら実用できない。また、より多くの需
要が確実視される個人用携帯電子機器のためのＬＳＩデ
バイスに求められる最大の要求は低消費電力性であり、
そのリーク電流密度がデバイス全体の消費電力に対し大
きな部分を占めるゲート絶縁膜に対しては、従来のＳｉ
Ｏ₂よりも各段にリーク電流の低い新規材料の導入が必
須とされている。

【０００３】ＳｉＯ₂換算１．５ｎｍ以下の絶縁膜容量
を実現しかつ低リーク特性を得るためには、ＳｉＯ₂よ
りも比誘電率の高い材料（Ｈｉｇｈ−Ｋ材料）を利用
し、物理膜厚を大きくすることが有効である。例えば、
ＳｉＯ₂の１０倍の比誘電率を持つ材料を使用すれば、
ＳｉＯ２換算１．５ｎｍの性能を得るための物理膜厚は
１５ｎｍに設定でき、直接トンネル電流による膜の絶縁
性破綻を回避することが出来る。

【０００４】ＳｉＯ₂よりも高い比誘電率を示すＨｉｇ
ｈ−Ｋ材料は数多いが、１０００℃近いプロセス温度に
耐えなければならないという制約から、現実のＬＳＩプ
ロセスに適用出来るＨｉｇｈ−Ｋ材料は限られている。
その中で、チタン、ジルコニウム、ハフニウムの金属酸
化物は耐熱性において他材料に比べて優れた性質を有し
ていて、ＬＳＩへの適用が有望視されている。しかし、
これらの金属酸化物をＬＳＩのゲート絶縁膜に用いるこ
とにはいくつかの原理的な困難さが伴う。なかでも最大
の問題と認識されているのは、これら金属酸化物とシリ
コン基板の界面の電気的特性の悪さについてである。こ
の問題を回避する為に、シリコン基板との界面の電気的
特性に優れたＳｉＯ₂、ＳｉＯＮなどの材料を界面に挿
入し、界面特性を向上させる方法が提案されている。

【０００５】しかし、この方法には大きな問題点があ
る。それは、界面特性を向上させるために挿入するＳｉ
Ｏ₂など（以下、界面バッファ層と記載）の絶縁膜の比
誘電率が低いため、金属酸化物との積層全体でのＳｉＯ
₂換算膜厚を下げられなくなることである。現状、最も
制御された手法でシリコン基板上に再現性良く形成でき
る最も薄いＳｉＯ₂膜の厚さは８オングストローム程度
である。この事実に基づけば、原理的に、金属酸化物と
ＳｉＯ₂の積層ではＳｉＯ₂換算８オングストローム以下
の絶縁膜は実現できなくなる。さらには、金属酸化物の
成膜、後熱処理などの製造工程において界面バッファ層
がほぼ例外無く成長するという事実があり、実質、金属
酸化物とＳｉＯ₂の積層構造でＳｉＯ₂換算１５オングス
トローム以下の絶縁膜を実現するのは困難と推測され
る。

【０００６】また、金属酸化物と界面バッファ層は異種
物質であり、両者の界面には原理的に多くの格子欠陥が
導入されると考えられる。このことは、ゲート絶縁膜の
電気的性質を劣化させる致命的悪要因である。

【０００７】

【発明が解決しようとする課題】上述のように、Ｈｉｇ
ｈ−Ｋ材料（特に金属酸化物）をＳｉＯ₂、ＳｉＯＮな
どの界面バッファ層と積層してゲート絶縁膜となす製造
方法では、原理的側面、製造法的側面から考慮してＳｉ
Ｏ₂換算１５オングストローム以下の絶縁膜を形成する
ことは困難であり、かつ良好な電気的特性を保持するこ
とが困難であった。

【０００８】本発明は上述の問題点を考慮してなされた
もので、その目的は、シリコン基板との界面特性を良好
に保つための界面バッファ層の実質的な存在を維持しつ
つ、その物理膜厚を制御性良く低減させ、ＳｉＯ₂換算
１５オングストローム以下の絶縁膜を有するシリコンＬ
ＳＩデバイスの製造方法を提供することにある。

【０００９】

【課題を解決するための手段】上記課題を解決する為
に、本発明は、シリコン基板上に、シリコンと酸素を少
なくとも含む絶縁膜を形成する工程と、前記絶縁膜上に
酸素が化学量論組成よりも不足した組成を持つ金属酸化
物を形成する工程と、前記金属酸化物上に導電性膜を形
成する工程と、この積層構造を熱処理する工程とを備え
る半導体装置の製造方法である。

【００１０】前記金属酸化物を構成する金属は、チタ
ン、ジルコニウム、ハフニウムのいずれかの元素、又は
チタン、ジルコニウム、ハフニウムのいずれかの元素及
びシリコンを含むことが望ましい。

【００１１】本発明の特徴を説明するための概略図を図
１に示す。本発明の最大の特徴は、図１に示すように、
シリコン基板上にＳｉＯ₂などの絶縁膜を界面バッファ
層として形成する工程と、前記界面バッファ層の上部
に、化学量論組成よりも酸素が不足した組成の金属酸化
物を形成する工程と、さらにその上部を導電性膜、たと
えばゲート電極で覆った後に熱処理工程を加える工程を
行うという製造方法の手順にある。このような製造方法
により、あらかじめ厚めに成膜した界面バッファ層の上
部一部分が解離され、そこで発生した酸素が酸素不足の
金属酸化物に吸収されて金属酸化物を化学量論組成に引
き戻す一方、界面バッファ層の物理膜厚は低減する。本
発明による界面バッファ層の低減幅は、金属酸化物の物
理膜厚と酸素不足の程度、すなわち金属酸化物部分の酸
素吸収能力によって自在に制御できる。本発明の特徴の
１つは、従来の方法が出来るだけ薄い物理膜厚を持つ界
面バッファ層を形成しこの上に出来るだけ静的に金属酸
化物を積層していったのに対し、本発明では界面バッフ
ァ層をあらかじめ厚めに成膜し、その一部を金属酸化物
に積極的に取り込むことで物理膜厚を低減するという点
に発想の転換がある。

【００１２】従来方法の特徴を説明するための概略図を
図２、図３に示す。従来の方法では、現状の水準で最も
薄い８オングストロームのＳｉＯ₂を形成したとして
も、図２に模式的に示したように金属酸化物の堆積時に
界面バッファ層が成長するケースがほとんどであり、こ
の事実を鑑みれば、将来的に８オングストロームよりも
さらに薄いＳｉＯ₂膜が再現性良くできたとしても、従
来法によれば金属酸化物の成膜時点で界面バッファ層が
実用できない水準まで厚膜化する。

【００１３】また、本発明の特徴の２つめは、界面バッ
ファ層／金属酸化物積層をゲート絶縁膜を被覆した後に
熱処理することにある。その理由は以下の通りである。
従来の方法では出来るだけ薄い界面バッファ層を形成し
た後に出来るだけ静的な手法で金属酸化物を積層したの
ちに、膜中欠陥を回復するためのアニールが必須であっ
た。このアニールは窒素雰囲気中で行われることが一般
的だが、図３に模式的に示したように、窒素雰囲気中に
不純物として含まれる極わずかの酸素原子がシリコン基
板に到達し界面バッファ層を成長させるという事実が確
認されている。これにより、この積層構造のＳｉＯ₂換
算膜厚は著しく劣化してしまう。これに対し、本発明で
は金属酸化物上部に例えばポリシリコンなどの導電性
膜、プロセスの簡単化の観点から望ましくはゲート電極
材料を被覆した後にアニールを行うことが特徴である。
導電性膜は窒素雰囲気中の不純物酸素を効果的にブロッ
クし界面バッファ層の成長を完全に抑える。ある見方を
すれば、バッファ層／酸素不足金属酸化物積層にゲート
電極で「ふた」をして熱処理することにより、この積層
構造内部での酸素の再分布を利用するともいえる。従来
の方法で行われる膜中欠陥回復は、本発明では界面バッ
ファ層を構成していた酸素の再分布によって行われる。

【００１４】さらに本発明においては、上で述べた事柄
に加え、付随的な利点が生じることが原理的に予測でき
る。

【００１５】原理的に予測される第一の利点として、界
面バッファ層とシリコン基板との界面特性が、従来法よ
りも良くなる可能性が高いことが挙げられる。従来法で
行われているＳｉＯ₂の薄膜化は、例えば急速熱酸化に
よるＳｉＯ₂極薄膜化、あるいは化学溶液処理による表
面酸化膜形成などの技術により行われている。これらの
手法で物理膜厚１０オングストロームを切るＳｉＯ₂が
実現出来ることは間違い無いが、一方で、このような薄
いＳｉＯ₂膜の素性というのは、本当に良くわかってい
ない。ＳｉＯ₂とＳｉの界面特性が良好であるという定
説は、熱平衡状態でゆっくりと熱酸化して形成された既
存のＳｉＯ₂膜についてのものであり、前記の特異的な
手法で形成したＳｉＯ₂膜について必ずしも成り立つも
のではない。一方、本発明では通常の熱酸化ＳｉＯ₂、
あるいは素性の知れたＳｉＯＮ膜などを従来の技術で制
御できる範囲で成膜したのちに金属酸化物との界面付近
の一部を消費して薄膜化するので、シリコン基板との界
面特性に関しては従来の良質さが間違い無く保たれる。
以上説明した内容を模式的に示したのが図４である。

【００１６】本発明の第二の付随的利点として、金属酸
化物と界面バッファ層の界面が構造的に安定化すること
が挙げられる。ここまでの説明では、金属酸化物との界
面で、界面バッファ層の一部が解離されると述べてき
た。この際生じる酸素については金属酸化物に吸い込ま
れるとして、酸素に加えてシリコン原子も生成されるこ
とをわすれてはならない。この生成されたシリコン原子
はその濃度勾配が駆動力となリ金属酸化物側に拡散する
ことが予測される。酸素原子はその拡散常数が大きいた
めに金属酸化物全体に行き渡るが、シリコン原子はその
原子半径が比較的大きいために自由に拡散できず金属酸
化物の下部（界面バッファ層側）に局在分布する。本発
明で規定した製造方法の条件においては金属酸化物中の
シリコン原子は酸素と結合し酸化状態を示すことが予測
される。添加されたシリコン原子は金属酸化物の比誘電
率を若干低下させるものの、その分布が局在しているこ
とと拡散量自体が金属酸化物全体の体積に比較して微量
であるために、積層絶縁膜全体のＳｉＯ₂換算膜厚への
影響はほとんど考慮しなくて良い。むしろ、金属酸化物
と界面バッファ層の界面に、金属酸化物とシリコン酸化
物が混ざったような領域が存在することは、界面原子構
造の急峻性を緩和して欠陥密度を低減させる効果があ
る。以上説明した事柄を模式的に図５に示す。引き続
き、本発明の実現性を説明する。図６，７は、本発明の
手法において界面バッファ層の物理膜厚を低減出来るこ
とを実証した断面ＴＥＭ写真である。

【００１７】図６は従来法における、ジルコニウム酸化
物を堆積後に６００℃６０分間酸素熱処理を行い充分に
化学量論組成に到達させた後にポリシリコンを堆積した
試料を１０００℃アニールした時の界面構造の変化を示
す断面ＴＥＭ写真である。この場合には、１０００℃ア
ニールをしても界面バッファ層の物理膜厚は低減しな
い。これに対し図７は本発明の手順により、シリコン基
板上に界面バッファ層（この場合はＳｉＯＮ）を堆積、
その上部に酸素不足組成のジルコニウム酸化物を堆積
し、ゲート電極としてポリシリコンを堆積した後に、１
０００℃で熱処理した時の界面構造の変化である。本発
明の概念の適用により、１０００℃アニールによって界
面ＳｉＯＮ膜の物理膜厚を１５オングストロームから１
０オングストロームに低減することに成功した。図６と
図７の違いはジルコニウム酸化物の初期状態として酸素
の吸い込みの余地を設けているかいないかであり、この
初期条件設定の違いにより酸素の再分布がおきるか起き
ないかの違いである。

【００１８】図８は本発明により製作したポリシリコン
ゲート／ジルコニウム酸化物／ＳｉＯＮ／Ｓｉ構造の容
量−電圧特性である。図９は参照のために示した、従来
の方法による金ゲート／ジルコニウム酸化物／ＳｉＯＮ
／Ｓｉ構造の容量−電圧特性である。まず図９の従来法
の結果を説明すると、この構造においては、ジルコニウ
ム酸化物とＳｉＯＮ界面の格子欠陥に起因して、大きな
ヒステリシス特性が発生しており、さらにＣ−Ｖ曲線の
形から界面準位密度の多さがうかがわれる。これに対し
本発明の方法によれば、図８に示したようにヒステリシ
ス特性は完全に消失し、さらにＣ−Ｖ曲線の形から界面
準位密度は実用的な水準に到達していることがわかる。
これは、本発明の製造方法によって得られた積層絶縁膜
構造が格子欠陥をほとんど含まない理想的な構造となっ
ていることを示唆している。

【００１９】また、本発明では、金属酸化物を構成する
金属元素を、チタン、ジルコニウム、ハフニウム、さら
にはそれらの金属元素に加えてシリコンが含まれる場合
が望ましい。その根拠はこれらの元素が熱的に安定で本
発明で提案した製造方法に最も適している為である。

【００２０】以上のように、本発明の金属酸化物／界面
バッファ層積層ゲート絶縁膜の製造方法によれば、従来
よりも薄いＳｉＯ₂換算膜厚を有する積層絶縁膜を制御
性良く製造することが可能となる。さらに付随的に金属
酸化物／界面バッファ層界面の構造安定化、界面バッフ
ァ層／シリコン基板界面の電気的特性向上などの利点が
生まれる。これは本発明で提案した積層絶縁膜構造の製
造方法によってのみ得られるものである。

【００２１】

【発明の実施の形態】以下、図面を参照しつつ、本発明
を用いたＭＩＳＦＥＴ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏ
ｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆ
ｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）およびその製造方法を
説明する。

【００２２】図１０は、本実施例のＭＩＳＦＥＴの断面
構造である。

【００２３】図示するように、シリコン基板１上には、
ゲート電極８／金属酸化膜７／界面バッファ層６の積層
からなるＭＩＳ構造が形成されていて、ゲート電極８は
ゲート側壁９に取り囲まれている。シリコン基板１中に
は高濃度に不純物を拡散した深い拡散領域３および浅い
拡散領域４とサリサイド５とが、ＭＩＳ構造に自己整合
的に形成されている。

【００２４】次に、図１１〜１４を参照して本実施例に
かかるＭＩＳＦＥＴの製造方法を説明する。

【００２５】通常の工程により素子分離２を施したシリ
コン基板１を準備する。次に、このシリコン基板表面の
自然酸化膜を希ＨＦ溶液処理により剥離し、シリコン表
面を水素終端する。引き続きシリコン表面にシリコン基
板との界面特性の良い絶縁膜を界面バッファ層（初期状
態）１０として形成する。ここでは一例としてＳｉＯＮ
膜を、ＮＯ雰囲気、８５０℃の熱処理により厚さ約１．
５ｎｍ成膜した。本発明においては界面バッファ層の材
料としてはシリコンと酸素を必須成分として含む化合物
でありＳｉＯ₂あるいはＳｉＯＮが挙げられる。特に酸
素を必須成分として含むＳｉＯ₂あるいはＳｉＯＮが望
ましい。界面バッファ層には、シリコンと酸素以外にも
窒素添加することが望ましく、その場合、窒素濃度の望
ましい範囲は１５原子％以下が望ましい。この範囲であ
ると、比誘電率向上、不純物拡散抑制などの効果が生
じ、Ｓｉ基板との界面に格子欠陥が発生し電気的特性が
劣化することもない。

【００２６】界面バッファ層の成膜方法としては、公知
の方法を用いれば良く、熱酸化、熱酸窒化、プラズマ酸
化、プラズマ酸窒化、熱酸化プラスプラズマ窒化等を用
いることが出来る。またＳｉＯ₂やＳｉＯＮにチタン、
ジルコニウム、ハフニウムなどの金属元素が混入しても
構わない。金属元素の濃度は１０原子％以下が望まし
く、それはこれ以上の濃度になると界面特性の著しい劣
化が起きるためである。この状態での素子の断面構造を
図１１に示す。界面バッファ層（初期状態）の厚さは、
３オングストローム以上１５オングストーム以下の範囲
内であることが望ましい。このように界面バッファ層
（初期状態）の物理膜厚範囲を限定する理由は、後述す
るように、界面バッファ層（終状態）の最小物理膜厚を
３オングストローム、最大物理膜厚を１５オングストロ
ームとするためである。

【００２７】この後、酸素不足組成の金属酸化膜１１を
界面バッファ層１０上に堆積する。その方法は多様であ
りこれが本発明の適用できる範囲を限定するものではな
い、ここでは一例として、ジルコニウム酸化物ターゲッ
トを用い、アルゴン雰囲気プラズマを利用したＲＦスパ
ッタリング法により、厚さ３ｎｍのＺｒＯｘ（Ｘ＜２）
を堆積した（図１２）。この例においては、スパッタリ
ング時のプラズマ雰囲気に酸素が欠乏していることが膜
からの酸素脱離を引き起こして酸素不足の金属酸化物が
形成される。他にも、例えばジルコニウム金属を堆積し
た後に５００℃以下の低温で乾燥酸化を行う方法などが
考えられる。このような実験条件ではジルコニウムは完
全に化学量論組成にならず酸素不足の組成をとることが
わかっている。

【００２８】化学量論組成よりも酸素が不足した組成の
金属酸化膜としては、チタン、ジルコニウム、ハフニウ
ムのいずれかの元素の酸化物、又はチタン、ジルコニウ
ム、ハフニウムのいずれかの元素とシリコンを含む酸化
物、すなわちチタン、ジルコニウム、ハフニウムのいず
れかの元素のシリケートが挙げられる。いずれの化合物
も、酸素は化学量論組成から、不足酸素のパーセンテー
ジをｘとして、０＜ｘ＜＝４０原子％以下の範囲で不足
していることが望ましい。０＜ｘとする理由は、金属酸
化物がわずかでも酸素不足になっていれば本発明で説明
した界面膜厚の低減、界面欠陥の低減などの作用が得ら
れるためであり、一方酸素不足の度合いを４０原子％以
下であると、安定な構造を保ち、酸素を下の界面膜から
より良く吸収するからである。

【００２９】引き続き、導電性膜としてゲート電極８を
堆積し、図１３の構造を得た。本発明において、導電性
膜としては、ゲート電極材料が挙げられ、例えばポリシ
リコン、チタン、タンタル、タングステン、モリブデン
などの高融点金属材料やこれらの窒化物などを用いるこ
とができ、その堆積方法としては既存の方法を用いれば
良い。導電性膜の厚さとしては、１０ｎｍ以上２００ｎ
ｍ未満であることが望ましい。１０ｎｍ以上と規定した
理由は、これ以上の厚さがあれば導電性材料の種類によ
らず熱処理雰囲気からの酸素拡散を十分抑制出来るため
である。一方２００ｎｍ以下としたのは、既存のＬＳＩ
における標準的なゲート電極材料の厚さがこれを超えな
いためであり、ＬＳＩの構造的特徴から来るものであ
る。

【００３０】さらに、図１３の構造を熱処理し、図１４
の構造を得る。ここでは一例としてゲート電極にポリシ
リコンを用い、熱処理条件は、昇温速度１００℃／ｓｅ
ｃ、１０００℃、窒素雰囲気で２０秒間行った。この熱
処理により、界面バッファ層（初期状態）１０の上部が
還元され、生成された酸素が酸素不足組成金属酸化膜１
１に補填され、金属酸化膜７と界面バッファ層（終状
態）６の積層構造が形成される。界面バッファ層（終状
態）６は部分的な還元作用を受けて、初期状態よりもそ
の物理膜厚が減少する。本発明において、熱処理条件は
８００℃以上から１０５０℃以下、加熱時間は５秒以上
３０秒以下の範囲であることが素子特性望ましい。

【００３１】これに引き続いてゲート電極の加工、浅い
拡散領域４の形成、ゲート側壁９の形成、深い拡散領域
４の形成、サリサイド５の形成を公知の方法によって行
うことにより、図１０の構造を得る。熱処理後のゲート
絶縁膜は、界面バッファ層が０．３ｎｍ以上１．５ｎｍ
以下、金属酸化物層が１．５ｎｍ以上３ｎｍ以下の範囲
にある積層構造となっていることにより、ＳｉＯ₂換算
膜厚が低く抑えられることになる。

【００３２】

【発明の効果】以上詳述したように本発明によれば、シ
リコン基板との界面特性を良好に保つための界面バッフ
ァ層の実質的な存在を維持しつつ、その物理膜厚を制御
性良く低減させ、ＳｉＯ₂換算１５オングストローム以
下の絶縁膜を有するシリコンＬＳＩデバイスを得ること
が可能となる。

【図面の簡単な説明】

【図１】 本発明のゲート絶縁膜の製造方法の特徴を説
明する概略図。

【図２】 従来法における問題点を示す概略図。

【図３】 従来法における問題点を示す概略図。

【図４】 本発明の従来法に対する改善点を示す概略
図。

【図５】 本発明の従来法に対する改善点を示す概略
図。

【図６】 従来法における熱処理時の界面バッファ層の
変化を示す断面ＴＥＭ写真。

【図７】 本発明における熱処理時の界面バッファ層の
変化を示す断面ＴＥＭ写真。

【図８】 本発明における電気的特性の改善を示す容量
−電圧特性を示す特性図。

【図９】 従来法における電気的特性の劣化を示す容量
−電圧特性を示す特性図。

【図１０】 本発明におけるＭＩＳＦＥＴの一例を示す
断面図。

【図１１】 本発明におけるＭＩＳＦＥＴの製造工程の
一例を示す断面図。

【図１２】 本発明におけるＭＩＳＦＥＴの製造工程の
一例を示す断面図。

【図１３】 本発明におけるＭＩＳＦＥＴの製造工程の
一例を示す断面図。

【図１４】 本発明におけるＭＩＳＦＥＴの製造工程の
一例を示す断面図。

【符号の説明】

１・・・シリコン基板 ２・・・素子分離領域 ３・・・深い拡散層 ４・・・浅い拡散層 ５・・・サリサイド ６・・・界面バッファ層（終状態） ７・・・金属酸化膜 ８・・・ゲート電極 ９・・・ゲート側壁 １０・・・界面バッファ層（初期状態） １１・・・酸素不足組成金属窒化物

フロントページの続き Ｆターム(参考） 5F058 BA01 BA11 BD02 BD04 BD05 BD15 BD18 BE03 BF12 BF62 BH04 BJ10 5F140 AA00 BA01 BD01 BD04 BD05 BD09 BD11 BD17 BE03 BE06 BE07 BE08 BE09 BE16 BE17 BF04 BF07 BF10 BF11 BF18 BG08 BG27 BG34 BH15 BJ01 BJ08 BK02 BK34 CB01 CF04

Claims (2)

【特許請求の範囲】
1. 【請求項１】シリコン基板上に、シリコンと酸素を少な
   くとも含む絶縁膜を形成する工程と、 前記絶縁膜上に酸素が化学量論組成よりも不足した組成
   を持つ金属酸化物を形成する工程と、 前記金属酸化物上に導電性膜を形成する工程と、 この積層構造を熱処理する工程とを備える半導体装置の
   製造方法。
2. 【請求項２】前記金属酸化物を構成する金属は、チタ
   ン、ジルコニウム、ハフニウムのいずれかの元素、又は
   チタン、ジルコニウム、ハフニウムのいずれかの元素及
   びシリコンを含むことを特徴とする請求項１に記載の半
   導体装置の製造方法。