JP2003100099A - 半導体回路システム - Google Patents

Abstract

(57)【要約】 【課題】 ワンチップマイコンの長寿命化と低コスト化
を可能にする半導体回路システムを提供する。 【解決手段】 ワンチップマイコンに内蔵されて電源制
御回路により制御された動作電源により記憶されたデー
タが読出されると共に不良要因としてのデータリテンシ
ョンの可能性を有する不揮発性メモリと、前記データリ
テンションに起因する前記不揮発性メモリの読出し不良
を検出する不良検出手段と、前記読出し不良が検出され
たときに、劣化した読出し電位を正常のデータに補正す
るための補正データを生成する補正手段と、前記補正デ
ータに基づいて前記動作電源の電位レベルを変更する電
位変更手段と、を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性メモリを
内蔵するワンチップ（one chip ）マイクロコンピュー
タ（以下、マイコンという。）等の半導体回路システム
に係り、特に不揮発性メモリのデータリテンションに起
因する読出し不良対策を施した半導体回路システムに関
するものである。

【０００２】

【従来の技術】ワンチップ・マイコンは、少なくともマ
イクロプロセッサや中央処理装置（以下、ＣＰＵ―Cent
ral Processing Unit―と略記する。）等の演算処理手
段と、不揮発性メモリと、を少なくとも備えている。不
揮発性メモリは電源の供給が遮断されても記憶内容が失
われることがなく、電源再投入後に読出し電位を加える
ことにより記憶内容を読み出すことができるメモリであ
るが、読出しの繰り返しによってストレスを受けると、
ビット線電位が特性劣化を起こし、正常な電位を保てな
くなる場合がある。このような状態をリテンション（re
tention ―滞留・鬱滞―）といい、データの読出し動作
が滞ってしまいデータを読出すことができなくなってし
まうことをいう。

【０００３】例えば、ワンチップ・マイコン等を含む従
来の半導体回路システムについて、図７を用いて説明す
る。図７において半導体回路システム７０は、誤り訂正
符号（以下、ＥＣＣ―Error Correct Code―と略記す
る。）回路７２を含むフラッシュＥＥＰＲＯＭ（Electr
icaly Erasable and Programmable Read Only Memory）
セル７５と、システム７０内のデータを送信するための
データバス７３と、マイコン制御用信号を送信するため
の制御バス７４と、ＥＣＣ回路７２から出力されるＥＣ
Ｃとメモリセル７５から読み出したセルデータとを比較
する比較回路７６と、比較回路７６の比較結果が一致し
なかった場合に補正データをデータバス７３に出力する
補正回路７７と、電源端子７９を介して入力された電源
電位を所定の読出し電位に調整する電位固定のためのレ
ギュレータ７８とを備えている。

【０００４】比較回路７６と補正回路７７との動作につ
いて説明すると、ＥＣＣ回路７２から出力されたＥＣＣ
とセル７５から読み出されたセルデータとが一致してい
る場合には上述のように比較回路７６がセル７５から読
み出したセルデータをそのままデータバス７３に出力
し、ＥＣＣとセルデータとが一致していない場合には比
較回路７６からデータバス７３への出力を停止して補正
回路７７から補正データをデータバス７３に出力する。

【０００５】上述した従来の半導体回路システムにおい
ては、メモリセル７５に格納されたデータを読み出す際
にデータリテンションが発生すると、メモリ内の特定セ
ルのビット線電位が変動してしまうために、データを読
み出す際に、チップ内部のスレッショルド電位（「０」
か「１」かの判定レベル）とビット線電位との間にずれ
が生じてしまう。ＥＣＣ回路７２より出力されるＥＣＣ
は特定のセルの本来の読出しレベルを含んでいるので、
比較回路７６により比較した結果、このＥＣＣとセルデ
ータとの間に不一致がある場合には補正回路７７により
誤っているビットを反転させて正しいビットに補正し、
その補正データを正しいセルデータとしてデータバス７
３に出力している。

【０００６】比較回路７６の比較動作と補正回路７７の
補正動作とは、以上のようになっているので、読み出し
たセルデータ中に誤りが１ビットについてのみ含まれて
いる場合にはその誤っているビットを補正して出力する
ことによりセルデータの補正が可能である。ところが、
その特定のセルから読み出したセルデータの中に２ビッ
ト目の誤りが含まれているときには、最初のビットを補
正して出力してしまうと２ビット目の誤りについては補
正することができず、その時点からデータ全体を正確に
読み出すことができなくなってしまう。したがって、特
定のセルに関して読み出されたデータの中に２つのビッ
トの誤りが発生すると、その時点でデータの正確な読出
しが不可能のため製品の寿命がきてしまうことになって
いる。

【０００７】また、ワンチップマイコンを製造して出荷
する際には製品のテストが行なわれているが、このテス
ト工程内では、データリテンションを初期不良として選
別している。このような初期不良の選別テストを１つ１
つの製品について行なうことにより、テストコストを増
大させることになり、データリテンションがこのコスト
増大の要因にもなっている。

【０００８】

【発明が解決しようとする課題】上述したように、従来
の半導体回路システムによれば、データリテンションが
生じた場合の補正が１ビットについてのみしか行なうこ
とができず、同一のセルに関して２ビット目の誤りが発
生したときには補正することができなくなってしまうと
いう問題があった。このため、特定のセルに関してデー
タリテンションに起因する２ビット目の誤りが生じた時
点でＥＣＣを用いた補正ができなくなってしまい、ワン
チップマイコンの寿命が尽きてしまうという問題があっ
た。

【０００９】また、ワンチップマイコンを出荷する際の
製品テストにより、１つ１つのチップをテストしてその
中から初期不良を有するチップを選別して出荷品から除
外しているが、このようなテスト工程を出荷前に設ける
ことはテストコストを増大させて製品の販売コストにも
跳ね返ってくることになり、ワンチップマイコンの高コ
スト化を招いてしまうという問題もあった。

【００１０】本発明は上記問題を解決するためになされ
たものであり、ワンチップマイコンの長寿命化と低コス
ト化を可能にする半導体回路システムを提供することを
目的としている。

【００１１】

【課題を解決するための手段】上記目的を達成するた
め、本発明の基本構成に係る半導体回路システムは、ワ
ンチップマイコンに内蔵されて電源制御回路により制御
された動作電源により記憶されたデータが読出されると
共に不良要因としてのデータリテンションの可能性を有
する不揮発性メモリと、前記データリテンションに起因
する前記不揮発性メモリの読出し不良を検出する不良検
出手段と、前記読出し不良が検出されたときに、劣化し
た読出し電位を正常のデータに補正するための補正デー
タを生成する補正手段と、前記補正データに基づいて前
記動作電源の電位レベルを変更する電位変更手段と、を
備えることを特徴としている。

【００１２】上述した基本構成に係る半導体回路システ
ムは、不揮発性メモリにけるデータリテンションに起因
するデータ読出しエラーに対して、例えばレギュレータ
等の電源制御回路の電位を変動させてスレッショルドレ
ベルを調整することにより、または、リテンションが発
生したデータを上書きすることにより、読出しエラーの
発生を回避する。これにより、データリテンションに起
因する読出しエラーの発生を防止することができ、その
結果として半導体回路システムを搭載したワンチップマ
イコン等のを製品の寿命を延ばすことができる。

【００１３】

【発明の実施の形態】以下、添付図面を参照しながら、
本発明に係る半導体回路システムの実施形態について詳
細に説明する。図１は、この発明に基本構成に相当する
第１実施形態に係る半導体回路システムの概略構成を示
すブロック図である。

【００１４】図１に示すように、本発明の第１実施形態
に係る半導体回路システムは、ワンチップマイコン１と
して構成されており、このワンチップマイコン１は少な
くともマイクロプロセッサユニット（以下、ＭＰＵ―Mi
cro Processor Unit―と表記する。）２と、マイコン１
の内部におけるデータの送受を仲介するデータバス３
と、マイコン１内の制御信号の送受を仲介する制御バス
４と、不良要因としてのデータリテンションの可能性を
有する不揮発性メモリ５とを備えている。

【００１５】ワンチップマイコン１に内蔵された不揮発
性メモリ５は、電源制御回路により制御された動作電源
が加えられると、その中に記憶されたデータが読出され
るものである。ワンチップマイコン１はさらに、前記デ
ータリテンションに起因する前記不揮発性メモリ５の読
出し不良を検出する不良検出手段６と、前記読出し不良
が検出されたときに、劣化した読出し電位を正常のデー
タに補正するための補正データを生成する補正手段１０
と、前記補正データに基づいて前記動作電源の電位レベ
ルを変更する電位変更手段２０と、を備えている。符号
８は、ワンチップマイコン１に動作電源を供給するため
の電源端子である。

【００１６】図示説明はなされていないが、この第１実
施形態においては電位変更手段２０の内部に電源制御回
路としてのレギュレータが設けられており、通常の電源
制御動作も電位変更手段２０の内部で処理されている。
この第１実施形態が、本発明の最も基本的かつ概念的な
実施形態であり、以下に説明される第２ないし第６実施
形態の総括的な概念を含んでいる。したがって、図１に
用いた参照符号を図２ないし図６に付した場合には、各
図における同一符号は各実施形態において同一の機能構
成を司っているものとする。

【００１７】この第１実施形態に係る半導体回路システ
ムによれば、電源端子８を介して供給され、電位変更手
段２０の内部に設けられた電源制御回路としてのレギュ
レータが制御された動作電源を不揮発性メモリ５に加え
て、不揮発性メモリ５に記憶されているデータを不良検
出手段６へ読み出し、ここでエラー修正符号（ＥＣＣ）
とセルデータとを比較して、両者が一致している場合に
は、補正手段７への出力をオフにすると共に読み出した
データをデータバス３へ出力する。不良検出手段６の比
較により、ＥＣＣとセルデータとが一致していないこと
が検出された場合には、データリテンションが発生して
いることを補正手段１０に出力する。

【００１８】補正手段１０は、電位変更手段２０により
動作電位に変更を加えるための補正データを作成して電
位変更手段２０に出力する。補正データの作成の詳細に
ついては、第２ないし第６実施形態に係る半導体回路シ
ステム毎に電位を固定して調整させるようにした補正デ
ータや、電位を自動調整させる補正データなど実施形態
毎に異なっている。補正手段１０からの補正データに基
づいて、電位調整手段２０が行なう電位調整動作も、実
施形態により、電位固定により調整しても良いし、自動
により電位調整しても良い。以下に、補正手段１０およ
び電位変更手段２０の具体的な構成を含む第２ないし第
６実施形態に係る半導体回路システムについて説明す
る。

【００１９】図２は、本発明の第２実施形態に係る半導
体回路システムを示すブロック図である。図２におい
て、ワンチップマイコン１は、フラッシュＥＥＲＯＭセ
ル等よりなる不揮発性メモリ５と、不良検出手段６と、
補正手段１０と、電位変更手段２０と、を備え、不揮発
性メモリ５はＥＣＣ回路５１を有し、不良検出手段６は
ＥＣＣコードとセルデータとを比較する比較回路７より
構成されている。補正手段１０は比較回路７の出力に基
づいて補正を行なう必要があるか否かを判断する補正回
路１１と、補正を行なう必要があるものと判断されたと
きにその動作により電位変更手段２０の電位の変更をト
リガーするトリガー回路１２と、変更すべき電位の変更
量を補正データとして求めて電位変更手段２０に出力す
る補正データ回路１３と、を備えている。

【００２０】電位変更手段２０は、電位調整回路付きレ
ギュレータ２１と、電位が固定された通常のレギュレー
タ２２とを備えている。電位調整回路付きレギュレータ
２１には、補正手段１０のトリガー回路１２と補正デー
タ回路１３とのトリガー信号および補正データがそれぞ
れ供給され、電源入力端子８を介して供給された動作電
位の調整が行なわれている。

【００２１】上記構成を備える第２実施形態に係る半導
体回路システムにおいては、製品動作時に、ＥＣＣ回路
５１によりデータ補正、または、メモリデータ読出しエ
ラーの確認が行なわれた場合、このデータ補正動作やエ
ラー確認動作がトリガーとなってＥＣＣエラーの補正動
作が開始され、データの読み間違い内容に基づいて、電
位を上げたり下げたりする電位変更の方向が決定され、
動作電源として電位固定されていたり、または調整用に
設けられているレギュレータの電位を用いたりして読出
し電位の調整が自動により行なわれている。

【００２２】このように、図２に示された第２実施形態
に係る半導体回路システムは、任意のビット数のデータ
に対しコードが設定され、アクセス時データとコードを
比較して正しいか間違っているかを判断して、間違って
いた場合はデータを補正して出力するＥＣＣ回路５１を
用いて固定または自動設定の電位を用いてメモり５の読
出しエラーを補正することができる。

【００２３】次に、本発明の第３実施形態に係る半導体
回路システムについて、図３を用いて説明する。この第
３実施形態の回路システムに関しても図１の第１実施形
態の回路システムに対応する構成要素については、説明
の便宜上同一符号を付して説明する。図３において、回
路システムが設けられるワンチップマイコン１は、内部
にＥＣＣ回路５１を有する不揮発性メモリ５と、不良検
出手段６と、補正手段１０と、電位変更手段２０と、を
備えている。

【００２４】不良検出手段６は、ＥＣＣコードとセルデ
ータとを比較する比較回路７より構成されている。補正
手段１０は比較回路７の出力に基づいて補正を行なう必
要があるか否かを判断する補正回路１１と、補正回路１
１により補正を行なう必要があるものと判断されたとき
にその動作により電位変更手段２０の電位の変更をトリ
ガーするためのモニタ信号を出力するトリガー回路１２
と、変更すべき電位の変更量を補正データとして求めて
読出し信号を出力する補正データ回路１３と、を備えて
いる。

【００２５】図３に示された第３実施形態に係る半導体
回路システムが、図２の第２実施形態と異なる点は、補
正手段１０のトリガー回路１２および補正データ回路１
３の出力がモニタ信号および読出し信号として一旦取り
出されて図示されない制御回路等により処理された後
に、再び書き換え信号として電位変更手段２０に供給さ
れている点である。このような構成上の差異により電位
変更手段２０の構成も、第２実施形態の回路システムと
は若干異なっている。

【００２６】すあわち、電位変更手段２０は、例えば外
部の制御信号より出力された前記書き換え信号が供給さ
れるレギュレータ制御レジスタ２３と、この制御レジス
タ２３の出力が供給される電位調整回路付きレギュレー
タ２３とを備えている。電位調整回路付きレギュレータ
２１には、補正手段１０のトリガー回路１２より出力さ
れたモニタ信号と、補正データ出力回路１３より出力さ
れた読出し信号とに基づいて、例えば外部の制御回路に
より生成された書き換え信号がレギュレータ制御レジス
タ２３を介して供給され、電源入力端子８を介して供給
された動作電位の調整が行なわれている。

【００２７】図３に示された第３実施形態に係る半導体
回路システムも第２実施形態に係る回路システムと同様
に、製品動作時に、ＥＣＣ回路５１によりデータ補正、
または、メモリデータ読出しエラーの確認が行なわれた
場合、このデータ補正動作やエラー確認動作がトリガー
となってＥＣＣエラーの補正動作が開始され、データの
読み間違い内容に基づいて、電位を上げたり下げたりす
る電位変更の方向が決定され、チップ外部にモニタ信号
と読出し信号とをそれぞれ出力して、例えば外部制御回
路により書き換え信号を生成して電位変更手段２０に出
力することにより、動作電源として電位固定または調整
用に設けられているレギュレータの電位調整をソフトウ
ェア的に行なっている。

【００２８】上述した第３実施形態に係る半導体回路シ
ステムは、補正手段１０の２つの出力を一旦外部に取り
出して信号処理を行ない、制御信号としての書き換え信
号を外部で生成して電位調整手段２０に供給するものと
して説明したが、本発明はこれに限定されず、制御信号
としての書換え信号は、ワンチップマイコン１のチップ
上に内部素子として搭載された制御手段により生成する
ようにしても良い。このような構成の具体例として、図
４に示される第４実施形態に係る半導体回路システムが
ある。

【００２９】図４に示した第４実施形態に係る半導体回
路システムは、基本的には図３に示した第３実施形態に
係る回路システムと同様の構成を有している。すなわ
ち、ＥＣＣ回路５１を有する不揮発性メモリ５と、比較
回路７を有する不良検出手段６と、補正回路１１，トリ
ガー回路１２，補正データ回路１３を有する補正手段１
０と、電位調整回路付きレギュレータ２１，レギュレー
タ制御レジスタ２３を有する電位変更手段２０と、を基
本的には備えている。第４実施形態に特徴的な構成は、
補正手段１０のトリガー回路１２より出力されたモニタ
信号と補正データ回路１３より出力された読出し信号と
を受け入れて制御信号としての書き換え信号を生成して
前記レギュレータ制御レジスタ２３に出力する制御手段
３０がワンチップマイコン１のチップ上に搭載されてい
る点である。

【００３０】上記のように構成された第４実施形態に係
る半導体回路システムでも、図３に示された第３実施形
態に係る回路システムと同様の作用・効果を得ることが
できる。なお、制御回路３０をチップ内に設けると共に
この制御手段３０からモニタ信号および読出し信号をチ
ップの外部に取り出すための出力端子を設けてモニタ信
号や読出し信号を外部に取り出す構成を併有するように
しても良い。

【００３１】なお、上述した第２ないし第４実施形態に
係る半導体回路システムは、何れも不揮発性メモリ５か
らのデータの読出し間違いを確認し、間違いの内容を把
握した上で読み出し電位を調整することにより読出しエ
ラーを補正するようにしていたが、本発明はこれに限定
されず、データの読み間違いの内容とそのアドレスとを
確認してエラーデータ部分に補正されたデータを自動的
に上書きするような構成としても良い。この具体的な例
が、図５に示す第５実施形態および図６に示す第６実施
形態に係る半導体回路システムである。

【００３２】まず、図５に示す本発明の第５実施形態に
係る半導体回路システムについて説明する。図５におい
て、ワンチップマイコン１は、図２ないし図４と同様
に、ＥＣＣ回路５１を備える不揮発性メモリ５と、比較
回路７を有する不良検出手段６と、補正回路１１，トリ
ガー回路１２，補正データ回路１３を有する補正手段１
０と、電位変更手段２０とを基本的に備えている。電位
変更手段２０は、通常のレギュレータ２２に加えて、Ｅ
ＣＣ回路５１によるデータ補正が行なわれた場合にその
補正動作をトリガーにしてデータの読み間違い内容とセ
ルのアドレスとを確認してエラーデータ部分に補正され
たデータを自動的に上書きするセル書換え回路２４を備
えている。このセル書換え回路２４が設けられている点
がこの第５実施形態に係る半導体回路システムにおける
構成上の特徴である。

【００３３】上記第５実施形態に係る半導体回路システ
ムにおいては、製品動作時に、ＥＣＣ回路５１によるデ
ータ補正、すなわちメモリデータ読出しエラーの確認が
行なわれた場合、そのデータ補正動作がトリガーとなっ
て、データの読み間違い内容とセルのアドレスとを確認
して、セル書換え回路２４がエラーデータ部分に補正さ
れたデータを自動的に上書きしている。

【００３４】この第５実施形態に係る半導体回路システ
ムによれば、第２ないし第４実施形態の回路システムの
ように、データの読出し不良に対して読み出し電位を変
動させて、単にスレッショルドレベルを調整するのみで
はなく、さらに進んで、データリテンションが発生して
いるデータのアドレスを特定してそのデータを上書きす
ることにより、それ以降のデータ読出しに際してさらに
データリテンションが発生するのを防止することができ
るという特有の効果を有する。

【００３５】なお、第５実施形態に係る半導体回路シス
テムにおいては、補正手段１０を構成するトリガー回路
１２から出力されるモニタ信号と補正データ回路１３か
ら出力される読出し信号とを直接セル書換え回路２４に
供給するようにして、不良セルのアドレスの指定とデー
タの補正とをセル書換え回路２４とメモリ５内のＥＣＣ
回路５１とにより行なうようにしていたが、本発明はこ
れに限定されず、図６に示す第６実施形態に係る半導体
回路システムのように構成しても良い。

【００３６】すなわち、図６に示す第６実施形態に係る
回路システムにおいては、補正手段１０のトリガー回路
１２より出力されるモニタ信号を入力して不良が発生し
ているセルのアドレスを指定するような制御信号を出力
するアドレス制御回路３１が設けられており、この制御
回路３１を用いて、データの読出し不良が発生している
セルのアドレスを特定してセル書換え回路２４に対して
不良発生セルのアドレスを指定すると共に、補正データ
回路１３の補正データを用いてメモり５内の不良セルの
データを書き換えるようにしている。

【００３７】以上のように構成することにより、アドレ
ス制御回路３１を用いてデータリテンションの発生して
いるセルのアドレスを特定して補正データを上書きする
ことができ、第５実施形態と同様の効果を達成すること
ができる。なお、この第６実施形態に係る回路システム
においても、第４実施形態のシステムと同様に、アドレ
ス制御回路３１の出力をチップ１の外部に取り出すため
の端子を設けるように構成しても良い。このように構成
することにより、データリテンションの発生しているメ
モリセルのアドレスを外部のデータとして用いることも
できる。

【００３８】

【発明の効果】以上、詳細に説明したように、本発明に
係る半導体回路システムによれば、データリテンション
に起因する不揮発性メモリの読出し不良を検出する不良
検出手段と、劣化した読出し電位を正常のデータに補正
するための補正データを生成する補正手段と、補正デー
タに基づいて前記動作電源の電位レベルを変更する電位
変更手段とを設けるようにしたので、出荷後にデータリ
テンションに基づく読出し不良が発生した場合でも動作
電位レベルを変更するこにより対処することができ、出
荷後のデータリテンション読出し不良を低減させること
ができる。

【００３９】また、出荷テストの際にデータリテンショ
ンに基づく不良改正のための選別工程を削減することが
でき、出荷の際の余分なチェック作業を省略することが
できる。この場合のデータリテンションは、セル電位が
徐々に抜けていく場合の初期選別工程のことを指してい
る。

【００４０】以上のように、テスト工程を削減できるこ
とにより、テストコストを低廉に押さえることができ、
これによって例えばワンチップマイコンのような半導体
回路システムの製造にあたり全体的なコストを安くする
ことができるという効果も奏する。これにより、低廉な
半導体回路システムを提供することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る半導体回路システ
ムの概略構成を示すブロック図である。

【図２】本発明の第２実施形態に係る半導体回路システ
ムの概略構成を示すブロック図である。

【図３】本発明の第３実施形態に係る半導体回路システ
ムの概略構成を示すブロック図である。

【図４】本発明の第４実施形態に係る半導体回路システ
ムの概略構成を示すブロック図である。

【図５】本発明の第５実施形態に係る半導体回路システ
ムの概略構成を示すブロック図である。

【図６】本発明の第６実施形態に係る半導体回路システ
ムの概略構成を示すブロック図である。

【図７】従来の半導体回路システムの概略構成を示すブ
ロック図である。

【符号の説明】

１ ワンチップマイコン ３ データバス ４ マイコン制御信号バス ５ 不揮発性メモリ ５１ ＥＣＣ回路 ６ 不良検出手段 ７ 比較回路 ８ 電源入力端子 １０ 補正手段 １１ 補正回路 １２ トリガー回路 １３ 補正データ回路 ２０ 電位変更手段 ２１ 電位調整回路付きレギュレータ ２２ レギュレータ ２３ レギュレータ制御レジスタ ２４ セル書換え回路 ３０ 制御手段 ３１ アドレス制御回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ１１Ｃ 16/06 Ｇ１１Ｃ 17/00 ６３２Ｃ ６３２Ｚ ６３９Ｃ Ｆターム(参考） 5B025 AA01 AD09 AD13 AD16 AE08 AE09 5B062 CC01 HH04 JJ06 5L106 AA10 BB12 CC24 DD25 FF05 GG05

Claims (5)

【特許請求の範囲】
1. 【請求項１】ワンチップマイコンに内蔵され、かつ、記
   憶されたデータが電源制御回路により制御された動作電
   源によって読出されると共に、不良要因としてのデータ
   リテンションの可能性を有する不揮発性メモリと、 前記データリテンションに起因する前記不揮発性メモリ
   の読出し不良を検出する不良検出手段と、 前記読出し不良が検出されたときに、劣化した読出し電
   位を正常のデータに補正するための補正データを生成す
   る補正手段と、 前記補正データに基づいて前記動作電源の電位レベルを
   変更する電位変更手段と、 を備えることを特徴とする半導体回路システム。
2. 【請求項２】前記不揮発性メモリは、前記電源制御回路
   としてのレギュレータによりその動作電源を制御する機
   能と、誤り訂正符号回路によりメモリデータを読み出し
   て該データ内の誤りを確認・補正するデータ補正機能
   と、を有する前記ワンチップマイコンに内蔵され、 前記不良検出手段は、前記メモリデータのリテンション
   に起因する読出し不具合を、前記誤り訂正符号回路の動
   作時に感知し、 前記補正手段および前記電位変更手段は、前記レギュレ
   ータの電位レベルを自動的に変更することにより劣化し
   た電位を正常のデータとして補正することを特徴とする
   請求項１に記載の半導体回路システム。
3. 【請求項３】前記不揮発性メモリは、前記電源制御回路
   としてのレギュレータによりその動作電源を制御する機
   能と、誤り訂正符号回路によりメモリデータを読み出し
   て該データ内の誤りを確認・補正するデータ補正機能
   と、を有する前記ワンチップマイコンに内蔵され、 前記不良解析手段は、前記メモリデータのリテンション
   に起因する読出し不具合を、前記誤り訂正符号回路の動
   作時に感知し、 前記補正手段が外部に信号を発生させて、前記レギュレ
   ータの電位レベルをソフトウェアにより変更することに
   よって、前記補正手段により劣化した電位を正常のデー
   タとして補正することを特徴とする請求項１に記載の半
   導体回路システム。
4. 【請求項４】前記不揮発性メモリは、前記電源制御回路
   としてのレギュレータによりその動作電源を制御する機
   能と、誤り訂正符号回路によりメモリデータを読み出し
   て該データ内の誤りを確認・補正するデータ補正機能
   と、を有する前記ワンチップマイコンに内蔵され、 前記不良解析手段は、前記メモリデータのリテンション
   に起因する読出し不具合を、前記誤り訂正符号回路の動
   作時に感知し、 前記補正手段および前記電位変更手段は、内蔵レジスタ
   または内蔵メモリに前記誤り訂正符号回路の動作実行フ
   ラグをたたせ、ソフトウェアにより前記誤り訂正符号回
   路の動作実行フラグを検知したときに、前記レギュレー
   タの電位レベルをソフトで変更することによって、劣化
   した電位を正常のデータとして補正することを特徴とす
   る請求項１に記載の半導体回路システム。
5. 【請求項５】前記不揮発性メモリは、前記電源制御回路
   としてのレギュレータによりその動作電源を制御する機
   能と、誤り訂正符号回路によりメモリデータを読み出し
   て該データ内の誤りを確認・補正するデータ補正機能
   と、を有する前記ワンチップマイコンに内蔵され、 前記不良解析手段は、前記メモリデータのリテンション
   に起因する読出し不具合を、前記誤り訂正符号回路の動
   作時に感知し、 前記補正手段および前記電位変更手段は、前記誤り訂正
   符号回路により補正されたデータをエラーアドレス上の
   セルに上書きすることによって、劣化した電位を正常の
   データとして補正することを特徴とする請求項１に記載
   の半導体回路システム。