[go: up one dir, main page]

JP2003198062A - Semiconductor laser device and method of manufacturing semiconductor laser device - Google Patents

Semiconductor laser device and method of manufacturing semiconductor laser device

Info

Publication number
JP2003198062A
JP2003198062A JP2001395479A JP2001395479A JP2003198062A JP 2003198062 A JP2003198062 A JP 2003198062A JP 2001395479 A JP2001395479 A JP 2001395479A JP 2001395479 A JP2001395479 A JP 2001395479A JP 2003198062 A JP2003198062 A JP 2003198062A
Authority
JP
Japan
Prior art keywords
layer
laser device
semiconductor laser
type semiconductor
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001395479A
Other languages
Japanese (ja)
Other versions
JP4106906B2 (en
Inventor
Hiroyuki Okuyama
浩之 奥山
Masato Doi
正人 土居
Tsuyoshi Biwa
剛志 琵琶
Toyoji Ohata
豊治 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001395479A priority Critical patent/JP4106906B2/en
Publication of JP2003198062A publication Critical patent/JP2003198062A/en
Application granted granted Critical
Publication of JP4106906B2 publication Critical patent/JP4106906B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 素子の製造における再現性に優れる構造の半
導体レーザー素子および半導体レーザー素子の製造方法
を提供する。 【解決手段】 半導体レーザー素子の構造を、基板主面
に対して傾斜した結晶面に沿って延長される活性層を第
1導電型半導体層と第2導電型半導体層で挟む構造とさ
せ、前記結晶面に略垂直な端面を共振面とさせると共に
発光する領域が前記活性層の傾斜した面内における一部
領域とさせる。発光波長のばらつきを抑えることができ
る。
(57) Abstract: Provided are a semiconductor laser device having a structure excellent in reproducibility in device manufacturing and a method for manufacturing a semiconductor laser device. The semiconductor laser device has a structure in which an active layer extending along a crystal plane inclined with respect to a main surface of a substrate is sandwiched between a first conductivity type semiconductor layer and a second conductivity type semiconductor layer. The end surface substantially perpendicular to the crystal plane is set as the resonance surface, and the light emitting region is set as a partial region in the inclined surface of the active layer. Variation in emission wavelength can be suppressed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は基板上に化合物半導
体層などの半導体層を選択成長させて形成する半導体レ
ーザー素子及び半導体レーザー素子の製造方法に関し、
特にGaN系半導体層のような化合物半導体層を用いて
構成される半導体レーザー素子及び半導体レーザー素子
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser device in which a semiconductor layer such as a compound semiconductor layer is selectively grown on a substrate and a method for manufacturing the semiconductor laser device.
In particular, the present invention relates to a semiconductor laser device formed by using a compound semiconductor layer such as a GaN-based semiconductor layer and a method for manufacturing the semiconductor laser device.

【0002】[0002]

【従来の技術】半導体レーザー素子の製造方法として、
サファイア基板上に選択マスクを形成し、その選択マス
クに形成された開口部から窒化ガリウムなどの窒化物半
導体層を成長させる選択成長によって、半導体レーザー
素子や発光ダイオードを構成する技術が知られている。
一般に、窒化ガリウムを成長させようとする場合、サフ
ァイア基板が使用されることが多く行われている。とこ
ろが、サファイア基板と成長させる窒化ガリウムの間の
格子不整合から、結晶内に高密度の転位が内在すること
がある。このため基板上に低温バッファ層を形成する技
術は、成長させる結晶に発生する欠陥を抑制するための
1つの手段であり、また、結晶欠陥を低減する目的で特
開平10-312971 号公報では、横方向への選択結晶成長
(ELO: epitaxial lateral overgrowth)を組合わせて
いる。更に、窒化ガリウム系の半導体レーザーを形成す
る方法として、選択成長によって傾斜面を伴う積層構造
体を形成する技術も知られており、このような技術は例
えば特開平11−312840号公報に記載される。
2. Description of the Related Art As a method of manufacturing a semiconductor laser device,
A technique for forming a semiconductor laser device or a light emitting diode by selective growth in which a selective mask is formed on a sapphire substrate and a nitride semiconductor layer such as gallium nitride is grown from an opening formed in the selective mask is known. .
Generally, when growing gallium nitride, a sapphire substrate is often used. However, due to the lattice mismatch between the sapphire substrate and the gallium nitride to be grown, high-density dislocations may be present in the crystal. Therefore, the technique of forming the low temperature buffer layer on the substrate is one means for suppressing the defects generated in the crystal to be grown, and in order to reduce the crystal defects, Japanese Patent Laid-Open No. 10-312971 discloses that It combines selective lateral crystal growth (ELO: epitaxial lateral overgrowth). Further, as a method of forming a gallium nitride-based semiconductor laser, a technique of forming a laminated structure with an inclined surface by selective growth is also known, and such a technique is described in, for example, JP-A-11-31840. It

【0003】また、青色、緑色、赤色の各色の発光ダイ
オードや半導体レーザーを組み合わせて各画素を構成
し、各画素をマトリクス状に配列させて独立して駆動す
ることで画像表示装置を構成することができ、また、青
色、緑色、赤色の各色の発光素子を同時に発光させるこ
とで白色発光装置若しくは照明装置としても利用でき
る。特に窒化物半導体を用いた発光素子は、バンドギャ
ップエネルギーが約1.9eVから約6.2eVまであ
り、1つの材料でフルカラーディスプレイが可能となる
ため、多色発光素子の研究が進められている。なお、本
明細書中、窒化物とはB、Al、Ga、In、TaをI
II族とし、V族にNを含む化合物を指し、全体の1%
以内若しくは1x1020cm以下の不純物の混入を
含む場合もある。
In addition, a light emitting diode of each color of blue, green and red and a semiconductor laser are combined to form each pixel, and each pixel is arranged in a matrix and driven independently to form an image display device. In addition, it is also possible to use as a white light emitting device or a lighting device by simultaneously emitting light from the light emitting elements of blue, green and red. In particular, a light emitting device using a nitride semiconductor has a band gap energy of about 1.9 eV to about 6.2 eV, and a full-color display is possible with one material. Therefore, research on a multicolor light emitting device is under way. . In the present specification, nitride means B, Al, Ga, In, Ta as I.
Group II refers to compounds containing N in Group V, 1% of the total
In some cases, it may include impurities of less than 1 × 10 20 cm 3 or less.

【0004】[0004]

【発明が解決しようとする課題】まず、基板からの貫通
転位を低減するために、横方向の選択結晶成長をする技
術や成長領域にファセット構造を形成する結晶成長方法
においては、基板からの貫通転位をファセット構造部分
などによって横方向に曲げることが可能であり、結晶欠
陥を大幅に減らすことも可能となる。しかし、その後に
活性層などの発光領域を形成するためには、横方向の選
択結晶成長を十分に行ったり、或いはファセット構造を
埋めこむことが行われていて、その工程数が増大し製造
のための時間が長くなってしまうと言う問題が生ずるこ
とになる。
First, in order to reduce threading dislocations from the substrate, in the technique of lateral selective crystal growth and the crystal growth method of forming a facet structure in the growth region, the threading from the substrate is The dislocations can be laterally bent by the facet structure portion or the like, and the crystal defects can be significantly reduced. However, after that, in order to form a light emitting region such as an active layer, selective crystal growth in the lateral direction is sufficiently performed or a facet structure is embedded, and the number of steps is increased, and the manufacturing process is increased. There is a problem that it takes a long time.

【0005】また、上述の特開平11−312840号
公報に記載される窒化ガリウム系の半導体レーザーとそ
の製造方法においては、絶縁性選択マスクの開口部の略
中心部に導電性選択マスクが形成され、選択成長によっ
て成長する断面三角形状の積層構造体が得られる。とこ
ろが、断面三角形状の積層構造体は主に中心部の活性層
に電流を集中させるための高抵抗領域として利用されて
いるに過ぎず、傾斜面にはS面(1−101面)が現れ
て、S面自体はその製造の再現性に優れているが、逆に
活性層となる領域が断面三角形状の積層構造体に挟まれ
た中央の導電性選択マスク近傍に限定され、肝心な活性
層の膜質の制御などが難しくなり、素子全体としての再
現性が劣化してしまうと言った問題が発生する。
Further, in the gallium nitride based semiconductor laser and the manufacturing method thereof described in the above-mentioned Japanese Patent Laid-Open No. 11-31840, a conductive selection mask is formed substantially at the center of the opening of the insulating selection mask. A laminated structure having a triangular cross section that grows by selective growth is obtained. However, the laminated structure having a triangular cross section is mainly used only as a high resistance region for concentrating a current in the active layer at the center, and an S plane (1-101 plane) appears on the inclined surface. The S-plane itself is excellent in reproducibility of its production, but conversely, the region serving as the active layer is limited to the vicinity of the central conductive selection mask sandwiched by the laminated structure having a triangular cross section, and the important activity is required. It is difficult to control the film quality of the layers, which causes a problem that the reproducibility of the entire device deteriorates.

【0006】また、例えば特開2000−183460
号公報記載の半導体素子のように、他の選択成長による
傾斜面を利用した半導体発光素子においては、活性層を
形成する面を傾斜面とすることでこの活性層が基板と非
平行となり、このため戻り光などに起因するノイズを低
減できるものとしている。しかしながら、一般に選択成
長による傾斜面を用いた場合では、同じ傾斜面の面内で
あっても基板に近い位置と基板から遠い位置では結晶の
組成が微妙にずれる傾向にあり、例えば基板から遠くな
るほど発光波長が長波長化し易い。従って、半導体レー
ザー素子のように発光波長を所定の範囲に収める必要の
あるデバイスでは、発光波長との関係で再現性に優れる
ことがプロセス上求められている。
Further, for example, Japanese Patent Laid-Open No. 2000-183460.
In a semiconductor light emitting device using another inclined surface by selective growth, such as the semiconductor device described in Japanese Patent Publication, by making the surface forming the active layer an inclined surface, the active layer becomes non-parallel to the substrate, Therefore, it is supposed that the noise caused by the returning light can be reduced. However, in general, when an inclined surface formed by selective growth is used, the composition of crystals tends to be slightly deviated at a position close to the substrate and a position far from the substrate even within the same inclined plane. It is easy to make the emission wavelength longer. Therefore, in a device such as a semiconductor laser element that needs to have an emission wavelength within a predetermined range, excellent reproducibility in relation to the emission wavelength is required in the process.

【0007】そこで本発明は、上述の技術的な課題に鑑
み、素子の製造における再現性に優れる構造の半導体レ
ーザー素子および半導体レーザー素子の製造方法を提供
することを目的とする。
In view of the above technical problems, it is an object of the present invention to provide a semiconductor laser device having a structure excellent in reproducibility in manufacturing the device and a method for manufacturing the semiconductor laser device.

【0008】[0008]

【課題を解決するための手段】本発明の半導体レーザー
素子は、基板主面に対して傾斜した結晶面に沿って延長
される活性層を第1導電型半導体層と第2導電型半導体
層で挟む構造を有し、前記結晶面に略垂直な端面が共振
面とされ、発光する領域が前記活性層の傾斜した面内に
おける一部領域であることを特徴とする。
In a semiconductor laser device according to the present invention, an active layer extending along a crystal plane inclined with respect to a main surface of a substrate is composed of a first conductivity type semiconductor layer and a second conductivity type semiconductor layer. It is characterized in that it has a sandwiching structure, an end face that is substantially perpendicular to the crystal plane is a resonance plane, and a region that emits light is a partial region within the inclined plane of the active layer.

【0009】本発明の半導体レーザー素子によれば、基
板主面に対して傾斜した結晶面に沿って延長される活性
層は、第1導電型半導体層と第2導電型半導体層によっ
て挟まれる構造を有しており、第1導電型半導体層と第
2導電型半導体層に対して所要の電流を供給することで
活性層に発光が生ずる。活性層は前記結晶面に略垂直な
端面が共振面となることから、レーザー発振が可能とさ
れるが、その活性層における発光する領域を傾斜した面
内の一部である一部領域に制限させることで、発光波長
のばらつきを抑えることが可能である。
According to the semiconductor laser device of the present invention, the active layer extending along the crystal plane inclined with respect to the main surface of the substrate is sandwiched between the first conductive type semiconductor layer and the second conductive type semiconductor layer. By supplying a required current to the first conductive type semiconductor layer and the second conductive type semiconductor layer, light emission occurs in the active layer. Laser oscillation is possible because the end face of the active layer, which is substantially perpendicular to the crystal plane, is the resonance face, but the light emitting region in the active layer is limited to a partial region that is a part of the inclined plane. By doing so, it is possible to suppress variations in the emission wavelength.

【0010】また、本発明の半導体レーザー素子は、基
板主面に対して傾斜した結晶面に沿って延長される活性
層を第1導電型半導体層と第2導電型半導体層で挟み、
前記活性層、前記第1導電型半導体層、及び前記第2導
電型半導体層が前記結晶面に略垂直な断面において略三
角形状若しくは略台形形状に形成される構造を有し、前
記結晶面に略垂直な端面が共振面とされ、発光する領域
が前記活性層の傾斜した面内における一部領域であるこ
とを特徴とする。
Further, in the semiconductor laser device of the present invention, the active layer extending along the crystal plane inclined with respect to the main surface of the substrate is sandwiched between the first conductive type semiconductor layer and the second conductive type semiconductor layer,
The active layer, the first conductive type semiconductor layer, and the second conductive type semiconductor layer have a structure formed in a substantially triangular shape or a substantially trapezoidal shape in a cross section substantially perpendicular to the crystal plane, It is characterized in that the substantially vertical end surface is a resonance surface, and the light emitting region is a partial region in the inclined surface of the active layer.

【0011】活性層における発光する領域を傾斜した面
内の一部である一部領域に制限させることで、発光波長
のばらつきを抑えることが可能である点については、前
述の半導体レーザー素子と同様であるが、前記活性層、
前記第1導電型半導体層、及び前記第2導電型半導体層
が前記結晶面に略垂直な断面において略三角形状若しく
は略台形形状に形成される構造とすることで、選択成長
によって形成される半導体層をそのまま利用して、発光
する一部領域を形成することができる。
Similar to the above-mentioned semiconductor laser device, it is possible to suppress variations in emission wavelength by limiting the light emitting region in the active layer to a partial region which is a part of the inclined surface. However, the active layer,
A semiconductor formed by selective growth by forming the first conductive type semiconductor layer and the second conductive type semiconductor layer into a substantially triangular shape or a substantially trapezoidal shape in a cross section substantially perpendicular to the crystal plane. The layer can be used as it is to form a partial region that emits light.

【0012】本発明の半導体レーザー素子の製造方法
は、基板上に選択成長によって基板主面に対して傾斜し
た結晶面を有する第1導電型半導体層を形成する工程
と、前記第1導電型半導体層上に活性層を形成する工程
と、前記活性層上に第2導電型半導体層を形成する工程
と、前記第2導電型半導体層上の傾斜した面の一部で前
記第2導電型半導体層に接する電極層を形成する工程と
を有することを特徴とする。
A method of manufacturing a semiconductor laser device according to the present invention comprises a step of forming a first conductivity type semiconductor layer having a crystal plane inclined with respect to a principal surface of a substrate on a substrate by selective growth, and the first conductivity type semiconductor. Forming an active layer on the layer, forming a second conductivity type semiconductor layer on the active layer, and forming a second conductivity type semiconductor on a part of an inclined surface on the second conductivity type semiconductor layer. Forming an electrode layer in contact with the layer.

【0013】選択成長を用いることで、基板主面に対し
て傾斜した結晶面を形成することができ、活性層を第1
導電型半導体層上に積層させることで、基板主面に対し
て傾斜した結晶面を有する活性層を形成できる。この活
性層上に第2導電型半導体層を形成した後、傾斜した面
の一部で前記第2導電型半導体層に接する電極層を形成
することで、活性層における発光する領域を傾斜した面
内の一部である一部領域に制限させることができ、当該
半導体レーザー素子の発光波長のばらつきなどを抑え
て、再現性に優れた素子を製造できる。
By using the selective growth, it is possible to form a crystal plane inclined with respect to the principal surface of the substrate, and to form the active layer in the first layer.
By laminating on the conductive type semiconductor layer, an active layer having a crystal plane inclined with respect to the main surface of the substrate can be formed. After the second conductive type semiconductor layer is formed on the active layer, an electrode layer in contact with the second conductive type semiconductor layer is formed on a part of the inclined surface, so that the light emitting region of the active layer is inclined. The semiconductor laser device can be limited to a partial region, and variations in the emission wavelength of the semiconductor laser device can be suppressed, and a device having excellent reproducibility can be manufactured.

【0014】[0014]

【発明の実施の形態】本発明の半導体レーザー素子は、
基板主面に対して傾斜した結晶面に沿って延長される活
性層を第1導電型半導体層と第2導電型半導体層で挟む
構造を有し、前記結晶面に略垂直な端面が共振面とさ
れ、発光する領域が前記活性層の傾斜した面内における
一部領域であることを特徴とする。
BEST MODE FOR CARRYING OUT THE INVENTION The semiconductor laser device of the present invention comprises:
It has a structure in which an active layer extending along a crystal plane inclined with respect to a main surface of a substrate is sandwiched by a first conductive type semiconductor layer and a second conductive type semiconductor layer, and an end face substantially perpendicular to the crystal plane is a resonance plane. The light emitting region is a partial region in the inclined surface of the active layer.

【0015】本発明にかかる半導体レーザー素子に用い
られる基板としては、ウルツ鉱型の化合物半導体層を形
成し得るものであれば特に限定されず、種々のものを使
用できる。例示すると、基板として用いることができる
のは、サファイア(Al 、A面、R面、C面を含
む。)、SiC(6H、4H、3Cを含む。)、Ga
N、Si、ZnS、ZnO、AlN、LiMgO、Li
GaO、GaAs、MgAl、InAlGaN
などからなる基板などであり、好ましくはこれらの材料
からなる六方晶系基板または立方晶系基板であり、より
好ましくは六方晶系基板である。例えば、サファイア基
板を用いる場合では、窒化ガリウム(GaN)系化合物
半導体の材料を成長させる場合に多く利用されているC
面を主面としたサファイア基板を用いることができる。
この場合の基板主面としてのC面は、5乃至6度の範囲
で傾いた面方位を含むものである。半導体装置の製造に
広く使用されているシリコン基板などを利用することも
可能である。基板自体は、製造中の半導体薄膜を支持す
る用途で用いられ、素子を完成させる際には剥離させる
素子構造としても良く、そのまま基板を完成したレーザ
ー素子に用いる素子構造であっても良い。
Used in the semiconductor laser device according to the present invention
As a substrate to be used, a wurtzite type compound semiconductor layer is formed.
There is no particular limitation as long as it can be achieved, and various kinds can be used.
Can be used. For example, it can be used as a substrate
Sapphire (AlTwoO Three, Surface A, surface R, surface C
Mu. ), SiC (including 6H, 4H, and 3C), Ga
N, Si, ZnS, ZnO, AlN, LiMgO, Li
GaOTwo, GaAs, MgAlTwoOFour, InAlGaN
And the like, and preferably these materials
Is a hexagonal substrate or a cubic substrate, and more
A hexagonal crystal substrate is preferred. For example, the sapphire group
When using a plate, gallium nitride (GaN) -based compound
C, which is widely used when growing semiconductor materials
A sapphire substrate whose main surface is a surface can be used.
In this case, the C plane as the main surface of the substrate is in the range of 5 to 6 degrees.
It includes the plane orientation tilted at. For manufacturing semiconductor devices
It is also possible to use widely used silicon substrates etc.
It is possible. The substrate itself supports the semiconductor thin film being manufactured.
It is used for various purposes and is peeled off when the device is completed.
A laser that can be used as a device structure and has a completed substrate
The element structure used for the element may be used.

【0016】選択成長をさせる選択マスクの下層として
は、前記基板自体であっても良いが、選択時に良好な結
晶性を得るためにはバッファ層などの下地成長層を含め
ることができる。この下地成長層としては、化合物半導
体層を選択することができ、後の工程でファセット構造
を形成することからウルツ鉱型の化合物半導体を選ぶこ
とが好ましい。さらに化合物半導体層としてはウルツ鉱
型の結晶構造を有する窒化物半導体、BeMgZnCd
S系化合物半導体、およびBeMgZnCdO系化合物
半導体などが好ましい。窒化物半導体からなる結晶層と
しては、例えばIII族系化合物半導体を用いることが
でき、更には窒化ガリウム(GaN)系化合物半導体、
窒化アルミニウム(AlN)系化合物半導体、窒化イン
ジウム(InN)系化合物半導体、窒化インジウムガリ
ウム(InGaN)系化合物半導体、窒化アルミニウム
ガリウム(AlGaN)系化合物半導体を好ましくは形
成することができ、特に窒化ガリウム系化合物半導体が
好ましい。一例としては、サファイア基板上にアンドー
プのGaN層を形成し、その後でSiドープのGaN層
を形成しても良い。なお、本発明において、InGa
N、AlGaN、GaNなどは必ずしも、3元混晶の
み、2元混晶のみの窒化物半導体を指すのではなく、例
えばInGaNでは、InGaNの作用を変化させない
範囲での微量のAl、その他の不純物を含んでいても本
発明の範囲であることはいうまでもない。また、S面に
実質的に等価な面とは、S面に対して5乃至6度の範囲
で傾いた面方位を含むものである。ここで本明細書中、
窒化物とはB、Al、Ga、In、TaをIII族と
し、V族にNを含む化合物を指し、全体の1%以内若し
くは1x1020cm以下の不純物の混入を含む場合
もある。
The lower layer of the selective mask for selective growth may be the substrate itself, but an undergrown layer such as a buffer layer may be included to obtain good crystallinity at the time of selection. A compound semiconductor layer can be selected as the underlying growth layer, and a wurtzite type compound semiconductor is preferably selected because a facet structure is formed in a later step. Further, as the compound semiconductor layer, BeMgZnCd, which is a nitride semiconductor having a wurtzite crystal structure, is used.
S-based compound semiconductors and BeMgZnCdO-based compound semiconductors are preferable. As the crystal layer made of a nitride semiconductor, for example, a Group III-based compound semiconductor can be used, and a gallium nitride (GaN) -based compound semiconductor,
Aluminum nitride (AlN) -based compound semiconductors, indium nitride (InN) -based compound semiconductors, indium gallium nitride (InGaN) -based compound semiconductors, and aluminum gallium nitride (AlGaN) -based compound semiconductors can be preferably formed, and in particular gallium nitride-based Compound semiconductors are preferred. As an example, an undoped GaN layer may be formed on a sapphire substrate, and then a Si-doped GaN layer may be formed. In the present invention, InGa
N, AlGaN, GaN, etc. do not necessarily mean nitride semiconductors of only ternary mixed crystals and only binary mixed crystals. For example, in InGaN, a trace amount of Al and other impurities within a range that does not change the action of InGaN. Needless to say, the scope of the present invention includes the above. Further, the surface substantially equivalent to the S-plane includes a plane orientation tilted in the range of 5 to 6 degrees with respect to the S-plane. Here, in the present specification,
A nitride refers to a compound in which B, Al, Ga, In, and Ta are group III and N is included in group V, and may include impurities within 1% or 1 × 10 20 cm 3 or less of the whole.

【0017】この化合物半導体層の成長方法としては、
種々の気相成長法を挙げることができ、例えば有機金属
化合物気相成長法(MOCVD(MOVPE)法)や分
子線エピタキシー法(MBE法)などの気相成長法や、
ハイドライド気相成長法(HVPE法)を用いることが
できる。その中でもMOVPE法によると、迅速に結晶
性の良いものが得られる。MOVPE法では、Gaソー
スとしてTMG(トリメチルガリウム)、TEG(トリ
エチルガリウム)、AlソースとしてはTMA(トリメ
チルアルミニウム)、TEA(トリエチルアルミニウ
ム)、Inソースとしては、TMI(トリメチルインジ
ウム)、TEI(トリエチルインジウム)などのアルキ
ル金属化合物が多く使用され、窒素源としてはアンモニ
ア、ヒドラジンなどのガスが使用される。また、不純物
ソースとしてはSiであればシランガス、Geであれば
ゲルマンガス、MgであればCp2Mg(シクロペンタ
ジエニルマグネシウム)、ZnであればDEZ(ジエチ
ルジンク)などのガスが使用される。MOVPE法で
は、これらのガスを例えば600°C以上に加熱された
基板の表面に供給して、ガスを分解することにより、I
nAlGaN系化合物半導体をエピタキシャル成長させ
ることができる。
As a method of growing this compound semiconductor layer,
Various vapor phase epitaxy methods can be mentioned, for example, vapor phase epitaxy methods such as organometallic compound vapor phase epitaxy method (MOCVD (MOVPE) method) and molecular beam epitaxy method (MBE method),
A hydride vapor phase epitaxy method (HVPE method) can be used. Among them, according to the MOVPE method, a material having good crystallinity can be obtained quickly. In the MOVPE method, TMG (trimethylgallium) and TEG (triethylgallium) as Ga sources, TMA (trimethylaluminum) and TEA (triethylaluminum) as Al sources, and TMI (trimethylindium) and TEI (triethylindium) as In sources. ) And other alkyl metal compounds are often used, and as the nitrogen source, gases such as ammonia and hydrazine are used. As the impurity source, silane gas is used for Si, germane gas is used for Ge, Cp2Mg (cyclopentadienyl magnesium) is used for Mg, and DEZ (diethyl zinc) is used for Zn. In the MOVPE method, these gases are supplied to the surface of the substrate heated to, for example, 600 ° C. or higher to decompose the gas, thereby
The nAlGaN-based compound semiconductor can be epitaxially grown.

【0018】本発明の半導体レーザー素子においては、
その結晶成長の下地成長層となる化合物半導体層の表面
には例えばストライプ状に開口した開口部を有する選択
マスクが形成され、そのストライプ状に開口した開口部
の長辺に平行な稜線を有するように半導体層が選択成長
によって形成される。マスクは基体主面上に直接若しく
は基体上に形成されたバッファ層その他の層上に形成さ
れる成長阻害膜であり、例えば酸化シリコン膜や窒化シ
リコン膜などの絶縁膜からなるマスク材料が使用され
る。このマスクの開口部の形状は、一例としてストライ
プ状とされるが、共振面を得ることが可能な他の形状で
あっても良く、例えば曲線状、円形状、楕円形状、三角
形状、五角形状又は六角形状などの多角形形状、若しく
はこれらの複合体であっても良い。また、通常の半導体
プロセスのように、複数個の開口部を形成することが可
能である。
In the semiconductor laser device of the present invention,
On the surface of the compound semiconductor layer to be the underlying growth layer for crystal growth, for example, a selection mask having an opening opening in a stripe shape is formed, and a ridge line parallel to the long side of the opening opening in a stripe shape is formed. Then, a semiconductor layer is formed by selective growth. The mask is a growth inhibiting film formed directly on the main surface of the substrate or on a buffer layer or other layers formed on the substrate. For example, a mask material made of an insulating film such as a silicon oxide film or a silicon nitride film is used. It The shape of the opening of this mask is a stripe shape as an example, but it may be another shape capable of obtaining a resonance surface, for example, a curved shape, a circular shape, an elliptical shape, a triangular shape, a pentagonal shape. Alternatively, it may be a polygonal shape such as a hexagonal shape, or a composite thereof. Moreover, it is possible to form a plurality of openings as in a normal semiconductor process.

【0019】このような選択成長のマスク等を形成した
ところで、選択的な結晶成長によって半導体層を形成す
る。一例としては、ストライプ状に開口した開口部の長
辺に平行な稜線を有するように半導体層を形成する。こ
の半導体層は後述する傾斜面に略垂直な断面において略
三角形状に形成され。選択成長の条件を変えた場合では
前記断面において略台形状に形成される。
After forming such a mask for selective growth, a semiconductor layer is formed by selective crystal growth. As an example, the semiconductor layer is formed so as to have a ridge parallel to the long side of the opening which is opened in a stripe shape. This semiconductor layer is formed in a substantially triangular shape in a cross section substantially perpendicular to an inclined surface described later. When the conditions for selective growth are changed, the cross section is formed into a substantially trapezoidal shape.

【0020】この選択成長における結晶成長は、前述の
化合物半導体層の形成のための方法と同じ方法で行うこ
とができる。具体的には、成長方法としては、種々の気
相成長法を挙げることができ、例えば有機金属化合物気
相成長法(MOCVD(MOVPE)法)や分子線エピ
タキシー法(MBE法)などの気相成長法や、ハイドラ
イド気相成長法(HVPE法)を用いることができる。
MOVPE法では、GaソースとしてTMG(トリメチ
ルガリウム)、TEG(トリエチルガリウム)、Alソ
ースとしてはTMA(トリメチルアルミニウム)、TE
A(トリエチルアルミニウム)、Inソースとしては、
TMI(トリメチルインジウム)、TEI(トリエチル
インジウム)などのアルキル金属化合物が多く使用さ
れ、窒素源としてはアンモニア、ヒドラジンなどのガス
が使用される。また、不純物ソースとしてはSiであれ
ばシランガス、Geであればゲルマンガス、Mgであれ
ばCp2Mg(シクロペンタジエニルマグネシウム)、
ZnであればDEZ(ジエチルジンク)などのガスが使
用されることなどについても同様である。
Crystal growth in this selective growth can be performed by the same method as the method for forming the compound semiconductor layer described above. Specific examples of the growth method include various vapor phase growth methods, for example, a vapor phase growth method such as a metal organic compound vapor phase growth method (MOCVD (MOVPE) method) and a molecular beam epitaxy method (MBE method). A growth method or a hydride vapor phase epitaxy method (HVPE method) can be used.
In the MOVPE method, TMG (trimethylgallium) and TEG (triethylgallium) are used as Ga sources, and TMA (trimethylaluminum) and TE are used as Al sources.
As A (triethylaluminum) and In source,
Alkyl metal compounds such as TMI (trimethylindium) and TEI (triethylindium) are often used, and gases such as ammonia and hydrazine are used as nitrogen sources. As the impurity source, Si is silane gas, Ge is germane gas, Mg is Cp2Mg (cyclopentadienyl magnesium),
The same applies to the case where a gas such as DEZ (diethyl zinc) is used for Zn.

【0021】本発明にかかる半導体レーザー素子におい
ては、基板主面に対して傾斜した結晶面を形成するため
に、選択成長によって例えばストライプ状の開口部の長
辺に平行な稜線を有するように半導体層が形成される。
この稜線を挟む半導体層の一対の結晶面は、好ましくは
{1−101}面若しくは{11−22}面またはこれ
らの各面に実質的に等価な面の中から選ばれる面である
ことが望ましい。この一対の結晶面は稜線を挟んでそれ
ぞれ傾斜する結晶面であり、例えば基体若しくは基板の
主面をC+面とすることで、S面またはS面に実質的に
等価な面、若しくは{11−22}面または{11−2
2}面に実質的に等価な面を容易に形成することが可能
である。選択成長を行った場合では、基体主面に対して
傾斜した傾斜面としてS面及び{11−22}面は、C
+面の上に選択成長した際に見られる安定面であり、比
較的得やすい面である。C面にC+面とC−面が存在す
るのと同様に、S面についてはS+面とS−面が存在す
るが、本明細書においては、特に断らない場合は、C+
面GaN上にS+面を成長しており、これをS面として
説明している。なお、S面についてはS+面が安定面で
ある。またC+面の面指数は(0001)である。
In the semiconductor laser device according to the present invention, in order to form a crystal plane inclined with respect to the main surface of the substrate, the semiconductor is formed by selective growth so as to have a ridge line parallel to the long side of the stripe-shaped opening. A layer is formed.
The pair of crystal planes of the semiconductor layer that sandwich the ridgeline are preferably planes selected from {1-101} planes or {11-22} planes or planes substantially equivalent to each of these planes. desirable. The pair of crystal planes are crystal planes that are inclined with the ridge line in between. For example, by setting the main surface of the substrate or the substrate to be the C + plane, the S plane or a plane substantially equivalent to the S plane, or {11- 22} plane or {11-2
It is possible to easily form a surface substantially equivalent to the 2} surface. In the case where the selective growth is performed, the S-plane and the {11-22} plane are C-planes which are inclined planes inclined with respect to the main surface of the substrate.
It is a stable surface that can be seen when selectively growing on the + surface, and is a surface that is relatively easy to obtain. Similar to the C + plane and the C- plane existing in the C plane, the S + plane includes the S + plane and the S- plane, but in the present specification, unless otherwise specified, C + plane is present.
The S + plane is grown on the plane GaN, and this is described as the S plane. Regarding the S surface, the S + surface is the stable surface. The surface index of the C + surface is (0001).

【0022】S面ついては、窒化ガリウム系化合物半導
体を用いて結晶層を構成した場合には、S面上、Gaか
らNへのボンド数が2または3とC−面の次に多くな
る。ここでC−面はC+面の上には事実上得ることがで
きないので、S面でのボンド数は最も多いものとなる。
例えば、C+面を主面に有するサファイア基板に窒化物
を成長した場合、一般にウルツ鉱型の窒化物の表面はC
+面になるが、選択成長を利用することでS面を安定し
て形成することができ、C+面に平行な面では脱離しや
すい傾向をもつNのボンドがGaから一本のボンドで結
合しているのに対し、傾いたS面では少なくとも一本以
上のポンドで結合することになる。従って、実効的にV/
III 比が上昇することになり、積層構造の結晶性の向上
に有利である。また、基板と異なる方位に成長すると基
板から上に伸びた転位が曲がることもあり、欠陥の低減
にも有利となる。
Regarding the S-plane, when a crystal layer is formed using a gallium nitride-based compound semiconductor, the number of bonds from Ga to N is 2 or 3 on the S-plane, which is the second largest after the C-plane. Here, since the C-plane cannot be practically obtained on the C + plane, the number of bonds on the S-plane becomes the largest.
For example, when a nitride is grown on a sapphire substrate having a C + plane as the main surface, the surface of the wurtzite type nitride is generally C
Although it becomes the + plane, the S plane can be stably formed by utilizing selective growth, and the N bond, which tends to be easily detached on the plane parallel to the C + plane, is bonded from Ga by one bond. On the other hand, on the inclined S-plane, at least one pound is used for joining. Therefore, V /
The III ratio is increased, which is advantageous for improving the crystallinity of the laminated structure. Further, when grown in a direction different from that of the substrate, dislocations extending upward from the substrate may be bent, which is also advantageous in reducing defects.

【0023】選択成長マスクのストライプ状の開口部の
長手方向が[11−20]方向若しくは[1−100]
方向である場合、半導体層を開口部の長手方向に平行な
稜線を有するように容易に形成することができる。ま
た、[11−20]方向若しくは[1−100]方向の
いずれかより0.2度以上で20度以下の角度だけ傾い
た方向を長手方向とするストライプ状に開口した開口部
を選択成長の際に用いることもできる。このように所要
角度分だけ方向が傾いた場合では、結晶のステップが或
る結晶面の全面に亘って揃う傾向にあり、結晶のステッ
プが揃っている部分に電極を形成することで素子ごとの
ばらつきを大幅に低減できることになる。開口部の長手
方向が[11−20]方向若しくは[1−100]方向
のいずれかより、ずれている方向が0.2度未満の角度
では、殆ど方向のずれがない[11−20]方向若しく
は[1−100]方向そのものと同じ結晶性の傾向を示
すに過ぎない。また、20度を越える角度分傾いた方向
を長手方向とする開口部を用いた場合では、他の結晶の
ステップの影響が逆に結晶面に露呈し得る。
The longitudinal direction of the stripe-shaped opening of the selective growth mask is [11-20] direction or [1-100].
In the case of the direction, the semiconductor layer can be easily formed to have a ridge line parallel to the longitudinal direction of the opening. In addition, an opening formed in a stripe shape having a longitudinal direction that is inclined at an angle of 0.2 degrees or more and 20 degrees or less from either the [11-20] direction or the [1-100] direction is used for selective growth. It can also be used on the occasion. In this way, when the direction is tilted by the required angle, the crystal steps tend to be aligned over the entire surface of a certain crystal, and electrodes are formed in the portions where the crystal steps are aligned, so that The variation can be greatly reduced. If the direction in which the longitudinal direction of the opening is displaced from either the [11-20] direction or the [1-100] direction is less than 0.2 degrees, there is almost no displacement in the [11-20] direction. Alternatively, they only show the same tendency of crystallinity as the [1-100] direction itself. Further, when an opening having a longitudinal direction inclined by an angle of more than 20 degrees is used, the influence of other crystal steps may be exposed to the crystal plane.

【0024】このような半導体層には、稜線の両側に形
成される傾斜面上に第1導電型半導体層、活性層、およ
び第2導電型半導体層が積層される。第1導電型半導体
層は下層の半導体層と連続的に形成しても良い。傾斜面
上に積層される第1導電型半導体層、活性層、および第
2導電型半導体層において、第1導電型はp型又はn型
であり、第2導電型はその反対の導電型である。例えば
S面を構成する結晶層をシリコンドープの窒化ガリウム
系化合物半導体層によって構成した場合では、n型半導
体層をシリコンドープの窒化ガリウム系化合物半導体層
によって構成し、その上にInGaN層を活性層として
形成し、さらにその上にp型半導体層としてマグネシウ
ムドープの窒化ガリウム系化合物半導体層を形成してダ
ブルヘテロ構造を形成することができる。活性層である
InGaN層をAlGaN層で挟む構造や片側だけにA
lGaN層を形成する構造とすることも可能である。ま
た、活性層は単一のバルク活性層で構成することも可能
であるが、単一量子井戸(SQW)構造、二重量子井戸
(DQW)構造、多重量子井戸(MQW)構造などの量
子井戸構造を形成したものであっても良い。量子井戸構
造には必要に応じて量子井戸の分離のために障壁層が併
用される。活性層をInGaN層とした場合には、特に
製造工程上も製造し易い構造となり、素子の発光特性を
良くすることができる。さらにこのInGaN層は、窒
素原子の脱離しにくい構造であるS面の上での成長では
特に結晶化しやすくしかも結晶性も良くなり、発光効率
を上げることが出来る。なお、窒化物半導体はノンドー
プでも結晶中にできる窒素空孔のためにn型となる性質
があるが、通常Si、Ge、Seなどのドナー不純物を
結晶成長中にドープすることで、キャリア濃度の好まし
いn型とすることができる。また、窒化物半導体をp型
とするには、結晶中にMg、Zn、C、Be、Ca、B
aなどのアクセプター不純物をドープすることによって
得られるが、高キャリア濃度のp層を得るためには、ア
クセプター不純物のドープ後、窒素、アルゴンなどの不
活性ガス雰囲気で400℃以上でアニーリングを行うこ
とが好ましく、電子線照射などにより活性化する方法も
あり、マイクロ波照射、光照射などで活性化する方法も
ある。
In such a semiconductor layer, a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer are laminated on inclined surfaces formed on both sides of the ridge. The first conductivity type semiconductor layer may be continuously formed with the lower semiconductor layer. In the first conductive type semiconductor layer, the active layer, and the second conductive type semiconductor layer stacked on the inclined surface, the first conductive type is p type or n type, and the second conductive type is the opposite conductive type. is there. For example, in the case where the crystal layer forming the S-plane is composed of a silicon-doped gallium nitride-based compound semiconductor layer, the n-type semiconductor layer is composed of a silicon-doped gallium-nitride-based compound semiconductor layer, and an InGaN layer is formed thereon as an active layer. Then, a magnesium-doped gallium nitride-based compound semiconductor layer is further formed thereon as a p-type semiconductor layer to form a double hetero structure. A structure in which an InGaN layer, which is an active layer, is sandwiched between AlGaN layers or only one side is
It is also possible to adopt a structure in which an lGaN layer is formed. The active layer may be composed of a single bulk active layer, but a quantum well having a single quantum well (SQW) structure, a double quantum well (DQW) structure, a multiple quantum well (MQW) structure, or the like. The structure may be formed. A barrier layer is additionally used in the quantum well structure for the purpose of separating the quantum well. When the active layer is an InGaN layer, the structure is particularly easy to manufacture in the manufacturing process, and the light emitting characteristics of the device can be improved. Furthermore, this InGaN layer is particularly easy to crystallize and has good crystallinity when grown on the S-plane, which has a structure in which nitrogen atoms are hard to be desorbed, and the luminous efficiency can be improved. Note that a nitride semiconductor has a property of becoming n-type even if it is not doped due to nitrogen vacancies formed in the crystal. However, by doping donor impurities such as Si, Ge, and Se during crystal growth, It can be a preferred n-type. In order to make the nitride semiconductor p-type, Mg, Zn, C, Be, Ca, B in the crystal
Although it can be obtained by doping an acceptor impurity such as a, in order to obtain a p-layer having a high carrier concentration, after doping the acceptor impurity, annealing is performed at 400 ° C. or higher in an inert gas atmosphere such as nitrogen or argon. However, there is also a method of activation by electron beam irradiation or the like, and a method of activation by microwave irradiation, light irradiation or the like.

【0025】これら第1導電型半導体層、活性層、及び
第2導電型半導体層は、傾斜面に平行な面内に延在され
るが、このような傾斜面に平行な面内への形成は、傾斜
面が形成されているところで続けて結晶成長させれば容
易に行うことができる。第1導電型クラッド層はS面を
構成する結晶層と同じ材料で同じ導電型とすることがで
き、S面を構成する結晶層を形成した後、連続的に濃度
を調整しながら形成することもでき、また他の例とし
て、S面の構成する結晶層の一部が第1導電型半導体層
として機能する構造であっても良い。
The first conductive type semiconductor layer, the active layer, and the second conductive type semiconductor layer extend in a plane parallel to the inclined surface, and are formed in the plane parallel to the inclined surface. Can be easily performed if the crystal is continuously grown where the inclined surface is formed. The first conductivity type clad layer can be made of the same material and have the same conductivity type as the crystal layer forming the S-plane, and it should be formed while continuously adjusting the concentration after forming the crystal layer forming the S-plane. Alternatively, as another example, a structure in which a part of the crystal layer of the S-plane functions as the first conductivity type semiconductor layer may be used.

【0026】活性層を挟む第1導電型半導体層及び第2
導電型半導体層には電極が直接或いは間接的に接続され
る。本発明にかかる半導体レーザー素子においては、発
光する領域が前記活性層の傾斜した面内における一部領
域に設定されている。一部領域とは傾斜した面の面内方
向において全域に形成されているのではなく、一部の範
囲だけに形成された領域を示す。このような一部領域
は、傾斜面内の方向で1箇所に形成される構成であって
も良く、傾斜面内の方向で複数箇所に形成される構成で
あっても良い。一部領域は実質的に発光に寄与する領域
であり、次に説明するように電極を狭く形成して電流を
狭窄したり、或いは絶縁膜を利用して電流の集中を図る
ことが可能である。
First conductivity type semiconductor layer and second layer sandwiching the active layer
An electrode is directly or indirectly connected to the conductive type semiconductor layer. In the semiconductor laser device according to the present invention, the light emitting region is set to a partial region within the inclined surface of the active layer. The partial area does not mean that it is formed over the entire area in the in-plane direction of the inclined surface, but indicates an area that is formed only in a partial area. Such a partial region may be formed at one location in the direction of the inclined surface, or may be formed at a plurality of locations in the direction of the inclined surface. Part of the region is a region that substantially contributes to light emission, and it is possible to narrow the current by forming electrodes narrowly or to concentrate the current by using an insulating film as described below. .

【0027】このような一部領域の面内の方向の幅は、
当該半導体レーザー素子の発光波長のばらつきが約10
nm以下となる範囲に設定することが望ましい。このよう
に半導体レーザー素子の発光波長のばらつきを約10nm
以下となる範囲に前記幅を設定する理由としては、本件
発明者らが行った実験データによれば、半値幅が20nm
程度以内のスペクトラムを有する活性層が発振し易い事
実があり、その際、ピーク波長が電極ストライプ内で許
容されるピーク波長幅は程度としてその半値幅である1
0nm以内であることが推論できるからである。
The width in the in-plane direction of such a partial region is
The variation of the emission wavelength of the semiconductor laser device is about 10
It is desirable to set it within the range of nm or less. In this way, the variation of the emission wavelength of the semiconductor laser device is about 10 nm.
The reason for setting the width in the following range is that the half value width is 20 nm according to the experimental data conducted by the present inventors.
There is a fact that the active layer having a spectrum within the range is likely to oscillate, and in that case, the peak wavelength width in which the peak wavelength is allowed in the electrode stripe is the half-value width as a degree.
This is because it can be inferred that it is within 0 nm.

【0028】このような幅の設定は、経験則によれば、
窒化ガリウム系化合物半導体層においては、一部領域は
前記面内の方向でおよそ3μm以下の幅とされ、好まし
くは2μm以下の幅、より好ましくは1μm以下の幅に
設定される。即ち、前述の10nmの波長の分布を持ち得る
範囲は、本件発明者らが行った実験によると、典型的な
ピラミッドの底辺からの高さと、発光ピーク波長の関係
から、図14の様に示される。図14は横軸を底辺から
の長さ(μm)とし、縦軸をピーク波長(nm)とした特
性図である。底辺からの長さは斜面に沿った長さであ
り、高さに相当している。この図14によれば、ピーク
のずれが10nm程度とすると、底辺からの長さが比較的長
い位置すなわち底辺からある程度離れた位置で、高さの
幅は3μm程度となり、それ以下であれば半導体レーザ
ー素子の発光波長のばらつきが小さくなるという結果が
得られることになる。
According to an empirical rule, such setting of the width is as follows.
In the gallium nitride-based compound semiconductor layer, the partial region has a width of about 3 μm or less in the in-plane direction, preferably 2 μm or less, and more preferably 1 μm or less. That is, the range that can have the above-mentioned wavelength distribution of 10 nm is shown in FIG. 14 from the relationship between the height from the bottom of a typical pyramid and the emission peak wavelength according to the experiment conducted by the present inventors. Be done. FIG. 14 is a characteristic diagram in which the horizontal axis represents the length from the bottom (μm) and the vertical axis represents the peak wavelength (nm). The length from the bottom is the length along the slope and corresponds to the height. According to FIG. 14, if the peak shift is about 10 nm, the height width is about 3 μm at a position where the length from the bottom is relatively long, that is, at a position apart from the bottom to some extent. The result is that the variation in the emission wavelength of the laser element is reduced.

【0029】一部領域の構造として、活性層に電流を供
給する電極を傾斜面内の方向で所定の幅を有するように
形成することも可能であり、或いは活性層を挟む第1導
電型半導体層及び第2導電型半導体層の少なくとも一方
を傾斜面内の方向で所定の幅を有するように形成した
り、活性層を傾斜面内の方向で所定の幅を有するように
形成することも可能である。活性層に電流を供給する電
極の幅を狭くする方法としては、フォトリソグラフィー
によって電極層や第1及び第2導電型半導体層の幅を狭
くすることも可能であるが、電極層の幅自体を実効的に
狭くするために、電流の狭窄用に絶縁膜をストライプ状
に開口した部分に形成しても良い。
As a structure of a partial region, it is possible to form an electrode for supplying a current to the active layer so as to have a predetermined width in the direction of the inclined surface, or a semiconductor of the first conductivity type sandwiching the active layer. It is also possible to form at least one of the layer and the second conductivity type semiconductor layer so as to have a predetermined width in the direction of the inclined plane, or to form the active layer so as to have a predetermined width in the direction of the inclined plane. Is. As a method of narrowing the width of the electrode for supplying a current to the active layer, it is possible to narrow the width of the electrode layer or the first and second conductivity type semiconductor layers by photolithography. In order to effectively narrow the width, an insulating film may be formed in a stripe-shaped opening for narrowing the current.

【0030】ここで各電極はそれぞれの素子ごとに形成
されるものであるが、複数のレーザー素子の間でp電極
またはn電極の一方は共通化することもできる。接触抵
抗を下げるために、所要のコンタクト層を形成し、その
後で電極をコンタクト層上に形成しても良い。一般的に
各電極は多層の金属膜を蒸着などによって被着して形成
されるが、素子ごとに区分するためにフォトリソグラフ
ィーを用いてリフトオフなどにより微細加工することが
できる。各電極は選択結晶成長層や基板の一方の面に形
成することもでき、両側に電極を形成してより高密度で
電極を配線するようにすることもできる。また、独立し
て駆動される電極はそれぞれ同じ材料を微細加工して形
成したものであっても良いが、領域ごとに異なる材料の
電極材料を使用することも可能である。
Here, each electrode is formed for each element, but one of the p-electrode and the n-electrode can be shared between a plurality of laser elements. In order to reduce the contact resistance, a required contact layer may be formed and then an electrode may be formed on the contact layer. Generally, each electrode is formed by depositing a multi-layered metal film by vapor deposition or the like, but it can be finely processed by lift-off or the like using photolithography in order to divide each element. Each electrode may be formed on one surface of the selective crystal growth layer or the substrate, or electrodes may be formed on both sides to wire the electrodes at a higher density. Further, the electrodes that are independently driven may be formed by finely processing the same material, but it is also possible to use electrode materials of different materials for each region.

【0031】本発明の半導体レーザー素子としては、ス
トライプ状の結晶成長部の端面などに共振器が形成され
る。よく知られているように、共振器は結晶のへき開に
よって形成することができ、一例としてはストライプ状
の開口部の長手方向に実質的に垂直な面に共振面をへき
開などによって形成することができる。へき開によって
共振面を形成しない場合でもエッチング法などによって
共振面を形成しても良い。
In the semiconductor laser device of the present invention, a resonator is formed on the end face of the stripe-shaped crystal growth portion or the like. As is well known, a resonator can be formed by cleaving a crystal, and for example, a resonator plane can be formed by cleaving a plane substantially perpendicular to the longitudinal direction of a striped opening. it can. Even if the resonance surface is not formed by cleavage, the resonance surface may be formed by an etching method or the like.

【0032】また、本発明の半導体レーザー素子を複数
個配列させるように形成することで、表示装置を構成す
ることができる。このような半導体レーザー素子を複数
個配列させた表示装置においては、高密度に発光素子を
配置することができ、電極の共通化による製造の容易性
も向上する。また、単色の発光による表示装置に限ら
ず、多色の発光による表示装置を構成することも可能で
ある。
A display device can be constructed by forming a plurality of semiconductor laser elements of the present invention so as to be arranged. In a display device in which a plurality of such semiconductor laser elements are arranged, the light emitting elements can be arranged at a high density, and the easiness of manufacturing can be improved by sharing the electrodes. Further, it is not limited to a display device that emits light of a single color, and a display device that emits light of multiple colors can be configured.

【0033】以下、本発明を各実施形態を参照しながら
更に詳細に説明する。なお、本発明の半導体レーザー素
子は、その要旨を逸脱しない範囲で変形、変更などが可
能であり、本発明は以下の各実施形態に限定されるもの
ではない。
The present invention will be described in more detail below with reference to each embodiment. The semiconductor laser device of the present invention can be modified and changed without departing from the spirit of the invention, and the present invention is not limited to the following embodiments.

【0034】[第1の実施形態]図1は本実施形態の窒化
ガリウム系化合物半導体レーザー素子の要部断面図であ
る。基板主面をサファイア基板と下地成長層との積層体
である基体11上に、例えばシリコン酸化膜からなる選
択マスク12が形成される。基体11は、具体的にはそ
の主面をC面とするサファイア基板上に、例えばアンド
ープGaN層及びシリコンドープのGaN層を積層した
構造体である。バッファ層としてAlN層などを形成して
も良い。選択マスク12にはストライプ状に開口した開
口部13がレジストマスクの形成後フッ酸系のエッチン
グにより形成される。本実施形態においては、開口部1
3の長手方向は稜線を備えた結晶成長を図るために[1
−100]方向若しくは[11−20]方向とされる。
[First Embodiment] FIG. 1 is a cross-sectional view of essential parts of a gallium nitride-based compound semiconductor laser device of the present embodiment. A selective mask 12 made of, for example, a silicon oxide film is formed on a substrate 11 whose main surface is a laminated body of a sapphire substrate and a base growth layer. Specifically, the base 11 is a structure in which, for example, an undoped GaN layer and a silicon-doped GaN layer are stacked on a sapphire substrate whose main surface is the C surface. An AlN layer or the like may be formed as the buffer layer. An opening 13 having a stripe shape is formed in the selection mask 12 by hydrofluoric acid-based etching after forming a resist mask. In this embodiment, the opening 1
In order to achieve crystal growth with ridges in the longitudinal direction of 3 [1
-100] direction or [11-20] direction.

【0035】細長い帯状の開口部13からは、選択成長
により第1導電型半導体層としてシリコンドープのGa
N層14が形成される。本実施形態においてはシリコン
ドープのGaN層14は断面略三角形状とされ、細長い
帯状の開口部13から成長するために図示の断面に垂直
な方向を長手方向とする。この長手方向の図示しない両
端部にへき開若しくはエッチングによって共振面が形成
されてレーザー発振が可能となる。シリコンドープのG
aN層14では、断面略三角形状の斜辺により構成され
る面が、基板主面に対して傾斜した結晶面となる。シリ
コンドープのGaN層14の成長時においてその成長温
度は例えば980℃に設定される。
From the elongated strip-shaped opening 13, silicon-doped Ga is used as a first conductivity type semiconductor layer by selective growth.
The N layer 14 is formed. In this embodiment, the silicon-doped GaN layer 14 has a substantially triangular cross section, and since it grows from the elongated strip-shaped opening 13, the direction perpendicular to the illustrated cross section is the longitudinal direction. Resonance planes are formed by cleavage or etching at both ends (not shown) in the longitudinal direction, and laser oscillation becomes possible. Silicon-doped G
In the aN layer 14, the plane formed by the hypotenuse having a substantially triangular cross section serves as a crystal plane inclined with respect to the main surface of the substrate. During the growth of the silicon-doped GaN layer 14, its growth temperature is set to 980 ° C., for example.

【0036】シリコンドープのGaN層14上には、I
0.05Ga0.95N層15がガイド層として例え
ば膜厚10nmで形成され、そのIn0.05Ga
0.95N層15上には活性層としてIn0.2Ga
0.8N層16が例えば膜厚3nmで形成され、そのI
0.2Ga0.8N層16上にはガイド層としてIn
0. 05Ga0.95N層17が例えば膜厚10nmで
形成される。これらIn0. 05Ga0.95N層1
5、In0.2Ga0.8N層16、及びIn0.05
Ga0.95N層17は、断面略三角形状の頂点に当た
るシリコンドープのGaN層14の稜線を跨いで両側の
傾斜面に積層するように形成される。
On the silicon-doped GaN layer 14, I
n 0.05 Ga 0.95 N layer 15 is formed, for example, a thickness of 10nm as a guide layer, its an In 0.05 Ga
In 0.2 Ga as an active layer is formed on the 0.95 N layer 15.
The 0.8 N layer 16 is formed to have a film thickness of, for example, 3 nm.
On the n 0.2 Ga 0.8 N layer 16 as a guide layer, In
0. The 05 Ga 0.95 N layer 17 is formed with a film thickness of 10 nm, for example. These In 0. 05 Ga 0.95 N layer 1
5, In 0.2 Ga 0.8 N layer 16, and In 0.05
The Ga 0.95 N layer 17 is formed so as to be stacked on the inclined surfaces on both sides across the ridge line of the silicon-doped GaN layer 14 corresponding to the apex of the substantially triangular cross section.

【0037】ガイド層としてのIn0.05Ga
0.95N層17上には、第2導電型半導体層としてマ
グネシウムドープのGaN層18が形成される。このマ
グネシウムドープのGaN層18は第2導電型半導体層
として機能する層であり、p型化合物半導体層である。
このマグネシウムドープのGaN層18上にはシリコン
酸化膜などの絶縁膜21が形成される。この絶縁膜21
は断面三角形状の半導体層を被覆するように形成され、
この絶縁膜21の傾斜面上の一部を開口して開口部20
が形成される。この開口部20は水平方向に延長されて
おり、当該開口部20の存在する高さの部分の半導体層
を臨ませる。開口部20の斜面上の幅は例えば1〜3μ
m程度に細く設定される。
In 0.05 Ga as a guide layer
A magnesium-doped GaN layer 18 is formed as a second conductivity type semiconductor layer on the 0.95 N layer 17. The magnesium-doped GaN layer 18 is a layer functioning as a second conductivity type semiconductor layer and is a p-type compound semiconductor layer.
An insulating film 21 such as a silicon oxide film is formed on the magnesium-doped GaN layer 18. This insulating film 21
Is formed so as to cover the semiconductor layer having a triangular cross section,
An opening 20 is formed by opening a part of the insulating film 21 on the inclined surface.
Is formed. The opening 20 is extended in the horizontal direction and faces the semiconductor layer at the height where the opening 20 exists. The width on the slope of the opening 20 is, for example, 1 to 3 μm.
It is set as thin as about m.

【0038】開口部20が形成された領域にはp側電極
層19が形成される。p側電極層19は例えばNi/P
t/AuまたはNi(Pd)/Pt/Auの積層構造か
らなる。このp側電極層19は全面に形成した後、エッ
チングやリフトオフなどの手法によって細い帯状のパタ
ーンに形成される。この傾斜面に部分的に形成されたp
側電極層19は、上述のように例えば1〜3μm程度に
細く開口した開口部20を介してマグネシウムドープの
GaN層18の界面に被着され、断面三角形状の半導体
層の所定の高さの部分に集中的に電流を供給し、発光す
べき領域を斜面の幅方向で限定された一部領域とさせ
る。
A p-side electrode layer 19 is formed in the region where the opening 20 is formed. The p-side electrode layer 19 is, for example, Ni / P
It has a laminated structure of t / Au or Ni (Pd) / Pt / Au. After the p-side electrode layer 19 is formed on the entire surface, it is formed into a thin strip-shaped pattern by a method such as etching or lift-off. P partially formed on this inclined surface
The side electrode layer 19 is deposited on the interface of the magnesium-doped GaN layer 18 through the opening 20 that is thinly opened to, for example, about 1 to 3 μm as described above, and has a predetermined height of the semiconductor layer having a triangular cross section. An electric current is concentratedly supplied to the portion to make the region to emit light a partial region limited in the width direction of the slope.

【0039】断面三角形状の半導体層の傍らには、選択
マスク12と絶縁膜21が開口してn側電極層22が形
成される。このn側電極層22は例えばTi/Al/P
t/Au電極構造を有し、第1導電型半導体層であるシ
リコンドープのGaN層14に基体11を介して電気的
に接続される。
Next to the semiconductor layer having a triangular cross section, the n-side electrode layer 22 is formed by opening the selection mask 12 and the insulating film 21. The n-side electrode layer 22 is made of, for example, Ti / Al / P.
It has a t / Au electrode structure and is electrically connected to the silicon-doped GaN layer 14, which is the first conductivity type semiconductor layer, via the substrate 11.

【0040】図2は本実施形態の半導体レーザー素子に
おける一部領域を概念的に示す模式図である。水平方向
を長手方向とするように三角柱形状の半導体層28が配
され、垂直に立ち上がる両端面25、25がレーザーの
共振面とされる。傾斜面26の高さ方向の中途には、発
光領域となる一部領域27が形成される。すなわち、本
実施形態の半導体レーザー素子では、傾斜面26の全域
の幅Rではなく、部分的な幅Wに亘って一部領域27
が形成される。このため一部領域27で発生する光は、
波長のばらつきが抑えられたものとなり、共振面で共振
させた場合に半値幅の細い再現性に優れたレーザー素子
が得られることになる。傾斜面26の全域の幅Rは、例
えば5μmから50μm程度の範囲内のサイズとされ
る。
FIG. 2 is a schematic view conceptually showing a partial region in the semiconductor laser device of this embodiment. A semiconductor layer 28 having a triangular prism shape is arranged so that the horizontal direction is the longitudinal direction, and both end faces 25, 25 rising vertically serve as the laser resonance plane. A partial region 27 serving as a light emitting region is formed in the middle of the inclined surface 26 in the height direction. That is, in the semiconductor laser device according to the present embodiment, the partial region 27 is provided over the partial width W 1 instead of the entire region width R of the inclined surface 26.
Is formed. Therefore, the light generated in the partial area 27 is
The variation in wavelength is suppressed, and a laser element having a narrow half width and excellent reproducibility can be obtained when resonating on the resonance surface. The width R of the entire area of the inclined surface 26 is within a range of, for example, about 5 μm to 50 μm.

【0041】ここで図3乃至図8を参照しながら、本実
施形態にかかる半導体レーザー素子の製造方法について
説明する。先ず、図3に示すように、サファイア基板と
下地成長層の積層体である基体31上に、シリコン酸化
膜からなる選択マスク32が形成される。基体31は、
例示的にはその主面をC面とするサファイア基板上に、
例えばアンドープGaN層及びシリコンドープのGaN
層を積層した構造体である。選択マスク32には水平方
向を長手方向とするストライプ状に開口した開口部33
が形成される。この水平方向は例えば[1−100]方
向若しくは[11−20]方向である。
Here, a method of manufacturing the semiconductor laser device according to the present embodiment will be described with reference to FIGS. First, as shown in FIG. 3, a selective mask 32 made of a silicon oxide film is formed on a substrate 31 which is a laminated body of a sapphire substrate and a base growth layer. The base 31 is
For example, on a sapphire substrate whose main surface is the C surface,
For example, undoped GaN layer and silicon-doped GaN
It is a structure in which layers are laminated. The selection mask 32 has openings 33 formed in stripes with the horizontal direction as the longitudinal direction.
Is formed. This horizontal direction is, for example, the [1-100] direction or the [11-20] direction.

【0042】次に、図4及び図5に示すように、細長い
帯状の開口部33を選択マスク32に形成した選択成長
により第1導電型半導体層として機能するシリコンドー
プのGaN層34が形成される。図5は図4のV−V線
断面図に該当し、同じ工程にかかる工程断面図である。
この選択成長によって断面略三角形状のシリコンドープ
のGaN層34が形成される。該GaN層34の稜線の
両側に形成される傾斜面は例えばS面若しくは{11−
22}面であり、選択成長時に安定して形成される結晶
面である。
Next, as shown in FIGS. 4 and 5, a silicon-doped GaN layer 34 functioning as a first conductivity type semiconductor layer is formed by selective growth in which an elongated strip-shaped opening 33 is formed in the selection mask 32. It FIG. 5 corresponds to the cross-sectional view taken along the line VV of FIG. 4 and is a process cross-sectional view of the same process.
By this selective growth, a silicon-doped GaN layer 34 having a substantially triangular cross section is formed. The inclined surfaces formed on both sides of the ridge of the GaN layer 34 are, for example, S-plane or {11-
22} plane, which is a crystal plane that is stably formed during selective growth.

【0043】断面略三角形状のシリコンドープのGaN
層34の形成後、図6に示すように、ガイド層となるI
0.05Ga0.95N層35が例えば膜厚10nm
で形成され、そのIn0.05Ga0.95N層35上
には活性層としてIn0.2Ga0.8N層36が例え
ば膜厚3nmで形成され、そのIn0.2Ga0.8
層36上にはガイド層としてIn0.05Ga0.95
N層37が例えば膜厚10nmで形成される。ガイド層
としてのIn0.05Ga0.95N層37上には、第
2導電型半導体層としてマグネシウムドープのGaN層
38が形成される。これらのIn0.05Ga0.95
N層35、In0.2Ga0.8N層36、In
0.05Ga0.95N層37、マグネシウムドープの
GaN層38はそれぞれ薄膜であって積層されることか
ら、マグネシウムドープのGaN層38のS面などの傾
斜面を反映し、稜線の両側には傾斜面がそれぞれ形成さ
れて構成される。
Silicon-doped GaN having a substantially triangular cross section
After forming the layer 34, as shown in FIG.
The n 0.05 Ga 0.95 N layer 35 has a film thickness of 10 nm, for example.
In is formed, the on In 0.05 Ga 0.95 N layer 35 is formed by the In 0.2 Ga 0.8 N layer 36 as an active layer thickness, for example 3 nm, the In 0.2 Ga 0. 8 N
On 0.05 Ga 0.95 as a guide layer on the layer 36
The N layer 37 is formed to have a film thickness of 10 nm, for example. A magnesium-doped GaN layer 38 is formed as a second conductivity type semiconductor layer on the In 0.05 Ga 0.95 N layer 37 as a guide layer. These In 0.05 Ga 0.95
N layer 35, In 0.2 Ga 0.8 N layer 36, In
Since the 0.05 Ga 0.95 N layer 37 and the magnesium-doped GaN layer 38 are thin films and are laminated, they reflect inclined surfaces such as the S-plane of the magnesium-doped GaN layer 38, and both sides of the ridge line are reflected. Is formed by forming inclined surfaces, respectively.

【0044】これら半導体層を積層した後、図7に示す
ように、全面にシリコン酸化膜やシリコン窒化膜の如き
絶縁膜39を被覆させる。この絶縁膜39はフォトリソ
グラフィ等を用いてその斜面における一部を開口するよ
うに微細加工され、その微細加工によって開口部40が
形成される。この開口部40の底部ではマグネシウムド
ープのGaN層38の表面がストライプ状に露出する。
この開口部40の幅は、およそ3μm以下の幅とされる
が、好ましくは2μm以下の幅、より好ましくは1μm
以下の幅に設定される。
After stacking these semiconductor layers, as shown in FIG. 7, the entire surface is covered with an insulating film 39 such as a silicon oxide film or a silicon nitride film. The insulating film 39 is finely processed by photolithography or the like so as to open a part of the slope, and the opening 40 is formed by the fine processing. At the bottom of the opening 40, the surface of the magnesium-doped GaN layer 38 is exposed in stripes.
The width of the opening 40 is about 3 μm or less, preferably 2 μm or less, more preferably 1 μm.
It is set to the following width.

【0045】次に、図8に示すように、p側電極層41
を開口部40を形成した領域に形成する。このp側電極
層41は例えばNi/Pt/AuまたはNi(Pd)/
Pt/Auの積層構造からなる。以下、図示を省略する
が、n側電極層を形成し、へき開等を利用して結晶面に
略垂直な端面に共振面を形成する。n側電極層、共振面
の形成工程は前後しても良い。所要の電流を流すこと
で、ストライプ状に細く形成されたp側電極層41から
電流が供給され、そのp側電極層41を反映して傾斜し
た結晶面の狭い領域でのみ発光が生ずる。
Next, as shown in FIG. 8, the p-side electrode layer 41 is formed.
Are formed in the region where the opening 40 is formed. The p-side electrode layer 41 is made of, for example, Ni / Pt / Au or Ni (Pd) /
It has a laminated structure of Pt / Au. Although not shown in the drawings, an n-side electrode layer is formed below, and a cleavage plane or the like is used to form a resonance plane on an end face substantially perpendicular to the crystal plane. The steps of forming the n-side electrode layer and the resonance surface may be repeated. By flowing a required current, a current is supplied from the p-side electrode layer 41 formed in a stripe shape, and light emission occurs only in a narrow region of the crystal plane that is tilted to reflect the p-side electrode layer 41.

【0046】このような製法においては、絶縁膜39に
形成された幅の狭い開口部40が電流狭窄部となって機
能するため、発光波長のばらつきを抑えてレーザー素子
を形成することができ、発光波長の安定した半導体レー
ザー素子を再現性良く製造することが可能である。
In such a manufacturing method, since the narrow opening 40 formed in the insulating film 39 functions as a current constriction portion, it is possible to form a laser element while suppressing variations in emission wavelength. It is possible to manufacture a semiconductor laser device having a stable emission wavelength with good reproducibility.

【0047】なお、本実施形態においては、発光にかか
る領域を傾斜面内の方向で制限するための一部領域の形
成のためにフォトリソグラフィで開口部40を形成し、
p側電極層41を狭い幅で形成するものとして説明した
が、絶縁膜39の膜厚を厚くして、アスペクト比の高い
開口部を形成し、その開口部の段差によるリフトオフに
よってp側電極層41を狭い幅で形成することも可能で
ある。また、本実施形態では水平方向においては電極が
連続するように説明したが、水平方向において電極若し
くは活性層が断続的に存在する構造などを有していても
良い。
In the present embodiment, the opening 40 is formed by photolithography in order to form a partial region for limiting the light emission region in the direction of the inclined plane.
Although the p-side electrode layer 41 is described as being formed with a narrow width, the thickness of the insulating film 39 is increased to form an opening having a high aspect ratio, and the p-side electrode layer is lifted off due to a step in the opening. It is also possible to form 41 with a narrow width. Further, in the present embodiment, the electrode is described as being continuous in the horizontal direction, but it may have a structure in which the electrode or the active layer is intermittently present in the horizontal direction.

【0048】[第2の実施形態]図9に第2の実施形態
の半導体レーザー素子の素子構造の断面図を示す。本実
施形態は、傾斜面内に2つのp側電極層を形成した例で
あり、発光波長を複数に制御できる素子構造を有してい
る。
[Second Embodiment] FIG. 9 is a sectional view showing the device structure of a semiconductor laser device according to the second embodiment. The present embodiment is an example in which two p-side electrode layers are formed in the inclined surface, and has an element structure capable of controlling a plurality of emission wavelengths.

【0049】基板主面をサファイア基板と下地成長層と
の積層体である基体51上に、例えばシリコン酸化膜か
らなる選択マスク52が形成される。基体51は、具体
的にはその主面をC面とするサファイア基板上に、例え
ばアンドープGaN層及びシリコンドープのGaN層を
積層した構造体である。バッファ層としてAlN層などを
形成しても良い。選択マスク52にはストライプ状に開
口した開口部53がレジストマスクの形成後フッ酸系の
エッチングにより形成される。本実施形態においても、
前述の実施形態と同様に、開口部53の長手方向は稜線
を備えた結晶成長を得るために[1−100]方向若し
くは[11−20]方向とされる。
A selective mask 52 made of, for example, a silicon oxide film is formed on a base body 51, which is a laminated body of a sapphire substrate and a base growth layer, whose main surface is a substrate. Specifically, the base 51 is a structure in which, for example, an undoped GaN layer and a silicon-doped GaN layer are stacked on a sapphire substrate whose main surface is the C surface. An AlN layer or the like may be formed as the buffer layer. In the selection mask 52, a striped opening 53 is formed by hydrofluoric acid etching after forming a resist mask. Also in this embodiment,
Similar to the above-described embodiment, the longitudinal direction of the opening 53 is the [1-100] direction or the [11-20] direction in order to obtain the crystal growth having the ridge.

【0050】細長い帯状の開口部53からは、選択成長
により第1導電型半導体層としてシリコンドープのGa
N層54が形成される。本実施形態においては、前述の
実施形態と同様に、シリコンドープのGaN層54は断
面略三角形状とされ、細長い帯状の開口部53から成長
するために図示の断面に垂直な方向を長手方向とする。
この長手方向の図示しない両端部にへき開若しくはエッ
チングによって共振面が形成されてレーザー発振が可能
となる。シリコンドープのGaN層54では、断面略三
角形状の斜辺により構成される面が、基板主面に対して
傾斜した結晶面となる。シリコンドープのGaN層54
の成長時においてその成長温度は例えば980℃に設定
される。
From the elongated strip-shaped opening 53, silicon-doped Ga is used as a first conductivity type semiconductor layer by selective growth.
The N layer 54 is formed. In this embodiment, as in the above-described embodiments, the silicon-doped GaN layer 54 has a substantially triangular cross section, and in order to grow from the elongated strip-shaped opening 53, the direction perpendicular to the illustrated cross section is the longitudinal direction. To do.
Resonance planes are formed by cleavage or etching at both ends (not shown) in the longitudinal direction, and laser oscillation becomes possible. In the silicon-doped GaN layer 54, the plane formed by the hypotenuse having a substantially triangular cross section serves as a crystal plane inclined with respect to the main surface of the substrate. Silicon-doped GaN layer 54
The growth temperature is set to 980 ° C., for example.

【0051】シリコンドープのGaN層54上には、I
0.05Ga0.95N層55がガイド層として例え
ば膜厚10nmで形成され、そのIn0.05Ga
0.95N層55上には活性層としてIn0.2Ga
0.8N層56が例えば膜厚3nmで形成され、そのI
0.2Ga0.8N層56上にはガイド層としてIn
0. 05Ga0.95N層57が例えば膜厚10nmで
形成される。これらIn0. 05Ga0.95N層5
5、In0.2Ga0.8N層56、及びIn0.05
Ga0.95N層57は、断面略三角形状の頂点に当た
るシリコンドープのGaN層54の稜線を跨いで両側の
傾斜面に積層するように形成される。
On the silicon-doped GaN layer 54, I
n 0.05 Ga 0.95 N layer 55 is formed, for example, a thickness of 10nm as a guide layer, its an In 0.05 Ga
In 0.2 Ga as an active layer is formed on the 0.95 N layer 55.
The 0.8 N layer 56 is formed to have a film thickness of, for example, 3 nm.
On the n 0.2 Ga 0.8 N layer 56 as a guide layer In
0. The 05 Ga 0.95 N layer 57 is formed to have a film thickness of 10 nm, for example. These In 0. 05 Ga 0.95 N layer 5
5, In 0.2 Ga 0.8 N layer 56, and In 0.05
The Ga 0.95 N layer 57 is formed so as to be laminated on the inclined surfaces on both sides across the ridge of the silicon-doped GaN layer 54 corresponding to the apex of the substantially triangular cross section.

【0052】ガイド層としてのIn0.05Ga
0.95N層57上には、第2導電型半導体層としてマ
グネシウムドープのGaN層58が形成される。このマ
グネシウムドープのGaN層58は第2導電型半導体層
として機能する層であり、p型化合物半導体層である。
このマグネシウムドープのGaN層58上にはシリコン
酸化膜などの絶縁膜61が形成される。この絶縁膜61
は断面三角形状の半導体層を被覆するように形成され
る。この絶縁膜61の傾斜面上の2箇所を開口して開口
部66、67が形成される。この開口部66、67は水
平方向にそれぞれ延長されており、半導体層を当該開口
部66、67の部分で臨ませる。開口部66、67の斜
面上の幅は例えば1〜3μm程度に細く設定される。
In 0.05 Ga as a guide layer
A magnesium-doped GaN layer 58 is formed on the 0.95 N layer 57 as a second conductivity type semiconductor layer. The magnesium-doped GaN layer 58 is a layer functioning as a second conductivity type semiconductor layer and is a p-type compound semiconductor layer.
An insulating film 61 such as a silicon oxide film is formed on the magnesium-doped GaN layer 58. This insulating film 61
Is formed so as to cover the semiconductor layer having a triangular cross section. Openings 66 and 67 are formed by opening two locations on the inclined surface of the insulating film 61. The openings 66 and 67 are extended in the horizontal direction, respectively, and the semiconductor layer is exposed at the openings 66 and 67. The width of the openings 66, 67 on the slope is set to be thin, for example, about 1 to 3 μm.

【0053】開口部66、67を形成した領域にはp側
電極層64、65が形成される。p側電極層64、65
は例えばNi/Pt/AuまたはNi(Pd)/Pt/
Auの積層構造からなる。これらp側電極層64、65
は全面に形成した後、エッチングやリフトオフなどの手
法によって細い帯状のパターンに形成される。この傾斜
面に部分的に形成されたp側電極層64、65は、上述
のように例えば1〜3μm程度に細く開口した開口部6
6、67を介してマグネシウムドープのGaN層58の
界面に被着され、断面三角形状の半導体層の所定の高さ
の部分に集中的に電流を供給し、発光すべき領域を斜面
の幅方向で限定された一部領域68、69とさせる。p
側電極層64、65は同じ積層構造の膜をフォトリソグ
ラフィー技術によってパターニングすることで形成で
き、異なる構造、材質の電極層を順次形成し微細加工す
るようにしても良い。
P-side electrode layers 64 and 65 are formed in the regions where the openings 66 and 67 are formed. p-side electrode layers 64, 65
Is, for example, Ni / Pt / Au or Ni (Pd) / Pt /
It has a laminated structure of Au. These p-side electrode layers 64, 65
After being formed on the entire surface, it is formed into a thin strip-shaped pattern by a technique such as etching or lift-off. The p-side electrode layers 64 and 65 partially formed on the inclined surface have the openings 6 that are thinly opened to, for example, about 1 to 3 μm as described above.
6 and 67 are applied to the interface of the magnesium-doped GaN layer 58, and a current is concentratedly supplied to a predetermined height portion of the semiconductor layer having a triangular cross section, and the region to emit light is formed in the width direction of the slope. The partial areas 68 and 69 are defined by. p
The side electrode layers 64 and 65 can be formed by patterning films having the same laminated structure by a photolithography technique, and electrode layers having different structures and materials may be sequentially formed and finely processed.

【0054】断面三角形状の半導体層の傍らには、選択
マスク52と絶縁膜61を開口した開口部63内にn側
電極層62が形成される。このn側電極層62は例えば
Ti/Al/Pt/Au電極構造を有し、第1導電型半
導体層であるシリコンドープのGaN層54に基体51
を介して電気的に接続される。
An n-side electrode layer 62 is formed in the opening 63 that opens the selection mask 52 and the insulating film 61 beside the semiconductor layer having a triangular cross section. The n-side electrode layer 62 has, for example, a Ti / Al / Pt / Au electrode structure, and the base 51 is formed on the silicon-doped GaN layer 54 that is the first conductivity type semiconductor layer.
Electrically connected via.

【0055】このような図9に示す構造の本実施形態の
半導体レーザー素子では、基板主面に対して傾斜した結
晶面内に2つの電極層64、65が形成され、一般に傾
斜した面内においては発光波長が頂点に近くなるほど長
波長側にずれることから、p側電極層64に対応した一
部領域68とp側電極層65に対応した一部領域69で
は、発光波長が異なることになり、2波長の発光が同一
素子内で可能となる。また、絶縁膜61に形成された幅
の狭い開口部66、67が電流狭窄部となって機能する
ため、それぞれ発光波長のばらつきを抑えてレーザー素
子を形成することができ、発光波長の安定した半導体レ
ーザー素子を再現性良く製造することができる。
In the semiconductor laser device of this embodiment having the structure shown in FIG. 9, two electrode layers 64 and 65 are formed in the crystal plane inclined with respect to the principal surface of the substrate, and generally in the inclined plane. Is shifted to the longer wavelength side as the emission wavelength is closer to the apex, so that the emission wavelength is different between the partial region 68 corresponding to the p-side electrode layer 64 and the partial region 69 corresponding to the p-side electrode layer 65. Light emission of two wavelengths is possible within the same device. In addition, since the narrow openings 66 and 67 formed in the insulating film 61 function as current confinement portions, it is possible to form the laser element while suppressing variations in the emission wavelength, and stabilize the emission wavelength. A semiconductor laser device can be manufactured with good reproducibility.

【0056】[第3の実施形態]図10に第3の実施形
態の半導体レーザー素子の素子構造の断面図を示す。本
実施形態は、稜線を挟んで対向する2つの傾斜面にそれ
ぞれp側電極層を形成した例である。
[Third Embodiment] FIG. 10 is a sectional view showing the device structure of a semiconductor laser device according to the third embodiment. The present embodiment is an example in which a p-side electrode layer is formed on each of two inclined surfaces facing each other with a ridge line in between.

【0057】基板主面をサファイア基板と下地成長層と
の積層体である基体71上に、例えばシリコン酸化膜か
らなる選択マスク72が形成される。基体71は、その
主面をC面とするサファイア基板上に、例えばアンドー
プGaN層及びシリコンドープのGaN層を積層した構
造体である。バッファ層としてAlN層などを形成しても
良い。選択マスク72にはストライプ状に開口した開口
部73がレジストマスクの形成後フッ酸系のエッチング
により形成される。本実施形態においても、前述の実施
形態と同様に、開口部73の長手方向は稜線を備えた結
晶成長を得るために例えば[1−100]方向若しくは
[11−20]方向とされる。
A selective mask 72 made of, for example, a silicon oxide film is formed on a base body 71, which is a laminated body of a sapphire substrate and an underlying growth layer, whose main surface is a substrate. The base 71 is a structure in which, for example, an undoped GaN layer and a silicon-doped GaN layer are stacked on a sapphire substrate whose main surface is the C surface. An AlN layer or the like may be formed as the buffer layer. An opening 73 having a stripe shape is formed in the selection mask 72 by hydrofluoric acid etching after forming a resist mask. Also in the present embodiment, the longitudinal direction of the opening 73 is, for example, the [1-100] direction or the [11-20] direction in order to obtain the crystal growth having the ridge line, as in the above-described embodiments.

【0058】細長い帯状の開口部73からは、選択成長
により第1導電型半導体層としてシリコンドープのGa
N層74が形成される。本実施形態においても前述の実
施形態と同様に、シリコンドープのGaN層74は断面
略三角形状とされ、細長い帯状の開口部73から成長す
ることから、図示の断面に垂直な方向を長手方向とす
る。この長手方向の図示しない両端部にへき開若しくは
エッチングによって共振面が形成されてレーザー発振が
可能となる。シリコンドープのGaN層74では、断面
略三角形状の斜辺により構成される面が、基板主面に対
して傾斜した結晶面となる。シリコンドープのGaN層
74の成長時においてその成長温度は例えば980℃に
設定される。
From the elongated strip-shaped opening 73, silicon-doped Ga is used as a first conductivity type semiconductor layer by selective growth.
The N layer 74 is formed. In this embodiment as well, as in the above-described embodiments, the silicon-doped GaN layer 74 has a substantially triangular cross section and grows from the elongated strip-shaped opening 73. Therefore, the direction perpendicular to the illustrated cross section is the longitudinal direction. To do. Resonance planes are formed by cleavage or etching at both ends (not shown) in the longitudinal direction, and laser oscillation becomes possible. In the silicon-doped GaN layer 74, the plane formed by the hypotenuse having a substantially triangular cross section serves as a crystal plane inclined with respect to the main surface of the substrate. During the growth of the silicon-doped GaN layer 74, its growth temperature is set to 980 ° C., for example.

【0059】シリコンドープのGaN層74上には、I
0.05Ga0.95N層75がガイド層として例え
ば膜厚10nmで形成され、そのIn0.05Ga
0.95N層75上には活性層としてIn0.2Ga
0.8N層76が例えば膜厚3nmで形成され、そのI
0.2Ga0.8N層76上にはガイド層としてIn
0. 05Ga0.95N層77が例えば膜厚10nmで
形成される。これらIn0. 05Ga0.95N層7
5、In0.2Ga0.8N層76、及びIn0.05
Ga0.95N層77は、断面略三角形状の頂点に当た
るシリコンドープのGaN層74の稜線を跨いで両側の
傾斜面にそれぞれ積層するように形成される。
On the silicon-doped GaN layer 74, I
n 0.05 Ga 0.95 N layer 75 is formed, for example, a thickness of 10nm as a guide layer, its an In 0.05 Ga
In 0.2 Ga as an active layer is formed on the 0.95 N layer 75.
The 0.8 N layer 76 is formed to have a film thickness of, for example, 3 nm.
On the n 0.2 Ga 0.8 N layer 76 as a guide layer In
0. The 05 Ga 0.95 N layer 77 is formed with a film thickness of 10 nm, for example. These In 0. 05 Ga 0.95 N layer 7
5, In 0.2 Ga 0.8 N layer 76, and In 0.05
The Ga 0.95 N layer 77 is formed so as to be stacked on the inclined surfaces on both sides across the ridge of the silicon-doped GaN layer 74 corresponding to the apex of the substantially triangular cross section.

【0060】ガイド層としてのIn0.05Ga
0.95N層77上には、第2導電型半導体層としてマ
グネシウムドープのGaN層78が形成される。このマ
グネシウムドープのGaN層78は第2導電型半導体層
として機能する層であり、p型化合物半導体層である。
このマグネシウムドープのGaN層78上にはシリコン
酸化膜などの絶縁膜81が形成される。この絶縁膜81
は断面三角形状の半導体層を被覆するように形成され
る。
In 0.05 Ga as a guide layer
A magnesium-doped GaN layer 78 is formed as a second conductivity type semiconductor layer on the 0.95 N layer 77. The magnesium-doped GaN layer 78 functions as a second conductivity type semiconductor layer and is a p-type compound semiconductor layer.
An insulating film 81 such as a silicon oxide film is formed on the magnesium-doped GaN layer 78. This insulating film 81
Is formed so as to cover the semiconductor layer having a triangular cross section.

【0061】この絶縁膜81の傾斜面上の一部を開口し
て開口部86、87が対向する両傾斜面に形成される。
これら開口部86、87は水平方向に延長されており、
当該開口部86、87の存在する高さの部分の半導体層
を臨ませる。開口部86、87の斜面上の幅は例えば1
〜3μm程度に細く設定される。
A part of the insulating film 81 on the inclined surface is opened, and openings 86 and 87 are formed on both opposed inclined surfaces.
These openings 86 and 87 are extended horizontally,
The semiconductor layer at the height where the openings 86 and 87 exist is exposed. The width on the slope of the openings 86, 87 is, for example, 1
The thickness is set to about 3 μm.

【0062】開口部86、87を形成した領域にはp側
電極層84、85が形成される。p側電極層84、85
は例えばNi/Pt/AuまたはNi(Pd)/Pt/
Auの積層構造からなる。これらp側電極層84、85
は全面に形成した後、エッチングやリフトオフなどの手
法によって細い帯状のパターンに形成される。この傾斜
面に部分的に形成されたp側電極層84、85は、上述
のように例えば1〜3μm程度に細く開口した開口部8
6、87を介してマグネシウムドープのGaN層78の
界面に被着され、断面三角形状の半導体層の所定の高さ
の部分に集中的に電流を供給し、発光すべき領域を斜面
の幅方向で限定された一部領域89、88とさせる。p
側電極層84、85は同じ積層構造の膜をフォトリソグ
ラフィー技術によってパターニングすることで形成で
き、異なる構造、材質の電極層を順次形成し微細加工す
るようにしても良い。
P-side electrode layers 84 and 85 are formed in the regions where the openings 86 and 87 are formed. p-side electrode layers 84, 85
Is, for example, Ni / Pt / Au or Ni (Pd) / Pt /
It has a laminated structure of Au. These p-side electrode layers 84, 85
After being formed on the entire surface, it is formed into a thin strip-shaped pattern by a technique such as etching or lift-off. The p-side electrode layers 84 and 85 partially formed on the inclined surface have the openings 8 that are thinly opened to, for example, about 1 to 3 μm as described above.
6 and 87 are applied to the interface of the magnesium-doped GaN layer 78, and the current is concentratedly supplied to a predetermined height portion of the semiconductor layer having a triangular cross section, and the region to emit light is formed in the width direction of the slope. The partial regions 89 and 88 are defined by. p
The side electrode layers 84 and 85 can be formed by patterning films having the same laminated structure by a photolithography technique, and electrode layers having different structures and materials may be sequentially formed and finely processed.

【0063】断面三角形状の半導体層の傍らには、選択
マスク72と絶縁膜81を開口した開口部83内にn側
電極層82が形成される。このn側電極層82は例えば
Ti/Al/Pt/Au電極構造を有し、第1導電型半
導体層であるシリコンドープのGaN層74に基体71
を介して電気的に接続される。
Next to the semiconductor layer having a triangular cross section, an n-side electrode layer 82 is formed in an opening 83 that opens the selection mask 72 and the insulating film 81. The n-side electrode layer 82 has, for example, a Ti / Al / Pt / Au electrode structure, and the base 71 is formed on the silicon-doped GaN layer 74 which is the first conductivity type semiconductor layer.
Electrically connected via.

【0064】図10に示す構造の本実施形態の半導体レ
ーザー素子では、基板主面に対して傾斜し稜線の両側に
設けられる2つの結晶面内それぞれにp側電極層84、
85が形成され、例えばp側電極層84、85をフォト
リソグラフィ等を用いて形成する場合に、電極間の距離
をとることができ、微細加工をする際に有利である。ま
た、絶縁膜81に形成された幅の狭い開口部86、87
が電流狭窄部となって機能するため、それぞれ発光波長
のばらつきを抑えてレーザー素子を形成することがで
き、発光波長の安定した半導体レーザー素子を再現性良
く製造することができる。
In the semiconductor laser device of the present embodiment having the structure shown in FIG. 10, the p-side electrode layer 84 is formed in each of the two crystal planes that are inclined with respect to the principal surface of the substrate and are provided on both sides of the ridge.
85 is formed, for example, when the p-side electrode layers 84 and 85 are formed by using photolithography or the like, the distance between the electrodes can be set, which is advantageous in fine processing. In addition, the narrow openings 86, 87 formed in the insulating film 81.
Function as a current constriction portion, so that the laser element can be formed while suppressing variations in the emission wavelength, and a semiconductor laser element having a stable emission wavelength can be manufactured with good reproducibility.

【0065】なお、開口部86、87の高さを一方が高
く他方が低くなるように変えることで、発光波長を複数
に制御できる素子構造を有している。また、稜線を挟ん
で傾斜する結晶面の両側に2個ずつのように複数個形成
することも可能である。
By changing the heights of the openings 86 and 87 so that one is high and the other is low, an element structure capable of controlling a plurality of emission wavelengths is provided. It is also possible to form a plurality of pieces, such as two pieces on each side of the crystal plane inclined with the ridge line in between.

【0066】[第4の実施形態]図11に第4の実施形
態の半導体レーザー素子の素子構造の断面図を示す。本
実施形態は、稜線を挟んで対向する2つの傾斜面にそれ
ぞれマグネシウムドープのGaN層を形成した例であ
る。
[Fourth Embodiment] FIG. 11 is a sectional view showing the device structure of a semiconductor laser device according to the fourth embodiment. The present embodiment is an example in which a magnesium-doped GaN layer is formed on each of two inclined surfaces facing each other with a ridge line in between.

【0067】基板主面をサファイア基板と下地成長層と
の積層体である基体91上に、例えばシリコン酸化膜か
らなる選択マスク92が形成される。基体91は、その
主面をC面とするサファイア基板上に、例えばアンドー
プGaN層及びシリコンドープのGaN層を積層した構
造体である。バッファ層としてAlN層などを形成しても
良い。選択マスク92にはストライプ状に開口した開口
部93がレジストマスクの形成後フッ酸系のエッチング
により形成される。本実施形態においても、前述の実施
形態と同様に、開口部93の長手方向は稜線を備えた結
晶成長を得るために例えば[1−100]方向若しくは
[11−20]方向とされる。
A selective mask 92 made of, for example, a silicon oxide film is formed on a base body 91 whose main surface is a laminated body of a sapphire substrate and a base growth layer. The base 91 is a structure in which, for example, an undoped GaN layer and a silicon-doped GaN layer are stacked on a sapphire substrate whose main surface is the C surface. An AlN layer or the like may be formed as the buffer layer. An opening 93 having a stripe shape is formed in the selection mask 92 by hydrofluoric acid etching after forming a resist mask. Also in the present embodiment, the longitudinal direction of the opening 93 is, for example, the [1-100] direction or the [11-20] direction in order to obtain the crystal growth having the ridge line, as in the above-described embodiments.

【0068】細長い帯状の開口部93からは、選択成長
により第1導電型半導体層としてシリコンドープのGa
N層94が形成される。本実施形態においても前述の実
施形態と同様に、シリコンドープのGaN層94は断面
略三角形状とされ、細長い帯状の開口部93から成長す
ることから、図示の断面に垂直な方向を長手方向とす
る。この長手方向の図示しない両端部にへき開若しくは
エッチングによって共振面が形成されてレーザー発振が
可能となる。シリコンドープのGaN層94では、断面
略三角形状の斜辺により構成される面が、基板主面に対
して傾斜した結晶面となる。シリコンドープのGaN層
94の成長時においてその成長温度は例えば980℃に
設定される。
From the elongated strip-shaped opening 93, silicon-doped Ga is formed as a first conductivity type semiconductor layer by selective growth.
The N layer 94 is formed. Also in this embodiment, as in the above-described embodiments, the silicon-doped GaN layer 94 has a substantially triangular cross section and grows from the elongated strip-shaped opening 93. Therefore, the direction perpendicular to the illustrated cross section is the longitudinal direction. To do. Resonance planes are formed by cleavage or etching at both ends (not shown) in the longitudinal direction, and laser oscillation becomes possible. In the silicon-doped GaN layer 94, the plane formed by the hypotenuse having a substantially triangular cross section serves as a crystal plane that is inclined with respect to the main surface of the substrate. During the growth of the silicon-doped GaN layer 94, its growth temperature is set to 980 ° C., for example.

【0069】シリコンドープのGaN層94上には、I
0.05Ga0.95N層95がガイド層として例え
ば膜厚10nmで形成され、そのIn0.05Ga
0.95N層95上には活性層としてIn0.2Ga
0.8N層96が例えば膜厚3nmで形成され、そのI
0.2Ga0.8N層96上にはガイド層としてIn
0. 05Ga0.95N層97が例えば膜厚10nmで
形成される。これらIn0. 05Ga0.95N層9
5、In0.2Ga0.8N層96、及びIn0.05
Ga0.95N層97は、断面略三角形状の頂点に当た
るシリコンドープのGaN層94の稜線を跨いで両側の
傾斜面にそれぞれ積層するように形成される。
On the silicon-doped GaN layer 94, I
n 0.05 Ga 0.95 N layer 95 is formed, for example, a thickness of 10nm as a guide layer, its an In 0.05 Ga
In 0.2 Ga as an active layer is formed on the 0.95 N layer 95.
The 0.8 N layer 96 is formed to have a film thickness of 3 nm, for example.
On the n 0.2 Ga 0.8 N layer 96 as a guide layer, In
0. The 05 Ga 0.95 N layer 97 is formed with a film thickness of 10 nm, for example. These In 0. 05 Ga 0.95 N layer 9
5, In 0.2 Ga 0.8 N layer 96, and In 0.05
The Ga 0.95 N layer 97 is formed so as to be stacked on the inclined surfaces on both sides across the ridge line of the silicon-doped GaN layer 94 corresponding to the apex of the substantially triangular cross section.

【0070】ガイド層としてのIn0.05Ga
0.95N層97上には、第2導電型半導体層としてマ
グネシウムドープのGaN層98が形成されるが、本実
施形態においては、傾斜面の全域ではなく一部だけを被
覆するようにマグネシウムドープのGaN層98が形成
される。In0.05Ga0.95N層97上のマグネ
シウムドープのGaN層98が形成されていない領域に
は、シリコン酸化膜などの絶縁膜99が形成される。こ
の絶縁膜99は断面三角形状の半導体層をマグネシウム
ドープのGaN層98以外の部分で被覆するように形成
される。ここでマグネシウムドープのGaN層98の斜
面上の幅は例えば1〜3μm程度に細く設定され、例え
ばマグネシウムドープのGaN層98はエッチングなど
により細い帯状のパターンにされる。
In 0.05 Ga as a guide layer
A magnesium-doped GaN layer 98 is formed as a second conductivity type semiconductor layer on the 0.95 N layer 97. In the present embodiment, the magnesium-doped GaN layer 98 is formed so as to cover only a part of the inclined surface instead of the whole area. A doped GaN layer 98 is formed. An insulating film 99 such as a silicon oxide film is formed in a region of the In 0.05 Ga 0.95 N layer 97 where the magnesium-doped GaN layer 98 is not formed. This insulating film 99 is formed so as to cover the semiconductor layer having a triangular cross section with a portion other than the magnesium-doped GaN layer 98. Here, the width on the slope of the magnesium-doped GaN layer 98 is set to be thin, for example, about 1 to 3 μm, and the magnesium-doped GaN layer 98 is formed into a thin strip pattern by etching or the like.

【0071】マグネシウムドープのGaN層98と絶縁
膜99の上にはp側電極層100が形成される。p側電
極層100は例えばNi/Pt/AuまたはNi(P
d)/Pt/Auの積層構造からなる。このp側電極層
100は全面に形成した後、エッチングやリフトオフな
どの手法によって少なくとも前記マグネシウムドープの
GaN層98と電気的に接続するように形成される。マ
グネシウムドープのGaN層98は、上述のように例え
ば1〜3μm程度に既に細く帯状に形成されていること
から、p側電極層100は比較的に広い領域に形成する
ことができる。
A p-side electrode layer 100 is formed on the magnesium-doped GaN layer 98 and the insulating film 99. The p-side electrode layer 100 is made of, for example, Ni / Pt / Au or Ni (P
d) / Pt / Au laminated structure. After the p-side electrode layer 100 is formed on the entire surface, it is formed so as to be electrically connected to at least the magnesium-doped GaN layer 98 by a method such as etching or lift-off. Since the magnesium-doped GaN layer 98 is already formed in a thin strip shape with a thickness of, for example, about 1 to 3 μm as described above, the p-side electrode layer 100 can be formed in a relatively wide area.

【0072】断面三角形状の半導体層の傍らには、選択
マスク92と絶縁膜104を開口した開口部103内に
n側電極層102が形成される。このn側電極層102
は例えばTi/Al/Pt/Au電極構造を有し、第1
導電型半導体層であるシリコンドープのGaN層94に
基体91を介して電気的に接続される。
Next to the semiconductor layer having a triangular cross section, the n-side electrode layer 102 is formed in the opening 103 that opens the selection mask 92 and the insulating film 104. This n-side electrode layer 102
Has a Ti / Al / Pt / Au electrode structure, for example,
It is electrically connected to a silicon-doped GaN layer 94, which is a conductive semiconductor layer, via a base 91.

【0073】図11に示す構造の本実施形態の半導体レ
ーザー素子では、基板主面に対して傾斜し稜線の両側に
設けられる2つの結晶面内それぞれに細い線幅のマグネ
シウムドープのGaN層98が形成され、そのマグネシ
ウムドープのGaN層98の周囲を絶縁膜99が埋める
ように形成されていることから、p側電極層100を比
較的広い領域に形成しても確実に発光すべき一部領域を
形成することができ、またフォトリソグラフィ等を用い
てp側電極層100を形成する際には微細加工が容易と
なる。また、絶縁膜99に挟まれて形成された幅の狭い
マグネシウムドープのGaN層98が電流狭窄部となっ
て機能するため、それぞれ発光波長のばらつきを抑えて
レーザー素子を形成することができ、発光波長の安定し
た半導体レーザー素子を再現性良く製造することができ
る。
In the semiconductor laser device of the present embodiment having the structure shown in FIG. 11, the magnesium-doped GaN layer 98 having a narrow line width is formed in each of two crystal planes which are inclined with respect to the main surface of the substrate and are provided on both sides of the ridge. Since the insulating film 99 is formed so as to fill the periphery of the magnesium-doped GaN layer 98, even if the p-side electrode layer 100 is formed in a relatively wide region, it is a partial region that should emit light reliably. Can be formed, and when the p-side electrode layer 100 is formed by photolithography or the like, fine processing becomes easy. In addition, since the narrow magnesium-doped GaN layer 98 sandwiched between the insulating films 99 functions as a current constriction portion, it is possible to form a laser element while suppressing variations in emission wavelengths, respectively. A semiconductor laser device having a stable wavelength can be manufactured with good reproducibility.

【0074】なお、本実施形態では、マグネシウムドー
プのGaN層98を稜線の両側傾斜面に形成している
が、片側傾斜面に形成することも可能である。また、各
傾斜面内で複数のマグネシウムドープのGaN層98を
形成するように構成することも可能である。
In the present embodiment, the magnesium-doped GaN layer 98 is formed on both sides of the ridge, but it may be formed on one side. It is also possible to form a plurality of magnesium-doped GaN layers 98 in each inclined plane.

【0075】[第5の実施形態]図12に第5の実施形
態の半導体レーザー素子の素子構造の断面図を示す。本
実施形態は、稜線を挟んで対向する2つの傾斜面にそれ
ぞれ細い線幅の活性層を形成した例である。
[Fifth Embodiment] FIG. 12 is a sectional view showing the device structure of a semiconductor laser device according to the fifth embodiment. This embodiment is an example in which an active layer having a narrow line width is formed on each of two inclined surfaces facing each other with a ridge line in between.

【0076】基板主面をサファイア基板と下地成長層と
の積層体である基体111上に、例えばシリコン酸化膜
からなる選択マスク112が形成される。基体111
は、その主面をC面とするサファイア基板上に、例えば
アンドープGaN層及びシリコンドープのGaN層を積
層した構造体である。バッファ層としてAlN層などを形
成しても良い。選択マスク112にはストライプ状に開
口した開口部113がレジストマスクの形成後フッ酸系
のエッチングにより形成される。本実施形態において
も、前述の実施形態と同様に、開口部113の長手方向
は稜線を備えた結晶成長を得るために例えば[1−10
0]方向若しくは[11−20]方向とされる。
A selective mask 112 made of, for example, a silicon oxide film is formed on a substrate 111, which is a laminated body of a sapphire substrate and a base growth layer, having a main surface of the substrate. Base 111
Is a structure in which, for example, an undoped GaN layer and a silicon-doped GaN layer are stacked on a sapphire substrate whose main surface is the C plane. An AlN layer or the like may be formed as the buffer layer. In the selection mask 112, a striped opening 113 is formed by hydrofluoric acid etching after forming a resist mask. Also in the present embodiment, as in the above-described embodiments, in order to obtain the crystal growth with the ridge line in the longitudinal direction of the opening 113, for example, [1-10
0] direction or [11-20] direction.

【0077】細長い帯状の開口部113からは、選択成
長により第1導電型半導体層としてシリコンドープのG
aN層114が形成される。本実施形態においても前述
の実施形態と同様に、シリコンドープのGaN層114
は断面略三角形状とされ、細長い帯状の開口部113か
ら成長することから、断面に垂直な方向を長手方向とす
る。この長手方向の図示しない両端部にへき開若しくは
エッチングによって共振面が形成されてレーザー発振が
可能となる。シリコンドープのGaN層114では、断
面略三角形状の斜辺により構成される面が、基板主面に
対して傾斜した結晶面となる。シリコンドープのGaN
層114の成長時においてその成長温度は例えば980
℃に設定される。
From the elongated strip-shaped opening 113, silicon-doped G is formed as a first conductivity type semiconductor layer by selective growth.
The aN layer 114 is formed. Also in this embodiment, as in the above-described embodiments, the silicon-doped GaN layer 114 is used.
Has a substantially triangular cross section and grows from the elongated strip-shaped opening 113, so the direction perpendicular to the cross section is the longitudinal direction. Resonance planes are formed by cleavage or etching at both ends (not shown) in the longitudinal direction, and laser oscillation becomes possible. In the silicon-doped GaN layer 114, the plane formed by the hypotenuse having a substantially triangular cross section serves as a crystal plane that is inclined with respect to the main surface of the substrate. Silicon-doped GaN
When the layer 114 is grown, its growth temperature is, for example, 980.
Set to ° C.

【0078】シリコンドープのGaN層114上には、
In0.05Ga0.95N層115がガイド層として
例えば膜厚10nmで形成され、そのIn0.05Ga
0. 95N層115上には活性層としてIn0.2Ga
0.8N層116が例えば膜厚3nmで形成される。本
実施形態においてはIn0.2Ga0.8N層116が
細い帯状のパターンに形成され、その上側及び下側の領
域はアンドープGaN層の如き導電性の低い低導電層1
17が形成される。低導電層117の代わりに絶縁層を
形成することも可能である。
On the silicon-doped GaN layer 114,
In 0.05 Ga 0.95 N layer 115 is formed, for example, a thickness of 10nm as a guide layer, its an In 0.05 Ga
0. In 0.2 Ga as an active layer on the 95 N layer 115.
The 0.8 N layer 116 is formed to have a film thickness of 3 nm, for example. In the present embodiment, the In 0.2 Ga 0.8 N layer 116 is formed in a thin strip-shaped pattern, and the upper and lower regions thereof are low-conductivity low-conductive layers 1 such as an undoped GaN layer.
17 is formed. It is also possible to form an insulating layer instead of the low conductive layer 117.

【0079】低導電層117及びIn0.2Ga0.8
N層116上にはガイド層としてIn0.05Ga
0.95N層118が例えば膜厚10nmで形成され
る。このIn0.05Ga0.95N層118上には、
第2導電型半導体層としてマグネシウムドープのGaN
層119が形成され、マグネシウムドープのGaN層1
19上にはp側電極層120が形成される。p側電極層
120は例えばNi/Pt/AuまたはNi(Pd)/
Pt/Auの積層構造からなる。活性層となるIn
.2Ga0.8N層116が、上述のように既に細く帯
状に形成されていることから、p側電極層120は比較
的広い領域に形成することができる。
Low-conductivity layer 117 and In 0.2 Ga 0.8
In 0.05 Ga is formed as a guide layer on the N layer 116.
The 0.95 N layer 118 is formed to have a film thickness of 10 nm, for example. On the In 0.05 Ga 0.95 N layer 118,
Magnesium-doped GaN as the second conductivity type semiconductor layer
The layer 119 is formed and the magnesium-doped GaN layer 1 is formed.
A p-side electrode layer 120 is formed on 19. The p-side electrode layer 120 is, for example, Ni / Pt / Au or Ni (Pd) /
It has a laminated structure of Pt / Au. In 0 to be the active layer
. Since the 2 Ga 0.8 N layer 116 is already formed in a thin strip shape as described above, the p-side electrode layer 120 can be formed in a relatively wide area.

【0080】断面三角形状の半導体層の傍らには、選択
マスク112と絶縁膜124を開口した開口部123内
にn側電極層122が形成される。このn側電極層12
2は例えばTi/Al/Pt/Au電極構造を有し、第
1導電型半導体層であるシリコンドープのGaN層11
4に基体111を介して電気的に接続される。
Next to the semiconductor layer having a triangular cross section, an n-side electrode layer 122 is formed in an opening 123 that opens the selection mask 112 and the insulating film 124. This n-side electrode layer 12
2 has, for example, a Ti / Al / Pt / Au electrode structure, and is a silicon-doped GaN layer 11 which is a first conductivity type semiconductor layer.
4 is electrically connected via the base 111.

【0081】図12に示す構造の本実施形態の半導体レ
ーザー素子では、基板主面に対して傾斜し稜線の両側に
設けられる2つの結晶面内それぞれに細い線幅の活性層
であるIn0.2Ga0.8N層116が形成され、p
側電極層120を比較的広い領域に形成しても確実に発
光すべき一部領域を形成することができ、またフォトリ
ソグラフィ等を用いてp側電極層120を形成する際
に、容易に微細加工することができる。また、低導電層
117に挟まれて形成された幅の狭いIn0.2Ga
0.8N層116が活性層となって機能するため、それ
ぞれ発光波長のばらつきを抑えてレーザー素子を形成す
ることができ、発光波長の安定した半導体レーザー素子
を再現性良く製造することができる。
In the semiconductor laser device of the present embodiment having the structure shown in FIG. 12, the active layer of In.sub.0, which is a thin line width, is formed in each of two crystal planes which are inclined with respect to the main surface of the substrate and are provided on both sides of the ridge . 2 Ga 0.8 N layer 116 is formed and p
Even if the side electrode layer 120 is formed in a relatively wide area, it is possible to surely form a partial region that should emit light, and it is possible to easily form a fine region when forming the p-side electrode layer 120 using photolithography or the like. It can be processed. In addition, In 0.2 Ga having a narrow width formed by being sandwiched between the low-conductivity layers 117.
Since the 0.8 N layer 116 functions as an active layer, a laser element can be formed while suppressing variations in emission wavelength, and a semiconductor laser element having a stable emission wavelength can be manufactured with good reproducibility. .

【0082】なお、本実施形態では、In0.2Ga
0.8N層116を稜線の両側傾斜面に形成している
が、片側傾斜面に形成することも可能である。また、各
傾斜面内で複数個のIn0.2Ga0.8N層116を
形成するように構成することも可能である。
In the present embodiment, In 0.2 Ga is used.
Although the 0.8 N layer 116 is formed on both sides of the ridge, it may be formed on one side. It is also possible to form a plurality of In 0.2 Ga 0.8 N layers 116 in each inclined plane.

【0083】[第6の実施形態]図13は本実施形態の窒
化ガリウム系化合物半導体レーザー素子の要部断面図で
ある。基板主面をサファイア基板と下地成長層との積層
体である基体131上に、例えばシリコン酸化膜からな
る選択マスク132が形成される。基体131は、具体
的にはその主面をC面とするサファイア基板上に、例え
ばアンドープGaN層及びシリコンドープのGaN層を
積層した構造体である。バッファ層としてAlN層などを
形成しても良い。選択マスク132にはストライプ状に
開口した開口部133がレジストマスクの形成後フッ酸
系のエッチングにより形成される。本実施形態において
は、開口部133の長手方向は稜線を備えた結晶成長を
図るために[1−100]方向若しくは[11−20]
方向とされる。
[Sixth Embodiment] FIG. 13 is a cross-sectional view of essential parts of a gallium nitride-based compound semiconductor laser device of the present embodiment. A selective mask 132 made of, for example, a silicon oxide film is formed on a base 131, which is a laminated body of a sapphire substrate and a base growth layer, whose main surface is a substrate. Specifically, the base 131 is a structure in which, for example, an undoped GaN layer and a silicon-doped GaN layer are stacked on a sapphire substrate whose main surface is the C surface. An AlN layer or the like may be formed as the buffer layer. An opening 133 having a stripe shape is formed in the selection mask 132 by hydrofluoric acid etching after forming a resist mask. In the present embodiment, the longitudinal direction of the opening 133 is in the [1-100] direction or [11-20] direction in order to achieve crystal growth with ridges.
Direction.

【0084】細長い帯状の開口部133からは、選択成
長により第1導電型半導体層としてシリコンドープのG
aN層134が形成される。本実施形態においてはシリ
コンドープのGaN層134は断面略台形形状とされ、
細長い帯状の開口部133から成長するために図示の断
面に垂直な方向を長手方向とする。断面略台形形状のシ
リコンドープのGaN層134は平らな上面が例えばC
面であり、両側の傾斜面が例えばS面とされる。この長
手方向の図示しない両端部にへき開若しくはエッチング
によって共振面が形成されてレーザー発振が可能とな
る。シリコンドープのGaN層134では、断面略台形
形状の斜辺により構成される面が、基板主面に対して傾
斜した結晶面となる。シリコンドープのGaN層134
の成長時においてその成長温度は例えば980℃に設定
される。
From the elongated strip-shaped opening 133, silicon-doped G is formed as a first conductivity type semiconductor layer by selective growth.
The aN layer 134 is formed. In this embodiment, the silicon-doped GaN layer 134 has a substantially trapezoidal cross section,
In order to grow from the elongated strip-shaped opening 133, the direction perpendicular to the illustrated cross section is the longitudinal direction. The silicon-doped GaN layer 134 having a substantially trapezoidal cross section has a flat upper surface of, for example, C
The inclined surfaces on both sides are, for example, S surfaces. Resonance planes are formed by cleavage or etching at both ends (not shown) in the longitudinal direction, and laser oscillation becomes possible. In the silicon-doped GaN layer 134, the plane formed by the hypotenuse having a substantially trapezoidal cross section is a crystal plane inclined with respect to the main surface of the substrate. Silicon-doped GaN layer 134
The growth temperature is set to 980 ° C., for example.

【0085】シリコンドープのGaN層134上には、
In0.05Ga0.95N層135がガイド層として
例えば膜厚10nmで形成され、そのIn0.05Ga
0. 95N層135上には活性層としてIn0.2Ga
0.8N層136が例えば膜厚3nmで形成され、その
In0.2Ga0.8N層136上にはガイド層として
In0.05Ga0.95N層137が例えば膜厚10
nmで形成される。これらIn0.05Ga0.95
層135、In0.2Ga0.8N層136、及びIn
0.05Ga0.95N層137は、断面略台形形状の
頂点に当たるシリコンドープのGaN層134の両側の
傾斜面及び基板主面に平行な上面に積層するように形成
される。
On the silicon-doped GaN layer 134,
In 0.05 Ga 0.95 N layer 135 is formed, for example, a thickness of 10nm as a guide layer, its an In 0.05 Ga
0. In 0.2 Ga as an active layer on the 95 N layer 135.
The 0.8 N layer 136 is formed to have a film thickness of 3 nm, for example, and the In 0.05 Ga 0.95 N layer 137 as a guide layer is formed on the In 0.2 Ga 0.8 N layer 136 to have a film thickness of 10 nm, for example.
nm. These In 0.05 Ga 0.95 N
Layer 135, In 0.2 Ga 0.8 N layer 136, and In
The 0.05 Ga 0.95 N layer 137 is formed so as to be stacked on the inclined surfaces on both sides of the silicon-doped GaN layer 134 which is the apex of the substantially trapezoidal cross section and the upper surface parallel to the main surface of the substrate.

【0086】ガイド層としてのIn0.05Ga
0.95N層137上には、第2導電型半導体層として
マグネシウムドープのGaN層138が形成される。こ
のマグネシウムドープのGaN層138は第2導電型半
導体層として機能する層であり、p型化合物半導体層で
ある。このマグネシウムドープのGaN層138上には
シリコン酸化膜などの絶縁膜139が形成される。この
絶縁膜139は断面台形形状の半導体層を被覆するよう
に形成され、この絶縁膜139の傾斜面上の一部を開口
して開口部140が形成される。この開口部140は水
平方向に延長されており、当該開口部140の存在する
高さの部分の半導体層を臨ませる。開口部140の斜面
上の幅は例えば1〜3μm程度に細く設定される。
In 0.05 Ga as a guide layer
A magnesium-doped GaN layer 138 is formed as a second conductivity type semiconductor layer on the 0.95 N layer 137. The magnesium-doped GaN layer 138 is a layer functioning as a second conductivity type semiconductor layer and is a p-type compound semiconductor layer. An insulating film 139 such as a silicon oxide film is formed on the magnesium-doped GaN layer 138. The insulating film 139 is formed so as to cover the semiconductor layer having a trapezoidal cross section, and an opening 140 is formed by opening a part on the inclined surface of the insulating film 139. The opening 140 extends in the horizontal direction, and faces the semiconductor layer at the height where the opening 140 exists. The width of the opening 140 on the slope is set to be thin, for example, about 1 to 3 μm.

【0087】開口部140が形成された領域にはp側電
極層141が形成される。p側電極層141は例えばN
i/Pt/AuまたはNi(Pd)/Pt/Auの積層
構造からなる。このp側電極層141は全面に形成した
後、エッチングやリフトオフなどの手法によって細い帯
状のパターンに形成される。この傾斜面に部分的に形成
されたp側電極層141は、上述のように例えば1〜3
μm程度に細く開口した開口部140を介してマグネシ
ウムドープのGaN層138の界面に被着され、断面台
形形状の半導体層の所定の高さの部分に集中的に電流を
供給し、発光すべき領域を斜面の幅方向で限定された一
部領域とさせる。
A p-side electrode layer 141 is formed in the region where the opening 140 is formed. The p-side electrode layer 141 is, for example, N
It has a laminated structure of i / Pt / Au or Ni (Pd) / Pt / Au. After the p-side electrode layer 141 is formed on the entire surface, it is formed into a thin strip pattern by a method such as etching or lift-off. The p-side electrode layer 141 partially formed on this inclined surface is, for example, 1 to 3 as described above.
It should be deposited on the interface of the magnesium-doped GaN layer 138 through an opening 140 that is thinly opened to about μm, and should supply current intensively to a predetermined height portion of a semiconductor layer having a trapezoidal cross section and emit light. The region is a partial region limited in the width direction of the slope.

【0088】断面台形形状の半導体層の傍らには、選択
マスク132と絶縁膜139が開口してn側電極層14
2が形成される。このn側電極層142は例えばTi/
Al/Pt/Au電極構造を有し、第1導電型半導体層
であるシリコンドープのGaN層134に基体131を
介して電気的に接続される。
Next to the semiconductor layer having a trapezoidal cross section, a selection mask 132 and an insulating film 139 are opened, and the n-side electrode layer 14 is formed.
2 is formed. The n-side electrode layer 142 is formed of, for example, Ti /
It has an Al / Pt / Au electrode structure and is electrically connected to the silicon-doped GaN layer 134 that is the first conductivity type semiconductor layer through the base 131.

【0089】このような半導体レーザー素子において
は、絶縁膜139に形成された幅の狭い開口部140が
電流狭窄部となって機能するため、発光波長のばらつき
を抑えてレーザー素子を形成することができ、発光波長
の安定した半導体レーザー素子を再現性良く製造するこ
とが可能である。なお、p側電極層141は他方の傾斜
面にも追加して形成することも可能であり、当該断面台
形形状の各傾斜面に複数本の電極層を配設することも可
能である。これらの実施例において電極の部分は部分的
に熱活性化する(マスクを形成してマスク開口のみ活性
化)や、ストライプ部分以外の部分で水素のイオン注入
を行い、ストライプのみ電流を流すなどして、電流注入
部分を形成することもできる。
In such a semiconductor laser device, since the narrow opening 140 formed in the insulating film 139 functions as a current constriction part, it is possible to form a laser device while suppressing variations in emission wavelength. Therefore, it is possible to manufacture a semiconductor laser device having a stable emission wavelength with good reproducibility. Note that the p-side electrode layer 141 can be additionally formed on the other inclined surface, and a plurality of electrode layers can be provided on each inclined surface having the trapezoidal cross section. In these examples, the electrode portion is partially thermally activated (a mask is formed and only the mask opening is activated), or hydrogen ions are implanted in a portion other than the stripe portion so that a current flows only in the stripe. As a result, the current injection portion can be formed.

【0090】[0090]

【発明の効果】本発明の半導体レーザー素子によれば、
基板主面に対して傾斜した結晶面において幅の狭い電極
層、半導体層、活性層等が一部領域となって機能するた
め、それぞれ発光波長のばらつきを抑えてレーザー素子
を形成することができ、発光波長の安定した半導体レー
ザー素子を再現性良く製造することができることにな
る。また、本発明の半導体レーザー素子によれば、基板
主面に対して傾斜した結晶面を発光に利用するため、結
晶転位を抑えながら電流密度を高くすることができ、輝
度の高い半導体レーザー素子を製造することができる。
According to the semiconductor laser device of the present invention,
Since the narrow electrode layer, semiconductor layer, active layer, etc. function as a partial region in the crystal plane tilted with respect to the main surface of the substrate, it is possible to form a laser element while suppressing variations in emission wavelength. Therefore, a semiconductor laser device having a stable emission wavelength can be manufactured with good reproducibility. Further, according to the semiconductor laser device of the present invention, since the crystal plane tilted with respect to the main surface of the substrate is used for light emission, it is possible to increase the current density while suppressing crystal dislocations, and to provide a semiconductor laser device with high brightness. It can be manufactured.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態の半導体レーザー素子
の素子構造を示す断面図である。
FIG. 1 is a sectional view showing a device structure of a semiconductor laser device according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態の半導体レーザー素子
の一部領域を説明するための模式図である。
FIG. 2 is a schematic diagram for explaining a partial region of the semiconductor laser device according to the first embodiment of the present invention.

【図3】本発明の第1の実施形態の半導体レーザー素子
の製造方法における工程斜視断面図であって、開口部の
形成工程までの工程斜視断面図である。
FIG. 3 is a process perspective sectional view in the method for manufacturing a semiconductor laser device according to the first embodiment of the present invention, which is a process perspective sectional view up to a process of forming an opening.

【図4】本発明の第1の実施形態の半導体レーザー素子
の製造方法における工程斜視断面図であって、シリコン
ドープのGaN層の形成工程までの工程斜視断面図であ
る。
FIG. 4 is a perspective cross-sectional view of steps in the method for manufacturing a semiconductor laser device according to the first embodiment of the present invention, which is a perspective perspective view of steps up to the step of forming a silicon-doped GaN layer.

【図5】本発明の第1の実施形態の半導体レーザー素子
の製造方法における工程斜視断面図であって、図4のV
−V線断面図であって且つシリコンドープのGaN層の
形成工程までの工程斜視断面図である。
FIG. 5 is a process perspective sectional view in the method for manufacturing a semiconductor laser device according to the first embodiment of the present invention, showing V of FIG.
FIG. 6 is a cross-sectional view taken along the line −V and is a process perspective cross-sectional view up to the process of forming a silicon-doped GaN layer.

【図6】本発明の第1の実施形態の半導体レーザー素子
の製造方法における工程斜視断面図であって、マグネシ
ウムドープのGaN層の形成工程までの工程斜視断面図
である。
FIG. 6 is a process perspective sectional view in the method for manufacturing a semiconductor laser device according to the first embodiment of the present invention, which is a process perspective sectional view up to the process of forming a magnesium-doped GaN layer.

【図7】本発明の第1の実施形態の半導体レーザー素子
の製造方法における工程斜視断面図であって、開口部の
形成工程までの工程斜視断面図である。
FIG. 7 is a process perspective sectional view in the method for manufacturing a semiconductor laser device according to the first embodiment of the present invention, which is a process perspective sectional view up to a process of forming an opening.

【図8】本発明の第1の実施形態の半導体レーザー素子
の製造方法における工程斜視断面図であって、p側電極
層の形成工程までの工程斜視断面図である。
FIG. 8 is a process perspective sectional view in the method for manufacturing a semiconductor laser device according to the first embodiment of the present invention, which is a process perspective sectional view up to the process of forming a p-side electrode layer.

【図9】本発明の第2の実施形態の半導体レーザー素子
の素子構造を示す断面図である。
FIG. 9 is a sectional view showing an element structure of a semiconductor laser element according to a second embodiment of the present invention.

【図10】本発明の第3の実施形態の半導体レーザー素
子の素子構造を示す断面図である。
FIG. 10 is a sectional view showing a device structure of a semiconductor laser device according to a third embodiment of the present invention.

【図11】本発明の第4の実施形態の半導体レーザー素
子の素子構造を示す断面図である。
FIG. 11 is a sectional view showing an element structure of a semiconductor laser element according to a fourth embodiment of the present invention.

【図12】本発明の第5の実施形態の半導体レーザー素
子の素子構造を示す断面図である。
FIG. 12 is a sectional view showing an element structure of a semiconductor laser element according to a fifth embodiment of the present invention.

【図13】本発明の第6の実施形態の半導体レーザー素
子の素子構造を示す断面図である。
FIG. 13 is a sectional view showing an element structure of a semiconductor laser element according to a sixth embodiment of the present invention.

【図14】本発明にかかる半導体レーザー素子の波長と
底辺からの長さの関係を示す特性図である。
FIG. 14 is a characteristic diagram showing the relationship between the wavelength and the length from the bottom of the semiconductor laser device according to the present invention.

【符号の説明】[Explanation of symbols]

11、31、51、71、91、111、131 基体 12、32、52、72、92、112、132 選択
マスク 13、33、53、73、93、113、133 開口
部 14、34、54、74、94、114、134 シリ
コンドープのGaN層 15、35、55、75、95、115、135 In
0.05Ga0.95N層 16、36、56、76、96、116、136 I
0.2Ga0.8N層 17、37、57、77、97、118、137 I
0.05Ga0.95N層 18、38、58、78、98、119、138 マグ
ネシウムドープのGaN層 19、41、64、65、84、85、100、12
0、141 p側電極層 22、42、62、82、102、122、142 n
側電極層
11, 31, 51, 71, 91, 111, 131 Bases 12, 32, 52, 72, 92, 112, 132 Selection masks 13, 33, 53, 73, 93, 113, 133 Openings 14, 34, 54, 74, 94, 114, 134 Silicon-doped GaN layers 15, 35, 55, 75, 95, 115, 135 In
0.05 Ga 0.95 N layer 16, 36, 56, 76, 96, 116, 136 I
n 0.2 Ga 0.8 N layer 17, 37, 57, 77, 97, 118, 137 I
n 0.05 Ga 0.95 N layer 18, 38, 58, 78, 98, 119, 138 Magnesium-doped GaN layer 19, 41, 64, 65, 84, 85, 100, 12
0, 141 p-side electrode layers 22, 42, 62, 82, 102, 122, 142 n
Side electrode layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 琵琶 剛志 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 大畑 豊治 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 5F045 AA02 AA04 AA05 AB17 AC08 AC09 AC12 AD10 AF02 AF03 AF04 AF05 AF06 AF09 BB02 BB03 BB12 BB16 CA12 DA61 DB02 5F073 AA04 AA11 AA55 AA61 AB05 AB06 BA09 CA07 CB05 CB06 DA05 DA23 EA29    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Takeshi Biwa             6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni             -Inside the corporation (72) Inventor Toyoji Ohata             6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni             -Inside the corporation F term (reference) 5F045 AA02 AA04 AA05 AB17 AC08                       AC09 AC12 AD10 AF02 AF03                       AF04 AF05 AF06 AF09 BB02                       BB03 BB12 BB16 CA12 DA61                       DB02                 5F073 AA04 AA11 AA55 AA61 AB05                       AB06 BA09 CA07 CB05 CB06                       DA05 DA23 EA29

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 基板主面に対して傾斜した結晶面に沿っ
て延長される活性層を第1導電型半導体層と第2導電型
半導体層で挟む構造を有し、前記結晶面に略垂直な端面
が共振面とされ、発光する領域が前記活性層の傾斜した
面内における一部領域であることを特徴とする半導体レ
ーザー素子。
1. A structure having an active layer extending along a crystal plane inclined with respect to a main surface of a substrate, sandwiched by a first conductive type semiconductor layer and a second conductive type semiconductor layer, and substantially perpendicular to the crystal plane. Is a resonance surface, and the light emitting region is a partial region within the inclined surface of the active layer.
【請求項2】 前記基板主面に対して傾斜した結晶面は
基板からの選択成長により形成されることを特徴とする
請求項1記載の半導体レーザー素子。
2. The semiconductor laser device according to claim 1, wherein the crystal plane inclined with respect to the main surface of the substrate is formed by selective growth from the substrate.
【請求項3】 前記一部領域の前記面内の方向の幅は当
該半導体レーザー素子の発光波長のばらつきが約10nm
以下となる範囲に設定されることを特徴とする請求項1
記載の半導体レーザー素子。
3. The width of the partial region in the in-plane direction has a variation in the emission wavelength of the semiconductor laser device of about 10 nm.
2. The range is set as follows:
The semiconductor laser device described.
【請求項4】 前記一部領域は前記面内の方向でおよそ
3μm以下の幅とされることを特徴とする請求項1記載
の半導体レーザー素子。
4. The semiconductor laser device according to claim 1, wherein the partial region has a width of about 3 μm or less in the in-plane direction.
【請求項5】 前記一部領域は前記活性層に電流を供給
する電極を傾斜面内の方向で所定の幅を有するように形
成することで構成されることを特徴とする請求項1記載
の半導体レーザー素子。
5. The partial region is formed by forming an electrode for supplying a current to the active layer so as to have a predetermined width in a direction within an inclined plane. Semiconductor laser device.
【請求項6】 前記電極は絶縁膜をストライプ状に開口
した部分に形成されることを特徴とする請求項5記載の
半導体レーザー素子。
6. The semiconductor laser device according to claim 5, wherein the electrode is formed in a portion where an insulating film is opened in a stripe shape.
【請求項7】 前記一部領域は前記活性層を挟む前記第
1導電型半導体層及び前記第2導電型半導体層の少なく
とも一方を傾斜面内の方向で所定の幅を有するように形
成することで構成されることを特徴とする請求項1記載
の半導体レーザー素子。
7. The partial region is formed such that at least one of the first conductive type semiconductor layer and the second conductive type semiconductor layer sandwiching the active layer has a predetermined width in a direction within an inclined plane. The semiconductor laser device according to claim 1, wherein the semiconductor laser device is composed of:
【請求項8】 前記一部領域は前記活性層を傾斜面内の
傾斜の方向で所定の幅を有するように形成することで構
成されることを特徴とする請求項1記載の半導体レーザ
ー素子。
8. The semiconductor laser device according to claim 1, wherein the partial region is formed by forming the active layer so as to have a predetermined width in a tilt direction within a tilt plane.
【請求項9】 前記一部領域は傾斜面内の方向で1箇所
に形成されることを特徴とする請求項1記載の半導体レ
ーザー素子。
9. The semiconductor laser device according to claim 1, wherein the partial region is formed at one location in a direction within an inclined surface.
【請求項10】 前記一部領域は傾斜面内の方向で複数
箇所に形成されることを特徴とする請求項1記載の半導
体レーザー素子。
10. The semiconductor laser device according to claim 1, wherein the partial region is formed at a plurality of positions in a direction within an inclined surface.
【請求項11】 基板主面に対して傾斜した結晶面に沿
って延長される活性層を第1導電型半導体層と第2導電
型半導体層で挟み、前記活性層、前記第1導電型半導体
層、及び前記第2導電型半導体層が前記結晶面に略垂直
な断面において略三角形状に形成される構造を有し、前
記結晶面に略垂直な端面が共振面とされ、発光する領域
が前記活性層の傾斜した面内における一部領域であるこ
とを特徴とする半導体レーザー素子。
11. An active layer extending along a crystal plane inclined with respect to a main surface of a substrate is sandwiched by a first conductive type semiconductor layer and a second conductive type semiconductor layer, and the active layer and the first conductive type semiconductor are sandwiched. A layer and the second conductivity type semiconductor layer are formed in a substantially triangular shape in a cross section substantially perpendicular to the crystal plane, and an end surface substantially perpendicular to the crystal plane is a resonance plane, and a region emitting light is A semiconductor laser device, characterized in that it is a partial region within an inclined plane of the active layer.
【請求項12】 前記一部領域が前記略三角形状の一方
の傾斜面に形成されることを特徴とする請求項11記載
の半導体レーザー素子。
12. The semiconductor laser device according to claim 11, wherein the partial region is formed on one inclined surface of the substantially triangular shape.
【請求項13】 前記一部領域が前記略三角形状の両方
の傾斜面に形成されることを特徴とする請求項11記載
の半導体レーザー素子。
13. The semiconductor laser device according to claim 11, wherein the partial region is formed on both inclined surfaces of the substantially triangular shape.
【請求項14】 基板主面に対して傾斜した結晶面に沿
って延長される活性層を第1導電型半導体層と第2導電
型半導体層で挟み、前記活性層、前記第1導電型半導体
層、及び前記第2導電型半導体層が前記結晶面に略垂直
な断面において略台形形状に形成される構造を有し、前
記結晶面に略垂直な端面が共振面とされ、発光する領域
が前記活性層の傾斜した面内における一部領域であるこ
とを特徴とする半導体レーザー素子。
14. An active layer extending along a crystal plane inclined with respect to a main surface of a substrate is sandwiched between a first conductive type semiconductor layer and a second conductive type semiconductor layer, and the active layer and the first conductive type semiconductor are sandwiched. A layer and the second conductivity type semiconductor layer are formed in a substantially trapezoidal shape in a cross section substantially perpendicular to the crystal plane, an end surface substantially perpendicular to the crystal plane is a resonance surface, and a region for emitting light is A semiconductor laser device, characterized in that it is a partial region within an inclined plane of the active layer.
【請求項15】 基板上に選択成長によって基板主面に
対して傾斜した結晶面を有する第1導電型半導体層を形
成する工程と、前記第1導電型半導体層上に活性層を形
成する工程と、前記活性層上に第2導電型半導体層を形
成する工程と、前記第2導電型半導体層上の傾斜した面
の一部で前記第2導電型半導体層に接する電極層を形成
する工程とを有することを特徴とする半導体レーザー素
子の製造方法。
15. A step of forming, on a substrate, a first conductivity type semiconductor layer having a crystal plane inclined with respect to a main surface of the substrate by selective growth, and a step of forming an active layer on the first conductivity type semiconductor layer. And a step of forming a second conductive type semiconductor layer on the active layer, and a step of forming an electrode layer in contact with the second conductive type semiconductor layer on a part of an inclined surface on the second conductive type semiconductor layer. A method for manufacturing a semiconductor laser device, comprising:
【請求項16】 前記電極層を形成する前に、前記一部
で開口する絶縁膜を形成する工程を有することを特徴と
する請求項15記載の半導体レーザー素子の製造方法。
16. The method of manufacturing a semiconductor laser device according to claim 15, further comprising the step of forming an insulating film having an opening in the part before forming the electrode layer.
【請求項17】 前記電極層は全面に形成された後、前
記第2導電型半導体層に部分的に接触させる領域を除い
て除去されることを特徴とする請求項15記載の半導体
レーザー素子の製造方法。
17. The semiconductor laser device according to claim 15, wherein the electrode layer is formed on the entire surface and then removed except for a region that is partially in contact with the second conductivity type semiconductor layer. Production method.
【請求項18】 前記第2導電型半導体層は全面に形成
された後、前記電極層に部分的に接触させる領域を除い
て除去されることを特徴とする請求項15記載の半導体
レーザー素子の製造方法。
18. The semiconductor laser device of claim 15, wherein the second conductive type semiconductor layer is formed on the entire surface and then removed except for a region which is partially in contact with the electrode layer. Production method.
JP2001395479A 2001-12-26 2001-12-26 Semiconductor laser device and method for manufacturing semiconductor laser device Expired - Fee Related JP4106906B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001395479A JP4106906B2 (en) 2001-12-26 2001-12-26 Semiconductor laser device and method for manufacturing semiconductor laser device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001395479A JP4106906B2 (en) 2001-12-26 2001-12-26 Semiconductor laser device and method for manufacturing semiconductor laser device

Publications (2)

Publication Number Publication Date
JP2003198062A true JP2003198062A (en) 2003-07-11
JP4106906B2 JP4106906B2 (en) 2008-06-25

Family

ID=27601854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001395479A Expired - Fee Related JP4106906B2 (en) 2001-12-26 2001-12-26 Semiconductor laser device and method for manufacturing semiconductor laser device

Country Status (1)

Country Link
JP (1) JP4106906B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339534A (en) * 2005-06-03 2006-12-14 Sony Corp Light emitting diode, light emitting diode manufacturing method, light emitting diode backlight, light emitting diode illumination device, light emitting diode display, and electronic device
JP2008159635A (en) * 2006-12-20 2008-07-10 Furukawa Electric Co Ltd:The Semiconductor light emitting device and manufacturing method thereof
JP2008198743A (en) * 2007-02-09 2008-08-28 Furukawa Electric Co Ltd:The Semiconductor laser diode
JP2008243904A (en) * 2007-03-26 2008-10-09 Toshiba Corp Semiconductor light emitting device, method for manufacturing the same, and light emitting device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6595677B1 (en) * 2018-08-29 2019-10-23 株式会社サイオクス Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, and laminated structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339534A (en) * 2005-06-03 2006-12-14 Sony Corp Light emitting diode, light emitting diode manufacturing method, light emitting diode backlight, light emitting diode illumination device, light emitting diode display, and electronic device
JP2008159635A (en) * 2006-12-20 2008-07-10 Furukawa Electric Co Ltd:The Semiconductor light emitting device and manufacturing method thereof
JP2008198743A (en) * 2007-02-09 2008-08-28 Furukawa Electric Co Ltd:The Semiconductor laser diode
JP2008243904A (en) * 2007-03-26 2008-10-09 Toshiba Corp Semiconductor light emitting device, method for manufacturing the same, and light emitting device

Also Published As

Publication number Publication date
JP4106906B2 (en) 2008-06-25

Similar Documents

Publication Publication Date Title
JP4595198B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP3906654B2 (en) Semiconductor light emitting device and semiconductor light emitting device
JP3912117B2 (en) Crystal growth method, semiconductor light emitting device and method for manufacturing the same
JP3815335B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3882539B2 (en) Semiconductor light emitting device, method for manufacturing the same, and image display device
US6998645B2 (en) Semiconductor light emitting device having a semiconductor layer formed by selective growth
US6858081B2 (en) Selective growth method, and semiconductor light emitting device and fabrication method thereof
JP3899936B2 (en) Semiconductor light emitting device and manufacturing method thereof
US9054269B2 (en) Semiconductor light-emitting device
US20030168666A1 (en) Semiconductor light emitting device, semiconductor laser device, and light emitting apparatus using the same
JP3282174B2 (en) Nitride semiconductor light emitting device
CN100557831C (en) GaN-based semiconductor light-emitting element and manufacturing method thereof
JP2003282942A (en) Nitride semiconductor device and method of manufacturing nitride semiconductor device
JP2003031844A (en) Method for manufacturing semiconductor light emitting device
JP4588380B2 (en) Semiconductor light emitting device
JP2003051636A (en) Semiconductor device and method of manufacturing the same
JP4106906B2 (en) Semiconductor laser device and method for manufacturing semiconductor laser device
JP4345776B2 (en) Semiconductor light emitting device, method for manufacturing the same, and image display device
JP3985488B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP2003218468A (en) Semiconductor laser device and method of manufacturing the same
JP3948236B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2003046189A (en) Semiconductor laser device and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041001

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041115

RD04 Notification of resignation of power of attorney

Effective date: 20050517

Free format text: JAPANESE INTERMEDIATE CODE: A7424

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A977 Report on retrieval

Effective date: 20070928

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Effective date: 20071130

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080324

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20110411

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20120411

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20130411

LAPS Cancellation because of no payment of annual fees