JP2003179460A - 圧電共振フィルタ、デュプレクサならびにこれらの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 薄膜圧電共振子を有するチップと、このチッ
プが実装された実装基板とを備えた圧電共振フィルタに
おいて、実装基板に対するチップの実装に起因するフィ
ルタの電気的特性のずれや劣化を防止する。 【解決手段】 圧電共振フィルタ１は、複数の薄膜圧電
共振子を有するチップ１０と、このチップ１０が実装さ
れた実装基板３０とを備えている。チップ１０は、フリ
ップチップボンディング法によって実装基板３０に実装
されている。チップ１０に設けられた複数のバンプ２１
と実装基板３０の複数の導体部３２，３３，３５とは、
それらを構成する各金属の溶融を伴わずに、それらを構
成する各金属の原子の固相状態における相互拡散によっ
て接合されている。チップ１０は、それぞれ薄膜圧電共
振子よりなる直列共振子１６と並列共振子１７とを有し
ている。これらの共振子１６，１７は、ラダー型のフィ
ルタ回路を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜圧電共振子を
含む圧電共振フィルタ、およびこの共振フィルタを含む
デュプレクサ、ならびにこれらの製造方法に関する。

【０００２】

【従来の技術】近年飛躍的に普及してきた携帯電話等の
移動体通信機器では、年々、小型化、および使用周波数
の高周波化が進められている。そのため、移動体通信機
器に使用される電子部品にも、小型化、および対応可能
な周波数の高周波化が要望されている。

【０００３】移動体通信機器には、１つのアンテナを送
信と受信とに共用させるために送信信号の経路と受信信
号の経路とを切り替えるデュプレクサを備えているもの
がある。このデュプレクサは、送信信号を通過させ、受
信信号を遮断するフィルタと、受信信号を通過させ、送
信信号を遮断するフィルタとを備えている。

【０００４】近年、上記デュプレクサにおけるフィルタ
には、弾性表面波フィルタが用いられることがある。弾
性表面波フィルタは、数ＧＨｚまでの周波数に対応で
き、また、セラミックフィルタに比べて小型化が可能で
あるという特徴を有する。しかし、今後、移動体通信機
器の使用周波数がさらに高周波となった場合、弾性表面
波フィルタがそのような周波数に対応するには、現状で
は技術的課題が多い。

【０００５】そこで、最近、薄膜バルクアコースティッ
ク共振子（Thin Film Bulk Acoustic Resonator；以
下、ＦＢＡＲとも記す。）とも呼ばれる薄膜圧電共振子
が注目されている（特許文献１〜４および非特許文献１
参照。）。この薄膜圧電共振子は、圧電薄膜の厚み方向
の共振を利用した共振子である。薄膜圧電共振子では、
圧電薄膜の厚みを変えることにより共振周波数を変える
ことができる。また、薄膜圧電共振子は、数ＧＨｚの周
波数まで対応することが可能であると考えられる。

【０００６】薄膜圧電共振子は、圧電薄膜と、この圧電
薄膜の両面に配置された２つの電極と、これらを支持す
る基体とを備えている。基体には、圧電薄膜および２つ
の電極が配置された面とは反対側の面において開口する
空洞が設けられている場合がある（特許文献１および２
参照。）。あるいは、一方の電極と基体との間に空隙が
設けられている場合もある（特許文献３参照。）。ある
いは、上記空洞や空隙が設けられず、基体の上に音響多
層膜を介して圧電薄膜および２つの電極が配置されてい
る場合もある（非特許文献１参照。）。

【０００７】ところで、共振子を用いたフィルタとして
は、例えばラダー型フィルタがある。このラダー型フィ
ルタは、基本構成として直列共振子と並列共振子とを含
む。ラダー型フィルタは、必要に応じて、複数の基本構
成が縦続接続されて構成される。

【０００８】ここで、例えば上記のラダー型フィルタの
ように複数の共振子を含むフィルタをパッケージ化する
ことを考える。この場合には、フィルタの構成要素を含
むチップを形成し、このチップを実装基板に実装して、
パッケージを製造することになる。

【０００９】従来、複数の共振子を含むフィルタをパッ
ケージ化する場合には、チップと実装基板との間の電気
的な接続方法としては、ワイヤボンディング法が広く用
いられていた（特許文献２参照。）。

【００１０】ここで、ワイヤボンディング法によるチッ
プと実装基板との間の電気的な接続方法について簡単に
説明する。この方法では、基体とその上に搭載された素
子とを含むチップは、基体において素子が搭載された面
が上を向くように実装基板上に配置され、接着剤等を用
いて実装基板に接着される。チップには接続電極が設け
られ、実装基板には接続パッドが設けられている。接続
電極と接続パッドは金属細線によって接続される。金属
細線の直径は例えば２０〜３０μｍである。金属細線は
金やアルミニウム等によって構成される。金属細線と接
続電極との接続や、金属細線と接続パッドとの接続は、
熱圧着法、超音波接合法、あるいはこれらを併用した方
法によって行われる。

【００１１】ワイヤボンディング法を用いて、チップと
実装基板との間の電気的な接続を行う場合には、金属細
線によって、チップと実装基板との間に余分な寄生イン
ダクタンスが形成される。そのため、所望のフィルタの
電気的特性が得られるようにチップを作製したとして
も、上記の金属細線によって余分な寄生インダクタンス
が形成されると、フィルタの電気的特性が所望の特性か
らずれてしまう。なお、フィルタの電気的特性は、フィ
ルタの通過帯域を決める周波数や、通過帯域の中心周波
数や、挿入損失、減衰域での減衰量等である。

【００１２】例えば１ＧＨｚ以下の周波数帯域で使用さ
れる従来のフィルタでは、上記の余分な寄生インダクタ
ンスによるフィルタの電気的特性のずれはわずかである
ため、無視されてきた。

【００１３】しかしながら、薄膜圧電共振子を用いた圧
電共振フィルタのように、数ＧＨｚから１０ＧＨｚ程度
の高周波帯域で使用されるフィルタでは、上記の余分な
寄生インダクタンスによるフィルタの電気的特性のずれ
は、無視できないほど大きくなる。

【００１４】上述のような問題を回避するために、チッ
プと実装基板との間の電気的な接続方法として、チップ
に設けられたはんだバンプと実装基板の接続パッドとを
フリップチップボンディング法によって直接接続する方
法が提案されている（特許文献４参照。）。

【００１５】ここで、上記のフリップチップボンディン
グ法を用いたチップと実装基板との間の電気的な接続方
法の一例について簡単に説明する。この方法では、ま
ず、チップに設けられた接続パッド上に、高融点はんだ
によって、直径が数十〜１００μｍ程度の微小なはんだ
バンプを形成する。一方、実装基板の接続パッドには、
めっき、ソルダーペーストの厚膜印刷、蒸着等により、
はんだをプリコートしておく。次に、はんだバンプをフ
ラックス中に浸漬する。次に、実装基板の接続パッドに
チップのはんだバンプが対向するように、実装基板に対
してチップを位置決めして搭載する。次に、その状態の
まま、リフロー炉等を用いて、実装基板の接続パッド上
にプリコートされたはんだを溶融させる。その後、この
はんだを固化させることによって、チップのはんだバン
プと実装基板の接続パッドとを電気的および機械的に結
合させる。次に、必要に応じてフラックスの洗浄を行
う。次に、チップのはんだバンプと実装基板の接続パッ
ドとの結合の信頼性を向上させるために、チップと実装
基板との間にアンダーフィル樹脂を充填させ、このアン
ダーフィル樹脂を硬化させる場合もある。

【００１６】フリップチップボンディング法によれば高
密度実装が可能となるため、フリップチップボンディン
グ法は、コンピュータの内部における電子部品の実装等
に広く用いられている。フリップチップボンディング法
では、チップの接続パッドと実装基板の接続パッドとが
微小なバンプを介して電気的に接続される。従って、こ
のフリップチップボンディング法を用いて、圧電共振フ
ィルタにおけるチップと実装基板との間の電気的な接続
を行うことにより、チップの接続パッドと実装基板の接
続パッドとの間で発生する余分な寄生インダクタンスを
大幅に抑えることができる。

【００１７】従来、弾性表面波フィルタにおけるチップ
と実装基板との間の電気的な接続方法としては、以下の
ような方法が提案されていた（非特許文献２参照。）。
この方法では、まず、チップの接続パッド上に、従来か
ら用いられているワイヤボンディングマシン等を用い
て、例えばＡｕからなる金属バンプを形成する。このと
き、必要に応じて、加熱ステージを用いてチップを加熱
して、金属バンプと接続パッドの接合を促進させること
もある。次に、実装基板の接続パッドにチップの金属バ
ンプが対向するように、実装基板に対してチップを位置
決めして搭載する。次に、チップを加圧しながら超音波
をチップに印加し、金属バンプと実装基板の接続パッド
とを接合させる。このとき、チップを加熱して接合を促
進させることもある。この方法では、金属バンプと実装
基板の接続パッドとは、それらを構成する各金属原子の
固相状態における相互拡散によって接合される。

【００１８】

【特許文献１】特開２０００−２７８０７８号公報（第
３−５頁、図１）

【特許文献２】特開平１０−２７０９７９号公報（第６
−７，１０頁、図１−４、図２９）

【特許文献３】特開昭６０−１８９３０７号公報（第２
−３頁、第３図、第４図）

【特許文献４】特開２００２−２３２２５３号公報（第
２−４頁、図４）

【非特許文献１】キヨシ・ナカムラ（Kiyoshi Nakamur
a）、外１名、「シン・フィルム・レゾネーターズ・ア
ンド・フィルターズ（Thin Film Resonators and Filte
rs）」、インターナショナル・シンポジウム・オン・ア
コースティック・ウェイブ・デバイスィズ・フォー・フ
ューチャー・モバイル・コミュニケーション・システム
ズ（International Symposium on Acoustic Wave Devic
es for Future Mobile Communication Systems）、２０
０１年３月５−７日、論文集ｐ．９３−９９

【非特許文献２】ヒロミ・ヤツダ（Hiromi Yatsuda）、
外３名、「ミニアチュアライズド・エスエーダブリュー
・フィルターズ・ユージング・ア・フリップチップ・テ
クニーク（Miniaturized SAW Filters Using a Flip-Ch
ip Technique）」、アイイーイーイー・トランザクショ
ンズ・オン・ウルトラソニックス，フェロエレクトリク
ス．アンド・フレクエンシー・コントロール（IEEE TRA
NSACTIONS ON ULTRASONICS, FERROELECTRICS, AND FREQ
UENCY CONTROL）（米国）、１９９６年１月、第４３
巻、第１号、ｐ．１２５−１３０

【００１９】

【発明が解決しようとする課題】チップと実装基板との
間の電気的な接続方法として、チップのはんだバンプと
実装基板の接続パッドとをフリップチップボンディング
法によって直接接続する方法は、その信頼性の高さか
ら、広く用いられてきた。しかし、環境への配慮の観点
からは、鉛を含むはんだの使用は好ましくない。

【００２０】また、この方法では、はんだを加熱して溶
融させる工程において、フラックスがチップにおける素
子表面に飛散して、素子表面を汚染する可能性がある。
そのため、通常、チップのはんだバンプと実装基板の接
続パッドとを結合させた後に、フラックス残渣を除去す
るための洗浄工程が設けられる。しかしながら、それで
も、洗浄工程後に、フラックス残渣が素子表面に残った
り、洗浄液中に溶解したフラックス等の不純物が素子表
面に付着して残ったりする可能性がある。

【００２１】薄膜圧電共振子では、圧電薄膜の両面に配
置された２つの電極に高周波電圧を印加されることによ
って、圧電薄膜にバルク波が発生する。薄膜圧電共振子
の共振状態および反共振状態は、圧電薄膜の厚み等に依
存する。そのため、薄膜圧電共振子では、素子すなわち
薄膜圧電共振子の表面の汚染は、それがごくわずかなも
のであっても、質量負荷効果によって、薄膜圧電共振子
の共振周波数および反共振周波数を変化させる。フィル
タ中の共振子の共振周波数および反共振周波数が当初の
設計値からずれると、フィルタの通過帯域の中心周波数
が当初の設計値からずれることになる。また、フィルタ
中の共振子の共振周波数および反共振周波数が当初の設
計値からずれると、フィルタの挿入損失が増大する恐れ
がある。

【００２２】上述のような薄膜圧電共振子の表面の汚染
を防止するために、特許文献２に記載されているよう
に、共振子の上に、共振子を保護する音響ミラーを設け
ることも考えられる。しかしながら、この場合には、共
振子の上に、複数の層からなる音響ミラーを、厚みの精
度よく成膜しなければならないため、薄膜圧電共振子の
製造が難しくなるという問題点がある。

【００２３】なお、はんだを用いないフリップチップボ
ンディング法としては、チップに設けられた金バンプと
実装基板の接続パッドとを、導電性ペーストや異方性導
電シートを介して電気的に接続する方法が知られてい
る。しかしながら、導電性ペーストを用いる方法では、
バンプと接続パッドとの間の電気的接続の信頼性が劣る
という問題点や、導電性ペーストの乾燥のために多くの
時間が必要になるという問題点がある。また、異方性導
電シートを用いる方法では、チップにおいて素子が搭載
された面が異方性導電シートに接触するため、この方法
を、薄膜圧電共振子を含む圧電共振フィルタにおけるチ
ップの実装に用いることは好ましくない。

【００２４】以上説明したように、従来、薄膜圧電共振
子を含む圧電共振フィルタにおいては、実装基板に対す
るチップの実装に起因してフィルタの電気的特性のずれ
や劣化が発生するという問題点や、チップと実装基板と
の間の電気的接続の信頼性が低いという問題点があっ
た。

【００２５】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、薄膜圧電共振子を有するチップと、
このチップが実装された実装基板とを備えた圧電共振フ
ィルタであって、実装基板に対するチップの実装に起因
するフィルタの電気的特性のずれや劣化を防止でき、且
つチップと実装基板との間の電気的接続の信頼性を向上
させることができるようにした圧電共振フィルタ、およ
びこの圧電共振フィルタを含むデュプレクサ、ならびに
これらの製造方法を提供することにある。

【００２６】

【課題を解決するための手段】本発明の圧電共振フィル
タは、圧電性を有する圧電薄膜と、圧電薄膜の両面に配
置され、圧電薄膜に対して励振用電圧を印加するための
２つの励振用電極とを有する薄膜圧電共振子を含むもの
であって、薄膜圧電共振子を有するチップと、チップが
実装された実装基板とを備えている。

【００２７】チップは、金属よりなり、励振用電極に接
続された、あるいは励振用電極を構成する複数のチップ
側導体部を有している。実装基板は、金属よりなり、チ
ップ側導体部に電気的に接続される複数の基板側導体部
を有している。圧電共振フィルタは、更に、チップ側導
体部または基板側導体部に設けられた複数のバンプを備
えている。チップは、チップ側導体部と基板側導体部と
がバンプを介して電気的および機械的に接続されるよう
に、フリップチップボンディング法によって実装基板に
実装されている。チップ側導体部に設けられたバンプと
基板側導体部との間、あるいは基板側導体部に設けられ
たバンプとチップ側導体部との間は、それらを構成する
各金属の溶融を伴わずに、それらを構成する各金属の原
子の相互拡散によって接合されている

【００２８】本発明の圧電共振フィルタでは、薄膜圧電
共振子を有するチップがフリップチップボンディング法
によって実装基板に実装されている。従って、チップの
実装の際に余分な寄生インダクタンスが発生することが
ない。また、本発明の圧電共振フィルタでは、チップ側
導体部に設けられたバンプと基板側導体部との間、ある
いは基板側導体部に設けられたバンプとチップ側導体部
との間は、それらを構成する各金属の溶融を伴わずに、
それらを構成する各金属の原子の相互拡散によって接合
されている。従って、フラックス残渣等によって薄膜圧
電共振子が汚染されることがない。

【００２９】本発明の圧電共振フィルタにおいて、バン
プは金からなるものであってもよい。

【００３０】また、本発明の圧電共振フィルタにおい
て、チップは、チップ側導体部とこのチップ側導体部に
設けられたバンプとの間に配置され、それらを構成する
各金属とは異なる金属よりなる導体層を有していてもよ
い。この場合、導体層はチタンまたはニッケルからなる
ものであってもよい。

【００３１】また、本発明の圧電共振フィルタにおい
て、チップは、それぞれ薄膜圧電共振子からなり、ラダ
ー型のフィルタ回路を構成する直列共振子と並列共振子
とを含んでいてもよい。

【００３２】本発明の圧電共振フィルタの製造方法は、
本発明の圧電共振フィルタを製造する方法であって、チ
ップを作製する工程と、実装基板を作製する工程と、チ
ップ側導体部または基板側導体部の上に複数のバンプを
形成する工程と、チップ側導体部と基板側導体部とがバ
ンプを介して電気的および機械的に接続されるように、
チップをフリップチップボンディング法によって実装基
板に実装する工程とを備えている。実装する工程におい
て、チップ側導体部に設けられたバンプと基板側導体部
との間、あるいは基板側導体部に設けられたバンプとチ
ップ側導体部との間は、それらを構成する各金属の溶融
を伴わずに、それらを構成する各金属の原子の相互拡散
によって接合される。

【００３３】本発明の圧電共振フィルタの製造方法にお
いて、実装する工程は、金属の原子の相互拡散を促進す
るためにバンプに超音波を印加してもよい。

【００３４】本発明のデュプレクサは、送信信号を通過
させ、受信信号を遮断する第１のフィルタと、受信信号
を通過させ、送信信号を遮断する第２のフィルタとを備
え、アンテナに接続されるデュプレクサであって、第１
のフィルタと第２のフィルタの少なくとも一方を、本発
明の圧電共振フィルタとしたものである。

【００３５】本発明のデュプレクサの製造方法は、本発
明のデュプレクサを製造する方法であって、第１のフィ
ルタを製造する工程と、第２のフィルタを製造する工程
とを備えている。第１のフィルタを製造する工程と第２
のフィルタを製造する工程の少なくとも一方は、圧電共
振フィルタを製造する工程を含んでいる。この圧電共振
フィルタを製造する工程は、圧電共振フィルタのチップ
を作製する工程と、実装基板を作製する工程と、チップ
側導体部または基板側導体部の上に複数のバンプを形成
する工程と、チップ側導体部と基板側導体部とがバンプ
を介して電気的および機械的に接続されるように、チッ
プをフリップチップボンディング法によって実装基板に
実装する工程とを備えている。実装する工程において、
チップ側導体部に設けられたバンプと基板側導体部との
間、あるいは基板側導体部に設けられたバンプとチップ
側導体部との間は、それらを構成する各金属の溶融を伴
わずに、それらを構成する各金属の原子の相互拡散によ
って接合される。

【００３６】本発明のデュプレクサの製造方法におい
て、実装する工程は、金属の原子の相互拡散を促進する
ためにバンプに超音波を印加してもよい。

【００３７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。 ［第１の実施の形態］まず、図１および図２を参照し
て、本発明の第１の実施の形態に係る圧電共振フィルタ
の構成について説明する。図１は本実施の形態に係る圧
電共振フィルタの平面図、図２は図１におけるＡ−Ａ線
断面を拡大して示す断面図である。

【００３８】本実施の形態に係る圧電共振フィルタ１
は、複数の薄膜圧電共振子を含むフィルタ回路を有し、
パッケージ化されたものである。図１に示したように、
圧電共振フィルタ１は、複数の薄膜圧電共振子を有する
チップ１０と、このチップ１０が実装された実装基板３
０とを備えている。なお、図１は、チップ１０におけ
る、後述する基体、バリア層および圧電薄膜を省略して
描いている。

【００３９】図２に示したように、チップ１０は、フェ
ースダウンボンディング法の一種であるフリップチップ
ボンディング法によって実装基板３０に実装されてい
る。チップ１０の一方の面（図２における下側の面）に
は、突起状の接続電極である複数のバンプ２１が設けら
れている。バンプ２１は金属によって構成されている。
実装基板３０の一方の面（図２における上側の面）に
は、それぞれ所定のパターンに形成された信号用導体部
３２，３３と接地用導体部３４，３５（図１参照）とが
設けられている。導体部３２，３３，３４，３５は金属
によって構成されている。チップ１０は、バンプ２１が
設けられた一方の面が、実装基板３０の一方の面に対向
するように配置され、バンプ２１が導体部３２，３３，
３５の所定の位置に電気的および機械的に接続される。
導体部３２，３３，３５は、本発明における基板側導体
部に対応する。

【００４０】次に、図３ないし図７を参照して、チップ
１０の構成について詳しく説明する。図３はバンプ２１
を形成する前のチップ１０の要部を示す平面図、図４は
図３のＢ−Ｂ線断面図である。なお、図４では、水平方
向の寸法よりも垂直方向の寸法、すなわち厚みを大きく
描いている。上方から見たときのチップ１０の大きさ
は、例えば縦２ｍｍ、横２ｍｍである。

【００４１】チップ１０は、基体１１と、この基体１１
の上に配置されたバリア層１２と、このバリア層１２の
上に配置された下部電極１３Ａ，１３Ｂと、この下部電
極１３Ａ，１３Ｂの上に配置された圧電薄膜１４と、こ
の圧電薄膜１４の上に配置された上部電極１５とを備え
ている。

【００４２】図３および図４に示したように、基体１１
には、圧電薄膜１４および電極１３Ａ，１３Ｂ，１５が
配置された面とは反対側の面において開口する空洞１１
ａが設けられている。図３に示したように、上方から見
たときの空洞１１ａの形状は矩形になっている。基体１
１には、例えばシリコン（Ｓｉ）基板が用いられる。

【００４３】バリア層１２は、基体１１の空洞１１ａに
対応する領域にも下部電極１３Ａ，１３Ｂを配置できる
ように、基体１１と下部電極１３Ａ，１３Ｂとを隔てる
絶縁層である。バリア層１２の材料には、例えば窒化ケ
イ素（ＳｉＮ_Ｘ）が用いられる。バリア層１２の材料
は、基体１１の材料と同じであってもよい。

【００４４】圧電薄膜１４は、圧電性を有する薄膜であ
る。圧電薄膜１４の材料には、例えば酸化亜鉛（Ｚｎ
Ｏ）や窒化アルミニウム（ＡｌＮ）が用いられる。下部
電極１３Ａ，１３Ｂおよび上部電極１５は、それぞれ、
主として金属よりなる。下部電極１３Ａ，１３Ｂは、例
えば白金（Ｐｔ）によって構成される。上部電極１５
は、例えばアルミニウム（Ａｌ）によって構成される。
下部電極１３Ａ，１３Ｂの各平面形状は、いずれも、一
方向に長い矩形をなしている。上部電極１５の平面形状
は、Ｔ字形をなしている。これらの電極１３Ａ，１３
Ｂ，１５の幅は例えば１００μｍである。

【００４５】圧電薄膜１４のうち、下部電極１３Ａまた
は下部電極１３Ｂと上部電極１５とに挟まれた部分は、
共振部分となる。この共振部分の平面形状は、正方形で
もよいし、他の形でもよい。すなわち、共振部分の平面
形状は、例えば、４辺の長さが任意の四角形や、各辺の
長さが任意の、四角形以外の多角形でもよいし、円形、
楕円形等の曲線部分を有する形状であってもよい。

【００４６】図３に示したように上方から見たときに、
下部電極１３Ａの右側の端部は空洞１１ａに対応する領
域内に配置され、下部電極１３Ａの左側の端部は空洞１
１ａに対応する領域の外に配置されている。また、下部
電極１３Ｂの図３における上側の端部は空洞１１ａに対
応する領域内に配置され、下部電極１３Ｂの図３におけ
る下側の端部は空洞１１ａに対応する領域の外に配置さ
れている。また、上部電極１５の左側の端部および下側
の端部は空洞１１ａに対応する領域内に配置され、上部
電極１５の右側の端部は空洞１１ａに対応する領域の外
に配置されている。

【００４７】下部電極１３Ａの右側の端部近傍の一部と
上部電極１５の左側の端部近傍の一部は、圧電薄膜１４
を介して互いに対向するように配置されている。そし
て、下部電極１３Ａと上部電極１５の互いに重なる部分
と、これらの間に配置された圧電薄膜１４の一部とによ
って、直列共振子１６が形成されている。この直列共振
子１６は、圧電性を有する圧電薄膜１４と、圧電薄膜１
４の両面に配置され、圧電薄膜１４に対して励振用電圧
を印加するための２つの励振用電極である下部電極１３
Ａおよび上部電極１５を有する薄膜圧電共振子である。
上方から見たときに、下部電極１３Ａの左端から上部電
極１５の右端までの長さは例えば５００μｍであり、直
列共振子１６の大きさは、例えば縦１００μｍ、横１０
０μｍである。

【００４８】また、下部電極１３Ｂの上側の端部近傍の
一部と上部電極１５の下側の端部近傍の一部は、圧電薄
膜１４を介して互いに対向するように配置されている。
そして、下部電極１３Ｂと上部電極１５の互いに重なる
部分と、これらの間に配置された圧電薄膜１４の一部と
によって、並列共振子１７が形成されている。この並列
共振子１７は、圧電性を有する圧電薄膜１４と、圧電薄
膜１４の両面に配置され、圧電薄膜１４に対して励振用
電圧を印加するための２つの励振用電極である下部電極
１３Ｂおよび上部電極１５を有する薄膜圧電共振子であ
る。上方から見たときの並列共振子１７の大きさは、例
えば縦１００μｍ、横１００μｍである。

【００４９】圧電薄膜１４において、下部電極１３Ａの
左側の端部近傍の部分に対応する位置と、下部電極１３
Ｂの図３における下側の端部近傍の部分に対応する位置
には、それぞれスルーホール１４ａ，１４ｂが形成され
ている。

【００５０】ここで、図５および図６を参照して、チッ
プ１０の構造の他の例について説明する。図５に示した
例では、チップ１０は、基体１１と、この基体１１の上
に配置された音響多層膜２３と、この音響多層膜２３の
上に配置された下部電極１３Ａ，１３Ｂ（図５では、１
３Ａのみを示している。）と、この下部電極１３Ａ，１
３Ｂの上に配置された圧電薄膜１４と、この圧電薄膜１
４の上に配置された上部電極１５とを備えている。音響
多層膜２３は、例えば窒化アルミニウムのように音響イ
ンピーダンスの高い材料からなる層２３Ａと、例えば酸
化シリコンのように音響インピーダンスの低い材料から
なる層２３Ｂとを交互に積層することによって構成され
ている。図５に示した例では、基体１１に空洞は設けら
れていない。

【００５１】図６に示した例では、チップ１０は、基体
１１と、この基体１１の上に配置された下部電極１３
Ａ，１３Ｂ（図６では、１３Ａのみを示している。）
と、この下部電極１３Ａ，１３Ｂの上に配置された圧電
薄膜１４と、この圧電薄膜１４の上に配置された上部電
極１５とを備えている。基体１１の上面には窪みが形成
され、下部電極１３Ａ，１３Ｂは、基体１１と下部電極
１３Ａ，１３Ｂとの間に空隙１１ｂが形成されるよう
に、基体１１の窪みの上に配置されている。

【００５２】図７は、バンプ２１を形成した後のチップ
１０の要部を示す平面図である。図７に示したように、
下部電極１３Ａの左側の端部近傍の部分、下部電極１３
Ｂの下側の端部近傍の部分および上部電極１５の右側の
端部近傍の部分の上には、それぞれ、バンプ２１が形成
されている。このバンプ２１が形成されている部分にお
ける電極１３Ａ，１３Ｂ，１５の各厚みは、例えば約５
μｍである。電極１３Ａ，１３Ｂ，１５のうち、バンプ
２１が形成されている部分は、本発明におけるチップ側
導体部に対応する。

【００５３】次に、図８ないし図１０を参照して、実装
基板３０の構成について詳しく説明する。図８は実装基
板３０の平面図、図９は図８における下側から見た実装
基板３０の側面図、図１０は実装基板３０の底面図であ
る。実装基板３０の大きさは、例えば縦５ｍｍ、横５ｍ
ｍ、厚み１ｍｍである。また、実装基板３０の材料に
は、例えばガラスエポキシが用いられる。

【００５４】実装基板３０の上面には、信号用導体部３
２，３３と接地用導体部３４，３５とが設けられてい
る。信号用導体部３２は、実装基板３０の上面における
中央部分から左側の端部まで延びている。信号用導体部
３３は、実装基板３０の上面における中央部分から右側
の端部まで延びている。実装基板３０の上面において、
信号用導体部３２の右側の端部と信号用導体部３３の左
側の端部は、所定の間隔を空けて対向している。接地用
導体部３４は、信号用導体部３２，３３の図８における
上側に、信号用導体部３２，３３に対して所定の間隔を
空けて配置されている。接地用導体部３５は、信号用導
体部３２，３３の図８における下側に、信号用導体部３
２，３３に対して所定の間隔を空けて配置されている。
接地用導体部３５の一部は、信号用導体部３２の右側の
端部と信号用導体部３３の左側の端部とが対向する領域
に向けて突出している。

【００５５】実装基板３０の下面には、左側の端部近傍
の部分に信号用導体部３６が設けられ、右側の端部近傍
の部分に信号用導体部３７が設けられ、広い領域にわた
って接地用導体部３８が設けられている。信号用導体部
３６，３７は、それぞれ、接地用導体部３８に対して所
定の間隔を空けて隔てられている。

【００５６】実装基板３０の４つの側面には、それぞ
れ、端面スルーホール３９が３つずつ設けられている。
信号用導体部３２は１つの端面スルーホール３９を介し
て信号用導体部３６に電気的に接続されている。同様
に、信号用導体部３３は他の１つの端面スルーホール３
９を介して信号用導体部３７に電気的に接続されてい
る。

【００５７】また、接地用導体部３４が設けられた領域
内には３つのスルーホール４０が設けられ、接地用導体
部３５が設けられた領域内にも３つのスルーホール４０
が設けられている。接地用導体部３４は、３つのスルー
ホール４０と５つの端面スルーホール３９とを介して接
地用導体部３８に接続されている。同様に、接地用導体
部３５も、３つのスルーホール４０と５つの端面スルー
ホール３９とを介して接地用導体部３８に接続されてい
る。

【００５８】図８に示したように、信号用導体部３２，
３３の幅は例えば０．６ｍｍである。また、図８および
図１０に示したように、接地用導体部３４，３５，３８
において、端面スルーホール３９に接続される部分の長
さは例えば０．５ｍｍ、幅は例えば０．６ｍｍである。
また、信号用導体部３２，３３と接地用導体部３４との
間隔、および信号用導体部３２，３３と接地用導体部３
５との間隔は、それぞれ例えば０．５ｍｍである。ま
た、端面スルーホール３９の直径は例えば０．４ｍｍで
あり、ピッチは例えば１．２７ｍｍである。また、スル
ーホール４０の直径は例えば０．３ｍｍであり、ピッチ
は例えば０．８ｍｍである。

【００５９】また、信号用導体部３２，３３および接地
用導体部３４，３５，３８はそれぞれ、例えば、銅（Ｃ
ｕ）層の上にニッケル（Ｎｉ）層と金（Ａｕ）層を順に
積層して形成される。この場合、銅層、ニッケル層およ
び金層を合わせた厚みは例えば４５μｍである。

【００６０】なお、ここまでの説明では、バンプ２１が
チップ１０の電極１３Ａ，１３Ｂ，１５の上に形成され
ているものとしたが、バンプ２１は、電極１３Ａ，１３
Ｂ，１５に接続された導体層の上に形成されていてもよ
い。この場合、導体層は、本発明におけるチップ側導体
部に対応する。また、バンプ２１は、実装基板３０の導
体部３２，３３，３５の上に形成されていてもよい。こ
の場合には、バンプ２１は、チップ１０の電極１３Ａ，
１３Ｂ，１５またはこれらに接続された導体層に電気的
および機械的に接続される。

【００６１】次に、図１１ないし図１３を参照して、本
実施の形態に係る圧電共振フィルタ１の製造方法につい
て説明する。この製造方法は、前述の構成のチップ１０
を作製する工程と、前述の構成の実装基板３０を作製す
る工程と、チップ１０または実装基板３０に複数のバン
プ２１を形成する工程と、フリップチップボンディング
法によってチップ１０を実装基板３０に実装する工程と
を備えている。

【００６２】ここで、チップ１０側にバンプ２１が設け
られる場合を例にとって、チップ１０を作製する工程お
よびバンプ２１を形成する工程について説明する。チッ
プ１０を作製する工程では、基体１１の上に、基体１１
以外のチップ１０の構成要素を順に積層する。次に、図
１１を参照して、バンプ２１の形成方法の一例について
説明する。この例では、まず、バンプ２１が形成される
前のチップ１０を、基体１１において圧電薄膜１４およ
び電極１３Ａ，１３Ｂ，１５が配置された面が上を向く
ように、図示しないワークステージ上に固定する。必要
に応じて、ワークステージを加熱してもよい。ワークス
テージを加熱する場合におけるワークステージの温度は
例えば１２０℃である。次に、例えば超音波バンプボン
ダー２５を用いてバンプ２１を形成する。バンプ２１
は、チップ１０に設けられた、金属よりなる導体層２４
の上に形成される。導体層２４は、電極１３Ａ，１３
Ｂ，１５に接続されているか、あるいは電極１３Ａ，１
３Ｂ，１５を構成している。超音波バンプボンダー２５
には、バンプ２１を形成するための材料よりなる金属ワ
イヤ２６が供給される。金属ワイヤ２６の先端部にはボ
ール２６ａが形成される。超音波バンプボンダー２５
は、このボール２６ａを、荷重と超音波とを用いて導体
層２４に接合させ、その後、金属ワイヤ２６から切り離
す。これによって導体層２４の上にバンプ２１が形成さ
れる。バンプ２１は、例えば金（Ａｕ）によって形成さ
れる。バンプ２１の直径は例えば約６０μｍである。

【００６３】なお、実装基板３０側にバンプ２１を形成
する場合におけるバンプ２１の形成方法も、上記の説明
と同様である。

【００６４】図１２に示したように、導体層２４とバン
プ２１との間に、それらを構成する各金属とは異なる金
属よりなる導体層２７を設けてもよい。導体層２７は、
バンプ２１を形成する前に、蒸着法、スパッタリング法
等の薄膜形成法によって、導体層２４の上に形成され
る。そして、この導体層２７の上にバンプ２１が形成さ
れる。導体層２７は、導体層２４とバンプ２１との間に
おける金属原子の過度の相互拡散を防止するための層で
ある。導体層２７は、例えば、チタン（Ｔｉ）またはニ
ッケル（Ｎｉ）からなる。導体層２７の厚みは、特に限
定されるものではないが、例えば３μｍである。

【００６５】次に、チップ１０側にバンプ２１が設けら
れる場合を例にとって、チップ１０を実装基板３０に実
装する工程について説明する。図１および図２に示した
ように、チップ１０は、バンプ２１が形成された面が下
を向くように、実装基板３０の上面の上に配置され、フ
リップチップボンディング法によって実装基板３０に実
装される。このとき、下部電極１３Ａはバンプ２１を介
して信号用導体部３３に電気的に接続される。下部電極
１３Ｂはバンプ２１を介して接地用導体部３５に電気的
に接続される。上部電極１５はバンプ２１を介して信号
用導体部３２に電気的に接続される。

【００６６】ここで、図１３を参照して、チップ１０を
実装基板３０に実装する工程について詳しく説明する。
まず、実装基板３０における導体部３２、３３，３４，
３５が形成された面が上を向くように、実装基板３０を
図示しないワークステージ上に固定する。必要に応じ
て、ワークステージを加熱してもよい。ワークステージ
を加熱する場合におけるワークステージの温度は例えば
１２０℃である。次に、チップ１０におけるバンプ２１
が形成された面が下を向くように、超音波フリップチッ
プボンディングツール２８によって、チップ１０を吸着
して保持する。ツール２８は、超音波発振器を含んでお
り、この超音波発振器によって発生された超音波をチッ
プ１０に印加することができるようになっている。

【００６７】次に、チップ１０のバンプ２１と実装基板
３０の導体部３２，３３，３５との位置合わせを行い、
両者を接触させる。次に、ツール２８によってチップ１
０に荷重を印加することによってバンプ２１を導体部３
２，３３，３５に押し付けると共に、ツール２８によっ
てチップ１０に超音波を印加することによってバンプ２
１に超音波を印加する。なお、チップ１０に印加される
超音波の進行方向は、チップ１０におけるバンプ２１が
形成された面に対して、垂直な方向でもよいし、平行な
方向でもよいし、あるいは両方向でもよい。このよう
に、バンプ２１と導体部３２，３３，３５には、荷重、
熱および超音波が印加される。これらの作用により、バ
ンプ２１と導体部３２，３３，３５とは、それらを構成
する各金属の溶融を伴わずに、それらを構成する各金属
の原子の固相状態における相互拡散によって接合され
る。なお、バンプ２１および導体部３２，３３，３５に
熱を印加する場合であっても、バンプ２１と導体部３
２，３３，３５との接合は、バンプ２１を構成する金属
の融点よりも低い温度条件下で行われる。超音波は、バ
ンプ２１と導体部３２，３３，３５を構成する各金属の
原子の相互拡散を促進する。なお、バンプ２１と導体部
３２，３３，３５には、荷重および熱のみ、あるいは荷
重および超音波のみを印加してもよい。

【００６８】なお、実装基板３０側にバンプ２１が設け
られる場合におけるチップ１０の実装工程では、バンプ
２１とチップ１０の導体層２４（例えば電極１３Ａ，１
３Ｂ，１５）とが電気的および機械的に接続されること
を除いて、上記の説明と同様である。この場合も、バン
プ２１と導体層２４とは、それらを構成する各金属の溶
融を伴わずに、それらを構成する各金属の原子の固相状
態における相互拡散によって接合される。

【００６９】このようにして、パッケージ化された圧電
共振フィルタ１が製造される。この圧電共振フィルタ１
は、実装基板３０の端面スルーホール３９の近辺におい
て他の基板にはんだ付けされることによって、他の基板
に対して電気的に接続され、且つ機械的に固定される。

【００７０】以上説明したように、本実施の形態に係る
圧電共振フィルタ１において、チップ１０は直列共振子
１６と並列共振子１７とを有している。直列共振子１６
は、下部電極１３Ａと、上部電極１５と、これらの間に
配置された圧電薄膜１４とを有する薄膜圧電共振子であ
る。また、並列共振子１７は、下部電極１３Ｂと、上部
電極１５と、これらの間に配置された圧電薄膜１４とを
有する薄膜圧電共振子である。直列共振子１６と並列共
振子１７は、ラダー型のフィルタ回路を構成する。

【００７１】本実施の形態に係る圧電共振フィルタ１に
おいて、導体部３２，３３の一方はフィルタ回路の入力
端となり、他方はフィルタ回路の出力端となる。

【００７２】図１４は、導体部３３を入力端とし、導体
部３２を出力端とした場合のフィルタ回路の構成を示す
回路図である。図１４に示した構成では、直列共振子１
６の一端が入力端４１に接続され、他端が出力端４２に
接続されている。並列共振子１７の一端は、直列共振子
１６と出力端４２との接続点に接続されている。並列共
振子１７の他端は接地されている。

【００７３】図１５は、導体部３２を入力端とし、導体
部３３を出力端とした場合のフィルタ回路の構成を示す
回路図である。図１５に示した構成では、直列共振子１
６の一端が入力端４１に接続され、他端が出力端４２に
接続されている。並列共振子１７の一端は、直列共振子
１６と入力端４１との接続点に接続されている。並列共
振子１７の他端は接地されている。

【００７４】次に、本実施の形態に係る圧電共振フィル
タ１の作用について説明する。本実施の形態に係る圧電
共振フィルタ１は、直列共振子１６と並列共振子１７と
を含むラダー型のフィルタ回路を有している。

【００７５】直列共振子１６において、下部電極１３Ａ
と上部電極１５との間には、高周波の励振用電圧が印加
される。この励振用電圧は圧電薄膜１４に印加される。
これにより、圧電薄膜１４のうち、下部電極１３Ａと上
部電極１５との間に配置された部分が励振され、この部
分に厚み方向に進行する縦波が発生する。この部分は、
励振用電圧の周波数が所定の共振周波数のときに共振す
る。

【００７６】同様に、並列共振子１７において、下部電
極１３Ｂと上部電極１５との間には、高周波の励振用電
圧が印加される。この励振用電圧は圧電薄膜１４に印加
される。これにより、圧電薄膜１４のうち、下部電極１
３Ｂと上部電極１５との間に配置された部分が励振さ
れ、この部分に厚み方向に進行する縦波が発生する。こ
の部分は、励振用電圧の周波数が所定の共振周波数のと
きに共振する。

【００７７】本実施の形態に係る圧電共振フィルタ１で
は、例えば、直列共振子１６の共振周波数と並列共振子
１７の反共振周波数を、フィルタ回路の所望の通過帯域
の中心周波数に合わせる。この場合、並列共振子１７の
共振周波数から直列共振子１６の反共振周波数までの周
波数範囲が、フィルタ回路の通過帯域となる。このよう
に、圧電共振フィルタ１では、各共振子１６，１７の共
振周波数および反共振周波数を正確に制御することが重
要である。

【００７８】図１６は、直列共振子１６および並列共振
子１７として用いられる薄膜圧電共振子のＢＶＤ（Butt
erworth-Van Dyke）等価回路を示している。この等価回
路は、２つの端子５１，５２と、一端が端子５１に接続
された抵抗５３と、一端が抵抗５３の他端に接続された
キャパシタ５４と、一端がキャパシタ５４の他端に接続
され、他端が端子５２に接続されたインダクタ５５と、
一端が端子５１に接続され、他端が端子５２に接続され
たキャパシタ５６とを備えている。ここで、抵抗器５３
の抵抗値をＲｍ、キャパシタ５４のキャパシタンスをＣ
ｍ、インダクタ５５のインダクタンスをＬｍ、キャパシ
タ５６のキャパシタンスをＣｏとする。抵抗値Ｒｍは共
振抵抗と呼ばれ、キャパシタンスＣｍは等価キャパシタ
ンスと呼ばれ、インダクタンスＬｍは等価インダクタン
スと呼ばれる。キャパシタンスＣｏは制動容量である。

【００７９】ここで、図１４に示したフィルタ回路の構
成要素を含むチップを形成し、このチップをワイヤボン
ディング法を用いて実装基板に実装する場合を考える。
この場合には、ワイヤによって、チップと実装基板との
間に余分な寄生インダクタンスが形成される。この余分
な寄生インダクタンスを有するインダクタを含めたフィ
ルタ回路の構成を図１７に示す。図１７に示したフィル
タ回路では、直列共振子１６の一端と入力端４１との
間、直列共振子１６の他端（並列共振子１７の一端）と
出力端４２との間、および並列共振子１７の他端とグラ
ンドとの間に、それぞれ、余分なインダクタ６１が挿入
されている。ワイヤボンディング法におけるワイヤは、
０．８ＧＨｚの周波数において、１ｍｍ当たり１ｎＨ程
度のインダンタンスを発生させることが知られている。
従って、図１７におけるインダクタ６１のインダクタン
スも、最大で数ｎＨ程度の大きさとなると推察される。

【００８０】図１４に示したフィルタ回路で所望のフィ
ルタの電気的特性が得られるようにチップを作製したと
しても、上述のようにワイヤによって余分なインダクタ
６１が形成されると、実際のフィルタ回路は図１７に示
したものとなり、その結果、フィルタ回路の電気的特性
が所望の特性からずれてしまう。

【００８１】これに対し、本実施の形態では、チップ１
０をフリップチップボンディング法によって実装基板３
０に実装するので、ワイヤによる余分なインダクタ６１
は形成されず、フィルタ回路の電気的特性が所望の特性
からずれることもない。

【００８２】以下、ワイヤによって形成される余分なイ
ンダクタ６１の影響を調べるために行ったシミュレーシ
ョンの結果について説明する。このシミュレーションで
は、チップ１０をフリップチップボンディング法によっ
て実装基板３０に実装した場合のフィルタ回路として図
１４に示したフィルタ回路を想定した。また、チップを
ワイヤボンディング法によって実装基板に実装した場合
のフィルタ回路として図１７に示したフィルタ回路を想
定した。また、シミュレーションは、直列共振子１６と
並列共振子１７をそれぞれ図１６に示した等価回路に置
き換えて行った。シミュレーションでは、それぞれ図１
４と図１７に示された各フィルタ回路の伝送特性（減衰
量）を表すＳ_２１パラメータの周波数特性を計算で求め
た。

【００８３】まず、１．９３ＧＨｚの中心周波数を持つ
ように図１４に示したフィルタ回路を設計して行った第
１のシミュレーションの結果について説明する。このシ
ミュレーションでは、図１７に示したフィルタ回路につ
いては、インダクタ６１以外の条件を図１４に示したフ
ィルタ回路と同様とし、インダクタ６１のインダクタン
スＬを１ｎＨ、３ｎＨ、５ｎＨの３通りに変えた３種類
のフィルタ回路を想定した。シミュレーションの結果
を、図１８および下表に示す。図１８はＳ_２１パラメー
タの周波数特性を示している。下表は、中心周波数、挿
入損失、通過帯域幅を示している。なお、ここでは、Ｓ
_２１パラメータが最小挿入損失のときの値よりも３ｄＢ
の低下となる２つの周波数の間の周波数帯域を通過帯域
とし、通過帯域幅はこの通過帯域の幅としている。中心
周波数は通過帯域の中心の周波数である。

【００８４】

【表１】

【００８５】この第１のシミュレーションの結果から、
インダクタ６１のインダクタンスＬが大きくなるに従っ
て、中心周波数が低周波側にずれ、挿入損失が大きくな
り、通過帯域幅が大きくなることが分かる。また、図１
８から、インダクタ６１のインダクタンスＬが大きくな
るに従って、Ｓ_２１パラメータの周波数特性を表す曲線
の形状が劣化すると共に、減衰域における減衰量が低下
することが分かる。これらの傾向は、特に、インダクタ
６１のインダクタンスＬが３ｎＨ以上になると顕著にな
る。この第１のシミュレーションの結果から、ワイヤに
よって形成される余分なインダクタ６１が、フィルタ回
路の電気的特性を劣化させることが明らかとなった。

【００８６】次に、９．６１ＧＨｚの中心周波数を持つ
ように図１４に示したフィルタ回路を設計して行った第
２のシミュレーションの結果について説明する。このシ
ミュレーションでは、図１７に示したフィルタ回路につ
いては、インダクタ６１以外の条件を図１４に示したフ
ィルタ回路と同様とし、インダクタ６１のインダクタン
スＬを０．１ｎＨ、０．３ｎＨ、０．５ｎＨの３通りに
変えた３種類のフィルタ回路を想定した。シミュレーシ
ョンの結果を、図１９および下表に示す。図１９はＳ
_２１パラメータの周波数特性を示している。下表は、中
心周波数、挿入損失、通過帯域幅を示している。

【００８７】

【表２】

【００８８】この第２のシミュレーションの結果も、第
１のシミュレーションと同様の傾向を示している。ま
た、第２のシミュレーションの結果から、周波数が１０
ＧＨｚ近くまで高くなると、インダクタ６１のインダク
タンスＬが０．１〜０．５ｎＨのように小さい値でも、
フィルタ回路の電気的特性を大きく劣化させることが分
かる。このことから、数ＧＨｚから１０ＧＨｚ程度の高
周波帯域で使用される圧電共振フィルタでは、ワイヤボ
ンディング法におけるワイヤによって形成される余分な
インダクタ６１による特性の劣化が顕著になると言え
る。

【００８９】以上説明したように、本実施の形態に係る
圧電共振フィルタ１およびその製造方法によれば、それ
ぞれ薄膜圧電共振子よりなる直列共振子１６と並列共振
子１７とを有するチップ１０を、フリップチップボンデ
ィング法によって実装基板３０に実装するようにしたの
で、実装基板３０に対するチップ１０の実装に起因する
フィルタの電気的特性のずれの発生を防止することがで
きる。また、本実施の形態によれば、チップをワイヤボ
ンディング法によって実装基板に実装する場合に比べ
て、パッケージの厚み（高さ）および縦・横の寸法を小
さくできるので、フィルタの小型化が可能となる。

【００９０】更に、本実施の形態によれば、チップ１０
側に設けられたバンプ２１と実装基板３０の導体部３
２，３３，３５との間、あるいは、実装基板３０側に設
けられたバンプ２１とチップ１０の導体層２４との間
は、それらを構成する各金属の溶融を伴わずに、それら
を構成する各金属の原子の固相状態における相互拡散に
よって接合される。そのため、本実施の形態によれば、
はんだバンプと実装基板の接続パッドとをフリップチッ
プボンディング法によって接続する場合のようにフラッ
クス残渣等によって薄膜圧電共振子が汚染されることが
ない。従って、本実施の形態によれば、実装基板３０に
対するチップ１０の実装に起因するフィルタの電気的特
性のずれや劣化を防止することができる。

【００９１】また、本実施の形態によれば、バンプ２１
と導体部３２，３３，３５または導体層２４との間は、
それらを構成する各金属の原子の固相状態における相互
拡散によって接合されるので、両者の電気的接続の信頼
性を向上させることができる。

【００９２】また、本実施の形態において、バンプ２１
と導体部３２，３３，３５または導体層２４に超音波を
印加しながら両者を接合する場合には、超音波を印加し
ない場合に比べて、接合に必要な温度を下げることがで
きると共に、接合に要する時間を短縮することができ
る。バンプ２１と導体部３２，３３，３５または導体層
２４に超音波を印加しながら両者を接合する場合には、
接合に要する時間を、例えば１秒以下とすることができ
る。

【００９３】なお、本実施の形態に係る圧電共振フィル
タにおけるフィルタ回路は、図１４または図１５に示し
たフィルタ回路を基本構成とし、複数の基本構成が縦続
接続されて構成されたものであってもよい。この場合に
は、チップ１０は、複数の直列共振子１６と複数の並列
共振子１７とを有することになる。

【００９４】［第２の実施の形態］次に、本実施の形態
の第２の実施の形態に係るデュプレクサについて説明す
る。図２０は本実施の形態に係るデュプレクサの回路図
である。本実施の形態に係るデュプレクサ９０は、図示
しないアンテナに接続されるアンテナ端子９１，９２
と、アンテナに対して送信信号を出力する図示しない送
信回路に接続される送信信号端子９３，９４と、アンテ
ナからの受信信号を入力する図示しない受信回路に接続
される受信信号端子９５，９６とを備えている。

【００９５】デュプレクサ９０は、更に、送信信号を通
過させ、受信信号を遮断する第１のフィルタ９７と、受
信信号を通過させ、送信信号を遮断する第２のフィルタ
９８とを備えている。フィルタ９７，９８は、それぞ
れ、２つの入力端子と２つの出力端子とを有している。

【００９６】フィルタ９７の２つの入力端子はそれぞれ
送信信号端子９３，９４に接続されている。フィルタ９
７の２つの出力端子はそれぞれアンテナ端子９１，９２
に接続されている。フィルタ９８の一方の入力端子は４
分の１波長位相変換器９９を介してアンテナ端子９１に
接続され、他方の入力端子はアンテナ端子９２に接続さ
れている。フィルタ９８の２つの出力端子はそれぞれ受
信信号端子９５，９６に接続されている。

【００９７】本実施の形態に係るデュプレクサ９０で
は、フィルタ９７，９８の少なくとも一方として、第１
の実施の形態に係る圧電共振フィルタが用いられてい
る。フィルタ９７，９８の両方が第１の実施の形態に係
る圧電共振フィルタである場合には、フィルタ９７の実
装基板とフィルタ９８の実装基板は共通であってもよ
い。

【００９８】本実施の形態に係るデュプレクサ９０の製
造方法は、フィルタ９７を製造する工程とフィルタ９８
を製造する工程とを備えている。フィルタ９７を製造す
る工程とフィルタ９８を製造する工程の少なくとも一方
は、第１の実施の形態に係る圧電共振フィルタを製造す
る工程を含む。この圧電共振フィルタを製造する工程
は、圧電共振フィルタのチップを作製する工程と、実装
基板を作製する工程と、バンプを形成する工程と、チッ
プを、フリップチップボンディング法によって実装基板
に実装する工程とを含む。実装する工程において、チッ
プ側に設けられたバンプと実装基板の導体部との間、あ
るいは、実装基板側に設けられたバンプとチップの導体
層との間は、それらを構成する各金属の溶融を伴わず
に、それらを構成する各金属の原子の相互拡散によって
接合される。また、実装する工程は、金属の原子の相互
拡散を促進するためにバンプに超音波を印加してもよ
い。

【００９９】以下、フィルタ９７，９８の両方が第１の
実施の形態に係る圧電共振フィルタであって、且つフィ
ルタ９７の実装基板とフィルタ９８の実装基板が共通で
ある場合の例について説明する。図２１は本例における
デュプレクサ９０の平面図、図２２は図２１におけるＣ
部を拡大して示す平面図である。

【０１００】図２１に示したように、この例では、デュ
プレクサ９０は、実装基板１３０と、この実装基板１３
０にフリップチップボンディング法によって実装された
送信用チップ１０Ｔおよび受信用チップ１０Ｒとを備え
ている。実装基板１３０に対するチップ１０Ｔ，チップ
１０Ｒの実装方法は、第１の実施の形態と同様である。

【０１０１】実装基板１３０の一方の面には、一端部が
図示しないアンテナに接続される導体部１３１と、それ
ぞれ一端部が導体部１３１の他端部に接続された送信用
導体部１３２および受信用導体部１３３と、一端部が送
信用導体部１３２の他端部に対して所定の間隔を空けて
対向するように配置された送信用導体部１３４と、一端
部が受信用導体部１３３の他端部に対して所定の間隔を
空けて対向するように配置された受信用導体部１３５と
が設けられている。送信用導体部１３４の他端部は図示
しない送信回路に接続されるようになっている。送信用
導体部１３４の他端部は送信信号端子９３に対応する。
受信用導体部１３５の他端部は図示しない受信回路に接
続されるようになっている。受信用導体部１３５の他端
部は受信信号端子９５に対応する。導体部１３１の一端
部はアンテナ端子９１に対応する。

【０１０２】受信用導体部１３３の一部は、鉤状に屈曲
しており、この部分が４分の１波長位相変換器９９にな
っている。また、図２１における接地用導体部１３６
は、図２０における端子９２，９４，９６およびこれら
に接続された信号線の部分に対応する。

【０１０３】実装基板１３０の一方の面には、更に、接
地用導体部１３６が設けられている。この接地用導体部
１３６は、実装基板１３０の一方の面の大部分を占めて
いる。接地用導体部１３６と導体部１３１〜１３５と
は、所定の間隔を空けて隔てられている。接地用導体部
１３６は、導体部１３２，１３４の端部同士が対向する
領域に向けて突出する突出部１３６ａと、導体部１３
３，１３５の端部同士が対向する領域に向けて突出する
突出部１３６ｂとを有している。

【０１０４】送信用チップ１０Ｔは、導体部１３２，１
３４の端部同士が対向する領域に配置され、導体部１３
２，１３４の各端部と突出部１３６ａの端部に電気的に
接続されている。受信用チップ１０Ｒは、導体部１３
３，１３５の端部同士が対向する領域に配置され、導体
部１３３，１３５の各端部と突出部１３６ｂの端部に電
気的に接続されている。チップ１０Ｔ，１０Ｒの構成
は、第１の実施の形態におけるチップ１０と同様であ
る。ただし、送信用チップ１０Ｔと受信用チップ１０Ｒ
とでは、上部電極１５の厚みを変える等の方法により、
通過帯域を異ならせている。

【０１０５】図２２に示したように、送信用チップ１０
Ｔにおいて、下部電極１３Ａはバンプ２１を介して送信
用導体部１３２に電気的に接続される。下部電極１３Ｂ
はバンプ２１を介して接地用導体部１３６の突出部１３
６ａに電気的に接続される。上部電極１５はバンプ２１
を介して送信用導体部１３４に電気的に接続される。こ
れにより、フィルタ９７が完成する。

【０１０６】図示しないが、同様に、受信用チップ１０
Ｒにおいて、下部電極１３Ａはバンプ２１を介して受信
用導体部１３５に電気的に接続される。下部電極１３Ｂ
はバンプ２１を介して接地用導体部１３６の突出部１３
６ｂに電気的に接続される。上部電極１５はバンプ２１
を介して受信用導体部１３３に電気的に接続される。こ
れにより、フィルタ９８が完成する。

【０１０７】本実施の形態に係るデュプレクサ９０で
は、送信回路から送られてきた送信信号は、フィルタ９
７を通過してアンテナに送られる。また、アンテナから
の受信信号は、４分の１波長位相変換器９９を通過し
て、４分の１波長だけ位相がずれた信号に変換された
後、フィルタ９８を通過して受信回路に送られる。

【０１０８】本実施の形態に係るデュプレクサ９０で
は、フィルタ９７，９８の少なくとも一方として、第１
の実施の形態に係る圧電共振フィルタを用いている。従
って、本実施の形態によれば、実装基板に対するチップ
の実装に起因するフィルタの電気的特性のずれの発生を
防止することができる。

【０１０９】本実施の形態におけるその他の構成、作用
および効果は、第１の実施の形態と同様である。

【０１１０】なお、本発明は上記各実施の形態に限定さ
れず、種々の変更が可能である。例えば、実装基板３０
の材料はセラミックであってもよい。

【０１１１】

【発明の効果】以上説明したように、本発明の圧電共振
フィルタ、デュプレクサまたはこれらの製造方法では、
薄膜圧電共振子を有するチップがフリップチップボンデ
ィング法によって実装基板に実装される。また、本発明
では、チップ側導体部に設けられたバンプと基板側導体
部との間、あるいは基板側導体部に設けられたバンプと
チップ側導体部との間は、それらを構成する各金属の溶
融を伴わずに、それらを構成する各金属の原子の相互拡
散によって接合される。従って、本発明によれば、実装
基板に対するチップの実装に起因するフィルタの電気的
特性のずれや劣化を防止することができ、且つチップと
実装基板との間の電気的接続の信頼性を向上させること
ができるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る圧電共振フィ
ルタの平面図である。

【図２】図１におけるＡ−Ａ線断面を拡大して示す断面
図である。

【図３】バンプを形成する前の図１におけるチップの要
部を示す平面図である。

【図４】図３のＢ−Ｂ線断面図である。

【図５】本発明の第１の実施の形態におけるチップの構
造の一例を示す断面図である。

【図６】本発明の第１の実施の形態におけるチップの構
造の他の例を示す断面図である。

【図７】バンプを形成した後の図１におけるチップの要
部を示す平面図である。

【図８】本発明の第１の実施の形態における実装基板の
平面図である。

【図９】図８における下側から見た実装基板の側面図で
ある。

【図１０】本発明の第１の実施の形態における実装基板
の底面図である。

【図１１】本発明の第１の実施の形態におけるバンプの
形成方法の一例について説明するための説明図である。

【図１２】本発明の第１の実施の形態におけるバンプの
形成方法の他の例について説明するための説明図であ
る。

【図１３】本発明の第１の実施の形態におけるチップの
実装工程について説明するための説明図である。

【図１４】本発明の第１の実施の形態におけるフィルタ
回路の構成の一例を示す回路図である。

【図１５】本発明の第１の実施の形態におけるフィルタ
回路の構成の他の例を示す回路図である。

【図１６】薄膜圧電共振子の等価回路を示す回路図であ
る。

【図１７】図１４に示した回路に余分なインダクタを付
加したフィルタ回路の構成を示す回路図である。

【図１８】本発明の第１の実施の形態における第１のシ
ミュレーションの結果を示す特性図である。

【図１９】本発明の第１の実施の形態における第２のシ
ミュレーションの結果を示す特性図である。

【図２０】本発明の第２の実施の形態に係るデュプレク
サの回路図である。

【図２１】本発明の第２の実施の形態に係るデュプレク
サの構成の一例を示す平面図である。

【図２２】図２１におけるＣ部を拡大して示す平面図で
ある。

【符号の説明】

１…圧電共振フィルタ、１０…チップ、１１…基体、１
２…バリア層、１３Ａ，１３Ｂ…下部電極、１４…圧電
薄膜、１５…上部電極、１６…直列共振子、１７…並列
共振子、２１…バンプ、３０…実装基板、３２，３３…
信号用導体部、３４，３５…接地用導体部。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｈ 9/70 Ｈ０３Ｈ 9/70 (72)発明者 小室 栄樹 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内 Ｆターム(参考） 5J108 AA07 CC11 EE03 FF13 JJ01 KK03 KK04 MM02 MM14

Claims (10)

【特許請求の範囲】
1. 【請求項１】 圧電性を有する圧電薄膜と、前記圧電薄
   膜の両面に配置され、前記圧電薄膜に対して励振用電圧
   を印加するための２つの励振用電極とを有する薄膜圧電
   共振子を含む圧電共振フィルタであって、 前記薄膜圧電共振子を有するチップと、 前記チップが実装された実装基板とを備え、 前記チップは、金属よりなり、前記励振用電極に接続さ
   れた、あるいは前記励振用電極を構成する複数のチップ
   側導体部を有し、 前記実装基板は、金属よりなり、前記チップ側導体部に
   電気的に接続される複数の基板側導体部を有し、 前記圧電共振フィルタは、更に、前記チップ側導体部ま
   たは基板側導体部に設けられた複数のバンプを備え、 前記チップは、前記チップ側導体部と前記基板側導体部
   とが前記バンプを介して電気的および機械的に接続され
   るように、フリップチップボンディング法によって前記
   実装基板に実装され、 前記チップ側導体部に設けられた前記バンプと前記基板
   側導体部との間、あるいは前記基板側導体部に設けられ
   た前記バンプと前記チップ側導体部との間は、それらを
   構成する各金属の溶融を伴わずに、それらを構成する各
   金属の原子の相互拡散によって接合されていることを特
   徴とする圧電共振フィルタ。
2. 【請求項２】 前記バンプは金からなることを特徴とす
   る請求項１記載の圧電共振フィルタ。
3. 【請求項３】 前記チップは、前記チップ側導体部とこ
   のチップ側導体部に設けられた前記バンプとの間に配置
   され、それらを構成する各金属とは異なる金属よりなる
   導体層を有することを特徴とする請求項１または２記載
   の圧電共振フィルタ。
4. 【請求項４】 前記導体層はチタンまたはニッケルから
   なることを特徴とする請求項３記載の圧電共振フィル
   タ。
5. 【請求項５】 前記チップは、それぞれ前記薄膜圧電共
   振子からなり、ラダー型のフィルタ回路を構成する直列
   共振子と並列共振子とを含むことを特徴とする請求項１
   ないし４のいずれかに記載の圧電共振フィルタ。
6. 【請求項６】 請求項１ないし５のいずれかに記載の圧
   電共振フィルタを製造する方法であって、 前記チップを作製する工程と、 前記実装基板を作製する工程と、 前記チップ側導体部または基板側導体部の上に複数のバ
   ンプを形成する工程と、 前記チップ側導体部と前記基板側導体部とが前記バンプ
   を介して電気的および機械的に接続されるように、前記
   チップをフリップチップボンディング法によって前記実
   装基板に実装する工程とを備え、 前記実装する工程において、前記チップ側導体部に設け
   られた前記バンプと前記基板側導体部との間、あるいは
   前記基板側導体部に設けられた前記バンプと前記チップ
   側導体部との間は、それらを構成する各金属の溶融を伴
   わずに、それらを構成する各金属の原子の相互拡散によ
   って接合されることを特徴とする圧電共振フィルタの製
   造方法。
7. 【請求項７】 前記実装する工程は、金属の原子の相互
   拡散を促進するために前記バンプに超音波を印加するこ
   とを特徴とする請求項６記載の圧電共振フィルタの製造
   方法。
8. 【請求項８】 送信信号を通過させ、受信信号を遮断す
   る第１のフィルタと、受信信号を通過させ、送信信号を
   遮断する第２のフィルタとを備え、アンテナに接続され
   るデュプレクサであって、前記第１のフィルタと第２の
   フィルタの少なくとも一方は、請求項１ないし５のいず
   れかに記載の圧電共振フィルタであることを特徴とする
   デュプレクサ。
9. 【請求項９】 請求項８記載のデュプレクサを製造する
   方法であって、 前記第１のフィルタを製造する工程と、前記第２のフィ
   ルタを製造する工程とを備え、 前記第１のフィルタを製造する工程と第２のフィルタを
   製造する工程の少なくとも一方は、前記圧電共振フィル
   タを製造する工程を含み、この圧電共振フィルタを製造
   する工程は、 前記圧電共振フィルタの前記チップを作製する工程と、 前記実装基板を作製する工程と、 前記チップ側導体部または基板側導体部の上に複数のバ
   ンプを形成する工程と、 前記チップ側導体部と前記基板側導体部とが前記バンプ
   を介して電気的および機械的に接続されるように、前記
   チップをフリップチップボンディング法によって前記実
   装基板に実装する工程とを備え、 前記実装する工程において、前記チップ側導体部に設け
   られた前記バンプと前記基板側導体部との間、あるいは
   前記基板側導体部に設けられた前記バンプと前記チップ
   側導体部との間は、それらを構成する各金属の溶融を伴
   わずに、それらを構成する各金属の原子の相互拡散によ
   って接合されることを特徴とするデュプレクサの製造方
   法。
10. 【請求項１０】 前記実装する工程は、金属の原子の相
    互拡散を促進するために前記バンプに超音波を印加する
    ことを特徴とする請求項９記載のデュプレクサの製造方
    法。