JP2003179210A - Semiconductor storage device - Google Patents
Semiconductor storage deviceInfo
- Publication number
- JP2003179210A JP2003179210A JP2002346185A JP2002346185A JP2003179210A JP 2003179210 A JP2003179210 A JP 2003179210A JP 2002346185 A JP2002346185 A JP 2002346185A JP 2002346185 A JP2002346185 A JP 2002346185A JP 2003179210 A JP2003179210 A JP 2003179210A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- film
- barrier layer
- ferroelectric
- axis length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 電圧ストレスによる強誘電体層中の酸素欠損
の発生を防止する。
【解決手段】 トランジスタの一方の主電極に接続した
Siプラグ10;Siプラグ10の上端面と同一面積
で、Siプラグ10に接した第1のバリア層21;Si
プラグ10の上端面と同一面積で、第1のバリア層21
とは異なる材料からなり、第1のバリア層21に接した
第2のバリア層22;この第2のバリア層22と接した
導電性ペロブスカイト酸化物からなる下部電極24;こ
の下部電極24に接した誘電体層25;この誘電体層2
5に接した上部電極26とを備える。下部電極24、上
部電極26、及び下部電極24、上部電極26間を絶縁
する強誘電体層25とから薄膜キャパシタを構成し、バ
リア層のa軸長Abは誘電体層25の本来のa軸長Ao
よりも小さく、且つ下部電極24のa軸長AeがAoよ
りも小さい。
(57) [Problem] To prevent the occurrence of oxygen vacancy in a ferroelectric layer due to voltage stress. SOLUTION: An Si plug 10 connected to one main electrode of a transistor; a first barrier layer 21 having the same area as an upper end surface of the Si plug 10 and in contact with the Si plug 10;
The first barrier layer 21 having the same area as the upper end surface of the plug 10
A second barrier layer 22 in contact with the first barrier layer 21; a lower electrode 24 made of a conductive perovskite oxide in contact with the second barrier layer 22; Dielectric layer 25; this dielectric layer 2
5 in contact with the upper electrode 26. The lower electrode 24, the upper electrode 26, and the ferroelectric layer 25 that insulates the lower electrode 24 and the upper electrode 26 form a thin-film capacitor, and the a-axis length Ab of the barrier layer is Chief Ao
And the a-axis length Ae of the lower electrode 24 is smaller than Ao.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、キャパシタ絶縁膜
に強誘電体を用いた薄膜キャパシタを用いた半導体記憶
装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device using a thin film capacitor using a ferroelectric as a capacitor insulating film.
【0002】[0002]
【従来の技術】近年、強誘電体薄膜からなる薄膜キャパ
シタ(強誘電体キャパシタ)を用いた半導体記憶装置
(強誘電体メモリ)の開発が行われており、一部には既
に実用化されている。強誘電体メモリは不揮発性であ
り、記憶保持のために電源を必要としない。しかも、強
誘電体薄膜の膜厚が十分薄い場合には自発分極の反転が
早く、DRAM並みに高速の書き込み,読み出しが可能
であるなどの特徴を持つ。また、1ビットのメモリセル
を1つのトランジスタと1つの強誘電体キャパシタで作
製することができるため、大容量化にも適している。2. Description of the Related Art In recent years, a semiconductor memory device (ferroelectric memory) using a thin film capacitor (ferroelectric capacitor) made of a ferroelectric thin film has been developed, and some have already been put to practical use. There is. Ferroelectric memory is non-volatile and does not require a power supply for memory retention. Moreover, when the ferroelectric thin film is sufficiently thin, the spontaneous polarization can be inverted rapidly, and writing and reading can be performed at a high speed like DRAM. In addition, a 1-bit memory cell can be manufactured with one transistor and one ferroelectric capacitor, which is suitable for large capacity.
【0003】強誘電体メモリに適した強誘電体薄膜に
は、残留分極が大きいこと、抗電界が小さいこと、残留
分極の温度依存性が小さいこと、残留分極の長時間保持
が可能であること(リテンション)などが必要である。
現在、強誘電体材料としては、主としてジルコン酸チタ
ン酸鉛(以下、PZTと略称する)が用いられている。
PZTは、ジルコン酸鉛とチタン酸鉛の固溶体である
が、ほぼ1:1のモル比で固溶したものは自発分極が大
きく、低い電界でも反転することができ、キャパシタ絶
縁膜として優れていると考えられている。しかも、強誘
電体と常誘電体の転移温度(キュリー温度)が300℃
以上と比較的高いため、通常の電子回路が使用される温
度範囲(120℃以下)では、記憶された内容が熱によ
って失われる心配は少ない。A ferroelectric thin film suitable for a ferroelectric memory has a large remanent polarization, a small coercive electric field, a small temperature dependence of the remanent polarization, and a long-term retention of the remanent polarization. (Retention) etc. are required.
Currently, lead zirconate titanate (hereinafter abbreviated as PZT) is mainly used as the ferroelectric material.
PZT is a solid solution of lead zirconate and lead titanate, but a solid solution having a molar ratio of about 1: 1 has a large spontaneous polarization and can be inverted even in a low electric field and is excellent as a capacitor insulating film. It is believed that. Moreover, the transition temperature (Curie temperature) of the ferroelectric and paraelectric is 300 ° C.
Since the temperature is relatively high as described above, there is little concern that the stored contents will be lost due to heat in the temperature range (120 ° C. or less) in which a normal electronic circuit is used.
【0004】しかしながら、PZTの良質な薄膜は作製
が難しいことが知られている。第1に、PZTの主成分
であるPbは500℃以上で蒸発しやすく、そのため組
成の正確な制御が難しい。第2に、PZTはペロブスカ
イト型結晶構造を形成したときに初めて強誘電性が現れ
るが、このペロブスカイト型結晶を持つPZTが得にく
く、パイロクロアと呼ばれる結晶構造の方が容易に得ら
れやすいという問題がある。また、シリコンデバイスに
応用した場合には、主成分であるPbのシリコン中への
拡散を防ぐことが難しいという問題もある。However, it is known that it is difficult to produce a high quality PZT thin film. First, Pb, which is the main component of PZT, easily evaporates at 500 ° C. or higher, which makes it difficult to accurately control the composition. Secondly, PZT exhibits ferroelectricity only when a perovskite type crystal structure is formed. However, it is difficult to obtain PZT having this perovskite type crystal, and a crystal structure called pyrochlore is more easily obtained. is there. Further, when applied to a silicon device, it is difficult to prevent diffusion of Pb, which is the main component, into silicon.
【0005】PZT以外ではチタン酸バリウム(BaT
iO3 :以下BTOと略称する)が代表的な強誘電体と
して知られている。BTOはPZTと同じくペロブスカ
イト型結晶構造を持ち、キュリー温度は約120℃であ
ることが知られている。Pbと比べるとBaは蒸発しに
くいので、BTOの薄膜形成においては、組成の制御が
容易である。また、BTOが結晶化した場合は、ペロブ
スカイト型以外の結晶構造をとることは殆どない。Other than PZT, barium titanate (BaT
iO 3: hereinafter referred to as BTO) has been known as a typical ferroelectric. It is known that BTO has a perovskite type crystal structure like PZT, and the Curie temperature is about 120 ° C. Since Ba is less likely to evaporate than Pb, it is easy to control the composition when forming a thin film of BTO. Further, when BTO is crystallized, it rarely takes a crystal structure other than the perovskite type.
【0006】これらの長所にも拘わらず、BTOの薄膜
キャパシタが強誘電体メモリの記憶媒体としてさほど検
討されていない理由として、PZTと比べて残留分極が
小さく、しかも残留分極の温度依存性が大きいことが挙
げられる。この原因は、BTOのキュリー温度が低い
(120℃)ことにあり、このため強誘電体メモリを作
製した場合、100℃以上の高温に晒された場合に記憶
内容が失われる恐れがあるばかりではなく、通常電子回
路が使用される温度範囲(85℃以下)でも残留分極の
温度依存性が大きく、動作が不安定であるためである。
従って、BTOからなる強誘電体薄膜を使用した薄膜キ
ャパシタは、強誘電体メモリの記憶媒体としての用途に
適さないと考えられていた。Despite these advantages, the reason why the BTO thin-film capacitor has not been studied as a storage medium for a ferroelectric memory is that the residual polarization is smaller than that of PZT and that the residual polarization has a large temperature dependence. It can be mentioned. The cause of this is that the Curie temperature of BTO is low (120 ° C.). Therefore, when a ferroelectric memory is manufactured, there is a possibility that stored contents may be lost when exposed to a high temperature of 100 ° C. or higher. The reason is that the temperature dependence of the remanent polarization is large even in the temperature range (85 ° C. or less) where an electronic circuit is usually used, and the operation is unstable.
Therefore, it has been considered that the thin film capacitor using the ferroelectric thin film made of BTO is not suitable for use as a storage medium of a ferroelectric memory.
【0007】本発明者らは、新しい強誘電体薄膜とし
て、下部電極(例えばSrRuO3 )の格子定数に比較
的近くやや大きな格子定数を持つ誘電材料(例えば、B
ax Sr1-x TiO3 、以下BSTと略称する)を選択
し、かつまたRFマグネトロンスパッタ法という成膜過
程でミスフイット転移が比較的入りにくい成膜方法を採
用して、単結晶基板上にエピタキシャル成長させること
により、エピタキシャル効果により本来の誘電体の格子
定数よりも膜厚方向(c軸)に格子定数が伸び、面内方
向(a軸)の格子定数が縮んだ状態を保つことができる
ことを見出した(特許公報第2878986号、登録日
平成11年1月22日)。その結果、強誘電キュリー温
度を高温側にシフトさせ、室温領域で大きな残留分極を
保持できる強誘電体薄膜が実現可能であることを確認し
ている。As a new ferroelectric thin film, the present inventors have made a dielectric material (for example, B, which has a relatively large lattice constant relatively close to that of the lower electrode (for example, SrRuO 3 )).
a x Sr 1-x TiO 3 (hereinafter abbreviated as BST) is selected, and a film forming method called RF magnetron sputtering is used in which a misfit transition is relatively unlikely to occur and a single crystal substrate is formed. By the epitaxial growth, it is possible to keep the lattice constant in the in-plane direction (a-axis) smaller than the original lattice constant of the dielectric by the epitaxial effect, and to keep the lattice constant in the in-plane direction (a-axis) contracted. It was found (Patent Publication No. 2878986, registration date January 22, 1999). As a result, it has been confirmed that a ferroelectric thin film capable of shifting the ferroelectric Curie temperature to the high temperature side and maintaining a large remanent polarization in the room temperature region can be realized.
【0008】例えば、基板としてMgO単結晶基板やS
rTiO3 単結晶基板を用い、下部電極としてSrRu
O3 (格子系は擬立方晶系であり、立方晶に換算したと
きの格子定数a=0.3930nm)を使用し、誘電体
としてBSTの組成領域x=0.30〜0.90を用い
ることにより、本来室温では強誘電性を示さないはずの
組成領域(x≦0.7)でも強誘電性が発現し、またも
ともと室温で強誘電性を示す組成領域(x>0.7)に
おいては、本来室温以上にあるキュリー温度が更に上昇
するという、実用上好ましい強誘電体特性を実現できる
ことを実験的に確認している。即ち、c軸長を人工的に
伸長させたBST強誘電体キャパシタを使用することに
より、化学的,熱的に安定なBSTプロセスと、Pbを
使用したPZT並みかそれ以上の強誘電特性を両立させ
ることが可能になった。For example, a MgO single crystal substrate or S is used as the substrate.
Using a rTiO 3 single crystal substrate, SrRu as a lower electrode
O 3 (the lattice system is a pseudo-cubic system and the lattice constant a when converted to cubic system is a = 0.3930 nm) is used, and the composition region x of BST is x = 0.30 to 0.90 is used as the dielectric. As a result, ferroelectricity is exhibited even in a composition region (x ≦ 0.7) that should not exhibit ferroelectricity at room temperature, and in a composition region (x> 0.7) that originally exhibits ferroelectricity at room temperature. Have experimentally confirmed that it is possible to realize a practically preferable ferroelectric characteristic that the Curie temperature, which is originally above room temperature, further rises. That is, by using a BST ferroelectric capacitor in which the c-axis length is artificially extended, both a chemically and thermally stable BST process and a ferroelectric characteristic equal to or higher than PZT using Pb are achieved. It has become possible to
【0009】ところで、上記の技術をBTO膜に適用し
て超高集積度の不揮発性半導体メモリを作製するために
は、トランジスタのソース/ドレイン電極上、或いはそ
の上部に成長させた単結晶Siプラグ上に酸化物強誘電
体キャパシタを形成する必要がある。このとき、Si基
板とBTO強誘電体層の間には、下部電極,バリア層な
どの多層膜を形成しなければならないが、下部電極,バ
リア層などの多層膜に以下のような条件を満たすことが
要求される:
(1)全て導電性であること;
(2)Siの格子定数0.543nmとBTOの面内格
子定数0.399nmと26%の大きな格子ミスマッチ
を緩和すること;
(3)強誘電体キャパシタを形成後、サブミクロンレベ
ルに微細加工する際に強誘電体層に導入された歪みが緩
和せず、強誘電特性が劣化しないこと;
(4)構成元素の相互拡散が起こらないこと;
(5)キャパシタ形成時の酸素雰囲気、形成後の高温プ
ロセスにより界面の酸化反応が進行するような熱力学的
に還元されやすい材料でないこと。By the way, in order to manufacture the ultra-high-integration nonvolatile semiconductor memory by applying the above technique to the BTO film, a single crystal Si plug grown on or above the source / drain electrodes of the transistor is formed. It is necessary to form an oxide ferroelectric capacitor on top. At this time, a multilayer film such as a lower electrode and a barrier layer must be formed between the Si substrate and the BTO ferroelectric layer, but the multilayer film such as the lower electrode and the barrier layer satisfies the following conditions. (1) All are conductive; (2) Alleviate large lattice mismatch of 26% with lattice constant 0.543 nm of Si and in-plane lattice constant 0.399 nm of BTO; ) After the ferroelectric capacitor is formed, the strain introduced into the ferroelectric layer at the time of fine processing to the submicron level is not relaxed and the ferroelectric characteristics are not deteriorated; (4) Mutual diffusion of constituent elements occurs. (5) Not a material that is easily thermodynamically reduced such that an oxidation reaction at the interface proceeds due to the oxygen atmosphere during capacitor formation and the high temperature process after formation.
【0010】本発明者らは、以上の(1)から(5)の
要求を満たす下部電極、バリアメタル材料の例として、
SrRuO3 /SrTiO3 :Nb/TiO2 :Nb/
TiAlNの4層からなる導電膜を開発し、その上部に
歪んだエピタキシャルBTO強誘電体薄膜を積層し、ベ
タ膜では良好な強誘電特性を確認している。また、全セ
ラミック構造で形成しているため、サブミクロンレベル
に微細加工してもBTOの歪みの緩和が生じないことも
併せて確認している。As an example of the lower electrode and barrier metal material satisfying the above requirements (1) to (5), the present inventors have
SrRuO 3 / SrTiO 3 : Nb / TiO 2 : Nb /
A conductive film consisting of four layers of TiAlN was developed, a strained epitaxial BTO ferroelectric thin film was laminated on top of it, and good ferroelectric properties were confirmed for the solid film. In addition, since it is formed of an all-ceramic structure, it is also confirmed that the strain of BTO is not relaxed even when finely processed to the submicron level.
【0011】しかしながら、この構造では酸素との結合
が弱いSrRuO3 を下部電極として使用しているた
め、BTO膜成膜時の温度を上げるとSrRuO3 から
脱離した酸素が下方に拡散する。そして、バリアメタル
であるTiAlNの酸化を引き起こし、コンタクト抵抗
の大幅な上昇、ひどい場合には酸化反応の進行と共に発
生する窒素ガスにより密着性が低下し、膜の剥離が起こ
ることが分かっている。また、下地の酸化を抑制しつつ
BTO膜を酸素雰囲気中で積層する必要があるので、B
TO成膜のプロセスウィンドウが狭く、僅かな成膜条件
の変動により下地の酸化が発生してしまい、実用化が難
しいという問題点があった。However, in this structure, since SrRuO 3 having a weak bond with oxygen is used as the lower electrode, the oxygen desorbed from SrRuO 3 diffuses downward when the temperature during film formation of the BTO film is increased. It is known that the TiAlN which is a barrier metal is oxidized, the contact resistance is significantly increased, and in the worst case, the nitrogen gas generated along with the progress of the oxidation reaction lowers the adhesion and causes the peeling of the film. In addition, since it is necessary to stack the BTO film in an oxygen atmosphere while suppressing the oxidation of the base, B
There is a problem that the process window for TO film formation is narrow and oxidation of the underlayer occurs due to slight changes in film formation conditions, which makes practical application difficult.
【0012】以上の問題点から、SrRuO3 に替わる
電極材料が望まれているが、ここで電極として必要な特
性を挙げると、以下の4点になる:
(A)BTO膜を十分に歪ませ、良好な強誘電特性を得
るために、BTO本来のa軸長(0.399nm)より
も0.5%以上a軸長が短いこと;
(B)強誘電体キャパシタ動作時の読み出し/書き込み
時に加わる電圧ストレスによる強誘電体膜中の酸素欠損
の発生を防止するために、酸素との結合が弱い電極材料
であること;
(C)酸化性雰囲気や結晶の不完全性に対して導電性が
安定であること;
(D)還元性雰囲気に対して安定であること。From the above-mentioned problems, an electrode material replacing SrRuO 3 is desired, but the following four characteristics are required for the electrode: (A) The BTO film is sufficiently distorted. , In order to obtain good ferroelectric characteristics, the a-axis length is 0.5% or more shorter than the original a-axis length (0.399 nm) of BTO; (B) At the time of reading / writing during operation of the ferroelectric capacitor In order to prevent the generation of oxygen deficiency in the ferroelectric film due to the applied voltage stress, the electrode material should have a weak bond with oxygen; (C) the conductivity should be high with respect to the oxidizing atmosphere and the imperfections of crystals. Stable; (D) Stable in a reducing atmosphere.
【0013】上述した(B)から(D)の条件を満たす
下部電極材料としては、歪み誘起強誘電体キャパシタに
限らず、多くの材料が検討されてきた。特に歪み誘起強
誘電体キャパシタの場合は、上部強誘電体層と同じ結晶
構造を持つ導電性ペロブスカイト物質を使用すれば、高
い界面整合性が得られるため、強誘電特性の向上が期待
される。しかしながら、(A)から(D)の全ての条件
を満たす材料を見出すのは容易ではなく、従来知られて
いる如何なる材料を用いても(A)から(D)を満たす
ことはできない。As the lower electrode material satisfying the above conditions (B) to (D), not only the strain-induced ferroelectric capacitor but also many materials have been studied. Particularly in the case of a strain-induced ferroelectric capacitor, if a conductive perovskite material having the same crystal structure as that of the upper ferroelectric layer is used, high interfacial matching property can be obtained, so that improvement in ferroelectric characteristics is expected. However, it is not easy to find a material that satisfies all the conditions (A) to (D), and it is impossible to satisfy the conditions (A) to (D) using any conventionally known material.
【発明が解決しようとする課題】このように従来、Si
基板上に直接形成された強誘電体キャパシタ、特にエピ
タキシャル効果によりBTOの強誘電性が強化された強
誘電体キャパシタにおいては、超高集積度の不揮発性メ
モリに使用される際に予想される前述した(A)から
(D)の問題を克服することは困難であった。As described above, Si has conventionally been used.
A ferroelectric capacitor formed directly on a substrate, especially a ferroelectric capacitor in which the ferroelectricity of BTO is enhanced by an epitaxial effect, is expected to be used in a non-volatile memory with an extremely high degree of integration. It was difficult to overcome the problems (A) to (D).
【0014】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、前述した(A)から
(D)の仕様を満足する下部電極を形成することがで
き、誘電特性の優れた信頼性の高い強誘電体キャパシタ
(薄膜キャパシタ)を用いた半導体記憶装置を提供する
ことにある。The present invention has been made in consideration of the above circumstances, and an object thereof is to form a lower electrode satisfying the above-mentioned specifications (A) to (D) and to obtain a dielectric property. Another object of the present invention is to provide a semiconductor memory device using the excellent and highly reliable ferroelectric capacitor (thin film capacitor).
【0015】[0015]
【課題を解決するための手段】(構成)上記課題を解決
するために、本発明の第1の特徴は、トランジスタと薄
膜キャパシタからなる半導体記憶装置に関する。即ち、
第1の特徴に係る半導体記憶装置は、(イ)スイッチン
グトランジスタの一方の主電極に接続したSiプラグ;
(ロ)Siプラグの上端面と同一面積で、Siプラグに
接した第1のバリア層;(ハ)Siプラグの上端面と同
一面積で、第1のバリア層とは異なる材料からなり、表
面に立方晶系の(100)面,又は正方晶系の(00
1)面が表れ、第1のバリア層に接した第2のバリア
層;(ニ)この第2のバリア層と接した導電性ペロブス
カイト酸化物からなる下部電極;(ホ)この下部電極に
接した誘電体層;(ヘ)この誘電体層に接した上部電極
とを備える。そして、下部電極、上部電極、及び下部電
極、上部電極間を絶縁する強誘電体層とから薄膜キャパ
シタを構成し、バリア層のa軸長Abは誘電体層の本来
のa軸長Aoよりも小さく、且つ下部電極のa軸長Ae
がAoよりも小さいことを要旨とする。(Structure) In order to solve the above problems, a first feature of the present invention relates to a semiconductor memory device comprising a transistor and a thin film capacitor. That is,
The semiconductor memory device according to the first feature is (a) a Si plug connected to one main electrode of a switching transistor;
(B) A first barrier layer having the same area as the upper end surface of the Si plug and in contact with the Si plug; (c) A surface having the same area as the upper end surface of the Si plug and made of a material different from that of the first barrier layer. Cubic (100) plane, or tetragonal (00)
1) a second barrier layer having a surface which is in contact with the first barrier layer; (d) a lower electrode made of a conductive perovskite oxide in contact with the second barrier layer; (e) contacting with this lower electrode A dielectric layer; and (f) an upper electrode in contact with this dielectric layer. Then, a thin film capacitor is composed of a lower electrode, an upper electrode, and a ferroelectric layer that insulates between the lower electrode and the upper electrode, and the a-axis length Ab of the barrier layer is greater than the original a-axis length Ao of the dielectric layer. Small and a-axis length Ae of lower electrode
Is smaller than Ao.
【0016】ここで、本発明の望ましい実施態様として
は次のものが挙げられる:
(1) 各a軸長Ab,Ao,Aeが、Ab/Ao≦0.9
95Ae/Ao≦0.995の関係式を満足すること;
(2) 下部電極の構成元素の一部が、Ca,Ba,Ti,
V,Mo,Cr,Ruから選ばれた少なくとも一種の元
素で置換してあるか、又は構成元素の一部に欠損がある
こと;
(3) バリア層が導電性ペロブスカイトABO3 (Aはア
ルカリ土類,希土類から選ばれた少なくとも一種、Bは
Ti,V,Nb,Mo,Crから選ばれた少なくとも一
種)からなること;
(4) バリア層がIr及びRhの少なくとも一方を含む金
属膜からなること;
(5) バリア層の下部が実質的にTiN,Ti1-x Alx
Nから選ばれた一種で形成されていること;
(6) 強誘電体薄膜は、エピタキシャル後のc軸長Ce
と、このc軸長Ce と対応するエピタキシャル成長前の
本来の正方晶系のc軸長或いは立方晶系のa軸長のCo
が、Ce/Co≧1.02を満足すること;
(7) 下部電極が、Sr1-x NbO3-d (0≦x≦0.
5,0≦d≦1)の化学式で表わされること;
(8) バリア層が、Ir,Rh,又はIr若しくはRhの
一部をRe,Ru,Os,Pt,Pd,Ir,Rhの中
から選択された少なくとも一種類の金属で置換したfc
c構造を持つ合金からなること;
(9) 強誘電体層が、ABO3 の化学式で表わされるペロ
ブスカイト構造を持ち、AはBa,Sr,Caの中から
選ばれた少なくとも一種であり、BはTi,Zr,H
f,Sn,Nbの中から選ばれた少なくとも一種である
こと;
(10)下部電極としてのSrNbO3 は、酸素を含まない
不活性ガス(例えばAr)雰囲気中でRFマグネトロン
スパッタにより形成されること。或いは、還元性ガス
(例えばH2 )を含む雰囲気中でRFマグネトロンスパ
ッタにより形成されること。Preferred embodiments of the present invention include the following: (1) Each a-axis length Ab, Ao, Ae is Ab / Ao≤0.9.
95Ae / Ao ≦ 0.995 is satisfied; (2) Some of the constituent elements of the lower electrode are Ca, Ba, Ti,
Substituted by at least one element selected from V, Mo, Cr and Ru, or lacking some of the constituent elements; (3) The barrier layer is made of conductive perovskite ABO 3 (A is alkaline earth) Group, at least one selected from rare earths, B is at least one selected from Ti, V, Nb, Mo, Cr) (4) The barrier layer is formed of a metal film containing at least one of Ir and Rh (5) The lower part of the barrier layer is substantially TiN, Ti 1-x Al x
(6) Ferroelectric thin film has c-axis length Ce after epitaxial growth.
And the original tetragonal c-axis length or cubic a-axis length Co before epitaxial growth corresponding to this c-axis length Ce.
Satisfy Ce / Co ≧ 1.02; (7) The lower electrode is Sr 1-x NbO 3-d (0 ≦ x ≦ 0.
5,8 ≦ d ≦ 1); (8) The barrier layer contains Ir, Rh, or a part of Ir or Rh from Re, Ru, Os, Pt, Pd, Ir, Rh. Fc substituted with at least one selected metal
(9) The ferroelectric layer has a perovskite structure represented by the chemical formula of ABO 3 , A is at least one selected from Ba, Sr, and Ca, and B is Ti, Zr, H
At least one selected from f, Sn, and Nb; (10) SrNbO 3 as the lower electrode is formed by RF magnetron sputtering in an oxygen-free inert gas (for example, Ar) atmosphere. . Alternatively, it is formed by RF magnetron sputtering in an atmosphere containing a reducing gas (for example, H 2 ).
【0017】本発明の第2の特徴は、トランジスタと薄
膜キャパシタからなる半導体記憶装置に関する。即ち、
第2の特徴に係る半導体記憶装置は、(イ)スイッチン
グトランジスタの一方の主電極に接続したSiプラグ;
(ロ)Siプラグの上端面と同一面積で、Siプラグに
電気的に結合し、表面に立方晶系の(100)面,又は
正方晶系の(001)面が表れ、Ir,Rh,又はIr
若しくはRhの一部をRe,Ru,Os,Pt,Pd,
Ir,Rhの中から選択された少なくとも一種類の金属
で置換した合金であるバリア層;(ハ)このバリア層と
接した導電性ペロブスカイト酸化物からなる下部電極;
(ニ)この下部電極に接した誘電体層;(ホ)この誘電
体層に接した上部電極とを備える。そして、下部電極、
上部電極、及び下部電極、上部電極間を絶縁する強誘電
体層とから薄膜キャパシタを構成し、バリア層のa軸長
Abは誘電体層の本来のa軸長Aoよりも小さく、且つ
下部電極のa軸長AeがAoよりも小さいことを要旨と
する。A second feature of the present invention relates to a semiconductor memory device including a transistor and a thin film capacitor. That is,
The semiconductor memory device according to the second feature is (a) a Si plug connected to one main electrode of a switching transistor;
(B) It has the same area as the upper end surface of the Si plug and is electrically coupled to the Si plug, and a cubic (100) plane or a tetragonal (001) plane appears on the surface, and Ir, Rh, or Ir
Alternatively, a part of Rh is Re, Ru, Os, Pt, Pd,
A barrier layer which is an alloy substituted with at least one kind of metal selected from Ir and Rh; (c) a lower electrode made of a conductive perovskite oxide in contact with this barrier layer;
(D) A dielectric layer in contact with the lower electrode; and (e) an upper electrode in contact with the dielectric layer. And the lower electrode,
A thin film capacitor is composed of an upper electrode, a lower electrode, and a ferroelectric layer that insulates the upper electrode from each other. The a-axis length Ab of the barrier layer is smaller than the original a-axis length Ao of the dielectric layer, and the lower electrode The gist is that the a-axis length Ae of is smaller than Ao.
【0018】(作用)本発明では、バリア層,下部電
極,強誘電体層,上部電極を積層したキャパシタ構造を
有する半導体記憶装置において、強誘電体層にBTOを
主成分とするペロブスカイト、下部電極にSrNbO3
を主成分とする導電性ペロブスカイトを用い、バリア層
のa軸長Abを強誘電体層の本来のa軸長Aoよりも小
さく、且つ下部電極のエピタキシャル成長後のa軸長A
eをAoよりも小さくしている。これにより、前述した
(A)から(D)の仕様を満足する下部電極を形成する
ことができる。(Function) In the present invention, in a semiconductor memory device having a capacitor structure in which a barrier layer, a lower electrode, a ferroelectric layer and an upper electrode are laminated, a perovskite containing BTO as a main component in the ferroelectric layer and a lower electrode. To SrNbO 3
Is used as a main component, the a-axis length Ab of the barrier layer is smaller than the original a-axis length Ao of the ferroelectric layer, and the a-axis length A of the lower electrode after epitaxial growth is A.
e is made smaller than Ao. This makes it possible to form a lower electrode that satisfies the specifications (A) to (D) described above.
【0019】従って本発明によれば、エピタキシャル成
長時に導入される歪みを利用した強誘電体薄膜を利用し
たキャパシタを、Si上に良好な膜質で作製し、キャパ
シタ成膜時及びキャパシタ形成後のプロセスにおいて下
部電極/バリア層の界面が劣化することなく、良好な強
誘電特性を保持することが可能になる。そして、本発明
の強誘電体キャパシタとトランジスタをSi基板上に高
度に集積することにより、信頼性の高い超高集積化した
半導体記憶装置を作製することが可能になる。Therefore, according to the present invention, a capacitor using a ferroelectric thin film utilizing strain introduced during epitaxial growth is formed on Si with a good film quality, and is used in the process of forming the capacitor and in the process after forming the capacitor. It is possible to maintain good ferroelectric characteristics without deteriorating the interface between the lower electrode and the barrier layer. Then, by highly integrating the ferroelectric capacitor and the transistor of the present invention on the Si substrate, it becomes possible to manufacture a highly reliable semiconductor memory device which is highly integrated.
【0020】[0020]
【発明の実施の形態】実施形態を説明する前に、本発明
の基本原理について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Before describing the embodiments, the basic principle of the present invention will be described.
【0021】前述した目的を達成するために、本発明者
らは様々な導電膜の組み合わせについて検討した。その
結果、格子定数の小さいバリア層上に導電性ペロブスカ
イトSrNbO3 層をエピタキシャル成長することによ
り、a軸長を本来の値よりも短くして使用することが不
可欠であることを見出した。以下、この技術について詳
述する。In order to achieve the above-mentioned object, the present inventors have studied various combinations of conductive films. As a result, they have found that it is essential to use a conductive perovskite SrNbO 3 layer epitaxially grown on a barrier layer having a small lattice constant to make the a-axis length shorter than the original value. Hereinafter, this technique will be described in detail.
【0022】まず、歪み誘起強誘電体キャパシタの電極
材料について検討する。ペロブスカイト系酸化物強誘電
体(本発明ではBTO)を使用したキャパシタにおい
て、動作電圧を繰り返し印加したときに強誘電体内部の
酸素欠陥の生成に伴う強誘電特性の劣化を防止するとい
う観点から、電極は酸化物であることが望ましい。特
に、界面整合性が良いことから、強誘電体と同じ結晶構
造である導電性ペロブスカイト酸化物が望ましい。First, the electrode material of the strain-induced ferroelectric capacitor will be examined. In a capacitor using a perovskite-based oxide ferroelectric (BTO in the present invention), from the viewpoint of preventing deterioration of ferroelectric characteristics due to generation of oxygen defects inside the ferroelectric when an operating voltage is repeatedly applied, The electrodes are preferably oxides. In particular, a conductive perovskite oxide having the same crystal structure as that of the ferroelectric substance is preferable because it has good interface matching.
【0023】次に、上部にBTOをエピタキシャル成長
させた場合に良好な強誘電特性を得るためには、BTO
の面内格子定数を0.5%以上圧縮する必要があること
が理論上示されている。図4は、BTOのa軸長とc軸
長の関係を示す図(理論計算値)であり、a軸長が大き
くなるに伴いc軸長は小さくなっている。ここで、BT
Oはc軸長が0.41nm以上になると良好な強誘電性
が得られることが分かっており、このときのa軸長は
0.397以下である。BTOの本来のa軸長は0.3
99nmであるから、a軸長を0.5%以上圧縮するこ
とにより良好な強誘電特性が得られる。Next, in order to obtain good ferroelectric characteristics when BTO is epitaxially grown on the top, BTO
It is theoretically shown that it is necessary to compress the in-plane lattice constant of 0.5% or more. FIG. 4 is a diagram (theoretical calculation value) showing the relationship between the a-axis length and the c-axis length of BTO, and the c-axis length decreases as the a-axis length increases. Where BT
It is known that O has good ferroelectricity when the c-axis length is 0.41 nm or more, and the a-axis length at this time is 0.397 or less. The original a-axis length of BTO is 0.3
Since it is 99 nm, good ferroelectric characteristics can be obtained by compressing the a-axis length by 0.5% or more.
【0024】このように、BTOのa軸長はエピタキシ
ャル成長後には0.397nm以下に圧縮される必要が
あり、誘電体膜の歪み緩和がない場合でも下部電極のa
軸長は0.397nm以下である必要がある。SrRu
O3 を始めとして、AサイトとしてSrを使用した多く
の導電性ペロブスカイトはこの条件を満足する:
SrVO3 (0.3842nm);
SrCrO3 (0.3818nm);
SrFeO3 (0.3850nm);
SrCoO3 (0.385nm);
SrRuO3 (0,393nm);
SrMoO3 (0.3975nm);
SrNbO3 (0.402nm)
しかしながら、上記の導電性ペロブスカイトを含めて、
Bサイトに遷移金属を有する導電性ペロブスカイトの多
くは酸素との結合が強いとはいえず、還元雰囲気、或い
は電極形成後の熱工程において脱離した酸素が下方に拡
散して、下地窒化物バリアメタル層を酸化する恐れがあ
る。下地バリアメタル層の酸化は、コンタクト抵抗の著
しい増加をもたらし、またひどい場合には酸化反応の生
成物として窒素ガスを発生し、膜の剥離を引き起こす。
従って、電極には酸素との結合の強い導電性酸化物を使
用することが望ましい。As described above, the a-axis length of BTO needs to be compressed to 0.397 nm or less after the epitaxial growth, and even when there is no strain relaxation of the dielectric film, the a-axis of the lower electrode is
The axial length needs to be 0.397 nm or less. SrRu
Many conductive perovskites using Sr as the A site, including O 3 , satisfy this condition: SrVO 3 (0.3842 nm); SrCrO 3 (0.3818 nm); SrFeO 3 (0.3850 nm); SrCoO 3 (0.385 nm); SrRuO 3 (0,393 nm); SrMoO 3 (0.3975 nm); SrNbO 3 (0.402 nm) However, including the above conductive perovskite,
Most of the conductive perovskites having a transition metal at the B site cannot be said to have a strong bond with oxygen, and oxygen desorbed in the reducing atmosphere or in the thermal process after electrode formation diffuses downward to form an underlying nitride barrier. It may oxidize the metal layer. Oxidation of the underlying barrier metal layer results in a significant increase in contact resistance and, in severe cases, nitrogen gas is generated as a product of the oxidation reaction, causing the film to peel.
Therefore, it is desirable to use a conductive oxide having a strong bond with oxygen for the electrode.
【0025】更に、電極形成後のプロセスで導電性が容
易に失われないことも重要である。例えば、絶縁体であ
るSrTiO3 にNb,Laなどをドーピングしたり、
酸素欠損を導入したりすれば、熱力学的に安定な、酸素
との結合の強い導電性酸化物材料の候補となる。しかし
ながら、絶縁体である母物質を酸素欠損や元素置換によ
り導電体化した材料は、膜の結晶性が僅かに劣化しただ
けで導電性が消失する、欠損量や置換量が僅かに異なっ
ただけで導電性が大きく変化してしまい導電性の制御が
困難である、といった問題がある。Further, it is important that the conductivity is not easily lost in the process after forming the electrodes. For example, SrTiO 3 which is an insulator is doped with Nb, La or the like,
If oxygen deficiency is introduced, it becomes a candidate for a conductive oxide material that is thermodynamically stable and has a strong bond with oxygen. However, the material in which the base material that is an insulator is made into a conductor by oxygen deficiency or element substitution, the conductivity disappears even if the crystallinity of the film is slightly deteriorated, and the amount of defects and the amount of substitution are slightly different. However, there is a problem in that the conductivity is greatly changed and it is difficult to control the conductivity.
【0026】本発明者らは、様々な導電性酸化物を比較
検討した結果、以上の条件を全て満たすためには下地と
の格子ミスマッチを利用してa軸長を圧縮した導電性ペ
ロブスカイトSrNbO3 が最適であることを見出し
た。即ち、
(i)SrNbO3 は酸素との結合が強く、その安定性
はSrTiO3 に匹敵すること;
(ii)SrNbO3 は単結晶だけでなく、多結晶でも導
電性を示し、膜の結晶性によって導電性が失われたりし
ないこと;
(iii)SrNbO3 は強誘電体であるBTOとは異な
り、面内に圧縮され膜厚方向に伸張しても分極によるエ
ネルギーの得が見込めないため、歪みによってa軸長を
制御することは困難ではあるが、成膜方法及び成膜条件
を最適化して格子定数の小さい下地膜上にエピタキシャ
ル成長させればa軸長が0.397nm以下に歪むこ
と;
(iV)構成元素からなる化合物の中に不安定な物質が含
まれないため、成膜装置内の汚染、ダストの発生などを
引き起こさず、また加工も容易であるためプロセス適合
性が良いこと、などが理由である。As a result of a comparative study of various conductive oxides, the present inventors used a conductive perovskite SrNbO 3 in which the a-axis length was compressed by utilizing the lattice mismatch with the base in order to satisfy all the above conditions. Has been found to be optimal. That is, (i) SrNbO 3 has a strong bond with oxygen and its stability is comparable to that of SrTiO 3 ; (ii) SrNbO 3 exhibits conductivity not only in a single crystal but also in a polycrystal, and the crystallinity of the film is high. (Iii) SrNbO 3 is different from BTO, which is a ferroelectric substance, in that it cannot be expected to obtain energy due to polarization even if it is compressed in-plane and expanded in the film thickness direction. Although it is difficult to control the a-axis length by the method, the a-axis length is distorted to 0.397 nm or less if the film forming method and the film forming conditions are optimized and epitaxially grown on the base film having a small lattice constant; iV) Since compounds that consist of constituent elements do not contain unstable substances, they do not cause contamination in the film deposition equipment, dust generation, etc., and they have good process compatibility because they are easy to process. The reason It is a reason.
【0027】以上説明したように、SrNbO3 を主成
分とした下部電極を、格子定数の小さなバリア層上にエ
ピタキシャル成長させ面内格子定数を圧縮することで、
前記(A)〜(D)の条件を全て満たすことが初めて可
能になり、半導体メモリとして最適な歪み誘起エピタキ
シャル強誘電体キャパシタを作製することが可能にな
る。As described above, the lower electrode containing SrNbO 3 as a main component is epitaxially grown on the barrier layer having a small lattice constant to compress the in-plane lattice constant.
For the first time, it becomes possible to satisfy all of the above conditions (A) to (D), and it becomes possible to fabricate a strain-induced epitaxial ferroelectric capacitor that is optimal as a semiconductor memory.
【0028】次に、本発明者らはSrNbO3 の組成に
ついて詳細な検討を行った。下部電極としてのSrNb
O3 の構成元素の一部を、Ca,Ba,Ti,V,M
o,Cr,Ruから選ばれた少なくとも一種の元素で置
換するか、又は構成元素の一部に欠損を設けた。このよ
うにSrNbO3 のA,B各サイトに対して添加物を加
えるか、又はAサイト欠損,酸素欠損を加えることによ
り、SrNbO3 の特性、具体的には導電性,格子定数
がより精密に制御可能となる。Next, the present inventors conducted a detailed study on the composition of SrNbO 3 . SrNb as lower electrode
Some of the constituent elements of O 3 are Ca, Ba, Ti, V, M
At least one element selected from o, Cr, and Ru was substituted, or a defect was provided in a part of the constituent elements. In this way, by adding an additive to each of the A and B sites of SrNbO 3 , or by adding an A site deficiency and an oxygen deficiency, the characteristics of SrNbO 3 , specifically, the conductivity and the lattice constant can be more accurately measured. It becomes controllable.
【0029】SrNbO3 はSr欠損、或いはAサイト
のCa置換、BサイトのTi置換などにより格子定数を
小さくできることが知られている。先にも説明したよう
に、下地との格子定数差を利用してSrNbO3 の単位
格子を面内に圧縮させることで、面内格子定数を制御す
ることは可能だが、特に下地バリア層(第2のバリア
層)が格子定数の小さなIr系金属(a=0.384n
m)であるような場合は、格子ミスマッチ量が大きくな
り、良好な結晶性のSrNbO3 エピタキシャル膜を形
成することが困難である。そこで、Sr欠損,Bサイト
のTi置換,AサイトのCa置換によって、本来の格子
定数を小さくすることが必要となる。It is known that SrNbO 3 can reduce the lattice constant by Sr deficiency, substitution of Ca at the A site, substitution of Ti at the B site, or the like. As described above, it is possible to control the in-plane lattice constant by compressing the unit cell of SrNbO 3 in-plane by utilizing the difference in lattice constant from the underlayer, but especially the underlayer barrier layer ( The second barrier layer is an Ir-based metal (a = 0.384n) having a small lattice constant.
In the case of m), the amount of lattice mismatch becomes large, and it is difficult to form an SrNbO 3 epitaxial film having good crystallinity. Therefore, it is necessary to reduce the original lattice constant by Sr deficiency, Ti substitution of B site, and Ca substitution of A site.
【0030】しかしながら、上記のような構成元素の置
換は、いずれも比抵抗値の増大をもたらし、電極として
使用することを考えると、好ましくない手法である。そ
こで、導電性の低下を補うために、Nbの4d軌道から
なる伝導バンドの直下にレベルを作るドーパントを添加
してやれば良い。具体的には、Ru,Mo,Vなどが挙
げられるが、このようなドーパント物質はいずれも酸素
との結合が弱い酸化物を形成するので、ドーパント量と
しては30%以下であることが好ましい。However, the substitution of the constituent elements as described above brings about an increase in the specific resistance value, and is not preferable in view of its use as an electrode. Therefore, in order to compensate for the decrease in conductivity, a dopant that creates a level may be added just below the conduction band composed of the 4d orbital of Nb. Specific examples thereof include Ru, Mo, and V. However, since all of these dopant substances form an oxide having a weak bond with oxygen, the amount of the dopant is preferably 30% or less.
【0031】このように、組成制御によって面内格子定
数を小さくしたSrNbO3 を使用することにより、I
rのようにSrNbO3 との格子ミスマッチが大きな膜
の上にも、結晶性,平坦性が共に優れたSrNbO3 導
電性ペロブスカイトをエピタキシャル成長することが可
能となる。Thus, by using SrNbO 3 whose in-plane lattice constant is reduced by controlling the composition, I
It is possible to epitaxially grow a SrNbO 3 conductive perovskite excellent in both crystallinity and flatness on a film having a large lattice mismatch with SrNbO 3 such as r.
【0032】次に、本発明者らはSrNbO3 下部電極
の下地となるバリア層に関して検討した。バリア層は非
酸化物である下地バリアメタル層の上部に形成すること
から、熱力学的に安定でなくてはならない。従って、熱
力学的には極めて安定だが絶縁体であるSrTiO3 の
一部をNbやLaで置換して導電性を発現させた導電性
SrTiO3 膜をバリア層として使用することが好まし
い。誘電体膜を形成する場合とは異なり、SrNbO3
下部電極をエピタキシャル成長させるときのスパッタ雰
囲気は無酸素雰囲気であるので、例えば酸素欠損の導入
により導電体化したSrTiO3 をバリア層に用いて
も、下部電極成膜中に導電性を失う恐れはない。Next, the present inventors examined the barrier layer which is the base of the SrNbO 3 lower electrode. Since the barrier layer is formed on the non-oxide underlying barrier metal layer, it must be thermodynamically stable. Therefore, it is preferable to use, as a barrier layer, a conductive SrTiO 3 film in which conductivity is exhibited by substituting a part of SrTiO 3 which is an insulator, which is extremely stable thermodynamically, with Nb or La. Unlike the case of forming a dielectric film, SrNbO 3
Since the sputtering atmosphere during the epitaxial growth of the lower electrode is an oxygen-free atmosphere, even if SrTiO 3 made into a conductor by introducing oxygen deficiency is used for the barrier layer, there is no fear of losing the conductivity during the formation of the lower electrode. .
【0033】また、SrTiO3 のa軸長は0.390
nmであり、上部にSrNbO3 がエピタキシャル成長
した場合に下地に整合してa軸長が圧縮されるので、歪
み誘起強誘電体の下部電極として使用することができ
る。更に、この構造を使用する場合、Si基板から上部
強誘電体膜まで全てセラミック材料を用いているため、
微細加工により歪みが緩和して強誘電特性が劣化するこ
とがなく、超高集積化した場合の強誘電体キャパシタの
プロセス適合性が高い。The a-axis length of SrTiO 3 is 0.390.
Since the thickness is nm and the a-axis length is compressed in conformity with the underlying layer when SrNbO 3 is epitaxially grown on the upper portion, it can be used as the lower electrode of the strain-induced ferroelectric substance. Furthermore, when using this structure, since the ceramic material is used from the Si substrate to the upper ferroelectric film,
The strain is not relaxed by the microfabrication and the ferroelectric characteristics are not deteriorated, and the process compatibility of the ferroelectric capacitor in the case of ultra-high integration is high.
【0034】このような観点から、バリア層としてエピ
タキシャル成長した導電性ペロブスカイトABO3 (A
はアルカリ土類,希土類から選ばれた少なくとも一種、
BはTi,V,Nb,Mo,Crから選ばれた少なくと
も一種)を使用するのが望ましい。From this point of view, the conductive perovskite ABO 3 (A
Is at least one selected from alkaline earth and rare earth,
B is preferably at least one selected from Ti, V, Nb, Mo and Cr.
【0035】また、バリア層としてIr及びRhの少な
くとも一方を含む金属膜を用いるのが望ましい。Ir及
びRhは格子定数がそれぞれ0.384nm,0.38
0nmと小さく、またPtのような軟質な金属とは異な
り硬いため、強誘電体膜の歪みの緩和が起きないという
メリットを持つ。また、酸化物も導電性を示すため、ど
のようなプロセス下でも界面が劣化しコンタクト抵抗が
上昇するようなことはない。しかしながら、SrNbO
3 とは若干格子ミスマッチが大きいので、結晶性良くS
rNbO3 膜をエピタキシャル成長させるためには、前
述したようにSr欠損を導入したり、構成元素をTiで
置換したりすることにより、SrNbO 3 の格子定数を
短くすることが好ましい。Further, as the barrier layer, a small amount of Ir and Rh is contained.
It is desirable to use a metal film containing at least one. Ir and
And Rh have lattice constants of 0.384 nm and 0.38, respectively.
It is as small as 0 nm, and unlike soft metals such as Pt
Because it is hard, it is said that strain relaxation of the ferroelectric film does not occur.
Have merit. In addition, since oxides also show conductivity,
Even under the process like
There will be no rise. However, SrNbO
3Has a large lattice mismatch with S, so crystallinity is good.
rNbO3To grow the film epitaxially,
As described above, Sr deficiency is introduced and the constituent element is Ti.
SrNbO by substituting 3The lattice constant of
It is preferable to shorten it.
【0036】以下、本発明の詳細を図示の実施形態及び
比較例によって説明する。The details of the present invention will be described below with reference to the illustrated embodiments and comparative examples.
【0037】(第1の実施形態)図1は、本発明の第1
の実施形態に係わる薄膜キャパシタ、特に強誘電体メモ
リに用いられる薄膜キャパシタの素子構造を示す断面図
である。(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
3 is a cross-sectional view showing an element structure of a thin film capacitor according to the embodiment of the present invention, particularly a thin film capacitor used in a ferroelectric memory. FIG.
【0038】本発明の第1の実施形態は、薄膜キャパシ
タの下部電極として歪みSrNbO 3 を用いたことを特
徴としており、図中の1はSi基板、2は素子分離絶縁
膜、3はゲート絶縁膜、4はゲート電極(ワード線)、
5はn型拡散層(ソース・ドレイン領域)、6,8,9
は層間絶縁膜、7はビット線、10はSiプラグ、11
はTiAlNバリア層、12はTiNb(TiO2 :N
b)膜、13はSrTiNbO3 膜、14はSrNbO
3 下部電極、15は強誘電体膜としてのBaTiO
3(BTO)、16はSrRuO3 上部電極を示してい
る。The first embodiment of the present invention is a thin film capacitor.
Strained SrNbO as lower electrode 3Specially used
In the figure, 1 is a Si substrate, 2 is element isolation insulation
Film, 3 is a gate insulating film, 4 is a gate electrode (word line),
5 is an n-type diffusion layer (source / drain region), 6, 8 and 9
Is an interlayer insulating film, 7 is a bit line, 10 is a Si plug, 11
Is a TiAlN barrier layer, 12 is TiNb (TiO 22 : N
b) film, 13 is SrTiNbO3Membrane, 14 is SrNbO
3Lower electrode, 15 is BaTiO 3 as a ferroelectric film
3(BTO), 16 is SrRuO3Shows the upper electrode
It
【0039】まず、単結晶Si((100)方位)で作
製したSiプラグ10まで完成している基板上に、超高
真空チャンバーを有するヘリコンスパッタ装置を用いて
第1のバリア層として(Ti,Al)N膜11を10n
m堆積した。更にこの上部に、DCスパッタ装置を用い
て第2のバリア層としてTiNb膜12を8nm堆積し
た。(Ti,Al)NはTiAl合金ターゲットを用い
てAr/N2 雰囲気で、TiNbはTiNb合金ターゲ
ットを用いてAr雰囲気でスパッタを行っている。First, a helicon sputtering apparatus having an ultrahigh vacuum chamber is used as a first barrier layer (Ti, Ti) on a substrate having Si plugs 10 made of single crystal Si ((100) orientation) and completed. Al) N film 11 of 10n
m deposited. Furthermore, a TiNb film 12 having a thickness of 8 nm was deposited as a second barrier layer on the upper portion of the film using a DC sputtering apparatus. (Ti, Al) N is sputtered in a Ar / N 2 atmosphere using a TiAl alloy target, and TiNb is sputtered in a Ar atmosphere using a TiNb alloy target.
【0040】この上部に熱力学的に安定な導電性ペロブ
スカイトバリア層として、Sr(Ti,Nb)O3 膜1
3を30nm堆積した。このときの成膜雰囲気はAr:
0.1Paであるが、酸化物ターゲットからの酸素によ
りTiNb膜12は酸化され、アナターゼ構造の導電性
TiO2 :Nb単層が形成されていることをX線回折に
より確認している。On top of this, a Sr (Ti, Nb) O 3 film 1 was formed as a thermodynamically stable conductive perovskite barrier layer.
3 was deposited to 30 nm. The film forming atmosphere at this time is Ar:
Although it is 0.1 Pa, it has been confirmed by X-ray diffraction that the TiNb film 12 is oxidized by oxygen from the oxide target and a conductive TiO 2 : Nb single layer having an anatase structure is formed.
【0041】なお、Sr(Ti,Nb)O3 バリア層1
3のNb置換量としては、多過ぎるとa軸長が大きくな
り、下部電極としてのSrNbO3 のa軸長も下地に整
合して大きくなるため、強誘電体膜としてのBTO膜が
良好な強誘電特性を示さない。逆に、Nb置換量が少な
過ぎると、安定した導電性が得られない。従って、Nb
置換量は0.1%から60%が好ましく、更に1%から
20%が最も好ましい領域である。The Sr (Ti, Nb) O 3 barrier layer 1
If the Nb substitution amount of 3 is too large, the a-axis length becomes large, and the a-axis length of SrNbO 3 as the lower electrode also becomes large in conformity with the base, so that the BTO film as the ferroelectric film has a good strength. Does not show dielectric properties. On the contrary, if the Nb substitution amount is too small, stable conductivity cannot be obtained. Therefore, Nb
The substitution amount is preferably 0.1% to 60%, and more preferably 1% to 20%.
【0042】この導電性ペロブスカイトバリア層13の
上部に下部電極としてSrNbO3膜14をRFマグネ
トロンスパッタを用いて30nm堆積した。その上に強
誘電体としてBTO膜15を20nm、更にその上に上
部電極としてSrRuO3 膜16を100nm堆積し、
強誘電体キャパシタを作製した。このときの成膜雰囲気
は、SrNbO3膜14はAr雰囲気、BTO膜15は
Ar/O2 雰囲気であり、温度は600℃としている。A SrNbO 3 film 14 as a lower electrode was deposited on the conductive perovskite barrier layer 13 to a thickness of 30 nm by RF magnetron sputtering. A BTO film 15 having a thickness of 20 nm as a ferroelectric substance and a SrRuO 3 film 16 having a thickness of 100 nm as an upper electrode are further deposited thereon.
A ferroelectric capacitor was produced. The film forming atmosphere at this time is Ar atmosphere for the SrNbO 3 film 14 and Ar / O 2 atmosphere for the BTO film 15, and the temperature is 600 ° C.
【0043】作製した薄膜キャパシタのX線回折を行っ
たところ、(Ti,Al)N膜11,Sr(Ti,N
b)O3 膜13,SrNbO3 下部電極14,BTO誘
電体膜15,SrRuO3 上部電極16の全てがエピタ
キシャル成長していることが分かった。更に、断面電子
顕微鏡観察を行ったところ、酸化層生成に伴う(Ti,
Al)N膜11とSr(Ti,Nb)O3 膜13との界
面の荒れは見受けられなかった。When the X-ray diffraction of the produced thin film capacitor was performed, the (Ti, Al) N film 11, Sr (Ti, N)
b) It was found that the O 3 film 13, the SrNbO 3 lower electrode 14, the BTO dielectric film 15, and the SrRuO 3 upper electrode 16 were all epitaxially grown. Furthermore, when a cross-sectional electron microscope was observed, it was confirmed that the oxide layer (Ti,
No roughening of the interface between the Al) N film 11 and the Sr (Ti, Nb) O 3 film 13 was found.
【0044】また、四軸X線回折装置により格子定数を
測定したところ、SrNbO3 下部電極14のa軸長が
0.396nmと下地に整合して0.5%以上歪んでい
ることが確認できた。即ち、格子定数の小さいバリア層
上に導電性ペロブスカイトSrNbO3 を先の条件でエ
ピタキシャル成長することにより、a軸長を本来の値よ
りも短くすることができた。そして、このSrNbO3
下部電極14上のBTO膜15はc軸長が0.425n
mと十分に歪んでおり、(002)回折ピークのロッキ
ングカーブの半値幅も0.5°と結晶性も良好であっ
た。When the lattice constant was measured by a four-axis X-ray diffractometer, it was confirmed that the a-axis length of the SrNbO 3 lower electrode 14 was 0.396 nm, which was matched with the base and was distorted by 0.5% or more. It was That is, the a-axis length could be made shorter than the original value by epitaxially growing the conductive perovskite SrNbO 3 on the barrier layer having a small lattice constant under the above conditions. And this SrNbO 3
The BTO film 15 on the lower electrode 14 has a c-axis length of 0.425n.
It was sufficiently distorted as m, and the rocking curve of the (002) diffraction peak had a half value width of 0.5 °, indicating good crystallinity.
【0045】また、キャパシタとしての強誘電特性を測
定したところ、残留分極0.52C/cm2 、抗電圧
2.1Vの特性が得られ、且つ2V印加時のリーク電流
密度は2×10-7A/cm2 以下であった。更に、15
VのDCストレスを印加しても絶縁破壊は発生しなかっ
た。When the ferroelectric characteristics of the capacitor were measured, the characteristics of remanent polarization of 0.52 C / cm 2 and coercive voltage of 2.1 V were obtained, and the leakage current density when 2 V was applied was 2 × 10 −7. It was A / cm 2 or less. Furthermore, 15
Dielectric breakdown did not occur even when a DC stress of V was applied.
【0046】このように、Si/TiAlN/TiO
2 :Nb/SrTiNbO3 /SrNbO3 /BTO/
SrRuO3 構造のキャパシタにおいては、熱力学的に
安定なSrNbO3 を下部電極として使用しているた
め、バリアメタル層の酸化を抑制することができる。し
かも、下部電極としてのSrNbO3 を下地バリア層に
整合させてa軸長が本来の値よりも短くなるようにして
いるので、強誘電体膜としてのBTOを十分に歪ませる
ことができ、良好な強誘電特性のキャパシタが作製可能
となる。Thus, Si / TiAlN / TiO
2 : Nb / SrTiNbO 3 / SrNbO 3 / BTO /
In the capacitor having the SrRuO 3 structure, since SrNbO 3 which is thermodynamically stable is used as the lower electrode, the oxidation of the barrier metal layer can be suppressed. Moreover, since SrNbO 3 as the lower electrode is aligned with the underlying barrier layer so that the a-axis length becomes shorter than the original value, BTO as the ferroelectric film can be sufficiently distorted, which is excellent. Capacitors with excellent ferroelectric characteristics can be manufactured.
【0047】(第2の実施形態)図2は、本発明の第2
の実施形態に係わる薄膜キャパシタの素子構造を示す断
面図である。なお、図1と同一部には同一符号を付し
て、その詳しい説明は省略する。(Second Embodiment) FIG. 2 shows a second embodiment of the present invention.
3 is a cross-sectional view showing the element structure of the thin film capacitor according to the embodiment of FIG. The same parts as those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted.
【0048】本発明の第2の実施形態は、第1の実施形
態と同様に、薄膜キャパシタの下部電極として歪みSr
NbO3 を用いており、更にバリア層としてIrを用い
ている。In the second embodiment of the present invention, as in the first embodiment, strain Sr is used as the lower electrode of the thin film capacitor.
NbO 3 is used, and Ir is used as the barrier layer.
【0049】まず、単結晶Si((100)方位)で作
製したSiプラグ10まで完成している基板上に、超高
真空チャンバーを有するヘリコンスパッタ装置を用い
て、第1のバリア層として(Ti,Al)N膜21を1
0nm堆積した。更にこの上部に、DCスパッタ装置を
用いて第2のバリア層としてのIr膜22を20nm堆
積した。(Ti,Al)N膜21はTiAl合金ターゲ
ットを用いてAr/N2雰囲気で、Ir膜22はIrタ
ーゲットを用いてAr雰囲気でスパッタを行うことによ
り形成している。First, a helicon sputtering apparatus having an ultra-high vacuum chamber was used to form (Ti) as a first barrier layer on a substrate on which Si plugs 10 made of single crystal Si ((100) orientation) were completed. , Al) N film 21
0 nm was deposited. Further, an Ir film 22 as a second barrier layer was deposited to a thickness of 20 nm on the upper portion of the film using a DC sputtering apparatus. The (Ti, Al) N film 21 is formed by sputtering in a Ar / N 2 atmosphere using a TiAl alloy target, and the Ir film 22 is formed by sputtering in an Ar atmosphere using an Ir target.
【0050】Irバリア層22の上部にRFマグネトロ
ンスパッタを用いて、下部電極としてSrTi0.25Nb
0.75O3 膜24を30nm堆積した。ここで、下部電極
24としてSrNbO3 ではなく一部をTiで置換した
のは、先にも説明したように下部電極24と第2のバリ
ア層22としてのIrとの格子ミスマッチを小さくする
ためである。第2のバリア層22としてIrの代わりに
Rhを用いた場合にも同様にすれば良い。RF magnetron sputtering was used on the top of the Ir barrier layer 22 to form SrTi 0.25 Nb as a lower electrode.
A 0.75 O 3 film 24 was deposited to 30 nm. Here, instead of SrNbO 3 as the lower electrode 24, a part thereof is replaced with Ti in order to reduce the lattice mismatch between the lower electrode 24 and Ir as the second barrier layer 22 as described above. is there. The same applies when Rh is used as the second barrier layer 22 instead of Ir.
【0051】そして、下部電極24上に強誘電体膜とし
てBTO膜25を20nm、更にその上に上部電極とし
てSrRuO3 膜26を100m堆積し、強誘電体キャ
パシタを作製した。このときの成膜雰囲気は、SrTi
0.25Nb0.75O3 膜24はAr雰囲気、BTO膜25は
Ar/O2 雰囲気であり、温度は600℃としている。Then, a BTO film 25 as a ferroelectric film having a thickness of 20 nm was deposited on the lower electrode 24, and a SrRuO 3 film 26 as an upper electrode was further deposited thereon for 100 m to fabricate a ferroelectric capacitor. The film forming atmosphere at this time is SrTi.
The 0.25 Nb 0.75 O 3 film 24 is in an Ar atmosphere, the BTO film 25 is in an Ar / O 2 atmosphere, and the temperature is 600 ° C.
【0052】作製した薄膜キャパシタのX線回折を行っ
たところ、(Ti,Al)Nバリア層21,Irバリア
層22,SrTi0.25Nb0.75O3 下部電極24,BT
O誘電体膜25,SrRuO3 上部電極26の全てがエ
ピタキシャル成長していることが分かった。更に、断面
電子顕微鏡観察を行ったところ、酸化層生成に伴う表面
モフォロジ荒れは見受けられなかった。When the X-ray diffraction of the produced thin film capacitor was performed, a (Ti, Al) N barrier layer 21, an Ir barrier layer 22, a SrTi 0.25 Nb 0.75 O 3 lower electrode 24, and a BT
It was found that the O dielectric film 25 and the SrRuO 3 upper electrode 26 were all epitaxially grown. Furthermore, when a cross-sectional electron microscope was observed, no surface morphology roughness was observed due to the formation of the oxide layer.
【0053】また、四軸X線回折装置により格子定数を
測定したところ、下部電極24としてのSrTi0.25N
b0.75O3 のa軸長が0.392nmと下地に整合して
歪んでいることが確認できた。そして、その上部のBT
O膜25はc軸長が0.435nmと十分に歪んでお
り、(002)回折ピークのロッキングカーブの半値幅
も0.4°と結晶性も良好であった。When the lattice constant was measured by a four-axis X-ray diffractometer, SrTi 0.25 N as the lower electrode 24 was measured.
It was confirmed that the a-axis length of b 0.75 O 3 was 0.392 nm, which was distorted in conformity with the underlying layer. And the BT on top
The C-axis length of the O film 25 was 0.435 nm, which was sufficiently distorted, and the rocking curve of the (002) diffraction peak had a full width at half maximum of 0.4 ° and good crystallinity.
【0054】また、キャパシタとしての強誘電特性を測
定したところ、残留分極0.60C/cm2 、抗電圧
1.9Vの特性が得られ、且つ2V印加時のリーク電流
密度は1.5×10-7A/cm2 以下であった。更に、
15VのDCストレスを印加しても絶縁破壊は発生しな
かった。When the ferroelectric characteristics of the capacitor were measured, the characteristics of remanent polarization of 0.60 C / cm 2 and coercive voltage of 1.9 V were obtained, and the leakage current density when applying 2 V was 1.5 × 10 5. -7 A / cm 2 or less. Furthermore,
Dielectric breakdown did not occur even when a DC stress of 15 V was applied.
【0055】(比較例1)図3は、本発明の比較例とし
ての薄膜キャパシタの素子構造を示す断面図である。な
お、図1と同一部分には同一符号を付して、その詳しい
説明は省略する。(Comparative Example 1) FIG. 3 is a sectional view showing an element structure of a thin film capacitor as a comparative example of the present invention. The same parts as those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted.
【0056】まず、単結晶Si((100)方位)で作
製したSiプラグ10まで完成している基板上に、超高
真空チャンバーを有するヘリコンスパッタ装置を用いて
第1のバリア層として(Ti,Al)N膜31を10n
m堆積した。更にこの上部に、DCスパッタ装置を用い
てTiNb膜32を8nm堆積した。(Ti,Al)N
膜31はTiAl合金ターゲットを用いてAr/N2 雰
囲気で、TiNb膜32はTiNb合金ターゲットを用
いてAr雰囲気でスパッタを行うことにより形成してい
る。First, using a helicon sputtering apparatus having an ultrahigh vacuum chamber as a first barrier layer (Ti, Ti, on a substrate having Si plugs 10 made of single crystal Si ((100) orientation) completed). Al) N film 31 of 10n
m deposited. Further, a TiNb film 32 having a thickness of 8 nm was deposited on the upper portion of the film by using a DC sputtering device. (Ti, Al) N
The film 31 is formed by sputtering in a Ar / N 2 atmosphere using a TiAl alloy target, and the TiNb film 32 is formed by performing sputtering in an Ar atmosphere using a TiNb alloy target.
【0057】TiNb膜32の上部に、熱力学的に安定
な導電性ペロブスカイトバリア層として、Sr(Ti,
Nb)O3 膜33を30nm堆積した。このときの成膜
雰囲気はAr:0.1Paであるが、酸化物ターゲット
からの酸素によりTiNb膜32は酸化され、アナター
ゼ構造の導電性TiO2 :Nb単層が形成されているこ
とをX線回折により確認している。On the top of the TiNb film 32, as a thermodynamically stable conductive perovskite barrier layer, Sr (Ti,
A 30 nm thick Nb) O 3 film 33 was deposited. The film forming atmosphere at this time was Ar: 0.1 Pa, but the TiNb film 32 was oxidized by oxygen from the oxide target, and it was confirmed by X-ray that a conductive TiO 2 : Nb single layer having an anatase structure was formed. Confirmed by diffraction.
【0058】導電性ペロブスカイトバリア層33上に、
RFマグネトロンスパッタを用いて下部電極としてSr
RuO3 膜34を30nm、更にその上に強誘電体薄膜
としてBTO膜35を20nm、更にその上に上部電極
としてSrRuO3 膜36を100nm堆積し、強誘電
体キャパシタを作製した。このときの成膜雰囲気は、S
rRuO3 ,BTO共にAr/O2 雰囲気であり、温度
は600℃としている。On the conductive perovskite barrier layer 33,
Sr as a lower electrode using RF magnetron sputtering
A RuO 3 film 34 having a thickness of 30 nm, a BTO film 35 having a thickness of 20 nm as a ferroelectric thin film, and a SrRuO 3 film 36 having a thickness of 100 nm as an upper electrode were further deposited thereon to form a ferroelectric capacitor. The film forming atmosphere at this time is S
Both rRuO 3 and BTO are in an Ar / O 2 atmosphere and the temperature is 600 ° C.
【0059】作製した薄膜キャパシタのX線回折を行っ
たところ、(Ti,Al)N膜31,Sr(Ti,N
b)O3 膜33,SrRuO3 下部電極34,BTO誘
電体膜35,SrRuO3 上部電極36の全てがエピタ
キシャル成長していることが分かった。When the X-ray diffraction of the produced thin film capacitor was performed, the (Ti, Al) N film 31, Sr (Ti, N)
b) It was found that the O 3 film 33, the SrRuO 3 lower electrode 34, the BTO dielectric film 35, and the SrRuO 3 upper electrode 36 were all epitaxially grown.
【0060】しかしながら、走査型電子顕微鏡により表
面観察を行ったところ、全面に渡って直径1μm程度の
膨れが生じていた。更に、断面電子顕微鏡観察を行った
ところ、(Ti,Al)N膜31とTiO2 :Nbとの
界面で膜の剥離が生じていた。次に、この積層膜をリソ
グラフィー及びエッチング技術によりSiプラグまでキ
ャパシタに加工し、リーク特性を評価したところ、測定
した400個のキャパシタのうち99%のキャパシタが
短絡により測定不可能であった。However, when the surface was observed with a scanning electron microscope, swelling with a diameter of about 1 μm was found over the entire surface. Further, when a cross-sectional electron microscope observation was performed, film peeling occurred at the interface between the (Ti, Al) N film 31 and TiO 2 : Nb. Next, when this laminated film was processed into a capacitor up to the Si plug by lithography and etching techniques and leakage characteristics were evaluated, 99% of the measured 400 capacitors could not be measured due to a short circuit.
【0061】また、(Ti,Al)N膜31の酸化を抑
えるために、SrRuO3 下部電極成膜時の温度を50
0℃に下げてキャパシタを形成したところ、上述したよ
うな表面モフォロジ荒れは観察されなかったものの、X
線回折の結果、結晶性の指標となるロッキングカーブの
半値幅が、SrRuO3 (002)ピークは2.0°、
BTO(002)ピークに関しては1.8°と結晶性が
悪く、良好な強誘電特性が得られなかった。Further, in order to suppress the oxidation of the (Ti, Al) N film 31, the temperature at the time of forming the SrRuO 3 lower electrode is set to 50.
When a capacitor was formed by lowering the temperature to 0 ° C., the surface morphology roughness as described above was not observed, but X
As a result of line diffraction, the full width at half maximum of the rocking curve, which is an index of crystallinity, was 2.0 ° for the SrRuO 3 (002) peak,
Regarding the BTO (002) peak, the crystallinity was poor at 1.8 °, and good ferroelectric characteristics could not be obtained.
【0062】このように、SrRuO3 /BTO/Sr
RuO3 /SrTiO3 :Nb/TiO2 :Nb/Ti
AlN/Si構造のキャパシタにおいては、下部電極3
4に酸素との結合が弱いSrRuO3 を使用しているた
め、膜質を向上させるために成膜時温度を上げると下地
窒化物バリアメタル層が酸化してモフォロジが荒れると
いう問題があった。また、SrRuO3 を使わずにSr
(Ti,Nb)O3 層を下部電極にするという方法も考
えられるが、前述したようにNbが少ない領域では導電
性が結晶の不完全性や酸素雰囲気に対して不安定であ
る。逆に、Nbが多い場合は格子定数が大きくなってし
まい、上部にBTOをエピタキシャル成長したときに十
分に歪まないため、良好な強誘電特性が得られないとい
う問題がある。Thus, SrRuO 3 / BTO / Sr
RuO 3 / SrTiO 3 : Nb / TiO 2 : Nb / Ti
In the AlN / Si structure capacitor, the lower electrode 3
Since SrRuO 3, which has a weak bond with oxygen, is used for No. 4, there is a problem that if the temperature at the time of film formation is increased to improve the film quality, the underlying nitride barrier metal layer is oxidized and the morphology becomes rough. Also, without using SrRuO 3 , Sr
A method of using the (Ti, Nb) O 3 layer as the lower electrode is also conceivable, but as described above, the conductivity is unstable with respect to the incomplete crystal and the oxygen atmosphere in the region where Nb is small. On the other hand, when the amount of Nb is large, the lattice constant becomes large, and when BTO is epitaxially grown on the upper side, it is not sufficiently distorted, so that there is a problem that good ferroelectric characteristics cannot be obtained.
【0063】これに対し先の第1及び第2の実施形態で
は、下部電極にSrNbO3 を用い、且つその下地と製
造条件の最適化によりa軸長を本来の値よりも短くする
ことによって、BTO強誘電体膜のa軸長を下部電極に
整合して0.5%以上歪ませる(圧縮する)ことがで
き、これにより良好な強誘電性と結晶性を得ることがで
きた。キャパシタに加工しても、大きな残留分極,抗電
圧2.1Vの特性が得られ、且つリーク電流も小さくで
き、更にDCストレスに対する耐性も十分大きくでき
た。On the other hand, in the first and second embodiments described above, SrNbO 3 is used for the lower electrode, and the a-axis length is made shorter than the original value by optimizing the underlayer and manufacturing conditions. The a-axis length of the BTO ferroelectric film could be aligned with the lower electrode and distorted (compressed) by 0.5% or more, whereby good ferroelectricity and crystallinity could be obtained. Even when processed into a capacitor, a large remanent polarization and a coercive voltage of 2.1 V were obtained, the leak current could be reduced, and the resistance to DC stress could be sufficiently increased.
【0064】即ち、下地バリア層(第2のバリア層)と
の格子不整合を利用して、熱力学的に極めて安定な導電
性ペロブスカイトSrNbO3 の面内格子定数を短くす
ることで、上部に十分に歪んだBTO強誘電体膜をより
好ましい成膜条件にてエピタキシャル成長することがで
き、良好な強誘電特性や高い信頼性を持つキャパシタが
得られる。That is, by utilizing the lattice mismatch with the underlying barrier layer (second barrier layer), the in-plane lattice constant of the conductive perovskite SrNbO 3 which is thermodynamically extremely stable is shortened, A sufficiently strained BTO ferroelectric film can be epitaxially grown under more preferable film forming conditions, and a capacitor having good ferroelectric characteristics and high reliability can be obtained.
【0065】なお、本発明は上述した各実施形態に限定
されるものではない。実施形態では、表面に立方晶系の
(100)面が表れているバリア層の例を説明したが、
バリア層は正方晶系の(001)面が表れているもので
あっても良い。また、下部電極はSrNbO3 に限るも
のではなく、その構成元素の一部が、Ca,Ba,T
i,V,Mo,Cr,Ruから選ばれた少なくとも一種
の元素で置換してあるか、又は構成元素の一部に欠損が
あるものであっても良い。更に、バリア層は、導電性ペ
ロブスカイトABO3 (Aはアルカリ土類,希土類から
選ばれた少なくとも一種、BはTi,V,Nb,Mo,
Crから選ばれた少なくとも一種)からなるものであれ
ば良い。The present invention is not limited to the above embodiments. In the embodiment, the example of the barrier layer in which the cubic (100) plane appears on the surface has been described.
The barrier layer may have a tetragonal (001) plane. Further, the lower electrode is not limited to SrNbO 3 , but some of its constituent elements may be Ca, Ba, T
It may be substituted with at least one element selected from i, V, Mo, Cr and Ru, or may be deficient in some of the constituent elements. Further, the barrier layer is made of conductive perovskite ABO 3 (A is at least one selected from alkaline earth and rare earth, B is Ti, V, Nb, Mo,
At least one selected from Cr) may be used.
【0066】また、本発明の薄膜キャパシタは必ずしも
強誘電体メモリに限るものではなく、各種の半導体回路
の要素デバイスとして使用することが可能である。更
に、バリア層,下部電極,強誘電体膜等の製法は必ずし
もスパッタに限るものではなく、エピタキシャル成長で
きる方法であれば良い。その他、本発明の要旨を逸脱し
ない範囲で、種々変形して実施することができる。Further, the thin film capacitor of the present invention is not necessarily limited to the ferroelectric memory and can be used as an element device of various semiconductor circuits. Further, the method of manufacturing the barrier layer, the lower electrode, the ferroelectric film, etc. is not necessarily limited to sputtering, but any method that allows epitaxial growth may be used. In addition, various modifications can be made without departing from the scope of the present invention.
【0067】[0067]
【発明の効果】以上詳述したように本発明によれば、バ
リア層,下部電極,強誘電体層,上部電極を積層したキ
ャパシタ構造において、強誘電体層にBTOを主成分と
するペロブスカイト、下部電極にSrNbO3 を主成分
とする導電性ペロブスカイトを用い、バリア層のa軸長
Abを強誘電体層の本来のa軸長Aoよりも小さく、且
つ下部電極のa軸長AeをAoよりも小さく設定するこ
とにより、BTO強誘電体薄膜をSi上に良好な膜質で
作製し、キャパシタ成膜時及びキャパシタ形成後のプロ
セスにおいて下部電極/バリア層の界面が劣化すること
なく、良好な強誘電特性を保持することが可能になる。
そして、本発明の強誘電体キャパシタとトランジスタを
Si基板上に高度に集積することにより、信頼性の高い
超高集積化した半導体記憶装置を作製することが可能に
なる。As described in detail above, according to the present invention, in a capacitor structure in which a barrier layer, a lower electrode, a ferroelectric layer and an upper electrode are laminated, a perovskite containing BTO as a main component in the ferroelectric layer, A conductive perovskite containing SrNbO 3 as a main component is used for the lower electrode, the a-axis length Ab of the barrier layer is smaller than the original a-axis length Ao of the ferroelectric layer, and the a-axis length Ae of the lower electrode is smaller than Ao. BTO ferroelectric thin film is formed on Si with a good film quality by setting a small value as well, and the interface between the lower electrode / barrier layer is not deteriorated during the process of forming the capacitor and the process after forming the capacitor, and the good strength is obtained. It becomes possible to maintain the dielectric properties.
Then, by highly integrating the ferroelectric capacitor and the transistor of the present invention on the Si substrate, it becomes possible to manufacture a highly reliable semiconductor memory device which is highly integrated.
【図1】 第1の実施形態に係わる半導体記憶装置の薄
膜キャパシタ部の構造を示す断面図である。FIG. 1 is a cross-sectional view showing a structure of a thin film capacitor section of a semiconductor memory device according to a first embodiment.
【図2】 第2の実施形態に係わる半導体記憶装置の薄
膜キャパシタ部の構造を示す断面図である。FIG. 2 is a cross-sectional view showing a structure of a thin film capacitor portion of a semiconductor memory device according to a second embodiment.
【図3】 本発明の比較例に係わる半導体記憶装置の薄
膜キャパシタ部の構造を示す断面図である。FIG. 3 is a sectional view showing a structure of a thin film capacitor portion of a semiconductor memory device according to a comparative example of the present invention.
【図4】 BTOにおけるa軸長とc軸長との関係を示
す図である。FIG. 4 is a diagram showing a relationship between an a-axis length and a c-axis length in BTO.
1…Si基板
2…素子分離絶縁膜
3…ゲート絶縁膜
4…ゲート電極(ワード線)
5…n型拡散層(ソース・ドレイン領域)
6,8,9…層間絶縁膜
7…ビット線
10…Siプラグ
11,21…TiAlN膜(第1のバリア層)
12…TiNb(TiO2 :Nb)膜(第2のバリア
層)
13…SrTiNbO3 膜(バリア層)
14,24…SrNbO3 膜(下部電極)
15,25…BaTiO3(BTO)膜(強誘電体膜)
16,26…SrRuO3 膜(上部電極)
22…Ir膜(第2のバリア層)1 ... Si substrate 2 ... Element isolation insulating film 3 ... Gate insulating film 4 ... Gate electrode (word line) 5 ... N-type diffusion layer (source / drain region) 6, 8, 9 ... Interlayer insulating film 7 ... Bit line 10 ... Si plugs 11, 21 ... TiAlN film (first barrier layer) 12 ... TiNb (TiO 2 : Nb) film (second barrier layer) 13 ... SrTiNbO 3 film (barrier layer) 14, 24 ... SrNbO 3 film (lower part) Electrodes 15 25 ... BaTiO 3 (BTO) film (ferroelectric film) 16, 26 SrRuO 3 film (upper electrode) 22 Ir film (second barrier layer)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福島 伸 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 川久保 隆 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 Fターム(参考) 5F083 FR02 GA21 GA25 JA14 JA36 JA39 JA40 JA43 JA45 MA06 MA17 PR22 PR25 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Shin Fukushima 1st Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Inside the Toshiba Research and Development Center (72) Inventor Takashi Kawakubo 1st Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa Inside the Toshiba Research and Development Center F-term (reference) 5F083 FR02 GA21 GA25 JA14 JA36 JA39 JA40 JA43 JA45 MA06 MA17 PR22 PR25
Claims (2)
半導体記憶装置であって、 前記スイッチングトランジスタの一方の主電極に接続し
たSiプラグと、 前記Siプラグの上端面と同一面積で、前記Siプラグ
に接した第1のバリア層と、 前記Siプラグの上端面と同一面積で、前記第1のバリ
ア層とは異なる材料からなり、表面に立方晶系の(10
0)面,又は正方晶系の(001)面が表れ、前記第1
のバリア層に接した第2のバリア層と、 該第2のバリア層と接した導電性ペロブスカイト酸化物
からなる下部電極と、 該下部電極に接した誘電体層と、 該誘電体層に接した上部電極とを備え、前記下部電極、
上部電極、及び前記下部電極、上部電極間を絶縁する強
誘電体層とから前記薄膜キャパシタを構成し、前記バリ
ア層のa軸長Abは前記誘電体層の本来のa軸長Aoよ
りも小さく、且つ前記下部電極のa軸長AeがAoより
も小さいことを特徴とする半導体記憶装置。1. A semiconductor memory device comprising a transistor and a thin film capacitor, wherein the Si plug connected to one of the main electrodes of the switching transistor has the same area as the upper end surface of the Si plug and is in contact with the Si plug. The first barrier layer has the same area as the upper end surface of the Si plug, is made of a material different from that of the first barrier layer, and has a cubic system (10
0) plane or tetragonal (001) plane appears, and the first
Second barrier layer in contact with the barrier layer, a lower electrode made of a conductive perovskite oxide in contact with the second barrier layer, a dielectric layer in contact with the lower electrode, and a dielectric layer in contact with the dielectric layer. And the lower electrode,
The thin-film capacitor is composed of an upper electrode, the lower electrode, and a ferroelectric layer that insulates the lower electrode from each other, and the a-axis length Ab of the barrier layer is smaller than the original a-axis length Ao of the dielectric layer. A semiconductor memory device characterized in that the a-axis length Ae of the lower electrode is smaller than Ao.
半導体記憶装置であって、 前記スイッチングトランジスタの一方の主電極に接続し
たSiプラグと、 前記Siプラグの上端面と同一面積で、前記Siプラグ
に電気的に結合し、表面に立方晶系の(100)面,又
は正方晶系の(001)面が表れ、Ir,Rh,又はI
r若しくはRhの一部をRe,Ru,Os,Pt,P
d,Ir,Rhの中から選択された少なくとも一種類の
金属で置換した合金であるバリア層と、 該バリア層と接した導電性ペロブスカイト酸化物からな
る下部電極と、 該下部電極に接した誘電体層と、 該誘電体層に接した上部電極とを備え、前記下部電極、
上部電極、及び前記下部電極、上部電極間を絶縁する強
誘電体層とから前記薄膜キャパシタを構成し、前記バリ
ア層のa軸長Abは前記誘電体層の本来のa軸長Aoよ
りも小さく、且つ前記下部電極のa軸長AeがAoより
も小さいことを特徴とする半導体記憶装置。2. A semiconductor memory device comprising a transistor and a thin film capacitor, wherein the Si plug connected to one main electrode of the switching transistor has the same area as the upper end surface of the Si plug and is electrically connected to the Si plug. And a cubic (100) plane or a tetragonal (001) plane appears on the surface, and Ir, Rh, or I
Part of r or Rh is Re, Ru, Os, Pt, P
A barrier layer which is an alloy substituted with at least one kind of metal selected from d, Ir, and Rh, a lower electrode made of a conductive perovskite oxide which is in contact with the barrier layer, and a dielectric which is in contact with the lower electrode. A body layer and an upper electrode in contact with the dielectric layer, and the lower electrode,
The thin-film capacitor is composed of an upper electrode, the lower electrode, and a ferroelectric layer that insulates the lower electrode from each other, and the a-axis length Ab of the barrier layer is smaller than the original a-axis length Ao of the dielectric layer. A semiconductor memory device characterized in that the a-axis length Ae of the lower electrode is smaller than Ao.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002346185A JP2003179210A (en) | 2002-11-28 | 2002-11-28 | Semiconductor storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002346185A JP2003179210A (en) | 2002-11-28 | 2002-11-28 | Semiconductor storage device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000267527A Division JP2002076294A (en) | 2000-09-04 | 2000-09-04 | Thin film capacitor and semiconductor storage device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003179210A true JP2003179210A (en) | 2003-06-27 |
Family
ID=19197850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002346185A Pending JP2003179210A (en) | 2002-11-28 | 2002-11-28 | Semiconductor storage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003179210A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011103327A (en) * | 2009-11-10 | 2011-05-26 | Seiko Epson Corp | Piezoelectric element, piezoelectric actuator, liquid injection head, and liquid injection device |
| CN114361336A (en) * | 2021-12-29 | 2022-04-15 | 华中科技大学 | SrFeO with multivalued characteristicsxResistive random access memory, preparation and application thereof |
-
2002
- 2002-11-28 JP JP2002346185A patent/JP2003179210A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011103327A (en) * | 2009-11-10 | 2011-05-26 | Seiko Epson Corp | Piezoelectric element, piezoelectric actuator, liquid injection head, and liquid injection device |
| CN114361336A (en) * | 2021-12-29 | 2022-04-15 | 华中科技大学 | SrFeO with multivalued characteristicsxResistive random access memory, preparation and application thereof |
| CN114361336B (en) * | 2021-12-29 | 2023-02-14 | 华中科技大学 | SrFeO with multivalued characteristics x Resistive random access memory, preparation and application thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3188179B2 (en) | Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element | |
| EP1039525A1 (en) | Dielectric element and manufacturing method therefor | |
| EP0732422A2 (en) | Ferroelectric thin-film coated substrate, method for its manufacture and nonvolatile memory comprising such a substrate | |
| US6162293A (en) | Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor | |
| US20010015448A1 (en) | Ferroelectric capacitor and semiconductor device | |
| JP3435633B2 (en) | Thin film laminate, thin film capacitor, and method of manufacturing the same | |
| KR20070089638A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JPH11261028A (en) | Thin film capacitors | |
| JP3320134B2 (en) | High dielectric constant capacitor and manufacturing method thereof | |
| JPH1187634A (en) | Thin film capacitors | |
| KR20010029911A (en) | Semiconductor device and method for manufacturing the same | |
| JPH10214947A (en) | Thin film dielectric element | |
| JP2003179210A (en) | Semiconductor storage device | |
| JPH11233732A (en) | Thin film capacitors | |
| JP2002076294A (en) | Thin film capacitor and semiconductor storage device | |
| JP3480767B2 (en) | Thin film capacitors | |
| JPH11274419A (en) | Thin film capacitors | |
| JP3625417B2 (en) | Capacitor and semiconductor device using the same | |
| JP3347010B2 (en) | Thin film dielectric element | |
| JP4513193B2 (en) | Thin film laminate manufacturing method and ferroelectric thin film element manufacturing method | |
| JP2001102544A (en) | Thin film capacitor and method of manufacturing the same | |
| JPH1093029A (en) | Thin film dielectric element | |
| JP4126093B2 (en) | Thin film electronic components | |
| Wang et al. | Electrical properties of Pt/SrBi2Ta2O9/Bi4Ti3O12/p-Si heterostructure prepared by sol-gel processing | |
| JP3400218B2 (en) | Dielectric capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060919 |