JP2003163840A

JP2003163840A - フリッカ補正回路

Info

Publication number: JP2003163840A
Application number: JP2001358818A
Authority: JP
Inventors: Hidemitsu Nikawa; 秀光二河
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-11-26
Filing date: 2001-11-26
Publication date: 2003-06-06
Anticipated expiration: 2021-11-26
Also published as: JP3716784B2

Abstract

(57)【要約】【課題】スライスレベルをフリッカ補正係数に応じて
調整できるようにし、ノイズレベルが部分的に大きくな
る場合でも、ノイズリダクションが効果的に行われるよ
うにしたフリッカ補正回路を提供する。【解決手段】フリッカを有する映像信号Ｓ２１からフ
リッカ補正係数抽出回路２でフリッカ補正係数２２を求
め、このフリッカ補正係数２２を乗算回路３で映像信号
Ｓ２１に掛け、各フレームのレベルを均一にし、前記映
像信号にフリッカが現れないようにする。また、フリッ
カ補正係数２２とレベルスライス係数２５を乗じて新た
なレベルスライス係数を生成してレベルスライス回路７
に印加し、レベルスライス係数をノイズ成分抽出用ハイ
パスフィルタ回路４によるノイズ成分の変動に対応さ
せ、エッジ成分の除去されたノイズ信号Ｓ２７を得、こ
のノイズ信号Ｓ２７を用いて乗算回路９及び減算回路１
０によりノイズリダクションを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フリッカ（ flick
er）補正回路に関し、特に、レベルスライスをフリッカ
補正係数に応じて調整できるようにし、ノイズレベルが
大きい場合でもノイズリダクションが有効に行われるよ
うにしたフリッカ補正回路に関する。

【０００２】

【従来の技術】デジタルビデオカメラや携帯電話機のカ
メラ機能により映像を記録する場合、照明は屋外の自然
光であったり、屋内の蛍光灯であったりする。照明が人
工光であった場合、電源の周波数に応じて照明光にちら
つきが生じる。このため、照明の周期と映像のフレーム
周期の干渉によってフリッカが生じる。このフリッカに
対しては、従来、フリッカによる画像信号の周期的なレ
ベル変動を検知し、逆特性の係数を映像信号にかけるこ
とにより前記周期的なレベル変動をキャンセルすること
によりフリッカ補正を行っている。また、フリッカ補正
と同時に、ノイズレベルを検出し、映像信号に及ぼすノ
イズの影響を排除するノイズリダクションも行われてい
る。

【０００３】図６は、従来のフリッカ補正回路を示す。
フリッカ補正回路２００は、入力端子１０１に接続され
たフリッカ補正係数抽出回路１０２、入力端子１０１及
びフリッカ補正係数抽出回路１０２の出力端に接続され
た乗算回路１０３、この乗算回路１０３の出力端に接続
されたノイズ成分抽出用ハイパスフィルタ回路１０４、
入力端子１０５及びノイズ成分抽出用ハイパスフィルタ
回路１０４の出力端に接続されたレベルスライス回路１
０６、入力端子１０７及びレベルスライス回路１０６の
出力端に接続された乗算回路１０８、この乗算回路１０
８の出力端及び乗算回路１０３の出力端に接続された減
算回路１０９を備えて構成されている。この減算回路１
０９には、出力端子１１８が接続されている。

【０００４】図７は、図６の構成のフリッカ補正回路の
動作を示す。入力端子１０１には映像信号Ｓ１１１が入
力される。この映像信号Ｓ１１１は、図７の（ａ）に示
すように、各フレーム（又は、走査線）にノイズ成分１
２５が乗っていると共に、フリッカのために周期的なレ
ベル変動がフレーム毎に生じている。映像信号Ｓ１１１
は、フリッカ補正係数抽出回路１０２及び乗算回路１０
３に入力される。フリッカ補正係数抽出回路１０２は、
フリッカによってレベルの変化した映像信号Ｓ１１１の
補正を行うためのフリッカ補正係数１１２を生成する。
フリッカ補正係数１１２は、図７の（ｂ）のように、映
像信号Ｓ１１１のレベル変動に応じて、１００／１２
０、１００／８０等の係数値が設定される。フリッカ補
正係数１１２とフリッカを含んだ映像信号Ｓ１１１は、
共に乗算回路１０３に印加される。乗算回路１０３はフ
リッカ補正係数１１２と映像信号Ｓ１１１を乗算し、フ
リッカのない映像信号Ｓ１１３が出力される。映像信号
Ｓ１１１にフリッカ補正係数１１２が乗算されたことに
より、映像信号Ｓ１１１に生じていたレベル変動が補正
され、図７の（ｃ）のように、映像信号Ｓ１１３はフレ
ームのそれぞれで均一なレベルになっている。

【０００５】乗算回路１０３から出力された映像信号Ｓ
１１３は、ノイズ成分抽出用ハイパスフィルタ回路１０
４に入力され、このノイズ成分抽出用ハイパスフィルタ
回路１０４によって、図７の（ｄ）のように、ノイズ成
分１２５とエッジ成分１２１を含む高周波成分信号Ｓ１
１４が生成される。高周波成分信号Ｓ１１４はレベルス
ライス回路１０６に入力される。レベルスライス回路１
０６は、入力端子１０５から入力されたレベルスライス
係数１１５によって図７の（ｅ）のようにレベルスライ
スされ、エッジ成分１２１の除去されたノイズ成分１２
５が生成される。入力端子１０７からはノイズリダクシ
ョンの強さを決める係数１１６が入力され、この係数１
１６とレベルスライス回路１０６の出力信号Ｓ１１７と
が乗算回路１０８によって乗算され、図７の（ｆ）のよ
うにノイズ信号Ｓ１１７が生成される。このノイズ信号
Ｓ１１７と乗算回路１０３から出力された映像信号Ｓ１
１３は、減算回路１０９により減算処理〔（映像信号Ｓ
１１３）−（ノイズ信号Ｓ１１７）〕が演算され、この
演算により得られた信号が出力信号（映像信号）Ｓ１１
８として出力端子１１０から出力される。

【０００６】

【発明が解決しようとする課題】しかし、従来のフリッ
カ補正回路によると、フリッカ補正係数によってノイズ
信号Ｓ１１７を増幅したことになり、ノイズ信号Ｓ１１
７のレベルが大きくなっているのに対し、レベルスライ
ス係数１１５はフリッカ補正係数の大きさによらず一定
値である。このため、スライスレベル１３０を越えるノ
イズ成分１２２ａ，１２２ｂは、エッジ成分１２１と見
なされてノイズ成分１２５から除去されてしまう。実際
には、図７の（ｄ）の信号波形からエッジ成分１２１成
分のみが除去され、図７の（ｄ）の様にノイズ信号Ｓ１
１７に差異が生じることが望ましいにもかかわらず、ど
の信号タイミングにおいても同じレベルのノイズ信号Ｓ
１１７ａ，１１７ｂ，・・・になってしまい、図７の
（ｇ）のように、ノイズ信号Ｓ１１７ｂが映像信号Ｓ１
１３に残された状態の映像信号Ｓ１１８が出力されてし
まう。

【０００７】このように、従来のフリッカ補正回路は、
フリッカ補正により大きくなってしまったノイズに対応
できず、ノイズリダクションが機能しないことがある。
また、ノイズレベルが上がることを前提にしてスライス
レベルを大きくすると、エッジ成分１２１がノイズ成分
１２５と見なされてしまうため、エッジ成分１２１が減
算回路１０９によって減算されるため、映像信号Ｓ１１
８のエッジが鈍る（波形の立ち上がり終了部と立ち下が
り開始部が曲面になる）という新たな問題が生じる。

【０００８】本発明の目的は、スライスレベルをフリッ
カ補正係数に応じて調整できるようにし、ノイズレベル
が部分的に大きくなる場合でも、ノイズリダクションが
効果的に行われるようにしたフリッカ補正回路を提供す
ることにある。

【０００９】

【課題を解決するための手段】本発明は、上記の目的を
達成するため、フリッカが生じている映像信号にフリッ
カ補正係数を掛けてレベルを均一にし、前記映像信号に
周期的な変動が現れないようにするフリッカ補正手段
と、前記フリッカ補正手段によりフリッカ補正が行われ
た映像信号からノイズ成分を抽出し、このノイズ成分の
レベルに応じたスライスレベルを前記フリッカ補正手段
による前記フリッカ補正係数に基づいて設定することに
より前記ノイズ成分を除去するノイズリダクション手段
を備えることを特徴とするフリッカ補正回路を提供す
る。

【００１０】この構成によれば、フリッカ補正に伴って
ノイズ成分が大きくなった部分に対しては、ノイズ成分
を除去するためのスライスレベルをフリッカ補正係数を
用いてスライスレベルを変更し、エッジ成分のみが除去
され、ノイズ成分はフリッカ補正に応じたレベルになる
ようにし、こうして得られたノイズ信号に基づいてノイ
ズリダクションを行っている。これにより、画像信号の
エッジを鈍らせたり、ノイズを多く残すことの少ないフ
リッカ補正回路を得ることができる。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明のフリッカ補正回
路の構成を示す。本発明のフリッカ補正回路１００は、
入力端子１に接続されてフリッカ補正係数２２ａ，２２
ｂを生成するフリッカ補正係数抽出回路２、入力端子１
及びフリッカ補正係数抽出回路２の出力端に接続された
乗算回路３、この乗算回路３の出力端に接続されたノイ
ズ成分抽出用ハイパスフィルタ回路４、フリッカ補正係
数抽出回路２の出力端及び入力端子６に接続された乗算
回路５、この乗算回路５の出力端及びノイズ成分抽出用
ハイパスフィルタ回路４の出力端に接続されたレベルス
ライス回路７、入力端子８及びレベルスライス回路７の
出力端に接続された乗算回路９、この乗算回路９の出力
端及び乗算回路３の出力端に接続されるほか、自身の出
力端が出力端子１１に接続された減算回路１０を備えて
構成されている。減算回路１０は、その（＋）入力端子
が乗算回路９の出力端に接続され、（−）入力端子は乗
算回路３の出力端に接続されている。

【００１２】図２は、図１に示したフリッカ補正回路１
００の動作を示す。入力端子１には、図２の（ａ）に示
す映像信号Ｓ２１が入力される。この映像信号Ｓ２１
は、各フレームにノイズ成分３１が乗り、かつフリッカ
のために周期的なレベル変動をもった波形を成してお
り、入力端子１を通してフリッカ補正係数抽出回路２及
び乗算回路３の第１の入力端子に入力される。フリッカ
補正係数抽出回路３は、フリッカによって周期的にレベ
ルが変化している映像信号を一定にするためのフリッカ
補正係数２２ａ（例えば、１００／１２０、１００／８
０等）を図２の（ｂ）に示すように抽出し、乗算回路
３，５へ出力する。乗算回路３は、フリッカを含んだ映
像信号Ｓ２１とフリッカ補正係数２２ａとの乗算を行
い、フリッカが無くなり、かつ各フレームのレベルが等
しくなった図２の（ｃ）に示す映像信号Ｓ２３を生成す
る。

【００１３】この時点では、映像信号Ｓ２１の各フレー
ムに生じていた周期的なレベル変動は補正され、各フレ
ームのレベルを同一にした映像信号Ｓ２３は得られた
が、フレームによって異なる利得がノイズ成分にも及ん
でいるため、ノイズ成分にもフリッカ補正係数２２ａの
周期変動が加わることになる。そこで、本発明では、以
下の様なノイズリダクションを行って周期性を持つノイ
ズを効果的に軽減している。

【００１４】乗算回路３から出力された映像信号Ｓ２３
は、ノイズ成分抽出用ハイパスフィルタ回路４に印加さ
れる。ノイズ成分抽出用ハイパスフィルタ回路４では、
エッジ成分とノイズ成分を含む高周波信号Ｓ２４を図２
の（ｄ）のように生成し、これをレベルスライス回路７
へ出力する。一方、入力端子６には、スライスレベルを
決定するレベルスライス係数２５が不図示の回路から入
力され、このレベルスライス係数２５とフリッカ補正係
数２２ｂの乗算が乗算回路５によって行われ、この乗算
結果として信号２６が出力される。レベルスライス回路
７では、信号Ｓ２６をスライスレベルとして、エッジ成
分３２が除去されたノイズ信号Ｓ２７を生成する。この
とき、信号Ｓ２２及び乗算回路５を有しない図２の
（ｅ）の状態（従来のレベルスライス信号Ｓ１０５の状
態）に比べ、図２の（ｆ）のように、フリッカ補正によ
ってレベルの大きくなったノイズレベル３５に対応し
て、スライスレベル３３より大きくなったスライスレベ
ル３６が得られている。

【００１５】レベルスライス回路７にはノイズ成分抽出
用ハイパスフィルタ回路４の出力信号である高周波信号
Ｓ２４が入力される。レベルスライス回路７は、信号Ｓ
２６をレベルスライス係数として、図２の（ｇ）のよう
にフレーム毎にノイズ成分のレベルが異なるノイズ信号
Ｓ２７ａ，２７ｂ，２７ｃ，・・・が得られる。このノ
イズ信号Ｓ２７ａ，２７ｂ，２７ｃ，・・・は、乗算回
路９において入力端子８から入力されたノイズリダクシ
ョンの強さを決める係数２８と乗算され、エッジ成分３
２の除去されたノイズ信号Ｓ２９が得られる。このノイ
ズ信号Ｓ２７ａ，２７ｂ，２７ｃ，・・・は減算回路１
０に入力され、図２の（ｃ）の波形の映像信号Ｓ２３か
ら減算されることにより、減算回路１０からは図２の
（ｈ）のように、映像信号Ｓ２１の各フレームからノイ
ズ成分３１が除去され、かつフリッカ補正された波形の
映像信号Ｓ３４が出力される。

【００１６】以上説明したように、本発明のフリッカ補
正回路１００によれば、ノイズリダクションの高周波成
分からエッジ成分を除去するレベルスライス回路７のス
ライスレベルをフリッカ補正係数２２ｂで制御すること
により、フリッカ補正に伴ってノイズレベルが周期的に
変動するようになってしまった映像信号Ｓ２３のノイズ
を目立たなくすることができる。

【００１７】図３は、フリッカ補正係数抽出回路２の詳
細構成を示す。フリッカ補正係数抽出回路２は、入力端
子２０１に接続されたフレーム平均値計算回路２０２、
このフレーム平均値計算回路２０２に接続された平均値
計算回路２０３、フレーム平均値計算回路２０２の出力
端及び平均値計算回路２０３の出力端に接続された除算
器２０４、この除算器２０４の出力端に直列に接続され
た遅延回路２０５，２０６, ２０７，２０８、遅延回路
２０５の出力端に並列に接続された減算回路２０９, ２
１０, ２１１、減算回路２０９の出力端に接続された絶
対値化回路（ＡＢＳ）２１２、減算回路２１０の出力端
に接続された絶対値化回路（ＡＢＳ）２１３、減算回路
２１１の出力端に接続された絶対値化回路（ＡＢＳ）２
１４、絶対値化回路２１２〜２１４の各出力信号を入力
信号とする３入力最小値抽出回路（ＭＩＮ）２１５、こ
の３入力最小値抽出回路２１５の出力信号と絶対値化回
路２１２の出力信号を比較する等価比較回路２１６、３
入力最小値抽出回路２１５の出力信号と絶対値化回路２
１３の出力信号を比較する等価比較回路２１７、３入力
最小値抽出回路２１５の出力信号と絶対値化回路２１４
の出力信号を比較する等価比較回路２１８、遅延回路２
０６〜２０８の各出力端及び等価比較回路２１６〜２１
８の各出力端に第１〜第３の制御信号端子２１９ｄ〜２
１９ｆが接続されると共に遅延回路２０６〜２０８から
の信号Ｓ３０５〜Ｓ３０７が入力端子２１９ａ〜２１９
ｃに入力されるスイッチ回路２１９、このスイッチ回路
２１９の出力端と出力端子２２１の間に接続された遅延
回路２２０を備えて構成されている。

【００１８】スイッチ回路２１９の第１の入力端子２１
９ａには、遅延回路２０６の出力信号が入力され、第２
の入力端子２１９ｂには遅延回路２０７の出力信号が入
力され、第３の入力端子２１９ｃには遅延回路２０８の
出力信号が入力される。スイッチ回路２１９は、スイッ
チ２１９ｇ，２１９ｈ，２１９ｉを備えており、それぞ
れは第１〜第３の制御信号入力端子２１９ｄ，２１９
ｅ，２１９ｆに入力された制御信号Ｓ３１２〜Ｓ３１３
（等価比較回路２１６〜２１８から出力される）によっ
てオン／オフ制御される。スイッチ回路２１９の出力信
号はフリッカ補正係数２２ａとして乗算回路３へ出力さ
れ、このフリッカ補正係数２２ａを遅延回路２２０で遅
延した信号（フリッカ補正係数２２ｂ）が乗算回路５へ
出力される。なお、遅延回路２０５〜２０８、減算回路
２０９〜２１１、絶対値化回路２１２〜２１４、及び等
価比較回路２１６〜２１８の個数は、フリッカ補正係数
の設定数に応じて設けられるので、設定数が多くなれば
図３の構成から個数が増えることになる。

【００１９】図４は、図３のフリッカ補正係数抽出回路
の動作を示す。フレーム平均値計算回路２０２には、入
力端子１及び入力端子２０１を経由してフリッカにより
変動している図４の（ａ）に示す映像信号Ｓ２１が入力
される。フレーム平均値計算回路２０２は、図４の
（ｂ）の様な映像信号Ｓ２１のフレーム毎のフレーム平
均値３０１を算出する。これは、各フレームのレベルを
基準値「１００」から高いか低いかを示すもので、ここ
では、フレーム平均値３０１として、「８０」〜「１２
０」の値が示されている。このフレーム平均値３０１に
基づいて、平均値計算回路２０３は図４の（ｃ）の様に
映像信号Ｓ２１の全体の平均値３０２を算出し、除算器
２０４の一方の入力端子に印加する。平均値３０２は、
図４の（ｂ）におけるフレーム平均値３０１のそれぞれ
の平均値を示しており、ここでは｛（８０＋１２０＋８
０＋１２０＋８０＋１２０＋８０＋１２０）／８｝＝１
００の値が得られている。除算器２０４の他方の入力端
子には、平均値３０１が入力されているため、除算器２
０４は〔（フレーム平均値３０１）／（平均値３０
２）〕が図４の（ｄ）の様に算出され、この算出結果は
信号Ｓ３０３として遅延回路２０５に入力される。遅延
回路２０５は、入力された信号Ｓ３０３を１フレーム分
遅延させた信号Ｓ３０４を生成し、これを遅延回路２０
６に印加する。遅延回路２０６〜２０８は、信号Ｓ３０
４を順次１フレームづつ遅延させ、図４の（ｅ）〜
（ｈ）に示す信号Ｓ３０５〜３０７を生成する。

【００２０】減算回路２０９は、信号Ｓ３０４と信号Ｓ
３０５の減算（＝信号Ｓ３０５−信号Ｓ３０４）を行
い、この減算結果に対して絶対値化回路２１２により絶
対値（｜１００／８０−１００／１２０｜等）をとる
と、図４の（ｉ）に示す信号Ｓ３０８が得られる。同様
に、減算回路２１０においては、信号Ｓ３０４と信号Ｓ
３０６の減算（＝信号Ｓ３０６−信号Ｓ３０４）が行わ
れ、この減算結果に対して絶対値化回路２１３により絶
対値をとることにより、図４の（ｊ）に示す信号Ｓ３０
９が得られる。このケースでは、減算回路２１０におい
て、最初のフレームで（１００／１２０）−（１００／
１２０）＝０、次のフレームで（１００／８０）−（１
００／８０）＝０となる。また、減算回路２１１におい
ては、信号Ｓ３０４と信号Ｓ３０７の減算（信号Ｓ３０
７−信号Ｓ３０４）が行われ、この減算結果に対して絶
対値化回路２１４により絶対値をとることにより、図４
の（ｋ）に示す信号Ｓ３１０が得られる。

【００２１】信号Ｓ３０８，Ｓ３０９，Ｓ３１０のそれ
ぞれは、３入力最小値抽出回路２１５の第１〜第３の入
力端子２１５ａ〜２１５ｃに入力される。３入力最小値
抽出回路２１５は、入力されたＳ３０８〜Ｓ３１０の中
で最も値の小さい信号を抽出し、これを信号Ｓ３１１と
する。ここでは、図４の（ｉ）〜（ｋ）を比べると、図
４の（ｊ）に示すように、信号Ｓ３０９が“０”であ
り、３信号中で最も平均値の小さいことがわかる。３入
力最小値抽出回路２１５から出力される信号Ｓ３１１
は、等価比較回路２１６〜２１８のそれぞれの一方の入
力端子に入力される。等価比較回路２１６の他方の入力
端子には信号Ｓ３０８が入力され、等価比較回路２１７
の他方の入力端子には信号Ｓ３０９が入力され、更に、
等価比較回路２１８の他方の入力端子には信号Ｓ３１０
が入力される。

【００２２】等価比較回路２１６は信号Ｓ３１１と信号
Ｓ３０８を比較するが、信号Ｓ３０８は図４の（ｉ）の
ように或る値を有しているのに対し、信号Ｓ３１１は
“０”であるため、図４の（ｍ）のように、等価比較回
路２１６は“０”の信号Ｓ３１２を出力する。また、等
価比較回路２１７は信号Ｓ３１１と信号Ｓ３０９を比較
するが、両信号は同一内容であるため、図４の（ｎ）の
ように、等価比較回路２１７は“１”の信号Ｓ３１３を
出力する。更に、等価比較回路２１６は信号Ｓ３１１と
信号Ｓ３０８を比較するが、信号Ｓ３０８は図４の
（ｉ）のように或る値を有しているのに対し、信号Ｓ３
１１は“０”であるため、図４の（ｏ）のように、等価
比較回路２１６は“０”の信号Ｓ３１４を出力する。

【００２３】スイッチ回路２１９は、第１〜第３の制御
信号入力端子２１９ｄ〜２１９ｆに入力された信号Ｓ３
１２〜Ｓ３１４が“０”か“１”かに応じて、対応する
入力端子２１９ａ，２１９ｂ，２１９ｃに入力された信
号Ｓ３０８，Ｓ３０９，Ｓ３１０の１つを選択する。こ
こでは、信号Ｓ３１３が“１”であるため、スイッチ２
１９ｈのみがオンにされ、入力端子２１９ｂに入力され
ている図４の（ｇ）の信号Ｓ３０６が選択される。この
信号Ｓ３０６は遅延回路２２０によって１フレーム分の
遅延が行われた後、図４の（ｐ）のように、フリッカ補
正係数Ｓ２２として出力端子２２１から出力され、図１
の乗算回路３及び乗算回路５に印加される。

【００２４】図４の（ｐ）のフリッカ補正係数２２ｂ
と、図２の（ｂ）のフリッカ補正係数２２ａを比較して
わかるように、映像信号Ｓ２１のレベルが大きいときに
はフリッカ補正係数２２ａは小さい値（１００／１２
０）に設定され、映像信号Ｓ２１のレベルが小さいとき
にはフリッカ補正係数２２ａが大きい値（１００／８
０）であるのに対し、フリッカ補正係数２２ｂは逆にな
っている。これにより、ノイズ成分は元のまましてノイ
ズリダクションでき、図７の（ｇ）に示したようなノイ
ズ信号が映像信号上に残されることはなくなる。

【００２５】図５は、フリッカ補正係数抽出回路２の他
の構成例を示す。このフリッカ補正係数抽出回路２にお
ける全体構成は図３に示した通りであり、また、全体の
動作は図４に示した通りであるが、図３のフレーム平均
値計算回路２０２に代え、ライン平均値計算回路５０１
を用いたところに特徴がある。ライン平均値計算回路５
０１からは、ライン平均値５０２が出力され、平均値計
算回路２０３及び除算器２０４に入力される。

【００２６】図１〜図４ではフリッカ補正係数抽出回路
２の出力がフレーム単位で更新されたのに対し、図５の
構成によれば、走査線（ライン）単位で変更されるよう
になる。これにより、ＣＭＯＳ（Complementary Metal
Oxide Semiconductor ）イメージセンサカメラ（image
sensor camera ）のような走査線における段差として現
れるフリッカにも対応可能になる。

【００２７】

【発明の効果】以上より明らかなように、本発明のフリ
ッカ補正回路によれば、フリッカ補正手段によってフリ
ッカ補正係数を求め、このフリッカ補正係数を用いてフ
リッカ補正を行うと共に、フリッカ補正後の映像信号に
含むノイズ成分のレベルに応じたスライスレベルを前記
フリッカ補正係数に基づいて変更することによりノイズ
を除去するノイズリダクション手段を備える構成にした
ので、画像信号のエッジを鈍らせたり、ノイズを多く残
すことの無いフリッカ補正回路を得ることができる。

【図面の簡単な説明】

【図１】本発明のフリッカ補正回路の構成を示すブロッ
ク図である。

【図２】図１に示したフリッカ補正回路の動作を示すタ
イミングチャートである。

【図３】フリッカ補正係数抽出回路２の詳細構成を示す
ブロック図である。

【図４】図３のフリッカ補正係数抽出回路の動作を示す
タイミングチャートである。

【図５】本発明にかかるフリッカ補正係数抽出回路の他
の構成例を示すブロック図である。

【図６】従来のフリッカ補正回路を示すブロック図であ
る。

【図７】図６の構成のフリッカ補正回路の動作を示すタ
イミングチャートである。

【符号の説明】

１，６，８，２０１入力端子２フリッカ補正係数抽出回路３乗算回路４ノイズ成分抽出用ハイパスフィルタ回路５，９乗算回路７レベルスライス回路１０，２０９，２１０，２１１減算回路１１，２２１出力端子１００フリッカ補正回路２０２フレーム平均値計算回路２０３平均値計算回路２０４除算器２０５，２０６, ２０７，２０８，２２０遅延回路２１２，２１３，２１４絶対値化回路（ＡＢＳ）２１５３入力最小値抽出回路２１６，２１７，２１８等価比較回路２１９スイッチ回路２１９ａ〜２１９ｃ入力端２１９ｄ〜２１９ｆ制御信号端子５０１ライン平均値計算回路

Claims

【特許請求の範囲】

【請求項１】フリッカが生じている映像信号にフリッ
カ補正係数を掛けてレベルを均一にし、前記映像信号に
周期的な変動が現れないようにするフリッカ補正手段
と、前記フリッカ補正手段によりフリッカ補正が行われた映
像信号からノイズ成分を抽出し、このノイズ成分のレベ
ルに応じたスライスレベルを前記フリッカ補正手段によ
る前記フリッカ補正係数に基づいて設定することにより
前記ノイズ成分を除去するノイズリダクション手段を備
えることを特徴とするフリッカ補正回路。
【請求項２】前記ノイズリダクション手段は、前記フ
リッカ補正手段によりフリッカ補正が行われた前記映像
信号からノイズ成分を抽出するノイズ成分抽出用ハイパ
スフィルタ回路と、前記フリッカ補正手段による前記フリッカ補正係数と前
記スライスレベルを決定するレベルスライス信号とを乗
算する第１の乗算回路と、前記ノイズ成分抽出用ハイパスフィルタ回路の出力信号
に対して前記第１の乗算回路の出力信号によりスライス
レベルを設定して前記フリッカ補正が行われた映像信号
からエッジ成分を除去するレベルスライス回路と、前記レベルスライス回路の出力信号に対してノイズリダ
クションを決めるための係数を乗算する第２の乗算回路
と、前記フリッカ補正が行われた映像信号から前記第２の乗
算回路の出力信号を減算する減算回路を備えることを特
徴とする請求項１記載のフリッカ補正回路。
【請求項３】前記フリッカ補正係数抽出回路は、前記
フリッカが生じている映像信号のレベルの平均値を求め
てフリッカ補正係数を算出する平均値算出手段と、前記平均値算出手段の出力信号の遅延を段階的に行う複
数の遅延回路と、前記複数の遅延回路のそれぞれの入出力間のフリッカ補
正係数の差値を求める減算手段と、前記減算手段により得られた前記差値の内で最も小さい
値を比較基準にして前記複数の遅延回路の各出力信号の
出力の可否を決定する選択手段を備えることを特徴とす
る請求項１記載のフリッカ補正回路。
【請求項４】平均値算出手段は、前記フリッカが生じ
ている映像信号の平均値として、この映像信号のフレー
ム又は走査線の平均値を求めることを特徴とする請求項
１記載の３記載のフリッカ補正回路。