JP2003152007A - Bump forming method and mounting structure of semiconductor device - Google Patents
Bump forming method and mounting structure of semiconductor deviceInfo
- Publication number
- JP2003152007A JP2003152007A JP2001345570A JP2001345570A JP2003152007A JP 2003152007 A JP2003152007 A JP 2003152007A JP 2001345570 A JP2001345570 A JP 2001345570A JP 2001345570 A JP2001345570 A JP 2001345570A JP 2003152007 A JP2003152007 A JP 2003152007A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- forming step
- metal layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10W72/012—
-
- H10W72/01257—
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】LSI等の高密度化、高集積化に伴う電極パッ
ドの狭ピッチ化に対応でき、しかもPbフリーを用い
て、短時間に電極パッドの径程度の高さを有するバンプ
を形成できるようにしたバンプ形成方法および半導体装
置の実装構造体を提供することにある。
【解決手段】本発明は、電極パッドが配列され、該電極
パッドの周囲を保護膜もしくは絶縁膜で被覆された対象
表面に対して薄膜金属層を成膜する第1の成膜工程と、
該第1の成膜工程で成膜された薄膜金属層を通電膜とし
て利用して前記薄膜金属層上の前記電極パッドに対応す
る部分にPbフリーの金属を電解メッキして金属パッド
部として成膜する第2の成膜工程と、前記第1の成膜工
程で成膜した薄膜金属層における少なくとも前記金属パ
ッド部から食み出した部分を除去する除去工程と、該除
去工程後、前記第2の成膜工程で成膜された金属パッド
部を溶融することによって前記電極パッド上に接合した
球状化したPbフリーの金属パッドを形成する金属パッ
ド形成工程とを有することを特徴とするバンプ形成方法
である。
(57) [Summary] [Problem] To be able to cope with the narrow pitch of electrode pads accompanying high density and high integration of LSIs and the like, and to use Pb-free to increase the height of the electrode pad to about the diameter in a short time. It is an object of the present invention to provide a bump forming method and a semiconductor device mounting structure capable of forming a bump having the same. The present invention provides a first film forming step of forming a thin film metal layer on a target surface in which electrode pads are arranged and the periphery of the electrode pads is covered with a protective film or an insulating film;
The thin film metal layer formed in the first film forming step is used as a conductive film, and a portion corresponding to the electrode pad on the thin film metal layer is electroplated with a Pb-free metal to form a metal pad portion. A second film forming step of forming a film, a removing step of removing at least a portion of the thin film metal layer formed in the first film forming step protruding from the metal pad portion, and after the removing step, Forming a spherical Pb-free metal pad bonded on the electrode pad by melting the metal pad portion formed in the film forming step (2). Is the way.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、LSI等の高密度
化、高集積化に伴う電極パッドの狭ピッチ化に対応で
き、しかもPbフリーを用いて、LSI等の電子部品を
基板上に接続するバンプを短時間に形成できるバンプ形
成方法および半導体装置の実装構造体に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention can cope with a narrower pitch of electrode pads accompanying the higher density and higher integration of LSIs and the like, and moreover, by using Pb-free, electronic parts such as LSIs can be connected on a substrate. The present invention relates to a bump forming method and a mounting structure for a semiconductor device, which can form the bumps in a short time.
【0002】[0002]
【従来の技術】従来のLSI等へのバンプ形成方法とし
ては、はんだによる接続の場合はんだペーストによる印
刷(従来技術1)やはんだボールによる形成(従来技術
2)が主流である。2. Description of the Related Art As a conventional method for forming bumps on an LSI or the like, in the case of connection by solder, printing with a solder paste (prior art 1) and formation with solder balls (prior art 2) are the mainstream.
【0003】また、従来技術3としては、第12回回路
実装学術講演大会講演論文集P.209−P.210が
知られている。この従来技術3は、30μmピッチのデ
ィップによるバンプ形成方法である。Further, as the prior art 3, as shown in P. 12 209-P. 210 is known. This prior art 3 is a bump forming method using a dip of 30 μm pitch.
【0004】また、従来技術4としては、特開平10−
50713号公報が知られている。この従来技術5に
は、基板上の予め定められた位置に形成された下地電極
上に膜形成技術であるリフトオフ法を利用した蒸着を用
いて該下地電極よりも面積が広い第1のはんだを食み出
し形成し、その後、上記第1のはんだの上側に第1のは
んだよりも低い融点を持つ第2のはんだをディップはん
だ付け手法を用いて積層形成し、然る後、上記第1のは
んだの融点よりも高温で上記第1と第2のはんだを加熱
し、第1と第2のはんだを溶融・凝集(表面張力により
球状化)して高くしたはんだバンプを形成することが記
載されている。As the prior art 4, Japanese Patent Laid-Open No. 10-
No. 50713 is known. In this conventional technique 5, a first solder having an area larger than that of the base electrode is formed on the base electrode formed at a predetermined position on the substrate by vapor deposition using a lift-off method which is a film forming technique. The protrusion is formed, then a second solder having a melting point lower than that of the first solder is formed on the upper side of the first solder by a dip soldering method, and then the first solder is formed. It is described that the first and second solders are heated at a temperature higher than the melting point of the solder, and the first and second solders are melted and agglomerated (sphericalized by surface tension) to form higher solder bumps. ing.
【0005】[0005]
【発明が解決しようとしている課題】ところで、LSI
等の高密度化、高集積化に伴って、LSI等の電極パッ
ドは0.1mm以下と狭ピッチ化してきていると共に、
バンプとしてはPbフリー化が要求されてきている。By the way, LSI
With the higher density and higher integration of ICs, etc., the pitch of electrode pads of LSI etc. has become narrower than 0.1 mm, and
Pb-free bumps have been required for bumps.
【0006】このように、狭ピッチ化に対しては、上記
従来技術1のはんだペーストによる印刷では印刷性が悪
く、また、上記従来技術2のはんだボールによる形成で
はボールの位置決めが困難となる。As described above, in order to reduce the pitch, printing with the solder paste according to the prior art 1 has poor printability, and positioning with the solder balls according to the prior art 2 makes positioning of the balls difficult.
【0007】そこで、狭ピッチ化に対応できる従来技術
3を用いようとした場合、ディップによるバンプ形成で
あるため、バンプ高さが低く、COG(Chip on Glas
s)など、そりの小さい基板への接続に限定されること
や、バンプ体積の体積ばらつきが大きいことから搭載接
続時の未接続が発生しやすいという課題を有している。
さらに、基板への搭載接続が可能な場合でも、接続後の
LSIと基板間の距離が短くなるため、LSIと基板と
の線膨張係数のミスマッチによりはんだのせん断歪みが
増大するため、長期接続信頼性が低下するという課題が
考えられる。Therefore, when the prior art 3 which can cope with the narrow pitch is used, the bump height is low because the bumps are formed by dipping, and the COG (Chip on Glas) is reduced.
However, there is a problem that unconnection at the time of mounting connection is likely to occur because the connection is limited to a substrate with a small warpage and the bump volume variation is large.
Furthermore, even if mounting and connection to the board is possible, the distance between the LSI and the board after connection becomes short, and shear strain of the solder increases due to mismatch of the linear expansion coefficient between the LSI and the board. There is a possible problem that the property will decrease.
【0008】この課題を解決するために、上記従来技術
4を用いようとする場合、第1のはんだの上側に第1の
はんだよりも低い融点を持つ第2のはんだをディップは
んだ付け手法を用いて積層形成しているため、従来技術
3と同様に、バンプ体積の体積ばらつきが大きいことか
ら搭載接続時の未接続が発生しやすいと課題を有すると
共に、従来技術4には、Pbフリー化については考慮さ
れていない。In order to solve this problem, when the prior art 4 is to be used, the second solder having a lower melting point than the first solder is used on the upper side of the first solder by the dip soldering method. As in the case of the prior art 3, since the bumps have a large volume variation in the bump volume, there is a problem that disconnection is likely to occur during mounting connection. Is not considered.
【0009】本発明の目的は、上記課題を解決すべく、
LSI等の高密度化、高集積化に伴う電極パッドの狭ピ
ッチ化に対応でき、しかもPbフリーを用いて、短時間
に電極パッドの径程度の高さを有するバンプを形成でき
るようにしたバンプ形成方法および半導体装置の実装構
造体を提供することにある。An object of the present invention is to solve the above problems.
Bumps that can cope with the narrowing of the pitch of the electrode pads accompanying the high density and high integration of LSI and the like, and that can use Pb-free to form bumps having a height about the diameter of the electrode pads in a short time It is to provide a forming method and a mounting structure of a semiconductor device.
【0010】[0010]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、電極パッドが配列され、該電極パッドの
周囲を保護膜もしくは絶縁膜で被覆された対象表面に対
して薄膜金属層を成膜する第1の成膜工程と、該第1の
成膜工程で成膜された薄膜金属層を通電膜として利用し
て前記薄膜金属層上の前記電極パッドに対応する部分に
Pbフリーの金属を電解メッキして金属パッド部として
成膜する第2の成膜工程と、前記第1の成膜工程で成膜
した薄膜金属層における少なくとも前記金属パッド部か
ら食み出した部分を除去する除去工程と、該除去工程
後、前記第2の成膜工程で成膜された金属パッド部を溶
融することによって前記電極パッド上に接合した球状化
したPbフリーの金属パッドを形成する金属パッド形成
工程とを有することを特徴とするバンプ形成方法であ
る。In order to achieve the above object, the present invention provides a thin metal layer for a target surface in which electrode pads are arranged and the periphery of the electrode pads is covered with a protective film or an insulating film. And a Pb-free portion on the thin-film metal layer corresponding to the electrode pad by using the thin-film metal layer formed in the first film-forming step as a conductive film. Second film forming step of electrolytically plating the above metal to form a metal pad section, and removing at least a portion protruding from the metal pad section in the thin film metal layer formed in the first film forming step And a metal pad for forming a spherical Pb-free metal pad bonded on the electrode pad by melting the metal pad portion formed in the second film forming step after the removing step. Having a forming step A bump forming method according to claim.
【0011】また、本発明は、前記バンプ形成方法の第
2の成膜工程において、前記金属パッド部の面積もしく
は径を、前記電極パッドの面積もしくは径よりも大きく
することを特徴とする。また、本発明は、前記バンプ形
成方法の第2の成膜工程において、前記Pbフリーの金
属として、SnもしくはSn合金であることを特徴とす
る。また、本発明は、前記バンプ形成方法の第1の成膜
工程において、前記薄膜金属層として、Cu、Agもし
くはAuを主成分として含有することを特徴とする。ま
た、本発明は、前記バンプ形成方法の除去工程におい
て、前記電極パッドの周囲の前記薄膜金属層も除去する
ことを特徴とする。また、本発明は、電極パッドが配列
され、該電極パッドの周囲を保護膜もしくは絶縁膜で被
覆された表面に対して薄膜金属層を成膜する第1の成膜
工程と、該第1の成膜工程で成膜された薄膜金属層上
に、前記電極パッドに対応する部分を前記電極パッドの
面積もしくは径よりも大きな面積もしくは径を有する金
属パット部形成エリアとして開口させたレジスト膜を形
成するレジスト膜形成工程と、前記第1の成膜工程で成
膜された薄膜金属層を通電膜として利用して前記レジス
ト膜形成工程で形成されたレジスト膜の金属パッド部形
成エリアにSnもしくはSn合金からなる金属を電解メ
ッキして金属パッド部として成膜する第2の成膜工程
と、前記レジスト膜を除去し、更に前記第1の成膜工程
で成膜した薄膜金属層における少なくとも前記金属パッ
ド部から食み出した部分を除去する除去工程と、該除去
工程後、前記第2の成膜工程で成膜された金属パッド部
を溶融することによって残された薄膜金属層を前記金属
パッド部に溶解させて前記電極パッド上に接合した球状
化した金属パッドを形成する金属パッド形成工程とを有
することを特徴とするバンプ形成方法である。Further, the present invention is characterized in that, in the second film forming step of the bump forming method, the area or diameter of the metal pad portion is made larger than the area or diameter of the electrode pad. Further, the present invention is characterized in that, in the second film forming step of the bump forming method, the Pb-free metal is Sn or a Sn alloy. Further, the present invention is characterized in that, in the first film forming step of the bump forming method, the thin film metal layer contains Cu, Ag or Au as a main component. Further, the present invention is characterized in that, in the removing step of the bump forming method, the thin film metal layer around the electrode pad is also removed. Further, the present invention provides a first film forming step of forming a thin film metal layer on a surface where electrode pads are arranged and the periphery of the electrode pads is covered with a protective film or an insulating film, and the first film forming step. A resist film is formed on the thin-film metal layer formed in the film forming step by opening a portion corresponding to the electrode pad as a metal pad portion forming area having an area or diameter larger than the area or diameter of the electrode pad. And forming Sn or Sn in the metal pad portion forming area of the resist film formed in the resist film forming step by using the thin film metal layer formed in the first film forming step as a conductive film. A second film forming step of electrolytically plating a metal made of an alloy to form a metal pad portion, and removing at least the resist film, and at least the thin film metal layer formed in the first film forming step The removing step of removing a portion protruding from the metal pad portion, and the thin film metal layer left by melting the metal pad portion formed in the second film forming step after the removing step are described above. And a metal pad forming step of forming a spherical metal pad bonded on the electrode pad by dissolving it in the metal pad portion.
【0012】また、本発明は、前記バンプ形成方法で金
属バンプが形成された半導体装置を、基板に実装して構
成したことを特徴とする半導体装置の実装構造体であ
る。また、本発明は、前記バンプ形成方法で金属バンプ
が形成された半導体装置をインターポーザに実装し、更
にPbフリーのはんだを用いてメインボードに実装して
構成したことを特徴とする半導体装置の実装構造体であ
る。Further, the present invention is a mounting structure of a semiconductor device, characterized in that the semiconductor device having metal bumps formed by the bump forming method is mounted on a substrate. Further, according to the present invention, a semiconductor device having metal bumps formed by the bump forming method is mounted on an interposer, and is further mounted on a main board by using Pb-free solder. It is a structure.
【0013】[0013]
【発明の実施の形態】本発明に係るバンプ形成方法の実
施の形態について図面を用いて説明する。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of a bump forming method according to the present invention will be described with reference to the drawings.
【0014】本発明は、図1(a)(b)に示すよう
に、LSIチップ(半導体装置)等の電子部品に配設さ
れた電極パッド4上に0.1〜0.5μm程度の薄膜金
属層(Cu,Ag,Au等)2を無電解、蒸着若しくは
スパッタによって成膜し、その金属層2上に電極バッド
4の径よりも径を大きく形成された20〜50μm程度
の厚さのPbフリーである金属バンプ部(SnまたはS
n−Ag,Sn−Bi,Sn−Cu等のSn合金)1を
電解メッキし、上記薄膜金属層2の不要部分をエッチャ
ントによって除去した後、残された薄膜金属層6の上の
電解メッキ金属バンプ1を溶融することによって上記薄
膜金属層6を金属バンプ部1中に溶解させ、この溶融バ
ンプを、表面張力によって、電子部品上の樹脂(SiO
2、SiN等)3より後退させて球状化をはかることによ
りバンプ高さを高くするPbフリーで狭ピッチ化に対応
したバンプの形成方法である。このように、薄膜金属層
2を通電膜として利用することにより、20〜50μm
程度の厚さのPbフリーである金属バンプ部(Snまた
はSn−Ag,Sn−Bi,Sn−Cu等のSn合金)
1を短時間の間に電解メッキすることが可能となり、し
かも溶融バンプを、表面張力によって、電子部品上の樹
脂(SiO2、SiN等)3より後退させて球状化をはか
ることにより、電極パッド4の径とほぼ等しい高さのP
bフリーの金属バンプ7を形成することができる。The present invention, as shown in FIGS. 1 (a) and 1 (b), has a thin film of about 0.1 to 0.5 μm on an electrode pad 4 provided on an electronic component such as an LSI chip (semiconductor device). A metal layer (Cu, Ag, Au, etc.) 2 is formed by electroless deposition, vapor deposition, or sputtering, and is formed on the metal layer 2 so as to have a diameter larger than that of the electrode pad 4 and has a thickness of about 20 to 50 μm. Pb-free metal bumps (Sn or S
Sn alloy such as n-Ag, Sn-Bi, Sn-Cu) 1 is electroplated, and unnecessary portions of the thin film metal layer 2 are removed by an etchant, and then the electroplated metal on the remaining thin film metal layer 6 is removed. The thin-film metal layer 6 is melted in the metal bump portion 1 by melting the bump 1, and the molten bump is subjected to a resin (SiO 2) on the electronic component by surface tension.
(2 , SiN, etc.) 3 so that the bump height is increased by making the bumps spherical by retreating from them, and forming bumps corresponding to Pb-free and narrow pitches. In this way, by using the thin film metal layer 2 as a current-carrying film, 20-50 μm
Pb-free metal bumps with a certain thickness (Sn or Sn alloys such as Sn-Ag, Sn-Bi, Sn-Cu)
1 can be electroplated in a short time. Moreover, the molten bump is made to recede from the resin (SiO 2 , SiN, etc.) 3 on the electronic component due to the surface tension to make it spherical, so that the electrode pad can be formed. P with a height almost equal to the diameter of 4
The b-free metal bump 7 can be formed.
【0015】具体的な第1の実施の形態について、図2
〜図4を用いて説明する。FIG. 2 shows a concrete first embodiment.
~ It demonstrates using FIG.
【0016】第1の実施の形態では、まず、図2(a)
に示すように、Al等の電極パッド4が形成されてお
り、SnやCuなどにぬれにくい保護膜もしくは絶縁膜
(SiO2、SiN等の保護膜)3aが電極部以外に形成
されている基板(LSIチップ等の電子部品)を用意し
た。このとき、電子部品に配列された電極パッド4は、
ピッチが100μm程度で、径が50μm程度で、狭ピ
ッチで構成した。In the first embodiment, first, as shown in FIG.
As shown in FIG. 3, a substrate on which an electrode pad 4 of Al or the like is formed, and a protective film or an insulating film (a protective film of SiO 2 , SiN or the like) 3a which is hard to be wet by Sn, Cu or the like is formed on a portion other than the electrode portion. (Electronic parts such as LSI chip) were prepared. At this time, the electrode pads 4 arranged on the electronic component are
The pitch was about 100 μm, the diameter was about 50 μm, and the pitch was narrow.
【0017】次に、図2(b)に示すように、この基板に
対し、無電解Cuメッキにより0.2μm程度の薄膜C
u層2aを形成し、その後、バンプ形成のエリアのみC
uが露出するようにレジスト膜5を形成した。Cuの露
出するバンプ形成エリアは電極径50μm程度に対し、
溶融後のバンプ高さとして約50μmを得るために約7
0μmとした。なお、0.1〜0.5μm程度の厚さの
薄膜金属層2として無電解メッキによるCu層を用いた
のは、電極パッド4との結合がとれ、しかもその上のS
nなどのバンプ金属1aとの溶融が可能であり、更にS
nバンプ金属1aを電解メッキする際の通電膜として利
用でき、さらに保護膜もしくは絶縁膜(SiO2、SiN
等の保護膜)3aとの密着性が少ないことによる。従っ
て、薄膜金属層2としては、無電解Cuメッキの外、無
電解Agメッキ、蒸着Cu、蒸着Ag、蒸着Au、スパ
ッタCu、スパッタAuなどを用いることができる。ス
パッタの場合、原子が保護膜もしくは絶縁膜3aに密着
しないようにスパッタ条件等を適正化する必要がある。Next, as shown in FIG. 2B, a thin film C having a thickness of about 0.2 μm is formed on this substrate by electroless Cu plating.
After forming the u layer 2a, only the area for bump formation is C
A resist film 5 was formed so that u was exposed. The bump formation area where Cu is exposed is about 50 μm for the electrode diameter.
Approximately 7 to obtain a bump height of approximately 50 μm after melting
It was set to 0 μm. The Cu layer formed by electroless plating was used as the thin-film metal layer 2 having a thickness of about 0.1 to 0.5 μm because it can be bonded to the electrode pad 4 and S
It can be melted with bump metal 1a such as n.
It can be used as a current-carrying film when electrolytically plating the n-bump metal 1a, and can be used as a protective film or an insulating film (SiO 2 , SiN).
This is because the adhesiveness to the protective film 3a, etc. is small. Therefore, as the thin-film metal layer 2, electroless Cu plating, electroless Ag plating, vapor deposition Cu, vapor deposition Ag, vapor deposition Au, sputtered Cu, sputtered Au, or the like can be used. In the case of sputtering, it is necessary to optimize the sputtering conditions and the like so that atoms do not adhere to the protective film or the insulating film 3a.
【0018】次に、図2(c)に示すように、バンプ形
成エリアに電解SnメッキによりPbフリーであるSn
バンプ部1aを形成した。バンプ部厚さは約30μmと
した。メッキ液は硫酸酸性Snメッキ浴を用いた。液組
成および電解メッキ条件を図3に示す。このように、P
bフリーである金属バンプ部1を電解メッキで成膜した
ことにより、30μm程度の厚さを60分程度の短時間
で、しかもディップ方式に比べて体積ばらつきの少ない
成膜をすることが可能となる。なお、金属バンプ部1の
材料としては、Snの外、Snを主成分とするSn−A
g、Sn−Bi、またはSn−CuなどのSn合金を使
用することが可能である。しかし、何れの材料も、電解
メッキにより成膜する。Next, as shown in FIG. 2C, Sn that is Pb-free is formed on the bump forming area by electrolytic Sn plating.
The bump portion 1a was formed. The bump thickness was about 30 μm. The plating solution used was a sulfuric acid-acid Sn plating bath. The liquid composition and electrolytic plating conditions are shown in FIG. Thus, P
By forming the b-free metal bump portion 1 by electrolytic plating, it is possible to form a film with a thickness of about 30 μm in a short time of about 60 minutes and with less volume variation than the dip method. Become. The material of the metal bump portion 1 is, in addition to Sn, Sn-A containing Sn as a main component.
It is possible to use Sn alloys such as g, Sn-Bi, or Sn-Cu. However, any material is deposited by electrolytic plating.
【0019】その後、図2(d)に示すように、レジス
ト膜5のはく離処理を行い、アンモニア系のエッチャン
トを用いてレジストはく離後の露出した(Snバンプ部
1aより食み出した)Cuを除去して薄膜Cu層6aを
残した。After that, as shown in FIG. 2D, the resist film 5 is stripped, and the exposed Cu (leached from the Sn bump portion 1a) after the resist stripping is performed using an ammonia-based etchant. It was removed to leave the thin film Cu layer 6a.
【0020】次に、図2(e)に示すように、上記のよ
うに形成した電極パッド4よりも径の大きい薄膜Cu層
6a上のSnバンプ部(Snの電解メッキ成膜部)1a
を溶融させ、薄膜Cu層2aをSnバンプ部1a中に溶
解させることにより表面張力によりSnバンプ部1aを
後退させて球状化することによって、電極パッド4上
に、ディップ方式に比べて高さばらつきが少ない金属バ
ンプ(Cuが膜厚分混入したSnからなる金属バンプ)
7aが電極パッド4上に形成できた。しかも、この金属
バンプ7aの高さは約50μmとなり、要求されるバン
プ高さも得ることができた。Next, as shown in FIG. 2E, the Sn bump portion (Sn electrolytic plating film forming portion) 1a on the thin film Cu layer 6a having a diameter larger than that of the electrode pad 4 formed as described above.
Is melted and the thin film Cu layer 2a is melted in the Sn bump portion 1a to recede and make the Sn bump portion 1a spherical due to the surface tension, so that the height variation on the electrode pad 4 is higher than that of the dip method. Metal bumps with a small amount (Mn bumps made of Sn mixed with Cu for the film thickness)
7a could be formed on the electrode pad 4. Moreover, the height of the metal bump 7a is about 50 μm, and the required bump height can be obtained.
【0021】次に、同様に、電極パッドピッチを50μ
m、70μm、120μm、150μmとし、電極パッ
ド径を25μm、35μm、60μm、75μm(パッ
ドピッチの1/2)とした場合について実験を行った。
その他、ソルダレジスト3a、電解Snメッキ浴、レジ
スト膜5、エッチャントは同じものを用いて、形成プロ
セスも図2に示す工程と同様に行った。電解Snメッキ
膜厚(溶融前バンプ高さ)としては、約17μm、約23
μm、約40μm、約50μmを施した。なお、電解S
nメッキ時間としては、膜厚約10μm当たり20分程
度の約34分、約46分、約80分、約100分で、バ
ンプ7aの高さを全て電解メッキするのに比べて、約2
/3の比率で、比較的短時間で成膜することができた。
更に、薄膜Cu層6a上のSnバンプ部1aを溶融さ
せ、薄膜Cu層2aをSnバンプ部1a中に溶解させる
ことにより、溶融後の金属バンプ7aの高さとしては、
図4に示す結果が得られた。このように、いずれの条件
においても、バンプ形成後に電極パッド径程度の金属バ
ンプ(Cuが混入したSnからなる金属バンプ)7aの
高さを得ることができた。要するに、薄膜Cu層2aを
通電膜として利用してSnバンプ部1aについて比較的
短時間で電解メッキをし、その後、Snバンプ部1aを
溶融するだけで、電極パッド径程度の高さを有する球状
化されたPbフリーの金属バンプ7aを形成することが
可能となる。Next, similarly, the electrode pad pitch is set to 50 μm.
m, 70 μm, 120 μm, 150 μm, and electrode pad diameters of 25 μm, 35 μm, 60 μm, and 75 μm (1/2 of the pad pitch).
In addition, the same solder resist 3a, electrolytic Sn plating bath, resist film 5, and etchant were used, and the formation process was performed in the same manner as the step shown in FIG. Electrolytic Sn plating film thickness (bump height before melting) is about 17 μm, about 23
μm, about 40 μm, about 50 μm. In addition, electrolysis S
The n plating time is about 34 minutes, about 46 minutes, about 80 minutes, and about 100 minutes, which is about 20 minutes per film thickness of about 10 μm, which is about 2 minutes as compared with the case where all the bumps 7a are electroplated.
The film could be formed at a ratio of / 3 in a relatively short time.
Further, by melting the Sn bump portion 1a on the thin film Cu layer 6a and melting the thin film Cu layer 2a in the Sn bump portion 1a, the height of the metal bump 7a after melting is:
The results shown in FIG. 4 were obtained. As described above, under any of the conditions, the height of the metal bumps (metal bumps made of Sn mixed with Cu) 7a having the diameter of the electrode pad can be obtained after the bump formation. In short, by using the thin film Cu layer 2a as an electrically conductive film, the Sn bump portion 1a is electroplated in a relatively short time, and then the Sn bump portion 1a is melted to obtain a spherical shape having a height about the diameter of the electrode pad. It is possible to form the Pb-free metal bumps 7a that have been turned into solid.
【0022】次に、具体的な第2の実施の形態につい
て、図5を用いて説明する。第2の実施の形態におい
て、第1の実施の形態と相違する点は、図5(d)に示
すように、Snの電解メッキによりPbフリーであるS
nバンプ部1aを形成した後、レジスト5の剥離処理を
行い、アンモニア系のエッチャントを用いてレジスト剥
離後の露出したCu等の薄膜金属層及びバンプ周辺下部
の薄膜Cu層2aを除去して金属バンプ部1aの径より
も小さい径の薄膜Cu層6a’を残すことにある。この
ように、アンモニア系のエッチャントを用いてバンプ周
辺下部の薄膜Cu層も除去することによって、薄膜CU
層2aとして、例えばスパッタなどのように、保護膜も
しくは絶縁膜3aとの間において密着性を有する条件で
成膜しても良いことになる。なお、薄膜Cu層2aとし
て、前述した薄膜金属層2を用いることができ、さら
に、Snバンプ部1aとして、前述したように、電解メ
ッキによって形成されたPbフリーのSnまたはSn合
金からなる金属バンプ部1を用いることができる。Next, a concrete second embodiment will be described with reference to FIG. The second embodiment differs from the first embodiment in that, as shown in FIG. 5D, Sb is Pb-free due to Sn electrolytic plating.
After forming the n-bump portion 1a, the resist 5 is peeled off, and the exposed thin film metal layer of Cu or the like after peeling off the resist and the thin film Cu layer 2a around the bump are removed using an ammonia-based etchant. This is to leave the thin film Cu layer 6a ′ having a diameter smaller than the diameter of the bump portion 1a. In this way, the thin film Cu layer under the periphery of the bump is also removed by using the ammonia-based etchant, so that the thin film CU
The layer 2a may be formed under the condition that the layer 2a has adhesiveness with the protective film or the insulating film 3a, such as sputtering. The thin-film Cu layer 2a may be the thin-film metal layer 2 described above, and the Sn bump portion 1a may be a metal bump made of Pb-free Sn or Sn alloy formed by electrolytic plating as described above. Part 1 can be used.
【0023】第2の実施の形態において、他の点につい
ては、図2に示す第1の実施の形態と同様である。The other points of the second embodiment are the same as those of the first embodiment shown in FIG.
【0024】このように形成した電極パッド4の径より
も径が大きくかつSnバンプ部1の径よりも径が小さい
薄膜Cu層6a’上のSnバンプ部1aを溶融させ、電
極パッド4上にバンプ7aを形成した。形成後のバンプ
7aの高さは約50μmとなり、要求されるバンプ高さ
を得ることができた。The Sn bump portion 1a on the thin-film Cu layer 6a 'having a diameter larger than the diameter of the electrode pad 4 thus formed and smaller than the diameter of the Sn bump portion 1 is melted, and the Sn pad portion 1a is formed on the electrode pad 4. The bump 7a was formed. The height of the bump 7a after formation was about 50 μm, and the required bump height could be obtained.
【0025】次に、本発明に係るバンプ形成方法でバン
プを形成したLSIチップ(半導体装置)等の電子部品
の実装について図6を用いて説明する。即ち、図6
(a)(b)に示すように、LSIチップ10に配列さ
れた多数のAl等の電極パッド4上にCu等の薄膜金属
層6を設け、該薄膜金属層6の上に電極パッド4の径よ
りも大きい径(内接する径も含む)を有する正方形、多
角形もしくは円形のSn等の金属バンプ部1を電解メッ
キによって形成する。Next, mounting of electronic components such as LSI chips (semiconductor devices) having bumps formed by the bump forming method according to the present invention will be described with reference to FIG. That is, FIG.
As shown in (a) and (b), a thin film metal layer 6 of Cu or the like is provided on a large number of electrode pads 4 of Al or the like arranged on the LSI chip 10, and the thin film metal layer 6 of the electrode pads 4 is formed on the thin film metal layer 6. A square, polygonal, or circular metal bump portion 1 of Sn or the like having a diameter larger than the diameter (including the diameter inscribed) is formed by electrolytic plating.
【0026】次に、図6(c)に示すように、Sn等の
金属バンプ部1を溶融することによって、Cu等の薄膜
金属層6も溶融混合して、表面張力により球状化してP
bフリーのSn等の金属バンプ7を形成する。Next, as shown in FIG. 6 (c), the metal bump portion 1 made of Sn or the like is melted and the thin film metal layer 6 made of Cu or the like is also melted and mixed to be spherical due to the surface tension to form P.
A b-free metal bump 7 of Sn or the like is formed.
【0027】次に、PbフリーのSn等の金属バンプ7
を形成したLSIチップ10を、インターポーザ11上
の電極パッド12に載せて加熱することによって、上記
LSIチップ10は、インターポーザ11との間でPb
フリーのSn等の金属バンプ7によって距離を離した状
態で電気的に接続される。そして、LSIチップ10と
インターポーザ11との間に、アンダーフィル13を充
填して硬化させて形成する。このように、LSIチップ
10が実装されたインターポーザ11も、本発明に係る
半導体装置と称する。更に、インターポーザ11の表面
には、同様にPbフリーのSn等の金属バンプ7を形成
した他の電子部品20を、インターポーザの表面の電極
パッド12に載せて加熱することによって、上記他の電
子部品20が実装されることになる。Next, a metal bump 7 made of Pb-free Sn or the like is used.
By mounting the LSI chip 10 on which the interposer 11 is formed on the electrode pad 12 on the interposer 11 and heating the same, the LSI chip 10 and the interposer 11 are exposed to Pb.
The metal bumps 7 made of free Sn or the like are electrically connected in a state of being separated from each other. Then, an underfill 13 is filled between the LSI chip 10 and the interposer 11 and cured to form the underfill 13. Thus, the interposer 11 having the LSI chip 10 mounted thereon is also referred to as a semiconductor device according to the present invention. Further, another electronic component 20 having a Pb-free metal bump 7 of Sn or the like formed on the surface of the interposer 11 is placed on the electrode pad 12 on the surface of the interposer and is heated, whereby the other electronic component is added. 20 will be implemented.
【0028】以上、LSIチップ10や他の電子部品2
0が実装されたインターポーザ11の裏面の電極パッド
14に、例えば、前述したようなPbフリーの球状化し
たSn等の金属バンプ15を形成してもよい。そして、
裏面に金属パッド14が形成されたインターポーザ11
を、メインボード17上の電極パッド16に載せて加熱
することによって、上記インターポーザ11は、メイン
ボード17との間でPbフリーのSn等の金属バンプ1
5によって距離を離した状態で電気的に接続されて実装
される。図6に示すLSIチップなどの電子部品の実装
構造は、メインボード17にインターポーザ11を介し
て実装する構造であるが、LSIチップ(半導体装置)
などの電子部品をメインボードなどの基板に実装する構
造にも、本発明に係るバンプ形成方法を適用することが
可能である。As described above, the LSI chip 10 and other electronic components 2
On the electrode pad 14 on the back surface of the interposer 11 on which 0 is mounted, for example, the above-described Pb-free spherical metal bump 15 of Sn or the like may be formed. And
Interposer 11 having metal pad 14 formed on the back surface
Is placed on the electrode pad 16 on the main board 17 and is heated, so that the interposer 11 is connected to the main board 17 so that the metal bump 1 made of Pb-free Sn or the like.
5, they are electrically connected and mounted at a distance. The electronic chip mounting structure such as the LSI chip shown in FIG. 6 is mounted on the main board 17 via the interposer 11. However, the LSI chip (semiconductor device)
The bump forming method according to the present invention can be applied to a structure in which an electronic component such as is mounted on a substrate such as a main board.
【0029】以上説明したように、第1および第2の実
施の形態によれば、狭ピッチの電極パッドに対してPb
フリー化したSnもしくはSn合金バンプ部を電解メッ
キで形成することにより、比較的短時間で、ディップ方
式に比べて体積ばらつきを少なくして厚く形成でき、し
かも金属パッド部の径を電極パッドの径よりも大きくす
ることによって、上記金属バンプ部を溶融するだけで、
電極パッドの径とほぼ等しい高さを有する球状化金属バ
ンプを形成することが可能となり、その結果、LSIチ
ップ等の電子部品と該電子部品を実装する基板との間の
接続信頼性を確保することが可能となる。As described above, according to the first and second embodiments, Pb is applied to the electrode pads with a narrow pitch.
By forming the free Sn or Sn alloy bumps by electrolytic plating, it is possible to form them thicker with less volume variation than in the dip method in a relatively short time. By melting the metal bump part above,
It becomes possible to form a spheroidized metal bump having a height approximately equal to the diameter of the electrode pad, and as a result, secure connection reliability between an electronic component such as an LSI chip and a substrate on which the electronic component is mounted. It becomes possible.
【0030】[0030]
【発明の効果】本発明によれば、Pbフリー化に対応で
きるSnもしくはSn合金を成膜する時間を短縮し、し
かも、体積ばらつきの少ない球状化バンプを形成するこ
とが可能となり、その結果、狭ピッチ化に対応すること
ができ、更に電子部品と該電子部品を実装する基板との
間の接続信頼性を確保することができる効果を奏する。According to the present invention, it is possible to shorten the time for depositing Sn or Sn alloy that can be made Pb-free and to form spherical bumps with less volume variation. There is an effect that it is possible to cope with a narrower pitch, and further, it is possible to secure connection reliability between an electronic component and a substrate on which the electronic component is mounted.
【図1】本発明に係るバンプ形成方法の基本構成を示し
た断面概略図である。FIG. 1 is a schematic sectional view showing a basic configuration of a bump forming method according to the present invention.
【図2】本発明に係るバンプ形成方法の第1の実施の形
態において、電極パッド上の薄い金属層成膜から溶融に
よるバンプ形成までのプロセスを示した断面概略図であ
る。FIG. 2 is a schematic cross-sectional view showing a process from forming a thin metal layer on an electrode pad to forming bumps by melting in the first embodiment of the bump forming method according to the present invention.
【図3】本発明に係るバンプ形成方法の第1の実施の形
態において、バンプ形成に用いた電解Snメッキ浴の組
成と作業条件を示した図である。FIG. 3 is a diagram showing the composition and working conditions of the electrolytic Sn plating bath used for bump formation in the first embodiment of the bump forming method according to the present invention.
【図4】本発明に係るバンプ形成方法の第1の実施の形
態において、電解Snメッキにより作成したバンプの溶
融前後の高さを示したグラフである。FIG. 4 is a graph showing the height before and after melting of a bump formed by electrolytic Sn plating in the first embodiment of the bump forming method according to the present invention.
【図5】本発明に係るバンプ形成方法の第2の実施の形
態において、電極パッド上の薄い金属層成膜から溶融に
よるバンプ形成までのプロセスを示した断面概略図であ
る。FIG. 5 is a schematic cross-sectional view showing a process from forming a thin metal layer on an electrode pad to forming bumps by melting in the second embodiment of the bump forming method according to the present invention.
【図6】本発明に係るバンプ形成において、LSIチッ
プやインターポーザ上にバンプ形成を行い、メインボー
ドに接続するまでの実装プロセスを示した断面概略図で
ある。FIG. 6 is a schematic cross-sectional view showing a mounting process of forming bumps on an LSI chip or an interposer and connecting them to a main board in forming bumps according to the present invention.
1…金属バンプ部(電解メッキ部)、1a…Snバンプ
部(Sn電解メッキ部)、2…薄膜金属層、2a…薄膜
Cu層、3…保護膜または絶縁膜、4…電極パッド、5
…レジスト、6…残された薄膜金属層、6a、6a’…
残された薄膜Cu層、7、7a…球状化金属バンプ、1
0…LSIチップ(半導体装置)、11…インターポー
ザ、12…電極パッド、13…アンダーフィル、14…
電極パッド、15…金属バンプ、16…電極パッド、1
7…メインボード。DESCRIPTION OF SYMBOLS 1 ... Metal bump part (electrolytic plating part), 1a ... Sn bump part (Sn electrolytic plating part), 2 ... Thin film metal layer, 2a ... Thin film Cu layer, 3 ... Protective film or insulating film, 4 ... Electrode pad, 5
... resist, 6 ... remaining thin film metal layer, 6a, 6a '...
Remaining thin film Cu layer, 7, 7a ... Spherical metal bump, 1
0 ... LSI chip (semiconductor device), 11 ... Interposer, 12 ... Electrode pad, 13 ... Underfill, 14 ...
Electrode pad, 15 ... Metal bump, 16 ... Electrode pad, 1
7 ... Main board.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 欣秀 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Fターム(参考) 5E319 AA03 AB05 AC01 BB04 CC33 CD26 GG15 5E336 AA04 AA16 CC32 CC34 CC43 CC55 DD12 EE03 GG05 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Kinhide Yamaguchi 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Inside the Hitachi, Ltd. production technology laboratory F-term (reference) 5E319 AA03 AB05 AC01 BB04 CC33 CD26 GG15 5E336 AA04 AA16 CC32 CC34 CC43 CC55 DD12 EE03 GG05
Claims (9)
囲を保護膜もしくは絶縁膜で被覆された対象表面に対し
て薄膜金属層を成膜する第1の成膜工程と、 該第1の成膜工程で成膜された薄膜金属層を通電膜とし
て利用して前記薄膜金属層上の前記電極パッドに対応す
る部分にPbフリーの金属を電解メッキして金属パッド
部として成膜する第2の成膜工程と、 前記第1の成膜工程で成膜した薄膜金属層における少な
くとも前記金属パッド部から食み出した部分を除去する
除去工程と、 該除去工程後、前記第2の成膜工程で成膜された金属パ
ッド部を溶融することによって前記電極パッド上に接合
した球状化したPbフリーの金属パッドを形成する金属
パッド形成工程とを有することを特徴とするバンプ形成
方法。1. A first film forming step of forming a thin film metal layer on an object surface in which electrode pads are arranged and the periphery of the electrode pads is covered with a protective film or an insulating film, and the first film forming step. Second, a Pb-free metal is electrolytically plated on a portion of the thin-film metal layer corresponding to the electrode pad by using the thin-film metal layer formed in the film-forming step as a conductive film to form a metal pad portion. Film forming step, a removing step of removing at least a portion of the thin film metal layer formed in the first film forming step protruding from the metal pad portion, and the second film forming after the removing step. And a metal pad forming step of forming a spherical Pb-free metal pad bonded on the electrode pad by melting the metal pad portion formed in the step.
ッド部の面積もしくは径を、前記電極パッドの面積もし
くは径よりも大きくすることを特徴とする請求項1記載
のバンプ形成方法。2. The bump forming method according to claim 1, wherein in the second film forming step, an area or a diameter of the metal pad portion is larger than an area or a diameter of the electrode pad.
リーの金属として、SnもしくはSn合金であることを
特徴とする請求項1または2記載のバンプ形成方法。3. The bump forming method according to claim 1, wherein Sn or Sn alloy is used as the Pb-free metal in the second film forming step.
属層として、Cu、AgもしくはAuを主成分として含
有することを特徴とする請求項1または2または3記載
のバンプ形成方法。4. The bump forming method according to claim 1, wherein the thin film metal layer contains Cu, Ag or Au as a main component in the first film forming step.
周囲の前記薄膜金属層も除去することを特徴とする請求
項1または2または3記載のバンプ形成方法。5. The bump forming method according to claim 1, wherein the thin film metal layer around the electrode pad is also removed in the removing step.
囲を保護膜もしくは絶縁膜で被覆された表面に対して薄
膜金属層を成膜する第1の成膜工程と、 該第1の成膜工程で成膜された薄膜金属層を通電膜とし
て利用して前記薄膜金属層上の前記電極パッドに対応す
る部分にSnもしくはSn合金からなる金属を電解メッ
キして前記金属パッド部の面積もしくは径を、前記電極
パッドの面積もしくは径よりも大きく金属パッド部とし
て成膜する第2の成膜工程と、 前記第1の成膜工程で成膜した薄膜金属層における少な
くとも前記金属パッド部から食み出した部分を除去する
除去工程と、 該除去工程後、前記第2の成膜工程で成膜された金属パ
ッド部を溶融することによって残された薄膜金属層を前
記金属パット部に溶解させて前記電極パッド上に接合し
た球状化した金属パッドを形成する金属パッド形成工程
とを有することを特徴とするバンプ形成方法。6. A first film forming step of forming a thin film metal layer on a surface of an array of electrode pads, the surface of which is covered with a protective film or an insulating film, and the first step. Using the thin film metal layer formed in the film process as an electrically conductive film, a metal corresponding to the electrode pad on the thin film metal layer is electrolytically plated with a metal composed of Sn or Sn alloy to reduce the area of the metal pad portion or A second film forming step of forming a metal pad portion having a diameter larger than the area or the diameter of the electrode pad, and at least from the metal pad portion in the thin film metal layer formed in the first film forming step. A removing step for removing the protruding portion, and a thin film metal layer left by melting the metal pad portion formed in the second film forming step after the removing step are dissolved in the metal pad portion. The electrode pack Bump forming method characterized by having a metal pad forming step of forming spheronized metal pad bonded to the upper.
囲を保護膜もしくは絶縁膜で被覆された表面に対して薄
膜金属層を成膜する第1の成膜工程と、 該第1の成膜工程で成膜された薄膜金属層上に、前記電
極パッドに対応する部分を前記電極パッドの面積もしく
は径よりも大きな面積もしくは径を有する金属パット部
形成エリアとして開口させたレジスト膜を形成するレジ
スト膜形成工程と、前記第1の成膜工程で成膜された薄
膜金属層を通電膜として利用して前記レジスト膜形成工
程で形成されたレジスト膜の金属パッド部形成エリアに
SnもしくはSn合金からなる金属を電解メッキして金
属パッド部として成膜する第2の成膜工程と、 前記レジスト膜を除去し、更に前記第1の成膜工程で成
膜した薄膜金属層における少なくとも前記金属パッド部
から食み出した部分を除去する除去工程と、 該除去工程後、前記第2の成膜工程で成膜された金属パ
ッド部を溶融することによって残された薄膜金属層を前
記金属パッド部に溶解させて前記電極パッド上に接合し
た球状化した金属パッドを形成する金属パッド形成工程
とを有することを特徴とするバンプ形成方法。7. A first film forming step of forming a thin film metal layer on a surface of an array of electrode pads, the surface of which is covered with a protective film or an insulating film, and the first step. A resist film in which a portion corresponding to the electrode pad is opened as a metal pad portion forming area having an area or diameter larger than the area or diameter of the electrode pad is formed on the thin film metal layer formed in the film process. By using the resist film forming step and the thin film metal layer formed in the first film forming step as a conductive film, Sn or Sn alloy is formed in the metal pad portion forming area of the resist film formed in the resist film forming step. A second film forming step of electrolytically plating a metal made of a metal to form a metal pad portion, and removing the resist film, and at least the front of the thin film metal layer formed in the first film forming step. A removing step of removing a portion protruding from the metal pad portion, and a thin film metal layer left by melting the metal pad portion formed in the second film forming step after the removing step are formed on the metal layer. And a metal pad forming step of forming a spherical metal pad bonded on the electrode pad by dissolving it in a pad portion.
7記載のバンプ形成方法で金属バンプが形成された半導
体装置を、基板に実装して構成したことを特徴とする半
導体装置の実装構造体。8. A semiconductor device mounting structure comprising a semiconductor device having metal bumps formed by the bump forming method according to claim 1, 2 or 3 or 6 or 7 mounted on a substrate. .
7記載のバンプ形成方法で金属バンプが形成された半導
体装置をインターポーザに実装し、更にPbフリーのは
んだを用いてメインボードに実装して構成したことを特
徴とする半導体装置の実装構造体。9. A semiconductor device having metal bumps formed by the bump forming method according to claim 1, 2 or 3 or 6 or 7 is mounted on an interposer and further mounted on a main board using Pb-free solder. A mounting structure for a semiconductor device, which is configured.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001345570A JP3813497B2 (en) | 2001-11-12 | 2001-11-12 | Bump forming method and semiconductor device mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001345570A JP3813497B2 (en) | 2001-11-12 | 2001-11-12 | Bump forming method and semiconductor device mounting structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003152007A true JP2003152007A (en) | 2003-05-23 |
| JP3813497B2 JP3813497B2 (en) | 2006-08-23 |
Family
ID=19158885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001345570A Expired - Fee Related JP3813497B2 (en) | 2001-11-12 | 2001-11-12 | Bump forming method and semiconductor device mounting structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3813497B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361996B2 (en) | 2004-09-08 | 2008-04-22 | Denso Corporation | Semiconductor device having tin-based solder layer and method for manufacturing the same |
| JP2010056394A (en) * | 2008-08-29 | 2010-03-11 | Toshiba Corp | Semiconductor device, and method of manufacturing semiconductor device |
| JP2011199029A (en) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | Circuit board, electronic apparatus, method of manufacturing circuit board, and method of replacing semiconductor device |
| WO2012049954A1 (en) | 2010-10-12 | 2012-04-19 | 株式会社安川電機 | Electronic device and electronic component |
| CN111341680A (en) * | 2020-03-16 | 2020-06-26 | 中国电子科技集团公司第三十六研究所 | A kind of BGA ball planting method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101836218B1 (en) * | 2011-04-08 | 2018-04-19 | 엘지이노텍 주식회사 | The printed circuit board and the method for manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260801A (en) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
| JP2001308129A (en) * | 2000-04-19 | 2001-11-02 | Advanced Interconnect Technology Ltd | Method of forming lead-free bump |
-
2001
- 2001-11-12 JP JP2001345570A patent/JP3813497B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260801A (en) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
| JP2001308129A (en) * | 2000-04-19 | 2001-11-02 | Advanced Interconnect Technology Ltd | Method of forming lead-free bump |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7361996B2 (en) | 2004-09-08 | 2008-04-22 | Denso Corporation | Semiconductor device having tin-based solder layer and method for manufacturing the same |
| US7579212B2 (en) | 2004-09-08 | 2009-08-25 | Denso Corporation | Semiconductor device having tin-based solder layer and method for manufacturing the same |
| JP2010056394A (en) * | 2008-08-29 | 2010-03-11 | Toshiba Corp | Semiconductor device, and method of manufacturing semiconductor device |
| US8242597B2 (en) | 2008-08-29 | 2012-08-14 | Kabushiki Kaisha Toshiba | Crystal structure of a solder bump of flip chip semiconductor device |
| JP2011199029A (en) * | 2010-03-19 | 2011-10-06 | Fujitsu Ltd | Circuit board, electronic apparatus, method of manufacturing circuit board, and method of replacing semiconductor device |
| WO2012049954A1 (en) | 2010-10-12 | 2012-04-19 | 株式会社安川電機 | Electronic device and electronic component |
| CN103180936A (en) * | 2010-10-12 | 2013-06-26 | 株式会社安川电机 | Electronic device and electronic component |
| CN111341680A (en) * | 2020-03-16 | 2020-06-26 | 中国电子科技集团公司第三十六研究所 | A kind of BGA ball planting method |
| CN111341680B (en) * | 2020-03-16 | 2023-02-28 | 中国电子科技集团公司第三十六研究所 | BGA ball mounting method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3813497B2 (en) | 2006-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6281106B1 (en) | Method of solder bumping a circuit component | |
| JP5808402B2 (en) | Method for forming a solder alloy deposit on a substrate | |
| KR100545008B1 (en) | Semiconductor device, manufacturing method thereof and semiconductor device, manufacturing method thereof | |
| JP4237325B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100514230B1 (en) | Method for forming bump and method for making semiconductor device | |
| US5480835A (en) | Electrical interconnect and method for forming the same | |
| JP5808403B2 (en) | Method for forming a solder deposit on a substrate | |
| US6375062B1 (en) | Surface bumping method and structure formed thereby | |
| JPH09283878A (en) | Ceramic substrate provided with pad, ceramic substrate provided with terminal member, and manufacturing method thereof | |
| JP2005235905A (en) | Semiconductor device and its manufacturing method | |
| TWI462204B (en) | Semiconductor structure and method of manufacturing same | |
| JP2009239278A (en) | Substrate for mounting electronic component, and method of manufacturing the same | |
| US6893799B2 (en) | Dual-solder flip-chip solder bump | |
| JP3297177B2 (en) | Method for manufacturing semiconductor device | |
| CN1316581C (en) | Encapsulated pin structure for improved reliability of wafer | |
| JP2003152007A (en) | Bump forming method and mounting structure of semiconductor device | |
| JPH09205096A (en) | SEMICONDUCTOR ELEMENT, MANUFACTURING METHOD THEREOF, SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD THEREOF | |
| JP3412969B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4520665B2 (en) | Printed wiring board, manufacturing method thereof, and component mounting structure | |
| JP7143303B2 (en) | Method for forming solderable solder deposits on contact pads | |
| CN100499055C (en) | Manufacturing method of salient point | |
| US7701069B2 (en) | Solder interface locking using unidirectional growth of an intermetallic compound | |
| JPH0137876B2 (en) | ||
| JP3544439B2 (en) | Connection pins and board mounting method | |
| JP2721580B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051003 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060327 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060531 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |