JP2003036056A

JP2003036056A - 液晶表示装置

Info

Publication number: JP2003036056A
Application number: JP2001220832A
Authority: JP
Inventors: Kazuyoshi Kawabe; 和佳川辺; Junichi Hirakata; 純一平方
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-07-23
Filing date: 2001-07-23
Publication date: 2003-02-07

Abstract

(57)【要約】【課題】本発明は、構造の大型化・複雑化を抑制しつ
つ、動画ぼやけ等に起因する画質劣化を抑制することが
可能な表示装置を提供することを目的とする。【解決手段】本発明は、マトリックス状に形成された複
数の表示素子5204と、画像に応じた階調電圧を前記表示
素子へ供給するドレインドライバ7405と、前記階調電圧
を供給するための前記表示素子のラインを走査するゲー
トドライバ7404と、前記画像の１フレーム期間分の画像
データにブランキングデータを挿入するデータ制御回路
5202と、任意の前記表示素子に前記１フレーム期間内に
前記画像データと前記ブランキングデータとが表示され
るように、前記表示素子のラインを走査するためのクロ
ックを生成するタイミング制御回路7403とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶又はポリシリ
ッコン又は有機EL素子を用いた表示装置に係り、特に、
ブランキング処理を行なう表示装置に関する。

【０００２】

【従来の技術】従来の技術として、特開平11-109921号
公報には、一つの液晶表示パネルを上下2つの画素アレ
イに分割し、その分割された画素アレイのそれぞれにデ
ータ線駆動回路を設け、上下の画素アレイの各々に1本
ずつ、上下併せて計2本のゲート線を選択し、上下2分割
した表示領域をそれぞれの駆動回路でデュアルスキャン
しながら、1フレーム期間内に上下位相をずらしてブラ
ンキング画像（黒画像）を挿入することが開示されてい
る。つまり、1フレーム期間が映像表示期間とブランキ
ング期間の状態を取ることとなり、映像ホールド期間を
短縮することができる。そのため液晶ディスプレイで、
ブラウン管ライクな動画表示性能を得ることができる。

【０００３】

【発明が解決しようとする課題】しかし、前述の従来の
技術は、液晶表示パネルを上下に分割し、それぞれにデ
ータ船駆動回路を設けた構成となっているため、部品コ
スト及び製造コストが増加すると共に、構造が大型化・
複雑化する。大画面、高精細化に伴うコストも通常のパ
ネルより増大することは言うまでもない。また、前述の
従来の技術に示した液晶表示パネルは、動画表示特性は
飛躍的に向上するが、パーソナルコンピュータ等のデス
クトップ映像に代表される静止画においては通常の液晶
表示パネルと変わらない。つまり、ノート型パーソナル
コンピュータ等のモニター用途として広く普及している
液晶パネルとしてはオーバースペックとなり、マルチメ
ディア用途の高級品種と限定されてしまう。そのため、
多品種量産化により、量産効率が低下してしまう。

【０００４】本発明は、構造の大型化・複雑化を抑制し
つつ、動画ぼやけ等に起因する画質劣化を抑制すること
が可能な表示装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明は、１フレーム期
間分の画像データにブランキングデータを挿入するデー
タ制御回路と、任意の表示素子に１フレーム期間内に画
像データとブランキングデータとが表示されるように、
表示素子のラインを走査するためのクロックを生成す
る。

【０００６】

【発明の実施の形態】以下、本発明による液晶表示装置
の実施例を、図面を用いて説明する。

【０００７】（実施例1）図1は広く一般に普及している
液晶表示素子に映像を表示するための走査方法を模式的
に表した図である。101は現走査期間に映像を書き込む
走査線（以後、「現走査線」と称す）、102は次の走査
期間に映像を書き込む走査線（以後、「次走査線」と称
す）であり、互いに隣り合う。通常、液晶表示素子は複
数の走査線を有しており、例えば解像度がVGAの場合に
は640ライン、XGAの場合には768ラインと走査線の数が
決められている。液晶表示素子は、各走査線を1ライン
毎に走査期間選択状態とし、この場合は、101に映像を
書き込み、次は102へといったように、線順次走査で上
から下に60Hzで走査し、映像を表示している。つまり、
走査帯域はVGAの場合では640×60Hz、XGAの場合では768
×60Hz、一般に総走査線数×フレームレートで表すこと
ができる。この値が、通常の液晶表示素子が保証する走
査帯域である。

【０００８】図2は同液晶表示素子を用いて、2ライン同
時書き込み、2ライン飛び越し走査を行った場合の、あ
るライン走査期間におけるの走査状態を示す。201は2ラ
インの現走査線群、202は2ラインの次走査線群であり、
両走査線群は互いに隣接している。2ライン同時に映像
を書き込み、2ライン飛び越して走査しているため、1フ
レームを走査する時間は図1の半分で済むことになる。
例えば、解像度がVGAであれば垂直解像度が320ライン分
に、XGAであれば384ライン分に減少するが、フレームレ
ートは2倍の120Hz確保できる。尚、１フレーム期間（周
期）とは、液晶表示パネルの１画面分の画像データを表
示するための期間（周期）をいう。

【０００９】図3は2ライン同時書き込み、2ライン飛び
越し走査によって確保した120Hzのフレームレートの60H
z分を黒表示に割り当てた例を示す。この黒表示も2ライ
ン同時に書き込み、2ライン飛び越し走査にて得ること
になる。1フレーム期間に黒表示期間を設けることで、
液晶透過率のホールド期間を短縮することができるた
め、先の従来例で説明したような効果が得られ、動画ボ
ヤケの少ない動画表示を既存の液晶表示装置を用いて実
現できる。もちろん、応答の速い液晶を用いることでさ
らに動画表示性能が向上することは言うまでもない。

【００１０】（実施例2）図4は3ライン同時書き込み、3
ライン飛び越し走査を行った場合の、あるライン走査期
間における走査状態を示す。401は3ラインの現走査線
群、402は3ラインの次走査線群であり、両走査線群は互
いに隣接している。3ライン同時に映像を書き込み、3ラ
イン飛び越して走査しているため、1フレームを走査す
る時間は図1の1/3で済むことになる。例えば、解像度が
VGAであれば垂直解像度が213ライン分に、XGAであれば2
56ライン分に減少するが、フレームレートは3倍の180Hz
確保できる。

【００１１】図5は3ライン同時書き込み、3ライン飛び
越し走査によって確保した180Hzのフレームレートの60H
z分を黒表示に割り当てた例を示す。黒表示も同様に3ラ
イン同時書き込み3ライン飛び越し走査で生成してい
る。液晶の応答が白表示で遅く、黒表示で速いアンバラ
ンスな特性の場合には、本実施例のように、フレームレ
ートを3倍化して、黒表示期間を短くし、白表示期間を
長くすることで、応答特性の差を補正することができ
る。同様に図6は120Hz分を黒表示に割り当てた例を示
す。この例は液晶の応答が白表示で速く、黒表示で遅い
場合に有効である。

【００１２】（実施例3）図7は4ライン同時書き込み、4
ライン飛び越し走査を行った場合の、あるライン走査期
間における走査状態を示す。701は4ラインの現走査線
群、702は4ラインの次走査線群であり、両走査線群は互
いに隣接している。4ライン同時に映像を書き込み、4ラ
イン飛び越して走査しているため、1フレームを走査す
る時間は図1の1/4で済むことになる。例えば、解像度が
VGAであれば垂直解像度が160ライン分に、XGAであれば1
92ライン分に減少するが、フレームレートは4倍の240Hz
を確保できる。

【００１３】図8は4ライン同時書き込み、4ライン飛び
越し走査によって確保した240Hzのフレームレートの60H
z分を黒表示に割り当てた例を示す。黒表示も同様に4ラ
イン同時書き込み4ライン飛び越し走査で生成してい
る。液晶の応答が白表示で遅く、黒表示で速いアンバラ
ンスな特性の場合には、本実施例のように、フレームレ
ートを4倍化して、黒表示期間を短くし、白表示期間を
長くすることで、応答特性の差を補正することができ
る。

【００１４】図9は120Hzを黒表示に割り当て、その割合
を2/4にした例であり、黒表示のタイミングは交互に行
ってもよい。

【００１５】図10は180Hzを黒表示に割り当て、その割
合を3/4とした例であり、液晶の応答が白表示で速く、
黒表示で遅い場合に有効である。（実施例4）図11は2ライン同時書き込み、1または2ライ
ン飛び越し走査を行った場合の、あるライン走査期間に
おける走査状態を示す。1101は2ラインの現走査線群、1
102は2ラインの次走査線群、1103は2ラインの次次走査
線群である。同時書き込みライン数と飛び越しライン数
は必ずしも一致する必要はなく、この場合、飛び越しラ
イン数が、同時書き込みライン数と等しいか小さい場合
の代表例を表している。

【００１６】図11の走査方法を説明すると、まず1101を
2ライン同時書き込み走査後、1ラインの飛び越しで、11
02を2ライン同時に書き込む。その後、2ライン飛び越し
て1103を2ライン同時に書き込むと、1101の2ライン目を
1102の1ライン目で上書きしたものの、3回のライン走査
で、5ライン走査したことになり、任意の走査線数の映
像を液晶表示素子の走査線に適合させることができる。
例えばVGAの映像をXGAの液晶表示素子へ表示する場合を
考える。VGAの走査線480ラインを、2ライン同時書き込
みで、2ライン飛び越し走査を288回、1ライン飛び越し
走査を192回行えば、768ラインの走査線を60Hzで形成す
ることができる。あるいは、480ラインのうち半分の240
ラインを以って、4ライン同時書き込みを48回、3ライン
同時書き込みを192回行えば、240ラインの走査線を768
ラインの走査線を120Hzで生成できることになる。

【００１７】図12は上記走査を行ってフレームレートを
120Hzとし、そのうち60Hzを黒表示に割り当てた例を示
す。この場合、実施例1と同様の走査となり、動画質改
善に効果が大きい。また、同時書き込み走査線数と飛び
越し走査線数が水平走査期間毎にランダムに設定可能な
走査回路が得られればより柔軟な走査が可能となる。

【００１８】（実施例5）図13は2ライン同時書き込み、
4ライン飛び越し走査を行った場合の、あるライン走査
期間における走査状態を示す。1301は2ラインの現走査
線群、1302は2ラインの次走査線群である。1303は、130
1の走査の後、飛び越された2ラインであり、1304は、13
02の2ラインの走査の後飛び越される2ラインである。同
時書き込み数と飛び越しライン数は必ずしも一致する必
要はなく、この場合、飛び越しライン数が、同時書き込
みライン数より大きい場合の代表例を表している。

【００１９】図13の走査方法を説明すると、まず1301を
2ライン同時書き込み走査後、4ラインの飛び越しで1302
を2ライン同時に書き込む。この走査を繰り返して1画面
走査し終えた後、次の1画面は前画面走査で飛び越した2
ライン1303を2ライン同時に書き込み、4ライン飛び越し
て1304を走査することを繰り返すことで、フレームレー
トを4倍の240Hzとすることができる。

【００２０】図14は2ライン同時書き込み、4ライン飛び
越し走査の1画面を黒表示に割り当てた例を示す。4ライ
ン飛び越し走査を行うため、次の1画面は現画面の書き
込みを更新できない。そのため、図14に示すように、1
画面黒表示に割り当てても、全面を黒表示とすることは
できず、2ライン毎の黒表示パターンとなる。

【００２１】本実施例における方法は、2ライン毎の黒
表示パターンが交互に高フレームレートで走査されるた
め、フリッカの少ない映像を表示できる。

【００２２】（実施例6）図15は2ライン同時書き込み、
2ライン飛び越し走査によりフレーム周波数を2倍の120H
zとし、その1画面を上下2分割し、半分は映像書き込
み、半分は黒書き込みを120Hzで交互に行う走査例であ
る。実施例1の全面黒表示と異なり、黒表示に空間変調
を施しているため、動画表示性能を維持しつつ、フリッ
カを低減できる。

【００２３】図16は1画面を上下4分割、図17は上下6分
割の黒横ストライプ表示として空間変調を施した走査を
示す。この場合も120Hzで黒横ストライプ表示を切り替
えるため、実施例1の全画面黒表示の場合より、フリッ
カを低減する効果がある。

【００２４】（実施例7）図18は2ライン同時書き込み、
2ライン飛び越し走査により、フレーム周波数を2倍の12
0Hzとし、その1画面を左右に2分割し、半分は映像書き
込み、半分は黒書き込みを120Hzで交互に行う走査例で
ある。実施例1の全面黒表示と異なり、黒表示に空間変
調を施しているため、動画表示性能を維持しつつ、フリ
ッカを低減できる。

【００２５】図19は1画面を左右4分割、図20は左右6分
割の黒縦ストライプ表示として空間変調を施した走査を
示す。この場合も120Hzで黒縦ストライプ表示を切り替
えるため、実施例1の全画面黒表示の場合より、フリッ
カを低減する効果がある。

【００２６】（実施例8）図21は2ライン同時書き込み、
2ライン飛び越し走査により、フレーム周波数を2倍の12
0Hzとし、その1画面を上下左右に4分割し、対角半分は
映像書き込み、逆の対角半分は黒書き込みを120Hzで交
互に行う走査例である。実施例1の全面黒表示と異な
り、黒表示に空間変調を施しているため、動画表示性能
を維持しつつ、フリッカを低減できる。

【００２７】図22は1画面を上下左右4分割、図23は上下
左右6分割の黒チェッカパターン表示として空間変調を
施した走査を示す。この場合も120Hzで黒縦ストライプ
表示を切り替えるため、実施例1の全画面黒表示の場合
より、フリッカを低減する効果がある。なお、黒データ
の挿入パターンは必ずしもチェッカパターンである必要
はなく、ランダムパターンでもよい。

【００２８】（実施例9）図24は暗い中間調から明るい
中間調へ映像が変化した場合における通常60Hzの走査を
示す。図中2401は映像信号に対する液晶の理想光学応答
波形を示し、2402は実際の液晶の光学応答波形である。
図に示したように、一般に普及している液晶ディスプレ
イの液晶材料の応答は遅く、1フレーム期間内に応答が
完了しないものが多い。そこで、図24のような映像が送
られてきた場合、図25のように2ライン同時書き込み、2
ライン飛び越し走査を行うことでフレームレートを2倍
の120Hzとし、2つのサブフィールドとし、その1サブフ
ィールド走査で液晶の高速応答化フィルターを用いて液
晶の応答を加速させることができる。この場合、応答は
8ms程度で完了する。この高速応答化フィルターに関す
る詳細はSID92 DIGESTp601-604を参照されたい。サブフ
ィールドとは、１画面内の複数の画像をいい、例えば、
NTSC形式のインターレース信号の偶数フィールド及び奇
数フィールドをいう。インターレースの場合は、最初に
偶数フィールドが処理され、次に奇数フィールドが処理
される。即ち、偶数フィールド及び奇数フィールドで１
画面が形成される。一方、ノンインターレース（プログ
レッシブ）は、走査線を１本ずつ描画して１回で１つの
描画を作る。

【００２９】図25中の2501は、映像が暗い中間調から明
るい中間調へ変化した際に、高速応答化フィルター処理
の結果得られた、さらに明るい階調データを挿入し、次
のサブフィールド走査で元の明るい中間調データに戻し
た結果得られる液晶の理想光学応答波形であり、2502は
液晶の実際の高速応答波形である。また2503は輝度補償
型フィルター処理結果の液晶応答波形であり、その詳細
な説明はSID01 DIGESTp998-1001に譲る。いずれの処理
にしても、1フレーム期間を2つのサブフィールドにわ
け、その1サブフィールドをフィルター処理に割り当て
ることができるため、例えばテレビゲーム等の液晶ディ
スプレイにおける映像補正に有効である。

【００３０】（実施例10）図26は図24のような映像が送
信されてきた際、3ライン同時書き込み、3ライン飛び越
し走査を行うことで、フレームレートを3倍の180Hzと
し、3つのサブフィールドに分け、各サブフィールドに
それぞれ異なる映像を表示する様子を示している。第1
のサブフィールドは実施例9で述べたフィルター処理用
に割り当て、第2のサブフィールドは送信映像に戻す。
そして第3のサブフィールドは黒表示に割り当て、液晶
の応答を高速化すると同時に黒表示による動画の高画質
化を図った走査である。

【００３１】図中2601はフィルター処理による理想液晶
光学応答波形であり、2602は液晶の実際の高速応答波
形、2603は輝度補償型フィルターによる実際の液晶の光
学応答波形である。本実施例は1フレームを3つのサブフ
ィールドに分割し、液晶の応答特性を補正するサブフィ
ールドと、黒表示用のサブフィールドを設けているた
め、動画質向上と応答遅延による輝度の低下を補うこと
ができる。

【００３２】（実施例11）図27は通常60Hzの走査で、毎
フレーム毎に極性を反転するフレーム反転駆動である。
図中2701が極性波形であり、この場合、極性反転周波数
はフレーム周波数の半分の30Hzである。そのため、極性
間で液晶に印可される電圧実効値の違いから、フリッカ
が生じやすい。特に動画表示時に顕著に見受けられる。
そこで、図28のように2ライン同時書き込み、2ライン飛
び越し走査を行うことで、1フレームを2つのサブフィー
ルドに分割し、それぞれのサブフィールドで正極性と負
極性の走査を行う。図28中の2801が極性反転波形であ
る。この場合、極性反転周期は60Hzとなり、フリッカが
認識されにくくなるという利点がある。

【００３３】（実施例12）図29は2ライン同時書き込
み、2ライン飛び越し走査を行うことで、1フレームを2
つのサブフィールドに分割し、第1のサブフィールドに
は映像を書き込み、第2のサブフィールドは黒表示を行
う走査を示す。図29中の2901は極性反転波形であり、極
性反転周波数は、黒書き込み周波数が60Hzであることを
考慮すると、黒表示時に常時同じ極性電圧が印可される
ことを防ぐため、30Hzで反転させている。そのため、液
晶に直流電圧が印可されることなく、動画の高画質化を
実現できる。

【００３４】また、図30は、3ライン同時書き込み、3ラ
イン飛び越し走査を行うことで、1フレームを3つのサブ
フィールドに分割し、そのうち2つのサブフィールドを
映像表示用に、残り1フィールドを黒表示用に分配した
走査の様子を示す図である。図中3001は極性反転波形で
あり、この場合90Hzである。黒表示周波数は60Hzである
ため、黒表示時に直流電圧は印可されることはなく、ま
たフリッカの少ない表示が得られる。

【００３５】図31は4ライン同時書き込み、4ライン飛び
越し走査を行うことで1フレーム期間を4つのサブフィー
ルドに分割し、そのうち2つのサブフィールドには映像
表示を、残り2つのサブフィールドには黒表示走査を行
う。図中3101は極性反転波形であり、この場合、120Hz
である。映像及び黒書き込み周波数が共に60Hz、極性反
転周波数がその2倍であるため、1フレーム期間で映像及
び黒表示書き込みと極性反転がすべて完結する。そのた
め、フリッカレスな高品質動画表示が実現できる。

【００３６】（実施例13）図32は1フレームを3つのサブ
フィールドに分割し、第1のサブフィールドは2ライン同
時書き込み、2ライン飛び越して映像を書き込み、第2の
サブフィールドは4ライン同時書き込み、4ライン飛び越
してさらに映像を書き込み、第3のサブフィールドは4ラ
イン同時書き込み、4ライン飛び越し走査にて黒データ
を書き込む走査法を示す。

【００３７】図中3201は第1のサブフィールドにおける2
ラインの現走査線群、3202は2ラインの次走査線群であ
り、互いに隣接している。3203は第2のサブフィールド
における4ラインの現走査線群、3204は4ラインの次走査
線群である。3205は第3のサブフィールドにおける4ライ
ンの現走査線群、3206は4ラインの次走査線群である。3
207は極性反転波形であり、第1、2のサブフィールドの
映像書き込みで常に互いに逆極性で書き込むように反転
している。それは、例えばノーマリホワイトモードの液
晶表示素子の場合、高実効値電圧で透過率を高めるた
め、書き込み極性の差が生じやすく、動画表示時にフリ
ッカが起こり易いことを考慮しての措置である。また、
この場合、黒書き込みの周波数が60Hzで、極性反転周波
数が30Hzとなるため黒書き込み時の直流電圧印加は生じ
ない。そのため直流残像やフリッカの少ない動画表示が
行える。

【００３８】（実施例14）図33は1フレームを走査方法
の異なる4つのサブフィールドに分割した例を示す。図
中3301は第1のサブフィールドにおける2ラインの現走査
線群、3302は2ラインの次走査線群であり、3303は第2の
サブフィールドにおける4ラインの現走査線群、3304は4
ラインの次走査線群、3305は第3のサブフレームにおけ
る8ラインの走査線群、3306は第4のサブフレームにおけ
る8ラインの走査線群である。

【００３９】第1のサブフレームにおいては、現走査線
群3301を2ライン同時書き込み、2ライン飛び越して、次
走査線群3302へと走査を移すながら映像データを書き込
み、フレーム周期の1/2で走査を終了する。第2のサブフ
レームにおいては、現走査線群3303を4ライン同時に書
き込んで、4ライン飛び越して、次走査線群3304へと走
査を移しつつ映像データを書き込み、フレーム周期の1/
4で走査を終え、第3、第4サブフレームは8ライン同時書
き込み、8ライン飛び越し走査にて、黒表示走査をフレ
ーム周期の1/8でそれぞれ完了する。

【００４０】3307は極性反転波形であり、第1、第2サブ
フレームは互いに逆極性で走査するように反転してい
る。その理由は、実施例13の場合と同様に、例えばノー
マリホワイトモードの液晶表示素子では、高実効値電圧
にて液晶の透過率を高めるため、書き込み極性の差が生
じやすくためである。また、黒データ書き込み極性は1
フレームで完結するため、直流電圧印加は生じない。そ
のため、直流残像、フリッカの少ない動画表示が行える
という利点がある。

【００４１】（実施例15）図34は1フレームを2つのサブ
フィールドに分割し、第1のサブフィールドは2ライン同
時書き込み、2ライン飛び越し走査にて映像を表示し、
第2のサブフィールドは4ライン同時書き込み、4ライン
飛び越し走査を行うことで黒表示を行う様子を示す。図
中3401は第1の映像走査サブフィールドにおける2ライン
の現走査線群、3402は2ラインの次走査線群であり、340
3は第2の黒表示走査サブフィールドにおける4ラインの
現走査線群、3404は4ラインの次走査線群である。第1の
サブフィールド走査は1フレームの半分で完了し、第2の
サブフィールドは1フレームの1/4で完了する。そのた
め、1/4フレーム走査期間に余裕ができる。

【００４２】本実施例では、これまでの実施例のよう
に、その期間を走査期間に割り当てるのではなく、液晶
の応答時間に割り当てるところに特徴がある。図34は黒
への応答は速いが、中間調の応答が遅い液晶の場合の例
である。この場合、第1のサブフィールドで映像を書き
込んだ後、すぐに第2のサブフィールド走査である黒デ
ータで走査すると、液晶が応答しきれず、十分な表示が
得られない。そこで、第1のサブフィールドを走査し終
えた後、1/4フレーム期間走査を中断し、応答時間を確
保した後、第2の黒表示サブフィールド走査を1/4フレー
ム期間で行う。こうすることで、垂直解像度1/2を維持
しつつ、液晶の黒応答と中間調応答との差を低減でき、
動画表示特性を向上させることができる。

【００４３】（実施例16）図35は2ライン同時書き込
み、2ライン飛び越し走査を行うことで1フレームを2つ
のサブフィールドに分割し、サブフィールド間、ライン
間、隣接画素間で書き込み極性を常に反転するドット反
転駆動にて走査する様子を示す。この場合、サブフィー
ルド周波数は2倍の120Hzとなっているため、極性反転周
波数は60Hzとなり、極性間の書き込み実効値電圧差がフ
リッカとして認識されにくくなる。

【００４４】図36はあるタイミングで図35のドット反転
駆動から、2ライン毎反転駆動に切り替えた際の走査の
様子を示している。各画素の反転周波数は、サブフィー
ルド周波数が120Hzであるため、60Hzである。したがっ
て、2ライン毎に極性を反転しても、極性間の書き込み
実効値電圧差がフリッカとして認識されにくい。したが
って、ライン交流化周波数を小さくでき、消費電力を低
減できる。

【００４５】図37はあるタイミングで図35のドット反転
駆動から、3ライン毎反転駆動に、図38は列毎反転駆動
に切り替えた際の走査を示す。これらの場合も極性反転
周波数が60Hzとなるため、ライン交流化周波数をこのよ
うに小さくしても、極性間の書き込み実効値電圧差がフ
リッカとして認識されにくい。そのため消費電力を小さ
くすることができる。

【００４６】（実施例17）図39は2ライン同時書き込
み、2ライン飛び越し走査を行うことで1フレームを2つ
のサブフィールドに分割し、サブフィールド間でとライ
ン間で書き込み極性を常に反転するコモン反転駆動にて
走査する様子を示す。この場合、サブフィールド周波数
は2倍の120Hzとなっているため、極性反転周波数は60Hz
となり、極性間の書き込み実効値電圧差がフリッカとし
て認識されにくくなる。

【００４７】図40はあるタイミングで図39のコモン反転
駆動から、2ライン毎コモン反転駆動に切り替えた際の
走査の様子を示している。各画素の反転周波数は、サブ
フィールド周波数が120Hzであるため、60Hzである。し
たがって、2ライン毎に極性を反転しても、極性間の書
き込み実効値電圧差がフリッカとして認識されにくい。
したがって、ライン交流化周波数を小さくでき、消費電
力を低減できる。

【００４８】図41はあるタイミングで図39のコモン反転
駆動から、3ライン毎反転駆動に、図42はフレーム毎反
転駆動に切り替えた際の走査を示す。これらの場合も極
性反転周波数が60Hzとなるため、ライン交流化周波数を
このように小さくしても、極性間の書き込み実効値電圧
差がフリッカとして認識されにくい。そのため消費電力
を小さくすることができる。

【００４９】またコモン反転駆動により、低耐圧ドレイ
ンドライバを用いることができるため、低コストに液晶
ディスプレイを構成できる。

【００５０】（実施例18）図43は2ライン同時書き込
み、2ライン飛び越し走査によって、1フレームを2つの
サブフィールドに分割し、そのうち1サブフィールドに
黒表示を行った走査と、バックライトの点滅制御を組み
合わせた実施例である。バックライトの点滅制御に関す
る詳細な説明はSID01 DIGEST p990-993を参照された
い。図中の4301〜4304は表示領域を4分割した際、上か
ら順に各領域を示している。第1のサブフィールドには
映像を書き込み、第2のサブフィールドには黒データを
書き込む場合を考えると、表示領域4301は4305のような
応答特性で、それに引き続き、4302は4306、4303は430
7、4304は4308のように走査順に応答していく。この場
合、表示領域4303に着目すると、図43から、表示領域43
03を走査後、液晶の透過率応答は次の黒書き込みサブフ
ィールドの中間時点で概ね完了していることから、この
タイミング、つまり第2のサブフィールド書き込みが開
始して中央を走査する時点にバックライトを点灯する。
なお図43におけるバックライトは直下6灯ランプを装備
している場合を仮定しているため、この場合、6灯すべ
て同時に点灯する。

【００５１】次に第2のサブフィールドで黒データを書
き込む際、着目表示領域4303は表示領域4301、4302の走
査を経て黒データが書き込まれる。この黒表示は応答を
完了するまで待つ必要はなく、黒データ書き込み後バッ
クライトを即座に消灯することで同様の効果を得ること
ができる。ただし、この手順はバックライトの点灯及び
消灯が液晶の透過率応答と比較し、十分速い場合に成立
する。

【００５２】したがって、バックライトの点滅波形を43
09のように制御すれば、着目表示領域4303に関しては、
応答する過程での映像は表示されず、黒応答もバックラ
イトの消灯速度と等しくなり、動画像はシャープにな
る。また、着目表示領域4303以外の4301、4302、4303に
焦点を移してみる。まず4301、4302であるが、それぞれ
に対応する応答波形4305、4306から、点灯期間でも概ね
黒に近いレベルまで推移しているため、ブランキングの
効果が得られる。また4303も概ね所望の透過率に近いた
め、映像のシャープさは維持されている。

【００５３】図43から、バックライトの点灯タイミング
を応答が完了する時点まで待ち、点灯期間を限りなく短
くすれば、映像のシャープさはさらに向上するが、明る
さを確保できなくなるため、両者の妥協点でバックライ
トを制御することになる。さらに、高速な液晶を用いた
場合のバックライト制御タイミングは次のようになる。

【００５４】表示領域4301、4302、4303、4304の高速応
答液晶の透過率応答波形は順に4315、4316、4317、4318
である。同様に表示領域4303に着目すると、対応する応
答波形4317より、第1サブフィールドにて書き込んだ映
像に対する応答は、第2サブフィールドの前半で概ね完
了している。したがって、このタイミングでバックライ
トを点灯し、表示領域4303において、第2フィールドの
黒書き込みが開始されるタイミングで消灯できる。すな
わち、バックライトの制御タイミング波形4319で点灯を
制御する。

【００５５】着目表示領域4303以外の表示領域4301、43
02、4304に焦点を移すと、表示領域4301、4302に対応し
た液晶の透過率応答波形4315、4316のバックライト点灯
期間は、黒に近いレベルに応答している。表示領域4304
も、それに対応する透過率応答波形4318から、液晶の応
答が速いため、概ね所望の透過率に近い。このことは、
応答が速いとさらに動画がきれいに表示できることを意
味している。

【００５６】バックライトのタイミングに関しても、バ
ックライトの消灯タイミングは、黒レベルの応答を速く
するため、黒書き込みサブフィールド走査開始時点で行
うことが望ましいことから、高速応答液晶を用いると、
バックライトの点灯が早い段階でできるため、点灯期間
を長くすることができる。すなわち、点灯デューティー
を長くできるため、ピーク点灯レベルを比較的低く抑え
ることができることになる。

【００５７】（実施例19）図44は2ライン同時書き込
み、2ライン飛び越し走査を行い、1フレームをサブフィ
ールドに分割し、サブフィールド画面上下半分に黒表示
を交互に行う走査と、バックライトの点滅制御を組み合
わせた実施例である。

【００５８】本実施例のバックライトはランプを6灯装
備してあるものとし、各ランプは独立にピーク輝度及び
点灯期間を制御可能とする。

【００５９】図中の4401〜4404は表示領域を4分割した
際、上から順に各領域を示している。前記表示領域に、
例えば、第1のサブフィールドでは上半分に映像を、下
半分に黒データを書き込み、第2のサブフィールドには
その逆で上半分に黒データを、下半分に映像を書き込む
場合を考える。図中の4411が上半画面の書き込みに対す
る理想応答波形で、4412は下半画面のそれである。その
際、表示領域4401は4405のような応答特性で、それに引
き続き、4402は4406、4403は4407、4404は4408のように
走査順に応答していく。この場合、表示領域4402に着目
すると、第1のサブフィールド走査で、上半面に映像デ
ータを表示する際、表示領域4402を走査後、液晶の透過
率応答4406は現サブフィールドの後半時点で概ね完了し
ていることから、このタイミングでバックライト上部3
灯を点灯する。表示領域4403は、現サブフィールド走査
では、黒データを書き込むことになる。

【００６０】第2のサブフィールド走査では、上半面に
黒データ、下半面に映像データを書き込むことになるた
め、表示領域4402は、黒データを書き込んだ直後にバッ
クライト上部3灯を同時消灯する。表示領域4403は映像
書き込み領域となり、4403を映像データで走査後、4403
の液晶応答波形である4407より、次の黒データ書き込み
サブフィールドの中間部で概ね応答を完了していること
から、そのタイミングでバックライト下部3灯を同時点
灯する。そして、表示領域4403の黒書き込みサブフィー
ルド走査開始時点でバックライト下部3灯を同時消灯す
るという制御を行う。4309及び4310はそれぞれ今述べた
バックライト上部3灯、下部3灯の点灯制御波形である。

【００６１】本実施例の特徴は、上半画面と上部3灯の
バックライトで形成される上部表示領域と、下半画面と
下部3灯のバックライトで形成される下部表示領域とが
異なるタイミングで独立に制御されている点である。実
施例18の全点灯では、図43に示したように、全画面の１
表示領域にのみ点灯タイミングを合わせることができな
いが、本実施例では、上下それぞれ１表示領域ずつにタ
イミングを合わせることができるため、点灯タイミング
の合う領域が広く確保できる。つまり、上部表示領域に
再現される映像は、表示領域4401、4402の液晶透過率応
答波形4405、4406とバックライト点灯波形の4309から、
応答し終えたくっきりとした映像となり、同様に下部表
示領域には、表示領域4403、4404の液晶透過率応答波形
4407、4408とバックライト点灯波形4310から、シャープ
な映像が得られるという利点がある。

【００６２】また、1度に点灯するランプ数は実施例18
の半分で済むため、ピーク電流を多く流すことができる
ため、バックライトの点灯効率が向上することに関して
も有利である。

【００６３】（実施例20）図45は2ライン同時書き込
み、2ライン飛び越し走査を行うことで、1フレームを2
つのサブフィールドに分割し、そのうち1サブフィール
ドに液晶高速応答化フィルターもしくは輝度補償フィル
ターを適用し、かつバックライトを点灯制御した実施例
を示す。

【００６４】本実施例のバックライトはランプを6灯装
備してあるものとし、各ランプは同時に点灯制御する。

【００６５】図中4501〜4504は表示領域を4分割した場
合、それぞれ上から順に各領域を示す。映像が図45(a)
のように、暗い中間調から明るい中間調へ変化した場
合、映像が変化したフレームの最初のサブフィールド、
この場合、4521に液晶高速応答化フィルターによって導
出された映像データを挿入することで、液晶の理想透過
率応答は4510のようになり、実際の応答は表示領域4501
で4505、順に4502で4506、4503は4507、4504は4508のよ
うに高速化される。

【００６６】表示領域4503に着目すると、応答波形が45
07であることから、次のサブフィールドの前半で概ね応
答を終えている。このタイミングでバックライトを点灯
するように制御すると、表示領域4503は常に応答期間の
映像が表示されないためシャープになる。また応答を1
サブフィールド以内に完了させることが比較的容易であ
り、黒データを書き込まないため、映像が暗くなりにく
いという特長がある。

【００６７】（実施例21）図46は従来の液晶表示装置の
システム構成図である。4600は従来液晶表示装置全体を
示し、4601は映像信号源、4602 は解像度変換回路、460
3は液晶駆動回路、4604は液晶表示素子、4605はバック
ライト制御回路、4606はバックライトである。

【００６８】一般に映像信号源4601は図47に示したよう
に、アナログかデジタルかを問わず、テレビやビデオ再
生器などに代表される放送映像や記録映像と、パーソナ
ルコンピュータに代表される、メディアに蓄積されたデ
ータを映像化する信号源を言う。

【００６９】一方、液晶表示素子4604は表示画素が水平
方向と垂直方向のマトリクス状に配置された形態であ
り、図48に示すような解像度が知られている。

【００７０】そのため、図47に示した画像信号を図48に
示した液晶表示素子に表示するには、液晶表示素子4604
の解像度に適合するように解像度変換を施す必要があ
る。特に複数の映像信号を1つの液晶表示装置を用いて
表示する場合には、図47に示した各映像信号の映像フォ
ーマットを、表示する液晶表示素子の解像度にその都度
適合させる必要がある。

【００７１】図49は例として解像度XGA（1024×768）の
液晶表示素子に各映像信号を表示可能とするシステムの
概略を示している。この場合、解像度変換回路4602が、
各信号フォーマットからXGAの解像度へ変換し、複数の
フォーマットの異なる映像信号を1種の液晶表示素子に
表示することを可能としている。

【００７２】ここで、例として、映像信号源4601からNT
SCフォーマットで送信される映像信号を解像度変換回路
4602によってXGAの解像度で再生される際の画質につい
て説明する。

【００７３】図50に示すように、通常テレビ映像などの
NTSC映像信号は有効走査線約240本、60Hzのインターレ
ースで送信される。しかし、XGAの表示素子は垂直解像
度が768本であるため、走査線768本、60Hzの走査に相当
する。つまり、240×60=14400本/秒の水平周波数帯域を
768×60=46080本/秒の帯域にアップサンプリングして表
示することになる。

【００７４】アップサンプリングの方法として、インタ
ーレース・プログレッシブ変換、スケーリングなどの信
号処理方法知られているが、これらはいずれも本来存在
しない走査線を補完処理で生成しているため、画質は本
来の14400本/秒相当を維持するに留まる。

【００７５】さらに、このような解像度変換を施した映
像を液晶表示素子に表示した場合、特にNTSCではほとん
どの映像が動画像であるため、液晶の応答と、液晶表示
素子のホールド型の表示特性から、動画ぼやけが生じ、
画質が著しく劣化することが指摘されている。

【００７６】つまり、液晶表示素子は、パーソナルコン
ピュータ等の解像度が等しい静止画像は鮮明に表示でき
るのに対し、NTSCのような異なる解像度の動画像は、解
像度変換の適切性と液晶の表示特性の両方が影響して画
質を損なう傾向にある。

【００７７】ここで、液晶の動画表示に焦点を絞って考
えると、本来NTSCに代表される動画映像信号は、ブラウ
ン管型テレビの表示特性（インパルス型）における再生
を前提に規格化されており、パーソナルコンピュータで
の静止画表示をフリッカレスで表示する液晶ディスプレ
イにとって必ずしも整合しない。

【００７８】したがって、筆者は、液晶ディスプレイ
が、従来同様、動画表示の際も、パーソナルコンピュー
タの静止画表示時と同様な表示方法を採っている限り、
高画質表示が原理的に困難であると考えた。

【００７９】本発明は、以上の観点を元に、液晶表示素
子と同等の解像度を有している映像信号は従来同様の表
示特性を適用して高画質を維持し、液晶表示素子と解像
度の異なる映像信号、特に動画像表示の際には異なる表
示方法を採用することで、従来以上の動画高画質を実現
するという考えに基づくものである。

【００８０】本実施例にて、本発明を実現するシステム
構成に関し、以下詳細に述べていく。

【００８１】図51はNTSCの映像信号を通常のXGAの走査
を行うのではなく、2ライン同時書き込み、2ライン飛び
越し走査を行って、フレームレートを2倍（120Hz）と
し、その1画面走査を黒データ書き込みに割り当てた例
を示す。

【００８２】先に述べたように、パーソナルコンピュー
タ用モニター用途として用いられているXGA解像度の液
晶表示素子は、46080本/秒の帯域で走査を行っているた
め、NTSC映像信号を表示する場合には、14400本/秒の帯
域しか必要とせず、その分帯域に余裕がある。そこで、
液晶表示素子の2ライン同時書き込み、2ライン飛び越し
走査によってアップサンプリングすることで、余った帯
域をフレームレートに割り当て、黒書き込みに用いるこ
とが可能となったわけである。

【００８３】黒を書き込む理由は、ブラウン管型テレビ
のようなインパルス型の表示特性を得るためであり、ホ
ールド型のディスプレイでこのように黒データを書き込
むことで、ブランキングを擬似的に生成する方法は、特
開平11-109921号公報等で、動画ぼやけの改善策として
有効であることが知られているためである。

【００８４】図52は本実施例にて説明する、前述の2ラ
イン同時書き込み、2ライン飛び越し走査を実現するシ
ステム構成例を示す。5200 は本発明を代表する液晶表
示装置を示し、その構成要素である5201は画像信号源、
5202は複数回走査データ制御回路、5204は液晶表素子、
5203は液晶駆動・制御回路、5206はバックライト、5205
はバックライト制御回路を示す。

【００８５】画像信号源5201は図47に示した各種映像信
号を生成し、複数回走査データ制御回路5202に映像信号
を送信する。

【００８６】複数回走査データ制御回路5202は画像信号
源5201からの液晶表示素子5204と異なる解像度（帯域）
で送られてくる映像信号を複数回走査する（この場合、
2ライン同時書き込み2ライン飛び越し走査で2回走査
し、そのうち1走査は黒走査する）ことを前提に画像デ
ータを加工し、液晶駆動・制御回路5203へ転送する。

【００８７】ここで、液晶駆動・制御回路5203は送られ
てきた映像がどう加工されている映像であるか、液晶表
示素子をどのように走査すればよいのかわからないの
で、複数回走査データ制御回路5202は、図63に示すよう
な加工データの制御情報を、ヘッダとして映像データに
付加し、例えば帰線帯域を利用し、図62のような映像フ
ォーマットで転送する（この場合、2ライン同時書き込
み2ライン飛び越し走査で2回走査し、そのうち1走査は
黒走査するという制御情報）。

【００８８】複数回走査データ制御回路5202より転送さ
れた制御情報ヘッダ付き映像データは、液晶駆動・制御
回路5203に受信され、制御情報ヘッダから制御情報を受
け取り、その制御手順に従って液晶表示素子を駆動する
（この場合、2ライン同時書き込み2ライン飛び越し走査
で2回走査し、そのうち1走査は黒走査する）。

【００８９】このような手順で映像データを送受するこ
とで、走査回数がパーソナルコンピュータ等の解像度の
等しい映像表示の場合には、複数回走査データ制御回路
5202が、制御情報ヘッダに、通常と同様1回の走査であ
る旨の情報を付して映像データを送ることで、液晶駆動
・制御回路5203がその情報をもとに、制御液晶表示素子
の解像度を最大限に活用した表示を行うというような切
り替え表示をフレーム単位で容易に実現できる。

【００９０】このような切り替え表示は、図65に示すよ
うに、様々な映像フォーマット（マルチフォーマット）
に適した走査方法で、映像をユーザー提供できるため、
ひとつの液晶ディスプレイで、静止画、動画共に高画質
表示（マルチコンテンツ対応液晶ディスプレイ）を実現
できる。

【００９１】以上本実施例のシステム構成を大まかに説
明したが、次に現行の液晶表示素子及び液晶駆動回路を
用いた低コスト普及型マルチコンテンツ対応液晶ディス
プレイを実現する本実施例のシステム構成について詳細
に説明する。

【００９２】図73は図52における複数回走査データ制御
回路5202のシステム構成を示す。図中7311はマルチフォ
ーマット入力映像信号、7301は映像信号判定回路、7312
は映像判定情報、7313は映像データ、7302はヘッダ生成
回路、7303は複数回走査データ生成回路、7314はヘッダ
情報、7315は複数回走査データ、7304は映像転送フォー
マットに情報を格納するフォーマッタ、7305は映像情報
を転送するためのデータトランスミッタである。

【００９３】図47に示したような映像マルチフォーマッ
トに対応するため、複数回走査データ制御回路5202は、
まず入力映像信号7311を映像信号判定回路7301で映像フ
ォーマットを判定し、表示対象である液晶表示素子5204
に適合するように、走査方法、黒ブランキングデータ等
図63に示したような制御情報7312を抽出し、表示データ
7313と共にそれぞれヘッダ生成回路7302、複数回走査デ
ータ生成回路7303に送りこむ。ヘッダ生成回路7302は制
御情報からヘッダを生成し、複数回走査データ生成回路
7303は液晶表示素子5204に適合するように映像データを
処理する。

【００９４】図75、76がその処理方法を説明する図であ
る。図75(a)は入力映像で、この場合例として、NTSCイ
ンターレース画像を想定している。図75(b)は、入力映
像信号を、単純に表示対象の液晶表示素子の水平解像度
に適合するようアップサンプリングし、垂直方向も映像
フォーマットに応じた液晶表示素子の走査法に基づく解
像度に変更している様子を示す図で、例としてXGA(1024
×768)液晶表示素子に、2ライン同時書き込み2ライン飛
び越し走査、うち第2画面走査を黒表示する場合の複数
回走査データを示している。

【００９５】図76は、図76(a)のNTSC映像信号を一旦XGA
(1024×768)の映像に変換（スケーリング）して図76(b)
とした後、例えば1ライン間隔で間引いて図76(c)の複数
回走査データを生成した場合である。図76のように複数
回走査データを生成する過程で中間映像を作り出すこと
で、画像処理を施すことができ、例えば前後のフレーム
を用いて画像を再生し、アンチエイリアスフィルタ処理
を施すことでリンギング、及びノイズ等を除去すること
ができる。アンチエリアシングとは、エリアシングを少
なくする方法をいい、例えば、ディスプレイの解像度を
上げてエリアシングが識別できないようにすることや、
画素の明るさを変更することである。このように、複数
回走査データ7303で生成された映像データ7315は、ヘッ
ダ7314と共にフォーマッタ7304で結合され、映像同期信
号（図示せず）とともにデータトランスミッタ7305へ転
送される。データトランスミッタ7305は、従来の液晶デ
ィスプレイのインターフェースとして広く用いられてい
るLVDSインターフェースや、CMOSインターフェース等で
サポートされ、伝送信号7317を生成し、液晶駆動・制御
回路5203へ伝送する図74は液晶駆動・制御回路5203、及
び液晶表示素子5204からなる構成図である。図中7401は
図73中7305から転送されるデータ7317を受信するデータ
レシーバであり、ヘッダ情報7412と映像データ7411に分
割する。7402はヘッダ解析回路であり、ヘッダ情報7412
から、タイミング制御回路7403のモード設定信号7413を
出力し、タイミング制御回路7403の動作モードを決定す
る。タイミング制御回路7403は、液晶表示素子5204のゲ
ート線を駆動するゲートドライバ、ドレイン線を駆動す
るドレインドライバを制御する制御信号、それぞれ741
5、7416を各ドライバへ出力し、液晶表示素子5204をモ
ード信号7413に応じて駆動する。

【００９６】図77、78はゲートドライバ7404の駆動波形
を示す。図77は、パーソナルコンピュータ等の静止画像
のように垂直解像度が液晶表示素子と一致する信号を表
示する、1フレーム期間1画面走査の場合、図78は、NTSC
の動画を高画質表示するための、2ライン同時書き込
み、2ライン飛び越し走査で、1フレーム期間2画面を走
査し、そのうち1画面は黒のブランキング表示に用いた
場合の駆動波形である。図77中7701はフレーム開始信
号、7702はゲートドライバ7404内のシフトレジスタをシ
フトするシフトクロック、7703は各ラインの書き込みデ
ータ、7704は液晶表示素子の垂直解像度数分のシフトレ
ジスタビットステータスを示す。ゲートドライバのゲー
ト選択動作は、フレーム開始信号7401のHighレベルをシ
フトクロック7402の立ち上がりでシフトレジスタのMSB
(Most Significant Bit)に取り込むことから始まる。こ
の場合、シフトクロック7705の立ち上がりでシフトレジ
スタのMSBが1となる。以降、フレーム開始信号7701はLo
wとなるため、シフトレジスタのMSBには0が取り込ま
れ、フレーム開始信号のHighレベルを取り込んだシフト
レジスタは順番にMSBからLSBへステータスがシフトす
る。シフトレジスタのステータスビットが1の場合、ゲ
ートは選択状態となるため、選択ラインに映像が書き込
まれ、図77の場合、各ライン毎に書き込み、1ライン毎
に飛び越して、1フレームを走査する。

【００９７】一方、図78の動作は、フレーム開始信号78
01をシフトクロック7802中のインクリメントクロック78
06、及び選択クロック7705で2回取り込んでいる。ここ
で、選択クロックとはゲートを選択するための仕様を満
足するリーガルなシフトクロックのことであり、もう一
方のインクリメントクロックは、シフトレジスタのイン
クリメントのみを意図した、ゲートドライバの仕様を必
ずしも満足しないイリーガルなシフトクロックのこと
で、本発明では両者を区別して扱うこととする。図78中
では7705が選択クロックでHigh幅を大きくとる表記の仕
方で区別している。フレーム開始信号7801をシフトクロ
ックでシフトレジスタに取り込む動作で、選択ライン数
が決定され、この場合、常に2ラインが同時選択状態と
なる。同時にシフトクロックは1水平期間内にインクリ
メントクロックとシフトクロックの計2回入力されてい
るため、2ライン飛び越してシフトされることになる。
もちろん、このインクリメントクロック数を2、3と増や
すとシフト数が選択クロック1回分とあわせて、3、4と
増えて、飛び越しライン数を自由に設定可能であるし、
フレーム開始信号7801のHigh期間に前記クロックを2、3
と入力することで、選択ライン数が同様に3、4と設定す
ることができるため、nライン同時書き込み、mライン飛
び越し走査が実現できる。

【００９８】また図78は半フレーム期間で1画面を走査
できてしまうため、再度繰り返してフレーム開始信号を
入力し、同様なシフトクロックを入力することでもう1
画面走査することになる。その際、データは黒のブラン
キングデータを入力する必要がある。

【００９９】以上述べたように、現行のゲートドライバ
を用いて、そのシフトレジスタ取り込みビット数nとシ
フトクロックのm倍化で、nラインm飛び越し走査でm回画
面を走査し、その数画面に黒のブランキング量を自由に
設定し、動画の画質を調整できるシステムが構成でき
る。尚、プログレッシブの場合は、画像を補完して拡大
方向へスケーリングしてもよいし、スケーリングしない
で（等倍）画像を間引きしてもよい。

【０１００】（実施例22）図53は実施例21の複数回走査
データ制御回路5202を液晶駆動・制御回路側に組み込ん
だ実施例を示す。その具体例として、図66に示すよう
に、従来の画像信号源との互換性を維持した構成が考え
られる。図66は画像信号源から様々な映像フォーマット
を液晶表示素子の解像度にフォーマット変換した従来シ
ステムからの映像信号を、複数回走査データ制御回路52
02を液晶駆動・制御回路側に内蔵した本実施例の構成で
受信することで互換性を維持可能であることを示してい
る。

【０１０１】複数ライン同時書き込み、複数ライン飛び
越し走査に関しては実施例21と同様であるため、説明は
省略する。本実施例の構成は、実施例21における複数回
走査データ制御回路5202から液晶駆動・制御回路5203へ
の図62に示したフォーマットのデータ転送を必要としな
いため、既存の表示装置構成部品との互換性を維持でき
るという利点がある。

【０１０２】（実施例23）図54は実施例21の複数回走査
データ制御回路5202を画像信号源側に組み込んだ実施例
を示す。

【０１０３】本実施例の具体的な例として、図67が挙げ
られる。図67は携帯型ゲーム機システムを構成する液晶
表示装置の例である。図67に示すように携帯型ゲーム機
における液晶表示装置は画像信号源が特定のデータフォ
ーマットでのみ定義された信号を表示するため、複数回
走査データ制御回路5202はその信号のみをサポートすれ
ばよく、回路を簡略化できる。その結果、画像信号源側
の回路全体も低規模に構成できるため、液晶表示装置の
低コスト化が実現できるという利点がある。

【０１０４】（実施例24）図55は実施例21の複数回走査
データ制御回路5202を2つに分け、その一方である複数
回走査データ制御回路1(5501)を画像信号源側へ、もう
一方の複数回走査データ制御回路2(5502)を液晶駆動・
制御回路側へ組み込んだ実施例を示す。

【０１０５】その具体例として、図68に示すような構成
が考えられる。図68は従来の解像度変換回路4602に複数
回走査データ制御回路1(5501)を組み込み、共通機能を
提供する要素、例えばフレームメモリ等を共有化し、既
存の資源を有効に活用しながら、複数回走査データ制御
を行うことを可能としている。もう一方の複数回走査デ
ータ制御回路2(5502)では、一旦送信されたデータをフ
レームメモリに蓄積し、複数回走査のためのデータ制御
を行うことで、複数回走査データ制御回路1と複数回走
査データ制御回路2のデータ転送量を減らし、かつ非同
期化することが可能となる。

【０１０６】本実施例の構成を取ると、映像の変化がな
い、つまり静止画を表示している場合には、一旦データ
は複数回走査回路2(5502)のフレームメモリに蓄積され
ているため、両者のデータ転送は不要となり、消費電力
を低減できるという利点がある。

【０１０７】（実施例25）図58はNTSCの映像信号を通常
のXGAの走査を行うのではなく、2ライン同時書き込み、
2ライン飛び越し走査を行って、1フレームを2つのサブ
フィールドに分割し、その1サブフィールドを高速応答
フィルター処理に割り当てた例を示す。

【０１０８】先に述べたように、XGA液晶表示素子は460
80本/秒の帯域で走査を行うため、NTSC映像信号を表示
するには14400本/秒の帯域しか必要ない。そこで、液晶
表示素子の2ライン同時書き込み、2ライン飛び越し走査
によってアップサンプリングすることで、余った帯域を
フレームレートに割り当て、高速応答フィルター処理に
用いることが可能となったわけである。

【０１０９】図58は本実施例にて説明する、前述の2ラ
イン同時書き込み、2ライン飛び越し走査を実現するシ
ステム構成を示す。5800 は本発明を代表する液晶表示
装置を示し、その構成要素である5801は画像信号源、58
01はサブフィールドデータ制御回路、5804は液晶表素
子、5803は液晶駆動・制御回路、5806はバックライト、
5805はバックライト制御回路を示す。画像信号源5801は
図47に示した各種映像信号を生成し、サブフィールドデ
ータ制御回路5802に映像信号を送信する。サブフィール
ドデータ制御回路5802は画像信号源5801からの液晶表示
素子5804と異なる解像度（帯域）で送られてくる映像信
号をサブフィールド走査する（この場合、2ライン同時
書き込み2ライン飛び越し走査で2回走査し、そのうち1
走査は応答高速化フィルターを施す）ことを前提に画像
データを加工し、液晶駆動・制御回路5803へ転送する。
ここで、液晶駆動・制御回路5803は送られてきた映像が
どう加工されている映像であるか、液晶表示素子をどの
ように走査すればよいのかわからないので、サブフィー
ルドデータ制御回路5802は、図64に示すような加工デー
タの制御情報を、ヘッダとして映像データに付加し、図
62のような映像フォーマットで転送する（この場合、2
ライン同時書き込み2ライン飛び越し走査で2回走査し、
そのうち1走査は高速応答フィルター処理するという制
御情報）。サブフィールドデータ制御回路5802より転送
された制御情報ヘッダ付き映像データは、液晶駆動・制
御回路5803に受信され、制御情報ヘッダから制御情報を
受け取り、その制御手順に従って液晶表示素子を駆動す
る（この場合、2ライン同時書き込み2ライン飛び越し走
査で2回走査し、そのうち1走査は高速応答フィルター処
理する）。

【０１１０】このような手順で映像データを送受するこ
とで、走査回数がパーソナルコンピュータ等の解像度の
等しい映像表示の場合には、サブフィールド走査データ
制御回路5802が、制御情報ヘッダに、通常と同様1回の
走査である旨の情報を付して映像データを送ることで、
液晶駆動・制御回路5803がその情報をもとに、制御液晶
表示素子の解像度を最大限に活用した表示を行うという
ような切り替え表示をフレーム単位で容易に実現でき
る。このような切り替え表示は、図69に示すように、様
々な映像フォーマット（マルチフォーマット）に適した
走査方法で、映像をユーザー提供できるため、ひとつの
液晶ディスプレイで、静止画、動画共に高画質表示（マ
ルチコンテンツ対応液晶ディスプレイ）を実現できる。

【０１１１】以上本実施例のシステム構成を大まかに説
明したが、次に現行の液晶表示素子及び液晶駆動回路を
用いた低コスト普及型マルチコンテンツ対応液晶ディス
プレイを実現する本実施例のシステム構成について詳細
に説明する。

【０１１２】図79は図58におけるサブフィールドデータ
制御回路5802のシステム構成を示す。図中7911はマルチ
フォーマット入力映像信号、7901は映像信号判定回路、
7912は映像判定情報、7913は映像データ、7902はヘッダ
生成回路、7903はサブフィールドデータ生成回路、7914
はヘッダ情報、7915はサブフィールドデータ、7904は映
像転送フォーマットに情報を格納するフォーマッタ、79
05は映像情報を転送するためのデータトランスミッタで
ある。

【０１１３】図47に示したような映像マルチフォーマッ
トに対応するため、サブフィールドデータ制御回路5802
は、まず入力映像信号7911を映像信号判定回路7901で映
像フォーマットを判定し、表示対象である液晶表示素子
5804に適合し、その特性を十分活用できるように、走査
方法、黒ブランキングデータ、極性反転周期、駆動方
式、画像処理フィルタのフィルタオプション、ガンマ設
定など図64に示したような制御情報7912を抽出し、表示
データ7913と共にそれぞれヘッダ生成回路7902、サブフ
ィールドデータ生成回路7903に送りこむ。ヘッダ生成回
路7902は制御情報からヘッダを生成し、サブフィールド
データ生成回路7903は液晶表示素子5804に適合するよう
に映像データを処理する。サブフィールドデータ生成回
路7903では、液晶表示素子5804の特性を活用するため、
例えば階調制御やFRC、エッジ強調フィルター等の画像
処理を施してもよい。サブフィールドデータ生成回路79
03で生成された映像データ7915は、ヘッダ7914と共にフ
ォーマッタ7904で結合され、映像同期信号（図示せず）
とともにデータトランスミッタ7905へ転送される。デー
タトランスミッタ7905は、従来の液晶ディスプレイのイ
ンターフェースとして広く用いられているLVDSインター
フェースや、CMOSインターフェース等でサポートされ、
伝送信号7917を生成し、液晶駆動・制御回路5803へ伝送
する図80は液晶駆動・制御回路5803、及び液晶表示素子5804
からなる構成図である。図中8001は図80中7905から転送
されるデータ7917を受信するデータレシーバであり、ヘ
ッダ情報8012と映像データ8011に分割する。8002はヘッ
ダ解析回路であり、ヘッダ情報8012から、タイミング制
御回路8003のモード設定信号8013を出力し、タイミング
制御回路8003の動作モードを決定する。この場合、動作
モードは液晶表示素子5804の特性を最大限に活用するた
め、様々なパラメータが含まれている。タイミング制御
回路8003は、液晶表示素子5804のゲート線を駆動するゲ
ートドライバ、ドレイン線を駆動するドレインドライバ
を制御する制御信号、それぞれ8015、8016を各ドライバ
へ出力し、液晶表示素子5804をパラメータ信号8013に応
じて駆動する。液晶表示装置における複数ライン同時書
き込み、複数ライン飛び越し走査に関するタイミング
は、実施例21と同様であるため説明は省略する。

【０１１４】以上、1フレームを複数のサブフィールド
に分割することで、サブフィールドを高速応答化フィル
タや階調制御等に活用することで、様々な映像フォーマ
ットでも、それに応じた、またユーザーの好みに応じた
画質向上させる信号処理を行うことができる利点があ
る。

【０１１５】（実施例26）図59は実施例25のサブフィー
ルドデータ制御回路5802を液晶駆動・制御回路側に組み
込んだ実施例を示す。その具体例として、図70に示すよ
うに、従来の画像信号源との互換性を維持した構成が考
えられる。図70は画像信号源から様々な映像フォーマッ
トを液晶表示素子の解像度にフォーマット変換した従来
システムからの映像信号を、サブフィールドデータ制御
回路5802を液晶駆動・制御回路側に内蔵した本実施例の
構成で受信することで互換性を維持可能であることを示
している。

【０１１６】本実施例の構成は、サブフィールドデータ
制御回路5802から液晶駆動・制御回路5803への図62に示
したフォーマットのデータ転送を必要としないため、既
存の表示装置構成部品との互換性を維持できるという利
点がある。

【０１１７】（実施例27）図60は実施例25のサブフィー
ルドデータ制御回路を画像信号源側に組み込んだ実施例
を示す。本実施例の具体的な例として、図67が挙げられ
る。図67は携帯型ゲーム機システムを構成する液晶表示
装置の例である。図67に示すように携帯型ゲーム機にお
ける液晶表示装置は画像信号源が特定のデータフォーマ
ットでのみ定義された信号を表示するため、サブフィー
ルドデータ制御回路5802はその信号のみをサポートすれ
ばよく、回路を簡略化できる。その結果、画像信号源側
の回路全体も低規模に構成できるため、液晶表示装置の
低コスト化が実現できるという利点がある。

【０１１８】（実施例28）図68はサブフィールドデータ
制御回路を2つに分け、その一方であるサブフィールド
データ制御回路1(6101)を画像信号源側へ、もう一方の
サブフィールドデータ制御回路2(6102)を液晶駆動・制
御回路側へ組み込んだ実施例を示す。その具体例とし
て、図72に示すような構成が考えられる。図72は従来の
解像度変換回路にサブフィールドデータ制御回路1を組
み込み、共通機能を提供する要素、例えばフレームメモ
リ等を共有化し、既存の資源を有効に活用しながら、サ
ブフィールドデータ制御を行うことを可能としている。
もう一方のサブフィールドデータ制御回路2では、一旦
送信されたデータをフレームメモリに蓄積し、サブフィ
ールド走査のためのデータ制御を行うことで、サブフィ
ールドデータ制御回路1とサブフィールドデータ制御回
路2のデータ転送量を減らし、かつ非同期化することが
可能となる。

【０１１９】本実施例の構成を取ると、映像の変化がな
い、つまり静止画を表示している場合には、一旦データ
はサブフィールド回路2(7202)のフレームメモリに蓄積
されているため、両者のデータ転送は不要となり、消費
電力を低減できるというメリットがある。

【０１２０】（実施例29）図81は実施例21〜24までのシ
ステム構成にバックライト点滅制御を組み合わせて、さ
らに動画像をシャープにする本実施例の走査とバックラ
イトの点灯タイミングを示す図である。

【０１２１】図81は2ライン同時書き込み、2ライン飛び
越し走査により、1フレーム期間に2回画面走査を行う場
合に、一般に普及している液晶ディスプレイの透過率応
答特性（通常応答）と、高速応答を示す液晶の場合（高
速応答）におけるバックライトの点灯制御タイミングを
それぞれ示してある。通常応答の場合、第n、n+1ライン
に着目して、バックライトの点灯制御を考えてみる。図
81より、第1走査画面の第n、n+1ラインは、同時書き込
み終了時から応答し始め、この場合、第2回目の画面走
査開始時点で概ね応答を完了するため、このタイミング
でバックライトを点灯する。そして、第2走査黒書き込
み画面の第n、n+1ライン同時書き込み時にバックライト
を消灯する。そうすると、第n、n+1ラインは応答過程の
表示がバックライトを消灯しているため認識されず、動
画像がシャープになる。ただし、応答が遅いため、点灯
期間を長く確保することができないので、ピーク輝度を
上げて、明るさを維持する制御を施す。高速応答の場合
には、第n、n+1ラインにタイミングを合わせることを考
えると、応答が同画面走査期間の最後付近ですでに応答
を終えているため、このタイミングで点灯し、第2の黒
書き込み走査が第n、n+1ラインを書き終えた時点で消灯
させることになる。したがって、図81に示すように、応
答が速いと点灯期間を長く確保できるため、ピーク輝度
を低くすることができ、インバータの駆動特性に余裕が
できることになる。

【０１２２】システム構成は、図58〜61におけるバック
ライト制御回路5805により、液晶の応答遅延パラメータ
から平均輝度を維持できるようにピーク輝度を設定し、
点灯制御することで実現している。

【０１２３】理想的には少なくともこの場合、1/2フレ
ームで、つまり8ms以内に応答を完了する必要がある
が、20ms（通常応答）程度であっても、本点灯制御の効
果は確認できた。つまり、バックライトの点灯制御と組
み合わせると、黒への立下りがバックライトの応答に取
って代わるため、走査による黒書き込みを補う効果とな
ると同時に常時点灯しないため、消費電力を低減でき
る。

【０１２４】（実施例30）図82は実施例25〜28までのシ
ステム構成にバックライト点灯制御を組み合わせて、動
画像をシャープに見せる本実施例の走査とバックライト
の点灯タイミングを示す図である。

【０１２５】図82は2ライン同時書き込み、2ライン飛び
越し走査により、1フレーム期間を2つのサブフィールド
に分割し、第1のサブフィールドに応答高速化フィルタ
ーを施すことで1/2フレーム以内に応答を完結させ、そ
の透過率遷移期間にバックライトを消灯し、応答完了時
に点灯することで映像をシャープにする本実施例の説明
図である。

【０１２６】図82のように、映像が暗い中間調から明る
い中間調へ変化した場合、第n、n+1ラインに着目する
と、応答遅延はほぼ1/2フレーム期間であるため、第n、
n+1ラインを走査後、1/2フレーム期間（約8ms）後にバ
ックライトを点灯することで、第n、n+1ラインに関して
は映像が鮮明になる。またバックライトの点灯期間が比
較的長く取れることから、ピーク輝度に余裕ができ、消
費電力を抑える必要がある用途に有利である。

【０１２７】

【発明の効果】本発明によれば、１フレーム期間分の画
像データにブランキングデータを挿入することにより、
１フレーム期間内に画像データとブランキングデータと
を表示するために、動画ぼやけ等に起因する画質劣化を
抑制するという効果を奏する。さらに、本発明によれ
ば、任意の表示素子に１フレーム期間内に画像データと
ブランキングデータとが表示されるようにラインを選択
することにより、ドレインドライバ数の増大を抑制する
ため、構造の大型化・複雑化を抑制するという効果を奏
する。

【図面の簡単な説明】

【図1】60Hzの画面走査図

【図2】2ライン同時書き込み、2ライン飛び越し走査で
フレームレート120Hzの実施例1における画面走査図

【図3】2ライン同時書き込み、2ライン飛び越し走査で
フレームレート120Hzの画面走査で交互に黒表示を挿入
した実施例1における走査

【図4】3ライン同時書き込み、3ライン飛び越し走査で
フレームレート180Hzの実施例2における画面走査図

【図5】3ライン同時書き込み、3ライン飛び越し走査で
フレームレート180Hzの画面走査でそのうち1回黒表示を
挿入した実施例2における走査

【図6】3ライン同時書き込み、3ライン飛び越し走査で
フレームレート180Hzの画面走査でそのうち2回黒表示を
挿入した実施例2における走査

【図7】4ライン同時書き込み、4ライン飛び越し走査で
フレームレート240Hzの実施例3における画面走査図

【図8】4ライン同時書き込み、4ライン飛び越し走査で
フレームレート240Hzの画面走査でそのうち1回黒表示を
挿入した実施例3における走査

【図9】4ライン同時書き込み、4ライン飛び越し走査で
フレームレート240Hzの画面走査でそのうち2回黒表示を
挿入した実施例3における走査

【図10】4ライン同時書き込み、4ライン飛び越し走査で
フレームレート240Hzの画面走査でそのうち3回黒表示を
挿入した実施例3における走査

【図11】2ライン同時書き込み、1もしくは2ライン飛び
越し走査でフレームレート120Hzの実施例4における画面
走査図

【図12】2ライン同時書き込み、1もしくは2ライン飛び
越し走査でフレームレート120Hzの画面走査でそのうち1
回黒表示を挿入した実施例4における走査

【図13】2ライン同時書き込み、4ライン飛び越し走査で
フレームレート240Hzの実施例5における画面走査図

【図14】2ライン同時書き込み、4ライン飛び越し走査で
フレームレート240Hzの実施例5における画面走査でその
うち2回黒表示を挿入した図

【図15】2ライン同時書き込み、2ライン飛び越し走査で
フレームレート120Hzの実施例6における画面走査でその
うち上下半画面交互に黒表示を挿入した図

【図16】2ライン同時書き込み、2ライン飛び越し走査で
フレームレート120Hzの実施例6における画面走査でその
うち1/4黒横ストライプ表示とした図

【図17】2ライン同時書き込み、2ライン飛び越し走査で
フレームレート120Hzの実施例6における画面走査でその
うち1/6黒横ストライプ表示とした図

【図18】2ライン同時書き込み、2ライン飛び越し走査で
フレームレート120Hzの実施例7における画面走査でその
うち左右半画面交互に黒表示を挿入した図

【図19】2ライン同時書き込み、2ライン飛び越し走査で
フレームレート120Hzの実施例7における画面走査でその
うち1/4黒縦ストライプ表示とした図

【図20】2ライン同時書き込み、2ライン飛び越し走査で
フレームレート120Hzの実施例7における画面走査でその
うち1/6黒縦ストライプ表示とした図

【図21】2ライン同時書き込み、2ライン飛び越し走査で
フレームレート120Hzの実施例8における画面走査でその
うち1/4チェッカ黒表示を挿入した図

【図22】2ライン同時書き込み、2ライン飛び越し走査で
フレームレート120Hzの実施例8における画面走査でその
うち1/16チェッカ黒表示を挿入した図

【図23】2ライン同時書き込み、2ライン飛び越し走査で
フレームレート120Hzの実施例8における画面走査でその
うち1/36チェッカ黒表示を挿入した図

【図24】実施例9において60Hz走査時の映像変化と液晶
透過率応答波形

【図25】実施例9において120Hz走査時の映像変化と高速
化された液晶透過率応答波形

【図26】実施例10において180Hz走査時の映像変化と高
速化後黒書き込みによる液晶透過率応答波形

【図27】実施例11における60Hz走査と書き込み極性

【図28】実施例11における120Hz走査と書き込み極性

【図29】実施例12における120Hz走査1/2黒表示と書き込
み極性

【図30】実施例12における180Hz走査1/3黒表示と書き込
み極性

【図31】実施例12における240Hz走査2/4黒表示と書き込
み極性

【図32】実施例13におけるサブフィールド間で異なる走
査と書き込み極性

【図33】実施例14におけるサブフィールド間で異なる走
査と書き込み極性

【図34】実施例15におけるサブフィールド間で異なる走
査と書き込み極性

【図35】実施例16における常時ドット反転駆動

【図36】実施例16における常時ドット反転駆動から2ラ
イン毎反転駆動への切り替え

【図37】実施例16における常時ドット反転駆動から3ラ
イン毎反転駆動への切り替え

【図38】実施例16における常時ドット反転駆動から列毎
反転駆動への切り替え

【図39】実施例17における常時ラインコモン反転駆動

【図40】実施例17における常時ラインコモン反転駆動か
ら2ライン毎コモン反転駆動への切り替え

【図41】実施例17における常時ラインコモン反転駆動か
ら3ライン毎コモン反転駆動への切り替え

【図42】実施例17における常時ラインコモン反転駆動か
らフレーム毎コモン反転駆動への切り替え

【図43】実施例18における120Hz走査1/2黒表示とバック
ライト点灯制御

【図44】実施例18における120Hz走査上下半面黒表示と
バックライト点灯制御

【図45】実施例20における120Hz走査と高速応答化フィ
ルタ

【図46】実施例21における従来の液晶表示装置

【図47】実施例21における映像フォーマット

【図48】実施例21における液晶表示素子の解像度

【図49】実施例21における従来の液晶表示装置

【図50】実施例21におけるNTSCからXGAへの解像度変換

【図51】実施例21におけるNTSCからXGAへの解像度変換
と、残余帯域の黒表示

【図52】本発明実施例21のシステム構成図

【図53】本発明実施例22のシステム構成図

【図54】本発明実施例23のシステム構成図

【図55】本発明実施例24のシステム構成図

【図56】NTSCからXGAへの解像度変換

【図57】NTSCからXGAへの解像度変換と、サブフィール
ド化

【図58】本発明実施例25のシステム構成図

【図59】本発明実施例26のシステム構成図

【図60】本発明実施例27のシステム構成図

【図61】本発明実施例28のシステム構成図

【図62】データ転送フォーマット

【図63】ヘッダ情報

【図64】ヘッダ情報

【図65】本発明実施例21の適用例

【図66】本発明実施例22の適用例

【図67】本発明実施例23の適用例

【図68】本発明実施例24の適用例

【図69】本発明実施例25の適用例

【図70】本発明実施例26の適用例

【図71】本発明実施例27の適用例

【図72】本発明実施例28の適用例

【図73】複数回表示データ制御回路内部構成図

【図74】液晶駆動・制御回路内部構成図

【図75】複数回表示データ生成例

【図76】複数回表示データ生成例

【図77】ゲート制御信号タイミングチャート

【図78】ゲート制御信号タイミングチャート

【図79】サブフィールドデータ制御回路内部構成図

【図80】液晶駆動・制御回路内部構成図

【図81】複数回走査とバックライト点灯制御タイミング
チャート

【図82】サブフィールド走査とバックライト点灯制御タ
イミングチャート

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６４１Ｇ０９Ｇ 3/20 ６４１Ｒ６６０６６０Ｃ６６０Ｖ 3/34 3/34 ＪＦターム(参考） 2H093 NA16 NA45 NA51 NC13 NC15 NC16 NC22 NC23 NC29 NC34 NC42 NC65 ND10 ND50 5C006 AB01 AB05 AF24 AF44 AF71 BB11 BF49 EA01 FA33 FA54 5C080 AA10 BB05 DD01 EE26 JJ01 JJ02 JJ04

Claims

【特許請求の範囲】

【請求項１】マトリックス状に形成された複数の表示素
子を有する表示パネルと、画像に応じた階調電圧を前記
表示素子へ供給するドレインドライバと、前記階調電圧
を供給するための前記表示素子のラインを走査するゲー
トドライバとを備えた表示装置において、前記画像の１フレーム期間分の画像データにブランキン
グデータを挿入するデータ制御回路と、任意の前記表示素子に前記１フレーム期間内に前記画像
データと前記ブランキングデータとが表示されるよう
に、前記表示素子のラインを走査するためのクロックを
生成するタイミング制御回路とを備えた表示装置。
【請求項２】前記１フレーム期間分の画像データは、イ
ンターレースのフィールドデータである請求項１に記載
の表示装置。
【請求項３】前記データ制御回路は、前記１フレーム期
間分の画像データのサイズを拡大し、拡大された前記画
像データに前記ブランキングデータを挿入する請求項１
に記載の表示装置。
【請求項４】前記データ制御回路は、前記１フレーム期
間分の画像データの垂直解像度を縮小し、縮小された前
記画像データに相当する前記ブランキングデータを前記
画像データに挿入する請求項１に記載の表示装置。
【請求項５】前記データ制御回路は、前記１フレーム期
間分の画像データのサイズを拡大し、拡大された前記画
像データの垂直解像度を縮小し、縮小された前記画像デ
ータに相当する前記ブランキングデータを前記拡大され
た画像データに挿入する請求項１に記載の表示装置。
【請求項６】前記ゲートドライバは、複数のライン毎に
前記表示素子のラインを走査する請求項１〜５の何れか
に記載の表示装置。
【請求項７】前記ブランキングデータの階調は、黒であ
る請求項１に記載の表示装置。
【請求項８】前記表示パネルを照らす光源と、前記ブランキングデータの表示タイミングに応じて、前
記表示パネルが前記光源から受ける光量と前記光源の点
灯期間と前記光源の消灯期間との少なくとも１つを制御
する光源制御回路を備えた請求項１に記載の表示装置。
【請求項９】前記表示パネルを照らす光源と、前記表示素子の応答速度に応じて、前記光源の輝度と前
記光源の点灯期間と前記光源の消灯期間との少なくとも
１つを制御する光源制御回路を備えた請求項１に記載の
表示装置。
【請求項１０】前記光源は、個別に制御可能な複数の光
源を有する請求項８又は９に記載の表示装置。
【請求項１１】前記データ制御回路は、前記表示素子に
含まれる請求項１に記載の表示装置。
【請求項１２】前記画像を出力する画像信号原を備え、前記データ制御回路は、前記画像信号原と前記表示素子
との少なくとも１つに含まれる請求項１に記載の表示装
置。
【請求項１３】前記データ制御回路は、前記ゲートドラ
イバがオーバーラップして走査可能な前記表示素子のラ
インの数と、前記ブランキングデータの挿入量と、前記
画像データのガンマ設定パラメータとの少なくとも１つ
を決定する請求項１に記載の表示装置。
【請求項１４】前記データ制御回路は、画像の種類を判
定する判定回路と、前記画像データのヘッダ情報を生成
するためのヘッダ生成回路と、前記画像データを送受信
のためのフォーマットへ変換するためのフォーマット変
換回路と、前記画像データを送受信するデータトランス
ミッタの少なくとも１つを含む請求項１に記載の表示装
置。
【請求項１５】前記クロックは、前記ゲートドライバの
シフトレジスタを１つインクリメントする第１のクロッ
クと、前記ゲートドライバのシフトレジスタを複数イン
クリメントする第２のクロックとを含む請求項１に記載
の表示装置。
【請求項１６】前記タイミング制御回路は、前記ゲート
ドライバのシフトレジスタに、前記表示素子のラインの
選択を示すデータを、前記１フレーム期間内に１又は複
数回取り込むための第１の信号と、同じ１フレーム期間
内にさらに取り込むための第２の信号とを生成する請求
項１に記載の表示装置。