JP2003036054A - 表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 この発明は、外部からのノイズが生じても所
望の発光を得る事ができ、高詳細あるいは多ビットの表
示においても、デジタル映像信号のラッチミスが無く良
好な表示特性が得られると共に、低消費電力化を実現す
る事ができる。 【解決手段】 この発明は、デジタル映像信号をラッチ
し保持する手段と、前記保持されたデジタル映像信号に
よって電流量を制御するカレントミラー回路とを設けて
表示素子に電流を供給するようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば電流制御型
の表示素子から構成されるアクティブマトリクス型の表
示装置に関する。

【０００２】

【従来の技術】従来、液晶表示装置に代表される平面表
示装置は、パーソナルコンピュータ、情報携帯端末、或
いはテレビジョン等の表示装置として盛んに利用されて
いる。中でも、軽量、薄型、低消費電力等の特徴を活か
し、液晶表示装置の利用範囲は年々増加しつつある。こ
の様な状況下、近年表示素子として、有機エレクトロル
ミネセンス（以下、有機ＥＬと記す）を用いた表示装置
が注目され、盛んに研究及び開発が行われている。

【０００３】これら表示装置への映像信号の伝送方式に
は、各画素にアナログ映像信号を供給するアナログ駆動
方式と、デジタル映像信号を供給するデジタル駆動方式
とがある。

【０００４】アナログ駆動方式の場合には、外部から供
給されるデジタル映像信号を一旦アナログ変換し対応す
る信号線に供給する。したがってデジタル映像信号をア
ナログ変換するドライバICが必要となり、また、外部ノ
イズの影響により所望の発光輝度が得られなくなる可能
性がある。

【０００５】また、大画面表示装置の場合．電流供給線
の電圧に供給端と末端とで電圧降下が生じ、画面の輝度
傾斜等の表示不良が発生することがあった。

【０００６】これに対して例えば、「特開平１１−２１
２４９３号公報」および「特開平８−１２９３５９号公
報」には、デジタル駆動方式の表示装置が開示されてい
る。

【０００７】この「特開平１１−２１２４９３号公報」
では、図８に示すように、デジタル映像信号線Ｄ（ｎ，
１）〜Ｄ（ｎ，４）（ｎ：自然数）に供給するデジタル
映像信号によってＴＦＴ（ｍ，ｎ，１）〜ＴＦＴ（ｍ，
ｎ，４）（ｍ、ｎ：自然数）のオン／オフを制御し、発
光素子（ｍ，ｎ）（ｍ，ｎ：自然数）に供給する電流を
制御している。

【０００８】この駆動方法によれば、映像信号はデジタ
ル映像信号であるため、従来の駆動方法のように、信号
供給端と末端との電圧降下の影響は無く、輝度傾斜のよ
うな表示不良は発生しない。ところが、このような回路
構成では、ＴＦＴ（ｍ，ｎ，１）〜（ｍ，ｎ，４）が個
々にデータをラッチする手段を持たないため、あるデジ
タル映像信号線に接続されている全てのＴＦＴの制御は
常に同じになり、マトリクス型表示装置に適用する事は
できない。

【０００９】また、例えば、「特開平８−１２９３５９
号公報」には、デジタル映像信号によって駆動し、且
つ、マトリクス型表示装置の駆動に適した駆動方法が開
示されている。

【００１０】図９に「特開平８−１２９３５９号公報」
で開示された駆動方法の回路構成を示し、図１０に図９
の回路における駆動波形を示す。この駆動方法は、デジ
タル画像データ信号−ＶＬを選択信号Ｘｎ１〜Ｘｎ３
（ｎ：自然数）とトランジスタＭ７〜Ｍ９によって順次
ラッチして、コンデンサＣ１〜Ｃ３に保持する手段を持
ち、且つ、選択信号ｙｍによって列毎に制御する。この
ため、マトリクス表示装置をデジタル駆動する事ができ
る。ところが、この駆動方法では、デジタル画像データ
信号−ＶＬを時系列で入力するため、高精細、あるいは
多ビットで表示するために表示装置を駆動しようとした
場合、選択信号Ｘｎ１〜Ｘｎ３を高速にシフトする必要
が生じ、データのラッチミスによる表示不良や消費電力
の増加に繋がることがある。

【００１１】

【発明が解決しようとする課題】そこで本発明では、各
画素にデジタル映像信号が供給されて駆動するアクティ
ブマトリクス型表示装置を提供することを目的としてい
る。また、良好な表示特性が得られると共に、低消費電
力化を実現する事ができる表示装置を提供することを目
的とする。

【００１２】

【課題を解決するための手段】この発明の表示装置は、
基板上に配置される複数の映像信号線と、前記映像信号
線に略直交して配置される複数の走査信号線と、デジタ
ル映像信号を前記映像信号線に対応するよう順次出力す
るシフトレジスタ回路と、前記シフトレジスタ回路から
供給されるデジタル映像信号をラッチし、対応する映像
信号線にデジタル映像信号を出力する保持手段と、前記
映像信号線および前記走査信号線の各交点付近に配置さ
れる複数の画素スイッチと、その所定階調数に対応する
数の画素スイッチを介して選択される表示素子と、前記
表示素子にデジタル映像信号に応じた電流量を出力する
駆動素子とを備えた。

【００１３】この発明の表示装置は、基板上に配置され
る複数の映像信号線と前記映像信号線に略直交して配置
される複数の走査信号線と、所定数の前記映像信号線お
よび走査信号線とに対応して配置される表示画素とをマ
トリクス状に備えたものにおいて、前記表示画素は、第
1電圧電源および第2電圧電源間に配置され階調表現が可
能な電流制御型表示素子と、前記走査信号線にゲート端
子が接続され、前記映像信号線にソース端子が接続され
る第１トランジスタと、前記第１トランジスタのドレイ
ン端子にゲート端子が接続され、第1電圧電源にソース
端子が接続される第２トランジスタと、前記第1電圧電
源にソース端子に接続され、ドレイン端子が第2電圧電
源に接地され、ドレイン端子とゲート端子が短絡する第
３トランジスタと、前記第２トランジスタのドレイン端
子にソース端子が接続され、前記電流制御型表示素子に
ドレイン端子が接続される第４トランジスタとから構成
されるカレントミラー回路と、を具備した。

【００１４】

【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照して説明する。

【００１５】本発明は、電流制御の自発光型平面表示装
置に適用できるが、以下では表示素子（発光素子）とし
て有機ＥＬを使用した実施の形態について説明する。

【００１６】図１は、この発明の各実施の形態に係る有
機ＥＬ表示装置の構成例を示すブロック図である。図１
に示すように、有機ＥＬ表示装置は、有機EL素子がマト
リクス状に配置された有機ELパネル２と、これら有機EL
パネル２を駆動する外部駆動回路１とから構成されてい
る。

【００１７】上記外部駆動回路１は、PCB（printed ci
rcuit board）上に形成されるコントローラ部１１と、
ＤＣ／ＤＣコンバータ１２とを有している。上記コント
ローラ部１１は、パーソナルコンピュータ等の信号源３
から出力されたデジタルデータを受け、有機ＥＬパネル
２を駆動するための制御信号の生成やデジタル映像信号
の並び替え等のデジタル信号処理を行う。上記ＤＣ／Ｄ
Ｃコンバータ１２は、信号源より供給される電源電圧よ
り有機ＥＬパネル２を駆動する電源電圧を生成する。

【００１８】一方、有機ＥＬパネル２は、映像信号線駆
動回路２１、走査信号線駆動回路２２及び表示領域２３
を有している。上記表示領域２３は、ガラス等の絶縁基
板上にマトリクス状に配置された複数の表示画素からな
る。各表示画素は、それぞれに設けられる有機EL素子
と、また各表示画素の階調数に対応して設けられる複数
の画素スイッチと、映像信号線を介して供給されるデジ
タル映像信号をアナログ変換して有機ＥＬ素子に供給す
る駆動素子と、から構成される。

【００１９】上記走査信号線駆動回路２２は、上記表示
領域２３の画素スイッチの行に沿って配置される複数の
走査線を駆動する回路である。上記映像信号線駆動回路
２１は、上記表示領域２３の画素スイッチの列に沿って
配置される複数の信号線を駆動する回路である。

【００２０】上記映像信号駆動回路２１は、レベルシフ
ト回路群３１、シフトレジスタ回路群３２、及び第１デ
ータレジスタ回路群３３、第２データレジスタ回路群３
４、及び出力バッファ回路群３５を含んでいる。上記レ
ベルシフト回路群３１は、コントローラ部１１からの制
御信号に基づいてコントローラ部１１からのデジタル映
像信号をシフトレジスタ回路群３２に供給する。シフト
レジスタ回路群３２は、上記レベルシフト回路群３１か
らの制御信号（XST、XCK、/XCK）に基づいてレベルシフ
ト回路群３１からのデジタル映像信号をラッチして第１
データレジスタ回路群３３へ供給する。第１データレジ
スタ回路群３３はシフトレジスタ回路群３２からのデー
タをラッチして、レベルシフト回路群３１からのLOAD信
号に基いて第２データレジスタ回路群３４へ供給する。
第２データレジスタ回路群３４は第１データレジスタ回
路群からのデータをラッチして出力バッファ回路群３５
へ供給する。出力バッファ回路群３５は、第２データレ
ジスタ回路群３４からの信号に基づいて上記表示領域２
３の対応する信号線にデジタル映像信号を出力する。

【００２１】一方、上記走査信号線駆動回路２２は、レ
ベルシフト回路群４１、シフトレジスタ回路群４２、及
び出力バッファ回路群４３を含んでいる。上記レベルシ
フト回路群４１は、コントローラ部１１からの制御信号
（ＹＣＫ、ＹＳＴ）を走査信号線駆動回路２２及び表示
領域２３の回路を駆動できる電圧レベルにシフトする。
シフトレジスタ回路群４２は、レベルシフト回路４１か
らのＹＳＴをＹＣＫに同期して順次シフトして出力バッ
ファ回路群４３へ供給する。出力バッファ回路群４３
は、シフトレジスタ回路群４３からのシフトデータに基
づいて表示領域２３の複数の走査線を駆動する。

【００２２】次に、上記のように構成された有機ＥＬ表
示装置の駆動方法について説明する。ここでは一例とし
て、各表示画素が８階調表示を行う場合について説明す
る。したがって図３に示すように、３ビットのデジタル
映像信号が各表示画素へ入力される。

【００２３】図２は、上記のように構成された駆動回路
を有する有機ＥＬ表示装置の駆動方法を説明するための
駆動波形を示す。

【００２４】ここで、信号源３から出力されるデジタル
映像信号は、信号源３から出力されるクロック（以下、
ＮＣＬＫと記す）に同期し、３ビット×３並列（合計９
ビット）ずつ、すなわちR,G,Bに対応する３つの表示画
素分に供給されるデジタル映像信号が１セットとして出
力されるものとする。

【００２５】上記信号源３から出力されたデジタル映像
信号は、コントローラ部１１に入力される。上記コント
ローラ部１１は、信号源３からのデジタル映像信号をコ
ンローラ部のクロックに基づいて並列化し、例えば、
（３ビット×３並列）×２並列として、有機ＥＬパネル
２内の映像信号線駆動回路２１に出力する。

【００２６】映像信号駆動回路２１では、コントローラ
部１１からのデジタル映像信号がレベルシフト回路群３
１に入力される。レベルシフト回路群３１は、上記コン
トローラ部１１からのデジタル映像信号の電圧レベルを
有機ＥＬパネル２を駆動できる電圧レベルにレベルシフ
トする。また、デジタル映像信号は、シフトレジスタ回
路群３２の出力信号（シフトデータ）に同期して、第１
データレジスタ回路群３３にラッチされる。１水平周期
分のデジタル映像信号が第１データレジスタ回路群３３
にラッチされると、第１データレジスタ回路群３３にラ
ッチされたデジタル映像信号は、レベルシフト回路群か
らのＬＯＡＤ信号によって、第２データレジスタ回路群
３４に出力される。この第２データレジスタ回路群３４
にラッチされたデジタル映像信号は、出力バッファ回路
群３５により表示領域２３に出力される。なお、デジタ
ル映像信号を順次ラッチするシフトレジスタ回路群３２
を制御する制御信号（ＸＳＴ、ＸＣＫ、／ＸＣＫ）及び
ＬＯＡＤ信号は、コントロール部１１によって生成され
る。

【００２７】一方、走査信号線駆動回路は、コントロー
ル部１１からの制御信号（ＹＳＴ、ＹＣＫ）をレベルシ
フト回路群４１によりレベルシフトし、シフトレジスタ
回路群４２を介して出力バッファ回路群４３により表示
領域２３の対応する信号線に出力する。

【００２８】このように、デジタル映像信号を信号線に
対応するよう並列的に順次出力した後、ラッチしてから
信号線に供給するので、画素スイッチを高速駆動させる
ことなく、低消費電力化を達成することができる。ま
た、各表示画素にデジタル形式の映像信号を供給するの
で配線による電圧降下の影響を抑制することができる。

【００２９】次に、第１の実施の形態に係る表示領域２
３の回路構成例について説明する。

【００３０】図３は、第１の実施の形態に係る表示領域
２３の回路構成例を示す図である。また、図４は、図３
に示す回路の駆動波形例を示す。

【００３１】図３に示すように、ここでは例えば、各表
示画素ｍｎが８階調表示を行う有機EL素子を備える場合
について説明する。すなわち３ビットのデジタル映像信
号が入力される各表示画素ｍｎ（ｍ，ｎ：自然数）は、
映像信号線Ｄ（ｍ、０）、Ｄ（ｍ、１）、Ｄ（ｍ、
２）、及び走査信線Ｈｎにより駆動制御される。

【００３２】表示画素ｍｎは、階調数に対応して配置さ
れる、例えばｎ型薄膜トランジスタで構成される画素ス
イッチ（以下、Ｔｒ４と記す）（ｍ、ｎ、０）〜（ｍ、
ｎ、２）、各画素スイッチに対応して配置され入力され
たデータ映像信号を保持する容量（コンデンサ）Ｃ
（ｍ、ｎ、０）〜（ｍ、ｎ、２）、駆動素子を介して配
置される有機EL素子から構成される。駆動素子は例え
ば、ｐ型薄膜トランジスタで構成される駆動スイッチ
（以下、Ｔｒ３と記す）（ｍ、ｎ、０）〜（ｍ、ｎ、
２）、各駆動スイッチおよび有機EL素子間に直列に配置
され、例えばｐ型薄膜トランジスタで構成される第2ス
イッチ（以下、Ｔｒ２と記す）（ｍ、ｎ、０）〜（ｍ、
ｎ、２）、有機EL素子へ供給される電流量を制御する第
１スイッチ（以下、Ｔｒ１と記す）（ｍ、ｎ）、及び発
光素子（有機ＥＬ素子）ＥＬ（ｍ、ｎ）を有する。上記
Ｔｒ２（ｍ、ｎ、０）〜（ｍ、ｎ、２）とＴｒ１（ｍ、
ｎ）とはカレントミラー回路を形成する。２電源端子間
に配置されるＴｒ１（ｍ，ｎ）のソース端子は、駆動ス
イッチTr3のソース端子に接続するVdd電源と同一電位が
供給され、そのドレイン端子は接地される。さらに、第
1スイッチTr1のゲート端子は、第2スイッチの各ゲート
端子に接続される。また、第1スイッチのトランジスタ
サイズW/Lに対して、第2スイッチＴｒ２（ｍ，ｎ，０）
〜Ｔｒ２（ｍ，ｎ，２）は例えばトランジスタサイズＷ
／Ｌがそれぞれ１倍、２倍、４倍となるよう構成され、
第1スイッチに流れる電流の１倍、２倍、４倍の電流が
各第2スイッチに流れるよう制御され、８階調表示を可
能とする。

【００３３】上記画素スイッチＴｒ４（ｍ、ｎ、０）〜
（ｍ、ｎ、２）は、共通の走査信号線Ｈｎにゲート端子
が接続され、それぞれ対応するデジタル映像信号線にソ
ース端子が接続される。これらの画素スイッチＴｒ４
（ｍ、ｎ、０）〜（ｍ、ｎ、２）のドレイン端子は、対
応する各駆動スイッチＴｒ３（ｍ、ｎ、０）〜（ｍ、
ｎ、２）のゲート端子および容量（コンデンサ）Ｃ
（ｍ、ｎ、０）〜（ｍ、ｎ、２）の電極の一方と接続さ
れる。これらの容量Ｃ（ｍ、ｎ、０）〜（ｍ、ｎ、２）
の他方の電極は接地される。前記駆動スイッチＴｒ３
（ｍ、ｎ、０）〜（ｍ、ｎ、２）はソース端子がVdd電
源に接続され、ドレイン端子がカレントミラー回路を構
成する第2スイッチＴｒ２（ｍ、ｎ、０）〜（ｍ、ｎ、
２）のソース端子に接続される。前記第2スイッチＴｒ
２（ｍ、ｎ、０）〜（ｍ、ｎ、２）は、ドレイン端子が
有機ＥＬ素子ＥＬ（ｍ、ｎ）の下部電極として配置され
る陽極に接続される。前記有機ＥＬ素子ＥＬ（ｍ、ｎ）
の上部電極としての陰極は接地される。

【００３４】ここで、任意の表示画素に着目して説明す
ると、例えば走査信号線Ｈｎ（ｎ：自然数）を選択する
走査パルス、ここではＨｉｇｈレベル信号が出力される
と、画素スイッチＴｒ４（ｍ、ｎ、０）〜Ｔｒ４（ｍ、
ｎ、２）がオン状態となり、走査信号線Hnに接続する表
示画素が選択される。一方、映像信号線駆動回路中のデ
ータレジスタ群にラッチされたデジタル映像信号はＬＯ
ＡＤ信号によって、ＨｎがＨｉｇｈレベル期間に対応す
る信号線に出力される。画素スイッチＴｒ４（ｍ、ｎ、
０）〜Ｔｒ４（ｍ、ｎ、２）はオン状態であるため、デ
ータレジスタ群から出力されたデジタル映像信号は、信
号線Ｄ（ｍ、０）〜Ｄ（ｍ、２）を通して、容量Ｃ
（ｍ、ｎ、０）〜Ｃ（ｍ、ｎ、０）に書き込まれる。走
査信号線ＨｎがＬｏｗレベルになると、容量Ｃ（ｍ，
ｎ，０）〜Ｃ（ｍ，ｎ，０）に充電された電荷が保持さ
れる。容量Ｃ（ｍ、ｎ、０）〜Ｃ（ｍ、ｎ、０）は駆動
スイッチＴｒ３（ｍ、ｎ、０）〜Ｔｒ３（ｍ、ｎ、２）
のゲート端子に接続されているため、Ｃ（ｍ、ｎ、０）
〜Ｃ（ｍ、ｎ、０）の電圧レベルによってＴｒ３（ｍ、
ｎ、０）〜Ｔｒ３（ｍ、ｎ、２）のオンオフが制御され
る。

【００３５】図４に示す駆動波形例では、デジタル映像
信号線Ｄ（ｍ，０）、Ｄ（ｍ，２）、Ｄ（ｍ＋１，１）
がＬｏｗレベルで、デジタル映像信号線Ｄ（ｍ、１）、
Ｄ（ｍ＋１，０）、Ｄ（ｍ＋１，２）がＨｉｇｈレベル
である。このため、駆動スイッチＴｒ３（ｍ，ｎ，
０）、Ｔｒ３（ｍ、ｎ、２）、Ｔｒ３（ｍ＋１、ｎ、
１）がオンとなり、それぞれ電流Ｉ（ｍ，ｎ，０）、Ｉ
（ｍ，ｎ，２）、Ｉ（ｍ＋１，ｎ，１）の電流が流れ
る。従って、ＥＬ（ｍ、ｎ）には、Ｉ（ｍ、ｎ、０）と
Ｉ（ｍ、ｎ、２）の和の電流が流れ、一方、ＥＬ（ｍ＋
１，ｎ）にはＩ（ｍ＋１，ｎ，１）の電流が流れる。

【００３６】このように、駆動素子にカレントミラー回
路を採用し、第1スイッチＴｒ１（ｍ，ｎ）のトランジ
スタサイズＷ／Ｌに対して、第2スイッチＴｒ２（ｍ，
ｎ，０）〜Ｔｒ２（ｍ，ｎ，２）のトランジスタサイズ
Ｗ／Ｌを制御する事で、第2スイッチＴｒ２（ｍ，ｎ，
０）〜Ｔｒ２（ｍ，ｎ，２）のオン電流比を制御するこ
とができる。そしてデジタル形式で入力された映像信号
をアナログ形式に変換することが可能となり、所望の階
調表現が可能となる。さらに、発光色毎に有機ＥＬ素子
の特性が異なっていたとしても、カレントミラー回路を
形成するトランジスタサイズを適宜設定する事で、同じ
デジタル映像信号に対して異なった電流を流す事がで
き、所望の発光が得られる。

【００３７】上記のように、映像信号をアナログ信号に
変換せずにデジタルデータとしてラッチできるため、外
部からのノイズによるの映像信号への影響を抑制するこ
とができる。また、デジタル映像信号を表示画素へ入力
するため、大画面の表示装置であっても、配線による電
圧降下の影響は無く、輝度傾斜等の表示不良を防止する
ことができる。また、デジタル映像信号をビット毎に保
持する手段を持っているため、マトリクス型の表示装置
に画像表示を可能とする。

【００３８】更に、デジタル映像信号を時系列に並べ替
え高速駆動する必要が無いため、高精細及び多ビットの
表示装置であってもデータラッチのミスが無く、良好な
表示特性を実現できる。また、このような回路構成であ
れば、外部駆動回路にドライバＩＣが不要となり、ま
た、デジタル映像信号を時系列に並べ替え高速駆動する
必要が無いため、低消費電力化を図る事ができる。

【００３９】次に、第２の実施の形態について説明す
る。

【００４０】第1の実施形態では、カレントミラー回路
を構成する第1スイッチのソース端子と接続する電源は
固定電源であるものについて説明したが、本実施の形態
においては電流量を可変とする場合について説明する。

【００４１】図５は、第２の実施の形態に係る表示領域
の回路構成を示す図である。

【００４２】第２の実施形態では、図５に示すように、
第1スイッチＴｒ１（ｍ，ｎ）のソース端子が外部駆動
回路１に搭載された電流源５１に接続されている。この
電流源５１が外部駆動回路１に搭載されていることを除
いては、図３に示す第１の実施の形態の有機ＥＬ表示装
置の回路構成と同様である。

【００４３】上記電流源５１は、出力する電流量を変更
する可変抵抗等の電流量変更部を有している。すなわ
ち、この電流源５１によって表示領域２３の各画素の回
路に供給する電流量が可変となる。例えば、このような
電流源５１が接続された表示画素２３において、カレン
トミラー回路を構成する「Ｔｒ１（ｍ，ｎ）、Ｔｒ２
（ｍ，ｎ，０）、Ｔｒ２（ｍ，ｎ，１）、Ｔｒ２（ｍ，
ｎ，２）」の各トランジスタのサイズの比を「１：１：
２：４」とし、「Ｄ（ｍ，０）、Ｄ（ｍ，１）、Ｄ
（ｍ，２）」に入力されるデジタル映像信号を全てＬｏ
ｗレベルとする。

【００４４】すると、デジタル映像信号は全てＬｏｗレ
ベルであるため、ＩＥＬ（ｍ，ｎ）は、Ｉ（ｍ，ｎ，
０）、Ｉ（ｍ，ｎ，１）、Ｉ（ｍ，ｎ，２）の和の電流
となり、Ｔｒ１（ｍ，ｎ）に流れる電流の７倍となる。
Ｔｒ１（ｍ，ｎ）の電流量は電流源５１の出力電流を画
素数で割った値であるが、電流源５１の出力電流の増減
に比例してＩＥＬ（ｍ，ｎ）も増減する。

【００４５】従って、この第２の実施の形態によれば、
ＥＬ素子特性やＴＦＴ特性が有機ＥＬパネル毎にばらつ
いても、電流源の電流量を調整することで、デジタル映
像信号に対して一定の輝度を保つことができ、均一で良
好な表示精度を提供できる。

【００４６】次に、第３の実施の形態について説明す
る。

【００４７】第３の実施の形態では、発光色毎にそれぞ
れ異なる電流源を有する有機ＥＬ表示装置について説明
する。第３の実施の形態では、外部駆動回路１に複数の
電流源５１Ｒ、５１Ｇ、５１Ｂが搭載され、各電流源５
１Ｒ、５１Ｇ、５１Ｂは、表示領域２３で表示される各
色ごとに設けられている。各電流源５１Ｒ、５１Ｇ、５
１Ｂは、各色ごとに各画素の第1スイッチＴｒ１のソー
ス端子に接続される。この第３の実施の形態では、表示
する色の数に対応する電流源を具備すること以外は、第
２の実施の形態の有機ＥＬ表示装置の構成と同様であ
る。

【００４８】図６は、第３の実施の形態として３色の各
色ごとに電流源５１Ｒ、５１Ｇ、５１Ｂを設けた場合の
回路構成例を示す図である。この実施形態の表示領域
は、同一発光色の表示画素が列方向にストライプ状に配
置される。図６に示すように、赤（Ｒ）、緑（Ｇ）、青
（Ｂ）の３色からなるカラー画素を表示する場合、各画
素には、それぞれ色ごとに異なる電流源５１Ｒ、５１
Ｇ、５１Ｇが対応する発光色の表示画素に配置される第
1スイッチＴｒ１に接続される。従って、各発光色ごと
に電流源から供給する電流量を調整でき、有機EL素子の
発光特性特性のばらつきに対しても容易に対応すること
ができる。

【００４９】このように、第３の実施の形態によれば、
複数の異なる発光材料で形成される有機EL素子を配置し
た有機ELパネルを用いた場合にも、それぞれの特性に合
わせて電流量を調整することが可能となり、良好なカラ
ー表示画面を提供できる。

【００５０】次に第4の実施形態について説明する。

【００５１】この実施形態では、各表示画素を構成する
駆動素子の変形例について説明する。図７は、第４の実
施の形態に係る表示領域の回路構成を示す図である。

【００５２】第1〜３の実施形態と同様に、各表示画素
ｍｎが８階調表示を行う有機EL素子を備える場合につい
て説明する。すなわち３ビットのデジタル映像信号が入
力される各表示画素ｍｎ（ｍ，ｎ：自然数）は、映像信
号線Ｄ（ｍ、０）、Ｄ（ｍ、１）、Ｄ（ｍ、２）、及び
走査信線Ｈｎにより駆動制御される。

【００５３】表示画素ｍｎは、階調数に対応して配置さ
れる、例えばｎ型薄膜トランジスタで構成される画素ス
イッチＴｒ４（ｍ、ｎ、０）〜（ｍ、ｎ、２）、各画素
スイッチに対応して配置され入力されたデータ映像信号
を保持する容量Ｃ（ｍ、ｎ、０）〜（ｍ、ｎ、２）、駆
動素子を介して配置される有機EL素子から構成される。

【００５４】駆動素子は例えば、各画素スイッチに対応
して配置され、ｐ型薄膜トランジスタで構成される駆動
スイッチＴｒ５（ｍ、ｎ、０）〜（ｍ、ｎ、２）により
構成され、各駆動スイッチのソース端子はVdd電源に、
ドレイン端子は共通に有機EL素子の下部電極に接続す
る。

【００５５】また、各駆動スイッチのトランジスタサイ
ズW/Lは、その比が１：２：４となるよう構成され、し
たがって各駆動スイッチがオンした状態で流れる電流比
を１：２：４とすることができる。

【００５６】そして各駆動スイッチから供給される合計
電流を有機EL素子へ供給することで、デジタル形式で入
力された映像信号をアナログ形式に変換することが可能
となる所定の階調表現が達成できる。

【００５７】また、発光色毎に有機ＥＬ素子の特性が異
なる場合には、駆動スイッチのトランジスタサイズを発
光色毎に適宜設定してもよい。

【００５８】また、上記の薄膜トランジスタはその半導
体層に多結晶シリコン薄膜を用いて構成され、映像信号
線駆動回路および走査信号線駆動回路を構成する薄膜ト
ランジスタと同一工程で、同一基板上に形成される。

【００５９】

【発明の効果】この発明によれば、表示領域のデジタル
駆動が可能となり、外部ノイズの影響を受けずに所望の
発光輝度を得る事ができる。また、良好な表示特性が得
られ、低消費電力化が達成される表示装置を実現するこ
とができる。

【図面の簡単な説明】

【図１】この発明の実施の形態に係る有機ＥＬ表示装置
の概略構成を示す図。

【図２】映像信号駆動回路に供給される信号の波形を示
すタイミングチャート。

【図３】第１の実施の形態に係る表示領域の回路構成の
例を示す図。

【図４】図３の回路における信号の波形を示すタイミン
グチャート。

【図５】第２の実施の形態に係る表示領域の回路構成の
例を示す図。

【図６】第３の実施の形態に係る表示領域の回路構成の
例を示す図。

【図７】第４の実施の形態に係る表示領域の回路構成の
例を示す図。

【図８】従来の表示領域の構成例を示す図。

【図９】従来の表示領域の構成例を示す図。

【図１０】図１４の表示領域における動作時の信号波形
を示すタイミングチャート。

【符号の説明】

１…外部駆動回路 ２…有機ＥＬパネル １１…コントローラ部 １２…ＤＣ／ＤＣコンバータ ２１…映像信号線駆動回路 ２２…走査信号線駆動回路 ２３…表示領域 ５１（５１Ｒ、５１Ｇ、５１Ｂ）…電流源 Ｔｒ１…第１スイッチ Ｔｒ２…第2スイッチ Ｔｒ３…駆動スイッチ Ｔｒ４…画素スイッチ Ｃ…容量（コンデンサ） ＥＬ…発光素子（有機ＥＬ素子）

Claims (9)

【特許請求の範囲】
1. 【請求項１】 基板上に配置される複数の映像信号線
   と、前記映像信号線に略直交して配置される複数の走査
   信号線と、デジタル映像信号を前記映像信号線に対応す
   るよう順次出力するシフトレジスタ回路と、前記シフト
   レジスタ回路から供給されるデジタル映像信号をラッチ
   し、対応する映像信号線にデジタル映像信号を出力する
   保持手段と、 前記映像信号線および前記走査信号線の各交点付近に配
   置される複数の画素スイッチと、その所定階調数に対応
   する数の画素スイッチを介して選択される表示素子と、 前記表示素子にデジタル映像信号に応じた電流量を出力
   する駆動素子と、 を備えたことを特徴とする表示装置。
2. 【請求項２】 前記駆動素子は、オン電流の異なる複数
   のトランジスタが前記画素スイッチのそれぞれに接続さ
   れて構成されることを特徴とする請求項１記載の表示装
   置。
3. 【請求項３】 前記駆動素子は、前記画素スイッチの各
   々と接続する複数の駆動スイッチと、前記駆動スイッチ
   と前記表示素子とを接続するカレントミラー回路とを備
   え、前記カレントミラー回路は、前記各駆動スイッチお
   よび前記表示素子間に直列に接続され、オン電流の異な
   る複数のトランジスタと、前記各トランジスタのオン電
   流を制御する制御スイッチとから構成されることを特徴
   とする請求項１記載の表示装置。
4. 【請求項４】 基板上に配置される複数の映像信号線と
   前記映像信号線に略直交して配置される複数の走査信号
   線と、所定数の前記映像信号線および走査信号線とに対
   応して配置される表示画素とをマトリクス状に備えた表
   示装置において、 前記表示画素は、 第1電圧電源および第2電圧電源間に配置され階調表現が
   可能な電流制御型表示素子と、 前記走査信号線にゲート端子が接続され、前記映像信号
   線にソース端子が接続される第１トランジスタと、 前記第１トランジスタのドレイン端子にゲート端子が接
   続され、第1電圧電源にソース端子が接続される第２ト
   ランジスタと、 前記第1電圧電源にソース端子に接続され、ドレイン端
   子が第2電圧電源に接地され、ドレイン端子とゲート端
   子が短絡する第３トランジスタと、前記第２トランジス
   タのドレイン端子にソース端子が接続され、前記電流制
   御型表示素子にドレイン端子が接続される第４トランジ
   スタとから構成されるカレントミラー回路と、 を具備したことを特徴とする表示装置。
5. 【請求項５】 前記各発光素子は、１つの前記第３トラ
   ンジスタと１データ当たりのビット数と一致する数の前
   記第１トランジスタ、前記第２トランジスタ、前記第４
   トランジスタ、及び前記容量によって駆動されることを
   特徴とする請求項４に記載の表示装置。
6. 【請求項６】 前記カレントミラー回路は、各発光素子
   に対して、１つの前記第３トランジスタと、１データ当
   たりのビット数と一致する数の前記第４トランジスタか
   らなることを特徴とする請求項４に記載の表示装置。
7. 【請求項７】 前記第３トランジスタのソース端子は、
   可変電流源を介して前記第1電圧電源に接続されること
   を特徴とする前記請求項２に記載の表示装置。
8. 【請求項８】 当該表示装置内の全ての前記第３トラン
   ジスタのソース端子は、１つの電流源に接続されること
   を特徴とする前記請求項４に記載の表示装置。
9. 【請求項９】 当該表示装置内の前記第３トランジスタ
   のソース端子は、前記表示素子が発光する色毎に個別の
   可変電流源を介して前記第1電圧電源に接続されること
   を特徴とする前記請求項４に記載の表示装置。