JP2003032115A - Integral type analog to digital converter - Google Patents
Integral type analog to digital converterInfo
- Publication number
- JP2003032115A JP2003032115A JP2001219231A JP2001219231A JP2003032115A JP 2003032115 A JP2003032115 A JP 2003032115A JP 2001219231 A JP2001219231 A JP 2001219231A JP 2001219231 A JP2001219231 A JP 2001219231A JP 2003032115 A JP2003032115 A JP 2003032115A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- input signal
- integration
- reference voltage
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 262
- 230000010354 integration Effects 0.000 claims abstract description 148
- 238000005259 measurement Methods 0.000 abstract description 22
- 230000000694 effects Effects 0.000 abstract description 2
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 238000007599 discharging Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005513 bias potential Methods 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 230000009172 bursting Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、直流電流測定用の
積分型A/Dコンバータ、特にバッテリーの充放電電流
の積算値の計測に適した積分型A/Dコンバータに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integral A / D converter for measuring a direct current, and more particularly to an integral A / D converter suitable for measuring an integrated value of a charge / discharge current of a battery.
【0002】[0002]
【従来の技術】ノートパソコン、個人携帯端末(PD
A)、ディジタルスチルカメラ(DSC)、スマートホ
ン、電気自動車、電動アシスト自転車など各種の電気装
置の電源として、充電可能なバッテリーが多用されてい
る。2. Description of the Related Art Notebook computers, personal mobile terminals (PD
A rechargeable battery is often used as a power source for various electric devices such as A), a digital still camera (DSC), a smart phone, an electric vehicle, and an electrically assisted bicycle.
【0003】これらのバッテリー、例えばノートパソコ
ンに用いられるリチウムイオン電池などのバッテリーに
おいては、充電時に定格を越えて充電を行う過充電とな
った場合には破裂するおそれがあり、また逆に容量を超
えて放電すると充放電特性が劣化してしまうことにな
る。In these batteries, for example, batteries such as lithium-ion batteries used in notebook computers, there is a risk of bursting if overcharged by exceeding the rating during charging, and conversely, the capacity is reduced. If the discharge is exceeded, the charging / discharging characteristics will deteriorate.
【0004】このような事態を避けて、バッテリーの性
能を充分に発揮させるためには、充電放電特性に適合し
た充電及び放電制御を行う必要がある。このため、従来
からバッテリーの充電、放電状態を監視する計測装置が
用いられている。In order to avoid such a situation and to bring out the full performance of the battery, it is necessary to perform charging and discharging control suitable for the charging and discharging characteristics. Therefore, a measuring device for monitoring the charge / discharge state of the battery has been conventionally used.
【0005】従来の計測装置は、広範囲に変化する充放
電電流(例えば、0.5mA〜15A)を電圧(5μV
〜150mV)に変換し、変換された電圧を増幅した上
で、サンプルホールドし、多ビット(例えば、10ビッ
ト)の逐次比較型A/Dコンバータでディジタル信号に
変換し、平均化処理などを行うマイクロコントローラー
ユニット(MCU)などから構成されている。The conventional measuring device uses a charging / discharging current (for example, 0.5 mA to 15 A) that varies over a wide range as a voltage (5 μV).
To 150 mV), the converted voltage is amplified, sample-held, converted into a digital signal by a multi-bit (for example, 10-bit) successive approximation A / D converter, and averaged. It is composed of a microcontroller unit (MCU) and the like.
【0006】この従来の計測装置では、所定のサンプリ
ング周期毎に得た離散値と時間との積に依って充放電電
流の積算値を得ることから積算値として誤差を持つこ
と、入力信号のダイナミックレンジが広いため継続微少
電流とノイズに影響されること、などにより、電流積算
値計測の高精度化が困難であった。また、比較的大電流
を消費するMCUの動作時間が長いことから、消費電力
の低減が困難であった。In this conventional measuring apparatus, since the integrated value of the charging / discharging current is obtained based on the product of the discrete value obtained at each predetermined sampling cycle and the time, there is an error in the integrated value, and the dynamic value of the input signal. Since the range is wide and it is affected by continuous minute current and noise, it has been difficult to improve the accuracy of current integrated value measurement. Further, since the operating time of the MCU that consumes a relatively large current is long, it is difficult to reduce the power consumption.
【0007】また、従来から知られている連続値の積分
及びA/D変換を行う積分型A/Dコンバータの構成を
図10に示し、そのタイミングチャートを図8に示す。
この図10,図11において、最初、積分回路101は
リセットされていて、積分出力Eaは零電圧となってい
る。この状態で、スタートパルスsが印加され、フリッ
プフロップ103がセットされると、スイッチS1がオ
ン、スイッチS2がオフになり、入力信号Ei側に接続
される。積分回路101は入力信号Eiの積分を開始
し、基準期間である第1積分期間Tsが始まり傾斜−E
i/RCの出力Eaを生じ、出力Eaが比較電圧−ΔV
tを越えれば比較パルスpが発生する。FIG. 10 shows the configuration of a conventionally known integral type A / D converter that performs continuous value integration and A / D conversion, and FIG. 8 shows a timing chart thereof.
In FIGS. 10 and 11, first, the integrating circuit 101 is reset, and the integrated output Ea has a zero voltage. In this state, when the start pulse s is applied and the flip-flop 103 is set, the switch S1 is turned on, the switch S2 is turned off, and the input signal Ei is connected. The integrating circuit 101 starts the integration of the input signal Ei, and the first integration period Ts, which is the reference period, starts and the slope −E.
The output Ea of i / RC is generated, and the output Ea is the comparison voltage −ΔV.
If t is exceeded, the comparison pulse p is generated.
【0008】これにより、アンド回路106が開かれカ
ウンタ104はクロックパルス発生回路105のクロッ
クパルスの計数を始める。一定時間Ts後に、カウンタ
104のカウント値がオーバーフロー値Nmに達して、
オーバーフローパルスrによりフリップフロップ103
がリセットされる。As a result, the AND circuit 106 is opened and the counter 104 starts counting the clock pulses of the clock pulse generation circuit 105. After a certain time Ts, the count value of the counter 104 reaches the overflow value Nm,
Flip-flop 103 by overflow pulse r
Is reset.
【0009】したがって、今度はスイッチS1がオフ、
スイッチS2がオンになり、基準電圧−Es側に切り替
わって第2積分期間Tが始まり、積分回路101は以前
と逆の傾斜Es/CRの積分を行う。そして、出力Ea
が比較電圧−ΔVtに戻ると比較回路102が反転し、
アンド回路106が閉となる。この間、カウンタ104
はオーバーフローの後再び1からの計数を行っており、
アンド回路106の閉時の計数値Nは入力信号Eiに比
例した値となっている。Therefore, this time, the switch S1 is turned off,
The switch S2 is turned on, the reference voltage is switched to the −Es side, the second integration period T is started, and the integration circuit 101 performs the integration of the slope Es / CR opposite to the previous one. And output Ea
Is returned to the comparison voltage −ΔVt, the comparison circuit 102 is inverted,
The AND circuit 106 is closed. During this time, the counter 104
Is counting from 1 again after overflow,
The count value N when the AND circuit 106 is closed is a value proportional to the input signal Ei.
【0010】このように、積分回路101で入力信号E
iを基準期間Tsだけ積分し、続いて積分回路101を
入力信号Eiと逆極性の基準電圧−Esに切り替え、こ
の積分値を零に戻すように積分する。積分回路101の
前半の積分値は入力信号Eiの値に比例するから、後半
の逆方向積分時間Tは入力信号Eiの値に比例し、この
期間クロックパルスを計数することにより、A/D変換
されたことになる。この従来の積分型A/Dコンバータ
は回路が安価に構成でき、雑音の影響を受けにくい利点
を持っている。In this way, the input signal E in the integrating circuit 101 is
i is integrated only for the reference period Ts, then the integrating circuit 101 is switched to the reference voltage −Es having a polarity opposite to that of the input signal Ei, and the integrated value is integrated back to zero. Since the integrated value of the first half of the integrating circuit 101 is proportional to the value of the input signal Ei, the backward integration time T of the latter half is proportional to the value of the input signal Ei, and the clock pulse is counted during this period to perform A / D conversion. It was done. This conventional integration type A / D converter has an advantage that the circuit can be constructed at a low cost and is hardly affected by noise.
【0011】[0011]
【発明が解決しようとする課題】しかしながら、この従
来のA/Dコンバータは、入力信号を積分する積分期間
の他に、その積分された値を基準電圧で放電する逆方向
積分時間、則ちA/D変換時間を必要とし、このA/D
変換に要する時間の間は入力信号を積分することができ
ない。However, in the conventional A / D converter, in addition to the integration period for integrating the input signal, the reverse integration time for discharging the integrated value at the reference voltage, that is, A This requires A / D conversion time.
The input signal cannot be integrated during the conversion time.
【0012】したがって、連続した電流など入力信号の
積算値を計測する場合に、積分されずA/D変換されな
い期間が発生してしまう。この期間の入力信号を平均化
手段などで予測し補正するとしても、高精度の測定結果
を得ることは困難である。特に、入力信号の変化範囲が
広いバッテリーの充放電電流の積算値計測などの場合に
は、この誤差の影響は大きいものとなる。Therefore, when measuring the integrated value of the input signal such as a continuous current, there occurs a period in which the integrated signal is not integrated and A / D converted. Even if the input signal in this period is predicted and corrected by an averaging means or the like, it is difficult to obtain a highly accurate measurement result. In particular, in the case of measuring the integrated value of the charging / discharging current of the battery in which the range of change of the input signal is wide, the influence of this error is large.
【0013】また、この従来のA/Dコンバータのアナ
ログ系における増幅器や比較器などにはオフセット分が
存在しており、さらにこれら構成要素の特性ばらつきや
温度変化に起因して、測定データ値に変動が生じてしま
う。Further, there is an offset component in the amplifier and the comparator in the analog system of this conventional A / D converter, and further, due to the characteristic variation and temperature change of these constituent elements, the measured data value is changed. There will be fluctuations.
【0014】これらのオフセットやばらつき、温度変化
などの影響による誤差分のため、精度を向上することが
困難であった。It is difficult to improve the accuracy because of the error amount due to the effects of offset, variation, temperature change and the like.
【0015】これらの従来装置の問題点に鑑みて、本発
明は、A/D変換に要する時間中の入力信号を積分でき
る構成とし、またオフセットやばらつき、温度変化など
の影響による誤差分を測定結果に基づいて補正可能とし
て、連続して入力される信号の積算値を高精度に計測す
ることができる積分型A/Dコンバータを提供すること
を目的とする。In view of the problems of these conventional devices, the present invention has a configuration capable of integrating an input signal during the time required for A / D conversion, and measures an error amount due to an influence of offset, variation, temperature change, and the like. It is an object of the present invention to provide an integration type A / D converter that can be corrected based on the result and can measure the integrated value of continuously input signals with high accuracy.
【0016】[0016]
【課題を解決するための手段】請求項1の積分型A/D
コンバータは、第1の積分型A/D変換部と、第2の積
分型A/D変換部と、入力信号を受け、所定期間毎に入
力信号を前記第1の積分型A/D変換部と前記第2の積
分型A/D変換部とに交互に供給する入力手段と、前記
第1の積分型A/D変換部で変換された入力信号のA/
D変換データ及び、前記第2の積分型A/D変換部で変
換された入力信号のA/D変換データを、それぞれ前記
第1の積分型A/D変換部及び前記第2の積分型A/D
変換部から受けて外部に出力する出力手段とを備え、前
記第1の積分型A/D変換部及び前記第2の積分型A/
D変換部はそれぞれ、ある所定の期間に入力された入力
信号を積分し、引き続く所定の期間に、入力信号の積分
値をA/D変換することを特徴とする。An integral type A / D according to claim 1
The converter receives a first integration type A / D conversion section, a second integration type A / D conversion section, an input signal, and outputs the input signal every predetermined period to the first integration type A / D conversion section. And input means for alternately supplying to the second integration type A / D conversion section, and A / of the input signal converted by the first integration type A / D conversion section.
The D conversion data and the A / D conversion data of the input signal converted by the second integration type A / D conversion unit are respectively converted into the first integration type A / D conversion unit and the second integration type A. / D
Output means for receiving from the conversion part and outputting to the outside, the first integration type A / D conversion part and the second integration type A / D
Each of the D conversion units is characterized by integrating an input signal input during a certain predetermined period and performing A / D conversion of an integrated value of the input signal during a subsequent predetermined period.
【0017】この請求項1の積分型A/Dコンバータで
は、2系統の積分型A/D変換部を備えて、所定周期毎
に交互に切り替え、一方の積分型A/D変換部で入力信
号の積分を行い、他方の積分型A/D変換部で積分され
た入力信号をA/D変換することで、連続的に変化する
入力信号の積算値を高精度に、且つ実測に基づき正確に
計測することができる。The integral type A / D converter according to the present invention is provided with two systems of integral type A / D converters, which are alternately switched at predetermined intervals, and one of the integral type A / D converters inputs the input signal. Is performed and the input signal integrated by the other integral type A / D conversion unit is A / D converted, so that the integrated value of the continuously changing input signal can be accurately calculated based on actual measurement. It can be measured.
【0018】請求項2の積分型A/Dコンバータは、第
1の積分型A/D変換部と、第2の積分型A/D変換部
と、入力信号を受けるとともに、リファレンス電圧を有
し、所定期間毎に入力信号を前記第1の積分型A/D変
換部と前記第2の積分型A/D変換部とに交互に供給す
るとともに、入力信号が供給されていない前記第2の積
分型A/D変換部或いは前記第1の積分型A/D変換部
に前記リファレンス電圧を供給する入力手段と、前記第
1の積分型A/D変換部で変換された入力信号のA/D
変換データ、リファレンス電圧のA/D変換データ及
び、前記第2の積分型A/D変換部で変換された入力信
号のA/D変換データ、リファレンス電圧のA/D変換
データを、それぞれ前記第1の積分型A/D変換部及び
前記第2の積分型A/D変換部から受けて外部に出力す
る出力手段とを備え、前記第1の積分型A/D変換部及
び前記第2の積分型A/D変換部はそれぞれ、ある所定
の期間に入力された入力信号を積分し、引き続く所定の
期間に、入力信号の積分値をA/D変換するとともに、
リファレンス電圧積分とリファレンスA/D変換を行う
ことを特徴とする。An integral type A / D converter according to a second aspect of the invention has a first integral type A / D conversion section, a second integral type A / D conversion section, an input signal, and a reference voltage. , The input signal is alternately supplied to the first integration type A / D conversion section and the second integration type A / D conversion section every predetermined period, and the input signal is not supplied to the second integration type A / D conversion section. Input means for supplying the reference voltage to the integration type A / D conversion section or the first integration type A / D conversion section, and A / A of the input signal converted by the first integration type A / D conversion section. D
The conversion data, the A / D conversion data of the reference voltage, the A / D conversion data of the input signal converted by the second integral type A / D conversion unit, and the A / D conversion data of the reference voltage are respectively converted into the second data. 1 integral type A / D conversion section and output means for receiving from the second integral type A / D conversion section and outputting to the outside, the first integral type A / D conversion section and the second Each of the integral A / D converters integrates an input signal input during a certain predetermined period, A / D converts the integrated value of the input signal during a subsequent predetermined period, and
It is characterized in that reference voltage integration and reference A / D conversion are performed.
【0019】この請求項2の積分型A/Dコンバータで
は、請求項1の積分型A/Dコンバータと同様に、連続
的に変化する入力信号の積算値を高精度に、且つ実測に
基づき正確に計測することができる。According to the integral type A / D converter of the second aspect of the invention, similarly to the integral type A / D converter of the first aspect of the invention, the integrated value of the continuously changing input signal is accurately measured and accurately calculated. Can be measured.
【0020】また、積算された入力信号をA/D変換す
る周期では、入力信号のA/D変換後の余裕期間を利用
して、リファレンス電圧積分及びそのリファレンスA/
D変換を行うことで、入力信号のデータとともに、リフ
ァレンスデータを得る。このリファレンスデータを用い
て入力信号データを比率処理などの補正を行うことがで
きるから、さらに計測精度の向上が図れる。Further, in the A / D conversion period of the integrated input signal, the margin period after the A / D conversion of the input signal is utilized to integrate the reference voltage and the reference A / D thereof.
By performing the D conversion, the reference data is obtained together with the data of the input signal. Since the reference signal can be used to correct the input signal data such as ratio processing, the measurement accuracy can be further improved.
【0021】また、このリファレンス電圧積分及びリフ
ァレンスA/D変換は、入力信号の積分とかそのA/D
変換を行っていない、積分型A/D変換部の空き時間を
利用して行うから、変換部の効率的利用が行える。The reference voltage integration and the reference A / D conversion are performed by integrating the input signal or the A / D thereof.
Since the conversion is performed by utilizing the free time of the integration type A / D conversion unit, the conversion unit can be efficiently used.
【0022】請求項3の積分型A/Dコンバータは、請
求項2記載の積分型A/Dコンバータにおいて、前記リ
ファレンス電圧が、グランド電圧であり、グランド電圧
積分とグランドA/D変換を行うことにより、オフセッ
ト電圧を得ることを特徴とする。An integral A / D converter according to a third aspect is the integral A / D converter according to the second aspect, wherein the reference voltage is a ground voltage, and ground voltage integration and ground A / D conversion are performed. The offset voltage is obtained by
【0023】この請求項3の積分型A/Dコンバータで
は、請求項1の積分型A/Dコンバータと同様に、連続
的に変化する入力信号の積算値を高精度に、且つ実測に
基づき正確に計測することができる。According to the integral type A / D converter of the third aspect of the present invention, similarly to the integral type A / D converter of the first aspect, the integrated value of the continuously changing input signal can be accurately determined based on the actual measurement. Can be measured.
【0024】また、積算された入力信号をA/D変換す
る周期では、入力信号のA/D変換後の余裕期間を利用
して、グランド電圧積分及びそのグランドA/D変換を
行うことで、入力信号のデータとともに、オフセットデ
ータを得る。このオフセットデータを用いて入力信号デ
ータを差分処理などの補正を行うことができるから、さ
らに計測精度の向上が図れる。In the A / D conversion period of the integrated input signal, the ground voltage integration and the ground A / D conversion are performed by using the margin period after the A / D conversion of the input signal. Offset data is obtained together with the data of the input signal. Since the offset data can be used to correct the input signal data such as difference processing, the measurement accuracy can be further improved.
【0025】また、このグランド電圧積分及びグランド
A/D変換は、入力信号の積分とかそのA/D変換を行
っていない、積分型A/D変換部の空き時間を利用して
行うから、変換部の効率的利用が行える。Further, since the ground voltage integration and the ground A / D conversion are carried out by utilizing the free time of the integral type A / D conversion section which does not carry out the integration of the input signal or the A / D conversion thereof. The parts can be used efficiently.
【0026】請求項4の積分型A/Dコンバータは、第
1の積分型A/D変換部と、第2の積分型A/D変換部
と、入力信号を受けるとともに、第1リファレンス電圧
と第2リファレンス電圧を有し、所定期間毎に入力信号
を前記第1の積分型A/D変換部と前記第2の積分型A
/D変換部とに交互に供給するとともに、入力信号が供
給されていない前記第2の積分型A/D変換部或いは前
記第1の積分型A/D変換部にさらに交互に前記第1リ
ファレンス電圧或いは第2リファレンス電圧を供給する
入力手段と、前記第1の積分型A/D変換部で変換され
た入力信号のA/D変換データ、第1リファレンス電圧
のA/D変換データ、第2リファレンス電圧のA/D変
換データ及び、前記第2の積分型A/D変換部で変換さ
れた入力信号のA/D変換データ、第1リファレンス電
圧のA/D変換データ、第2リファレンス電圧のA/D
変換データを、それぞれ前記第1の積分型A/D変換部
及び前記第2の積分型A/D変換部から受けて外部に出
力する出力手段とを備え、前記第1の積分型A/D変換
部及び前記第2の積分型A/D変換部はそれぞれ、ある
所定の期間に入力された入力信号を積分し、引き続く所
定の期間に、入力信号の積分値をA/D変換するととも
に、第1リファレンス電圧積分と第1リファレンスA/
D変換或いは第2リファレンス電圧積分と第2リファレ
ンスA/D変換を行うことを特徴とする.An integral A / D converter according to a fourth aspect of the present invention receives a first integral A / D converter, a second integral A / D converter, an input signal, and a first reference voltage. A second reference voltage is provided, and an input signal is supplied to the first integration type A / D conversion unit and the second integration type A at predetermined intervals.
To the second integration type A / D conversion section or the first integration type A / D conversion section to which an input signal is not supplied. Input means for supplying a voltage or a second reference voltage, A / D conversion data of the input signal converted by the first integral A / D conversion section, A / D conversion data of the first reference voltage, second A / D conversion data of the reference voltage, A / D conversion data of the input signal converted by the second integration type A / D conversion unit, A / D conversion data of the first reference voltage, and second reference voltage A / D
Output means for receiving the converted data from the first integration type A / D conversion section and the second integration type A / D conversion section and outputting the converted data to the outside, respectively. The conversion unit and the second integration type A / D conversion unit each integrate an input signal input during a predetermined period, and A / D-convert the integrated value of the input signal during a subsequent predetermined period. First reference voltage integration and first reference A /
It is characterized by performing D conversion or second reference voltage integration and second reference A / D conversion.
【0027】この請求項4の積分型A/Dコンバータで
は、請求項1の積分型A/Dコンバータと同様に、連続
的に変化する入力信号の積算値を高精度に、且つ実測に
基づき正確に計測することができる。According to the integral type A / D converter of the present invention, as in the integral type A / D converter of the first aspect, the integrated value of the continuously changing input signal is accurately measured and accurately calculated. Can be measured.
【0028】また、積算された入力信号をA/D変換す
る周期では、入力信号のA/D変換後の余裕期間を利用
して、第1リファレンス電圧積分及びその第1リファレ
ンスA/D変換と、第2リファレンス電圧積分及びその
第2リファレンスA/D変換とを行うことで、入力信号
のデータとともに、第1リファレンスデータと、第2リ
ファレンスデータを得る。これらの第1リファレンスデ
ータと第2リファレンスデータとを用いて、入力信号デ
ータを差分処理、比率処理などの補正を行うことができ
るから、さらに計測精度の向上が図れる。In the cycle of A / D converting the integrated input signal, the first reference voltage integration and the first reference A / D conversion are performed by using the margin period after the A / D conversion of the input signal. , The second reference voltage integration and the second reference A / D conversion are performed to obtain the first reference data and the second reference data together with the data of the input signal. By using the first reference data and the second reference data, the input signal data can be corrected by the difference processing, the ratio processing, and the like, so that the measurement accuracy can be further improved.
【0029】また、これらの第1リファレンス電圧積分
及び第1リファレンスA/D変換と、第2リファレンス
電圧積分及び第2リファレンスA/D変換は、入力信号
の積分とかそのA/D変換を行っていない、積分型A/
D変換部の空き時間を利用して行うから、変換部の効率
的利用が行える。The first reference voltage integration and the first reference A / D conversion, and the second reference voltage integration and the second reference A / D conversion perform integration of the input signal or A / D conversion thereof. Not integrated type A /
Since the free time of the D conversion unit is used, the conversion unit can be efficiently used.
【0030】請求項5の積分型A/Dコンバータは、請
求項1〜4の積分型A/Dコンバータにおいて、出力手
段は、A/D変換データに、当該データの内容を示す正
負符号、変換部識別符号、データ種別符号からなる付加
情報を付して、所定のデータフォーマットで出力するも
のであることを特徴とする。According to a fifth aspect of the present invention, there is provided an integral A / D converter according to the first to fourth aspects, wherein the output means converts the A / D conversion data into positive / negative signs indicating the contents of the data and conversion. It is characterized in that additional information including a part identification code and a data type code is added and output in a predetermined data format.
【0031】この請求項5の積分型A/Dコンバータで
は、A/D変換データ及び付加情報(正負符号、変換部
識別符号、データ種別符号)を所定のデータフォーマッ
トに基づいて出力することで、データの送信及び受信処
理を容易にし、トラブル発生を防止できる。In the integral type A / D converter according to the present invention, the A / D conversion data and the additional information (positive / negative code, converter identification code, data type code) are output based on a predetermined data format. Data transmission and reception processing can be facilitated and troubles can be prevented.
【0032】[0032]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図を参照して説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【0033】図1は、本発明の第1の実施の形態に係る
積分型A/Dコンバータの構成を示す図であり、図2は
第1の実施の形態に係る積分型A/Dコンバータ全体と
してのタイミングチャートである。また、図3は、各A
/D変換部の内部構成を示す図であり、図4は各A/D
変換部のタイミングチャートである。FIG. 1 is a diagram showing a configuration of an integral type A / D converter according to a first embodiment of the present invention, and FIG. 2 is a whole integral type A / D converter according to the first embodiment. Is a timing chart as. In addition, FIG.
FIG. 4 is a diagram showing an internal configuration of an A / D conversion unit, and FIG.
It is a timing chart of a conversion part.
【0034】図1、図2において、直流電流Iが電流検
出抵抗Rに流れ、その両端間の降下電圧が入力電圧Vi
nとなる。この直流電流Iは、バッテリーの充放電電流
の場合に、その極性は正・負極性を持つとともに、大き
さは広い範囲(例えば、0.5mA〜15A )で変動
し、入力電圧Vinもそれに応じて変動する。In FIGS. 1 and 2, the direct current I flows through the current detection resistor R, and the voltage drop across the resistor R is the input voltage Vi.
n. This DC current I has positive and negative polarities in the case of battery charging / discharging current, and its magnitude fluctuates in a wide range (for example, 0.5 mA to 15 A), and the input voltage Vin also varies accordingly. Fluctuate.
【0035】この入力電圧Vinは、入力切換スイッチ
SW9と入力切換スイッチSW10によって所定周期毎
T(T1,T2・・・)に切り替えられ、0チャンネル
A/D変換部100或いは1チャンネルA/D変換部2
00に交互に入力される。This input voltage Vin is switched to T (T1, T2 ...) At predetermined intervals by the input changeover switch SW9 and the input changeover switch SW10, and the 0 channel A / D conversion section 100 or the 1 channel A / D conversion is performed. Part 2
00 are alternately input.
【0036】0チャンネルA/D変換部100及び1チ
ャンネルA/D変換部200はそれぞれ、積分型A/D
変換部であり、各種のタイミング信号TC及びクロック
信号を受けて、入力端子in−0、in−1に入力され
た信号を、ある所定期間T1は積分し(あるいはA/D
変換し)、引き続く所定期間T2に積分値をA/D変換
し(あるいは積分し)、そのA/D変換値k0、k1を
出力端子out0,out1から出力する。また、両変
換部100,200は、各A/D変換値のデータ内容を
表す正・負符号、変換部識別符号、データ種別符号など
をレジスタ40に供給する。The 0-channel A / D conversion unit 100 and the 1-channel A / D conversion unit 200 are respectively integrated type A / D converters.
The conversion unit receives various timing signals TC and clock signals and integrates the signals input to the input terminals in-0 and in-1 for a predetermined period T1 (or A / D).
Converted), and the integrated value is A / D converted (or integrated) in the subsequent predetermined period T2, and the A / D converted values k0 and k1 are output from the output terminals out0 and out1. Further, both conversion units 100 and 200 supply a positive / negative code, a conversion unit identification code, a data type code, etc., representing the data content of each A / D conversion value to the register 40.
【0037】レジスタ40は、出力切換スイッチSW8
が接続されている側のA/D変換値k0、k1が入力さ
れ、そのA/D変換値k0、k1のデータ内容を表す正
負符号、変換部識別符号、データ種別符号などを付加情
報として、A/D変換値k0,k1に付してデータ出力
する。この出力切換スイッチSW8は、1つの積分値に
対応するA/D変換が終了する都度、いずれかの出力端
子out0,out1に接続されるようにタイミング信
号が印加される。The register 40 has an output changeover switch SW8.
A / D conversion values k0 and k1 on the side to which is connected are input, and a plus / minus code representing the data content of the A / D conversion values k0 and k1, a conversion unit identification code, a data type code, and the like are added information, Data is output with the A / D converted values k0 and k1. A timing signal is applied to the output change-over switch SW8 so as to be connected to one of the output terminals out0 and out1 each time the A / D conversion corresponding to one integrated value is completed.
【0038】クロックパルス発生器50は、本装置の時
間基準となる、クロック信号を各A/D変換部100,
200内のカウンタ及びタイミングコントローラ60に
供給する。タイミングコントローラ60は、クロック信
号及び必要に応じて外部操作信号を受けて、各種のタイ
ミング信号TC(TC1〜TCn)を作成し、それぞれ
所要の箇所に供給する。また、0チャンネルA/D変換
部100及び1チャンネルA/D変換部200と相互の
連携を取り、0チャンネルA/D変換部100及び1チ
ャンネルA/D変換部200の状態に応じて各種のタイ
ミング信号TCを形成し供給する。The clock pulse generator 50 converts the clock signal, which is the time reference of the present apparatus, into each A / D converter 100,
It is supplied to the counter in 200 and the timing controller 60. The timing controller 60 receives a clock signal and an external operation signal as necessary, creates various timing signals TC (TC1 to TCn), and supplies them to respective required locations. Further, the 0-channel A / D conversion unit 100 and the 1-channel A / D conversion unit 200 are linked to each other, and various types of signals are provided according to the states of the 0-channel A / D conversion unit 100 and the 1-channel A / D conversion unit 200. Form and supply timing signal TC.
【0039】図3は、0チャンネルA/D変換部10
0、1チャンネルA/D変換部200の内部構成を示す
図である。同図において、入力端子inに印加された電
圧が、積分期間中、タイミング信号TC1によりオン状
態に閉成されるスイッチSW1を介して積分器10に供
給され、高抵抗の入力抵抗Riを通って増幅器Aiの反
転入力端子に供給される。FIG. 3 shows a 0-channel A / D converter 10
FIG. 3 is a diagram showing an internal configuration of a 0, 1 channel A / D conversion unit 200. In the figure, the voltage applied to the input terminal in is supplied to the integrator 10 via the switch SW1 which is closed in the ON state by the timing signal TC1 during the integration period, and passes through the high resistance input resistor Ri. It is supplied to the inverting input terminal of the amplifier Ai.
【0040】また、積分器10の増幅器Aiの反転入力
端子には、電源電圧Vccから定電流源I2により定電
流Idが、スイッチSW3を介して供給される。このス
イッチSW3は、積分器10の出力電圧が正極性のとき
のA/D変換動作中、オンされる。また、増幅器Aiの
反転入力端子には、グランド電圧Vgndへ定電流源I
1により定電流Iuが、スイッチSW2を介して供給さ
れる。このスイッチSW2は、積分器10の出力電圧が
負極性のときのA/D変換動作中、オンされる。The inverting input terminal of the amplifier Ai of the integrator 10 is supplied with the constant current Id from the power supply voltage Vcc by the constant current source I2 through the switch SW3. The switch SW3 is turned on during the A / D conversion operation when the output voltage of the integrator 10 has a positive polarity. The inverting input terminal of the amplifier Ai is connected to the ground voltage Vgnd to the constant current source I
1, the constant current Iu is supplied via the switch SW2. The switch SW2 is turned on during the A / D conversion operation when the output voltage of the integrator 10 has a negative polarity.
【0041】定電流Iuと定電流Idは、通常同一の電
流値とされるが、その大きさは入力信号Vinによる入
力電流の大きさと積分器の出力ダイナミックレンジによ
って決められる。即ち、入力信号Vinによる入力電流
と積分期間T0によりコンデンサCiに蓄積される電荷
に対して、定電流Iuにより放出される電荷の差によっ
て生じる積分器の出力がダイナミックレンジ以下である
ように決定される。即ち、
{(Vin/Ri)−Iu}×T0/Ci≦ 積分器1
0の出力ダイナミックレンジThe constant current Iu and the constant current Id are usually the same current value, but their magnitudes are determined by the magnitude of the input current by the input signal Vin and the output dynamic range of the integrator. That is, the output of the integrator, which is generated by the difference between the input current of the input signal Vin and the charge accumulated in the capacitor Ci during the integration period T0, is determined to be within the dynamic range. It That is, {(Vin / Ri) -Iu} × T0 / Ci ≦ integrator 1
Output dynamic range of 0
【0042】積分器10は、増幅器Aiと抵抗Riとコ
ンデンサCiとから構成され、増幅器Aiの反転入力端
子に抵抗Riが接続され、増幅器Aiの反転入力端子と
出力端子との間にコンデンサCiが接続されて積分増幅
器として機能する。増幅器Aiの非反転入力端子はグラ
ンド電圧Vgnd或いは所定のバイアス電位に接続され
る。コンデンサCiの端子間にスイッチSW4が接続さ
れ、このスイッチSW4は新しく積分期間が始まる際に
残留電荷を消去するために一瞬閉成される。The integrator 10 is composed of an amplifier Ai, a resistor Ri and a capacitor Ci, the resistor Ri is connected to the inverting input terminal of the amplifier Ai, and the capacitor Ci is provided between the inverting input terminal and the output terminal of the amplifier Ai. It is connected and functions as an integrating amplifier. The non-inverting input terminal of the amplifier Ai is connected to the ground voltage Vgnd or a predetermined bias potential. A switch SW4 is connected between the terminals of the capacitor Ci, and this switch SW4 is momentarily closed in order to erase the residual charge when a new integration period starts.
【0043】比較器Czは、非反転入力端子に積分器1
0の出力電圧cが、反転入力端子にグランド電圧Vgn
d或いは所定のバイアス電位Vbが供給され、出力電圧
cが正負あるいは所定値Vbより高いか低いかに応じて
比較出力dを反転出力する。なお、比較器Czととも
に、正電位検出用比較器及び負電位検出用比較器を設け
て、積分器10の出力電圧cの所定の正・負電圧を検出
し、これらの検出状況により、出力電圧cの判定を行う
ようにしてもよい。The comparator Cz has an integrator 1 at its non-inverting input terminal.
The output voltage c of 0 is the ground voltage Vgn at the inverting input terminal.
d or a predetermined bias potential Vb is supplied, and the comparison output d is inverted and output depending on whether the output voltage c is positive or negative or higher or lower than a predetermined value Vb. In addition to the comparator Cz, a positive potential detection comparator and a negative potential detection comparator are provided to detect a predetermined positive / negative voltage of the output voltage c of the integrator 10, and the output voltage is determined depending on the detection conditions. You may make it determine c.
【0044】コントロールロジック手段20は、比較出
力d及びタイミング信号を受けて、アップカウント信号
LO1及びダウンカウント信号LO2を出力する。この
アップカウント信号LO1は、積分器10の出力電圧c
が負極性で、入力される信号の積分期間が終了する時点
より所定の時間Tbだけ前の時点から、比較出力dが反
転するまで、オンされる。また、ダウンカウント信号L
O2は、積分器10の出力電圧cが正極性で、入力され
る信号の積分期間が終了する時点より所定の時間Tbだ
け前の時点から、比較出力dが反転するまで、オンされ
る。この所定の時間Tbは、入力信号Vinの大きさや
低電流Iu,Idの大きさなどに応じて適宜定めること
ができるし、また、この時間Tbを零とすることもでき
る。The control logic means 20 receives the comparison output d and the timing signal and outputs the up-count signal LO1 and the down-count signal LO2. This up-count signal LO1 is the output voltage c of the integrator 10.
Is a negative polarity and is turned on from a time point before a predetermined time Tb before the end of the integration period of the input signal until the comparison output d is inverted. Also, the down count signal L
The output voltage c of the integrator 10 has a positive polarity, and O2 is turned on from a time point that is a predetermined time Tb before the time point when the integration period of the input signal ends, until the comparison output d is inverted. The predetermined time Tb can be appropriately determined according to the magnitude of the input signal Vin, the magnitude of the low currents Iu and Id, and the time Tb can be zero.
【0045】アップダウンカウンタ30は、アップカウ
ント端子U、ダウンカウント端子D、カウント出力端子
O及びリセット端子Rを有している。リセット端子Rに
は、新しく積分期間が始まる際にカウント値をリセット
するためのタイミング信号TC2が印加される。The up / down counter 30 has an up count terminal U, a down count terminal D, a count output terminal O and a reset terminal R. A timing signal TC2 for resetting the count value when a new integration period starts is applied to the reset terminal R.
【0046】アップカウント端子Uには、アップカウン
ト信号LO1によりスイッチSW5が閉成されている
間、クロック信号CLKが入力され、アップカウントす
る。ダウンカウント端子Dには、ダウンカウント信号L
O2によりスイッチSW6が閉成されている間、クロッ
ク信号CLKが入力され、ダウンカウントする。The clock signal CLK is input to the up-count terminal U while the switch SW5 is closed by the up-count signal LO1 to count up. A down count signal L is applied to the down count terminal D.
While the switch SW6 is closed by O2, the clock signal CLK is input and down counting is performed.
【0047】図4は、図3に示される0チャンネルA/
D変換部100の動作を示す簡単なタイミングチャート
である。なお、1チャンネルA/D変換部200の動作
も同様のタイミングチャートとなるが、図4とは積分期
間とA/D変換期間が逆の位置関係となる。FIG. 4 shows the 0 channel A / shown in FIG.
6 is a simple timing chart showing the operation of the D conversion unit 100. Note that the operation of the 1-channel A / D conversion unit 200 has a similar timing chart, but the integration period and the A / D conversion period have a positional relationship opposite to that in FIG.
【0048】この図4において、タイミング信号TC1
は積分期間T1中出力され、スイッチSW1及びコント
ロールロジック手段20に供給される。タイミング信号
TC2は新しく積分期間が始まる時点に出力され、スイ
ッチSW4及びカウンタ30に供給される。タイミング
信号TC3はA/D変換用動作タイミング信号でありコ
ントロールロジック手段20に供給される。その他必要
に応じたタイミング信号が形成され、利用されている。In FIG. 4, the timing signal TC1
Is output during the integration period T1 and is supplied to the switch SW1 and the control logic means 20. The timing signal TC2 is output at the time when a new integration period starts, and is supplied to the switch SW4 and the counter 30. The timing signal TC3 is an A / D conversion operation timing signal and is supplied to the control logic means 20. Other timing signals are formed and used as needed.
【0049】さて、積分期間T1で、入力される正極性
の信号aが積分器10で積分され、その積分出力cは徐
々に増加する。この積分出力cを受けて比較器Czの比
較出力dは低レベル(負の状態)にある。In the integration period T1, the input positive signal a is integrated by the integrator 10, and the integrated output c gradually increases. Upon receiving this integrated output c, the comparison output d of the comparator Cz is at a low level (negative state).
【0050】この状態で、A/D変換動作開始時点、す
なわち積分期間T1の終了時点より予め定められた時間
Tb前の時点になると、A/D変換動作がA/D変換期
間T2に先立って開始される。比較出力dは負極性にあ
るので、コントロールロジック手段20からアップカウ
ント信号LO1が発生される。In this state, when the A / D conversion operation starts, that is, the time Tb before the end of the integration period T1 is reached, the A / D conversion operation precedes the A / D conversion period T2. Be started. Since the comparison output d has a negative polarity, the control logic means 20 generates the up-count signal LO1.
【0051】アップカウント信号LO1は、まずスイッ
チSW5に供給されて閉成する。スイッチSW5が閉成
している間、クロックパルス発生器50からのクロック
信号がカウンタ30のアップカウント端子Uに供給さ
れ、カウンタ30のカウント値はアップカウントされ
る。同時に、アップカウント信号LO1は、スイッチS
W2に供給されて閉成する。スイッチSW2が閉成して
いる間、定電流Iuが積分器10のコンデンサCiから
流出する。The up-count signal LO1 is first supplied to the switch SW5 to close it. While the switch SW5 is closed, the clock signal from the clock pulse generator 50 is supplied to the up-count terminal U of the counter 30, and the count value of the counter 30 is up-counted. At the same time, the up-count signal LO1 changes to the switch S.
It is supplied to W2 and closed. The constant current Iu flows out from the capacitor Ci of the integrator 10 while the switch SW2 is closed.
【0052】このアップカウント信号LO1が発生され
てから、積分期間T1が終了するまでの期間Tbでは、
入力電流Vin/Riの充電と低電流Iuの放電とが同
時に行われている。積分期間T1が終了すると、入力切
換スイッチSW9が入力信号端子a側からグランド端子
g側に切り換えられ、またスイッチSW1がオフされ
る。In the period Tb from the generation of the up-count signal LO1 to the end of the integration period T1,
The input current Vin / Ri is charged and the low current Iu is discharged at the same time. When the integration period T1 ends, the input selector switch SW9 is switched from the input signal terminal a side to the ground terminal g side, and the switch SW1 is turned off.
【0053】引き続いて、定電流Iuの放電により、c
点電位が徐々に回復し、比較器Czの零電位に到達した
時点でその比較出力dが反転し、コントロールロジック
手段20に印加される。コントロールロジック手段20
では、第2比較出力dの反転により、アップカウント信
号LO1を停止する。これにより、スイッチSW5は開
放しカウンタ30のアップカウント動作は停止し、スイ
ッチSW2は開放し定電流Iuの流出は停止する。Subsequently, by discharging the constant current Iu, c
When the point potential gradually recovers and reaches the zero potential of the comparator Cz, the comparison output d is inverted and applied to the control logic means 20. Control logic means 20
Then, the up count signal LO1 is stopped by the inversion of the second comparison output d. As a result, the switch SW5 is opened, the up-counting operation of the counter 30 is stopped, the switch SW2 is opened, and the outflow of the constant current Iu is stopped.
【0054】このようにして、入力された信号aの積分
値に応じたアップカウントパルスiが計数され、カウン
タ30からカウント値kとして出力される。なお、この
ようにA/D変換動作を積分期間T1中から行うことに
より、積分値のA/D変換に要する時間を短縮すること
ができる。また、以上は入力される信号aが正極性の場
合を例に説明したが、負極性の場合にも同様に行われ
て、ダウンカウントによるディジタル値が得られる。In this way, the up-count pulse i corresponding to the integrated value of the input signal a is counted and output from the counter 30 as the count value k. By performing the A / D conversion operation during the integration period T1 as described above, the time required for A / D conversion of the integrated value can be shortened. Further, although the case where the input signal a has a positive polarity has been described above as an example, the same processing is performed when the signal a has a negative polarity, and a digital value by down-counting is obtained.
【0055】以上のように構成される、第1の実施の形
態の積分型A/Dコンバータの全体としての動作を、図
2のタイミングチャートを再度参照して説明する。The overall operation of the integral type A / D converter of the first embodiment configured as described above will be described with reference to the timing chart of FIG. 2 again.
【0056】入力切換スイッチSW9と入力切換スイッ
チSW10は、タイミングコントローラ60からのタイ
ミング信号TCによって、所定周期T毎に切り換えられ
て、交互に入力信号Vinを0チャンネルA/D変換部
100または1チャンネルA/D変換部200に供給す
る。The input changeover switch SW9 and the input changeover switch SW10 are changed over every predetermined period T by the timing signal TC from the timing controller 60, and the input signal Vin is alternately applied to the 0 channel A / D converter 100 or 1 channel. It is supplied to the A / D conversion unit 200.
【0057】第1期間T1において入力信号Vinは0
チャンネルA/D変換部100に供給され、積分され
る。一方、1チャンネルA/D変換部200はその前の
期間に積分されている入力信号の積分値をA/D変換す
る。なお、図2で、の期間は入力信号の積分期間、
の期間は入力信号の積分値のA/D変換期間を示してい
る。なお、A/D変換動作は、前述のように、入力信号
の積分期間中から行われても良い。この点は、他の実施
の形態においても同様である。The input signal Vin is 0 in the first period T1.
It is supplied to the channel A / D conversion unit 100 and integrated. On the other hand, the 1-channel A / D conversion unit 200 performs A / D conversion on the integrated value of the input signal integrated in the previous period. In FIG. 2, the period of is the integration period of the input signal,
The period of indicates the A / D conversion period of the integrated value of the input signal. The A / D conversion operation may be performed during the integration period of the input signal as described above. This point is the same in the other embodiments.
【0058】引き続く第2期間T2において、入力切換
スイッチSW9と入力切換スイッチSW10は逆に切り
換えられ、入力信号Vinは1チャンネルA/D変換部
200に供給され積分される一方、0チャンネルA/D
変換部100はその前の期間に積分されている入力信号
の積分値をA/D変換する。In the subsequent second period T2, the input changeover switch SW9 and the input changeover switch SW10 are changed over in reverse, and the input signal Vin is supplied to the 1-channel A / D conversion section 200 and integrated, while the 0-channel A / D is changed.
The conversion unit 100 performs A / D conversion on the integrated value of the input signal that has been integrated in the previous period.
【0059】このように、0チャンネルA/D変換部1
00及び1チャンネルA/D変換部200ではそれぞ
れ、所定期間毎に入力信号の積分と積分値のA/D変換
を交互に行い、そのA/D変換値k0、k1を出力端子
out0,out1から出力する。そして、出力切換ス
イッチSW8が接続されている側のA/D変換値k0、
k1がレジスタ40に入力され、そのA/D変換値k
0、k1のデータ内容を表す付加情報を付してデータ出
力する。In this way, the 0-channel A / D converter 1
The 00 and 1-channel A / D converters 200 alternately perform the integration of the input signal and the A / D conversion of the integrated value every predetermined period, and output the A / D converted values k0 and k1 from the output terminals out0 and out1. Output. Then, the A / D conversion value k0 on the side to which the output changeover switch SW8 is connected,
k1 is input to the register 40, and its A / D conversion value k
Data is output with additional information indicating the data contents of 0 and k1.
【0060】この第1の実施の形態に係る積分型A/D
コンバータでは、2系統の0チャンネルA/D変換部1
00,1チャンネルA/D変換部200を備えて、所定
周期毎に交互に切り替え、一方の積分型A/D変換部で
入力信号の積分を行い、他方の積分型A/D変換部で積
分された入力信号をA/D変換することで、連続的に変
化する入力信号を切れ目無く積分するから、その積算値
を高精度に、且つ実測に基づき正確に計測することがで
きる。Integral type A / D according to the first embodiment
In the converter, two channels of 0-channel A / D converter 1
00, 1-channel A / D conversion unit 200 is alternately switched every predetermined period, one integration type A / D conversion unit performs integration of the input signal, and the other integration type A / D conversion unit performs integration. Since the continuously changing input signal is integrated seamlessly by A / D converting the input signal thus obtained, the integrated value can be measured with high accuracy and based on actual measurement.
【0061】図5は、本発明の第2の実施の形態に係る
積分型A/Dコンバータの構成を示す図であり、図6
は、その積分型A/Dコンバータ全体としてのタイミン
グチャートである。FIG. 5 is a diagram showing the configuration of an integral type A / D converter according to the second embodiment of the present invention.
3 is a timing chart of the integral type A / D converter as a whole.
【0062】図5において、図1と同様に、直流電流I
が電流検出抵抗Rに流れ、その両端間の降下電圧が入力
電圧Vinとなる。この入力電圧Vinは、入力切換ス
イッチSW9aと入力切換スイッチSW10aによって
所定周期毎に切り替えられ、0チャンネルA/D変換部
100或いは1チャンネルA/D変換部200に交互に
入力される。この入力切換スイッチSW9aと入力切換
スイッチSW10aは、それぞれ3入力切換型で構成さ
れ、タイミング信号TCにより入力電圧Vinの他に、
グランド電圧Vgnd及びリファレンス電圧Vrefに
切換接続される。In FIG. 5, as in FIG. 1, the direct current I
Flows into the current detection resistor R, and the voltage drop across the current detection resistor R becomes the input voltage Vin. The input voltage Vin is switched by the input changeover switch SW9a and the input changeover switch SW10a in every predetermined cycle, and is alternately input to the 0-channel A / D converter 100 or the 1-channel A / D converter 200. The input changeover switch SW9a and the input changeover switch SW10a are each of a three-input changeover type, and in addition to the input voltage Vin by the timing signal TC,
It is switchably connected to the ground voltage Vgnd and the reference voltage Vref.
【0063】0チャンネルA/D変換部100及び1チ
ャンネルA/D変換部200はそれぞれ、積分型A/D
変換部であり、各種のタイミング信号TC及びクロック
信号を受けて、入力端子in−0、in−1に入力され
た信号を積分し、積分終了後に積分値をA/D変換し、
そのA/D変換値k0、k1を出力端子out0,ou
t1から出力する。The 0-channel A / D conversion unit 100 and the 1-channel A / D conversion unit 200 are respectively integrated type A / D converters.
The conversion unit receives various timing signals TC and clock signals, integrates the signals input to the input terminals in-0 and in-1, and A / D-converts the integrated value after the integration is completed.
The A / D converted values k0 and k1 are output to output terminals out0 and ou.
Output from t1.
【0064】レジスタ40は、出力切換スイッチSW8
が接続されている側のA/D変換値k0、k1が入力さ
れ、そのA/D変換値k0、k1のデータ内容を表す付
加情報、例えば正負符号、変換部識別符号、データ種別
符号、を付してデータ出力する。この出力切換スイッチ
SW8は、1つの積分値に対応するA/D変換が終了す
る都度、いずれかの出力端子out0,out1に接続
されるようにタイミング信号が印加される。The register 40 has an output changeover switch SW8.
The A / D conversion values k0 and k1 on the side to which is connected are input, and additional information representing the data content of the A / D conversion values k0 and k1 such as a positive / negative code, a conversion unit identification code, and a data type code is input. Attach and output the data. A timing signal is applied to the output change-over switch SW8 so as to be connected to one of the output terminals out0 and out1 each time the A / D conversion corresponding to one integrated value is completed.
【0065】クロックパルス発生器50は、本装置の時
間基準となる、クロック信号をカウンタ30及びタイミ
ングコントローラ60に供給する。タイミングコントロ
ーラ60は、クロック信号及び必要に応じて外部操作信
号を受けて、各種のタイミング信号TCを作成し、それ
ぞれ所要の箇所に供給する。また、0チャンネルA/D
変換部100及び1チャンネルA/D変換部200と相
互の連携を取り、0チャンネルA/D変換部100及び
1チャンネルA/D変換部200の状態に応じて各種の
タイミング信号TCを形成し供給する。The clock pulse generator 50 supplies a clock signal, which serves as a time reference of this apparatus, to the counter 30 and the timing controller 60. The timing controller 60 receives a clock signal and an external operation signal as necessary, creates various timing signals TC, and supplies them to required portions. Also, 0 channel A / D
In cooperation with the conversion unit 100 and the 1-channel A / D conversion unit 200, various timing signals TC are formed and supplied according to the states of the 0-channel A / D conversion unit 100 and the 1-channel A / D conversion unit 200. To do.
【0066】なお、0チャンネルA/D変換部100、
1チャンネルA/D変換部200の内部構成およびその
動作は、図3及び図4と同様であるが、A/D変換期間
中でもグランド電圧Vgnd及びリファレンス電圧Vr
efを積分する期間は、タイミング信号TC1が出力さ
れてスイッチSW1がオンされる。また、グランド電圧
Vgndの積分値電圧及びリファレンス電圧Vrefの
積分値電圧をA/D変換する期間には、タイミング信号
TC3が出力されてアップカウント信号LO1(あるい
はダウンカウント信号LO2)が出力されて、それらの
積分値電圧に応じてアップダウンカウンタ30でカウン
トされる。その他の動作は、同様であるので、説明は省
略する。The 0-channel A / D converter 100,
The internal configuration and operation of the 1-channel A / D conversion unit 200 are the same as those in FIGS. 3 and 4, but the ground voltage Vgnd and the reference voltage Vr are maintained even during the A / D conversion period.
During the period in which ef is integrated, the timing signal TC1 is output and the switch SW1 is turned on. In addition, during the period in which the integrated value voltage of the ground voltage Vgnd and the integrated value voltage of the reference voltage Vref are A / D converted, the timing signal TC3 is output and the up count signal LO1 (or the down count signal LO2) is output, The up / down counter 30 counts according to the integrated value voltage. The other operations are the same, so the description thereof will be omitted.
【0067】以上のように構成される、第2の実施の形
態の積分型A/Dコンバータの全体としての動作を、図
6のタイミングチャートも参照して説明する。なお、図
6で、の期間は入力信号の積分期間、の期間は入力
信号の積分値のA/D変換期間、の期間はグランド電
圧の積分期間、の期間はグランド積分値のA/D変換
期間、の期間はリファレンス電圧の積分期間、の期
間はリファレンス電圧積分値のA/D変換期間である。The overall operation of the integral type A / D converter of the second embodiment configured as described above will be described with reference to the timing chart of FIG. In FIG. 6, the period is the integration period of the input signal, the period is the A / D conversion period of the integration value of the input signal, the period is the integration period of the ground voltage, and the period is the A / D conversion of the ground integration value. The period of, and the period of are the integration period of the reference voltage, and the period of is the A / D conversion period of the reference voltage integrated value.
【0068】入力切換スイッチSW9aと入力切換スイ
ッチSW10aは、タイミングコントローラ60からの
タイミング信号TCによって、入力電圧Vin、グラン
ド電圧Vgnd及びリファレンス電圧Vrefに切換接
続される。The input changeover switch SW9a and the input changeover switch SW10a are switched and connected to the input voltage Vin, the ground voltage Vgnd and the reference voltage Vref by the timing signal TC from the timing controller 60.
【0069】この入力切換スイッチSW9aは、第1期
間T1中は入力電圧Vinに接続され、第2期間ではグ
ランド電圧Vgndに接続され、第3期間T3中は入力
電圧Vinに接続され、第4期間ではリファレンス電圧
Vrefに切換接続される。また、入力切換スイッチS
W10は、第1期間T1ではリファレンス電圧Vref
に接続され、第2期間T2中は入力電圧Vinに接続さ
れ、第3期間T3ではグランド電圧Vgndに接続さ
れ、第4期間T4中は入力電圧Vinに切換接続され
る。The input selector switch SW9a is connected to the input voltage Vin during the first period T1, is connected to the ground voltage Vgnd during the second period, is connected to the input voltage Vin during the third period T3, and is connected to the fourth period. Then, it is switched and connected to the reference voltage Vref. Also, the input selector switch S
W10 has the reference voltage Vref in the first period T1.
Connected to the input voltage Vin during the second period T2, connected to the ground voltage Vgnd during the third period T3, and switched to the input voltage Vin during the fourth period T4.
【0070】第1期間T1において、0チャンネルA/
D変換部100は入力信号Vinを積分し、一方、1
チャンネルA/D変換部200は先ずその前の期間に積
分されている入力信号の積分値をA/D変換し、続い
てリファレンス電圧の積分を行い、さらにこのリファ
レンス積分のA/D変換を行う。In the first period T1, 0 channel A /
The D conversion unit 100 integrates the input signal Vin, while
The channel A / D conversion unit 200 first A / D-converts the integrated value of the input signal that has been integrated in the previous period, then integrates the reference voltage, and further A / D-converts this reference integration. .
【0071】第2期間T2において、0チャンネルA/
D変換部100は先ずその前の第1期間T1で積分され
た入力信号の積分値をA/D変換し、続いてグランド
電圧の積分を行い、さらにこのグランド電圧積分値の
A/D変換を行う。このグランド電圧の積分値のA/
D変換によりオフセット電圧が得られる。また、1チャ
ンネルA/D変換部200は入力信号Vinを積分す
る。In the second period T2, 0 channel A /
The D conversion unit 100 first A / D-converts the integrated value of the input signal integrated in the preceding first period T1, then integrates the ground voltage, and further A / D-converts the integrated value of the ground voltage. To do. A / of the integrated value of this ground voltage
An offset voltage is obtained by D conversion. Further, the 1-channel A / D conversion unit 200 integrates the input signal Vin.
【0072】第3期間T3において、0チャンネルA/
D変換部100は入力信号Vinを積分し、一方、1
チャンネルA/D変換部200は先ずその前の第2期間
T2に積分されている入力信号の積分値をA/D変換
し、続いてグランド電圧の積分を行い、さらにこのグ
ランド電圧積分値のA/D変換を行う。In the third period T3, 0 channel A /
The D conversion unit 100 integrates the input signal Vin, while
The channel A / D conversion unit 200 first A / D-converts the integrated value of the input signal that has been integrated in the preceding second period T2, then performs the integration of the ground voltage, and further the A of the integrated value of the ground voltage. / D conversion is performed.
【0073】第4期間T4において、0チャンネルA/
D変換部100は先ずその前の第3期間T3で積分され
た入力信号の積分値をA/D変換し、続いてリファレ
ンス電圧の積分を行い、さらにこのリファレンス電圧
積分値のA/D変換を行う。また、1チャンネルA/
D変換部200は入力信号Vinを積分する。In the fourth period T4, 0 channel A /
The D conversion unit 100 first A / D-converts the integrated value of the input signal integrated in the previous third period T3, then performs integration of the reference voltage, and further A / D-converts the integrated value of the reference voltage. To do. Also, 1 channel A /
The D conversion unit 200 integrates the input signal Vin.
【0074】このように、0チャンネルA/D変換部1
00及び1チャンネルA/D変換部200ではそれぞ
れ、所定期間毎に入力信号の積分と、入力信号の積分
値のA/D変換、グランド電圧の積分、グランド電
圧積分値のA/D変換、或いは入力信号の積分値のA
/D変換、リファレンス電圧の積分、リファレンス
電圧積分値のA/D変換、を交互に行う。その入力信
号の積分値のA/D変換、グランド電圧積分値のA/
D変換、リファレンス電圧積分値のA/D変換のそ
れぞれの値を、A/D変換値k0、k1として出力端子
out0,out1から、順次出力する。In this way, the 0-channel A / D converter 1
In the 00 and 1-channel A / D converters 200, the integration of the input signal, the A / D conversion of the integrated value of the input signal, the integration of the ground voltage, the A / D conversion of the integrated value of the ground voltage, or A of the integrated value of the input signal
The D / D conversion, the integration of the reference voltage, and the A / D conversion of the integrated value of the reference voltage are alternately performed. A / D conversion of the integrated value of the input signal, A / D of the integrated value of the ground voltage
The respective values of the D conversion and the A / D conversion of the reference voltage integrated value are sequentially output from the output terminals out0 and out1 as A / D converted values k0 and k1.
【0075】そして、出力切換スイッチSW8が接続さ
れている側のA/D変換値k0、k1がレジスタ40に
入力され、そのA/D変換値k0、k1のデータ内容を
表す付加情報を付してデータ出力する。Then, the A / D conversion values k0 and k1 on the side to which the output changeover switch SW8 is connected are input to the register 40, and additional information indicating the data contents of the A / D conversion values k0 and k1 is added. And output the data.
【0076】この付加情報は、2系統のA/D変換部の
出力を一つの系統から取り出す場合にデータの区別がで
きないことなどから、送信、受信側での混乱を避けるた
めに設けられるものであり、図7に例示されるデータフ
ォーマットにて形成される。This additional information is provided in order to avoid confusion on the transmitting and receiving sides, because the data cannot be distinguished when the outputs of the two systems of A / D converters are taken out from one system. Yes, it is formed in the data format illustrated in FIG.
【0077】図7で、ビット番号1は正負符号、ビット
番号2〜17はA/D変換データであるカウントデー
タ、ビット番号18は変換部を識別する系統番号、ビッ
ト番号17、18は入力電圧、グランド、リファレンス
のデータ種別符号、ビット番号21,22は予備として
いる。In FIG. 7, bit number 1 is a plus / minus sign, bit numbers 2 to 17 are count data which are A / D conversion data, bit number 18 is a system number for identifying the conversion section, and bit numbers 17 and 18 are input voltages. , Ground, reference data type code, and bit numbers 21 and 22 are reserved.
【0078】この所定のデータフォーマットに基づい
て、A/D変換データ及び付加情報(正負符号、変換部
識別符号、データ種別符号)を出力することで、データ
の送信及び受信処理を容易にし、トラブル発生を防止で
きる。By outputting the A / D converted data and the additional information (a positive / negative code, a conversion section identification code, a data type code) based on this predetermined data format, data transmission and reception processing can be facilitated and troubles can be prevented. Occurrence can be prevented.
【0079】この第2の実施の形態に係る積分型A/D
コンバータでは、図1の積分型A/Dコンバータと同様
に、連続的に変化する入力信号の積算値を高精度に、且
つ実測に基づき正確に計測することができる。Integral type A / D according to the second embodiment
In the converter, similarly to the integration type A / D converter in FIG. 1, the integrated value of the continuously changing input signal can be measured with high accuracy and based on actual measurement.
【0080】さらに、積算された入力信号をA/D変換
する周期では、入力信号のA/D変換後の余裕期間を利
用して、グランド電圧積分及びそのグランド電圧積分値
のA/D変換と、リファレンス電圧積分及びそのリファ
レンス電圧の積分値のA/D変換とを行うことで、入力
信号のデータとともに、オフセットデータと、リファレ
ンスデータを得る。Further, in the cycle of A / D converting the integrated input signal, the ground voltage integration and the A / D conversion of the ground voltage integrated value are performed by utilizing the margin period after the A / D conversion of the input signal. By performing reference voltage integration and A / D conversion of the integrated value of the reference voltage, offset data and reference data are obtained together with the data of the input signal.
【0081】増幅器、比較器などアナログ系の構成部品
に存在してしまうオフセット誤差分が入力信号の積算値
に含まれることは避けられないが、入力信号とは別にグ
ランド電圧を積算することで、オフセット電圧を得て、
入力信号の測定値との差分を取るなどの演算処理を行う
ことで、誤差を少なくし、高精度の計測が可能になる。Although it is unavoidable that offset error components that exist in analog components such as amplifiers and comparators are included in the integrated value of the input signal, by integrating the ground voltage separately from the input signal, Get the offset voltage,
By performing arithmetic processing such as taking a difference from the measured value of the input signal, the error can be reduced and highly accurate measurement can be performed.
【0082】同様に、増幅器、比較器などアナログ系の
構成部品の特性のばらつきや周囲温度の変動により、入
力信号の積算値に誤差が含まれてしまう。入力信号とは
別にリファレンス電圧を積算することで既知のリファレ
ンス電圧の積算値を得て、リファレンス電圧積算値のデ
ータ変動比を算出し、この算出されたデータ変動比を入
力信号の積算値に乗ずるなどの演算処理を行うことで補
正をし、誤差を少なくして高精度の計測が可能になる。Similarly, an error is included in the integrated value of the input signal due to variations in characteristics of analog components such as amplifiers and comparators and variations in ambient temperature. A known reference voltage integrated value is obtained by integrating the reference voltage separately from the input signal, the data variation ratio of the reference voltage integrated value is calculated, and the calculated data variation ratio is multiplied by the input signal integrated value. It is possible to perform correction by performing arithmetic processing such as to reduce the error and perform highly accurate measurement.
【0083】図8は、第3の実施の形態に係る積分型A
/Dコンバータのタイミングチャートである。この実施
の形態に係る積分型A/Dコンバータの構成は、第2の
実施の形態において、リファレンス電圧積分とそのリフ
ァレンスA/D変換をなくしたものに相当する。したが
って、本実施の形態の構成図は、リファレンス電圧Vr
efが無く、入力切換スイッチSW9aと入力切換スイ
ッチSW10aがリファレンス電圧Vrefへの切換を
有しないこと、以外は、第2の実施の形態に係る図5の
構成図と同様である。FIG. 8 shows an integral type A according to the third embodiment.
It is a timing chart of a / D converter. The configuration of the integral type A / D converter according to this embodiment corresponds to the configuration in which the reference voltage integration and its reference A / D conversion are eliminated in the second embodiment. Therefore, the configuration diagram of the present embodiment shows that the reference voltage Vr
It is the same as the configuration diagram of FIG. 5 according to the second embodiment except that there is no ef and that the input changeover switch SW9a and the input changeover switch SW10a do not have the changeover to the reference voltage Vref.
【0084】したがって以下、本第3の実施の形態の積
分型A/Dコンバータの全体としての動作を、図8のタ
イミングチャートを参照して説明するが、第2の実施の
形態と重複する点は、簡単のために説明を省略する。な
お、図8で、の期間は入力信号の積分期間、の期間
は入力信号の積分値のA/D変換期間、の期間はグラ
ンド電圧の積分期間、の期間はグランド積分値のA/
D変換期間である。Therefore, the operation of the integral type A / D converter of the third embodiment will be described below with reference to the timing chart of FIG. Is omitted for simplicity. In FIG. 8, the period of is the integration period of the input signal, the period of is the A / D conversion period of the integration value of the input signal, the period of is the integration period of the ground voltage, and the period of is the A / D of the ground integration value.
It is a D conversion period.
【0085】さて、入力切換スイッチSW9aは、第1
期間T1中は入力電圧Vinに接続され、第2期間では
グランド電圧Vgndに接続され、第3期間T3中は入
力電圧Vinに接続され、第4期間ではグランド電圧V
gndに切換接続される。また、入力切換スイッチSW
10aは、第1期間T1ではグランド電圧Vgndに接
続され、第2期間T2中は入力電圧Vinに接続され、
第3期間T3ではグランド電圧Vgndに接続され、第
4期間T4中は入力電圧Vinに切換接続される。Now, the input changeover switch SW9a is the first
It is connected to the input voltage Vin during the period T1, is connected to the ground voltage Vgnd during the second period, is connected to the input voltage Vin during the third period T3, and is connected to the ground voltage V during the fourth period.
It is switched and connected to gnd. Also, the input selector switch SW
10a is connected to the ground voltage Vgnd in the first period T1, and is connected to the input voltage Vin in the second period T2.
It is connected to the ground voltage Vgnd in the third period T3, and is switched and connected to the input voltage Vin in the fourth period T4.
【0086】第1期間T1において、0チャンネルA/
D変換部100は入力信号Vinを積分し、一方、1
チャンネルA/D変換部200は先ずその前の期間に積
分されている入力信号の積分値をA/D変換し、続い
てグランド電圧の積分を行い、さらにこのグランド電
圧積分値のA/D変換を行う。In the first period T1, 0 channel A /
The D conversion unit 100 integrates the input signal Vin, while
The channel A / D converter 200 first A / D-converts the integrated value of the input signal that has been integrated in the preceding period, then integrates the ground voltage, and further A / D-converts the ground voltage integrated value. I do.
【0087】第2期間T2において、0チャンネルA/
D変換部100は先ずその前の第1期間T1で積分され
た入力信号の積分値をA/D変換し、続いてグランド
電圧の積分を行い、さらにこのグランド電圧積分値の
A/D変換を行う。1チャンネルA/D変換部200
は入力信号Vinを積分する。In the second period T2, 0 channel A /
The D conversion unit 100 first A / D-converts the integrated value of the input signal integrated in the preceding first period T1, then integrates the ground voltage, and further A / D-converts the integrated value of the ground voltage. To do. 1-channel A / D converter 200
Integrates the input signal Vin.
【0088】以後、第3期間T3、第4期間T4は、以
上の繰り返し動作となる。After that, the above-described repetitive operation is performed in the third period T3 and the fourth period T4.
【0089】このように、0チャンネルA/D変換部1
00及び1チャンネルA/D変換部200ではそれぞ
れ、所定期間毎に入力信号の積分と、入力信号の積分
値のA/D変換、グランド電圧の積分、グランド電
圧積分値のA/D変換、を交互に行う。その入力信号
の積分値のA/D変換、グランド電圧積分値のA/D
変換のそれぞれの値を、A/D変換値k0、k1とし
て出力端子out0,out1から、順次出力する。In this way, the 0-channel A / D converter 1
The 00 and 1-channel A / D converters 200 perform integration of the input signal, A / D conversion of the integrated value of the input signal, integration of the ground voltage, and A / D conversion of the integrated value of the ground voltage for each predetermined period. Alternate. A / D conversion of the integrated value of the input signal, A / D of the integrated value of the ground voltage
The respective converted values are sequentially output from the output terminals out0 and out1 as A / D converted values k0 and k1.
【0090】そして、出力切換スイッチSW8が接続さ
れている側のA/D変換値k0、k1がレジスタ40に
入力され、そのA/D変換値k0、k1のデータ内容を
表す付加情報を付してデータ出力する。この付加情報
は、図7に例示されるデータフォーマットと同様であ
る。Then, the A / D conversion values k0 and k1 on the side to which the output selector switch SW8 is connected are input to the register 40, and additional information indicating the data content of the A / D conversion values k0 and k1 is added. And output the data. This additional information is similar to the data format illustrated in FIG.
【0091】この第3の実施の形態に係る積分型A/D
コンバータでは、図1の積分型A/Dコンバータと同様
に、連続的に変化する入力信号の積算値を高精度に、且
つ実測に基づき正確に計測することができる。Integral type A / D according to the third embodiment
In the converter, similarly to the integration type A / D converter in FIG. 1, the integrated value of the continuously changing input signal can be measured with high accuracy and based on actual measurement.
【0092】さらに、積算された入力信号をA/D変換
する周期では、入力信号のA/D変換後の余裕期間を利
用して、グランド電圧の積分及びそのグランド電圧積分
値のA/D変換を行うことで、入力信号のデータととも
に、オフセットデータを得る。Further, in the A / D conversion cycle of the integrated input signal, the margin period after the A / D conversion of the input signal is utilized to integrate the ground voltage and the A / D conversion of the integrated value of the ground voltage. By doing so, the offset data is obtained together with the data of the input signal.
【0093】増幅器、比較器などアナログ系の構成部品
に存在してしまうオフセット誤差分が入力信号の積算値
に含まれることは避けられないが、入力信号とは別にグ
ランド電圧を積算することでオフセット電圧を得て、入
力信号の測定値との差分を取るなどの演算処理を行うこ
とで、誤差を少なくし、高精度の計測が可能になる。Although it is unavoidable that the offset error amount that exists in analog system components such as an amplifier and a comparator is included in the integrated value of the input signal, the offset can be obtained by integrating the ground voltage separately from the input signal. By obtaining the voltage and performing arithmetic processing such as taking the difference from the measured value of the input signal, it is possible to reduce errors and perform highly accurate measurement.
【0094】図9は、第4の実施の形態に係る積分型A
/Dコンバータのタイミングチャートである。この実施
の形態に係る積分型A/Dコンバータの構成は、第2の
実施の形態において、グランド電圧の積分とそのグラン
ド電圧積分値のA/D変換をなくしたものに相当する。
したがって、本実施の形態の構成図は、グランド電圧V
gndが無く、入力切換スイッチSW9aと入力切換ス
イッチSW10aがグランド電圧Vgndへの切換を有
しないこと、以外は、第2の実施の形態に係る図5の構
成図と同様である。FIG. 9 shows an integral type A according to the fourth embodiment.
It is a timing chart of a / D converter. The configuration of the integral type A / D converter according to this embodiment corresponds to the configuration in which the integration of the ground voltage and the A / D conversion of the integrated value of the ground voltage are eliminated in the second embodiment.
Therefore, the configuration diagram of the present embodiment shows that the ground voltage V
5 is the same as the configuration diagram of FIG. 5 according to the second embodiment, except that there is no gnd and the input changeover switch SW9a and the input changeover switch SW10a do not have a changeover to the ground voltage Vgnd.
【0095】したがって、以下、本第4の実施の形態の
積分型A/Dコンバータの全体としての動作を、図9の
タイミングチャートを参照して説明するが、第2の実施
の形態と重複する点は、簡単のために説明を省略する。
なお、図9で、の期間は入力信号の積分期間、の期
間は入力信号の積分値のA/D変換期間、の期間はリ
ファレンス電圧の積分期間、の期間はリファレンス積
分値のA/D変換期間である。Therefore, the overall operation of the integral type A / D converter of the fourth embodiment will be described below with reference to the timing chart of FIG. 9, but it overlaps with that of the second embodiment. The points are omitted for simplification.
In FIG. 9, the period is the integration period of the input signal, the period is the A / D conversion period of the integrated value of the input signal, the period is the integration period of the reference voltage, and the period is the A / D conversion of the reference integrated value. It is a period.
【0096】さて、入力切換スイッチSW9aは、第1
期間T1中は入力電圧Vinに接続され、第2期間では
レファレンス電圧Vrefに接続され、第3期間T3中
は入力電圧Vinに接続され、第4期間ではリファレン
ス電圧Vrefに切換接続される。また、入力切換スイ
ッチSW10aは、第1期間T1ではリファレンス電圧
Vrefに接続され、第2期間T2中は入力電圧Vin
に接続され、第3期間T3ではリファレンス電圧Vre
fに接続され、第4期間T4中は入力電圧Vinに切換
接続される。Now, the input changeover switch SW9a is the first
It is connected to the input voltage Vin during the period T1, is connected to the reference voltage Vref during the second period, is connected to the input voltage Vin during the third period T3, and is switch-connected to the reference voltage Vref during the fourth period. The input changeover switch SW10a is connected to the reference voltage Vref in the first period T1 and the input voltage Vin in the second period T2.
Connected to the reference voltage Vre during the third period T3.
It is connected to f and is switched and connected to the input voltage Vin during the fourth period T4.
【0097】第1期間T1において、0チャンネルA/
D変換部100は入力信号Vinを積分し、一方、1
チャンネルA/D変換部200は先ずその前の期間に積
分されている入力信号の積分値をA/D変換し、続い
てリファレンス電圧の積分を行い、さらにこのリファ
レンス電圧積分値のA/D変換を行う。In the first period T1, 0 channel A /
The D conversion unit 100 integrates the input signal Vin, while
The channel A / D conversion unit 200 first A / D-converts the integrated value of the input signal that has been integrated in the previous period, then performs integration of the reference voltage, and further A / D-converts this reference voltage integrated value. I do.
【0098】第2期間T2において、0チャンネルA/
D変換部100は先ずその前の第1期間T1で積分され
た入力信号の積分値をA/D変換し、続いてリファレ
ンス電圧の積分を行い、さらにこのリファレンス電圧
積分値のA/D変換を行う。1チャンネルA/D変換
部200は入力信号Vinを積分する。In the second period T2, 0 channel A /
The D conversion unit 100 first A / D-converts the integrated value of the input signal integrated in the preceding first period T1, then integrates the reference voltage, and further A / D-converts the integrated value of the reference voltage. To do. The 1-channel A / D converter 200 integrates the input signal Vin.
【0099】以後、第3期間T3、第4期間T4は、以
上の繰り返し動作となる。After that, the above-described repetitive operation is performed in the third period T3 and the fourth period T4.
【0100】このように、0チャンネルA/D変換部1
00及び1チャンネルA/D変換部200ではそれぞ
れ、所定期間毎に入力信号の積分と、入力信号の積分
値のA/D変換、リファレンス電圧の積分、リファ
レンス電圧積分値のA/D変換、を交互に行う。その
入力信号の積分値のA/D変換、リファレンス電圧積
分値のA/D変換のそれぞれの値を、A/D変換値k
0、k1として出力端子out0,out1から、順次
出力する。In this way, the 0-channel A / D converter 1
The 00 and 1-channel A / D converters 200 perform integration of the input signal, A / D conversion of the integrated value of the input signal, integration of the reference voltage, and A / D conversion of the integrated value of the reference voltage at predetermined intervals. Alternate. The respective values of A / D conversion of the integrated value of the input signal and A / D conversion of the reference voltage integrated value are converted into A / D converted values k.
0 and k1 are sequentially output from the output terminals out0 and out1.
【0101】そして、出力切換スイッチSW8が接続さ
れている側のA/D変換値k0、k1がレジスタ40に
入力され、そのA/D変換値k0、k1のデータ内容を
表す付加情報を付してデータ出力する。この付加情報
は、図7に例示されるデータフォーマットと同様であ
る。Then, the A / D conversion values k0 and k1 on the side to which the output changeover switch SW8 is connected are input to the register 40, and additional information indicating the data contents of the A / D conversion values k0 and k1 is added. And output the data. This additional information is similar to the data format illustrated in FIG.
【0102】この第4の実施の形態に係る積分型A/D
コンバータでは、図1の積分型A/Dコンバータと同様
に、連続的に変化する入力信号の積算値を高精度に、且
つ実測に基づき正確に計測することができる。Integral type A / D according to the fourth embodiment
In the converter, similarly to the integration type A / D converter in FIG. 1, the integrated value of the continuously changing input signal can be measured with high accuracy and based on actual measurement.
【0103】さらに、積算された入力信号をA/D変換
する周期では、入力信号のA/D変換後の余裕期間を利
用して、リファレンス電圧積分及びそのリファレンスA
/D変換を行うことで、入力信号のデータとともに、リ
ファレンスデータを得る。Further, in the cycle of A / D converting the integrated input signal, the reference voltage integration and the reference A of the reference voltage are utilized by utilizing the margin period after the A / D conversion of the input signal.
By performing the / D conversion, the reference data is obtained together with the data of the input signal.
【0104】増幅器、比較器などアナログ系の構成部品
の特性のばらつきや周囲温度の変動により、入力信号の
積算値に誤差が含まれてしまう。入力信号とは別にリフ
ァレンス電圧を積算することで既知のリファレンス電圧
の積算値を得て、リファレンス電圧積算値のデータ変動
比を算出し、この算出されたデータ変動比を入力信号の
積算値に乗ずるなどの演算処理を行うことで補正をし、
誤差を少なくして高精度の計測が可能になる。Due to variations in the characteristics of analog components such as amplifiers and comparators and variations in the ambient temperature, the integrated value of the input signal will include an error. A known reference voltage integrated value is obtained by integrating the reference voltage separately from the input signal, the data variation ratio of the reference voltage integrated value is calculated, and the calculated data variation ratio is multiplied by the input signal integrated value. Compensate by performing arithmetic processing such as
Highly accurate measurement is possible with less error.
【0105】[0105]
【発明の効果】請求項1の積分型A/Dコンバータによ
れば、2系統の積分型A/D変換部を備えて、所定周期
毎に交互に切り替え、一方の積分型A/D変換部で入力
信号の積分を行い、他方の積分型A/D変換部で積分さ
れた入力信号をA/D変換することで、連続的に変化す
る入力信号の積算値を高精度に、且つ実測に基づき正確
に計測することができる。According to the integral type A / D converter of the first aspect, the integral type A / D converter is provided with two systems of integral type A / D converters, which are alternately switched every predetermined period. Integrates the input signal and A / D-converts the input signal integrated by the other integral-type A / D converter to accurately measure the integrated value of the continuously changing input signal. Based on this, it is possible to measure accurately.
【0106】請求項2の積分型A/Dコンバータでは、
請求項1の積分型A/Dコンバータと同様に、連続的に
変化する入力信号の積算値を高精度に、且つ実測に基づ
き正確に計測することができる。According to the integral type A / D converter of claim 2,
Similar to the integral type A / D converter of claim 1, the integrated value of the continuously changing input signal can be measured with high accuracy and based on actual measurement.
【0107】また、積算された入力信号をA/D変換す
る周期では、入力信号のA/D変換後の余裕期間を利用
して、リファレンス電圧積分及びそのリファレンスA/
D変換を行うことで、入力信号のデータとともに、リフ
ァレンスデータを得る。このリファレンスデータを用い
て入力信号データを比率処理などの補正を行うことがで
きるから、さらに計測精度の向上が図れる。In the cycle of A / D converting the integrated input signal, the reference voltage integration and its reference A / D conversion are performed by using the margin period after the A / D conversion of the input signal.
By performing the D conversion, the reference data is obtained together with the data of the input signal. Since the reference signal can be used to correct the input signal data such as ratio processing, the measurement accuracy can be further improved.
【0108】また、このリファレンス電圧積分及びリフ
ァレンスA/D変換は、入力信号の積分とかそのA/D
変換を行っていない、積分型A/D変換部の空き時間を
利用して行うから、変換部の効率的利用が行える。The reference voltage integration and the reference A / D conversion are performed by integrating the input signal or the A / D conversion thereof.
Since the conversion is performed by utilizing the free time of the integration type A / D conversion unit, the conversion unit can be efficiently used.
【0109】請求項3の積分型A/Dコンバータでは、
請求項1の積分型A/Dコンバータと同様に、連続的に
変化する入力信号の積算値を高精度に、且つ実測に基づ
き正確に計測することができる。According to the integral type A / D converter of claim 3,
Similar to the integral type A / D converter of claim 1, the integrated value of the continuously changing input signal can be measured with high accuracy and based on actual measurement.
【0110】また、積算された入力信号をA/D変換す
る周期では、入力信号のA/D変換後の余裕期間を利用
して、グランド電圧積分及びそのグランドA/D変換を
行うことで、入力信号のデータとともに、オフセットデ
ータを得る。このオフセットデータを用いて入力信号デ
ータを差分処理などの補正を行うことができるから、さ
らに計測精度の向上が図れる。In the A / D conversion cycle of the integrated input signal, the ground voltage integration and the ground A / D conversion are performed by utilizing the margin period after the A / D conversion of the input signal. Offset data is obtained together with the data of the input signal. Since the offset data can be used to correct the input signal data such as difference processing, the measurement accuracy can be further improved.
【0111】また、このグランド電圧積分及びグランド
A/D変換は、入力信号の積分とかそのA/D変換を行
っていない、積分型A/D変換部の空き時間を利用して
行うから、変換部の効率的利用が行える。Further, since the ground voltage integration and the ground A / D conversion are carried out by utilizing the free time of the integral type A / D conversion unit which does not carry out the integration of the input signal or the A / D conversion thereof. The parts can be used efficiently.
【0112】請求項4の積分型A/Dコンバータでは、
請求項1の積分型A/Dコンバータと同様に、連続的に
変化する入力信号の積算値を高精度に、且つ実測に基づ
き正確に計測することができる。According to the integral type A / D converter of claim 4,
Similar to the integral type A / D converter of claim 1, the integrated value of the continuously changing input signal can be measured with high accuracy and based on actual measurement.
【0113】また、積算された入力信号をA/D変換す
る周期では、入力信号のA/D変換後の余裕期間を利用
して、第1リファレンス電圧積分及びその第1リファレ
ンスA/D変換と、第2リファレンス電圧積分及びその
第2リファレンスA/D変換とを行うことで、入力信号
のデータとともに、第1リファレンスデータと、第2リ
ファレンスデータを得る。これらの第1リファレンスデ
ータと第2リファレンスデータとを用いて、入力信号デ
ータを差分処理、比率処理などの補正を行うことができ
るから、さらに計測精度の向上が図れる。Further, in the A / D conversion cycle of the integrated input signal, the first reference voltage integration and the first reference A / D conversion are performed by utilizing the margin period after the A / D conversion of the input signal. , The second reference voltage integration and the second reference A / D conversion are performed to obtain the first reference data and the second reference data together with the data of the input signal. By using the first reference data and the second reference data, the input signal data can be corrected by the difference processing, the ratio processing, and the like, so that the measurement accuracy can be further improved.
【0114】また、これらの第1リファレンス電圧積分
及び第1リファレンスA/D変換と、第2リファレンス
電圧積分及び第2リファレンスA/D変換は、入力信号
の積分とかそのA/D変換を行っていない、積分型A/
D変換部の空き時間を利用して行うから、変換部の効率
的利用が行える。The first reference voltage integration and first reference A / D conversion, and the second reference voltage integration and second reference A / D conversion perform integration of the input signal or A / D conversion thereof. Not integrated type A /
Since the free time of the D conversion unit is used, the conversion unit can be efficiently used.
【0115】請求項5の積分型A/Dコンバータによれ
ば、A/D変換データ及び付加情報(正負符号、変換部
識別符号、データ種別符号)を所定のデータフォーマッ
トに基づいて出力することで、データの送信及び受信処
理を容易にし、トラブル発生を防止できる。According to the integral type A / D converter of claim 5, the A / D conversion data and the additional information (the positive / negative code, the conversion section identification code, the data type code) are output based on a predetermined data format. It is possible to facilitate data transmission and reception processing and prevent troubles.
【図1】本発明の第1の実施の形態に係る積分型A/D
コンバータの構成を示す図。FIG. 1 is an integration type A / D according to a first embodiment of the present invention.
The figure which shows the structure of a converter.
【図2】本発明の第1の実施の形態に係る積分型A/D
コンバータのタイミングチャート。FIG. 2 is an integration type A / D according to the first embodiment of the present invention.
Timing chart of the converter.
【図3】積分型A/D変換部の構成図。FIG. 3 is a configuration diagram of an integral type A / D conversion unit.
【図4】積分型A/D変換部のタイミングチャート。FIG. 4 is a timing chart of an integral type A / D converter.
【図5】本発明の第2の実施の形態に係る積分型A/D
コンバータの構成を示す図。FIG. 5 is an integration type A / D according to a second embodiment of the present invention.
The figure which shows the structure of a converter.
【図6】本発明の第2の実施の形態に係る積分型A/D
コンバータのタイミングチャート。FIG. 6 is an integration type A / D according to a second embodiment of the present invention.
Timing chart of the converter.
【図7】本発明の第2の実施の形態に係るデータフォー
マット。FIG. 7 is a data format according to the second embodiment of the present invention.
【図8】本発明の第3の実施の形態に係る積分型A/D
コンバータのタイミングチャート。FIG. 8 is an integration type A / D according to a third embodiment of the present invention.
Timing chart of the converter.
【図9】本発明の第4の実施の形態に係る積分型A/D
コンバータのタイミングチャート。FIG. 9 is an integration type A / D according to a fourth embodiment of the present invention.
Timing chart of the converter.
【図10】従来の積分型A/Dコンバータの構成を示す
図。FIG. 10 is a diagram showing a configuration of a conventional integral type A / D converter.
【図11】従来の積分型A/Dコンバータのタイミング
チャート。FIG. 11 is a timing chart of a conventional integral A / D converter.
100 0チャンネルA/D変換部
200 1チャンネルA/D変換部
10 積分器
20 コントロールロジック手段
30 カウンタ
40 レジスタ
50 クロックパルス発生器
60 タイミングコントローラ
SW8 出力切換スイッチ
SW9,SW9a、SW10、SW10a 入力切換ス
イッチ
Vin 入力信号
Iu、Id 定電流
Ri 入力抵抗
Ai 増幅器
Ci コンデンサ
Cz 比較器100 0 channel A / D converter 200 1 channel A / D converter 10 integrator 20 control logic means 30 counter 40 register 50 clock pulse generator 60 timing controller SW8 output selector switches SW9, SW9a, SW10, SW10a input selector switch Vin Input signal Iu, Id Constant current Ri Input resistance Ai Amplifier Ci Capacitor Cz Comparator
Claims (5)
分型A/D変換部と前記第2の積分型A/D変換部とに
交互に供給する入力手段と、 前記第1の積分型A/D変換部で変換された入力信号の
A/D変換データ及び、前記第2の積分型A/D変換部
で変換された入力信号のA/D変換データを、それぞれ
前記第1の積分型A/D変換部及び前記第2の積分型A
/D変換部から受けて外部に出力する出力手段とを備
え、 前記第1の積分型A/D変換部及び前記第2の積分型A
/D変換部はそれぞれ、ある所定の期間に入力された入
力信号を積分し、引き続く所定の期間に、入力信号の積
分値をA/D変換することを特徴とする積分型A/Dコ
ンバータ。1. A first integration type A / D conversion section, a second integration type A / D conversion section, which receives an input signal and outputs the input signal every predetermined period to the first integration type A / D. Input means for alternately supplying to the conversion unit and the second integral A / D conversion unit; A / D conversion data of the input signal converted by the first integral A / D conversion unit; The A / D converted data of the input signal converted by the second integral A / D converter is converted into the first integral A / D converter and the second integral A, respectively.
An output unit for receiving from the / D conversion unit and outputting to the outside, the first integration type A / D conversion unit and the second integration type A
The / D converters each integrate an input signal input during a predetermined period, and A / D-convert the integrated value of the input signal during a subsequent predetermined period.
所定期間毎に入力信号を前記第1の積分型A/D変換部
と前記第2の積分型A/D変換部とに交互に供給すると
ともに、入力信号が供給されていない前記第2の積分型
A/D変換部或いは前記第1の積分型A/D変換部に前
記リファレンス電圧を供給する入力手段と、 前記第1の積分型A/D変換部で変換された入力信号の
A/D変換データ、リファレンス電圧のA/D変換デー
タ及び、前記第2の積分型A/D変換部で変換された入
力信号のA/D変換データ、リファレンス電圧のA/D
変換データを、それぞれ前記第1の積分型A/D変換部
及び前記第2の積分型A/D変換部から受けて外部に出
力する出力手段とを備え、 前記第1の積分型A/D変換部及び前記第2の積分型A
/D変換部はそれぞれ、ある所定の期間に入力された入
力信号を積分し、引き続く所定の期間に、入力信号の積
分値をA/D変換するとともに、リファレンス電圧積分
とリファレンスA/D変換を行うことを特徴とする積分
型A/Dコンバータ。2. A first integration type A / D conversion section, a second integration type A / D conversion section, which receives an input signal and has a reference voltage,
An input signal is alternately supplied to the first integration type A / D conversion section and the second integration type A / D conversion section every predetermined period, and the second integration is supplied with no input signal. Type A / D converter or input means for supplying the reference voltage to the first integral A / D converter, and A / D of the input signal converted by the first integral A / D converter. Conversion data, A / D conversion data of reference voltage, A / D conversion data of input signal converted by the second integral type A / D conversion unit, A / D of reference voltage
Output means for receiving the converted data from the first integration type A / D conversion section and the second integration type A / D conversion section and outputting the converted data to the outside, respectively. Converter and the second integral type A
Each / D conversion unit integrates the input signal input during a certain predetermined period, performs A / D conversion on the integrated value of the input signal during the subsequent predetermined period, and performs reference voltage integration and reference A / D conversion. An integral type A / D converter characterized by performing.
において、前記リファレンス電圧が、グランド電圧であ
り、グランド電圧積分とグランドA/D変換を行うこと
により、オフセット電圧を得ることを特徴とする積分型
A/Dコンバータ。3. The integration type A / D converter according to claim 2, wherein the reference voltage is a ground voltage, and the offset voltage is obtained by performing ground voltage integration and ground A / D conversion. Integral A / D converter.
2リファレンス電圧を有し、所定期間毎に入力信号を前
記第1の積分型A/D変換部と前記第2の積分型A/D
変換部とに交互に供給するとともに、入力信号が供給さ
れていない前記第2の積分型A/D変換部或いは前記第
1の積分型A/D変換部にさらに交互に前記第1リファ
レンス電圧あるいは第2リファレンス電圧を供給する入
力手段と、 前記第1の積分型A/D変換部で変換された入力信号の
A/D変換データ、第1リファレンス電圧のA/D変換
データ、第2リファレンス電圧のA/D変換データ及
び、前記第2の積分型A/D変換部で変換された入力信
号のA/D変換データ、第1リファレンス電圧のA/D
変換データ、第2リファレンス電圧のA/D変換データ
を、それぞれ前記第1の積分型A/D変換部及び前記第
2の積分型A/D変換部から受けて外部に出力する出力
手段とを備え、 前記第1の積分型A/D変換部及び前記第2の積分型A
/D変換部はそれぞれ、ある所定の期間に入力された入
力信号を積分し、引き続く所定の期間に、入力信号の積
分値をA/D変換するとともに、第1リファレンス電圧
積分と第1リファレンスA/D変換あるいは第2リファ
レンス電圧積分と第2リファレンスA/D変換を行うこ
とを特徴とする積分型A/Dコンバータ。4. A first integration type A / D conversion section, a second integration type A / D conversion section, which receives an input signal, has a first reference voltage and a second reference voltage, and has a predetermined period. An input signal is supplied to each of the first integration type A / D conversion section and the second integration type A / D
The voltage is alternately supplied to the conversion unit, and the first reference voltage or the second reference voltage is further alternately supplied to the second integration type A / D conversion unit or the first integration type A / D conversion unit to which the input signal is not supplied. Input means for supplying a second reference voltage, A / D conversion data of the input signal converted by the first integral A / D conversion unit, A / D conversion data of the first reference voltage, and second reference voltage A / D conversion data, A / D conversion data of the input signal converted by the second integral A / D conversion unit, and A / D of the first reference voltage
Output means for receiving the converted data and the A / D converted data of the second reference voltage from the first integration type A / D conversion section and the second integration type A / D conversion section and outputting them to the outside. The first integration type A / D conversion unit and the second integration type A
The / D converters each integrate an input signal input during a predetermined period, A / D-convert the integrated value of the input signal during a subsequent predetermined period, and perform the first reference voltage integration and the first reference A An integration type A / D converter which performs / D conversion or second reference voltage integration and second reference A / D conversion.
ータにおいて、出力手段は、A/D変換データに、当該
データの内容を示す正負符号、変換部識別符号、データ
種別符号からなる付加情報を付して、所定のデータフォ
ーマットで出力するものであることを特徴とする積分型
A/Dコンバータ。5. The integral type A / D converter according to any one of claims 1 to 4, wherein the output means includes, in the A / D converted data, a positive / negative code indicating the content of the data, a conversion section identification code, and a data type code. An integral A / D converter characterized by being output in a predetermined data format with additional information.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001219231A JP2003032115A (en) | 2001-07-19 | 2001-07-19 | Integral type analog to digital converter |
| US10/198,507 US7038610B2 (en) | 2001-07-19 | 2002-07-16 | Integration type A/D converter, and battery charger utilizing such converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001219231A JP2003032115A (en) | 2001-07-19 | 2001-07-19 | Integral type analog to digital converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003032115A true JP2003032115A (en) | 2003-01-31 |
Family
ID=19053269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001219231A Pending JP2003032115A (en) | 2001-07-19 | 2001-07-19 | Integral type analog to digital converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003032115A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009153016A (en) * | 2007-12-21 | 2009-07-09 | Sanyo Electric Co Ltd | AD converter |
| JP2013191976A (en) * | 2012-03-13 | 2013-09-26 | Renesas Electronics Corp | Integrated circuit |
| JP2017077020A (en) * | 2016-12-20 | 2017-04-20 | ルネサスエレクトロニクス株式会社 | Integrated circuit |
| CN113437974A (en) * | 2021-07-14 | 2021-09-24 | 杭州海康微影传感科技有限公司 | Single-slope analog-to-digital converter calibration method and system |
-
2001
- 2001-07-19 JP JP2001219231A patent/JP2003032115A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009153016A (en) * | 2007-12-21 | 2009-07-09 | Sanyo Electric Co Ltd | AD converter |
| JP2013191976A (en) * | 2012-03-13 | 2013-09-26 | Renesas Electronics Corp | Integrated circuit |
| JP2017077020A (en) * | 2016-12-20 | 2017-04-20 | ルネサスエレクトロニクス株式会社 | Integrated circuit |
| CN113437974A (en) * | 2021-07-14 | 2021-09-24 | 杭州海康微影传感科技有限公司 | Single-slope analog-to-digital converter calibration method and system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5124627A (en) | Battery capacity computing apparatus | |
| US5998971A (en) | Apparatus and method for coulometric metering of battery state of charge | |
| US8305035B2 (en) | Energy storage device | |
| US7663375B2 (en) | Battery voltage detecting circuit | |
| US6054861A (en) | Apparatus for monitoring power of battery to supply electric power to load | |
| TW294786B (en) | Digital trimming of on-chip analog components | |
| US20070024270A1 (en) | Method of voltage measurement and apparatus for same | |
| JP4820739B2 (en) | Battery voltage detection circuit | |
| JP2008216270A (en) | Current detection circuit | |
| JP4719972B2 (en) | Charge / discharge current measuring device | |
| US20100244845A1 (en) | Current integrating circuit device and secondary battery package using the same | |
| US7750612B2 (en) | Voltage-pulse converting circuit and charge control system | |
| US6693577B2 (en) | Integration type A/D conversion method, integration type A/D converter, and battery charger utilizing such converter | |
| JP4553567B2 (en) | Battery charge / discharge monitoring circuit and battery charge / discharge monitoring method | |
| JP2001204141A (en) | Detector for cell voltage of set battery and detecting method therefor | |
| JP2000137062A (en) | Method and apparatus for detecting remaining capacity of secondary battery | |
| US20030011372A1 (en) | Method and device for checking the charge state of a battery, in particular a rechargeable battery for a cellular mobile telephone | |
| JP2003032115A (en) | Integral type analog to digital converter | |
| JP2002243771A (en) | Battery voltage detection circuit | |
| US7038610B2 (en) | Integration type A/D converter, and battery charger utilizing such converter | |
| JP3543579B2 (en) | Method and apparatus for detecting charge / discharge current of secondary battery | |
| JP2004239748A (en) | Residual battery capacity detection method and portable terminal device | |
| JP4596697B2 (en) | Integrating A / D converter | |
| JP3697986B2 (en) | Assembled battery | |
| JP3223539B2 (en) | Quick charger |