JP2003031662A - 半導体集積回路の配線方法、半導体集積回路、及び配線方法をコンピュータに実行させるプログラム - Google Patents
半導体集積回路の配線方法、半導体集積回路、及び配線方法をコンピュータに実行させるプログラムInfo
- Publication number
- JP2003031662A JP2003031662A JP2001215793A JP2001215793A JP2003031662A JP 2003031662 A JP2003031662 A JP 2003031662A JP 2001215793 A JP2001215793 A JP 2001215793A JP 2001215793 A JP2001215793 A JP 2001215793A JP 2003031662 A JP2003031662 A JP 2003031662A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- area
- hole
- layer
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
回路全体の特性を悪化させることなく良好な層間接続を
実現できる配線方法を提供すること。 【解決手段】 スルーホールを1つ形成することを条件
として配線を決定する工程と、決定した配線のうち異な
る層上に配置され電気的に接続する必要のある配線の組
をピックアップして各配線の占める領域を抽出する工程
と、各配線間に一致する領域が存在するか否かを判断す
る工程と、一致する領域がスルーホールを設定可能な広
さを有するか判断する工程と、一致領域上に新たに他の
スルーホールを設定する工程を含む。一度決定した配線
のパターンを変化させることなく新たに他のスルーホー
ルの設定を行うことで、半導体集積回路の特性を損なう
ことなく層間接続の低抵抗化、エレクトロマイグレーシ
ョン耐性の向上、半導体集積回路の歩留まりの向上を実
現できる。
Description
る半導体集積回路における異なる層に配置された配線の
接続に使用するスルーホールにおいて、従来の方法によ
る配線を変更することなしに新たなスルーホールを設定
することにより配線における抵抗を軽減させ、あるいは
プロセス歩留まりを向上させる半導体集積回路の配線方
法、半導体集積回路、及び配線方法をコンピュータに実
行させるプログラムに関するものである。
数は、近年、指数関数的に増加しており、例えば1メガ
ビットのダイナミック・ランダム・アクセス・メモリ
(DRAM)においては、220万個の回路素子が搭載
されている。回路を構成する平面の面積は有限であり配
線のパターン等により回路の性能は左右されるため、こ
れら多量の回路素子の配置並びに回路素子間を接続する
配線をどのように構成するかはきわめて重要な課題であ
る。この配線工程をすべて人の手で行うことは、開発時
間及び精度の面から適切とはいえず、現在は計算機(C
AD)を用いて自動的に回路素子の配置及び配線のパタ
ーンを決定する手法が主流となっている。
多層構造からなる半導体集積回路の一部を示す模式図で
ある。ここで、図11は第1層及び第2層からなる半導
体集積回路を回路面に対し鉛直上方から見た透過図であ
り、第1層上に配置された配線と第2層上に配置された
配線を同一平面上に表している。すなわち、a配線1、
a配線2、b配線3、c配線4は第1層上に配置された
配線であり、A配線8、D配線9、E配線10は第2層
上に配置された配線である。また、a配線1、2及びA
配線8は同一の電気信号を伝送し、その他の配線は、そ
れぞれ異なる電気信号を伝送する。
ており異なる層に属する配線は互いに絶縁されている
が、a配線1とA配線8、a配線2とA配線8は同一信
号を扱うため電気的に接続されている必要がある。その
ためa配線1とA配線8はスルーホール5によって、a
配線2とA配線8はスルーホール6によって接続されて
いる。スルーホールは回路面に対して垂直方向に第1層
と第2層との間に挟まれた絶縁層を貫いて設定されるた
め、第1層と第2層との間の導通を確保することができ
る。このようなスルーホールを設定するために従来の自
動配線では、接続する配線の組に対してスルーホールを
必ず1つ配置することを条件に、配線パターンが設定さ
れる。具体的には自動配線において、電気的に接続する
必要のある配線の組に対して一方の配線上に設定領域を
配置し、他方の配線上には設定領域の射影である対応領
域を配置する。そして絶縁層を貫く形でスルーホールが
設定され、設定領域と対応領域との間を接続する。
装置の微細化の要請により回路素子の小型化並びに配線
の幅の減少が進んでいる。図11に示したようにスルー
ホールは配線の幅よりも狭い幅で設定されるため、スル
ーホール1つあたりの回路面における断面積は配線幅の
減少に対応して小さくなる。しかも従来の自動配線では
異なる層に配置された配線の組に対して導通させるため
に設定されるスルーホールは1つだけである。
ルーホールの断面積に反比例するため半導体集積回路の
微細化を進めるに従ってスルーホールの抵抗値は増大
し、電流は流れにくくなる。
とその分スルーホールの形成は困難となり、半導体集積
回路の製造工程においてスルーホール部分で断線が生ず
る確率が上昇する。1つのスルーホールが断線したこと
によって、半導体集積回路の他の部分に問題がなくとも
その半導体集積回路は動作不能となり製品としての出荷
が不可能となるため、半導体集積回路の歩留まりの低下
を招くという弊害が生ずる。
レーション耐性は電流密度の2乗に反比例して悪化する
ことが知られている。同じ大きさの電流を流した場合、
断面積の小さいスルーホールの電流密度は増大するため
エレクトロマイグレーション耐性が悪化するという弊害
が生ずる。
配置される配線の組に対して設定されるスルーホールの
数を増やすことが対策として考えられる。例えば今まで
1つのスルーホールで接続していた配線間を2つのスル
ーホールで接続するようにすればその分回路面に対する
スルーホールの断面積は増大するため、抵抗値は減少
し、その他の弊害も防止することができる。このような
技術について特開平9−62724号公報、特開平10
−125775号公報、特開平8−306786号公報
において開示がされている。
面積は有限であるため、スルーホールを設定する領域を
新たに増やすことを条件として自動配線を行うことは得
策ではない。すなわちスルーホール設定領域を増やした
分だけ回路素子及び配線のために用いることのできる領
域は小さくなり、スルーホールを設定する領域を迂回し
て他の配線を配置する必要が生ずるなど配線の自由度が
減少し半導体集積回路の特性が悪化し、ひどい場合には
自動配線を行うことが不可能となるためである。
配線のパターンを決定した後に、その配線パターンを変
更することなく新たにスルーホールを配置する半導体集
積回路の配線方法、半導体集積回路及び配線方法をコン
ピュータに実行させるプログラムを得ることを目的とす
る。
め、この発明にかかる半導体集積回路の配線方法は、多
層構造を有する半導体集積回路における第1の層上に配
置された第1の配線と、第2の層上に配置された第2の
配線を電気的に接続する半導体集積回路の配線方法にお
いて、前記第1の配線と前記第2の配線との間に所定の
数のスルーホールを設定することを条件として前記第1
の配線及び前記第2の配線を配置する配線工程と、決定
された前記第1の配線と前記第2の配線との間に新たな
他のスルーホールの設定が可能な、前記第1及び第2の
層のうちの一方の層における設定領域と、該設定領域の
他方の層における射影領域である対応領域を検索する領
域検索工程と、前記設定領域と前記対応領域との間に新
たな他のスルーホールを設定するスルーホール設定工程
とを含むことを特徴とする。
線を決定した後、新たにスルーホールを設定できる領域
を検索するため、いったん決定された配線のパターンが
変更されることがない。従って配線工程で決定された他
の配線を犠牲にせずに新たにスルーホールを設定するこ
とができる。
法は、多層構造を有する半導体集積回路における第1の
層上に配置された第1の配線と、第2の層上に配置され
た第2の配線を電気的に接続する半導体集積回路の配線
方法において、前記第1の配線と前記第2の配線との間
に所定の数のスルーホールを設定することを条件として
前記第1の配線及び前記第2の配線を配置する第1の配
線工程と、決定された前記第1の配線と前記第2の配線
との間に新たな他のスルーホールの設定が可能な、前記
第1の層における設定領域と、該設定領域の前記第2の
層における射影領域である対応領域を検索する領域検索
工程と、前記検索した設定領域上または前記対応領域上
に前記他のスルーホールを設定するための追加配線を配
置する第2の配線工程と、前記設定領域と前記対応領域
との間に新たな他のスルーホールを設定するスルーホー
ル設定工程とを含むことを特徴とする。
て追加配線を配置するため、第1の配線工程において配
線が配置されていない領域についても設定領域及び対応
領域に用いることができ、第1の配線工程において利用
されていない領域を有効活用することができる。
方法は、上記の発明において、前記領域検索工程では、
前記設定領域においては前記第1の配線が配置された領
域の一部であることを検索の条件とし、前記対応領域に
おいては前記第2の配線と近接し、かつあらゆる配線及
び回路素子が存在しない領域であることを検索の条件と
し、前記第2の配線工程において、前記対応領域まで前
記第2の配線を延伸させることを特徴とする。
た領域上に新たな他のスルーホールは設定されるため、
新たな他のスルーホールを設定するために他の配線パタ
ーンを変更する必要がない。また検索が必要な領域も第
1の配線が配置された領域のみですむため、迅速に設定
領域を決定することができる。
方法は、上記の発明において、前記領域検索工程では、
前記設定領域においては前記第1の層上で前記第1の配
線に近接し、かつあらゆる配線及び回路素子が存在しな
い領域であることを検索の条件とし、前記対応領域にお
いては前記第2の層上で前記第2の配線に近接し、かつ
あらゆる配線及び回路素子が存在しない領域であること
を検索の条件とし、前記第2の配線工程において、前記
第1の層において前記第1の配線を前記設定領域まで延
伸させ、前記第2の層において前記第2の配線を前記対
応領域まで延伸させることを特徴とする。
存在しない領域を使って新たにスルーホールを設定する
ため、通常の配線方法では使用することのない領域を有
効活用することができる。また、既に配置された他の配
線には影響を及ぼすことを防止できる。
方法は、上記の発明において、前記スルーホール設定工
程では、前記新たな他のスルーホールの形状を、前記第
1の配線工程で設定した所定の数のスルーホールと同一
の形状とすることを特徴とする。
定されたスルーホールの形状と新たに設定するスルーホ
ールの形状とが同一の形状からなるため、半導体集積回
路の製造プロセスで行われるスルーホールの形成におい
て、最初に設定したスルーホールと、新たに設定したス
ルーホールを同一手段によって形成することができる。
方法は、上記の発明において、前記第4の工程では、前
記新たな他のスルーホールの形状は、前記設定領域の形
状に対応する形状とすることを特徴とする。
可能な領域を余すことなくスルーホールの設定に用いる
ことが可能であり、他の配線等に影響を与えずに断面積
の大きなスルーホールを設定することができる。
1の層及び第2の層を含む多層構造を有し、各層の配線
間をスルーホールにより電気的に接続する半導体集積回
路において、前記第1の層上に配置された設定領域と、
前記第2の層上に配置され、前記設定領域の射影領域で
ある対応領域と、前記設定領域及び前記対応領域の形状
に対応した形状からなるスルーホールとを備えたことを
特徴とする。
積を有するスルーホールを備えた半導体集積回路が提供
できるという利点を有する。
た発明のいずれか一つに記載された方法をコンピュータ
に実行させるプログラムであり、これによって、上記の
発明のいずれか一つの動作をコンピュータによって実行
することができる。
発明にかかる半導体集積回路の配線方法、半導体集積回
路及び配線方法をコンピュータに実行させるプログラム
の好適な実施の形態を詳細に説明する。
形態1である半導体集積回路の配線方法によって配線さ
れた回路の模式図であり、図2は半導体集積回路の配線
方法の概要を示すフローチャートである。また、図1に
おいて、従来例を示す図11と同一あるいは類似の部分
については同一の符号を用いている。このことは他の図
面においても同様である。最初に実施の形態1にかかる
配線方法により形成された半導体集積回路について説明
を行う。
において、任意の2つの層における上面図を重ねたもの
である。従って一方の層(以下「第1の層」という)に
配置された配線と、他方の層(以下「第2の層」とい
う)に配置された配線が重なり合って示されている。こ
こで、a配線1、a配線2、b配線3、c配線4は第1
の層上に配置された配線であり、いずれも縦方向に延伸
した配置となっている。また、a配線1とa配線2は同
一の電気信号を伝送し、b配線3とc配線4は他の配線
とは異なる電気信号を伝送する。また、A配線8、D配
線9、E配線10は第2の層上に配置された配線であ
り、基本的に横方向に延伸した配置となっているが、A
配線8は縦方向に一定の長さだけ延伸したパターンを有
し、この縦方向に延伸したパターン部分においてA配線
8はa配線1と重なりあっている。さらに、第2の層上
に配置された配線もそれぞれ電気信号を伝送し、A配線
8は第1の層上に配置されたa配線1及びa配線2と同
一の電気信号を伝送する。なおD配線9、E配線10は
他の配線とは異なる電気信号を伝送する。
領域にはスルーホール6が設定され、a配線2とA配線
8とは電気的に接続されている。一方で異なる電気信号
を伝送する配線の対、例えばa配線1とD配線9との間
では重なり合った領域が存在するものの、スルーホール
で電気的に接続される必要はなく、絶縁された状態とな
っている。
所にスルーホール5及びスルーホール7が設定されてお
り、1カ所にスルーホール5のみが設定された従来の回
路と異なっている。このように異なる層に配置された配
線の組の間を接続するスルーホールの数を、従来の1カ
所から2カ所に増やすことにより次の効果が生ずる。
けスルーホール全体として回路面に対する断面積が増大
し、抵抗値を低く抑えることが可能となる。
エレクトロマイグレーション耐性も良好となる。
て歩留まりの向上を果たすことができる。もし実際の製
造工程においてスルーホール5とスルーホール7のいず
れか一方が設計通りに形成されず、スルーホールとして
の機能を果たせない場合であっても他方のスルーホール
が存在することで、最低限a配線1とA配線8の間の電
気的接続は維持され、半導体集積回路として機能を果た
すことができるためである。
の配線方法について、図1を適宜参照しながら図2に示
すフローチャートを用いて説明する。半導体集積回路の
配線は、次の手順で行われる。なお、理解を容易にする
ため配線方法の説明は図1におけるa配線1とA配線8
との間にスルーホールを設定する場合について行う。
の各層上に自動配線を行う(ステップS201)。CA
Dを使用することによりコンピュータ上で自動的にすべ
ての回路素子の配置並びにすべての配線のパターンが決
定される。配線の条件は対象となる半導体集積回路によ
って異なるが、最低限スルーホールに関しては、異なる
層に配置され、接続される必要がある一対の配線の組に
対して必ず1つのスルーホールが設定されることを自動
配線の条件とする。図1においては、a配線1とA配線
8を接続するためスルーホール5が設定され、a配線2
とA配線8を接続するためスルーホール6が設定されて
いる。なお、接続する配線の組に対して1つのスルーホ
ールを設定するのが自動配線の条件のため、ステップS
201においてa配線1とA配線8との間にスルーホー
ル7はこの段階では設定されない。また、自動配線によ
って決定された回路素子の配置並びに配線のパターンは
後のステップにおいても変更されることはない。
をピックアップし、それらの配線が占める領域を抽出す
る(ステップS202)。図1の例においては第1の層
上に配置されたa配線1と第2の層上に配置されたA配
線8が選択され、それぞれの配線が占めている領域が抽
出される。
比較し、一致する領域が存在するか否かを判断する(ス
テップS203)。具体的には第1の層と第2の層を重
ね合わせ、ステップS202で抽出された双方の配線の
パターン間に一致する領域が存在するか判断し、存在す
る場合は一致領域を抽出する。図1の例においてはa配
線1を抽出した第1の層と、A配線8を抽出した第2の
層を重ね合わせ、a配線1のパターンとA配線8のパタ
ーンが一致する領域を探す。a配線1とA配線8は、A
配線8が縦方向に延伸した領域において互いに重なり合
っており、一致する領域が存在すると判断される。な
お、一致する領域のうち既にスルーホール5が設置され
ている部分についてはステップS203において一致領
域から除外して考える。このような部分には新たにスル
ーホールを設定する必要がないためである。なお、一致
する領域が存在しない場合は、新たにスルーホールを設
定することが不可能であり、配線工程は終了する。
れた一致領域がスルーホールを設定するのに十分な広さ
を有するかを判断する(ステップS204)。たとえ一
致領域が存在しても、十分な面積を有さない場合、新た
にスルーホールを設定することが不可能なためである。
従って一致領域が十分な広さを有さない場合、抽出した
配線の組に関して配線工程は終了する。一致領域が十分
な広さを有する場合、一致領域の第1の層への射影を設
定領域、第2の層への射影を対応領域と決定し、次のス
テップS205へ移行する。図1の例においてはステッ
プS203で探し出された一致領域は十分な広さを有す
るため、一致領域のうちa配線1の一部の領域を設定領
域、A配線8の一部の領域を対応領域とする。
おける設定領域と第2の層における対応領域との間にス
ルーホールを設定する(ステップS205)。図1の例
においてはa配線1上の設定領域とA配線8上の対応領
域との間に、自動配線で設定されたスルーホール5の他
に新たにスルーホール7が設定される。
半導体集積回路上における異なる層に配置された配線の
あらゆる組に対して行われる。例えば図1の例ではa配
線1とA配線8との間のスルーホールの設定が終わった
後、第1の層上に配置されたa配線2と第2の層上に配
置されたA配線8との間においても同様の工程が行わ
れ、他の図示を省略した配線の組に対しても順次行われ
る。なお、a配線2とA配線8との間においては一致す
る領域が存在しないため、結局自動配線で設定されたス
ルーホール6以外のスルーホールは設定されない。
導体集積回路の配線方法によれば、自動配線によって配
置された配線を変更せずに、配線の占める領域の中から
スルーホール設定可能な領域を検索する手法を用いるた
め、スルーホールを新たに設定するために配線のパター
ンを変更する必要がないという利点を有する。従って、
自動配線を行った後に、配線のパターンを変更してスル
ーホールを新たに設定する方法と比較すると配線にかか
る時間が短くすむという利点を有する。
れていないため、新たに他のスルーホールを設定するこ
とで他の配線が断線するとか、複数の回路素子の間で同
期がとれなくなるといった半導体集積回路の特性が悪化
することがないという利点を有する。
ステップS201において設定されるスルーホールと同
じ形状としているため、実際の半導体集積回路の製造工
程において既存の装置を用いて容易に形成可能という利
点を有する。
201において必ずしも自動配線によって最初の配線を
行う必要はなく、手動で配線を行っても良い。この場合
作業時間は長くかかるが、できあがった配線からなる半
導体集積回路は高性能のものとなる。また、半導体集積
回路のうち重要な部分の配線について手動で行い、残り
の部分を自動配線によって行ってもよい。
で行ってもよいが、コンピュータを用いて自動的に行う
ことも望ましい。この場合、実施の形態1の配線方法を
組み込んだ自動配線プログラムをコンピュータ上で用い
ても良いし、自動配線のプログラムから独立した別個の
プログラムとしても良い。
線の組に対して1つに限定されるのではない。例えば図
1において、可能であるならばスルーホール5とスルー
ホール7の間にさらにもう1つスルーホールを設定して
も良い。設定されるスルーホールの数が多いほど、低抵
抗でエレクトロマイグレーション耐性が高く、歩留まり
が改善された半導体集積回路を実現することができる。
路の配線方法において、第1の層と第2の層は絶縁層を
挟んで隣り合う層の間におけるスルーホールの設定に限
定されず、例えば第1の層と第2の層との間に回路面を
構成する他の層を挟んでいても良い。ただしその場合
は、ステップS203において一致する領域を発見した
後、間に挟まれた回路面上であってこの領域に対応する
領域上に他の配線及び回路素子が存在しないことを確認
するステップが新たに必要となる。
であるため、配線の組をピックアップする際にあらゆる
配線の組について行うのではなく、自動配線によってあ
らかじめスルーホールが設定された配線の組をデータと
して記憶しておき、その組についてのみ、実施の形態1
に係る配線方法を用いることも有効である。これにより
例えばc配線4とD配線9のように異なる電気信号を伝
送し、スルーホールで接続する必要のない配線の組につ
いてステップS202〜S205の対象から除外するこ
とができるためスルーホールの設定に係る時間を短縮化
することができる。
半導体集積回路の配線方法について説明する。図3は、
この発明の実施の形態2によって配線された回路の模式
図であり、図4は半導体集積回路の配線方法の概要を示
すフローチャートである。最初に実施の形態2にかかる
配線方法により形成された半導体集積回路について説明
を行う。
にそれぞれ配置された配線を重ねて表したものである。
図3においては、新たに追加配線11、スルーホール1
2、追加配線13、スルーホール14が設けられてい
る。
のであり、a配線1の下端から右方向に延伸した金属配
線からなる。また、追加配線11は第2の層上に配置さ
れたA配線8と図3において重なり合っている。一方、
追加配線13は第2の層上に配置されたものでありA配
線8の右端部から縦方向に延伸した金属配線からなる。
なお追加配線13は第1の層上に配置されたa配線2と
重なるように配置されている。追加配線11、13を新
たに配置することによってスルーホールをさらに設定す
ることが可能である。すなわち、追加配線11を新たに
配置したことによりa配線1とA配線8はスルーホール
5の右側の領域においても重なるため、重なる領域上に
スルーホール12を設定できる。同様に、追加配線13
を配置することでa配線2とA配線8の間にスルーホー
ル14を設定することができる。
5、7、12によって3カ所で電気的に接続され、a配
線2とA配線8はスルーホール6、14により2カ所で
接続されている。そのため異なる層に配置された1組の
配線の接続においてスルーホール1つのみを設定する従
来の場合に比べスルーホール全体の断面積がさらに大き
くなり、a配線1及び2と、A配線8との間の接続にお
ける抵抗値の低下、エレクトロマイグレーション耐性の
一層の向上が実現できる。さらに、スルーホールのいず
れかが半導体集積回路の製造工程等において断線して
も、他のスルーホールにより電気的接続を維持できるこ
とから半導体集積回路の歩留まりが向上する。
の配線方法について、図3におけるa配線2とA配線8
との間の関係を適宜参照しながら図4に示すフローチャ
ートを用いて説明する。
(ステップS401)。この工程は実施の形態1の場合
と同様に行われ、異なる層上に配置され、電気的に接続
する必要のある配線の対の間に1つのスルーホールが設
定されることを条件として配線が行われる。
れた配線のうち、電気的に接続する必要がある配線の1
組を選択し、第1の層上に配置された第1の配線のパタ
ーンと第2の層上に配置された第2の配線の周辺空白領
域とを抽出する(ステップS402)。ここで周辺空白
領域とは、スルーホール設定の対象となる配線に近接し
た領域であって、配線が配置されている層上に他の配線
及び回路素子が配置されておらず、他の配線等から一定
の距離だけ離れた領域をいう。他の配線等から一定の距
離だけ離れた領域としたのは、たとえ他の配線等が配置
されていない領域であっても他の配線等と非常に接近し
ている場合は、各配線間の絶縁性の確保及び寄生容量の
発生防止の観点から新たに追加配線を設けることができ
ないためである。
断する(ステップS403)。具体的には第1の配線の
パターンを抽出した第1の層と第2の配線の周辺空白領
域を抽出した第2の層を重ね合わせ、第1の配線と第2
の配線が一致する領域の抽出を行う。図3の例ではa配
線2と、A配線8の周辺空白領域は、A配線8の右端部
の上部領域において重なり合うため、本ステップでは一
致する領域が存在するものとして抽出が行われる。一方
で一致する領域が存在しないと判断された場合は、ステ
ップS407へと移行する。
判断を行う(ステップS404)。具体的にはステップ
S403で抽出された一致領域が、スルーホールを設定
するのに十分な広さを有するかの判断を行う。抽出され
た一致領域が十分な広さを有する場合、一致領域の第1
の層への射影を設定領域とし、第2の層への射影を対応
領域と決定して次のステップS405に移行する。一方
でこのステップで十分な広さを有さないと判断された場
合はステップS407へと移行する。図3の例ではa配
線2とA配線8の周辺空白領域との一致領域は十分な広
さを有するため、ステップS405に移行する。
テップS405)。第1の層においては設定領域まで一
方の配線があらかじめ配置されているが、第2の層にお
ける対応領域は他方の配線に近接した領域であり、この
ままの状態で設定領域と対応領域との間にスルーホール
を設定しても他方の配線とは電気的に接続されないため
である。従って本ステップにおいては第2の層上におい
て、第2の配線から一致領域にまで追加配線を配置す
る。図3の例でいうと、第2の層上においてA配線8の
右端部から上方に追加配線13が配置される。
定する(ステップS406)。ステップS405におい
て一致領域に対して配線を延伸したため、一致領域にス
ルーホールを設定することで第1の層上の一方の配線と
第2の層上の他方の配線が電気的に接続される。図3の
例でいうと、追加配線13の上端部にスルーホール14
が設定される。
の周辺空白領域と、第2の層上に配置された第2の配線
のパターンを抽出する(ステップS407)。
ステップS407で抽出した領域のうち、一致する領域
が存在するか否かを判断する(ステップS408)。一
致領域が存在する場合はその領域を抽出して次のステッ
プS409に進み、存在しない場合はその配線の組につ
いて配線工程を終了する。図3の例ではA配線8とa配
線2の周辺空白領域との間には一致領域が存在しないた
め、ここで配線が終了する。
十分な広さを有するか否かの判断を行う(ステップS4
09)。スルーホールの設定が可能な程度の広さを一致
領域が有する必要があるためである。ここで、一致領域
が十分な広さを有さない場合はその配線の組についての
配線工程を終了する。
領域のうち、設定領域まで第1の配線から配線を延伸す
る(ステップS410)。ステップS405の場合と同
様スルーホールを設定した際の両配線間の導通を確保す
るためである。
て(ステップS411)、配線は終了する。実施の形態
1の場合と同様に、ステップS402〜S411は異な
る層に配置されたあらゆる配線の組に対して行われる。
例えば図3の例ではa配線1とA配線8との間で同様の
工程が行われ、スルーホール12が新たに設定される。
なおあらゆる配線の組のうち、自動配線において1つス
ルーホールを設定された配線の組についてのみステップ
S402〜S411を行うことも有効である。
回路の配線方法を用いて、2つの異なる層に配置された
配線の間にスルーホールを設定するだけでなく、3つの
異なる層に配置された配線の間にスルーホールを設定す
ることも可能である。図5は従来の方法で配線された半
導体集積回路を模式的に表し、第1の層、第2の層に加
えて第3の層上に配置されたα配線21も重ねて示して
いる。ここでα配線21は、第1の層上のa配線1、第
2の層上のA配線8と同一の電気信号を伝送する。従っ
てα配線21はA配線8と電気的に接続されている必要
があり、スルーホール22が自動配線によって設定され
ている。図6は図5の半導体集積回路において、実施の
形態2である配線方法を用いてα配線21を上端部から
左方向にA配線8に沿って延伸し、第3の層上のα配線
21と第2の層上のA配線8との間に新たに2つのスル
ーホール24、25が設定されている。ここで、スルー
ホール24、25が設定された領域は第1の層と第2の
層との間にも既にスルーホール5、7が設定されてい
る。従って、実際の製造工程において第1の層から第3
の層まで貫いた構造のスルーホールを設定することで、
異なる3つの層に属する配線の間にスルーホールを設定
することが可能である。
半導体集積回路の配線方法について図7及び図8を用い
て説明する。図7は、この発明の実施の形態3である半
導体集積回路の配線方法によって配線された回路の模式
図であり、図8は半導体集積回路の配線方法の概要を示
すフローチャートである。まず、実施の形態3である配
線方法によって得られた半導体集積回路について図7を
用いて説明する。
A配線8、D配線9により囲まれた領域内に、A配線8
から延伸して第2の層上に追加配線26が配置され、追
加配線26上にスルーホール27が設定されている。ま
た、追加配線26の第1の層への射影領域(対応領域)
にはa配線1からやはり追加配線30が延伸されてお
り、スルーホールは第1の層上の追加配線と第2の層上
の追加配線26との間を電気的に接続している。この結
果a配線1とA配線8との間は4つのスルーホール5、
7、12、27によって電気的に接続され、互いの配線
の間の抵抗がより一層低くなり、エレクトロマイグレー
ション耐性が向上し、製造の際の歩留まりが向上する構
造となる。
線により半導体集積回路を構成する各層の回路素子の配
置及び配線のパターンを決定する(ステップS80
1)。この際、異なる層に属し、互いに電気的に接続す
る必要がある配線の組の間にスルーホールが1つ設定す
ることを条件とするのは実施の形態1及び2と同様であ
る。また、一度決定した回路素子及び配線パターンは後
の工程において変更されることがないのも同様である。
続されている必要のある配線の組をピックアップし、両
配線の周辺空白領域を抽出する(ステップS802)。
ここで周辺空白領域とは実施の形態2と同様、対象とな
る配線に近接した領域であって、配線の属する層上に他
の配線及び回路素子が配置されておらず他の配線等から
一定の距離だけ離れた領域をいう。
に、一致する領域が存在するか否かの判断を行う(ステ
ップS803)。一致する領域とは、両配線のそれぞれ
配置された層を重ね合わせた際に、上方から見て一致す
る領域のことをいう。一致する領域が存在する場合は、
一致領域が抽出され、次のステップS804へ移行す
る。
領域が十分な広さを有するかの判断を行う(ステップS
804)。一致領域が十分な広さを有さない場合はもは
やスルーホールの設定ができず、配線は終了する。十分
な広さを有する場合は一致領域の第1の層への射影を設
定領域、第2の層への射影を対応領域と決定し、次のス
テップS805に移行する。
テップS805)。具体的には一致領域の第1の層への
射影である設定領域に対して第1の配線を延伸させ、第
2の層への射影である対応領域に対して第2の配線を延
伸させる。図7においてはステップS805で第2の層
上の設定領域においてA配線8に接続して追加配線26
を配置し、第1の層上の対応領域において追加配線30
をa配線1に接続させて配置している。
(ステップS806)。具体的には一致領域の第1の層
への射影である設定領域と、第2の層への射影である対
応領域との間をスルーホールによって接続する。ステッ
プS806により、図7の例でもスルーホール27が設
定される。以上のステップS802〜S806を異なる
層に配置されたあらゆる配線の組に行うことにより、実
施の形態3である配線方法は終了する。
方法によれば、従来の方法で行った配線のパターンを変
更することなく新たに追加配線及びスルーホールの設定
を行うため層間の接続を除く半導体集積回路の特性に影
響を与えることがないという利点を有する。
び配線が配置されず何ら役割を有さない空白領域上に新
たに追加配線を配置することから、空白領域を有効に活
用して層間接続の改善を実現することが可能である。
配線は他の配線及び回路素子から一定の距離だけ離れて
配置されているため、他の配線との絶縁性も維持でき、
寄生容量の発生も抑えられる。
形態4である半導体集積回路の配線方法によって配線さ
れた回路の模式図であり、図10は半導体集積回路の配
線方法の概要を示すフローチャートである。最初に図9
を用いて実施の形態4によって配線された半導体集積回
路について説明する。
第1の層の上面図と第2の層の上面図を重ねて表示した
ものであり、それぞれの層上に配置された配線が重ね合
わさる形で示されている。ここで、a配線1、2、b配
線3、c配線4は第1の層上に配置された配線であり、
A配線8、D配線9、E配線10は第2の層上に配置さ
れた配線である。第1の層上のa配線1、2と第2の層
上のA配線8は同一信号を伝送するため互いの間が電気
的に接続される必要があり、それぞれスルーホール2
8、29によって互いの配線が接続されている。
は、接続の対象となる配線のパターンが一致している領
域に対応する形状からなる。なお図9ではスルーホール
28とスルーホール29は同一の形状となっているが、
これは各配線間におけるそれぞれの一致領域が互いに同
一形状であることによるものであり、すべてのスルーホ
ールが図9に示す形状に限定される趣旨ではない。スル
ーホールの形状は現実の製造が可能である限り、一致領
域の形状に対応するように設定することが可能である。
半導体集積回路におけるスルーホールの形状を上記のよ
うに設定することにより、以下の利点を有する。
はそれに応じて断面積の大きなスルーホールを設定する
ことが可能である。スルーホールの断面の形状が一律に
決まっている場合、一致領域のうちスルーホールを設定
した部分以外の領域は配線間を接続するためには何ら用
いられず無駄となる。これは層間接続における電気抵抗
の低減、エレクトロマイグレーション耐性の向上等の観
点からは好ましくない。一方、スルーホールの形状を一
致領域に対応させることでスルーホールは広い断面積を
有することが可能で、その結果電気抵抗が小さくなり、
またスルーホールを流れる電流の密度が低くなることか
らエレクトロマイグレーション耐性も向上するという利
点がある。
場合であってもスルーホールの設定が可能となる利点を
有する。スルーホールの断面の形状が一律に決まってい
る場合、その形状よりも小さい面積からなる一致領域上
にはスルーホールを設定することはできない。一方実施
の形態3によれば従来スルーホールの設定が不可能だっ
た領域上にも形状を変化させることでスルーホールの設
定が可能となり、配線間の接続において電気抵抗の減少
等の利点が生ずる。
の配線の方法について、説明する。まず、自動配線を行
う(ステップS901)。自動配線は従来の方法を用い
て行い、異なる層に配置され、電気的に接続する必要の
ある配線の間に1つのスルーホールを設定することを条
件として各回路素子の配置及び配線のパターンを決定す
る。ここで、自動配線する際のスルーホールは従来の配
線方法の場合と同様に、同一形状のものとする。図9の
例においては、図示を省略したがa配線1とA配線8と
の間にはa配線1の下端においてスルーホールが設定さ
れている。なお、ステップS901で決定された配線の
パターン等は、後の工程において変更されることはな
い。
続する必要のある1対の配線の組をピックアップし、そ
れらの配線が占める領域を抽出する(ステップS90
2)。図9の例においては第1の層上に配置されたa配
線1と第2の層上に配置されたA配線8が選択され、そ
れぞれの配線が占めている領域が抽出される。
断を行う(ステップS903)。基本的に実施の形態1
における配線方法のステップS203と同様に行うこと
が可能であるが、ステップS903では自動配線によっ
て既にスルーホールが設定されている領域についても一
致する領域として抽出する。自動配線により設定された
スルーホールはすべて同一形状からなるため、一致領域
がスルーホールの断面よりも広い面積を有する場合、一
致領域に対応してスルーホールの形状を設定し直す必要
があるためである。従って実施の形態4においてはa配
線1の下端部についても、一致領域であるとして後のス
テップを行う。
判断する(ステップS904)。ここでの十分な広さは
実施の形態1〜3の場合と異なり、物理的にスルーホー
ルの設定が可能な広さをいう。従って一致領域が自動配
線で設定されたスルーホールの断面積より小さくともス
テップS904において一致領域が十分な広さを有する
と判断される場合がある。図9の例でa配線1とA配線
8とが一致する領域は十分な広さを有するため、次のス
テップS905に移行する。
するか判断を行う(ステップS905)。自動配線の際
にスルーホールが設定されている領域では、いったんス
ルーホールを除去して改めて一致領域の形状に対応する
ようにスルーホールの設定をやり直す必要があるためで
ある。図9の例では一致領域に既にスルーホールが設定
されているため、次のステップS906へ移行する。な
お、スルーホールが存在しない場合はステップS907
へ移行する。
S906)。自動配線によって設定されたスルーホール
を除去することで、改めて一致領域の形状に対応するス
ルーホールの設定を行うことができるためである。図9
の例においては自動配線時にa配線1の下端部において
スルーホールが設定されているためこれを除去する。
ルーホールを設定する(ステップS907)。図9の例
では一致領域が縦方向に長辺を有する長方形からなるた
め、それに対応する形状を有するスルーホール28が設
定される。その後異なる層に属し、電気的に接続する必
要があるあらゆる配線の組についてステップS902〜
S907を行い、終了する。
において、配線パターンの一致する領域上についてのみ
スルーホールの設定を行ったが、実施の形態2、3と同
様に、自動配線により決定された配線等に影響を与えな
い範囲で新たに追加配線を配置してスルーホールを設定
しても良い。例えば図9において、自動配線時にはa配
線2とA配線8はa配線2の下端部(A配線8の右端
部)においてのみ一致ししていたが、追加配線13を新
たに配置することにより一致領域が縦方向に延伸する。
従って改めて追加配線13の領域を含めた一致領域の形
状に対応するようにスルーホール29が設定される。同
様にa配線1、b配線3、D配線9、A配線8に囲まれ
た領域にa配線1及びA配線8のそれぞれから追加配線
を延伸し、追加配線を含んだ一致領域の形状に対応して
スルーホールの形状を設定しても良い。
1〜4以外にも、本発明により様々な実施の形態を考え
ることが可能である。例えば、実施の形態1〜3を組み
合わせて半導体集積回路の配線を行っても良い。実施の
形態1である配線方法のステップS201〜S205を
行った後、同一の配線の組に対して実施の形態2である
配線方法のステップS402〜S411まで行う。さら
に、実施の形態3である配線方法のステップS802〜
S806まで行って半導体集積回路の配線を行うことが
可能である。他に任意の2つの実施の形態を組み合わせ
ても良い。これらの場合、自動配線により決定された配
線のパターン等を変化させることなくさらに多くのスル
ーホールの設定が可能となる。
に自動配線を行う際に、異なる層に配置され、接続され
る必要がある一対の配線の組に対して1つのスルーホー
ルのみならず、2つ以上の所定数のスルーホールを設定
することを条件として、自動配線を行うことも可能であ
る。設定するスルーホールの数を1つとした場合と比較
して、配線の効率及び自由度は悪化するものの、1対の
配線の組に対する導通の確実性が増すという利点を有す
る。例えば、2個以上のスルーホールを持ったスルーホ
ールセル1個が必ず設定されるように自動配線を行えば
良い。また、自動配線において特定の配線の組に対して
他の配線の組とは異なる数のスルーホールを設定しても
良い。なお、これらのことは自動配線に変えて手動で配
線を行った場合においても同様である。
らかじめ用意されたプログラムをパーソナル・コンピュ
ータやワークステーションなどのコンピュータで実行す
ることによって実現することができる。このプログラム
は、フロッピー(登録商標)ディスクやCD−ROM等
のコンピュータで読みとり可能な記録媒体に記録し、コ
ンピュータで読み出されることで実行される。また、こ
のプログラムはインターネットなどのネットワークを介
して配布することができる。
する場合において、プログラムが従来の方法による自動
配線方法と本発明における配線方法の双方を含んだもの
としても良いし、自動配線方法のプログラムとは別に本
発明における配線方法についてのみのプログラムとして
もよい。
ば、あらかじめ決定した配線のパターン等を変更するこ
となく新たに他のスルーホールの設定が可能な領域を検
索するため、半導体集積回路の特性を悪化させることな
くスルーホールの設定を行えるという効果を奏する。
いて追加配線を配置するため、第1の配線工程において
配線が配置されていない領域についても設定領域及び対
応領域に用いることができ、第1の配線工程において利
用されていない領域を有効活用することができる
領域を設け、第2の配線に近接し、かつ他の回路素子等
が存在しない領域に対応領域を設けることで既存の配線
に影響を与えることがなく、かつ回路素子等が存在しな
い領域を有効に活用することができるという効果を奏す
る。
し、他の回路素子等が存在しない領域に設定領域を設
け、第2の配線に近接し、他の回路素子等が存在しない
領域に対応領域を設けることにより既存の配線に影響を
与えることがなく、かつ回路素子等が存在しない領域を
有効に活用することができるという効果を奏する。
ールの形状をすべて同一形状とすることでスルーホール
の設定を画一的に行うことができ、製造コストを低減で
きるという効果を奏する。
ールの形状を設定領域の形状に対応して形成すること
で、設定領域に対して可能な限り断面積の大きなスルー
ホールを形成できるという効果を奏する。
配線とを接続するためのスルーホールの形状を、スルー
ホールを設定することが可能な領域に対応させること
で、層間接続における電気抵抗が低く、エレクトロマイ
グレーション耐性が高く、歩留まりの大きい半導体集積
回路を提供できるという効果を奏する。
1つに記載された配線方法をコンピュータに実行させる
プログラムとしたことで、上記発明のいずれか1つの方
法をコンピュータによって実行することが可能となると
いう効果を奏する。
って配線された半導体集積回路の配線パターンを示す図
である。
路の配線方法の手順を示すフローチャートである。
って配線された半導体集積回路の配線パターンを示す図
である。
路の配線方法の手順を示すフローチャートである。
って配線された半導体集積回路の他の配線パターンを示
す図である。
って配線された半導体集積回路の他の配線パターンを示
す図である。
って配線された半導体集積回路の配線パターンを示す図
である。
路の配線方法の手順を示すフローチャートである。
路の配線パターンを示す図である。
回路の配線方法の手順を示すフローチャートである。
す図である。
12,14,22,23,24,25,27,28,29 スル
ーホール、8 A配線、9 D配線、10 E配線、1
1,13,26,30 追加配線、21 α配線。
Claims (8)
- 【請求項1】 多層構造を有する半導体集積回路におけ
る第1の層上に配置された第1の配線と、第2の層上に
配置された第2の配線を電気的に接続する半導体集積回
路の配線方法において、 前記第1の配線と前記第2の配線との間に所定の数のス
ルーホールを設定することを条件として前記第1の配線
及び前記第2の配線を配置する配線工程と、 決定された前記第1の配線と前記第2の配線との間に新
たな他のスルーホールの設定が可能な、前記第1及び第
2の層のうちの一方の層における設定領域と、該設定領
域の他方の層における射影領域である対応領域を検索す
る領域検索工程と、 前記設定領域と前記対応領域との間に新たな他のスルー
ホールを設定するスルーホール設定工程と、 を含むことを特徴とする半導体集積回路の配線方法。 - 【請求項2】 多層構造を有する半導体集積回路におけ
る第1の層上に配置された第1の配線と、第2の層上に
配置された第2の配線を電気的に接続する半導体集積回
路の配線方法において、 前記第1の配線と前記第2の配線との間に所定の数のス
ルーホールを設定することを条件として前記第1の配線
及び前記第2の配線を配置する第1の配線工程と、 決定された前記第1の配線と前記第2の配線との間に新
たな他のスルーホールの設定が可能な、前記第1の層に
おける設定領域と、該設定領域の前記第2の層における
射影領域である対応領域を検索する領域検索工程と、 前記検索した設定領域上または前記対応領域上に前記他
のスルーホールを設定するための追加配線を配置する第
2の配線工程と、 前記設定領域と前記対応領域との間に新たな他のスルー
ホールを設定するスルーホール設定工程と、 を含むことを特徴とする半導体集積回路の配線方法。 - 【請求項3】 前記領域検索工程では、前記設定領域に
おいては前記第1の配線が配置された領域の一部である
ことを検索の条件とし、前記対応領域においては前記第
2の配線と近接し、かつあらゆる配線及び回路素子が存
在しない領域であることを検索の条件とし、 前記第2の配線工程において、前記対応領域まで前記第
2の配線を延伸させることを特徴とする請求項1または
2に記載の半導体集積回路の配線方法。 - 【請求項4】 前記領域検索工程では、前記設定領域に
おいては前記第1の層上で前記第1の配線に近接し、か
つあらゆる配線及び回路素子が存在しない領域であるこ
とを検索の条件とし、前記対応領域においては前記第2
の層上で前記第2の配線に近接し、かつあらゆる配線及
び回路素子が存在しない領域であることを検索の条件と
し、 前記第2の配線工程において、前記第1の層において前
記第1の配線を前記設定領域まで延伸させ、前記第2の
層において前記第2の配線を前記対応領域まで延伸させ
ることを特徴とする請求項1または2に記載の半導体集
積回路の配線方法。 - 【請求項5】 前記スルーホール設定工程において、前
記新たな他のスルーホールの形状を、前記第1の配線工
程で設定したスルーホールと同一の形状とすることを特
徴とする請求項1〜4のいずれか一つに記載の半導体集
積回路の配線方法。 - 【請求項6】 前記スルーホール設定工程において、前
記新たな他のスルーホールの形状を、前記設定領域の形
状に対応する形状とすることを特徴とする請求項1〜4
のいずれか一つに記載の半導体集積回路の配線方法。 - 【請求項7】 第1の層及び第2の層を含む多層構造を
有し、各層の配線間をスルーホールにより電気的に接続
する半導体集積回路において、 前記第1の層上に配置された設定領域と、 前記第2の層上に配置され、前記設定領域の射影領域で
ある対応領域と、 前記設定領域と前記対応領域の間を接続し、前記設定領
域及び前記対応領域の形状に対応した形状からなるスル
ーホールと、 を備えたことを特徴とする半導体集積回路。 - 【請求項8】 前記請求項1〜6のいずれか一つに記載
された方法をコンピュータに実行させることを特徴とし
たプログラム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001215793A JP2003031662A (ja) | 2001-07-16 | 2001-07-16 | 半導体集積回路の配線方法、半導体集積回路、及び配線方法をコンピュータに実行させるプログラム |
| US10/073,328 US6769106B2 (en) | 2001-07-16 | 2002-02-13 | Method of wiring semiconductor integrated circuit, semiconductor integrated circuit, and computer product |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001215793A JP2003031662A (ja) | 2001-07-16 | 2001-07-16 | 半導体集積回路の配線方法、半導体集積回路、及び配線方法をコンピュータに実行させるプログラム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003031662A true JP2003031662A (ja) | 2003-01-31 |
Family
ID=19050369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001215793A Pending JP2003031662A (ja) | 2001-07-16 | 2001-07-16 | 半導体集積回路の配線方法、半導体集積回路、及び配線方法をコンピュータに実行させるプログラム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6769106B2 (ja) |
| JP (1) | JP2003031662A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109336A (ja) * | 2003-10-01 | 2005-04-21 | Toshiba Microelectronics Corp | 自動設計方法、自動設計装置、レチクルセット、半導体集積回路及び設計プログラム |
| JP2006252319A (ja) * | 2005-03-11 | 2006-09-21 | Toshiba Corp | 半導体集積回路の設計装置及び自動設計方法 |
| JP2008522259A (ja) * | 2004-11-30 | 2008-06-26 | フリースケール セミコンダクター インコーポレイテッド | 集積回路の製造容易性を改善するための方法及びシステム |
| JP2012109460A (ja) * | 2010-11-18 | 2012-06-07 | Elpida Memory Inc | 半導体装置 |
| JP2017521871A (ja) * | 2014-07-24 | 2017-08-03 | クアルコム,インコーポレイテッド | 金属ラインおよびビアのマトリクスの挿入によるエレクトロマイグレーション、突入電流効果、ir電圧降下、およびジッタの軽減 |
| JP2023057283A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP2023057287A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP2023057286A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP2023057285A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP2023057290A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4429593B2 (ja) * | 2002-11-22 | 2010-03-10 | パナソニック株式会社 | 半導体装置のレイアウト検証方法 |
| US7543252B2 (en) * | 2007-03-28 | 2009-06-02 | International Business Machines Corporation | Migration of integrated circuit layout for alternating phase shift masks |
| US8779592B2 (en) * | 2012-05-01 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via-free interconnect structure with self-aligned metal line interconnections |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61140149A (ja) * | 1984-12-12 | 1986-06-27 | Hitachi Comput Eng Corp Ltd | 半導体集積回路装置 |
| JPH0945778A (ja) * | 1995-07-31 | 1997-02-14 | Toshiba Corp | 半導体集積回路装置及びその配線方法 |
| JPH11163130A (ja) * | 1997-12-02 | 1999-06-18 | Matsushita Electron Corp | 半導体装置およびその配線方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03188650A (ja) * | 1989-12-18 | 1991-08-16 | Hitachi Ltd | 配線経路処理方法、配線経路処理システム、及び半導体集積回路 |
| JP3375460B2 (ja) | 1995-05-11 | 2003-02-10 | 株式会社リコー | 半導体装置 |
| JP2785861B2 (ja) | 1995-08-28 | 1998-08-13 | 日本電気株式会社 | 自動レイアウト装置 |
| US6480995B1 (en) * | 1996-04-15 | 2002-11-12 | Altera Corporation | Algorithm and methodology for the polygonalization of sparse circuit schematics |
| JP3137178B2 (ja) * | 1996-08-14 | 2001-02-19 | 日本電気株式会社 | 集積回路の配線設計方法および装置 |
| JP3559845B2 (ja) | 1996-10-18 | 2004-09-02 | 松下電器産業株式会社 | 多層配線半導体集積回路の層間接続装置 |
| US6484302B1 (en) * | 2000-07-11 | 2002-11-19 | Hewlett-Packard Company | Auto-contactor system and method for generating variable size contacts |
| US6536027B1 (en) * | 2000-12-13 | 2003-03-18 | Lsi Logic Corporation | Cell pin extensions for integrated circuits |
| US6484301B1 (en) * | 2001-05-25 | 2002-11-19 | Hewlett-Packard Company | System for and method of efficient contact pad identification |
-
2001
- 2001-07-16 JP JP2001215793A patent/JP2003031662A/ja active Pending
-
2002
- 2002-02-13 US US10/073,328 patent/US6769106B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61140149A (ja) * | 1984-12-12 | 1986-06-27 | Hitachi Comput Eng Corp Ltd | 半導体集積回路装置 |
| JPH0945778A (ja) * | 1995-07-31 | 1997-02-14 | Toshiba Corp | 半導体集積回路装置及びその配線方法 |
| JPH11163130A (ja) * | 1997-12-02 | 1999-06-18 | Matsushita Electron Corp | 半導体装置およびその配線方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109336A (ja) * | 2003-10-01 | 2005-04-21 | Toshiba Microelectronics Corp | 自動設計方法、自動設計装置、レチクルセット、半導体集積回路及び設計プログラム |
| JP2008522259A (ja) * | 2004-11-30 | 2008-06-26 | フリースケール セミコンダクター インコーポレイテッド | 集積回路の製造容易性を改善するための方法及びシステム |
| JP2006252319A (ja) * | 2005-03-11 | 2006-09-21 | Toshiba Corp | 半導体集積回路の設計装置及び自動設計方法 |
| JP2012109460A (ja) * | 2010-11-18 | 2012-06-07 | Elpida Memory Inc | 半導体装置 |
| JP2017521871A (ja) * | 2014-07-24 | 2017-08-03 | クアルコム,インコーポレイテッド | 金属ラインおよびビアのマトリクスの挿入によるエレクトロマイグレーション、突入電流効果、ir電圧降下、およびジッタの軽減 |
| JP2023057287A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP2023057283A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP2023057286A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP2023057285A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP2023057290A (ja) * | 2021-10-11 | 2023-04-21 | 株式会社藤商事 | 遊技機 |
| JP7410915B2 (ja) | 2021-10-11 | 2024-01-10 | 株式会社藤商事 | 遊技機 |
| JP7410914B2 (ja) | 2021-10-11 | 2024-01-10 | 株式会社藤商事 | 遊技機 |
| JP7451474B2 (ja) | 2021-10-11 | 2024-03-18 | 株式会社藤商事 | 遊技機 |
| JP7451473B2 (ja) | 2021-10-11 | 2024-03-18 | 株式会社藤商事 | 遊技機 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6769106B2 (en) | 2004-07-27 |
| US20030014726A1 (en) | 2003-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003031662A (ja) | 半導体集積回路の配線方法、半導体集積回路、及び配線方法をコンピュータに実行させるプログラム | |
| JP3611468B2 (ja) | パターン生成方法 | |
| JP4642471B2 (ja) | 無関係な導電トレースを有する多層集積回路 | |
| KR100666900B1 (ko) | 반도체 집적회로장치, 회로 설계 장치 및 회로 설계 방법 | |
| US7301218B2 (en) | Parallel capacitor of semiconductor device | |
| KR100356637B1 (ko) | 시스템 lsi 칩 및 그 제조 방법 | |
| JP3789266B2 (ja) | 半導体装置レイアウト方法及び半導体装置をレイアウトするためのプログラムを記録した記録媒体 | |
| US8679937B2 (en) | Method for fabricating a capacitor and capacitor structure thereof | |
| US9035195B2 (en) | Circuit board having tie bar buried therein and method of fabricating the same | |
| US8030739B2 (en) | Semiconductor package having chip selection through electrodes and stacked semiconductor package having the same | |
| CN115706072B (zh) | 半导体结构及其制造方法 | |
| KR100881488B1 (ko) | Mim 캐패시터를 갖는 반도체 소자 및 그의 제조방법 | |
| JPH11340320A (ja) | 半導体装置 | |
| US20210193792A1 (en) | Device integrated with three-dimensional mim capacitor and method for making the same | |
| US6177294B1 (en) | Wiring layout method for semiconductor device and recording medium on which wiring layout program for semiconductor device is recorded | |
| US6274934B1 (en) | Semiconductor device and method of manufacturing thereof | |
| US7341875B2 (en) | Semiconductor memory device with a capacitor formed therein and a method for forming the same | |
| CN117153813A (zh) | 高压隔离器件及其制作方法 | |
| JP3621570B2 (ja) | 半導体装置の配線方法 | |
| US6627936B2 (en) | Semiconductor device and method of producing the same | |
| US20250048654A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| CN119990053B (zh) | 一种电源网络设计方法及相关设备 | |
| US20250266351A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2004235333A (ja) | 半導体集積回路のレイアウト方法およびその方法を用いた半導体集積回路の製造方法 | |
| JPS58225662A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080612 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110203 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110906 |