JP2003031480A - Reticle for electron beam exposure, reticle blank for electron beam reduction exposure, and method of manufacturing the same - Google Patents
Reticle for electron beam exposure, reticle blank for electron beam reduction exposure, and method of manufacturing the sameInfo
- Publication number
- JP2003031480A JP2003031480A JP2001217661A JP2001217661A JP2003031480A JP 2003031480 A JP2003031480 A JP 2003031480A JP 2001217661 A JP2001217661 A JP 2001217661A JP 2001217661 A JP2001217661 A JP 2001217661A JP 2003031480 A JP2003031480 A JP 2003031480A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- reticle
- silicon
- membrane
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【課題】 反りが非常に小さく、レジスト応力によるブ
ランクの位置歪の発生を低減できる電子線露光用レチク
ル、電子線縮小露光用レチクルブランク及びその製造方
法を提供する。
【解決手段】 本発明に係る電子線縮小露光用レチクル
ブランクの製造方法は、シリコンメンブレンとそれを支
持する支柱を有するパイレックス(登録商標)ガラス基
板12からなる電子線露光用レチクルブランクを製造す
る方法であって、パイレックス(登録商標)ガラス基板
12に支柱を設ける加工を行う工程と、薄膜シリコン層
15、酸化珪素層及びシリコン支持基板から構成された
SOIウェハを準備する工程と、SOIウェハの薄膜シ
リコン層15の表面とパイレックス(登録商標)ガラス
基板12とを張り合わせる工程と、上記シリコン支持基
板を除去する工程と、上記酸化珪素層を除去する工程
と、を具備する。
[PROBLEMS] To provide a reticle for electron beam exposure, a reticle blank for electron beam reduction exposure, and a method of manufacturing the reticle, which have extremely small warpage and can reduce the occurrence of positional distortion of the blank due to resist stress. A method of manufacturing a reticle blank for electron beam reduction exposure according to the present invention is a method of manufacturing a reticle blank for electron beam exposure, comprising a Pyrex (registered trademark) glass substrate 12 having a silicon membrane and a support for supporting the silicon membrane. A step of providing pillars on the Pyrex (registered trademark) glass substrate 12, a step of preparing an SOI wafer composed of the thin film silicon layer 15, the silicon oxide layer and the silicon support substrate, and a step of preparing a thin film of the SOI wafer. The method includes a step of bonding the surface of the silicon layer 15 to the Pyrex (registered trademark) glass substrate 12, a step of removing the silicon support substrate, and a step of removing the silicon oxide layer.
Description
【発明の詳細な説明】Detailed Description of the Invention
【0001】[0001]
【発明の属する技術分野】本発明は、反りが非常に小さ
く、レジスト応力によるブランクの位置歪の発生を低減
できる電子線露光用レチクル、電子線縮小露光用レチク
ルブランク及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reticle for electron beam exposure, a reticle blank for electron beam reduction exposure, and a method for manufacturing the same, which can reduce the occurrence of positional distortion of the blank due to resist stress.
【0002】[0002]
【従来の技術】近年、半導体集積回路の高集積化に伴
い、長年微細パタンを形成する手段の主流であった光を
用いたフォトリソグラフィー技術に代わって、荷電粒子
線、例えば電子線やイオンビームあるいはX線を利用す
る新しい露光方式が検討され、実用化されている。この
うち、電子線を利用してパタン形成する電子線露光は、
電子線そのものを数nmにまで絞ることが出来るため、
0.1μmあるいはそれ以下の微細パタンを作製できる
点に大きな特徴を有している。2. Description of the Related Art In recent years, with the high integration of semiconductor integrated circuits, a charged particle beam such as an electron beam or an ion beam has replaced the photolithography technique using light, which has been the main means for forming fine patterns for many years. Alternatively, a new exposure method using X-rays has been studied and put into practical use. Of these, electron beam exposure that uses electron beams to form patterns is
Since the electron beam itself can be narrowed down to a few nm,
A major feature is that fine patterns of 0.1 μm or less can be produced.
【0003】しかし、従来からある電子線露光方式は、
一筆書きの方式であったため、微細パタンになればなる
ほど絞った電子線で描画せねばならず、描画時間が長く
なり、スループットに大きな影響を与えることになる。However, the conventional electron beam exposure method is
Since the method is a one-stroke writing method, the finer the pattern, the more the electron beam must be drawn, so that the drawing time becomes longer and the throughput is greatly affected.
【0004】そこで提案されたのが、レチクルを利用し
てウェハ上で数百μm角を一括に露光していく方式であ
る。図6(a)は、レチクルを示す断面図であり、図6
(b)は、図6(a)に示すレチクルの斜視図である。Therefore, a method has been proposed in which a reticle is used to collectively expose several hundred μm squares on a wafer. FIG. 6A is a sectional view showing the reticle.
FIG. 6B is a perspective view of the reticle shown in FIG.
【0005】図6(a)に示すように、このレチクル
は、厚さ2μm程度のメンブレン状の電子線散乱部(シ
リコンメンブレン部)1に電子線透過部の開口(図示せ
ず)を開けたステンシルタイプのものである。このとき
一回の電子線によって露光できる領域はウェハ上で25
0μm角程度(レチクル上で1mm角程度)である。そ
のため、半導体チップ全体を焼くために1mm角程度の
メンブレンを敷き詰めた構造になっており、これは格子
状の支柱を有するシリコン2で支えられている。As shown in FIG. 6A, in this reticle, an electron beam transmitting portion opening (not shown) is formed in a membrane-shaped electron beam scattering portion (silicon membrane portion) 1 having a thickness of about 2 μm. It is a stencil type. At this time, the area that can be exposed by a single electron beam is 25 on the wafer.
It is about 0 μm square (about 1 mm square on the reticle). Therefore, in order to bake the entire semiconductor chip, it has a structure in which a membrane of about 1 mm square is spread, and this is supported by silicon 2 having lattice-like columns.
【0006】上記レチクルは一般的に次のような方法で
作製される。まず、Siウェハ2にボロンをドープした
(100)面Siウェハ2の裏面から水酸化カリウム水
溶液でウエットエッチングする。ウエットエッチングさ
れる場所以外は窒化シリコン等で保護されている。ま
た、所望する厚さに1×1020atom/cm3の濃度のボ
ロンをドープさせることにより、そのドープしたボロン
でウエットエッチング速度を遅くできるので、容易にメ
ンブレンを作製することが出来る。次に、メンブレン上
にレジストなどを塗布し、電子線描画装置などを使用し
てメンブレン上にレジストパタンを露光し、そのパタン
をシリコンメンブレンに転写し、ステンシルパタンを作
製していた。The reticle is generally manufactured by the following method. First, the Si wafer 2 is wet-etched with a potassium hydroxide aqueous solution from the back surface of the (100) plane Si wafer 2 in which boron is doped. Parts other than the wet-etched area are protected by silicon nitride or the like. Further, by doping boron with a concentration of 1 × 10 20 atom / cm 3 to a desired thickness, the wet etching rate can be slowed by the doped boron, so that the membrane can be easily manufactured. Then, a resist or the like was applied on the membrane, the resist pattern was exposed on the membrane using an electron beam drawing device, etc., and the pattern was transferred to a silicon membrane to produce a stencil pattern.
【0007】しかし、上記の方法の場合、ウエットエッ
チングが結晶面異方性であるのでメンブレン間の支柱2
に54.74°の角度がついてしまう。このため、1チ
ップ分のレチクルが非常に大きくなってしまう問題があ
り、メンブレン間の支柱2をなるべく細くさらに垂直に
するために、シリコン支柱のエッチングにドライエッチ
ングを使用する方法が提案されてきた。However, in the case of the above method, since the wet etching has the crystal plane anisotropy, the pillars 2 between the membranes 2
Has an angle of 54.74 °. For this reason, there is a problem that the reticle for one chip becomes very large, and in order to make the pillars 2 between the membranes as thin as possible and more vertical, a method using dry etching for etching the silicon pillars has been proposed. .
【0008】一つが、同じくボロンドープのシリコンウ
ェハを利用した方法である。この方法は図7(a)〜
(c)に示されている。まず、図7(a)に示すよう
に、シリコンウェハ4の表面にボロンをドープしてボロ
ンドープ層3を形成する。One is a method which also uses a boron-doped silicon wafer. This method is shown in FIG.
It is shown in (c). First, as shown in FIG. 7A, the surface of the silicon wafer 4 is doped with boron to form a boron-doped layer 3.
【0009】この後、図7(b)に示すように、シリコ
ンウェハ4の裏面から所定の厚さの数十μm手前までド
ライエッチングで掘り進めることで、垂直な支柱を形成
する。次に、図7(c)に示すように、所定の厚さのメ
ンブレンでエッチングストップさせるために最後のみウ
エットエッチングを使用する。エッチングされる場所以
外は酸化珪素層5で保護されている。次に、酸化珪素層
5を除去する。After that, as shown in FIG. 7B, vertical pillars are formed by digging from the back surface of the silicon wafer 4 to a point of several tens μm of a predetermined thickness by dry etching. Next, as shown in FIG. 7C, only the final wet etching is used to stop the etching with the membrane having a predetermined thickness. The silicon oxide layer 5 is protected except for the etching location. Next, the silicon oxide layer 5 is removed.
【0010】この方法をさらに簡素化させたものがSO
I(Silicon On Insulator)ウェハを利用した方法であ
る。図8は、SOIウェハを示す断面図である。SOI
ウェハは、図8に示すようにシリコン支持基板(支持ウ
ェハ)8の上に酸化珪素層7が形成され、さらにその上
に薄膜シリコン層6が形成されている構造となってい
る。そのため、中間の酸化珪素層7をドライエッチング
のエッチングストップ層として使用することが出来、シ
リコン支持基板8の所定の一部分をドライエッチングす
ることで垂直で数百μm幅の支柱を持ったレチクルブラ
ンクを作製することが可能であった。SO is a further simplification of this method.
This is a method using an I (Silicon On Insulator) wafer. FIG. 8 is a sectional view showing an SOI wafer. SOI
As shown in FIG. 8, the wafer has a structure in which a silicon oxide layer 7 is formed on a silicon supporting substrate (supporting wafer) 8 and a thin film silicon layer 6 is further formed thereon. Therefore, the intermediate silicon oxide layer 7 can be used as an etching stop layer for dry etching. By dry-etching a predetermined part of the silicon support substrate 8, a reticle blank having vertical columns of several hundred μm width can be obtained. It was possible to make.
【0011】図9(a)〜(c)は、SOIウェハを用
いてレチクルブランクを作製する方法を示す断面図であ
る。FIGS. 9A to 9C are sectional views showing a method of manufacturing a reticle blank using an SOI wafer.
【0012】まず、図9(a)に示すように、薄膜シリ
コン層6、酸化珪素層7及びシリコン支持基板8から構
成されたSOIウェハを準備する。次に、図9(b)に
示すように、シリコン支持基板8にレジスト又は酸化珪
素層9を形成する。First, as shown in FIG. 9A, an SOI wafer including a thin film silicon layer 6, a silicon oxide layer 7 and a silicon supporting substrate 8 is prepared. Next, as shown in FIG. 9B, a resist or a silicon oxide layer 9 is formed on the silicon supporting substrate 8.
【0013】この後、図9(c)に示すように、このレ
ジスト又は酸化珪素層9をパターニングすることによ
り、支柱8a〜8cを形成する部分にのみレジスト又は
酸化珪素層のパタンを残して保護する。次に、このパタ
ンをマスクとし且つ酸化珪素層7をエッチングストッパ
ーとしてシリコン支持基板8をドライエッチングする。
次に、酸化珪素層7をウエットエッチングにより除去す
る。この後、上記パタンを除去する。これにより、垂直
で数百μm幅の支柱8a〜8cを持ったレチクルブラン
クが作製される。Thereafter, as shown in FIG. 9C, the resist or the silicon oxide layer 9 is patterned to protect the resist or the silicon oxide layer, leaving only the pattern of the pillars 8a to 8c. To do. Next, the silicon supporting substrate 8 is dry-etched using this pattern as a mask and the silicon oxide layer 7 as an etching stopper.
Next, the silicon oxide layer 7 is removed by wet etching. After that, the pattern is removed. As a result, a reticle blank having vertical stanchions 8a to 8c having a width of several hundred μm is manufactured.
【0014】上記のいずれの方法においても、シリコン
ウェハの厚さに相当するような深さのエッチングを行わ
なくてはならない。例えば、3インチウェハ使用時では
300μm以上、8インチウェハ使用時では700μm
以上の深さを垂直にエッチングすることが必要となる。In any of the above methods, etching must be performed to a depth corresponding to the thickness of the silicon wafer. For example, 300 μm or more when using a 3-inch wafer and 700 μm when using an 8-inch wafer
It is necessary to vertically etch the above depth.
【0015】この深さをエッチングするためには、側壁
保護を利用したエッチングがよく用いられる。これは、
エッチングすべき溝の横方向のエッチングを抑えるた
め、レジスト表面のエッチング保護のポリマー等を形成
するガスをエッチングガスに添加することで、垂直性の
よいエッチングを行うことが出来た。In order to etch this depth, etching utilizing side wall protection is often used. this is,
In order to suppress the lateral etching of the groove to be etched, by adding a gas that forms a polymer for etching protection of the resist surface to the etching gas, it was possible to perform etching with good verticality.
【0016】8インチウェハを使用して電子線縮小露光
用レチクルブランクを製作した場合は図10に示すよう
な構造になる。すなわち、ウェハ10には132mm×
55mmの大きさの支柱を有する構造加工部(メンブレ
ン領域)11が二つ並んで形成されている。When an electron beam reduction exposure reticle blank is manufactured using an 8-inch wafer, the structure is as shown in FIG. That is, the wafer 10 is 132 mm ×
Two structural processed portions (membrane regions) 11 having columns with a size of 55 mm are formed side by side.
【0017】[0017]
【発明が解決しようとする課題】しかしながら、上述し
た従来のシリコン支持基板を有するSOIウェハで製作
した電子線縮小露光用レチクルブランクには次のような
問題点がある。第一に、シリコン支持基板8は通常のガ
ラスレチクルに比べて反りが非常に大きいため、シリコ
ン支持基板からなる支柱(格子状シリコン)8a〜8c
を露光装置にチャックする時に大きな歪を生じてしま
う。However, the reticle blank for electron beam reduction exposure produced from the SOI wafer having the above-mentioned conventional silicon supporting substrate has the following problems. First, since the silicon support substrate 8 has a significantly larger warp than a normal glass reticle, columns (lattice silicon) 8a to 8c made of the silicon support substrate are formed.
When the wafer is chucked by the exposure apparatus, a large distortion occurs.
【0018】第二に、シリコン支持基板に支柱を設ける
加工を行うために、該シリコン支持基板上にレジスト膜
を塗布しなければならず、また薄膜シリコン層6に開口
パタンを形成するために、該薄膜シリコン層上にレジス
ト膜を塗布しなければならないため、レジスト応力によ
ってブランク全体に位置歪が発生してしまう。Secondly, a resist film must be coated on the silicon supporting substrate in order to form a pillar on the silicon supporting substrate, and an opening pattern is formed in the thin film silicon layer 6. Since a resist film must be applied on the thin silicon layer, resist stress causes positional distortion in the entire blank.
【0019】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、反りが非常に小さく、レ
ジスト応力によるブランクの位置歪の発生を低減できる
電子線露光用レチクル、電子線縮小露光用レチクルブラ
ンク及びその製造方法を提供することにある。The present invention has been made in consideration of the above circumstances, and an object thereof is an electron beam exposure reticle and an electron beam exposure reticle which have a very small warp and can reduce the occurrence of blank positional distortion due to resist stress. A reticle blank for line reduction exposure and a method for manufacturing the same.
【0020】[0020]
【課題を解決するための手段】上記課題を解決するた
め、電子線縮小露光用レチクルブランクの支持基板とし
て反りが小さく表面も非常に平坦化することが可能であ
るガラス基板を使用することとした。単結晶シリコンは
厚さを数mmまで厚くしても反りが残ってしまうことが
知られている。そのため、平坦性を必要とする場合はシ
リコンよりガラスの方が圧倒的に有利といえる。In order to solve the above problems, it was decided to use a glass substrate having a small warp and a very flat surface as a supporting substrate for a reticle blank for electron beam reduction exposure. . It is known that warpage remains in single crystal silicon even if the thickness is increased to several mm. Therefore, it can be said that glass is overwhelmingly advantageous over silicon when flatness is required.
【0021】また、SOIウェハでシリコン支持基板の
代わりにガラス支持基板を使用して作製することは困難
ではない。しかし、このような状態でガラス支持基板に
格子状の支柱を形成し、その支柱を有するガラス支持基
板上に薄膜シリコン層のみを残すことは非常に困難であ
る。また、加工をし易くするためにガラス支持基板を薄
くするとレジスト塗布の際にガラス支持基板が変形して
しまう。そこで、数mm以上の厚さのガラス支持基板に
最初に支柱を形成し、次にメンブレンを付加することと
した。It is not difficult to manufacture an SOI wafer by using a glass supporting substrate instead of the silicon supporting substrate. However, it is very difficult to form the lattice-like pillars on the glass supporting substrate in such a state and leave only the thin film silicon layer on the glass supporting substrate having the pillars. Further, if the glass supporting substrate is made thin to facilitate processing, the glass supporting substrate will be deformed when the resist is applied. Therefore, it was decided to first form the columns on the glass supporting substrate having a thickness of several mm or more and then add the membrane.
【0022】本発明に係る電子線露光用レチクルブラン
クは、メンブレンとそれを支持する支柱を有する支持基
板からなる電子線露光用レチクルブランクであって、上
記支持基板をガラスにより形成したことを特徴とする。An electron beam exposure reticle blank according to the present invention is an electron beam exposure reticle blank comprising a membrane and a supporting substrate having columns for supporting the membrane, wherein the supporting substrate is made of glass. To do.
【0023】上記電子線縮小露光用レチクルブランクに
よれば、メンブレンを支持する基板の材質としてガラス
を用いているため、従来のシリコン支持基板に比べて反
りを非常に少なくすることができる。これにより、レチ
クルを露光装置にチャックすることによる歪やレジスト
応力による位置歪の発生を抑制することができる。According to the reticle blank for electron beam reduction exposure, since glass is used as the material of the substrate that supports the membrane, the warp can be made much smaller than that of the conventional silicon supporting substrate. As a result, it is possible to suppress the distortion caused by chucking the reticle to the exposure apparatus and the positional distortion caused by the resist stress.
【0024】また、本発明に係る電子線縮小露光用レチ
クルブランクにおいて、上記メンブレンには応力調整を
行うための不純物が導入されていることが好ましい。In addition, in the reticle blank for electron beam reduction exposure according to the present invention, it is preferable that impurities are introduced into the membrane to adjust stress.
【0025】本発明に係る電子線縮小露光用レチクル
は、電子線で露光する際に用いるレチクルであって、メ
ンブレンと、このメンブレンに形成された電子線を透過
する開口部と、メンブレンを支持する支柱を有するガラ
ス支持基板と、を具備することを特徴とする。The electron beam reduction exposure reticle according to the present invention is a reticle used when exposing with an electron beam, and supports a membrane, an opening formed in the membrane for transmitting the electron beam, and the membrane. And a glass support substrate having columns.
【0026】上記電子線縮小露光用レチクルによれば、
メンブレンを支持する基板としてガラス基板を用いてい
るため、従来のシリコン支持基板に比べて反りを非常に
少なくすることができる。これにより、レチクルを露光
装置にチャックすることによる歪やレジスト応力による
位置歪の発生を抑制することができる。According to the electron beam reduction exposure reticle,
Since the glass substrate is used as the substrate for supporting the membrane, the warp can be significantly reduced as compared with the conventional silicon supporting substrate. As a result, it is possible to suppress the distortion caused by chucking the reticle to the exposure apparatus and the positional distortion caused by the resist stress.
【0027】また、本発明に係る電子線縮小露光用レチ
クルにおいては、上記メンブレンには応力調整を行うた
めの不純物が導入されていることが好ましい。Further, in the electron beam reduction exposure reticle according to the present invention, it is preferable that impurities for stress adjustment are introduced into the membrane.
【0028】本発明に係る電子線縮小露光用レチクルブ
ランクの製造方法は、シリコンメンブレンとそれを支持
する支柱を有するガラス基板からなる電子線露光用レチ
クルブランクを製造する方法であって、ガラス基板を準
備し、このガラス基板に支柱を設ける加工を行う工程
と、薄膜シリコン層、酸化珪素層及びシリコン支持基板
から構成されたSOIウェハを準備する工程と、SOI
ウェハの薄膜シリコン層の表面と支柱を有するガラス基
板とを張り合わせる工程と、上記シリコン支持基板を除
去する工程と、上記酸化珪素層を除去する工程と、を具
備することを特徴とする。A method for producing a reticle blank for electron beam reduction exposure according to the present invention is a method for producing a reticle blank for electron beam exposure, which comprises a glass substrate having a silicon membrane and a supporting column for supporting the same. A step of preparing and performing a process of providing a pillar on the glass substrate; a step of preparing an SOI wafer composed of a thin film silicon layer, a silicon oxide layer and a silicon supporting substrate;
The method is characterized by further comprising a step of bonding the surface of the thin film silicon layer of the wafer to a glass substrate having a support, a step of removing the silicon supporting substrate, and a step of removing the silicon oxide layer.
【0029】また、本発明に係る電子線縮小露光用レチ
クルブランクの製造方法においては、上記酸化珪素層を
除去する工程の後に、上記薄膜シリコン層に応力調整を
行うための不純物を導入する工程をさらに含むことも可
能である。Further, in the method of manufacturing a reticle blank for electron beam reduction exposure according to the present invention, after the step of removing the silicon oxide layer, a step of introducing impurities for stress adjustment into the thin film silicon layer is performed. It is also possible to include further.
【0030】また、本発明に係る電子線縮小露光用レチ
クルブランクの製造方法においては、SOIウェハを準
備する工程と上記張り合わせる工程との間に、該SOI
ウェハの薄膜シリコン層に応力調整を行うための不純物
を導入する工程をさらに含むことも可能である。Further, in the method of manufacturing a reticle blank for electron beam reduction exposure according to the present invention, the SOI wafer is provided between the step of preparing an SOI wafer and the step of laminating.
It is possible to further include a step of introducing impurities for adjusting stress into the thin film silicon layer of the wafer.
【0031】本発明に係る電子線縮小露光用レチクルブ
ランクの製造方法は、シリコンメンブレンとそれを支持
する支柱を有するガラス基板からなる電子線露光用レチ
クルブランクを製造する方法であって、ガラス基板上に
導電膜を成膜する工程と、この導電膜が成膜されたガラ
ス基板に支柱を設ける加工を行う工程と、を有すること
を特徴とする。A method of manufacturing a reticle blank for electron beam reduction exposure according to the present invention is a method of manufacturing a reticle blank for electron beam exposure, which comprises a glass substrate having a silicon membrane and a support for supporting the silicon membrane. And a step of forming a support on the glass substrate on which the conductive film is formed.
【0032】[0032]
【発明の実施形態】以下、図面を参照して本発明の実施
の形態について説明する。図1(a)は、本発明の実施
の形態による電子線縮小露光用レチクルブランクを示す
平面図であり、図1(b)は、図1(a)に示す1b−
1b線に沿った断面図である。DETAILED DESCRIPTION OF THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1A is a plan view showing a reticle blank for electron beam reduction exposure according to an embodiment of the present invention, and FIG. 1B is a plan view 1b-shown in FIG.
It is sectional drawing which followed the 1b line.
【0033】図1(a)に示すように、パイレックス
(登録商標)ガラス基板12は、大きさが6インチ×6
インチの平面が正方形形状で、厚さが6.25mmの平
坦性及び平面性に優れた基板である。このパイレックス
(登録商標)ガラス基板12には二つの支柱を有する構
造加工部12a,12bが形成されており、各々の支柱
を有する構造加工部はその平面が132mm×55mm
の大きさの長方形形状を有している。As shown in FIG. 1A, the Pyrex (registered trademark) glass substrate 12 has a size of 6 inches × 6.
It is a substrate having a flat flatness and a flatness with a thickness of 6.25 mm and a square inch plane. The Pyrex (registered trademark) glass substrate 12 is formed with structural processing portions 12a and 12b having two columns, and the plane of the structural processing portion having each column is 132 mm × 55 mm.
It has a rectangular shape of the size.
【0034】図1(b)に示すように、支柱を有する構
造に加工されたパイレックス(登録商標)ガラス基板1
2の上にはメンブレンとなる厚さ2μm程度の薄膜シリ
コン層(活性層)15が張り付けられている。この活性
層15には応力を調整するための不純物が導入されてい
る。つまり、一回の電子線によって露光できる領域はウ
ェハ上で250μm角程度(レチクル上で1mm角程
度)であるため、半導体チップ全体を焼くために1mm
角程度のメンブレンを敷き詰めた構造になっており、こ
れが格子状の支柱を有するガラス基板12で支えられて
いる。As shown in FIG. 1B, a Pyrex (registered trademark) glass substrate 1 processed into a structure having columns.
A thin-film silicon layer (active layer) 15 having a thickness of about 2 μm, which serves as a membrane, is attached on top of 2. Impurities for adjusting stress are introduced into the active layer 15. In other words, since the area that can be exposed by a single electron beam is about 250 μm square on the wafer (about 1 mm square on the reticle), 1 mm is needed to burn the entire semiconductor chip.
It has a structure in which a membrane of about a corner is spread, and this is supported by a glass substrate 12 having lattice-like columns.
【0035】図2〜図5は、図1に示す電子線縮小露光
用レチクルブランクを製作する方法を示す図である。2 to 5 are views showing a method for manufacturing the electron beam reduction exposure reticle blank shown in FIG.
【0036】まず、図2に示すように、大きさが6イン
チ×6インチ、厚さが6.25mm、平坦性1μm以下
のパイレックス(登録商標)ガラス基板12を準備す
る。First, as shown in FIG. 2, a Pyrex (registered trademark) glass substrate 12 having a size of 6 inches × 6 inches, a thickness of 6.25 mm, and a flatness of 1 μm or less is prepared.
【0037】次いで、図3(a)に示すように、このパ
イレックス(登録商標)ガラス基板12を超音波加工に
より格子状の支柱を有する構造に加工する。次いで、パ
イレックス(登録商標)ガラス基板12を洗浄する。次
いで、図3(b)に示すSOIウェハ16を準備する。
このSOIウェハ16は、シリコン支持基板13と、そ
の支持基板13上に形成されたBOX層(酸化珪素層)
14と、そのBOX層14上に形成された厚さ2μm程
度の薄膜シリコン層(活性層)15と、から構成されて
いる。Next, as shown in FIG. 3A, this Pyrex (registered trademark) glass substrate 12 is processed into a structure having lattice-like columns by ultrasonic processing. Next, the Pyrex (registered trademark) glass substrate 12 is washed. Next, the SOI wafer 16 shown in FIG. 3B is prepared.
The SOI wafer 16 includes a silicon support substrate 13 and a BOX layer (silicon oxide layer) formed on the support substrate 13.
14 and a thin film silicon layer (active layer) 15 formed on the BOX layer 14 and having a thickness of about 2 μm.
【0038】次に、図4に示すように、支柱を有する構
造に加工済みのパイレックス(登録商標)ガラス基板1
2の平面形状と同一形状となるようにSOIウェハ16
を平面四角形状に加工する。次いで、このSOIウェハ
16の薄膜シリコン層15表面とパイレックス(登録商
標)ガラス基板12とを室温で張り合わせた後、この張
り合わせた基板を1100℃で熱処理(ベーク)する。
これにより、SOIウェハ16とパイレックス(登録商
標)ガラス基板12とを化学的に結合させて直接接合さ
せる。Next, as shown in FIG. 4, a Pyrex (registered trademark) glass substrate 1 processed into a structure having columns.
SOI wafer 16 so as to have the same shape as the planar shape of 2
Is processed into a flat rectangular shape. Next, after bonding the surface of the thin film silicon layer 15 of the SOI wafer 16 and the Pyrex (registered trademark) glass substrate 12 at room temperature, the bonded substrate is heat-treated (baked) at 1100 ° C.
As a result, the SOI wafer 16 and the Pyrex (registered trademark) glass substrate 12 are chemically bonded and directly bonded.
【0039】この後、図5に示すように、張り合わせた
基板におけるSOIウェハのシリコン支持基板13を、
水酸化カリウムを使ったウエットエッチングにより除去
する。次いで、SOIウェハのBOX層14を、フッ酸
とフッ化アンモニウムの混合溶液を使ったウエットエッ
チングにより除去する。この際のエッチング液は、BO
X層14と活性層15とで十分なエッチング選択比(十
分なエッチング速度の違い)を有するため、メンブレン
となる活性層15はまったくエッチングされることがな
い。Thereafter, as shown in FIG. 5, the silicon supporting substrate 13 of the SOI wafer on the bonded substrates is
It is removed by wet etching using potassium hydroxide. Then, the BOX layer 14 of the SOI wafer is removed by wet etching using a mixed solution of hydrofluoric acid and ammonium fluoride. At this time, the etching solution is BO
Since the X layer 14 and the active layer 15 have a sufficient etching selection ratio (a sufficient difference in etching rate), the active layer 15 serving as a membrane is not etched at all.
【0040】次いで、メンブレン化された活性層の応力
調整を行うために、熱拡散装置を用いて熱拡散により活
性層15に不純物であるリンをドープする。この際のリ
ン濃度は、1×1018atoms/cm3程度とする。このよ
うにして図1に示す電子線縮小露光用レチクルブランク
を製作する。Next, in order to adjust the stress of the membrane-formed active layer, the active layer 15 is doped with phosphorus as an impurity by thermal diffusion using a thermal diffusion device. The phosphorus concentration at this time is about 1 × 10 18 atoms / cm 3 . In this way, the reticle blank for electron beam reduction exposure shown in FIG. 1 is manufactured.
【0041】この電子線縮小露光用レチクルブランクの
メンブレン(活性層15)に電子線透過部の開口(図示
せず)を開けることにより、電子線縮小露光用レチクル
を製作することができる。開口を開ける際はフォトリソ
グラフィー技術を用いる。An electron beam reduction exposure reticle can be manufactured by opening an opening (not shown) of an electron beam transmission portion in the membrane (active layer 15) of this electron beam reduction exposure reticle blank. Photolithography technology is used to open the openings.
【0042】上記実施の形態によれば、メンブレンを支
持する基板としてガラス基板12を用いているため、従
来のシリコン支持基板に比べて反りを非常に少なくする
ことができる。これにより、レチクルを露光装置にチャ
ックすることによる歪やレジスト応力による位置歪の発
生を抑制することができる。According to the above-mentioned embodiment, since the glass substrate 12 is used as the substrate for supporting the membrane, the warp can be remarkably reduced as compared with the conventional silicon supporting substrate. As a result, it is possible to suppress the distortion caused by chucking the reticle to the exposure apparatus and the positional distortion caused by the resist stress.
【0043】また、上記実施の形態では、平面が四角形
のガラス基板を使用して電子線縮小露光用レチクルブラ
ンクを製作しているため、このレチクルブランクにより
製作したレチクルも平面が四角形の形状となる。したが
って、現在使用されているレチクル製造装置、検査装
置、レチクルホルダーなどに大きな仕様変更を加えるこ
となく電子線縮小露光用レチクルブランクを使用できる
という利点もある。Further, in the above-mentioned embodiment, since the reticle blank for electron beam reduction exposure is manufactured using the glass substrate having a quadrangular plane, the reticle manufactured by this reticle blank also has a quadrangular plane. . Therefore, there is also an advantage that the reticle blank for electron beam reduction exposure can be used without making a large change in specifications of the reticle manufacturing apparatus, the inspection apparatus, the reticle holder, etc. which are currently used.
【0044】次に、上記実施の形態に対する変形例に係
る電子線縮小露光用レチクルブランクの製造方法につい
て説明する。なお、上記実施の形態と同一部分の説明は
省略する。Next, a method of manufacturing a reticle blank for electron beam reduction exposure according to a modification of the above embodiment will be described. The description of the same parts as those in the above embodiment will be omitted.
【0045】まず、パイレックス(登録商標)ガラス基
板を準備し、このパイレックス(登録商標)ガラス基板
の全面上に導電性物質からなる導電膜を厚さ2μm程度
成膜する。次いで、このパイレックス(登録商標)ガラ
ス基板を超音波加工により支柱を有する構造に加工し、
洗浄する。このようにして電子線縮小露光用レチクルブ
ランクを製作する。First, a Pyrex (registered trademark) glass substrate is prepared, and a conductive film made of a conductive material is formed to a thickness of about 2 μm on the entire surface of this Pyrex (registered trademark) glass substrate. Then, this Pyrex (registered trademark) glass substrate is processed into a structure having columns by ultrasonic processing,
To wash. In this way, a reticle blank for electron beam reduction exposure is manufactured.
【0046】上記変形例においても上記実施の形態と同
様の効果を得ることができる。Also in the above modification, the same effect as in the above embodiment can be obtained.
【0047】尚、本発明は上記実施の形態に限定され
ず、本発明の主旨を逸脱しない範囲内で種々変更して実
施することが可能である。例えば、上記実施の形態で
は、パイレックス(登録商標)ガラス基板を用いている
が、反りが小さく平坦化が可能なガラス材質であれば、
他のガラス基板を用いることも可能であり、例えばゼロ
デュア製の低熱膨張ガラスからなる基板を用いることも
可能である。The present invention is not limited to the above-mentioned embodiments, and various modifications can be made without departing from the gist of the present invention. For example, although the Pyrex (registered trademark) glass substrate is used in the above-described embodiment, if the glass material has a small warpage and can be flattened,
It is also possible to use another glass substrate, for example, a substrate made of low thermal expansion glass manufactured by Zerodur.
【0048】また、上記実施の形態では、厚さ6.25
mmのパイレックス(登録商標)ガラス基板を用いてい
るが、数mm以上の厚さであれば、他の厚さのガラス基
板を用いることも可能である。In the above embodiment, the thickness is 6.25.
Although a Pyrex (registered trademark) glass substrate having a thickness of mm is used, a glass substrate having another thickness can be used as long as it has a thickness of several mm or more.
【0049】また、上記実施の形態では、ガラス基板1
2を支柱を有する構造に加工する際に超音波加工を用い
ているが、これに限定されるものではなく、他の加工方
法を用いることも可能である。Further, in the above embodiment, the glass substrate 1
Although ultrasonic processing is used when processing 2 into a structure having columns, it is not limited to this, and other processing methods can be used.
【0050】また、上記実施の形態では、SOIウェハ
16とパイレックス(登録商標)ガラス基板12とを直
接接合により張り合わせているが、SOIウェハとパイ
レックス(登録商標)ガラス基板とを陽極接合により張
り合わせることも可能である。In the above embodiment, the SOI wafer 16 and the Pyrex (registered trademark) glass substrate 12 are directly bonded to each other, but the SOI wafer and the Pyrex (registered trademark) glass substrate are bonded to each other by anodic bonding. It is also possible.
【0051】また、上記実施の形態では、張り合わせた
基板におけるSOIウェハのシリコン支持基板13及び
BOX層14をウエットエッチングにより除去している
が、除去方法はこれに限定されるものではなく、他の除
去方法を用いることも可能であり、例えば、シリコン支
持基板13及びBOX層14を研削・研磨又はドライエ
ッチングにより除去することも可能である。Further, in the above-mentioned embodiment, the silicon supporting substrate 13 and the BOX layer 14 of the SOI wafer in the bonded substrates are removed by wet etching, but the removing method is not limited to this and other methods may be used. A removing method can be used, and for example, the silicon supporting substrate 13 and the BOX layer 14 can be removed by grinding / polishing or dry etching.
【0052】また、上記実施の形態では、熱拡散装置を
用いて熱拡散により活性層15に不純物であるリンをド
ープしているが、活性層15に不純物イオンをイオン注
入することにより不純物を導入することも可能である。In the above embodiment, the active layer 15 is doped with phosphorus, which is an impurity, by thermal diffusion using a thermal diffusion device. However, impurity ions are introduced into the active layer 15 by ion implantation. It is also possible to do so.
【0053】また、上記実施の形態では、活性層15に
リンをドープしているが、活性層の応力調整を行うこと
ができるものであれば、他の不純物を導入することも可
能である。In the above embodiment, the active layer 15 is doped with phosphorus, but other impurities can be introduced as long as the stress of the active layer can be adjusted.
【0054】また、上記実施の形態では、SOIウェハ
16とパイレックス(登録商標)ガラス基板12を張り
合わせた後に応力調整のための不純物を導入している
が、張り合わせる前に予めSOIウェハに不純物を導入
しておくことも可能である。Further, in the above-mentioned embodiment, the impurities for stress adjustment are introduced after the SOI wafer 16 and the Pyrex (registered trademark) glass substrate 12 are bonded together. It is also possible to introduce it.
【0055】[0055]
【発明の効果】以上説明したように本発明によれば、メ
ンブレンを支持する支柱を有する基板の材質としてガラ
スを用いている。したがって、反りが非常に小さく、レ
ジスト応力によるブランクの位置歪の発生を低減できる
電子線露光用レチクル、電子線縮小露光用レチクルブラ
ンク及びその製造方法を提供することができる。As described above, according to the present invention, glass is used as the material of the substrate having the columns for supporting the membrane. Therefore, it is possible to provide an electron beam exposure reticle, an electron beam reduction exposure reticle blank, and a method for manufacturing the same, which have extremely small warpage and can reduce occurrence of positional distortion of the blank due to resist stress.
【図1】(a)は、本発明の実施の形態による電子線縮
小露光用レチクルブランクを示す平面図であり、(b)
は、(a)に示す1b−1b線に沿った断面図である。FIG. 1A is a plan view showing an electron beam reduction exposure reticle blank according to an embodiment of the present invention, and FIG.
FIG. 3B is a sectional view taken along line 1b-1b shown in FIG.
【図2】パイレックス(登録商標)ガラス基板を示す平
面図である。FIG. 2 is a plan view showing a Pyrex (registered trademark) glass substrate.
【図3】(a)は、図2に示すパイレックス(登録商
標)ガラス基板を格子状の支柱を有する構造に加工した
断面図であり、(b)は、SOIウェハを示す断面図で
ある。3 (a) is a sectional view of the Pyrex (registered trademark) glass substrate shown in FIG. 2 processed into a structure having lattice-like columns, and FIG. 3 (b) is a sectional view showing an SOI wafer.
【図4】図3(a)に示す支柱を有する構造のパイレッ
クス(登録商標)ガラス基板に図3(b)に示すSOI
ウェハを張り合わせた基板を示す断面図である。FIG. 4 is an SOI shown in FIG. 3B on a Pyrex (registered trademark) glass substrate having a structure having pillars shown in FIG.
It is sectional drawing which shows the board | substrate which stuck together the wafer.
【図5】図4に示すSOIウェハの支持基板及びBOX
層(酸化珪素層)を除去した基板を示す断面図である。5 is a SOI wafer supporting substrate and BOX shown in FIG. 4;
It is sectional drawing which shows the board | substrate which removed the layer (silicon oxide layer).
【図6】(a)は、レチクルを示す断面図であり、
(b)は、(a)に示すレチクルの斜視図である。FIG. 6A is a cross-sectional view showing a reticle,
(B) is a perspective view of the reticle shown in (a).
【図7】(a)〜(c)は、従来の電子線露光用レチク
ルブランクの作製方法を示す断面図である。7A to 7C are cross-sectional views showing a method of manufacturing a conventional electron beam exposure reticle blank.
【図8】SOIウェハを示す断面図である。FIG. 8 is a cross-sectional view showing an SOI wafer.
【図9】(a)〜(c)は、SOIウェハを用いてレチ
クルブランクを作製する方法を示す断面図である。9A to 9C are cross-sectional views showing a method of manufacturing a reticle blank using an SOI wafer.
【図10】8インチウェハを使ったレチクルを示す平面
図である。FIG. 10 is a plan view showing a reticle using an 8-inch wafer.
1…電子線散乱部(シリコンメンブレン部)
2…格子状の支柱を有するシリコン 3…ボロンドー
プ層
4…シリコンウェハ 5…酸化珪素層
6,15…薄膜シリコン層(活性層) 7,14…酸化
珪素層(BOX層)
8,13…シリコン支持基板 8a〜8c…支
柱
9…レジスト又は酸化珪素層 10…8インチレ
チクルブランク
11…メンブレン領域
12…パイレックス(登録商標)ガラス基板
12a,12b…支柱を有する構造加工部
16…SOI基板DESCRIPTION OF SYMBOLS 1 ... Electron beam scattering part (silicon membrane part) 2 ... Silicon having lattice-like pillars 3 ... Boron-doped layer 4 ... Silicon wafer 5 ... Silicon oxide layer 6, 15 ... Thin film silicon layer (active layer) 7, 14 ... Silicon oxide Layer (BOX layer) 8, 13 ... Silicon support substrate 8a to 8c ... Support 9 ... Resist or silicon oxide layer 10 ... 8 inch reticle blank 11 ... Membrane region 12 ... Pyrex (registered trademark) glass substrate 12a, 12b ... Structure processing unit 16 ... SOI substrate
Claims (8)
る支持基板からなる電子線露光用レチクルブランクであ
って、 上記支持基板をガラスにより形成したことを特徴とする
電子線縮小露光用レチクルブランク。1. A reticle blank for electron beam exposure, comprising a support substrate having a membrane and columns for supporting the membrane, wherein the support substrate is made of glass.
の不純物が導入されていることを特徴とする請求項1に
記載の電子線縮小露光用レチクルブランク。2. The reticle blank for electron beam reduction exposure according to claim 1, wherein impurities for adjusting stress are introduced into the membrane.
あって、 メンブレンと、 このメンブレンに形成された電子線を透過する開口部
と、 メンブレンを支持する支柱を有するガラス支持基板と、 を具備することを特徴とする電子線縮小露光用レチク
ル。3. A reticle used when exposing with an electron beam, comprising: a membrane; an opening formed in the membrane for transmitting an electron beam; and a glass support substrate having a column for supporting the membrane. A reticle for electron beam reduction exposure, which is characterized by:
の不純物が導入されていることを特徴とする請求項3に
記載の電子線縮小露光用レチクル。4. The reticle for electron beam reduction exposure according to claim 3, wherein impurities for adjusting stress are introduced into the membrane.
柱を有するガラス基板からなる電子線露光用レチクルブ
ランクを製造する方法であって、 ガラス基板を準備し、このガラス基板に支柱を設ける加
工を行う工程と、 薄膜シリコン層、酸化珪素層及びシリコン支持基板から
構成されたSOIウェハを準備する工程と、 SOIウェハの薄膜シリコン層の表面と支柱を有するガ
ラス基板とを張り合わせる工程と、 上記シリコン支持基板を除去する工程と、 上記酸化珪素層を除去する工程と、 を具備することを特徴とする電子線露光用レチクルブラ
ンクの製造方法。5. A method for manufacturing a reticle blank for electron beam exposure, which comprises a glass substrate having a silicon membrane and a support for supporting the silicon membrane, the step of preparing a glass substrate and performing a process of providing the support on the glass substrate. And a step of preparing an SOI wafer composed of a thin film silicon layer, a silicon oxide layer and a silicon supporting substrate, a step of bonding a surface of the thin film silicon layer of the SOI wafer and a glass substrate having columns, and the above silicon supporting substrate And a step of removing the silicon oxide layer, the method for producing a reticle blank for electron beam exposure.
上記薄膜シリコン層に応力調整を行うための不純物を導
入する工程をさらに含むことを特徴とする請求項5に記
載の電子線縮小露光用レチクルブランクの製造方法。6. After the step of removing the silicon oxide layer,
The method of manufacturing a reticle blank for electron beam reduction exposure according to claim 5, further comprising the step of introducing an impurity for adjusting the stress into the thin film silicon layer.
合わせる工程との間に、該SOIウェハの薄膜シリコン
層に応力調整を行うための不純物を導入する工程をさら
に含むことを特徴とする請求項5に記載の電子線縮小露
光用レチクルブランクの製造方法。7. The method further comprising the step of introducing an impurity for stress adjustment into the thin film silicon layer of the SOI wafer between the step of preparing an SOI wafer and the step of laminating. 5. The method for producing a reticle blank for electron beam reduction exposure according to item 5.
柱を有するガラス基板からなる電子線露光用レチクルブ
ランクを製造する方法であって、 ガラス基板上に導電膜を成膜する工程と、この導電膜が
成膜されたガラス基板に支柱を設ける加工を行う工程
と、を有することを特徴とする電子線縮小露光用レチク
ルブランクの製造方法。8. A method of manufacturing a reticle blank for electron beam exposure, which comprises a glass substrate having a silicon membrane and columns supporting the silicon membrane, the method comprising: forming a conductive film on the glass substrate; And a step of forming a support on the glass substrate on which the film has been formed, the method for producing a reticle blank for electron beam reduction exposure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001217661A JP2003031480A (en) | 2001-07-18 | 2001-07-18 | Reticle for electron beam exposure, reticle blank for electron beam reduction exposure, and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001217661A JP2003031480A (en) | 2001-07-18 | 2001-07-18 | Reticle for electron beam exposure, reticle blank for electron beam reduction exposure, and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003031480A true JP2003031480A (en) | 2003-01-31 |
Family
ID=19051943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001217661A Pending JP2003031480A (en) | 2001-07-18 | 2001-07-18 | Reticle for electron beam exposure, reticle blank for electron beam reduction exposure, and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003031480A (en) |
-
2001
- 2001-07-18 JP JP2001217661A patent/JP2003031480A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4551192A (en) | Electrostatic or vacuum pinchuck formed with microcircuit lithography | |
| JP4334832B2 (en) | Membrane mask having a large area and method for producing the same | |
| US6916582B2 (en) | Mask for fabrication of semiconductor devices, process for production of the same, and process for fabrication of semiconductor devices | |
| JP3121574B2 (en) | Method of manufacturing a film mask having a mask field | |
| JP4220229B2 (en) | Mask blank for charged particle beam exposure and method for manufacturing mask for charged particle beam exposure | |
| TW455741B (en) | Stencil mask and method for forming the same | |
| JP2003158069A (en) | Electron beam exposure reticle, electron beam exposure reticle blank and method of manufacturing the same | |
| JPH10106943A (en) | Manufacturing method of mask substrate | |
| JP2002299226A (en) | Stencil mask for electron beam exposure and method of manufacturing the same | |
| JPH1154409A (en) | Mask manufacturing member and mask manufacturing method | |
| JP2000331905A (en) | Method for manufacturing transfer mask blanks for charged particle beam exposure | |
| JP2013165238A (en) | Method for manufacturing stencil mask and stencil mask | |
| JP2003031480A (en) | Reticle for electron beam exposure, reticle blank for electron beam reduction exposure, and method of manufacturing the same | |
| JPH11162823A (en) | MASK MANUFACTURING MEMBER, MASK, AND THEIR MANUFACTURING METHODS | |
| JP2001007013A (en) | Transfer mask blanks and method of manufacturing the same | |
| JP4228441B2 (en) | Method for manufacturing transfer mask | |
| JP2002299229A (en) | Method and mask for manufacturing reticle blank for electron beam exposure | |
| JP2000206675A (en) | Blanks and transfer masks for transfer masks | |
| US7232631B2 (en) | Mask for charged particle beam exposure, and method of forming the same | |
| JP2000243692A (en) | Method for manufacturing blanks for transfer mask | |
| JP2004235295A (en) | SOI substrate, method of manufacturing the same, mask blank and transfer mask using the same, and method of exposing the same | |
| CN101062761B (en) | Fabrication method of nano-beams with right-angled triangle cross-section by wet etching process | |
| JP2003068615A (en) | Transfer mask blanks, manufacturing method thereof, transfer mask, manufacturing method thereof, and exposure method | |
| JPH11168049A (en) | Manufacturing method of stencil mask | |
| JP2000077294A (en) | Reticle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040420 |