[go: up one dir, main page]

JP2003018143A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JP2003018143A
JP2003018143A JP2001197058A JP2001197058A JP2003018143A JP 2003018143 A JP2003018143 A JP 2003018143A JP 2001197058 A JP2001197058 A JP 2001197058A JP 2001197058 A JP2001197058 A JP 2001197058A JP 2003018143 A JP2003018143 A JP 2003018143A
Authority
JP
Japan
Prior art keywords
random number
data
key data
encryption
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001197058A
Other languages
English (en)
Inventor
Sozo Fujioka
宗三 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Priority to JP2001197058A priority Critical patent/JP2003018143A/ja
Priority to US10/166,269 priority patent/US20030005321A1/en
Publication of JP2003018143A publication Critical patent/JP2003018143A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0894—Escrow, recovery or storing of secret information, e.g. secret key escrow or cryptographic key storage
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/065—Encryption by serially and continuously modifying data stream elements, e.g. stream cipher systems, RC4, SEAL or A5/3
    • H04L9/0656—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher
    • H04L9/0662—Pseudorandom key sequence combined element-for-element with data sequence, e.g. one-time-pad [OTP] or Vernam's cipher with particular pseudorandom sequence generator
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • G06F2207/7223—Randomisation as countermeasure against side channel attacks
    • G06F2207/7252—Randomisation as countermeasure against side channel attacks of operation order, e.g. starting to treat the exponent at a random place, or in a randomly chosen direction
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks
    • G06F2207/7261—Uniform execution, e.g. avoiding jumps, or using formulae with the same power profile
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/08—Randomization, e.g. dummy operations or using noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)

Abstract

(57)【要約】 【課題】 暗号処理時の鍵データの読み出しや暗号回路
の動作時の消費電力が、鍵データの値によって変化せず
一定となるようにして、鍵データの推定を困難なものと
し、暗号化されたデータの傍受が困難なデータ機密保持
機能を有する情報処理装置を得る。 【解決手段】 データ機密保持のための暗号処理に用い
る鍵データを、その反転データとともにＥ２ＰＲＯＭ４
に記憶しておき、Ｅ２ＰＲＯＭより鍵データとその反転
データを読み出し、それらのうちの鍵データをもとに暗
号回路５で暗号処理プログラムを実行し、その実行結果
を用いてをＣＰＵ１にて演算プログラムを実行する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、読み取り装置と
有線（コネクタ）で接続された接触ＩＣカードなどの接
触型の情報処理装置、あるいは無線で接続された非接触
ＩＣカードなどの非接触型の情報処理装置に関するもの
であり、特に、データの機密保持のためのセキュリティ
機能を備えた情報処理装置に関するものである。
【０００２】
【従来の技術】データ通信が盛んに行われている昨今、
通信されているデータの傍受によるデータの改竄、不正
利用などが増加している。このような不正行為からデー
タの機密性を保持するため、従来の情報処理装置は暗号
処理機能を備えている。すなわち、送信するデータを鍵
データで暗号化し、受信したデータをこの暗号化に用い
た鍵データによって復号している。このような暗号処理
機能を備えた従来の情報処理装置では、鍵データを不揮
発性メモリに格納しておき、その鍵データを読み出し
て、図２０に示す動作シーケンスでデータを処理してい
る。
【０００３】すなわち、この図２０のステップＳＴ１に
おいて、まずその鍵データを用いた演算プログラムＡに
よる演算を実行する。次にステップＳＴ２にて、その鍵
データを用いた演算プログラムＢによる演算を実行す
る。このようにして同一の鍵データを用いて実行され
た、演算プログラムＡと演算プログラムＢの実行結果を
利用して、ステップＳＴ３にて演算プログラムＣによる
演算を実行する。このような手順で処理を実行すること
により、鍵データを知らない者がこの暗号化されたデー
タを傍受することはできなくなる。
【０００４】しかしながら、この鍵データが分かれば、
処理データの傍受は容易に可能となる。例えば、情報処
理装置のＩＣチップを物理的にパッケージから取り出し
て破壊解析を行ったり、暗号処理の処理時間などのタイ
ミングの解析や、ＩＣの消費電力をモニタして解析する
などにより鍵データを推定することができる。特に消費
電力の変化に着目して鍵データを解析する電力解析は脅
威となっている。すなわち、不揮発性メモリからそこに
記憶されている鍵データを読み出す場合、その値が
“１”か“０”かによって消費電力が異なったものとな
る。
【０００５】このように、暗号処理時の鍵データの読み
出しや暗号回路の動作は、鍵データの値によって消費電
力が変化するため、比較的簡単に鍵データを推定するこ
とができる。特に、図２０に示す動作シーケンスにてデ
ータを処理する場合、演算プログラムＡの処理と演算プ
ログラムＢの処理とは常に同じ順番で実行されているた
め、消費電力のメリハリが出やすくなって、鍵データの
解析が容易となる。
【０００６】この電力解析については、例えば「平成１
１年度スマートカード安全性に関する調査の調査報告
書」の“ＩＩＩ．３．３ 電力解析”などに開示された
周知のものであるため、ここではその説明は割愛する。
【０００７】また、非接触ＩＣカードに利用した場合、
非接触ＩＣカードは電力の供給を電波で受けているた
め、内部動作による消費電力の変化を電源線（Ｖｃｃラ
イン）に受けやすくなる。また、非接触ＩＣカードはＡ
Ｍ変調（ＡＳＫ変調）を利用して、変調波から同時に電
源も生成しているため、変調波がＶｃｃラインに乗って
しまう。従って、従来の非接触ＩＣカードにおいては、
暗号処理中はデータの送受信を行っていない。
【０００８】なお、このような情報処理装置に関連のあ
る記載がなされた従来の文献としては、この他にも、例
えば特開２０００−２５９７９９公報、特開２０００−
１６５３７５公報、特開２０００−７８６６６公報、特
開平１１−３３８３４７号公報、特開平６−４４０７号
公報などがある。
【０００９】
【発明が解決しようとする課題】従来の情報処理装置は
以上のように構成されているので、暗号処理時の鍵デー
タの読み出しや、暗号回路の動作時の消費電力が、鍵デ
ータの値によって異なったものとなるため、暗号処理時
の鍵データの読み出しや暗号回路の動作では、鍵データ
の値によって消費電力が変化して、鍵データの推定を比
較的簡単に行うことができ、鍵データを知らない者でも
この鍵データの解析により、暗号化されたデータを傍受
することが可能になるという課題があり、特に、非接触
ＩＣカードに適用した場合、変調波から同時に電源も生
成しているのでＶｃｃラインに変調波が乗ってしまい、
鍵データを推定しやすくなるなどの課題があった。
【００１０】この発明は上記のような課題を解決するた
めになされたもので、暗号処理時の鍵データの読み出し
や暗号回路の動作時の消費電力が、鍵データの値によっ
て変化せず一定となるようにすることで、鍵データの推
定を難しいものとし、鍵データを知らない者は暗号化さ
れたデータの傍受が困難な情報処理装置を得ることを目
的とする。
【００１１】
【課題を解決するための手段】この発明に係る情報処理
装置は、データ機密保持のための暗号処理に用いる鍵デ
ータを、その反転データとともに記憶手段に記憶してお
き、記憶手段より読み出した鍵データとその反転データ
のうちの鍵データを用いて暗号処理プログラムを実行す
るようにしたものである。
【００１２】この発明に係る情報処理装置は、記憶手段
より読み出された鍵データにより暗号処理プログラムを
実行し、その実行結果に基づいた演算プログラムの実行
順序を、暗号処理プログラムの実行前に乱数発生手段が
発生する乱数に応じて変化させて処理するようにしたも
のである。
【００１３】この発明に係る情報処理装置は、記憶手段
より読み出された鍵データにより暗号処理プログラムを
実行し、その実行結果に基づいた演算プログラムの実行
タイミングを、暗号処理プログラムの実行前に乱数発生
手段が発生する乱数に応じて変化させて処理するように
したものである。
【００１４】この発明に係る情報処理装置は、記憶手段
に複数の鍵データを記憶させ、その記憶手段より、暗号
処理プログラムの実行前に乱数発生手段が発生する乱数
に応じて変化する読み出し順序で鍵データを読み出し、
読み出された鍵データを用いて暗号処理プログラムを実
行し、その実行結果に基づいて演算プログラムを実行す
るようにしたものである。
【００１５】この発明に係る情報処理装置は、暗号処理
手段へのクロックの供給と、暗号処理手段による暗号処
理プログラムの実行結果に基づいて演算プログラムを実
行するデータ処理手段へのクロックの供給とを、独立し
た個別のクロック発生手段を用いて行うようにしたもの
である。
【００１６】この発明に係る情報処理装置は、暗号処理
手段へのクロックを発生するクロック発生手段の、クロ
ックの発振周波数を乱数発生手段が発生する乱数に応じ
て変化させるようにしたものである。
【００１７】この発明に係る情報処理装置は、データ処
理手段による暗号処理を含んだ演算プログラムの実行中
に、乱数発生手段の発生する乱数を読み取り装置側に送
信する送信手段を設けたものである。
【００１８】この発明に係る情報処理装置は、乱数発生
手段の発生する乱数を読み取り装置側に送信する際、そ
の乱数に応じて乱数送信の変調度を変化させるようにし
たものである。
【００１９】この発明に係る情報処理装置は、乱数発生
手段の発生する乱数に応じて、電源線にノイズを乗せる
ノイズ重畳手段を設けたものである。
【００２０】この発明に係る情報処理装置は、電界効果
トランジスタとそれに接続された抵抗とによってノイズ
重畳手段を構成し、その抵抗の抵抗値を、乱数発生手段
が発生する乱数に応じて変化させるようにしたものであ
る。
【００２１】この発明に係る情報処理装置は、暗号処理
手段内に、データと伝搬するラインと、その反転データ
を伝搬するラインとを持たせるとともに、各ラインへの
ダミー回路の接続によってそれらの負荷の均等化をはか
り、データの伝搬前に設けたプリチャージサイクルに
て、各ラインを常に同じ状態にプリチャージするように
したものである。
【００２２】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による情
報処理装置を示すブロック図で、ここではセキュリティ
機能を内蔵した接触ＩＣカードについて示している。図
において、１はこの接触ＩＣカード等によるマイクロコ
ンピュータの全体制御を行い、演算プログラムの実行を
処理するデータ処理手段としてのＣＰＵである。２はＣ
ＰＵ１の演算プログラムが格納されたＲＯＭであり、３
はＣＰＵ１の処理するデータが書き込まれるＲＡＭであ
る。４はデータ機密保持のための鍵データを保持する記
憶手段としての不揮発性メモリ（Ｅ２ＰＲＯＭ）であ
り、５は鍵データを用いて暗号処理を行う暗号処理手段
としての暗号回路である。６はこの接触ＩＣカードに入
出力されるデータの整合をはかるインタフェースであ
る。なお、これらＣＰＵ１、ＲＯＭ２、ＲＡＭ３、Ｅ２
ＰＲＯＭ４、暗号回路５、インタフェース６は相互にバ
ス接続されている。
【００２３】次に動作について説明する。ここで、図２
はＥ２ＰＲＯＭ４への鍵データの格納状況を示す説明図
で、同図（ａ）には暗号回路５における暗号処理に用い
られる鍵データの一部を示しており、同図（ｂ）にはＥ
２ＰＲＯＭ４への格納状況を示している。なお、この図
２においては、１ワード（ＣＰＵ１がＥ２ＰＲＯＭ４を
読み出すデータ単位）を１６ビットとした場合について
示している。この図２（ｂ）に示すように、Ｅ２ＰＲＯ
Ｍ４のワード前半部には、同図（ａ）に示す鍵データの
前半１／２ワード分と、その鍵データの反転データによ
るダミーデータとが格納され、ワード後半部には、同図
（ａ）に示す鍵データの後半１／２ワード分と、その鍵
データの反転データによるダミーデータが格納されてい
る。このようにして、Ｅ２ＰＲＯＭ４の各ワード（１６
ビット）には、鍵データとダミーデータとが８ビットず
つ格納される。
【００２４】このように、Ｅ２ＰＲＯＭ４の各ワードか
らは、鍵データの半分とその値を反転させたダミーデー
タとが読み出され、暗号回路５に送られて暗号処理が行
われる。ここで、図３はＥ２ＰＲＯＭ４の読み出し回路
の構成例を示す回路図で、同図（ａ）は読み出し回路の
全体構成を示し、同図（ｂ）は鍵データが“１”の場合
の動作時について、同図（ｃ）は鍵データが“０”の場
合の動作時についてそれぞれ示している。すなわち、セ
レクト端子にデータ“１”が入力された場合には、同図
（ｂ）に示すように記憶素子に電流が流れ、データ
“０”が入力された場合には、同図（ｃ）に示すように
記憶素子に電流は流れない。Ｅ２ＰＲＯＭ４から鍵デー
タを読み出した場合、そのデータ“１”と“０”の数は
それぞれ８ビットずつとなる。従って、Ｅ２ＰＲＯＭ４
から読み出された鍵データでは“０”と“１”の数が同
一となり、その鍵データをワード単位で読み出した場
合、そのワードにおける電流が流れるビットと流れない
ビットの数が、鍵データの値によらず同数となり、消費
電力は一定となる。
【００２５】このように、この実施の形態１による情報
処理装置は、Ｅ２ＰＲＯＭ４に鍵データを書き込むとき
にその各ビットを反転させたダミービットを書き込んで
いるだけなので、従来の情報処理装置で用いられている
Ｅ２ＰＲＯＭのアーキテクチャを変更することなく利用
することが可能である。
【００２６】以上のように、この実施の形態１によれ
ば、Ｅ２ＰＲＯＭ４に鍵データとともに、その各ビット
を反転させたダミービットを書き込んでいるので、鍵デ
ータの読み出しに際して、データ“１”とデータ“０”
の数が同数となるため、暗号処理時の鍵データの読み出
しや暗号回路の動作時の消費電力が、鍵データの値によ
って変化することなく一定にすることができるという効
果が得られる。
【００２７】実施の形態２．図４はこの発明の実施の形
態２による情報処理装置を示すブロック図で、ここでは
セキュリティ機能を内蔵した接触ＩＣカードについて示
している。図において、１はＣＰＵ、２はＲＯＭ、３は
ＲＡＭ、４はＥ２ＰＲＯＭ、５は暗号回路、６はインタ
フェースである。なお、これらは図１に同一符号を付し
て示した各部分に相当する部分であるため、その詳細な
説明は省略する。また、７は暗号処理手段５による暗号
処理プログラムの実行前に乱数を発生する乱数発生手段
としての乱数回路である。
【００２８】次に動作について説明する。ここで、図５
はこの実施の形態２における情報処理装置のデータ処理
のシーケンスを示すフローチャートである。図示のよう
に、まずステップＳＴ１０において、乱数回路７より乱
数“１”あるいは“０”を発生し、ステップＳＴ１１に
てこの発生した乱数が“１”または“０”のいずれであ
るかの判定を行う。発生した乱数が“１”であればステ
ップＳＴ１２に進み、暗号回路５においてＥ２ＰＲＯＭ
４に格納されている鍵データを利用して、演算プログラ
ムＡによる演算を実行する。次にステップＳＴ１３にお
いて、その鍵データを利用した演算プログラムＢによる
演算を実行する。このようにして同一の鍵データを用い
て演算プログラムＡ、演算プログラムＢの順序で実行さ
れた演算の実行結果を利用して、ステップＳＴ１４で演
算プログラムＣによる演算を実行する。
【００２９】また、乱数回路７がステップＳＴ１０にお
いて発生した乱数が“０”であればステップＳＴ１５に
進み、暗号回路５においてＥ２ＰＲＯＭ４に格納されて
いる鍵データを利用して、演算プログラムＢによる演算
を実行する。次にステップＳＴ１６において、その同じ
鍵データを利用した演算プログラムＡによる演算を実行
する。次にステップＳＴ１６において、このように同一
の鍵データを用いて演算プログラムＢ、演算プログラム
Ａの順序で実行された演算の実行結果を利用して演算プ
ログラムＣによる演算を実行する。なお、この場合、演
算プログラムＣは演算プログラムＡと演算プログラムＢ
の演算結果を利用しているので、演算プログラムＡおよ
び演算プログラムＢより先に演算処理を実行することは
できないが、演算プログラムＡと演算プログラムＢとは
その実行順序を変更しても演算処理は可能である。
【００３０】この実施の形態２では、このように、ＣＰ
Ｕ１が暗号処理プログラムの実行前に、毎回乱数回路７
より乱数を発生させ、その乱数の値に応じて演算プログ
ラムの処理順序を変更している。従って、電源線として
のＶｃｃラインを何回もモニタして電力解析による鍵デ
ータの推定を行おうとしても、Ｖｃｃラインをモニタす
る度に実行される演算プログラムが変化して消費電力が
変動し、電力解析が困難なものになる。
【００３１】なお、ＣＰＵ１による演算プログラムの処
理実行中は、別の暗号回路５による演算を並行して行
う。例えば、共通鍵データの暗号演算中にはダミーの公
開鍵データの暗号演算を並行して行い、公開鍵データの
暗号演算中にはダミーの共通鍵データの暗号演算を並行
して実行させる。通常、セキュリティ機能を備えたＬＳ
Ｉ（情報処理装置）はそれら両方の暗号演算回路を備え
ている。
【００３２】以上のように、この実施の形態２によれ
ば、乱数を発生し、それに応じて演算プログラムの実行
順序を変更しているので、一連の演算プログラムの処理
に際して、演算プログラムの処理順序を毎回変化させる
ことが可能となり、電力解析ができにくくなって、鍵デ
ータを知らない者による暗号化されたデータの傍受が困
難になるという効果が得られる。
【００３３】実施の形態３．図６はこの発明の実施の形
態３による情報処理装置の動作手順を示すフローチャー
トである。なお、装置構成は図４に示した実施の形態２
の場合と同様であるが、乱数回路７は“０”〜“３”の
４つの乱数を発生している点で、暗号回路５はこの乱数
回路７の発生する乱数に従って、Ｅ２ＰＲＯＭ４に格納
された鍵データによる演算プログラムＡと演算プログラ
ムＢの実行タイミングを変化させている点で、Ｅ２ＰＲ
ＯＭ４は上記鍵データとともにダミーの鍵データも保持
している点で、図４に同一符号を付して示したそれらと
は異なっている。
【００３４】次に動作について説明する。ＣＰＵ１はス
テップＳＴ２０において、乱数“０”〜乱数“３”中の
１つを乱数回路７より発生する。ここで、図７はこのダ
ミーの鍵データの選択を示す説明図である。上記ダミー
の鍵データを選択する第一の方法としては、図７（ａ）
に示すように、乱数“０”〜乱数“３”に対応したダミ
ー鍵セット〜ダミー鍵セットをＥ２ＰＲＯＭ４に格
納しておき、乱数回路７からの乱数によってダミーの鍵
データを選択するものである。また、第二の方法として
は、同図（ｂ）に示すように、Ｅ２ＰＲＯＭ４の乱数に
よって読み出し可能なエリアに、ダミーの鍵データとし
て使用するデータ列を格納しておき、乱数回路７からの
乱数によって読み出し先頭番地と、必要なデータ量を読
み出し、読み出したデータをダミーの鍵データとして使
用するものである。
【００３５】次にステップＳＴ２１において、この乱数
が“０”〜“３”のいずれであるかについて判定する。
乱数回路７の発生した乱数が“０”であれば、ステップ
ＳＴ２２に進んで、暗号回路５にてＥ２ＰＲＯＭ４に格
納されている鍵データを用いて、演算プログラムＡによ
る演算を実行する。次にステップＳＴ２３において、同
じ鍵データを用いた演算プログラムＢによる演算を実行
する。この同一の鍵データを用いて演算プログラムＡお
よび演算プログラムＢの順序で実行された演算の実行結
果を利用して、ステップＳＴ２４において演算プログラ
ムＣによる演算を実行する。
【００３６】また、乱数回路７の発生した乱数が“１”
であれば、ステップＳＴ２５に進んで、暗号回路５にて
Ｅ２ＰＲＯＭ４に格納されている鍵データを用いて、演
算プログラムＡによる演算を実行する。次にステップＳ
Ｔ２６において、乱数によってＥ２ＰＲＯＭ４からのダ
ミーの鍵データを選択し、そのダミーの鍵データを用い
て演算プログラムを実行する。なお、このダミーの鍵デ
ータは乱数“１”に対応したダミー鍵セットに基づく
ものである。次にステップＳＴ２７に進み、上記Ｅ２Ｐ
ＲＯＭ４からの鍵データを用いた演算プログラムＢによ
る演算を実行する。この同一の鍵データを用いて同一の
順序で実行された演算プログラムＡおよび演算プログラ
ムＢの実行結果を利用して、ステップＳＴ２４において
演算プログラムＣによる演算を実行する。この場合、上
記ステップＳＴ２６によるダミーの鍵データを利用した
演算により、演算プログラムＢの実行タイミングを変更
することができる。
【００３７】また、乱数回路７の発生した乱数が“２”
であれば、ステップＳＴ２８に進んで、Ｅ２ＰＲＯＭ４
からのダミーの鍵データを用いて演算プログラムを実行
する。なお、このダミーの鍵データは乱数“２”に対応
したダミー鍵セットに基づくものである。次にステッ
プＳＴ２９において、暗号回路５にてＥ２ＰＲＯＭ４に
格納されている鍵データを用いて、演算プログラムＡに
よる演算を実行する。次にステップＳＴ３０に進み、上
記Ｅ２ＰＲＯＭ４からの鍵データを用いた演算プログラ
ムＢによる演算を実行する。この同一の鍵データを用い
て同一の順序で実行された演算プログラムＡおよび演算
プログラムＢの実行結果を利用して、ステップＳＴ２４
で演算プログラムＣによる演算を実行する。この場合、
ステップＳＴ２８によるダミーの鍵データを利用した演
算により、演算プログラムＡの実行タイミングを変更す
ることができる。
【００３８】また、乱数回路７の発生した乱数が“３”
であれば、ステップＳＴ３１にてＥ２ＰＲＯＭ４からの
ダミーの鍵データを用いて演算プログラムを実行する。
このダミーの鍵データは乱数“３”に対応したダミー鍵
セットに基づくものである。次にステップＳＴ３２に
進み、暗号回路５にてＥ２ＰＲＯＭ４に格納されている
鍵データを用いて、演算プログラムＡによる演算を実行
する。次にステップＳＴ３３にてＥ２ＰＲＯＭ４からの
上記ダミーの鍵データを用いて演算プログラムを実行す
る。このダミーの鍵データも乱数“３”に対応したダミ
ー鍵セットに基づくものである。
【００３９】次にステップＳＴ３４に進み、上記Ｅ２Ｐ
ＲＯＭ４からの鍵データを用いた演算プログラムＢによ
る演算を実行する。この同一の鍵データを用いて同一の
順序で実行された演算プログラムＡおよび演算プログラ
ムＢの実行結果を利用して、ステップＳＴ２４で演算プ
ログラムＣによる演算を実行する。この場合、ステップ
ＳＴ３１のダミーの鍵データを利用した演算により演算
プログラムＡの実行タイミングを、ステップＳＴ３３の
ダミーの鍵データを利用した演算により演算プログラム
Ｂの実行タイミングを、それぞれ変更することができ
る。
【００４０】なお、この実施の形態３においても、ＣＰ
Ｕ１による演算プログラムの処理実行中には、別の暗号
回路５による演算を並行して行う。例えば共通鍵データ
の暗号演算中はダミーの公開鍵データの暗号演算を、公
開鍵データの暗号演算中はダミーの共通鍵データの暗号
演算を並行して実行させる。通常、セキュリティ機能を
備えたＬＳＩはそれら両方の暗号演算回路を備えてい
る。
【００４１】以上のように、この実施の形態３によれ
ば、消費電力がモニタされる演算プログラムの実行タイ
ミングが発生した乱数の値に応じて毎回変化するように
しているので、電力解析がしにくくなって、鍵データを
知らない者による暗号化されたデータの傍受が困難にな
るという効果が得られる。
【００４２】実施の形態４．図８はこの発明の実施の形
態４による情報処理装置における暗号回路５への鍵デー
タの設定を示す説明図である。図において、４１はＥ２
ＰＲＯＭ４の暗号処理に使用される鍵データが格納され
た鍵データエリアであり、５１はこのＥ２ＰＲＯＭ４よ
り鍵データエリア４１の鍵データが設定されるレジスタ
である。暗号回路５はこのレジスタ５１に設定された鍵
データを利用して演算プログラムの暗号処理を行ってい
る。
【００４３】次に動作について説明する。ここで、暗号
回路５で暗号処理を実行する場合、その前にＥ２ＰＲＯ
Ｍ４から暗号回路５のレジスタ５１に鍵データを設定し
ておく必要がある。その際、鍵データを毎回同じ順序で
Ｅ２ＰＲＯＭ４から読み出してレジスタ５１に設定する
と、鍵データの推定はしやすいものとなる。そのため、
Ｅ２ＰＲＯＭ４からの鍵データの読み出し順序を毎回変
えて、鍵データを推定しにくいものとしている。図９は
そのような暗号回路５のレジスタ５１への鍵データの、
順序を変えた設定手順を示すフローチャートであり、こ
こでは鍵データが８バイトである場合について示してい
る。
【００４４】まずステップＳＴ５０において、鍵データ
のバイト数を計数するカウンタの計数値Ｎが８に初期設
定される。次にステップＳＴ５１に進み、乱数回路７よ
り１〜８の乱数を発生する。次にステップＳＴ５２に
て、この乱数回路７が発生した乱数に対応する鍵データ
を、Ｅ２ＰＲＯＭ４の鍵データエリア４１より読み出し
て暗号回路５のレジスタ５１に設定する。その際、この
レジスタ５１に既に設定されている鍵データ以外の鍵デ
ータを乱数によって選択し、その選択された鍵データを
暗号回路５のレジスタ５１に設定する。次にステップＳ
Ｔ５３でカウンタの計数値がデクリメントされ、ステッ
プＳＴ５４で８バイト全ての鍵データの設定終了が検出
されるまで、上記処理を繰り返す。
【００４５】以上のように、この実施の形態４によれ
ば、鍵データの読み出し順序が、発生した乱数の値に応
じて変化するようにしているので、鍵データの推定がし
にくくなり、鍵データの値が知られてしまっても、鍵デ
ータの順番まで知られないと暗号化されたデータの傍受
が困難になるという効果が得られる。
【００４６】実施の形態５．図１０はこの発明の実施の
形態５による情報処理装置におけるクロックの供給を示
すブロック図である。図において、８ａは暗号回路５に
クロックを供給する第一のクロック発生手段としてのク
ロック回路であり、８ｂはＣＰＵ１にクロック回路８ａ
とは個別のクロックを供給する第二のクロック発生手段
としてのクロック回路である。
【００４７】次に動作について説明する。同一のクロッ
ク回路からのクロックによって、ＣＰＵ１と暗号回路５
とを動作させた場合、消費電力のメリハリが出やすくな
る。なお、ＣＰＵ１と暗号回路５とを異なる周波数のク
ロックで動作させる場合においても、分周回路を用いて
１つのクロック回路からのクロックより２種類のクロッ
クを生成しているため、それらのクロックが同期して、
消費電力のメリハリが出やすくなる。そのため、この実
施の形態５においては、図１０に示すように、ＣＰＵ１
と暗号回路５とに別々のクロック回路８ａ、８ｂよりク
ロックを供給している。このように、暗号回路５にはク
ロック回路８ａより、ＣＰＵ１にはクロック回路８ｂよ
りと、それぞれ異なるクロック回路８ａ、８ｂよりクロ
ックを供給することにより、ＶｃｃラインにはＣＰＵ１
と暗号回路５の動作電力によるノイズが非同期で乗る。
従って、このＶｃｃラインからは情報処理装置内部の動
作電力が解析しにくくなり、鍵データの推定がより困難
なものとなる。
【００４８】また、ＣＰＵ１のクロックは温度や動作電
圧に依存しない方が望ましいが、暗号回路５のクロック
は温度特性や電圧特性のあるものを用いることで、Ｖｃ
ｃラインからの動作電力の解析がよりしにくいものとな
る。
【００４９】さらに、情報処理装置が非接触ＩＣカード
である場合、動作電圧が不安定なものとなるため、入力
電圧によって発振周波数が変化するＶＣＯのような発振
回路を、クロック発生に利用してもよい。
【００５０】なお、ＣＰＵ１および暗号回路５に供給さ
れるクロックは、図１１に示すように、セレクタ９によ
って選択可能な構造にしておき、暗号回路５による暗号
処理前に、乱数によってセレクタ９を制御してクロック
を選択し、暗号処理後には元のクロックに戻すようにし
てもよい。
【００５１】以上のように、この実施の形態５によれ
ば、ＣＰＵ１と暗号回路５とに、互いに独立したクロッ
ク回路８ａ、８ｂより非同期でクロックの供給を行って
いるので、動作電力の解析が困難になり、鍵データの推
定がよりしにくいものになるという効果が得られる。
【００５２】実施の形態６．図１２はこの発明の実施の
形態６による情報処理装置にて用いられるクロック回路
８ａの構成を示す説明図であり、同図（ａ）には発振回
路を用いたものが示されている。図において、Ｒ０とＣ
０はこの発振回路の基本周波数を決定する抵抗とコンデ
ンサであり、Ｃ１〜Ｃ３はその発振周波数を変化させる
ためのコンデンサである。ＳＷ１〜ＳＷ３は乱数に応じ
て開閉し、コンデンサＣ１〜Ｃ３の発振回路への接続を
制御するスイッチである。なお、このコンデンサＣ１〜
Ｃ３の値は互いに異なるものであっても、同一のもので
あってもよい。
【００５３】次に動作について説明する。スイッチＳＷ
１〜ＳＷ３は乱数回路７の発生する３ビットの乱数によ
って制御される。すなわち、乱数の値が“０００”であ
れば全てのスイッチＳＷ１〜ＳＷ３はオフ、“００１”
であればスイッチＳＷ１のみがオン、“０１０”であれ
ばスイッチＳＷ２のみがオン、“０１１”であればスイ
ッチＳＷ１とスイッチＳＷ２がオン、“１００”であれ
ばスイッチＳＷ３のみがオン、“１０１”であればスイ
ッチＳＷ１とスイッチＳＷ３がオン、…、“１１１”で
あれば全てのスイッチＳＷ１〜ＳＷ３がオンとなる。従
って、この発振回路の発振周波数は、乱数が“０００”
のときには最高値（基本周波数）となる。以下、乱数に
よって各コンデンサＣ１〜Ｃ３が選択的にコンデンサＣ
０に並列接続されると、発振周波数は並列接続されたコ
ンデンサＣ１〜Ｃ３に応じて低下する。乱数が“１１
１”になると発振周波数は最低値となる。このように、
乱数によって変化する発振回路の発振周波数に基づいて
暗号回路５へのクロックが生成される。
【００５４】また、図１２（ｂ）にはＤ／Ａ変換器とＶ
ＣＯとの組み合わせによるものが示されている。図にお
いて、８１は乱数回路７からの乱数をアナログ値に変換
するＤ／Ａ変換器であり、８２はこのＤ／Ａ変換器８１
より出力された乱数のアナログ値によってその発振周波
数が制御されるＶＣＯである。
【００５５】次に動作について説明する。乱数回路７の
発生したディジタル信号による乱数はＤ／Ａ変換器８１
に入力される。Ｄ／Ａ変換器８１はこのディジタル信号
による乱数を受けると、それをアナログ値に変換してＶ
ＣＯ８２に送る。ＶＣＯ８２はこのアナログ電圧によっ
て制御され、乱数に応じた周波数で発振する。このよう
に、乱数によって変化する発振回路の発振周波数に基づ
いて暗号回路５へのクロックが生成される。
【００５６】暗号回路５はこのクロック回路８ａから供
給されるクロックの動作周波数が変化すれば、その動作
電力が変化する。このように、乱数により暗号回路５の
動作電力を毎回変化させれば、電力解析はより困難なも
のとなる。
【００５７】なお、動作周波数の変化は、暗号演算前に
行っても、暗号演算中に行ってもよい。この周波数変化
の回数が多くなるほど、電力解析はしにくくなる。ま
た、このクロック回路を複数内蔵し、それらをＣＰＵ
１、公開鍵暗号、秘密鍵暗号で振り分けて使用するよう
にしてもよい。
【００５８】以上のように、この実施の形態６によれ
ば、暗号回路５にクロック回路８ａより供給されるクロ
ックを、乱数回路７の発生する乱数に応じて変化させる
ようにしたので、暗号回路５の動作電力を毎回変化させ
ることができ、電力解析による鍵データの推定がより困
難なものになるという効果が得られる。
【００５９】実施の形態７．図１３はこの発明の実施の
形態７による情報処理装置を示すブロック図で、ここで
はセキュリティ機能を内蔵した非接触ＩＣカードについ
て示している。図において、１０は読み取り装置側との
電波の送受信を行うアンテナであり、１１はこの非接触
ＩＣカードにおける伝送データをアンテナ１０を介して
送受信する送信手段としての送受信回路である。１２は
アンテナ１０を介して受信した電波より電源を生成する
電源生成回路である。
【００６０】次に動作について説明する。非接触ＩＣカ
ードでは、送受信回路１１でＡＭ変復調を行って読み取
り装置側との間でデータ伝送を行っている。この非接触
ＩＣカードの処理動作に必要な電源は、電源生成回路１
２によりアンテナ１０で受信した電波より生成され、送
受信回路１１、ＣＰＵ１、暗号回路５、乱数回路７など
に供給される。
【００６１】図１４はコマンド実行の際に非接触ＩＣカ
ードと読み取り装置の間で授受されるデータの送受信の
時間関係を示すタイミング図である。読み取り装置から
送信されたコマンドはアンテナ１０を介して送受信回路
１１で受信される。このコマンドには暗号処理も含まれ
ている。送受信回路１１は受信したコマンドを復調して
ＣＰＵ１に送り、ＣＰＵ１では暗号処理を含むこのコマ
ンドを処理する。コマンドの実行が終わるとその実行結
果を送受信回路１１でＡＭ変調し、アンテナ１０より読
み取り装置に送信する。
【００６２】なお、このコマンドの実行中には乱数回路
７より乱数を発生させ、それを送受信回路１１でＡＭ変
調して読み取り装置に送信する。このように、コマンド
処理中に乱数を送信すると、Ｖｃｃラインにランダムな
ノイズが発生するため、Ｖｃｃラインのモニタがしにく
いものとなる。
【００６３】ここで、図１５はコマンドの実行終了時に
コマンドの実行結果を読み取り装置に送信するレスポン
スフレームの構成を示す説明図である。図示のように、
レスポンスフレームにはフレームの先頭を示すＳＯＦコ
ード、フレームの末尾を示すＥＯＦコード、通信エラー
チェック用のＣＲＣコードが付加されているため、読み
取り装置側で乱数をレスポンスと間違えることはない。
【００６４】また、情報処理装置として送受信回路１１
における変調度を制御することが可能な構造の非接触Ｉ
Ｃカードを用いた場合、乱数回路７の発生する乱数によ
ってその変調度を変更することができる。このように、
乱数によって変調度も決定すれば、ノイズの大きさも変
化させることが可能となる。このときの送信レートは、
暗号回路と同じ周波数が効果的である。また、送信レー
トと暗号回路の動作周波数をアンテナから受信する電波
と同じにすれば整流のリップルと重なり、より効果的で
ある。
【００６５】以上のように、この実施の形態７によれ
ば、非接触ＩＣカードにおいて、暗号処理中に乱数を読
み取り装置側に送信しているので、Ｖｃｃラインにラン
ダムなノイズが発生し、電力解析が困難になるという効
果が得られる。
【００６６】実施の形態８．図１６はこの発明の実施の
形態８で用いられる、ノイズ発生回路の一例を示すブロ
ック図である。図において、７は乱数回路であり、７１
はこの乱数回路７内のシフトレジスタである。１３はこ
の乱数回路７の発生する乱数により、Ｖｃｃラインにノ
イズを乗せるノイズ重畳手段としてのノイズ発生回路で
ある。このノイズ発生回路１３内において、ＡＮＤはこ
の乱数回路７の発生する乱数でノイズの通過を開閉する
アンドゲートであり、ＴＲはこのアンドゲートＡＮＤの
出力端子がそのゲート端子に接続された電界効果トラン
ジスタ、Ｒ１はそれに接続された抵抗である。
【００６７】非接触ＩＣカードが備えているような変調
回路を持たない、接触ＩＣカードのような情報処理装置
では、図１６に示すようなノイズ発生回路１３を内蔵し
ており、乱数回路７の発生する乱数に応じてノイズを発
生し、それをＶｃｃラインに乗せている。ここで、この
乱数回路７からはシフトレジスタ７１により１ビットず
つの乱数がノイズ発生回路１３に送出されている。ノイ
ズ発生回路１３のアンドゲートＡＮＤは、入力された乱
数がハイレベルのときに開かれ、ローレベルのときに閉
じられる。従って、乱数回路７からの乱数がハイレベル
の時には大消費電力となり、ローレベルの時には通常の
消費電力となる。
【００６８】ノイズ発生回路１３ではこの電界効果トラ
ンジスタＴＲに接続された抵抗Ｒ１の抵抗値を乱数に応
じて変化させると、Ｖｃｃラインに重畳されるノイズの
レベルがランダムに変化する。この抵抗Ｒ１の抵抗値を
乱数によってランダムに変化させるには、電界効果トラ
ンジスタＴＲのゲート電圧を乱数に応じて変化させるこ
とによって実現できる。このように、乱数によってノイ
ズのレベルがランダムに変化して消費電力が変動するた
め、電力解析による鍵データの推定は困難なものとな
る。
【００６９】なお、この実施の形態８で用いられるノイ
ズ発生回路は、図１６に示すもののみに限られるもので
はなく、例えば電界効果トランジスタに複数の抵抗をス
イッチを介して接続するようにしてもよい。図１７はそ
のようなノイズ発生回路の一例を示す回路図である。図
において、ＴＲは電界効果トランジスタ、Ｒ１〜Ｒ３は
抵抗、ＳＷ１〜ＳＷ３はスイッチである。
【００７０】このように構成されたノイズ発生回路で
は、３ビットの乱数によりスイッチＳＷ１〜ＳＷ３を制
御し、抵抗Ｒ１〜Ｒ３の接続状態を変化させると、電界
効果トランジスタＴＲに接続される抵抗値が乱数に応じ
て変化する。従って、Ｖｃｃラインに重畳されるノイズ
のレベルが乱数に応じてランダムに変動するため、電力
解析による鍵データの推定は困難なものとなる。このと
きの送信レートは、暗号回路と同じ周波数が効果的であ
る。また、送信レートと暗号回路の動作周波数をアンテ
ナから受信する電波と同じにすれば整流のリップルと重
なり、より効果的である。
【００７１】以上のように、この実施の形態８によれ
ば、電界効果トランジスタＴＲに接続される抵抗値を乱
数に応じて変化させているので、乱数によってノイズの
レベルがランダムに変化して消費電力が変動するため、
電力解析による鍵データの推定が困難になるという効果
が得られる。
【００７２】実施の形態９．図１８はこの発明の実施の
形態９による情報処理装置に用いられる暗号回路の構成
を示すブロック図である。図において、５はその暗号回
路であり、この暗号回路５内において、５１はレジス
タ、５２は演算部である。
【００７３】これらレジスタ５１と演算部５２との間で
伝送される鍵データ、演算データ等の各データＤ（Ｄ０
〜Ｄｎ）はそれぞれの反転データＤ’（Ｄ０’〜Ｄ
ｎ’）とともに、一対のラインによって伝送される。こ
のようにデータＤとその反転データＤ’とを対にして伝
送した場合、伝搬されるデータＤとその反転データＤ’
の“１”の数と“０”の数は常に同一となる。従って、
データＤのみで伝送した場合のように、データＤの
“１”、“０”によって消費電力が変化するようなこと
はなくなる。
【００７４】また、図１９はこの実施の形態９による暗
号回路５におけるデータＤの伝送を示す回路図である。
図において、Ｌはラインの負荷回路であり、Ｌｄはライ
ンに接続されたダミー回路である。ＴＲはラインをプリ
チャージするためのトランジスタである。
【００７５】データＤおよびその反転データＤ’が伝搬
する各ラインの負荷がアンバランスであった場合、デー
タの伝送によりどのラインが変化したかを消費電力の解
析から推測することができる可能性がある。そのため、
この実施の形態９では図１９に示すように、駆動する負
荷回路Ｌの少ないラインには、動作上不要であってもダ
ミー回路Ｌｄを接続している。これによって、各ライン
の負荷はほぼ等しいものとなる。
【００７６】また、ラインにデータＤや反転データＤ’
を伝搬させた後、そのままの状態で次のデータＤや反転
データＤ’を伝搬させると、前に伝搬させたデータＤや
反転データＤ’の“１”、“０”によって消費電力が違
ってくるため、電力解析が容易になる。そのため、この
実施の形態９では図１９に示すように、データ伝送の前
にプリチャージサイクルを設けてラインを常に同じ状態
に設定しておく。すなわち、このプリチャージサイクル
においては、データＤが伝搬するラインがハイレベル
に、反転データＤ’が伝搬するラインがローレベルに、
それぞれのトランジスタＴＲによって設定される。
【００７７】以上のように、この実施の形態９によれ
ば、レジスタ５１と演算部５２との間で、データＤとそ
の反転データＤ’を対のラインを用いて伝送するととも
に、各ラインの負荷を均等化し、データ伝送の前にライ
ンのプリチャージを行っているので、伝送されるデータ
Ｄの“１”、“０”によらず、消費電力が一定となるた
め、電力解析のしにくい暗号回路が実現できるという効
果が得られる。
【００７８】実施の形態１０．なお、上記説明では、実
施の形態１、実施の形態２、実施の形態４、実施の形態
５、実施の形態７、あるいは実施の形態８の機能を単独
に持った情報処理装置について説明したが、記憶手段の
１ワードの半分に鍵データを残りの半分にその反転デー
タを記憶して、読み出し時の“１”と“０”の数を等し
くした実施の形態１、演算プログラムの実行順序を乱数
に応じて変化させて処理する実施の形態２、乱数に応じ
て変化する読み出し順序で鍵データを読み出す実施の形
態４、暗号処理手段へのクロックとデータ処理手段への
クロックとを独立のクロック発生手段より供給する実施
の形態５の機能と、暗号処理を含んだ演算プログラムの
実行中に、乱数を送信する送信手段を設けた実施の形態
７、または乱数に応じたノイズをＶｃｃラインに乗せる
ノイズ重畳手段を設けた実施の形態８の情報処理装置と
を組み合わせてもよい。
【００７９】このような機能の組み合わせによって、よ
り高いセキュリティ機能をより安価に実現できるという
効果が得られる。
【００８０】
【発明の効果】以上のように、この発明によれば、記憶
手段に鍵データとその反転データを記憶しておいてそれ
らを同時に読み出し、その鍵データを用いて暗号処理プ
ログラムを実行するように構成したので、鍵データとそ
の反転データの同時読み出し時に、データ“１”とデー
タ“０”の数が同数となって、暗号処理時の鍵データの
読み出しや暗号回路の動作時の消費電力が、鍵データの
値によって変化することなく一定となるため、電力解析
による鍵データの推定がしにくくなって、鍵データを知
らない者による暗号化されたデータの傍受が困難にな
り、セキュリティ性の高い情報処理装置が得られるとい
う効果がある。
【００８１】この発明によれば、乱数を発生し、鍵デー
タを用いて実行された暗号処理プログラムの実行結果に
基づいた演算プログラムの実行順序を、この乱数に応じ
て変化させるように構成したので、一連の演算プログラ
ムの処理に際して、演算プログラムの処理順序を毎回変
化させることが可能となり、電力解析による鍵データの
推定がしにくくなって、鍵データを知らない者による暗
号化されたデータの傍受が困難になるという効果があ
る。
【００８２】この発明によれば、乱数を発生し、鍵デー
タを用いて実行された暗号処理プログラムの実行結果に
基づいた演算プログラムの実行タイミングを、この乱数
に応じて変化させるように構成したので、一連の演算プ
ログラムの処理に際して、演算プログラムの処理順序を
毎回変化させることが可能となり、電力解析による鍵デ
ータの推定がしにくくなって、鍵データを知らない者に
よる暗号化されたデータの傍受が困難になるという効果
がある。
【００８３】この発明によれば、複数の鍵データを記憶
手段に記憶させておき、乱数を発生して、その乱数に応
じて変化する読み出し順序で鍵データを記憶手段より読
み出し、読み出された鍵データを用いて暗号処理プログ
ラムを実行するように構成したので、鍵データの読み出
し順序が乱数に応じて変化するため鍵データの推定がし
にくくなり、鍵データの値が知られてしまっても、鍵デ
ータの順番まで知られなければ暗号化されたデータの傍
受が困難になるという効果がある。
【００８４】この発明によれば、暗号処理手段とデータ
処理手段に対して、互いに独立した別個のクロック発生
手段を用いてクロックを供給するように構成したので、
動作電力の解析がしにくいものとなり、鍵データの推定
がより困難になるという効果がある。
【００８５】この発明によれば、さらに、暗号処理手段
に供給されるクロックの発振周波数を乱数に応じて変化
させるように構成したので、暗号処理手段の動作電力を
毎回変化させることが可能となり、電力解析による鍵デ
ータの推定がさらに困難なものになるという効果があ
る。
【００８６】この発明によれば、乱数発生手段の発生す
る乱数を、暗号処理を含んだ演算プログラムの実行中に
読み取り装置側に送信するように構成したので、非接触
形の情報処理装置においては、電源線にランダムなノイ
ズが発生して、電力解析による鍵データの推定がより困
難なものになるという効果がある。
【００８７】この発明によれば、さらに、乱数送信時の
変調度を、その乱数に応じて変化させるように構成した
ので、送信変調度の制御が可能な構造の非接触型情報処
理装置を用いた場合、その変調度を乱数に応じて変更す
ることが可能となり、乱数によって変調度も決定すれば
ノイズの大きさも変化させることができて、電力解析に
よる鍵データの推定がさらに困難なものになるという効
果がある。
【００８８】この発明によれば、ノイズ重畳手段を設け
て、電源線に乱数に応じたノイズを乗せるように構成し
たので、乱数によってノイズのレベルがランダムに変化
して消費電力が変動するため、電力解析による鍵データ
の推定が困難なものになるという効果がある。
【００８９】この発明によれば、抵抗と電界効果トラン
ジスタで構成したノイズ重畳手段の抵抗値を、乱数に応
じて変化させるように構成したので、乱数によってノイ
ズのレベルがランダムに変化して消費電力が変動するた
め、電力解析による鍵データの推定が困難なものになる
という効果がある。
【００９０】この発明によれば、データと伝搬するライ
ンと、その反転データを伝搬するラインの対で暗号処理
手段内のデータ伝送を行い、各ラインに接続したダミー
回路の接続によって負荷を均等化し、データの伝搬前に
プリチャージサイクルを設けて、各ラインを常に同じ状
態にプリチャージするように構成したので、伝送される
データの“１”、“０”によらず、消費電力が一定とな
るため、電力解析による鍵データの推定が困難なものに
なるという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による情報処理装置
を示すブロック図である。
【図２】 実施の形態１における記憶手段への鍵データ
の格納状況を示す説明図である。
【図３】 実施の形態１における記憶手段の読み出し回
路の構成例を示す回路図である。
【図４】 この発明の実施の形態２による情報処理装置
を示すブロック図である。
【図５】 実施の形態２における情報処理装置のデータ
処理のシーケンスを示すフローチャートである。
【図６】 この発明の実施の形態３による情報処理装置
のデータ処理のシーケンスを示すフローチャートであ
る。
【図７】 実施の形態３におけるダミーの鍵データの選
択を示す説明図である。
【図８】 この発明の実施の形態４による情報処理装置
における暗号処理手段への鍵データの設定を示す説明図
である。
【図９】 実施の形態４における暗号処理手段への鍵デ
ータ設定手順を示すフローチャートである。
【図１０】 この発明の実施の形態５による情報処理装
置におけるクロックの供給を示すブロック図である。
【図１１】 実施の形態５における動作クロックの選択
を示すブロック図である。
【図１２】 この発明の実施の形態６における第一のク
ロック発生手段の構成を示す説明図である。
【図１３】 この発明の実施の形態７による情報処理装
置を示すブロック図である。
【図１４】 実施の形態７において非接触型情報処理装
置と読み取り装置の間のデータ送受信を示すタイミング
図である。
【図１５】 実施の形態７において読み取り装置に送信
されるレスポンスフレームの構成を示す説明図である。
【図１６】 この発明の実施の形態８で用いられるノイ
ズ重畳手段の一例を示すブロック図である。
【図１７】 実施の形態８におけるノイズ重畳手段の他
の例を示すブロック図である。
【図１８】 この発明の実施の形態９による情報処理装
置に用いられる暗号回路の構成を示すブロック図であ
る。
【図１９】 実施の形態９における暗号処理手段のデー
タ伝送を示す回路図である。
【図２０】 従来の情報処理装置におけるデータ処理の
シーケンスを示すフローチャートである。
【符号の説明】
１ ＣＰＵ（データ処理手段）、２ ＲＯＭ、３ ＲＡ
Ｍ、４ Ｅ２ＰＲＯＭ（記憶手段）、５ 暗号回路（暗
号処理手段）、６ インタフェース、７ 乱数回路（乱
数発生手段）、８ａ クロック回路（第一のクロック発
生手段）、８ｂクロック回路（第二のクロック発生手
段）、９ セレクタ、１０ アンテナ、１１ 送受信回
路（送信手段）、１２ 電源生成回路、１３ ノイズ発
生回路（ノイズ重畳手段）、４１ 鍵データエリア、５
１ レジスタ、５２ 演算部、７１ シフトレジスタ、
８１ Ｄ／Ａ変換器、８２ ＶＣＯ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤岡 宗三 兵庫県伊丹市中央３丁目１番17号 三菱電 機システムエル・エス・アイ・デザイン株 式会社内 Ｆターム(参考） 5B017 AA00 AA03 BA07 CA14 5B035 AA13 BB09 CA38 5J104 AA47 NA02 NA35 NA37 NA42

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 データ機密保持のための暗号処理に用い
    る鍵データを、その反転データとともに記憶する記憶手
    段と、 前記記憶手段より鍵データをその反転データとともに読
    み出し、読み出した前記鍵データを用いて暗号処理プロ
    グラムを実行する暗号処理手段と、 前記暗号処理手段による前記暗号処理プログラムの実行
    結果に基づいて演算プログラムを実行するデータ処理手
    段とを備えた情報処理装置。
  2. 【請求項２】 データ機密保持のための暗号処理に用い
    る鍵データを記憶する記憶手段と、 前記記憶手段より鍵データを読み出し、読み出した前記
    鍵データを用いて暗号処理プログラムを実行する暗号処
    理手段と、 前記暗号処理手段による暗号処理プログラムの実行前に
    乱数を発生する乱数発生手段と、 前記乱数発生手段が発生する乱数により演算プログラム
    の実行順序を変化させて、前記暗号処理プログラムの実
    行結果に基づいた演算プログラムの実行を制御するデー
    タ処理手段とを備えた情報処理装置。
  3. 【請求項３】 データ機密保持のための暗号処理に用い
    る鍵データを記憶する記憶手段と、 前記記憶手段より鍵データを読み出し、読み出した前記
    鍵データを用いて暗号処理プログラムを実行する暗号処
    理手段と、 前記暗号処理手段による暗号処理プログラムの実行前に
    乱数を発生する乱数発生手段と、 前記乱数発生手段の発生する乱数により演算プログラム
    の実行タイミングを変化させて、前記暗号処理プログラ
    ムの実行結果に基づいて演算プログラムの実行を制御す
    るデータ処理手段とを備えた情報処理装置。
  4. 【請求項４】 データ機密保持のための暗号処理に用い
    る鍵データを複数記憶している記憶手段と、 前記記憶手段からの鍵データの読み出しを、乱数に応じ
    て読み出し順序を変化させて行い、読み出された鍵デー
    タを用いて暗号処理プログラムを実行する暗号処理手段
    と、 前記暗号処理手段による暗号処理プログラムの実行前
    に、前記暗号処理手段への乱数を発生する乱数発生手段
    と、 前記暗号処理手段による前記暗号処理プログラムの実行
    結果に基づいて演算プログラムを実行するデータ処理手
    段とを備えた情報処理装置。
  5. 【請求項５】 データ機密保持のための暗号処理に用い
    る鍵データを記憶する記憶手段と、 前記記憶手段より鍵データを読み出し、読み出した前記
    鍵データを用いて暗号処理プログラムを実行する暗号処
    理手段と、 前記暗号処理手段にクロックを供給する第一のクロック
    発生手段と、 前記暗号処理手段による暗号処理プログラムの実行結果
    に基づいて演算プログラムを実行するデータ処理手段
    と、 前記データ処理手段に前記第一のクロック発生手段とは
    個別のクロックを供給する第二のクロック発生手段とを
    備えた情報処理装置。
  6. 【請求項６】 暗号処理手段へのクロックを発生する第
    一のクロック発生手段に供給する乱数を発生する乱数発
    生手段を設け、 前記第一のクロック発生手段が、発生するクロックの発
    振周波数を、前記乱数発生手段が発生する乱数に応じて
    変化させるものであることを特徴とする請求項５記載の
    情報処理装置。
  7. 【請求項７】 データ機密保持のための暗号処理に用い
    る鍵データを記憶する記憶手段と、 前記記憶手段より鍵データを読み出し、読み出した前記
    鍵データを用いて暗号処理プログラムを実行する暗号処
    理手段と、 演算プログラムを、乱数発生手段が発生する乱数に基づ
    いた前記暗号処理プログラムの実行結果を用いて実行す
    るデータ処理手段とを備えた情報処理装置において、 前記データ処理手段による演算プログラムの実行中に、
    前記乱数発生手段の発生する乱数を読み取り装置側に送
    信する送信手段を設けたことを特徴とする情報処理装
    置。
  8. 【請求項８】 乱数発生手段の発生する乱数を読み取り
    装置側に送信する際の変調度を、前記乱数に応じて決定
    することを特徴とする請求項７記載の情報処理装置。
  9. 【請求項９】 データ機密保持のための暗号処理に用い
    る鍵データを記憶する記憶手段と、 前記記憶手段より鍵データを読み出し、読み出した前記
    鍵データを用いて暗号処理プログラムを実行する暗号処
    理手段と、 演算プログラムを、乱数発生手段が発生する乱数に基づ
    いた前記暗号処理プログラムの実行結果を用いて実行す
    るデータ処理手段とを備えた情報処理装置において、 前記乱数発生手段の発生する乱数に応じて、電源線にノ
    イズを乗せるノイズ重畳手段を設けたことを特徴とする
    情報処理装置。
  10. 【請求項１０】 ノイズ重畳手段を電界効果トランジス
    タとそれに接続された抵抗とによって構成し、 乱数発生手段が発生する乱数に応じて、前記抵抗の抵抗
    値を変化させることを特徴とする請求項８記載の情報処
    理装置。
  11. 【請求項１１】 暗号処理手段に、鍵データや処理デー
    タなどのデータを伝搬するラインと、 前記鍵データや処理データなどのデータの反転データを
    伝搬するラインとを持たせ、 前記各ラインへのダミー回路の接続によって、前記各ラ
    インの負荷を均等化するとともに、 前記データの伝搬前にプリチャージサイクルを設けて、
    前記各ラインを常に同じ状態にプリチャージすることを
    特徴とする請求項１から請求項９のうちのいずれか１項
    記載の情報処理装置。
JP2001197058A 2001-06-28 2001-06-28 情報処理装置 Pending JP2003018143A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001197058A JP2003018143A (ja) 2001-06-28 2001-06-28 情報処理装置
US10/166,269 US20030005321A1 (en) 2001-06-28 2002-06-11 Information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001197058A JP2003018143A (ja) 2001-06-28 2001-06-28 情報処理装置

Publications (1)

Publication Number Publication Date
JP2003018143A true JP2003018143A (ja) 2003-01-17

Family

ID=19034742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001197058A Pending JP2003018143A (ja) 2001-06-28 2001-06-28 情報処理装置

Country Status (2)

Country Link
US (1) US20030005321A1 (ja)
JP (1) JP2003018143A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260652A (ja) * 2004-03-12 2005-09-22 Sony Corp 信号処理回路および方法
JP2006025366A (ja) * 2004-07-09 2006-01-26 Sony Corp 暗号化装置及び半導体集積回路
JP2006229485A (ja) * 2005-02-16 2006-08-31 Sony Corp 信号処理回路および信号処理方法
JP2006520565A (ja) * 2003-03-14 2006-09-07 アクサルト・エス・アー 暗号プロセッサを備える電子ユニットのセキュリティのプロセス
JP2007116215A (ja) * 2005-10-18 2007-05-10 Fuji Electric Holdings Co Ltd 耐タンパーモジュール装置
WO2008053626A1 (en) * 2006-10-30 2008-05-08 Sharp Kabushiki Kaisha Encrypting apparatus
JP2008299698A (ja) * 2007-06-01 2008-12-11 Dainippon Printing Co Ltd 低消費電力化が図られたｉｃカード
JP2009516964A (ja) * 2005-11-21 2009-04-23 アトメル・コーポレイション 暗号化保護方法
US7583129B2 (en) 2003-05-27 2009-09-01 Infineon Technologies Ag Integrated circuit and method for operating the integrated circuit
JPWO2009118829A1 (ja) * 2008-03-25 2011-07-21 三菱電機株式会社 暗号演算装置及び暗号演算プログラム及び記録媒体
JP2015161969A (ja) * 2014-02-26 2015-09-07 セイコーエプソン株式会社 マイクロコンピューター及び電子機器
JP2015532549A (ja) * 2012-10-04 2015-11-09 イントリンシツク・イー・デー・ベー・ベー 物理的クローン不能関数として使用されるメモリから暗号化キーを生成するためのシステム
JP2017028506A (ja) * 2015-07-22 2017-02-02 株式会社メガチップス メモリ装置、ホスト装置、及びメモリシステム
US10615959B2 (en) 2015-07-22 2020-04-07 Megachips Corporation Memory device, host device, and memory system

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4461351B2 (ja) * 2002-08-15 2010-05-12 ソニー株式会社 非接触式ｉｃカード
JP3881942B2 (ja) 2002-09-04 2007-02-14 松下電器産業株式会社 暗号化部を有する半導体装置
FR2844896A1 (fr) * 2002-09-19 2004-03-26 St Microelectronics Sa Alimentation d'un circuit de traitement asynchrone de donnees
KR100456599B1 (ko) * 2002-11-12 2004-11-09 삼성전자주식회사 병렬 디이에스 구조를 갖는 암호 장치
DE10310781A1 (de) * 2003-03-12 2004-09-30 Infineon Technologies Ag Verfahren zum Betreiben eines Mikroprozessors und eine Mikroprozessoranordnung
US7502468B2 (en) * 2003-09-02 2009-03-10 Ncipher Corporation Ltd. Method and system for generating a cryptographically random number stream
FR2861474B1 (fr) * 2003-10-24 2007-04-27 Atmel Corp Procede et appareil pour une periode de traitement variable dans un circuit integre
JP4674440B2 (ja) * 2004-03-04 2011-04-20 ソニー株式会社 データ処理回路
US7949883B2 (en) * 2004-06-08 2011-05-24 Hrl Laboratories, Llc Cryptographic CPU architecture with random instruction masking to thwart differential power analysis
JP2008524901A (ja) 2004-12-20 2008-07-10 エヌエックスピー ビー ヴィ データ処理装置及びその動作方法
US20100042851A1 (en) * 2005-11-04 2010-02-18 Gemplus Method for Securely Handling Data During the Running of Cryptographic Algorithms on Embedded Systems
CN101682506B (zh) 2007-05-18 2013-10-16 美国唯美安视国际有限公司 用于确定在保护数据时应用的可编程处理步骤的系统和方法
JP5095281B2 (ja) * 2007-07-11 2012-12-12 株式会社日立製作所 文字列匿名化装置、文字列匿名化方法及び文字列匿名化プログラム
CN101661546B (zh) * 2008-08-28 2012-12-19 深圳富泰宏精密工业有限公司 在手持行动电子装置中进行文件加密的系统及方法
WO2015045172A1 (ja) * 2013-09-30 2015-04-02 富士通株式会社 情報処理装置及び情報処理方法
US9577996B2 (en) * 2014-08-29 2017-02-21 Pentland Firth Software GmbH Computer system and method for encrypted remote storage

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998034403A1 (en) * 1995-09-29 1998-08-06 Intel Corporation Apparatus and method for securing captured data transmitted between two sources
EP2280502B1 (en) * 1998-06-03 2018-05-02 Cryptography Research, Inc. Using unpredictable information to Resist Discovery of Secrets by External Monitoring
DE19850721A1 (de) * 1998-11-03 2000-05-18 Koninkl Philips Electronics Nv Datenträger mit Verschleierung des Stromverbrauchs
JP4457431B2 (ja) * 1999-05-18 2010-04-28 ソニー株式会社 受信装置および方法、並びに記録媒体
US6419159B1 (en) * 1999-06-14 2002-07-16 Microsoft Corporation Integrated circuit device with power analysis protection circuitry
WO2001017245A1 (en) * 1999-08-27 2001-03-08 Kabushiki Kaisha Toshiba System for interconnecting devices through analog line
US6766455B1 (en) * 1999-12-09 2004-07-20 Pitney Bowes Inc. System and method for preventing differential power analysis attacks (DPA) on a cryptographic device
US6480072B1 (en) * 2000-04-18 2002-11-12 Advanced Micro Devices, Inc. Method and apparatus for generating random numbers

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006520565A (ja) * 2003-03-14 2006-09-07 アクサルト・エス・アー 暗号プロセッサを備える電子ユニットのセキュリティのプロセス
US7583129B2 (en) 2003-05-27 2009-09-01 Infineon Technologies Ag Integrated circuit and method for operating the integrated circuit
JP2005260652A (ja) * 2004-03-12 2005-09-22 Sony Corp 信号処理回路および方法
JP2006025366A (ja) * 2004-07-09 2006-01-26 Sony Corp 暗号化装置及び半導体集積回路
JP2006229485A (ja) * 2005-02-16 2006-08-31 Sony Corp 信号処理回路および信号処理方法
JP2007116215A (ja) * 2005-10-18 2007-05-10 Fuji Electric Holdings Co Ltd 耐タンパーモジュール装置
JP2009516964A (ja) * 2005-11-21 2009-04-23 アトメル・コーポレイション 暗号化保護方法
JP2008113130A (ja) * 2006-10-30 2008-05-15 Sharp Corp 暗号化装置
WO2008053626A1 (en) * 2006-10-30 2008-05-08 Sharp Kabushiki Kaisha Encrypting apparatus
JP2008299698A (ja) * 2007-06-01 2008-12-11 Dainippon Printing Co Ltd 低消費電力化が図られたｉｃカード
JPWO2009118829A1 (ja) * 2008-03-25 2011-07-21 三菱電機株式会社 暗号演算装置及び暗号演算プログラム及び記録媒体
JP2015532549A (ja) * 2012-10-04 2015-11-09 イントリンシツク・イー・デー・ベー・ベー 物理的クローン不能関数として使用されるメモリから暗号化キーを生成するためのシステム
JP2015161969A (ja) * 2014-02-26 2015-09-07 セイコーエプソン株式会社 マイクロコンピューター及び電子機器
JP2017028506A (ja) * 2015-07-22 2017-02-02 株式会社メガチップス メモリ装置、ホスト装置、及びメモリシステム
US10615959B2 (en) 2015-07-22 2020-04-07 Megachips Corporation Memory device, host device, and memory system
US11115181B2 (en) 2015-07-22 2021-09-07 Megachips Corporation Memory device, host device, and memory system

Also Published As

Publication number Publication date
US20030005321A1 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
JP2003018143A (ja) 情報処理装置
US7194633B2 (en) Device and method with reduced information leakage
CN100592687C (zh) 根据通信双方的开始信息产生口令的加密通信系统
US7543159B2 (en) Device and method with reduced information leakage
EP1496641A2 (en) Cryptographic processing apparatus, cryptographic processing method and computer program
KR970701956A (ko) 자료정보 출입용 칩을 이용하는 방법 및 그 장치(method and apparatus for utilizing a token for resource access)
JP4651212B2 (ja) 携帯可能情報記憶媒体およびその認証方法
KR20010083099A (ko) Ｉｃ 카드 및 마이크로 프로세서
JP2001268072A (ja) 情報処理装置、情報処理方法、及びカード部材
JP4461351B2 (ja) 非接触式ｉｃカード
US6662286B2 (en) Information processing method and information processing apparatus
CN100422960C (zh) 用于提高电路安全性防止未经授权的访问的方法和装置
US7319758B2 (en) Electronic device with encryption/decryption cells
TWI696088B (zh) 產生動態信用卡安全碼的方法和設備、銀行卡和認證方法
JP2002111660A (ja) 暗号通信方法及び暗号通信装置
KR20060102584A (ko) 유에스비 인터페이스를 구비한 보안 데이터 저장 장치 및방법
JP2004126841A (ja) プログラム実装方法
JP2004054128A (ja) 暗号化装置
JP2001338271A (ja) Ｉｃカード及びｉｃカード利用システム
JP4395261B2 (ja) 伝送データに不依存な電力消費を呈するデータバス手段を備えたデータキャリア装置
KR20010032564A (ko) 미분 전류 소모 분석을 방지하는 데이터 처리 장치 및작동 방법
KR20110060569A (ko) 부채널 분석을 위한 카드 리더 및 그것을 포함한 부채널 분석기
US7107616B2 (en) Method of producing a response
JP2000187618A (ja) 情報処理装置
Menghin et al. PtNBridge--A Power-Aware and Trustworthy Near Field Communication Bridge to Embedded Systems

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060314

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060410