JP2003017666A - Semiconductor device manufacturing method, liquid crystal display device manufacturing method, and EL display device manufacturing method - Google Patents
Semiconductor device manufacturing method, liquid crystal display device manufacturing method, and EL display device manufacturing methodInfo
- Publication number
- JP2003017666A JP2003017666A JP2001198324A JP2001198324A JP2003017666A JP 2003017666 A JP2003017666 A JP 2003017666A JP 2001198324 A JP2001198324 A JP 2001198324A JP 2001198324 A JP2001198324 A JP 2001198324A JP 2003017666 A JP2003017666 A JP 2003017666A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- forming
- adhering
- thinning
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 製造時間を短縮し、効率的な半導体素子の転
写方法を有する、半導体装置の製造方法、液晶表示装置
の製造方法、及びEL表示装置の製造方法を提供する。
【解決手段】 素子形成基板110上に半導体素子10
01を形成する工程と、素子形成基板110の半導体素
子1001が形成された側の面と、開口部1004を有
する中間支持基板1003とを接着する工程と、素子形
成基板110を半導体素子1001が形成されない側の
面から薄膜化する薄膜化工程と、薄膜化工程の後に素子
形成基板110を第1の基板101に接着する接着工程
と、接着工程の後に開口部1004から剥離液を導入し
て、中間支持基板1003を素子形成基板110から剥
離する工程と、を具備することを特徴とする半導体装置
の製造方法。
PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor device, a method for manufacturing a liquid crystal display device, and a method for manufacturing an EL display device, which have a method for transferring a semiconductor element efficiently with a reduced manufacturing time. SOLUTION: A semiconductor element 10 is provided on an element forming substrate 110.
01, the step of bonding the surface of the element forming substrate 110 on the side where the semiconductor element 1001 is formed, and the intermediate support substrate 1003 having the opening 1004, and the step of forming the element forming substrate 110 by the semiconductor element 1001 A thinning step of thinning from the surface on the side not to be bonded, a bonding step of bonding the element forming substrate 110 to the first substrate 101 after the thinning step, and a stripping liquid introduced from the opening 1004 after the bonding step. Separating the intermediate support substrate 1003 from the element formation substrate 110.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法、液晶表示装置の製造方法、及びEL表示装置の製
造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, a method for manufacturing a liquid crystal display device, and a method for manufacturing an EL display device.
【0002】[0002]
【従来の技術】液晶表示装置(LCD)、エレクトロ・
ルミネッセンス(EL)表示装置、プラズマディスプレ
イ等の表示装置は、カラー表示が出来、かつ表示部の薄
型化、軽量化が可能である。2. Description of the Related Art Liquid crystal display (LCD), electro
A display device such as a luminescence (EL) display device and a plasma display can perform color display, and a display portion can be thin and lightweight.
【0003】これらの表示装置の中でも、薄膜トランジ
スタ(Thin Film Transistor:T
FT)を画素のスイッチング素子として用いたアクティ
ブマトリクス型のディスプレイは、高画質、高品位、低
消費電力のディスプレイとして期待されている。Among these display devices, a thin film transistor (T) is used.
An active matrix type display using FT) as a pixel switching element is expected as a display with high image quality, high quality and low power consumption.
【0004】従ってこれらは、事務機器やコンピュータ
などの表示装置、あるいは軽量、低消費電力であること
を生かした携帯情報機器の表示装置としての要求が高
い。Therefore, these are highly demanded as display devices for office equipment, computers and the like, or display devices for portable information equipment which take advantage of their light weight and low power consumption.
【0005】現在、アクティブマトリクス型のディスプ
レイ用のTFTとしては、活性層として多結晶シリコン
(poly−Si)や非晶質シリコン(a−Si)を用
いたものが用いられている。これらのTFTは、プロセ
ス温度が約300℃以上と高いため、ガラス基板等の上
に形成される。At present, as a TFT for an active matrix type display, one using polycrystalline silicon (poly-Si) or amorphous silicon (a-Si) as an active layer is used. Since these TFTs have a high process temperature of about 300 ° C. or higher, they are formed on a glass substrate or the like.
【0006】しかしながら、ガラス基板は軽量化には向
かず、また耐衝撃性も弱い為、携帯用情報機器の表示装
置に好適であるとは言えない。そこで、TFTのプロセ
ス温度を低温にしてプラスティック基板に形成すること
や、TFTを一旦ガラス基板上に形成し、その後にプラ
スティック基板に転写することなどが考えられている。However, since the glass substrate is not suitable for weight reduction and has low impact resistance, it cannot be said to be suitable for a display device of portable information equipment. Therefore, it is considered that the process temperature of the TFT is lowered to form it on the plastic substrate, or that the TFT is once formed on the glass substrate and then transferred to the plastic substrate.
【0007】従来の、TFTをガラス基板上に形成し、
その後にプラスティック基板に転写する方法について、
図22を用いて説明する。A conventional TFT is formed on a glass substrate,
After that, about the method of transferring to a plastic substrate,
This will be described with reference to FIG.
【0008】図22(a)に示すように、まず、素子形
成基板2201上に、TFT2202を形成する。As shown in FIG. 22A, first, the TFT 2202 is formed on the element forming substrate 2201.
【0009】次に、図22(b)のように、素子形成基
板2201のTFT2202が形成された側の面を、後
に剥がす仮の接着剤(仮着剤)2203を用いて、中間
支持基板2204に接着する。仮着剤2203は紫外線
硬化樹脂などを用い、これらの基板と接触させた後に、
紫外線照射装置などを用いて、仮着剤2203を硬化、
接着させる。Next, as shown in FIG. 22B, an intermediate support substrate 2204 is formed by using a temporary adhesive (temporary adhesive) 2203 for later peeling off the surface of the element formation substrate 2201 on which the TFT 2202 is formed. Glue to. An ultraviolet curable resin or the like is used as the temporary adhesive 2203, and after contacting these substrates,
Cure the temporary adhesive 2203 using an ultraviolet irradiation device,
Let it adhere.
【0010】次に、図22(c)のように、素子形成基
板2201を、中間支持基板2204と接着しない側の
面から、研磨装置等を用いて所望の厚さまで研磨し、薄
膜化する。Next, as shown in FIG. 22 (c), the element forming substrate 2201 is thinned by polishing it from the surface not adhered to the intermediate support substrate 2204 to a desired thickness by using a polishing device or the like.
【0011】次に、図22(d)のように、素子形成基
板2201の研磨した側の面と、プラスティック基板2
205とを、紫外線硬化樹脂等の接着剤2206を用い
て接着する。Next, as shown in FIG. 22D, the polished surface of the element forming substrate 2201 and the plastic substrate 2
205 is adhered with an adhesive 2206 such as an ultraviolet curable resin.
【0012】最後に、図22(e)のように、仮着剤2
203を剥離液中に浸ける等して中間支持基板2204
を剥離する。Finally, as shown in FIG. 22 (e), the temporary adhesive 2
The intermediate support substrate 2204 is prepared by immersing 203 in a stripping solution.
Peel off.
【0013】しかしながら、この従来の転写方法には、
いくつかの問題がある。However, in this conventional transfer method,
There are some problems.
【0014】まず第1に、図22(b)で示した、素子
形成基板2201と中間支持基板2204とを接着する
際、仮着剤2203は硬化していない状態である。従っ
て、素子形成基板2201と中間支持基板2204との
間に均一な間隔を空けることが困難であり、これらの両
基板が図23(a)に示すような平行ではない状態で接
着されることがあった。First, when the element forming substrate 2201 and the intermediate supporting substrate 2204 are bonded together, the temporary adhesive 2203 is in a state where it is not cured, as shown in FIG. 22 (b). Therefore, it is difficult to form a uniform space between the element formation substrate 2201 and the intermediate support substrate 2204, and these two substrates may be bonded in a non-parallel state as shown in FIG. there were.
【0015】そして、これらの両基板が平行ではない
と、中間支持基板2204と接着しない側の面から素子
形成基板2201を研磨して、薄膜化する際に、図23
(b)に示すように、素子形成基板2201の薄い領域
と厚い領域が出来てしまう。素子形成基板2201の厚
さが均一になるよう薄膜化するには、少しずつ研磨して
は素子形成基板2201の厚さを測定するという工程を
繰り返す必要があり、製造時間が長くなるという問題が
あった。If these two substrates are not parallel to each other, when the element formation substrate 2201 is polished from the surface which is not adhered to the intermediate support substrate 2204 to form a thin film, as shown in FIG.
As shown in (b), a thin region and a thick region of the element formation substrate 2201 are formed. In order to reduce the thickness of the element formation substrate 2201 to be uniform, it is necessary to grind little by little and repeat the process of measuring the thickness of the element formation substrate 2201. there were.
【0016】第2に、素子形成基板2201と中間支持
基板2204とを剥離する際は、仮着剤2203を、剥
離液中で膨潤させる等して行うが、このとき剥離液は、
両基板の周囲からのみ浸透する。従って、中間支持基板
2204が完全に剥離するには、長い時間が必要であ
り、製造時間が長くなるという問題があった。Secondly, when the element formation substrate 2201 and the intermediate support substrate 2204 are peeled off, the temporary adhesive 2203 is swollen in a peeling solution, and the peeling solution at this time is
Permeates only from the periphery of both substrates. Therefore, it takes a long time for the intermediate support substrate 2204 to be completely peeled off, which causes a problem of a long manufacturing time.
【0017】[0017]
【発明が解決しようとする課題】上述したように、プラ
スティック等の軽量な基板にTFT等の半導体素子を形
成する際には、まずガラス等の基板に半導体素子を形成
してからプラスティック基板に転写する方法等が考えら
れていた。しかし従来の方法では、プロセス時間が長い
という問題があった。As described above, when a semiconductor element such as a TFT is formed on a lightweight substrate such as a plastic, the semiconductor element is first formed on a substrate such as glass and then transferred to a plastic substrate. The method of doing it was considered. However, the conventional method has a problem that the process time is long.
【0018】そこで本発明では、上記の問題を考慮し
て、製造時間を短縮し、効率的な半導体素子の転写方法
を有する、半導体装置の製造方法、液晶表示装置の製造
方法、及びEL表示装置の製造方法を提供することを目
的とする。Therefore, in the present invention, in consideration of the above problems, a manufacturing method of a semiconductor device, a manufacturing method of a liquid crystal display device, and an EL display device, which has a manufacturing time shortened and has an efficient transfer method of a semiconductor element. It aims at providing the manufacturing method of.
【0019】[0019]
【課題を解決するための手段】そこで本発明は、素子形
成基板上に半導体素子を形成する工程と、素子形成基板
の半導体素子が形成された側の面と、開口部を有する中
間支持基板とを接着する工程と、素子形成基板を半導体
素子が形成されない側の面から薄膜化する薄膜化工程
と、薄膜化工程の後に素子形成基板を第1の基板に接着
する接着工程と、接着工程の後に開口部から剥離液を導
入して、中間支持基板を素子形成基板から剥離する工程
と、を具備することを特徴とする半導体装置の製造方法
を提供する。Therefore, the present invention provides a step of forming a semiconductor element on an element formation substrate, a surface of the element formation substrate on which the semiconductor element is formed, and an intermediate support substrate having an opening. A step of adhering the element forming substrate, a thinning step of thinning the element forming substrate from the surface where the semiconductor element is not formed, an adhering step of adhering the element forming substrate to the first substrate after the thinning step, and an adhering step of After that, a step of introducing a stripping solution from the opening to strip the intermediate support substrate from the element formation substrate is provided.
【0020】また本発明は、半導体素子が形成される素
子形成基板の一面に所定深さの溝を設ける工程と、素子
形成基板の面に中間支持基板を接着する工程と、素子形
成基板を面とは反対の面から薄膜化し、素子形成基板を
溝により複数の部分基板に分離する分離工程と、分離さ
れた部分基板の1つを第1の基板に接着する接着工程
と、接着工程の後に中間支持基板を部分基板から剥離す
る工程と、を具備することを特徴とする半導体装置の製
造方法を提供する。Further, according to the present invention, a step of forming a groove having a predetermined depth on one surface of an element formation substrate on which a semiconductor element is formed, a step of adhering an intermediate support substrate to the surface of the element formation substrate, and a surface of the element formation substrate. And a step of thinning the element formation substrate from a surface opposite to the step of separating the element formation substrate into a plurality of partial substrates by a groove, a bonding step of bonding one of the separated partial substrates to the first substrate, and a bonding step after the bonding step. And a step of peeling the intermediate support substrate from the partial substrate.
【0021】また本発明は、素子形成基板上に半導体素
子を形成する工程と、素子形成基板の半導体素子が形成
された側の面と、半導体素子が形成された領域に対応す
る領域の外側に溝を有する中間支持基板とを接着する工
程と、素子形成基板を半導体素子が形成されない側の面
から薄膜化する薄膜化工程と、薄膜化工程の後に素子形
成基板を第1の基板に接着する接着工程と、接着工程の
後に中間支持基板を素子形成基板から剥離する工程と、
を具備することを特徴とする半導体装置の製造方法を提
供する。Further, according to the present invention, the step of forming a semiconductor element on the element forming substrate, the surface of the element forming substrate on which the semiconductor element is formed, and the outside of the area corresponding to the area where the semiconductor element is formed are provided. A step of adhering an intermediate support substrate having a groove, a thinning step of thinning the element forming substrate from the surface on which the semiconductor element is not formed, and an element forming substrate being adhered to the first substrate after the thinning step A bonding step, and a step of peeling the intermediate support substrate from the element forming substrate after the bonding step,
A method for manufacturing a semiconductor device, comprising:
【0022】本発明においては、半導体素子は、pol
y−Siもしくはa−Siを用いた薄膜トランジスタを
含んでも良い。In the present invention, the semiconductor element is pol.
A thin film transistor using y-Si or a-Si may be included.
【0023】また本発明においては、第1の基板が、樹
脂基板であっても良い。Further, in the present invention, the first substrate may be a resin substrate.
【0024】また本発明においては、素子形成基板を薄
膜化する際に、素子形成基板を研磨することにより薄膜
化しても良い。In the present invention, when thinning the element forming substrate, the element forming substrate may be thinned by polishing.
【0025】また本発明は、素子形成基板上に半導体素
子を形成する工程と、素子形成基板の半導体素子が形成
された側の面と、開口部を有する中間支持基板とを接着
する工程と、素子形成基板を半導体素子が形成されない
側の面から薄膜化する薄膜化工程と、薄膜化工程の後に
素子形成基板を第1の基板に接着する接着工程と、接着
工程の後に開口部から剥離液を導入して、中間支持基板
を素子形成基板から剥離する工程と、第2の基板に対向
電極を形成する工程と、第1の基板の素子形成基板が接
着された側の面と、第2の基板の対向電極が形成された
側の面とを対向させて、それらの間に液晶を注入して封
止する工程と、を具備することを特徴とする液晶表示装
置の製造方法を提供する。Further, according to the present invention, a step of forming a semiconductor element on the element forming substrate, a step of adhering a surface of the element forming substrate on which the semiconductor element is formed, and an intermediate supporting substrate having an opening, A thinning step of thinning the element formation substrate from the surface on which the semiconductor element is not formed, an adhesion step of adhering the element formation substrate to the first substrate after the thinning step, and a peeling liquid from the opening after the adhesion step. To remove the intermediate support substrate from the element formation substrate, a step of forming a counter electrode on the second substrate, a surface of the first substrate on which the element formation substrate is bonded, And a step of facing the surface of the substrate on which the counter electrode is formed and injecting liquid crystal between them to seal the liquid crystal display device. .
【0026】また本発明は、半導体素子が形成される素
子形成基板の一面に所定深さの溝を設ける工程と、素子
形成基板の面に中間支持基板を接着する工程と、素子形
成基板を面とは反対の面から薄膜化し、素子形成基板を
溝により複数の部分基板に分離する分離工程と、分離さ
れた部分基板の1つを第1の基板に接着する接着工程
と、接着工程の後に中間支持基板を部分基板から剥離す
る工程と、第2の基板に対向電極を形成する工程と、第
1の基板の部分基板が接着された側の面と、第2の基板
の対向電極が形成された側の面とを対向させて、それら
の間に液晶を注入して封止する工程と、を具備すること
を特徴とする液晶表示装置の製造方法を提供する。Further, according to the present invention, a step of forming a groove having a predetermined depth on one surface of an element formation substrate on which a semiconductor element is formed, a step of adhering an intermediate support substrate to the surface of the element formation substrate, and a surface of the element formation substrate And a step of thinning the element formation substrate from a surface opposite to the step of separating the element formation substrate into a plurality of partial substrates by a groove, a bonding step of bonding one of the separated partial substrates to the first substrate, and a bonding step after the bonding step. A step of separating the intermediate support substrate from the partial substrate, a step of forming a counter electrode on the second substrate, a surface of the first substrate on which the partial substrate is bonded, and a counter electrode of the second substrate are formed. And a step of making the surface on the opposite side face to face each other, and injecting a liquid crystal between them to seal the liquid crystal display apparatus.
【0027】また本発明は、素子形成基板上に半導体素
子を形成する工程と、素子形成基板の半導体素子が形成
された側の面と、半導体素子が形成された領域に対応す
る領域の外側に溝を有する中間支持基板とを接着する工
程と、素子形成基板を半導体素子が形成されない側の面
から薄膜化する薄膜化工程と、薄膜化工程の後に素子形
成基板を第1の基板に接着する接着工程と、接着工程の
後に中間支持基板を素子形成基板から剥離する工程と、
第2の基板に対向電極を形成する工程と、第1の基板の
素子形成基板が接着された側の面と、第2の基板の対向
電極が形成された側の面とを対向させて、それらの間に
液晶を注入して封止する工程と、を具備することを特徴
とする液晶表示装置の製造方法を提供する。Further, according to the present invention, the step of forming a semiconductor element on the element forming substrate, the surface of the element forming substrate on which the semiconductor element is formed, and the outside of the area corresponding to the area where the semiconductor element is formed are provided. A step of adhering an intermediate support substrate having a groove, a thinning step of thinning the element forming substrate from the surface on which the semiconductor element is not formed, and an element forming substrate being adhered to the first substrate after the thinning step A bonding step, and a step of peeling the intermediate support substrate from the element forming substrate after the bonding step,
A step of forming a counter electrode on the second substrate, and a surface of the first substrate on which the element formation substrate is bonded and a surface of the second substrate on which the counter electrode is formed are opposed to each other, And a step of injecting a liquid crystal between them to seal the liquid crystal display apparatus.
【0028】また本発明は、素子形成基板上に半導体素
子を形成する工程と、素子形成基板の半導体素子が形成
された側の面と、開口部を有する中間支持基板とを接着
する工程と、素子形成基板を半導体素子が形成されない
側の面から薄膜化する薄膜化工程と、薄膜化工程の後に
素子形成基板を第1の基板に接着する接着工程と、接着
工程の後に開口部から剥離液を導入して、中間支持基板
を素子形成基板から剥離する工程と、第2の基板に透明
電極層を形成する工程と、透明電極層上に発光層を形成
する工程と、発光層上に電極層を形成する工程と、第1
の基板の素子形成基板が接着された側の面と、第2の基
板の電極層が形成された側の面とを対向させる工程と、
を具備することを特徴とするEL表示装置の製造方法を
提供する。The present invention also includes a step of forming a semiconductor element on the element forming substrate, and a step of adhering a surface of the element forming substrate on which the semiconductor element is formed and an intermediate supporting substrate having an opening. A thinning step of thinning the element formation substrate from the surface on which the semiconductor element is not formed, an adhesion step of adhering the element formation substrate to the first substrate after the thinning step, and a peeling liquid from the opening after the adhesion step. To remove the intermediate support substrate from the element formation substrate, a step of forming a transparent electrode layer on the second substrate, a step of forming a light emitting layer on the transparent electrode layer, and an electrode on the light emitting layer. A step of forming a layer, and
And a step of making the surface of the substrate on which the element forming substrate is adhered face the surface of the second substrate on which the electrode layer is formed,
There is provided a method for manufacturing an EL display device, which comprises:
【0029】また本発明は、半導体素子が形成される素
子形成基板の一面に所定深さの溝を設ける工程と、素子
形成基板の面に中間支持基板を接着する工程と、素子形
成基板を面とは反対の面から薄膜化し、素子形成基板を
溝により複数の部分基板に分離する分離工程と、分離さ
れた部分基板の1つを第1の基板に接着する接着工程
と、接着工程の後に中間支持基板を部分基板から剥離す
る工程と、第2の基板に透明電極層を形成する工程と、
透明電極層上に発光層を形成する工程と、発光層上に電
極層を形成する工程と、第1の基板の部分基板が接着さ
れた側の面と、第2の基板の電極層が形成された側の面
とを対向させる工程と、を具備することを特徴とするE
L表示装置の製造方法を提供する。Further, according to the present invention, a step of forming a groove having a predetermined depth on one surface of an element formation substrate on which a semiconductor element is formed, a step of adhering an intermediate support substrate to the surface of the element formation substrate, and a surface of the element formation substrate. And a step of thinning the element formation substrate from a surface opposite to the step of separating the element formation substrate into a plurality of partial substrates by a groove, a bonding step of bonding one of the separated partial substrates to the first substrate, and a bonding step after the bonding step. A step of peeling the intermediate support substrate from the partial substrate, a step of forming a transparent electrode layer on the second substrate,
A step of forming a light emitting layer on the transparent electrode layer, a step of forming an electrode layer on the light emitting layer, a surface of the first substrate on which the partial substrate is bonded, and an electrode layer of the second substrate are formed And a step of making the surface on the opposite side face opposite each other.
A method for manufacturing an L display device is provided.
【0030】また本発明は、素子形成基板上に半導体素
子を形成する工程と、素子形成基板の半導体素子が形成
された側の面と、半導体素子が形成された領域に対応す
る領域の外側に溝を有する中間支持基板とを接着する工
程と、素子形成基板を半導体素子が形成されない側の面
から薄膜化する薄膜化工程と、薄膜化工程の後に素子形
成基板を第1の基板に接着する接着工程と、接着工程の
後に中間支持基板を素子形成基板から剥離する工程と、
第2の基板に透明電極層を形成する工程と、透明電極層
上に発光層を形成する工程と、発光層上に電極層を形成
する工程と、第1の基板の素子形成基板が接着された側
の面と、第2の基板の電極層が形成された側の面とを対
向させる工程と、を具備することを特徴とするEL表示
装置の製造方法を提供する。Further, according to the present invention, the step of forming a semiconductor element on the element formation substrate, the surface of the element formation substrate on which the semiconductor element is formed, and the outside of the area corresponding to the area where the semiconductor element is formed are provided. A step of adhering an intermediate support substrate having a groove, a thinning step of thinning the element forming substrate from the surface on which the semiconductor element is not formed, and an element forming substrate being adhered to the first substrate after the thinning step A bonding step, and a step of peeling the intermediate support substrate from the element forming substrate after the bonding step,
The step of forming a transparent electrode layer on the second substrate, the step of forming a light emitting layer on the transparent electrode layer, the step of forming an electrode layer on the light emitting layer, and the element forming substrate of the first substrate are bonded. And a surface of the second substrate opposite to the surface of the second substrate on which the electrode layer is formed are opposed to each other.
【0031】[0031]
【発明の実施の形態】以下に、本発明の実施形態を図面
を参照しつつ詳細に説明するが、本発明はこれらの実施
形態に限定されるものではない。Embodiments of the present invention will be described in detail below with reference to the drawings, but the present invention is not limited to these embodiments.
【0032】(第1の実施形態)まず、本発明の第1の
実施形態について説明する。本実施形態はpoly−S
iのTFTのアレイを素子形成基板上に形成し、中間支
持基板に接着した後、素子形成基板を薄膜化してから、
これを第1の基板に接着し、中間支持基板を剥離する。
そして、対向基板(第2の基板)と対向させ、両基板間
に液晶を注入し、封止して液晶表示装置とするものであ
る。(First Embodiment) First, a first embodiment of the present invention will be described. This embodiment is poly-S.
After forming an array of TFTs of i on the element formation substrate and adhering it to the intermediate support substrate, thinning the element formation substrate,
This is adhered to the first substrate, and the intermediate support substrate is peeled off.
Then, the liquid crystal display device is made to face a counter substrate (second substrate), liquid crystal is injected between both substrates, and sealed to form a liquid crystal display device.
【0033】本実施形態の液晶表示装置の断面図を図1
に示し、これを用いて本実施形態の液晶表示装置の構成
を説明する。FIG. 1 is a sectional view of the liquid crystal display device of this embodiment.
The configuration of the liquid crystal display device of the present embodiment will be described with reference to FIG.
【0034】本実施形態の液晶表示装置は、図1に示す
ように、第1の基板101上に、接着剤109、薄膜化
した素子形成基板110、絶縁膜111が積層され、そ
の上に半導体素子等が形成される。絶縁膜111上の半
導体素子等は画素領域と周辺駆動回路領域とに分けら
れ、構成が異なる。In the liquid crystal display device of this embodiment, as shown in FIG. 1, an adhesive 109, a thinned element forming substrate 110, and an insulating film 111 are laminated on a first substrate 101, and a semiconductor is formed thereon. Elements and the like are formed. Semiconductor elements and the like on the insulating film 111 are divided into a pixel region and a peripheral drive circuit region, and have different configurations.
【0035】画素領域には、画素毎に例えばn型のTF
T102とこれに接続する画素電極103及び補助容量
120が設けられる。この補助容量120は、TFT1
02の活性層112に接続した下部電極118、ゲート
絶縁膜113、上部電極119よりなる。各画素全体に
は保護膜117が設けられて、液晶層104を介して対
向電極121を形成した第2の基板106が設けられ
る。第2の基板106の、TFT102形成領域に対応
する領域には、ブラックマトリクス105が設けられて
いる。In the pixel area, for example, an n-type TF is provided for each pixel.
The pixel electrode 103 and the auxiliary capacitor 120 connected to T102 are provided. This auxiliary capacitance 120 is the TFT 1
02, the lower electrode 118 connected to the active layer 112, the gate insulating film 113, and the upper electrode 119. A protective film 117 is provided over each pixel, and a second substrate 106 on which a counter electrode 121 is formed with a liquid crystal layer 104 interposed therebetween is provided. A black matrix 105 is provided in a region of the second substrate 106 corresponding to the TFT 102 formation region.
【0036】周辺駆動回路領域には、n型TFT107
とp型TFT108とが一対になったCMOS回路が設
けられる。The n-type TFT 107 is provided in the peripheral drive circuit area.
A CMOS circuit in which the p-type TFT 108 and the p-type TFT 108 are paired is provided.
【0037】TFT102、n型TFT107、p型T
FT108の構成を説明する。これらは夫々、絶縁膜1
11の上にパターニングされた活性層112が設けら
れ、その上に全面にゲート絶縁膜113が設けられる。
ゲート絶縁膜113上にはパターニングされたゲート電
極114が設けられ、その上に全面に第1の層間絶縁膜
115が設けられる。活性層112に対応する領域に、
第1の層間絶縁膜115とゲート絶縁膜113をパター
ニングしてコンタクトホールが開口され、このコンタク
トホールを介して活性層112と接続するソース・ドレ
イン電極116が設けられる。TFT102のソース・
ドレイン電極116の一方は、第1の層間絶縁膜115
上の画素電極103と接続される。TFT 102, n-type TFT 107, p-type T
The configuration of the FT 108 will be described. These are insulating film 1
A patterned active layer 112 is provided on the gate electrode 11, and a gate insulating film 113 is provided on the entire surface thereof.
A patterned gate electrode 114 is provided on the gate insulating film 113, and a first interlayer insulating film 115 is provided on the entire surface thereof. In the region corresponding to the active layer 112,
Contact holes are opened by patterning the first interlayer insulating film 115 and the gate insulating film 113, and source / drain electrodes 116 connected to the active layer 112 through the contact holes are provided. Source of TFT 102
One of the drain electrodes 116 has a first interlayer insulating film 115.
It is connected to the upper pixel electrode 103.
【0038】次に、図2から図9を用いて、本実施形態
の液晶表示装置のTFT102、画素電極103及び補
助容量120を素子形成基板に形成する方法を説明す
る。この説明では、1つのTFTを取り出して説明する
が、実際は全面に所定の配置で形成すれば良い。Next, a method of forming the TFT 102, the pixel electrode 103 and the auxiliary capacitance 120 of the liquid crystal display device of this embodiment on the element formation substrate will be described with reference to FIGS. 2 to 9. In this description, one TFT is taken out for description, but in reality, it may be formed in a predetermined arrangement on the entire surface.
【0039】まず、図2に示すように、約0.7mmの
厚さの石英、ガラス、シリコン等を用いた素子形成基板
110上に、スパッタ法、プラズマCVD法等により約
100nmの膜厚の絶縁膜111を全面に形成する。こ
の絶縁膜111上にはMoW、MoTa、Ta、W等を
全面に約100nmの厚さでスパッタ法等により形成
し、所定の形状にフォトリソグラフィ法等でパターニン
グすることにより下部電極118を形成する。First, as shown in FIG. 2, a film having a thickness of about 100 nm is formed on a device forming substrate 110 made of quartz, glass, silicon or the like having a thickness of about 0.7 mm by a sputtering method, a plasma CVD method or the like. The insulating film 111 is formed on the entire surface. On this insulating film 111, MoW, MoTa, Ta, W or the like is formed over the entire surface to a thickness of about 100 nm by a sputtering method or the like, and patterned into a predetermined shape by a photolithography method or the like to form a lower electrode 118. .
【0040】次に、図3に示すように、1×1022個
/cm3程度のHを含むa−Si膜112を、プラズマ
CVD法、もしくはLPCVD法等を用いて、下部電極
118を形成した絶縁膜111上に、全面に約50〜8
0nmの厚さとなるように形成する。そして、このa−
Si膜112に対して約450〜550℃の温度で約1
〜5時間、熱アニールを施し、膜中水素量が約1×10
20個/cm3以下となるようにa−Si膜112中の
脱水素を行う。なお、予めa−Si膜112を形成する
際の膜中水素量を約1×1020個/cm3以下とする
ことにより、脱水素工程を省略することも出来る。Next, as shown in FIG. 3, a lower electrode 118 is formed on the a-Si film 112 containing about 1 × 10 22 pieces / cm 3 of H by using a plasma CVD method, an LPCVD method or the like. Approximately 50 to 8 over the entire surface of the insulating film 111.
It is formed to have a thickness of 0 nm. And this a-
About 1 at a temperature of about 450 to 550 ° C. for the Si film 112.
Thermal annealing is applied for ~ 5 hours, and the amount of hydrogen in the film is about 1 x 10
Dehydrogenation in the a-Si film 112 is performed so that the number is 20 / cm 3 or less. Note that the dehydrogenation step can be omitted by setting the amount of hydrogen in the film when the a-Si film 112 is formed in advance to about 1 × 10 20 hydrogen atoms / cm 3 or less.
【0041】次に、このa−Si膜112を、エキシマ
レーザーアニール等によりpoly−Si化(結晶化)
する。poly−Si化の工程を省略する為に、成膜す
る際に、直接poly−Si膜をSiH4、SiF4及
びH2を用いたプラズマCVD法等により形成しても良
い。このpoly−Si膜112を所定の形状にパター
ニングし、活性層112とする。パターニングの際、活
性層112と下部電極118とが、重なりを持つように
行う。Next, the a-Si film 112 is poly-Si (crystallized) by excimer laser annealing or the like.
To do. In order to omit the step of forming poly-Si, the poly-Si film may be directly formed by a plasma CVD method using SiH 4 , SiF 4 and H 2 when forming the film. This poly-Si film 112 is patterned into a predetermined shape to form an active layer 112. At the time of patterning, the active layer 112 and the lower electrode 118 are overlapped with each other.
【0042】次に、図4に示すように、APCVD法や
PECVD法、ECR−PECVD法等により、活性層
112及び下部電極118を形成した絶縁膜111上
に、ゲート絶縁膜113をシリコン酸化膜、シリコン窒
化膜等を用いて全面に約70〜100nmの厚さとなる
ように形成する。Next, as shown in FIG. 4, a gate insulating film 113 and a silicon oxide film are formed on the insulating film 111 on which the active layer 112 and the lower electrode 118 are formed by the APCVD method, the PECVD method, the ECR-PECVD method or the like. , A silicon nitride film or the like is formed over the entire surface to a thickness of about 70 to 100 nm.
【0043】次に、図5に示すように、ゲート絶縁膜1
13上に、MoやAl、Ta、W、Cu、及びその合金
や積層膜等を全面にスパッタ法等により形成、フォトリ
ソグラフィ法を用いてパターニングすることにより、ゲ
ート電極114及び上部電極119を形成する。この膜
厚としては、約200〜400nmとすれば良い。Next, as shown in FIG. 5, the gate insulating film 1
A gate electrode 114 and an upper electrode 119 are formed by forming Mo, Al, Ta, W, Cu, an alloy thereof, a laminated film, or the like on the entire surface by sputtering or the like and patterning by photolithography. To do. The film thickness may be about 200 to 400 nm.
【0044】このゲート電極114をマスクとして、活
性層112のソース・ドレイン領域に、不純物として例
えば、n型TFTであれば燐を1×1022個/cm3
程度、p型TFTであればホウ素を1×1022個/c
m3程度、イオン注入法やイオンドーピング法により導
入する。Using the gate electrode 114 as a mask, the source / drain region of the active layer 112 is doped with, for example, 1 × 10 22 phosphorus / cm 3 as an impurity in the case of an n-type TFT.
About 1 × 10 22 boron / c for p-type TFT
About m 3 is introduced by an ion implantation method or an ion doping method.
【0045】次に、図6に示すように、ゲート電極11
4及び上部電極119を形成したゲート絶縁膜113上
に、APCVD法やPECVD法、ECR−PECVD
法等によりシリコン酸化膜やシリコン窒化膜、もしくは
これらの積層膜を全面に形成し、第1の層間絶縁膜11
5とする。膜厚は約400nmとすれば良い。Next, as shown in FIG. 6, the gate electrode 11
4 and the upper electrode 119 are formed on the gate insulating film 113, APCVD method, PECVD method, ECR-PECVD method.
A silicon oxide film, a silicon nitride film, or a laminated film thereof is formed on the entire surface by a method such as
Set to 5. The film thickness may be about 400 nm.
【0046】次に、先に活性層112のソース・ドレイ
ン領域に注入した不純物を活性化、低抵抗化するため
に、エキシマレーザーアニールや、約450〜550℃
の熱アニールを行う。Next, in order to activate the impurities implanted into the source / drain regions of the active layer 112 and lower the resistance, excimer laser annealing or about 450 to 550 ° C. is performed.
Thermal annealing is performed.
【0047】次に、図7に示すように、第1の層間絶縁
膜115上にITOを全面に約100〜200nmの厚
さとなるようスパッタ法等により形成し、フォトリソグ
ラフィ法を用いてパターニングすることにより、画素電
極103とする。Next, as shown in FIG. 7, ITO is formed on the entire surface of the first interlayer insulating film 115 by sputtering or the like so as to have a thickness of about 100 to 200 nm, and is patterned by photolithography. As a result, the pixel electrode 103 is formed.
【0048】次に、図8に示すように、画素電極103
を形成した第1の層間絶縁膜115上に、レジスト(図
示せず)を塗布し、フォトリソグラフィ法を用いてパタ
ーニングする。そして、第1の層間絶縁膜115及びゲ
ート絶縁膜113のエッチングを行うことにより、活性
層112のソース・ドレイン領域に、コンタクトホール
を開口する。Next, as shown in FIG. 8, the pixel electrode 103
A resist (not shown) is applied on the first interlayer insulating film 115 on which the film has been formed, and is patterned by using a photolithography method. Then, by etching the first interlayer insulating film 115 and the gate insulating film 113, contact holes are opened in the source / drain regions of the active layer 112.
【0049】次に、図9に示すように、コンタクトホー
ルを開口した第1の層間絶縁膜115上に、全面にM
o、Al、W、Cu及びそれらの合金、もしくは積層
膜、または燐等をドープしたシリコン膜を用いて約30
0〜600nmの厚さとなるようにスパッタ法等により
形成し、フォトリソグラフィ法を用いてパターニングす
ることにより、ソース・ドレイン電極116を形成す
る。ソース・ドレイン電極116は、コンタクトホール
を介して活性層112と接続する。Next, as shown in FIG. 9, M is formed over the entire surface of the first interlayer insulating film 115 having contact holes.
About 30 using o, Al, W, Cu and their alloys, or a laminated film, or a silicon film doped with phosphorus, etc.
The source / drain electrode 116 is formed by forming the film to have a thickness of 0 to 600 nm by a sputtering method or the like and patterning it by using a photolithography method. The source / drain electrodes 116 are connected to the active layer 112 via the contact holes.
【0050】ソース・ドレイン電極116を形成した第
1の層間絶縁膜115上には、 APCVD法やPEC
VD法、ECR−PECVD法等によりシリコン酸化膜
やシリコン窒化膜、もしくはこれらの積層膜を全面に形
成し、保護膜117とする。膜厚は約400nmとすれ
ば良い。On the first interlayer insulating film 115 on which the source / drain electrodes 116 are formed, an APCVD method or a PEC method is used.
A silicon oxide film, a silicon nitride film, or a laminated film of these is formed over the entire surface by a VD method, an ECR-PECVD method, or the like to form a protective film 117. The film thickness may be about 400 nm.
【0051】なお、TFT102を形成する際、補助容
量120を有さない構成としても良い。The TFT 102 may be formed without the auxiliary capacitance 120.
【0052】また、n型TFT107、p型TFT10
8を形成する際は、補助容量と画素電極103を形成せ
ずに同様に形成すればよい。さらに、n型TFT107
を作成したい箇所ではホウ素のドーピングを行う前に、
p型TFT108を作成したい箇所では燐のドーピング
を行う前にそれぞれレジストによってマスクを作成し、
イオンを打ち込まれないような措置を施す。In addition, the n-type TFT 107 and the p-type TFT 10
When forming 8, the auxiliary capacitor and the pixel electrode 103 may be formed in the same manner without forming. Furthermore, the n-type TFT 107
Where before you do the boron doping,
At the place where the p-type TFT 108 is to be formed, a mask is formed by a resist before doping phosphorus,
Take measures to prevent the implantation of ions.
【0053】また、これらのTFTは、リーク電流を低
くする為にLDD構造としても良いし、コプラナ型TF
Tではなく、スタガ型TFTであっても良い。Further, these TFTs may have an LDD structure in order to reduce the leakage current, and a coplanar TF.
Instead of T, a stagger type TFT may be used.
【0054】次に、図10から図13を用いて、素子形
成基板に形成した図2から図9で説明した素子を中間支
持基板に転写した後、素子形成基板を薄膜化してから、
これを第1の基板に接着し、中間支持基板を剥離する方
法を説明する。この説明では、画素領域及び周辺駆動回
路領域に形成したこれらの素子を半導体素子1001と
称し、詳細を省略する。Next, referring to FIGS. 10 to 13, after transferring the element formed on the element forming substrate and described in FIGS. 2 to 9 to the intermediate support substrate, the element forming substrate is thinned,
A method of adhering this to the first substrate and peeling the intermediate support substrate will be described. In this description, these elements formed in the pixel area and the peripheral drive circuit area are referred to as a semiconductor element 1001, and details thereof will be omitted.
【0055】まず、図10に示すように、素子形成基板
110の半導体素子1001が設けられた側の面に、光
硬化型の樹脂であるADELL社製のK82等を用いた
仮着剤1002を塗布、もしくはスピンコートし、中間
支持基板1003と対向させる。そして紫外線を照射す
る等して硬化させ、両基板を接着する。なお、仮着剤1
002は仮の接着剤であり、両基板は後に剥離させる。First, as shown in FIG. 10, on the surface of the element formation substrate 110 on which the semiconductor element 1001 is provided, a temporary adhesive 1002 using a photo-curing resin such as K82 manufactured by ADELL Co. is used. It is applied or spin-coated to face the intermediate support substrate 1003. Then, it is cured by being irradiated with ultraviolet rays, and the two substrates are bonded. In addition, temporary adhesive 1
002 is a temporary adhesive, and both substrates are peeled off later.
【0056】なお、図2から図9では説明を省略した
が、素子形成基板110の、半導体素子1001を形成
した側の面の、半導体素子1001を形成した領域の外
側には、溝を設けておく。Although not described in FIGS. 2 to 9, a groove is provided on the surface of the element formation substrate 110 on the side where the semiconductor element 1001 is formed, outside the region where the semiconductor element 1001 is formed. deep.
【0057】また、中間支持基板1003の、半導体素
子1001を形成した領域に対応する領域には、開口部
1004を設ける。この開口部1004の形状は、図1
0の矢印方向から見た平面図である図14のように、ス
トライプ形状としても良い。Further, an opening 1004 is provided in a region of the intermediate support substrate 1003 corresponding to the region where the semiconductor element 1001 is formed. The shape of this opening 1004 is shown in FIG.
As shown in FIG. 14, which is a plan view seen from the direction of the arrow 0, stripes may be formed.
【0058】開口部1004は、後述する剥離工程の際
に、剥離液と仮着剤1002との接触面積を増大する為
に設けるものである。従って、開口部1004の形状
は、剥離液を導入しやすい形状であればよく、ストライ
プ形状だけでなく、格子形状などでも良い。また、開口
部1004の面積も、中間支持基板1003を素子形成
基板110に十分接着させることが出来、剥離液が開口
部1004から十分に導入され仮着剤1002と十分接
触出来る程度とすれば良い。本実施形態では、各ストラ
イプの幅を約2mm、各ストライプ間の間隔を約2mm
とする。しかし、これは仮着剤等の性質により決定すれ
ば良く、少なくとも1つの開口部1004を設けるもの
とする。The opening 1004 is provided in order to increase the contact area between the peeling liquid and the temporary adhesive 1002 in the peeling step described later. Therefore, the shape of the opening 1004 may be any shape as long as it is easy to introduce the stripping solution, and may be not only the stripe shape but also the lattice shape. In addition, the area of the opening 1004 may be set so that the intermediate supporting substrate 1003 can be sufficiently adhered to the element formation substrate 110 and the peeling liquid can be sufficiently introduced from the opening 1004 and sufficiently contact with the temporary adhesive 1002. . In this embodiment, the width of each stripe is about 2 mm, and the interval between each stripe is about 2 mm.
And However, this may be determined depending on the properties of the temporary adhesive and the like, and at least one opening 1004 is provided.
【0059】次に、図11に示すように、素子形成基板
110を、中間支持基板1003と接着しない側の面か
ら、研磨装置を用いた研磨により薄膜化する。その際、
素子形成基板110に溝が形成されていることから、薄
膜化が溝の深さ程度まで進むと、素子形成基板(部分基
板)110から端部(部分基板)1005が自然に取れ
る。このように、素子形成基板110に溝を設けること
により、素子形成基板110を薄膜化する際に、所望の
厚さに達したかどうかの判断が容易になる。従って、こ
の素子形成基板110に形成する溝の深さは、素子形成
基板110を薄膜化する際の、所望する厚さ程度とする
ことが好ましく、約50μm以下とすることが好まし
い。特に好ましい厚さは約5μm以下である。また、こ
の溝を半導体素子1001の形成領域の周囲の一端だけ
でなく複数の端に設けることにより、端部1005が同
時に取れるか否かで、薄膜化が基板全体で均一に行われ
ているかどうかの判断をすることも出来る。従って、素
子形成基板110の薄膜化を、効率的に行うことが可能
となる。薄膜化は、端部1005が外れた時点で終了し
ても良いし、端部1005が外れるのを確認してからさ
らに薄膜化を進めても良い。Next, as shown in FIG. 11, the element formation substrate 110 is thinned from the surface not bonded to the intermediate support substrate 1003 by polishing with a polishing apparatus. that time,
Since the groove is formed in the element forming substrate 110, when the thinning progresses to about the depth of the groove, the end portion (partial substrate) 1005 can be naturally taken from the element forming substrate (partial substrate) 110. By thus providing the groove in the element forming substrate 110, it becomes easy to determine whether or not the desired thickness is reached when the element forming substrate 110 is thinned. Therefore, the depth of the groove formed in the element forming substrate 110 is preferably about the desired thickness when the element forming substrate 110 is thinned, and is preferably about 50 μm or less. A particularly preferred thickness is about 5 μm or less. Further, by providing this groove not only at one end around the formation region of the semiconductor element 1001 but also at a plurality of ends, whether or not the end portions 1005 can be formed at the same time determines whether or not thinning is uniformly performed on the entire substrate. You can also judge. Therefore, it is possible to efficiently thin the element formation substrate 110. The thinning may be finished when the end 1005 is removed, or the thinning may be further progressed after confirming that the end 1005 is removed.
【0060】次に、図12に示すように、薄膜化した素
子形成基板110を、接着剤109を用いて第1の基板
101に接着する。接着剤109としては、紫外線硬化
樹脂、エポキシ系接着剤等を用いればよい。Next, as shown in FIG. 12, the thinned element forming substrate 110 is adhered to the first substrate 101 using an adhesive 109. As the adhesive 109, an ultraviolet curable resin, an epoxy adhesive or the like may be used.
【0061】次に、図13に示すように、これらの基板
を接着したものを水やエタノール、もしくはこれらの混
合液等の剥離液中に浸すことにより、仮着剤1002を
溶解する、もしくは膨潤させて、中間支持基板1003
を、第1の基板101及びその上の半導体素子1001
から剥離する。その際、仮着剤1002を膨潤、もしく
は溶解させる為の剥離液は第1の基板101と中間支持
基板1003との間からだけでなく、中間支持基板10
03の開口部1004からも入る。その為、仮着剤10
02と剥離液との接触面積が大きくなる。従って、従来
よりも中間支持基板1003を剥離する時間が短くな
り、好ましいといえる。剥離液としては、第1の基板1
01にダメージを与えず、仮着剤1002を溶解させる
ものであれば良い。また、開口部1004の数、形状な
どは、仮着剤1002と剥離液との接触面積が増加する
ようなものであれば良い。Next, as shown in FIG. 13, the temporary adhesive 1002 is dissolved or swelled by immersing the adhered substrate in a stripping solution such as water, ethanol, or a mixture thereof. Let the intermediate support substrate 1003
The first substrate 101 and the semiconductor element 1001 on the first substrate 101.
Peel from. At that time, the peeling liquid for swelling or dissolving the temporary adhesive 1002 is not only applied from between the first substrate 101 and the intermediate supporting substrate 1003, but also to the intermediate supporting substrate 10.
It also enters from the opening 1004 of 03. Therefore, the temporary adhesive 10
The contact area between 02 and the stripper becomes large. Therefore, it can be said that the time for peeling the intermediate support substrate 1003 is shorter than in the conventional case, which is preferable. As the stripping solution, the first substrate 1
Any material can be used as long as it can dissolve the temporary adhesive 1002 without damaging 01. Further, the number and shape of the openings 1004 may be any as long as the contact area between the temporary adhesive 1002 and the peeling liquid increases.
【0062】また、図15(a)に示すように、中間支
持基板1003の、半導体素子1001に接する側の面
の、半導体素子1001の形成領域に対応する領域の外
側に、溝を設けても良い。中間支持基板1003と、半
導体素子1001を形成した素子形成基板110とを接
着する際、仮着剤1002は毛細管現象により浸入する
為、溝を形成することにより、仮着剤1002は溝より
先まで浸入しない。従って、仮着剤1002により接着
される領域が狭くなる。図15(b)に示すように、素
子形成基板110を薄膜化し、これを第1の基板101
と接着した後に、仮着剤1002を溶かし、中間支持基
板1003を剥離する際は、仮着剤1002により接着
されている面積が小さいことから、仮着剤1002を溶
かす時間が短くなる為、作成時間を短縮することができ
る。As shown in FIG. 15A, a groove may be provided on the surface of the intermediate support substrate 1003 on the side in contact with the semiconductor element 1001 outside the area corresponding to the area where the semiconductor element 1001 is formed. good. When the intermediate support substrate 1003 and the element forming substrate 110 on which the semiconductor element 1001 is formed are adhered, the temporary adhesive 1002 penetrates by a capillary phenomenon. Therefore, by forming a groove, the temporary adhesive 1002 reaches beyond the groove. Does not penetrate. Therefore, the area bonded by the temporary adhesive 1002 becomes narrow. As shown in FIG. 15B, the element forming substrate 110 is thinned and the thin film is formed on the first substrate 101.
When the temporary adhesive 1002 is melted after being adhered to and the intermediate support substrate 1003 is peeled off, since the area adhered by the temporary adhesive 1002 is small, it takes a short time to melt the temporary adhesive 1002. The time can be shortened.
【0063】さらに、図16(a)に示すように、薄膜
化した素子形成基板110と第1の基板101とを接着
剤109で接着する際に、接着剤109がはみ出すこと
により中間支持基板1003と第1の基板101とが接
着されてしまう可能性があり、これは好ましくない。従
って、図16(b)のように、素子形成基板110と第
1の基板101の大きさを等しくする、又は図16
(c)のように、素子形成基板110と中間支持基板1
003との大きさを等しくすると、中間支持基板100
3と第1の基板101とが接着されてしまうことがない
為、好ましい。素子形成基板110と中間支持基板10
03と第1の基板101の全てを同じ大きさとしても良
い。Further, as shown in FIG. 16A, when the thinned element forming substrate 110 and the first substrate 101 are adhered by the adhesive 109, the adhesive 109 protrudes, so that the intermediate support substrate 1003. And the first substrate 101 may be bonded to each other, which is not preferable. Therefore, as shown in FIG. 16B, the element forming substrate 110 and the first substrate 101 have the same size, or
As shown in (c), the element formation substrate 110 and the intermediate support substrate 1
003 and the size of the intermediate support substrate 100 are the same.
3 is not adhered to the first substrate 101, which is preferable. Element formation substrate 110 and intermediate support substrate 10
03 and the first substrate 101 may have the same size.
【0064】次に、図1を用いて、本実施形態の液晶表
示装置のセル化の工程を説明する。Next, with reference to FIG. 1, a process of forming a cell in the liquid crystal display device of this embodiment will be described.
【0065】図1に示すように、第2の基板106上
に、Crを全面にスパッタ法等で形成し、パターニング
することにより、光起因のリーク電流やTFT102の
劣化を防ぐ遮光層である、ブラックマトリクス105を
設ける。ブラックマトリクス105を形成した第2の基
板106上には、ITOを全面にスパッタ法等で形成
し、対向電極121を設ける。As shown in FIG. 1, Cr is formed on the entire surface of the second substrate 106 by a sputtering method or the like, and patterned to prevent a leak current caused by light and deterioration of the TFT 102, which is a light shielding layer. A black matrix 105 is provided. ITO is formed on the entire surface of the second substrate 106 on which the black matrix 105 is formed by a sputtering method or the like, and the counter electrode 121 is provided.
【0066】次に、第2の基板106のブラックマトリ
クス105と対向電極121とを形成した側の面と、第
1の基板101のTFT102、画素電極103及び補
助容量120の形成された画素領域とを対向させ、液晶
104を注入して封止し、周辺駆動回路領域の配線を行
い、本実施形態の液晶表示装置を完成する。Next, the surface of the second substrate 106 on the side where the black matrix 105 and the counter electrode 121 are formed, and the pixel region of the first substrate 101 where the TFT 102, the pixel electrode 103 and the auxiliary capacitance 120 are formed. To face each other, and the liquid crystal 104 is injected and sealed, and wiring in the peripheral drive circuit region is performed to complete the liquid crystal display device of this embodiment.
【0067】本実施形態では、素子形成基板の、半導体
素子を形成した側の面に溝を設ける。この溝を形成する
ことにより、素子形成基板を薄膜化する際に、この溝を
挟んだ両側が分離することから、素子形成基板の厚さが
この溝の深さ程度になったことがわかる。従って、この
溝を、素子形成基板が所望の厚さに達したかどうかのマ
ーカーとして用いることが出来ることから、厚さの制御
が容易になり、薄膜化の工程を効率良く、短時間で行う
ことが可能となる。また、この溝を、素子形成基板の周
囲の、一端のみでなく複数の端に設けることにより、薄
膜化が均一に行われているかどうかの判断も容易とな
る。複数の溝を形成し、これらの深さを一定とした場
合、薄膜化が不均一であるときは、素子形成基板の一端
の溝の両側は分離し、他端の溝の両側が分離しないこと
になり、薄膜化の均一性の判断の基準とすることができ
る。従って、この場合には、素子形成基板の薄膜化の均
一性の制御が容易になることから、均一な薄膜化工程を
効率良く、短時間で行うことが可能となる。In this embodiment, a groove is provided on the surface of the element formation substrate on which the semiconductor element is formed. By forming this groove, when thinning the element formation substrate, both sides sandwiching this groove are separated, so that it can be seen that the thickness of the element formation substrate is about the depth of this groove. Therefore, since this groove can be used as a marker as to whether or not the element formation substrate has reached a desired thickness, the thickness can be easily controlled, and the thinning process can be performed efficiently and in a short time. It becomes possible. Further, by providing this groove not only at one end but also at a plurality of ends around the element formation substrate, it becomes easy to judge whether or not thinning is performed uniformly. When multiple grooves are formed and their depths are constant, if the thinning is uneven, both sides of the groove at one end of the element formation substrate should be separated, but not both sides of the groove at the other end. Therefore, it can be used as a criterion for judging the uniformity of thinning. Therefore, in this case, since it becomes easy to control the uniformity of thinning of the element formation substrate, it is possible to efficiently perform the uniform thinning process in a short time.
【0068】素子形成基板の厚さは、後の薄膜化工程の
時間を短縮する為に、約1.1mm以下であることが好
ましく、さらに約0.5mm以下であることが好まし
い。The thickness of the element forming substrate is preferably about 1.1 mm or less, and more preferably about 0.5 mm or less in order to shorten the time of the subsequent thinning process.
【0069】また、本実施形態においては、中間支持基
板に開口部を設ける。中間支持基板に開口部を設けるこ
とにより、中間支持基板を剥離する際、剥離液の浸入が
促進され、中間支持基板の剥離工程の時間が短縮され
る。つまり、仮着剤を膨潤、もしくは溶解させる剥離液
は第1の基板と中間支持基板との間からだけでなく、中
間支持基板の開口部からも入るために、仮着剤と剥離液
との接触面積が大きくなり、短い時間で中間支持基板を
剥離できるのである。Further, in this embodiment, an opening is provided in the intermediate support substrate. By providing the opening in the intermediate support substrate, when the intermediate support substrate is peeled off, penetration of the peeling liquid is promoted, and the time for the step of peeling the intermediate support substrate is shortened. That is, since the peeling liquid that swells or dissolves the temporary adhesive enters not only between the first substrate and the intermediate supporting substrate but also through the opening of the intermediate supporting substrate, The contact area becomes large, and the intermediate support substrate can be peeled off in a short time.
【0070】なお、中間支持基板に開口部を設けず、中
間支持基板の半導体素子に接する側の面の、半導体素子
の形成領域に対応する領域の外側に、溝を設けても良
い。中間支持基板と、半導体素子を形成した素子形成基
板とを接着する際、仮着剤は外側から毛細管現象により
浸入する為、溝を形成することにより、仮着剤は溝より
内側まで浸入しない。従って、仮着剤により接着される
領域が狭くなる。剥離液により仮着剤を溶かし、中間支
持基板を剥離する際は、仮着剤を溶かす時間が短くなる
為、作成時間を短縮することができる。Instead of providing the opening in the intermediate support substrate, a groove may be provided on the surface of the intermediate support substrate on the side in contact with the semiconductor element, outside the region corresponding to the region where the semiconductor element is formed. When the intermediate support substrate and the element formation substrate on which the semiconductor element is formed are bonded together, the temporary adhesive agent enters from the outside by a capillary phenomenon, so that the groove is formed so that the temporary adhesive agent does not penetrate to the inside of the groove. Therefore, the area bonded by the temporary adhesive becomes narrow. When the temporary adhesive is melted by the peeling solution and the intermediate support substrate is peeled, the time for melting the temporary adhesive is shortened, so that the preparation time can be shortened.
【0071】液晶表示装置の軽量化を図る際には、基板
も軽量にする必要があるが、軽量である基板は高温に耐
えられないものが多い。しかしながら、本実施形態で
は、素子形成基板にTFTを形成し、これを第1の基板
に転写することから、第1の基板を軽量であるが高温に
耐えられない樹脂基板とすることもできるのである。本
実施形態では、ポリイミド、ナイロン、ポリエチレン、
ポリエステル、ポリカーボネート、メタクリル樹脂、P
ET、PES等の樹脂基板を第1の基板として用いるこ
とも可能である。In order to reduce the weight of the liquid crystal display device, it is necessary to reduce the weight of the substrate, but many lightweight substrates cannot withstand high temperatures. However, in the present embodiment, since the TFT is formed on the element formation substrate and transferred to the first substrate, the first substrate can be a lightweight resin substrate that cannot withstand high temperatures. is there. In this embodiment, polyimide, nylon, polyethylene,
Polyester, polycarbonate, methacrylic resin, P
It is also possible to use a resin substrate such as ET or PES as the first substrate.
【0072】また、本実施形態では、上述したようにT
FTは形成された後に転写工程を行う。従って、製造工
程においてプロセス温度の制限が無い為、高いプロセス
温度を必要とするpoly−Siやa−Siを活性層と
して用いるTFTを使用することが出来る。poly−
Siを活性層としたTFTを用いる場合は、画素領域の
TFTのみでなく、周辺駆動回路領域のTFTも同一の
工程で形成することができるため好ましい。In this embodiment, as described above, T
After the FT is formed, the transfer process is performed. Therefore, since there is no limitation on the process temperature in the manufacturing process, it is possible to use a TFT that uses poly-Si or a-Si that requires a high process temperature as an active layer. poly-
When a TFT having Si as an active layer is used, not only the TFT in the pixel region but also the TFT in the peripheral drive circuit region can be formed in the same step, which is preferable.
【0073】(第2の実施形態)次に、本発明の第2の
実施形態について説明する。本実施形態は、poly−
SiのTFTのアレイを素子形成基板上に形成し、中間
支持基板に接着した後、素子形成基板を薄膜化してか
ら、これを第1の基板に接着し、中間支持基板を剥離す
る点は、第1の実施形態と同様であるが、液晶表示装置
ではなく、EL表示装置を形成する点が第1の実施形態
とは異なる。本実施形態の説明は、第1の実施形態と異
なる点を中心に行い、第1の実施形態と同様な点につい
ては、説明を省略する。(Second Embodiment) Next, a second embodiment of the present invention will be described. In this embodiment, the poly-
After forming an array of Si TFTs on an element formation substrate and adhering it to an intermediate support substrate, thinning the element formation substrate, adhering this to the first substrate, and peeling the intermediate support substrate, It is similar to the first embodiment, but differs from the first embodiment in that an EL display device is formed instead of the liquid crystal display device. The description of this embodiment will be focused on the points that are different from the first embodiment, and the description of the same points as the first embodiment will be omitted.
【0074】本実施形態のEL表示装置の断面図を図1
7に示し、これを用いて本実施形態のEL表示装置の構
成を説明する。FIG. 1 is a sectional view of the EL display device of this embodiment.
7, and the configuration of the EL display device of the present embodiment will be described using this.
【0075】本実施形態のEL表示装置は、図17に示
すように、画素領域と周辺駆動回路領域とに分かれる点
は第1の実施形態と同様であり、夫々の領域に形成され
る半導体素子も第1の実施形態と同様である。第1の実
施形態とは、画素領域の第1の層間絶縁膜115より上
の構成が異なる。画素領域の第1の層間絶縁膜115よ
り上の構成を説明する。As shown in FIG. 17, the EL display device of this embodiment is similar to the first embodiment in that it is divided into a pixel region and a peripheral drive circuit region, and a semiconductor element formed in each region. The same as in the first embodiment. The configuration is different from that of the first embodiment above the first interlayer insulating film 115 in the pixel region. A structure above the first interlayer insulating film 115 in the pixel region will be described.
【0076】第1の層間絶縁膜115とゲート絶縁膜1
13には、活性層112に対応する領域にコンタクトホ
ールが設けられる。そして、このコンタクトホールを介
して活性層112と接続する、ソースドレイン電極11
6が設けられる。この上には、全面に第2の層間絶縁膜
1701が設けられる。First interlayer insulating film 115 and gate insulating film 1
A contact hole is provided in the region corresponding to the active layer 112. Then, the source / drain electrode 11 connected to the active layer 112 through the contact hole.
6 is provided. A second interlayer insulating film 1701 is provided on the entire surface thereof.
【0077】第2の層間絶縁膜1701の、ソース・ド
レイン電極116の一方に対応する領域にコンタクトホ
ールが設けられる。そして、第2の層間絶縁膜1701
の上に、このコンタクトホールを介してソース・ドレイ
ン電極116の一方と接続する、接続電極1702が設
けられる。A contact hole is provided in a region of the second interlayer insulating film 1701 corresponding to one of the source / drain electrodes 116. Then, the second interlayer insulating film 1701
A connection electrode 1702, which is connected to one of the source / drain electrodes 116 through the contact hole, is provided thereon.
【0078】第2の層間絶縁膜1701の上には、接続
電極1702と接続する保護電極層1703、及び保護
電極層1703上の電極層1704が画素毎に設けら
れ、電極層1704上には発光層1705、透明電極層
1706、透明基板(第2の基板)1707が積層され
る。A protective electrode layer 1703 connected to the connection electrode 1702 and an electrode layer 1704 on the protective electrode layer 1703 are provided for each pixel on the second interlayer insulating film 1701, and light is emitted on the electrode layer 1704. A layer 1705, a transparent electrode layer 1706, and a transparent substrate (second substrate) 1707 are stacked.
【0079】次に、本実施形態のEL表示装置の、TF
T102を素子形成基板に形成する方法を、図17を用
いて説明する。n型TFT107及びp型TFT108
は、第1の実施形態と同様に形成すればよい。Next, the TF of the EL display device of this embodiment is
A method of forming T102 on the element formation substrate will be described with reference to FIG. n-type TFT 107 and p-type TFT 108
May be formed similarly to the first embodiment.
【0080】まず、素子形成基板110上に絶縁膜11
1を形成する工程から、第1の層間絶縁膜115を形成
し、活性層112の不純物を活性化、低抵抗化する工程
までは、第1の実施形態と同様に行えば良い。First, the insulating film 11 is formed on the element forming substrate 110.
The steps from the step of forming 1 to the step of forming the first interlayer insulating film 115, activating the impurities in the active layer 112, and reducing the resistance may be performed in the same manner as in the first embodiment.
【0081】次に、第1の層間絶縁膜115上に、レジ
スト(図示せず)を塗布、パターニングする。そして、
第1の層間絶縁膜115及びゲート絶縁膜113のエッ
チングを行うことにより、活性層112のソース・ドレ
イン領域に、コンタクトホールを開口する。Next, a resist (not shown) is applied and patterned on the first interlayer insulating film 115. And
By etching the first interlayer insulating film 115 and the gate insulating film 113, contact holes are opened in the source / drain regions of the active layer 112.
【0082】次に、コンタクトホールを開口した第1の
層間絶縁膜115上に、全面にMo、Al、W、Cu及
びそれらの合金、もしくは積層膜、または燐等をドープ
したシリコン膜を用いて約300〜600nmの厚さと
なるように形成し、パターニングすることにより、ソー
ス・ドレイン電極116を形成する。ソース・ドレイン
電極116は、コンタクトホールを介して活性層112
と接続する。Next, on the first interlayer insulating film 115 having the contact holes opened, Mo, Al, W, Cu and their alloys, or a laminated film, or a silicon film doped with phosphorus or the like is used. The source / drain electrodes 116 are formed by forming and patterning so as to have a thickness of about 300 to 600 nm. The source / drain electrodes 116 are formed on the active layer 112 through the contact holes.
Connect with.
【0083】次に、平坦化の役割も兼ねる第2の層間絶
縁膜1701を、シリコン酸化膜等を用いて、約200
〜400nmの膜厚となるよう、スピンオングラス法等
で全面に形成する。そして、第2の層間絶縁膜1701
上に全面にレジスト(図示せず)を塗布し、パターニン
グしてからエッチングを行い、第2の層間絶縁膜170
1の、ソース・ドレイン電極116の一方に対応する領
域に、コンタクトホールを開口する。Next, a second interlayer insulating film 1701 which also serves as a flattening film is formed by using a silicon oxide film or the like for about 200
It is formed on the entire surface by a spin-on-glass method or the like so as to have a film thickness of 400 nm. Then, the second interlayer insulating film 1701
A resist (not shown) is applied over the entire surface, patterning is performed, and then etching is performed to form a second interlayer insulating film 170.
A contact hole is opened in the region 1 corresponding to one of the source / drain electrodes 116.
【0084】次に、このコンタクトホールを介し、ソー
ス・ドレイン電極116の一方に接続するような接続電
極1702を、第2の層間絶縁膜1701上に形成す
る。Next, a connection electrode 1702, which is connected to one of the source / drain electrodes 116 through this contact hole, is formed on the second interlayer insulating film 1701.
【0085】この接続電極1702は、後述するEL形
成基板との接続に用い、このEL形成基板の発光層が熱
に弱いことから、接続温度の低い無電解メッキを用いた
Niや、電界メッキまたは無電解メッキを用いたCu等
を用いることが好ましい。また、この接続電極1702
の大きさは、画素ピッチよりも小さいことが必要であ
り、1画素の大きさが、約150μm×約100μmで
あるとすると、それより小さいことが必要である。この
接続電極1702の大きさは、約1μm〜50μmであ
れば、隣の画素の接続電極1702とのショートがな
く、また、あわせ精度を緩くすることも出来、好まし
い。This connection electrode 1702 is used for connection with an EL formation substrate which will be described later. Since the light emitting layer of this EL formation substrate is weak against heat, Ni using electroless plating with low connection temperature, electroplating or It is preferable to use Cu or the like using electroless plating. Also, this connection electrode 1702
Needs to be smaller than the pixel pitch, and if the size of one pixel is about 150 μm × about 100 μm, it needs to be smaller than that. If the size of the connection electrode 1702 is about 1 μm to 50 μm, there is no short circuit with the connection electrode 1702 of the adjacent pixel and the alignment accuracy can be loosened, which is preferable.
【0086】このようにして半導体素子を素子形成基板
に形成した後に、中間支持基板に接着し、素子形成基板
を薄膜化してから、これを第1の基板に接着し、中間支
持基板を剥離する工程は、第1の実施形態と同様に行え
ば良く、説明は省略する。After the semiconductor element is formed on the element forming substrate in this manner, it is adhered to the intermediate supporting substrate to make the element forming substrate thin, then this is adhered to the first substrate, and the intermediate supporting substrate is peeled off. The steps may be performed in the same manner as in the first embodiment, and description thereof will be omitted.
【0087】次に、図18から図21を用いて、発光層
を電極層で挟んだEL素子を設けたEL形成基板を形成
する方法を説明する。Next, with reference to FIGS. 18 to 21, a method for forming an EL formation substrate provided with an EL element in which a light emitting layer is sandwiched between electrode layers will be described.
【0088】まず、図18に示すように、絶縁性の可視
光を透過する物質からなる透明基板1707上に、IT
Oなどの可視光を透過する導電体からなる透明電極層1
706を、約50〜200nm、好ましくは約100n
mの膜厚となるように形成する。この透明電極層170
6をITOで形成する際は、約230℃の熱工程を行
う。First, as shown in FIG. 18, IT is formed on a transparent substrate 1707 made of an insulating visible light transmitting material.
Transparent electrode layer 1 made of a conductor that transmits visible light such as O
706 to about 50-200 nm, preferably about 100 n
It is formed to have a film thickness of m. This transparent electrode layer 170
When forming 6 with ITO, a thermal process of about 230 ° C. is performed.
【0089】次に、透明電極層1706を形成した透明
基板1707を真空装置中に入れ、図19に示すよう
に、透明電極層1706の上に発光層1705を全面に
形成する。発光層1705は、p−クオーターフェニル
誘導体等からなる単層としても良いが、トリアゾール誘
導体等からなる正孔注入層、発光層、8−ヒドロキシキ
ノリン等からなる電子注入層の3層構造とすると、発光
効率が高くなるため好ましい。発光層を1層とする場合
は膜厚を約5nm〜5μmとすることが好ましい。ま
た、正孔注入層、発光層、電子注入層の3層構造とする
場合は、夫々の膜厚を約5nm〜5μmとすることが好
ましく、約10nm〜1μmとすることがより好まし
い。Next, the transparent substrate 1707 on which the transparent electrode layer 1706 is formed is put into a vacuum apparatus, and as shown in FIG. 19, the light emitting layer 1705 is formed on the entire surface of the transparent electrode layer 1706. The light-emitting layer 1705 may be a single layer formed of a p-quarterphenyl derivative or the like, but if it has a three-layer structure of a hole-injection layer formed of a triazole derivative or the like, a light-emitting layer, and an electron-injection layer formed of 8-hydroxyquinoline or the like, It is preferable because the luminous efficiency becomes high. When the light emitting layer is a single layer, the thickness is preferably about 5 nm to 5 μm. Further, in the case of having a three-layer structure of a hole injection layer, a light emitting layer, and an electron injection layer, it is preferable that each film thickness is about 5 nm to 5 μm, and more preferably about 10 nm to 1 μm.
【0090】なお、発光層1705形成以降のプロセス
は、真空中で行うことが好ましい。また、真空プロセス
での発光層1705形成の前に、透明電極層1706の
形成された透明基板1707に、真空中で、オゾンと紫
外線によってクリーニング処理を行っても良い。発光層
1705は、酸やアルカリ、熱等に弱い為、発光層17
05形成以降のプロセスは、穏やかな条件で行われるこ
とが必要である。The process after the formation of the light emitting layer 1705 is preferably performed in vacuum. Further, before forming the light emitting layer 1705 by a vacuum process, the transparent substrate 1707 on which the transparent electrode layer 1706 is formed may be subjected to cleaning treatment with ozone and ultraviolet rays in a vacuum. Since the light emitting layer 1705 is weak against acid, alkali, heat, etc., the light emitting layer 17
The process after 05 formation needs to be performed under mild conditions.
【0091】次に、図20に示すように、電極層170
4を、MgAg、LiF/Al、LiAl、Ag等を用
いて、約100nmの膜厚となるよう蒸着する。この
時、マスク2001を用いて、電極層1704を画素分
離する。Next, as shown in FIG. 20, the electrode layer 170
4 is vapor-deposited using MgAg, LiF / Al, LiAl, Ag or the like so as to have a film thickness of about 100 nm. At this time, the mask 2001 is used to separate the electrode layer 1704 into pixels.
【0092】次に、図21に示すように、この画素分離
のマスク2001を用いたまま、電極層1704の上
に、電極層1704を保護するための保護電極層170
3を、Al、Au等を用いて、約100nmの膜厚とな
るよう蒸着し、EL形成基板を完成する。Next, as shown in FIG. 21, the protective electrode layer 170 for protecting the electrode layer 1704 is provided on the electrode layer 1704 while using the mask 2001 for pixel separation.
3 is vapor-deposited using Al, Au or the like so as to have a film thickness of about 100 nm to complete an EL formation substrate.
【0093】次に、図17を用いて、本実施形態のEL
表示装置のセル化の工程を説明する。Next, referring to FIG. 17, the EL of the present embodiment will be described.
A process of forming a cell in the display device will be described.
【0094】図17に示すように、EL形成基板のEL
素子を形成した側の面と、第1の基板101のTFT1
02、画素電極103及び補助容量120の形成された
画素領域とを対向させて、貼り合せる。その際、EL形
成基板を保持した真空中に、半導体素子を形成した第1
の基板101を入れ、接続電極1702を、第1の基板
101をのせたヒーターで暖め、保護電極層1703と
接続し、封止する。ここで、接合部1708は真空とし
ても良いし、窒素を封入しても良い。また、接着剤など
により満たしても良い。その後、周辺駆動回路領域の配
線を行い、本実施形態のEL表示装置を完成する。As shown in FIG. 17, the EL of the EL formation substrate
The surface on which the element is formed and the TFT 1 of the first substrate 101
02, the pixel electrode 103, and the pixel region in which the auxiliary capacitance 120 is formed are opposed to each other and bonded. At that time, the first semiconductor element was formed in a vacuum holding the EL formation substrate.
The substrate 101 is put in, and the connection electrode 1702 is warmed by a heater on which the first substrate 101 is placed, connected to the protective electrode layer 1703, and sealed. Here, the bonding portion 1708 may be vacuumed or may be filled with nitrogen. Alternatively, it may be filled with an adhesive or the like. After that, wiring in the peripheral drive circuit region is performed to complete the EL display device of this embodiment.
【0095】本実施形態においても、第1の実施形態と
同様に半導体素子を転写工程によって第1の基板に転写
するため、半導体素子の形成工程のプロセス温度が、第
1の基板の耐熱温度及び発光層の耐熱温度よりも高くて
も良い。Also in this embodiment, since the semiconductor element is transferred to the first substrate by the transfer step as in the first embodiment, the process temperature of the step of forming the semiconductor element is equal to the heat resistant temperature of the first substrate and It may be higher than the heat resistant temperature of the light emitting layer.
【0096】従って、高いプロセス温度を必要とするp
oly−Siやa−Siを活性層として用いるTFT用
いることが出来、また第1の基板を、軽量な樹脂基板と
することもできる。軽量な基板は、高温に耐えられない
ものが多い為、本実施形態のような、良好な転写プロセ
スが得られることは好ましい。また、poly−Siを
活性層としたTFTを用いる場合は、画素領域のTFT
のみでなく、周辺駆動回路領域のTFTも同一の工程で
形成することができるため好ましい。Therefore, p which requires a high process temperature
A TFT using oli-Si or a-Si as an active layer can be used, and the first substrate can be a lightweight resin substrate. Since many lightweight substrates cannot withstand high temperatures, it is preferable to obtain a good transfer process as in this embodiment. When using a TFT having poly-Si as an active layer, the TFT in the pixel region is used.
Not only this, but also the TFTs in the peripheral drive circuit region can be formed in the same step, which is preferable.
【0097】さらに、本実施形態では、熱に弱い発光層
1705の形成は、熱工程の必要な透明電極層1706
の形成の後に行い、熱工程の必要なTFT102の形成
も、EL形成基板の形成とは別に行う。また、EL形成
基板の保護電極層1703と、半導体素子を形成した第
1の基板101の接続電極1702との接続は、比較的
低い温度で可能である。従って、本実施形態では、熱に
弱い発光層1705を、劣化させずに形成することが出
来、好ましい。特に、発光層1705として、熱に弱
い、(化1)から(化6)に示すような有機材料等を用
いても、形成段階で劣化させることなく、好ましいEL
表示装置を得ることが出来る。Further, in this embodiment, the light-emitting layer 1705 which is weak against heat is formed by the transparent electrode layer 1706 which requires a heating process.
The formation of the TFT 102, which is performed after the formation of the TFT and requires a heating step, is also performed separately from the formation of the EL formation substrate. Further, the protection electrode layer 1703 of the EL formation substrate and the connection electrode 1702 of the first substrate 101 on which the semiconductor element is formed can be connected at a relatively low temperature. Therefore, in this embodiment, the heat-sensitive light emitting layer 1705 can be formed without deterioration, which is preferable. In particular, even if an organic material as shown in (Chemical formula 1) to (Chemical formula 6), which is weak against heat, is used as the light emitting layer 1705, it does not deteriorate in the formation stage and is preferable EL.
A display device can be obtained.
【0098】[0098]
【化1】 [Chemical 1]
【化2】 [Chemical 2]
【化3】 [Chemical 3]
【化4】 [Chemical 4]
【化5】 [Chemical 5]
【化6】 [Chemical 6]
【0099】[0099]
【発明の効果】以上詳述したように、本発明によれば、
製造時間を短縮し、効率的な半導体素子の転写方法を有
する、半導体装置の製造方法、液晶表示装置の製造方
法、及びEL表示装置の製造方法を提供することが出来
る。As described in detail above, according to the present invention,
It is possible to provide a method for manufacturing a semiconductor device, a method for manufacturing a liquid crystal display device, and a method for manufacturing an EL display device, which has a shortened manufacturing time and an efficient method for transferring a semiconductor element.
【図1】 本発明の第1の実施形態に係る液晶表示装置
の断面図である。FIG. 1 is a cross-sectional view of a liquid crystal display device according to a first embodiment of the present invention.
【図2】 本発明の第1の実施形態に係る液晶表示装置
の製造方法の1工程を示す断面図である。FIG. 2 is a cross-sectional view showing a step of the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention.
【図3】 本発明の第1の実施形態に係る液晶表示装置
の製造方法の1工程を示す断面図である。FIG. 3 is a cross-sectional view showing a step of the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention.
【図4】 本発明の第1の実施形態に係る液晶表示装置
の製造方法の1工程を示す断面図である。FIG. 4 is a cross-sectional view showing a step of the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention.
【図5】 本発明の第1の実施形態に係る液晶表示装置
の製造方法の1工程を示す断面図である。FIG. 5 is a cross-sectional view showing a step of the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention.
【図6】 本発明の第1の実施形態に係る液晶表示装置
の製造方法の1工程を示す断面図である。FIG. 6 is a cross-sectional view showing a step of the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention.
【図7】 本発明の第1の実施形態に係る液晶表示装置
の製造方法の1工程を示す断面図である。FIG. 7 is a cross-sectional view showing a step of the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention.
【図8】 本発明の第1の実施形態に係る液晶表示装置
の製造方法の1工程を示す断面図である。FIG. 8 is a cross-sectional view showing a step of the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention.
【図9】 本発明の第1の実施形態に係る液晶表示装置
の製造方法の1工程を示す断面図である。FIG. 9 is a cross-sectional view showing a step of the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention.
【図10】 本発明の第1の実施形態に係る液晶表示装
置の製造方法の1工程を示す断面図である。FIG. 10 is a cross-sectional view showing a step of the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention.
【図11】 本発明の第1の実施形態に係る液晶表示装
置の製造方法の1工程を示す断面図である。FIG. 11 is a cross-sectional view showing a step of the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention.
【図12】 本発明の第1の実施形態に係る液晶表示装
置の製造方法の1工程を示す断面図である。FIG. 12 is a cross-sectional view showing a step of the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention.
【図13】 本発明の第1の実施形態に係る液晶表示装
置の製造方法の1工程を示す断面図である。FIG. 13 is a cross-sectional view showing a step of the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention.
【図14】 本発明の第1の実施形態に係る液晶表示装
置の製造方法の1工程を示す平面図である。FIG. 14 is a plan view showing a step of the method of manufacturing the liquid crystal display device according to the first embodiment of the present invention.
【図15】 (a)、(b)とも、本発明の第1の実施
形態の変形例に係る液晶表示装置の製造方法の1工程を
示す断面図である。15A and 15B are cross-sectional views showing one step of a method for manufacturing a liquid crystal display device according to a modification of the first embodiment of the present invention.
【図16】 (a)、(b)、(c)とも、本発明の第
1の実施形態の他の変形例に係る液晶表示装置の製造方
法を説明する断面図である。16 (a), (b) and (c) are cross-sectional views illustrating a method for manufacturing a liquid crystal display device according to another modification of the first embodiment of the present invention.
【図17】 本発明の第2の実施形態に係るEL表示装
置の断面図である。FIG. 17 is a sectional view of an EL display device according to a second embodiment of the present invention.
【図18】 本発明の第2の実施形態に係るEL表示装
置の製造方法の1工程を示す断面図である。FIG. 18 is a cross-sectional view showing a step of the method of manufacturing the EL display device according to the second embodiment of the present invention.
【図19】 本発明の第2の実施形態に係るEL表示装
置の製造方法の1工程を示す断面図である。FIG. 19 is a cross-sectional view showing one step of a method of manufacturing an EL display device according to the second embodiment of the present invention.
【図20】 本発明の第2の実施形態に係るEL表示装
置の製造方法の1工程を示す断面図である。FIG. 20 is a cross-sectional view showing a step of the method of manufacturing the EL display device according to the second embodiment of the present invention.
【図21】 本発明の第2の実施形態に係るEL表示装
置の製造方法の1工程を示す断面図である。FIG. 21 is a cross-sectional view showing a step of the method of manufacturing the EL display device according to the second embodiment of the present invention.
【図22】 (a)、(b)、(c)、(d)、(e)
とも、従来の半導体装置の転写方法の1工程を示す断面
図である。22 (a), (b), (c), (d), (e)
Both are cross-sectional views showing one step of a conventional method for transferring a semiconductor device.
【図23】 (a)、(b)とも、従来の半導体装置の
転写方法の1工程を示す断面図である。FIG. 23A and FIG. 23B are cross-sectional views showing one step of a conventional transfer method for a semiconductor device.
101…第1の基板 102、2202…TFT 103…画素電極 104…液晶層 105…ブラックマトリクス 106…第2の基板 107…n型TFT 108…p型TFT 109、2206…接着剤 110、2201…素子形成基板 111…絶縁膜 112…活性層 113…ゲート絶縁膜 114…ゲート電極 115…第1の層間絶縁膜 116…ソース・ドレイン電極 117…保護膜 118…下部電極 119…上部電極 120…補助容量 121…対向電極 1001…半導体素子 1002、2203…仮着剤 1003、2204…中間支持基板 1004…開口部 1005…端部 1701…第2の層間絶縁膜 1702…接続電極 1703…保護電極層 1704…電極層 1705…発光層 1706…透明電極層 1707…透明基板 1708…接合部 2001…マスク 2205…プラスティック基板 101 ... First substrate 102, 2202 ... TFT 103 ... Pixel electrode 104 ... Liquid crystal layer 105 ... Black matrix 106 ... Second substrate 107 ... n-type TFT 108 ... p-type TFT 109, 2206 ... Adhesive 110, 2201 ... Element formation substrate 111 ... Insulating film 112 ... Active layer 113 ... Gate insulating film 114 ... Gate electrode 115 ... First interlayer insulating film 116 ... Source / drain electrodes 117 ... Protective film 118 ... Lower electrode 119 ... Upper electrode 120 ... auxiliary capacity 121 ... Counter electrode 1001 ... Semiconductor element 1002, 2203 ... Temporary adhesive 1003, 2204 ... Intermediate support substrate 1004 ... Opening 1005 ... edge 1701 ... Second interlayer insulating film 1702 ... Connection electrode 1703 ... Protective electrode layer 1704 ... Electrode layer 1705 ... Light emitting layer 1706 ... Transparent electrode layer 1707 ... Transparent substrate 1708 ... Joint 2001 ... Mask 2205 ... Plastic substrate
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09F 9/30 365 G09F 9/30 365Z 9/35 9/35 H01L 21/336 H01L 29/78 626C 29/786 627D Fターム(参考) 2H092 GA59 GA60 MA01 MA31 MA37 NA27 5C094 AA15 AA43 BA03 BA27 BA43 CA19 DA09 DA12 DA13 DB01 DB04 EA04 EA05 EB02 FA01 FA02 FB01 FB02 FB12 FB14 FB15 FB20 GB10 5F110 AA16 BB03 BB04 CC02 CC05 DD01 EE02 EE03 EE04 EE06 EE14 EE44 FF02 FF03 FF29 FF30 FF31 GG02 GG13 GG15 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HM15 NN03 NN23 NN24 NN35 NN73 PP03 PP35 QQ16 QQ30 5G435 AA17 AA18 BB05 BB12 CC09 EE32 EE34 EE37 HH12 HH13 HH14 KK05 KK09 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09F 9/30 365 G09F 9/30 365Z 9/35 9/35 H01L 21/336 H01L 29/78 626C 29 / 786 627D F term (reference) 2H092 GA59 GA60 MA01 MA31 MA37 NA27 5C094 AA15 AA43 BA03 BA27 BA43 CA19 DA09 DA12 DA13 DB01 DB04 EA04 EA05 EB02 FA01 FA02 FB01 FB02 FB12 FF12 BB12 CC14 BB12 CC02 BB12 CC02 BB12 CC02 BB12 BB06 CC02 BB06 CC02 BB06 CC02 BB06 CC02 BB04 CC02 BB06 CC02 BB02 EE44 FF02 FF03 FF29 FF30 FF31 GG02 GG13 GG15 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HM15 NN03 NN23 NN24 NN35 NN73 PP03 PP35 QQ16 QQ16 QQ30 5G435 AA17 AA18 HO13H13H13H13H13
Claims (12)
工程と、前記素子形成基板の前記半導体素子が形成され
た側の面と、開口部を有する中間支持基板とを接着する
工程と、前記素子形成基板を前記半導体素子が形成され
ない側の面から薄膜化する薄膜化工程と、前記薄膜化工
程の後に前記素子形成基板を第1の基板に接着する接着
工程と、前記接着工程の後に前記開口部から剥離液を導
入して、前記中間支持基板を前記素子形成基板から剥離
する工程と、を具備することを特徴とする半導体装置の
製造方法。1. A step of forming a semiconductor element on an element forming substrate, a step of adhering a surface of the element forming substrate on which the semiconductor element is formed, and an intermediate supporting substrate having an opening, A thinning step of thinning the element forming substrate from a surface on which the semiconductor element is not formed, an adhering step of adhering the element forming substrate to a first substrate after the thinning step, and a step of adhering after the adhering step. A step of introducing a stripping solution from the opening to strip the intermediate support substrate from the element forming substrate.
一面に所定深さの溝を設ける工程と、前記素子形成基板
の前記面に中間支持基板を接着する工程と、前記素子形
成基板を前記面とは反対の面から薄膜化し、前記素子形
成基板を前記溝により複数の部分基板に分離する分離工
程と、分離された前記部分基板の1つを第1の基板に接
着する接着工程と、前記接着工程の後に前記中間支持基
板を前記部分基板から剥離する工程と、を具備すること
を特徴とする半導体装置の製造方法。2. A step of providing a groove having a predetermined depth on one surface of an element forming substrate on which a semiconductor element is formed, a step of adhering an intermediate support substrate to the surface of the element forming substrate, A separation step of thinning the element formation substrate from the surface opposite to the surface and separating the element formation substrate into a plurality of partial substrates by the groove; and a bonding step of bonding one of the separated partial substrates to a first substrate, A step of peeling the intermediate support substrate from the partial substrate after the adhering step, the method of manufacturing a semiconductor device.
工程と、前記素子形成基板の前記半導体素子が形成され
た側の面と、前記半導体素子が形成された領域に対応す
る領域の外側に溝を有する中間支持基板とを接着する工
程と、前記素子形成基板を前記半導体素子が形成されな
い側の面から薄膜化する薄膜化工程と、前記薄膜化工程
の後に前記素子形成基板を第1の基板に接着する接着工
程と、前記接着工程の後に前記中間支持基板を前記素子
形成基板から剥離する工程と、を具備することを特徴と
する半導体装置の製造方法。3. A step of forming a semiconductor element on an element forming substrate, a surface of the element forming substrate on which the semiconductor element is formed, and an outer side of a region corresponding to the region where the semiconductor element is formed. A step of adhering an intermediate support substrate having a groove, a thinning step of thinning the element forming substrate from a surface on which the semiconductor element is not formed, and a step of forming the element forming substrate in a first step after the thinning step. A method of manufacturing a semiconductor device, comprising: an adhering step of adhering to a substrate; and a step of peeling the intermediate support substrate from the element forming substrate after the adhering step.
くはa−Siを用いた薄膜トランジスタを含む事を特徴
とする請求項1乃至3記載の半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor element includes a thin film transistor using poly-Si or a-Si.
を特徴とする請求項1乃至3記載の半導体装置の製造方
法。5. The method of manufacturing a semiconductor device according to claim 1, wherein the first substrate is a resin substrate.
記素子形成基板を研磨することにより薄膜化することを
特徴とする請求項1乃至3記載の半導体装置の製造方
法。6. The method of manufacturing a semiconductor device according to claim 1, wherein, when thinning the element formation substrate, the element formation substrate is thinned by polishing.
工程と、前記素子形成基板の前記半導体素子が形成され
た側の面と、開口部を有する中間支持基板とを接着する
工程と、前記素子形成基板を前記半導体素子が形成され
ない側の面から薄膜化する薄膜化工程と、前記薄膜化工
程の後に前記素子形成基板を第1の基板に接着する接着
工程と、前記接着工程の後に前記開口部から剥離液を導
入して、前記中間支持基板を前記素子形成基板から剥離
する工程と、第2の基板に対向電極を形成する工程と、
前記第1の基板の前記素子形成基板が接着された側の面
と、前記第2の基板の前記対向電極が形成された側の面
とを対向させて、それらの間に液晶を注入して封止する
工程と、を具備することを特徴とする液晶表示装置の製
造方法。7. A step of forming a semiconductor element on an element formation substrate, a step of adhering a surface of the element formation substrate on which the semiconductor element is formed, and an intermediate support substrate having an opening, A thinning step of thinning the element forming substrate from a surface on which the semiconductor element is not formed, an adhering step of adhering the element forming substrate to a first substrate after the thinning step, and a step of adhering after the adhering step. Introducing a stripping solution from the opening to strip the intermediate support substrate from the element forming substrate; and a step of forming a counter electrode on the second substrate,
The surface of the first substrate on which the element formation substrate is bonded and the surface of the second substrate on which the counter electrode is formed are opposed to each other, and liquid crystal is injected between them. And a step of encapsulating the liquid crystal display device.
一面に所定深さの溝を設ける工程と、前記素子形成基板
の前記面に中間支持基板を接着する工程と、前記素子形
成基板を前記面とは反対の面から薄膜化し、前記素子形
成基板を前記溝により複数の部分基板に分離する分離工
程と、分離された前記部分基板の1つを第1の基板に接
着する接着工程と、前記接着工程の後に前記中間支持基
板を前記部分基板から剥離する工程と、第2の基板に対
向電極を形成する工程と、前記第1の基板の前記部分基
板が接着された側の面と、前記第2の基板の前記対向電
極が形成された側の面とを対向させて、それらの間に液
晶を注入して封止する工程と、を具備することを特徴と
する液晶表示装置の製造方法。8. A step of providing a groove having a predetermined depth on one surface of an element forming substrate on which a semiconductor element is formed, a step of adhering an intermediate support substrate to the surface of the element forming substrate, A separation step of thinning the element formation substrate from the surface opposite to the surface and separating the element formation substrate into a plurality of partial substrates by the groove; and a bonding step of bonding one of the separated partial substrates to a first substrate, A step of separating the intermediate support substrate from the partial substrate after the adhering step, a step of forming a counter electrode on a second substrate, and a surface of the first substrate on a side to which the partial substrate is adhered, A step of facing the surface of the second substrate on the side where the counter electrode is formed, and injecting liquid crystal between them to seal the liquid crystal display device. Method.
工程と、前記素子形成基板の前記半導体素子が形成され
た側の面と、前記半導体素子が形成された領域に対応す
る領域の外側に溝を有する中間支持基板とを接着する工
程と、前記素子形成基板を前記半導体素子が形成されな
い側の面から薄膜化する薄膜化工程と、前記薄膜化工程
の後に前記素子形成基板を第1の基板に接着する接着工
程と、前記接着工程の後に前記中間支持基板を前記素子
形成基板から剥離する工程と、第2の基板に対向電極を
形成する工程と、前記第1の基板の前記素子形成基板が
接着された側の面と、前記第2の基板の前記対向電極が
形成された側の面とを対向させて、それらの間に液晶を
注入して封止する工程と、を具備することを特徴とする
液晶表示装置の製造方法。9. A step of forming a semiconductor element on an element formation substrate, a surface of the element formation substrate on which the semiconductor element is formed, and an outer side of a region corresponding to the region where the semiconductor element is formed. A step of adhering an intermediate support substrate having a groove, a thinning step of thinning the element forming substrate from a surface on which the semiconductor element is not formed, and a step of forming the element forming substrate in a first step after the thinning step. An adhering step of adhering to the substrate, a step of peeling the intermediate support substrate from the element forming substrate after the adhering step, a step of forming a counter electrode on the second substrate, and the element forming of the first substrate A step of causing a surface on the side where the substrate is adhered and a surface of the second substrate on the side on which the counter electrode is formed to face each other, and injecting a liquid crystal therebetween to seal the surface. Manufacture of liquid crystal display device characterized by Method.
る工程と、前記素子形成基板の前記半導体素子が形成さ
れた側の面と、開口部を有する中間支持基板とを接着す
る工程と、前記素子形成基板を前記半導体素子が形成さ
れない側の面から薄膜化する薄膜化工程と、前記薄膜化
工程の後に前記素子形成基板を第1の基板に接着する接
着工程と、前記接着工程の後に前記開口部から剥離液を
導入して、前記中間支持基板を前記素子形成基板から剥
離する工程と、第2の基板に透明電極層を形成する工程
と、前記透明電極層上に発光層を形成する工程と、前記
発光層上に電極層を形成する工程と、前記第1の基板の
前記素子形成基板が接着された側の面と、前記第2の基
板の前記電極層が形成された側の面とを対向させる工程
と、を具備することを特徴とするEL表示装置の製造方
法。10. A step of forming a semiconductor element on an element forming substrate, a step of adhering a surface of the element forming substrate on the side where the semiconductor element is formed, and an intermediate support substrate having an opening, A thinning step of thinning the element forming substrate from a surface on which the semiconductor element is not formed, an adhering step of adhering the element forming substrate to a first substrate after the thinning step, and a step of adhering after the adhering step. A step of introducing a stripping solution from the opening to strip the intermediate support substrate from the element forming substrate, a step of forming a transparent electrode layer on the second substrate, and a light emitting layer formed on the transparent electrode layer. A step of forming an electrode layer on the light emitting layer, a surface of the first substrate on which the element forming substrate is bonded, and a surface of the second substrate on which the electrode layer is formed. And a step of facing the surface to each other. And a method for manufacturing an EL display device.
の一面に所定深さの溝を設ける工程と、前記素子形成基
板の前記面に中間支持基板を接着する工程と、前記素子
形成基板を前記面とは反対の面から薄膜化し、前記素子
形成基板を前記溝により複数の部分基板に分離する分離
工程と、分離された前記部分基板の1つを第1の基板に
接着する接着工程と、前記接着工程の後に前記中間支持
基板を前記部分基板から剥離する工程と、第2の基板に
透明電極層を形成する工程と、前記透明電極層上に発光
層を形成する工程と、前記発光層上に電極層を形成する
工程と、前記第1の基板の前記部分基板が接着された側
の面と、前記第2の基板の前記電極層が形成された側の
面とを対向させる工程と、を具備することを特徴とする
EL表示装置の製造方法。11. A step of providing a groove having a predetermined depth on one surface of an element forming substrate on which a semiconductor element is formed, a step of adhering an intermediate support substrate to the surface of the element forming substrate, A separation step of thinning the element formation substrate from the surface opposite to the surface and separating the element formation substrate into a plurality of partial substrates by the groove; and a bonding step of bonding one of the separated partial substrates to a first substrate, A step of separating the intermediate support substrate from the partial substrate after the adhering step, a step of forming a transparent electrode layer on a second substrate, a step of forming a light emitting layer on the transparent electrode layer, and the light emitting layer. A step of forming an electrode layer thereon, and a step of making a surface of the first substrate on which the partial substrate is adhered and a surface of the second substrate on a side on which the electrode layer is formed face each other. Manufacture of an EL display device characterized by comprising: Method.
る工程と、前記素子形成基板の前記半導体素子が形成さ
れた側の面と、前記半導体素子が形成された領域に対応
する領域の外側に溝を有する中間支持基板とを接着する
工程と、前記素子形成基板を前記半導体素子が形成され
ない側の面から薄膜化する薄膜化工程と、前記薄膜化工
程の後に前記素子形成基板を第1の基板に接着する接着
工程と、前記接着工程の後に前記中間支持基板を前記素
子形成基板から剥離する工程と、第2の基板に透明電極
層を形成する工程と、前記透明電極層上に発光層を形成
する工程と、前記発光層上に電極層を形成する工程と、
前記第1の基板の前記素子形成基板が接着された側の面
と、前記第2の基板の前記電極層が形成された側の面と
を対向させる工程と、を具備することを特徴とするEL
表示装置の製造方法。12. A step of forming a semiconductor element on an element forming substrate, a surface of the element forming substrate on which the semiconductor element is formed, and an outer side of a region corresponding to a region where the semiconductor element is formed. A step of adhering an intermediate support substrate having a groove, a thinning step of thinning the element forming substrate from a surface on which the semiconductor element is not formed, and a step of forming the element forming substrate in a first step after the thinning step. An adhering step of adhering to the substrate, a step of separating the intermediate support substrate from the element forming substrate after the adhering step, a step of forming a transparent electrode layer on the second substrate, and a light emitting layer on the transparent electrode layer. And a step of forming an electrode layer on the light emitting layer,
And a step of causing a surface of the first substrate on which the element forming substrate is bonded and a surface of the second substrate on a side on which the electrode layer is formed to face each other. EL
Manufacturing method of display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198324A JP3926116B2 (en) | 2001-06-29 | 2001-06-29 | Manufacturing method of semiconductor device, manufacturing method of liquid crystal display device, and manufacturing method of EL display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198324A JP3926116B2 (en) | 2001-06-29 | 2001-06-29 | Manufacturing method of semiconductor device, manufacturing method of liquid crystal display device, and manufacturing method of EL display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003017666A true JP2003017666A (en) | 2003-01-17 |
| JP3926116B2 JP3926116B2 (en) | 2007-06-06 |
Family
ID=19035791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001198324A Expired - Fee Related JP3926116B2 (en) | 2001-06-29 | 2001-06-29 | Manufacturing method of semiconductor device, manufacturing method of liquid crystal display device, and manufacturing method of EL display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3926116B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005078064A (en) * | 2003-08-28 | 2005-03-24 | Ind Technol Res Inst | Manufacturing method of flexible panel |
| JP2009076852A (en) * | 2007-08-31 | 2009-04-09 | Seiko Epson Corp | Thin film element, thin film element manufacturing method, and display device |
| JP2009186916A (en) * | 2008-02-08 | 2009-08-20 | Asahi Glass Co Ltd | Manufacturing method of panel for display device |
| WO2014126041A1 (en) * | 2013-02-15 | 2014-08-21 | 株式会社ニコン | Method for transferring thin film, method for manufacturing thin film transistor, and method for forming pixel electrode of liquid crystal display device |
| CN107644890A (en) * | 2016-07-21 | 2018-01-30 | 三星显示有限公司 | Display device and its manufacture method |
| US11311968B2 (en) | 2016-06-24 | 2022-04-26 | Trumpf Werkzeugmaschinen Gmbh + Co. Kg | Machining unit for machining a workpiece using a thermal machining beam, having a coupling device |
-
2001
- 2001-06-29 JP JP2001198324A patent/JP3926116B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005078064A (en) * | 2003-08-28 | 2005-03-24 | Ind Technol Res Inst | Manufacturing method of flexible panel |
| JP2009076852A (en) * | 2007-08-31 | 2009-04-09 | Seiko Epson Corp | Thin film element, thin film element manufacturing method, and display device |
| JP2009186916A (en) * | 2008-02-08 | 2009-08-20 | Asahi Glass Co Ltd | Manufacturing method of panel for display device |
| WO2014126041A1 (en) * | 2013-02-15 | 2014-08-21 | 株式会社ニコン | Method for transferring thin film, method for manufacturing thin film transistor, and method for forming pixel electrode of liquid crystal display device |
| JPWO2014126041A1 (en) * | 2013-02-15 | 2017-02-02 | 株式会社ニコン | Thin film transfer method, thin film transistor manufacturing method, and pixel electrode forming method for liquid crystal display device |
| US11311968B2 (en) | 2016-06-24 | 2022-04-26 | Trumpf Werkzeugmaschinen Gmbh + Co. Kg | Machining unit for machining a workpiece using a thermal machining beam, having a coupling device |
| CN107644890A (en) * | 2016-07-21 | 2018-01-30 | 三星显示有限公司 | Display device and its manufacture method |
| CN107644890B (en) * | 2016-07-21 | 2024-01-02 | 三星显示有限公司 | Display device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3926116B2 (en) | 2007-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6977710B2 (en) | Display device with an adhesion layer and a thin glass layer on adhesion layer and method of manufacturing the same | |
| KR100709305B1 (en) | Thin film semiconductor device and manufacturing method for the same | |
| KR101028393B1 (en) | Semiconductor devices | |
| US7862677B2 (en) | Display device and method of manufacturing the same | |
| US7883989B2 (en) | Method for manufacturing semiconductor device | |
| JP4052631B2 (en) | Active matrix display device | |
| US8367440B2 (en) | Semiconductor device and peeling off method and method of manufacturing semiconductor device | |
| KR100503581B1 (en) | Thin film transistor and active matrix type display unit, production methods therefor | |
| JP2001272923A (en) | Method for manufacturing display device | |
| JP2001282123A (en) | Display device and method of manufacturing the same | |
| US20120050145A1 (en) | Method for manufacturing a display device, and display device manufactured using said method | |
| JP2005017567A (en) | Liquid crystal display device, method for manufacturing liquid crystal display device, electroluminescence display device, and method for manufacturing electroluminescence display device | |
| JP2003017666A (en) | Semiconductor device manufacturing method, liquid crystal display device manufacturing method, and EL display device manufacturing method | |
| JP2005209756A (en) | Thin film device manufacturing method, thin film device, liquid crystal display device, and electroluminescence display device | |
| KR20040076619A (en) | A method of manufacturing a thin film device and a thin film device | |
| JP3850324B2 (en) | Active matrix display device and manufacturing method thereof | |
| JP4759917B2 (en) | Thin film device manufacturing method, thin film device, and liquid crystal display device | |
| JP2005019054A (en) | Thin film device, thin film device manufacturing method, liquid crystal display device, and electroluminescence display device | |
| JP2005085830A (en) | Thin film device manufacturing method and thin film device | |
| JP2005308849A (en) | Thin film device, thin film device manufacturing method, liquid crystal display device, and electroluminescence display device | |
| JP4550871B2 (en) | Active matrix display device | |
| KR101366025B1 (en) | Array substrate and method for fabricating the same | |
| JP3877707B2 (en) | Method for transferring thin film device to plastic substrate and method for producing flexible liquid crystal display using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041101 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070223 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070227 |
|
| LAPS | Cancellation because of no payment of annual fees |