[go: up one dir, main page]

JP2003016915A - Electron source, electron source assembly, image forming apparatus, and method of manufacturing electron source - Google Patents

Electron source, electron source assembly, image forming apparatus, and method of manufacturing electron source

Info

Publication number
JP2003016915A
JP2003016915A JP2001202619A JP2001202619A JP2003016915A JP 2003016915 A JP2003016915 A JP 2003016915A JP 2001202619 A JP2001202619 A JP 2001202619A JP 2001202619 A JP2001202619 A JP 2001202619A JP 2003016915 A JP2003016915 A JP 2003016915A
Authority
JP
Japan
Prior art keywords
electron source
cathode electrode
electron
gate electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001202619A
Other languages
Japanese (ja)
Inventor
Yoji Teramoto
洋二 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001202619A priority Critical patent/JP2003016915A/en
Publication of JP2003016915A publication Critical patent/JP2003016915A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 電子ビーム径の小さい電子源を提案するもの
であり、さらにその電子源を利用して、画質の良好で高
精細な画像形成装置を提供する。 【解決手段】 基板1上に配置されたカソード電極2
と、絶縁層3を介してカソード電極2上に積層されたゲ
ート電極4と、カソード電極2上に電気的に接続して形
成された複数の電子放出膜5と、を備えた電子源におい
て、カソード電極2とゲート電極4の上面を凹状にす
る。
(57) [Problem] To provide an electron source having a small electron beam diameter, and to provide a high-definition image forming apparatus with good image quality using the electron source. SOLUTION: A cathode electrode 2 arranged on a substrate 1
And a plurality of electron emission films 5 formed by electrically connecting the gate electrode 4 stacked on the cathode electrode 2 via the insulating layer 3 and the cathode electrode 2. The upper surfaces of the cathode electrode 2 and the gate electrode 4 are made concave.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、電子源、該電子源
を複数配置してなる電子源集合体、および該電子源集合
体を用いて構成した画像形成装置、並びに電子源の製造
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source, an electron source assembly in which a plurality of the electron sources are arranged, an image forming apparatus configured by using the electron source assembly, and a method of manufacturing the electron source. It is a thing.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱電子素子と
冷陰極素子の2種類が知られている。冷陰極素子には電
界放出型(以下、FE型と称する)、金属/絶縁層/金
属型(以下、MIM型と称する)や、表面伝導型電子放
出素子等がある。
2. Description of the Related Art Conventionally, there are known two types of electron-emitting devices, a thermoelectron device and a cold cathode device. The cold cathode device includes a field emission type (hereinafter referred to as FE type), a metal / insulating layer / metal type (hereinafter referred to as MIM type), a surface conduction type electron emission device, and the like.

【0003】FE型の例としては、W.P.Dyke
& W.W.Dolan,"Field Emissi
on",Advance in Electron P
hysics,8,89 (1956)、あるいはC.
A.Spindt,"PHYSICAL Proper
ties ofthin−film field em
ission cathodes with moly
bdenium cones",J.Appl.Phy
s.,47,5248(1976)等に開示されたもの
が知られている。
As an example of the FE type, W. P. Dyke
& W. W. Dolan, "Field Emissi
on ", Advance in Electron P
hysics, 8, 89 (1956), or C.I.
A. Spindt, "PHYSICAL Proper
ties of thin-film field em
ision cathodes with molly
bdenium cones ", J. Appl. Phy
s. , 47, 5248 (1976) and the like are known.

【0004】MIM型の例としては、C.A.Mea
d,"Operation of Tunnel−Em
ission Devices",J.Apply.P
hys.,32,646(1961)等に開示されたも
のが知られている。
An example of the MIM type is C.I. A. Mea
d, "Operation of Tunnel-Em
"Ission Devices", J. Apply. P
hys. , 32,646 (1961) and the like are known.

【0005】また、最近の例では、Toshiaki.
Kusunoki,"Fluctuation−fre
e electron emission from
non−formed metal−insulato
r−metal(MIM)cathodes Fabr
icated by low current Ano
dic oxidation",Jpn.J.App
l.Phys.vol.32(1993)pp.L16
95,Mutsumi suzuki etal"An
MIM−Cathode Array for Ca
thode luminescent Display
s",IDW’96,(1996)pp.529等が研
究されている。
In a recent example, Toshiaki.
Kusunoki, "Fluctuation-fre
e electron emission from
non-formed metal-insulato
r-metal (MIM) cathodes Fabr
icated by low current Ano
dic oxidation ", Jpn. J. App
l. Phys. vol. 32 (1993) pp. L16
95, Mutsumi Suzuki et al "An
MIM-Cathode Array for Ca
theode luminescent display
s ", IDW'96, (1996) pp. 529 and the like have been studied.

【0006】表面伝導型の例としては、エリンソンの報
告(M.I.Elinson Radio Eng.E
lectron Phys.,10(1965))に記
載のもの等があり、この表面伝導型電子放出素子は、基
板上に形成された小面積の薄膜に、膜面に平行に電流を
流すことにより、電子放出が生ずる現象を利用するもの
である。表面伝導型素子では、前記のエリンソンの報告
に記載のSnO2薄膜を用いたもの、Au薄膜を用いた
もの、(G.Dittmer.Thin Solid
Films,9,317(1972))、In23/S
nO2薄膜によるもの(M.Hartwell and
C.G.Fonstad,IEEETrans.ED
Conf.,519(1983))等が報告されてい
る。
[0006] As an example of the surface conduction type, as reported by Elinson (MI Elinson Radio Eng. E.
electron Phys. , 10 (1965)) and the like. In this surface conduction electron-emitting device, electrons are emitted by passing a current through a thin film of a small area formed on a substrate in parallel to the film surface. It utilizes the phenomenon. As the surface conduction type element, one using the SnO 2 thin film described in the above-mentioned report of Erinson, one using an Au thin film, (G. Dittmer. Thin Solid
Films, 9, 317 (1972)), In 2 O 3 / S
nO 2 thin film (M. Hartwell and
C. G. Fonstad, IEEE Trans. ED
Conf. , 519 (1983)) and the like have been reported.

【0007】ところで、電子放出素子を画像形成装置に
応用するには、蛍光体を十分な輝度で発光させる放出電
流が必要である。また、ディスプレイの高精細化のため
には蛍光体に照射される電子ビームの径が小さいもので
ある事が要求される。そして製造し易いという事が重要
である。
By the way, in order to apply the electron-emitting device to the image forming apparatus, an emission current for causing the phosphor to emit light with sufficient brightness is required. Further, in order to improve the definition of the display, it is required that the diameter of the electron beam with which the phosphor is irradiated is small. And it is important to be easy to manufacture.

【0008】従来のFE型の例としてSpindt型の
電子放出素子がある。Spindt型では、放出点とし
てマイクロチップが形成され、その先端から電子が放出
される構成が一般的であり、蛍光体を発光させるために
放出電流密度を大きくすると、電子放出部の熱的な破壊
を誘起し、FE素子の寿命を制限することになる。ま
た、先端から放出された電子は、ゲート電極で形成され
た電場によって広がる傾向があり、ビーム径を小さくで
きないという欠点がある。
An example of the conventional FE type is a Spindt type electron-emitting device. In the Spindt type, a microchip is generally formed as an emission point, and electrons are emitted from the tip of the microchip. When the emission current density is increased to cause the phosphor to emit light, the electron emission part is thermally destroyed. Will be induced and the life of the FE element will be limited. Further, the electrons emitted from the tip tend to spread due to the electric field formed by the gate electrode, and there is a drawback that the beam diameter cannot be reduced.

【0009】このようなFE素子の欠点を克服するため
に、個別の解決策として様々な例が提案されている。
In order to overcome such drawbacks of the FE element, various examples have been proposed as individual solutions.

【0010】電子ビームの広がりを防ぐ例としては、電
子放出部上方に収束電極を配置した例がある。しかし、
これは放出された電子ビームを収束電極の負電位により
絞るのが一般的だが、製造工程が複雑となり、製造コス
トの増大を招いてしまうという問題がある。
As an example of preventing the spread of the electron beam, there is an example in which a focusing electrode is arranged above the electron emitting portion. But,
In this method, the emitted electron beam is generally focused by the negative potential of the focusing electrode, but there is a problem that the manufacturing process is complicated and the manufacturing cost is increased.

【0011】電子ビーム径を小さくする別の例として
は、Spindt型のようなマイクロチップを形成しな
い方法がある。たとえば、特開平8−096703号公
報、特開平8−096704号公報に記載されたものが
ある。
Another example of reducing the electron beam diameter is a method of forming no microchip, such as the Spindt type. For example, there are those described in JP-A-8-096703 and JP-A-8-096704.

【0012】これらは孔内に配置した薄膜から電子放出
を行わせるため、電子放出面上に平坦な等電位面が形成
され電子ビームの広がりが小さくなるという利点があ
る。また、電子放出物質として低仕事関数の構成材料を
使用することで、マイクロチップを形成しなくても電子
放出が可能であり、低駆動電圧が図れる。さらに、電子
放出が面で行われるために、電界の集中がおきず、破壊
がおこらず、長寿命である。
Since these emit electrons from the thin film arranged in the holes, there is an advantage that a flat equipotential surface is formed on the electron emission surface and the spread of the electron beam is reduced. Further, by using a low work function constituent material as the electron emitting substance, electrons can be emitted without forming a microchip, and a low driving voltage can be achieved. Further, since the electron emission is performed on the surface, the electric field is not concentrated, no breakdown occurs, and the life is long.

【0013】さらに電子ビーム径が小さく、駆動電圧を
低く抑える方法として、カソード電極の形状を改善する
手法を用いた例がある。たとえば、特開平8−2932
44号公報、特開平10−125215号公報、特開平
2000−67736号公報、USP5473218に
記載されたものがある。これらは、カソード電極を凹型
にし、その溝中に電子放出材料を形成することで、ビー
ム径、駆動電圧を改善している。
Further, as a method of reducing the electron beam diameter and suppressing the drive voltage, there is an example using a method of improving the shape of the cathode electrode. For example, JP-A-8-2932
44, Japanese Unexamined Patent Publication No. 10-125215, Japanese Unexamined Patent Publication No. 2000-67736, and USP 5473218. These improve the beam diameter and the driving voltage by forming the cathode electrode in a concave shape and forming an electron emission material in the groove.

【0014】[0014]

【発明が解決しようとする課題】上述したように、個々
の電子放出素子の電子ビームの径を小さくする試みは種
々なされているものの、このような電子放出素子を複数
用いて電子源を作製する場合には、さらに下記のような
課題も生ずる。
As described above, various attempts have been made to reduce the diameter of the electron beam of each electron-emitting device, but an electron source is manufactured by using a plurality of such electron-emitting devices. In this case, the following problems also occur.

【0015】なお、本明細書において「電子源」とは、
画像形成の際に1絵素(sub pixel)を形成す
る単位であって、複数の電子放出素子を備えて構成され
る素子の集合体をいう。したがって、たとえばRGBの
3色の蛍光体によりカラー画像を形成する画像形成装置
の場合には、RGB各色に対応した3つの電子源(3絵
素)で1画素(pixel)を構成することになる。
In the present specification, the "electron source" means
It is a unit for forming one pixel (sub pixel) at the time of image formation, and is an assembly of elements including a plurality of electron-emitting devices. Therefore, for example, in the case of an image forming apparatus that forms a color image with three color phosphors of RGB, one electron source (three picture elements) corresponding to each color of RGB constitutes one pixel. .

【0016】このような電子源は、数個〜数百個の電子
放出素子を備えて構成されることが一般的である。この
場合、個々の電子放出素子のビーム径を小さくしても、
電子源全体で形成される電子ビームの径はある程度の広
がりを持ってしまう。
Such an electron source is generally constituted by several to several hundreds of electron-emitting devices. In this case, even if the beam diameter of each electron-emitting device is reduced,
The diameter of the electron beam formed by the entire electron source has a certain spread.

【0017】図15および図16に従来の電子源の模式
的断面図を示す。図15は電子源が備える電子放出素子
を拡大して示した模式図である。
FIG. 15 and FIG. 16 show schematic sectional views of conventional electron sources. FIG. 15 is an enlarged schematic view of the electron-emitting device included in the electron source.

【0018】図15および図16に併せ示すように、電
子源は、基板101上に配置されたカソード電極102
と、絶縁層103を介してカソード電極102上に積層
されたゲート電極104と、絶縁層103およびゲート
電極104を貫通してカソード電極102の一部領域を
露出せしめる複数の開口部と、その露出領域上にカソー
ド電極102と電気的に接続して形成された複数の電子
放出部としての電子放出膜105とから構成される。
As shown in FIG. 15 and FIG. 16, the electron source is a cathode electrode 102 arranged on a substrate 101.
A gate electrode 104 stacked on the cathode electrode 102 via the insulating layer 103; a plurality of openings penetrating the insulating layer 103 and the gate electrode 104 to expose a partial region of the cathode electrode 102; It is composed of an electron emission film 105 as a plurality of electron emission portions formed on the region by being electrically connected to the cathode electrode 102.

【0019】この構成において、電源106によってカ
ソード電極102とゲート電極104の間に駆動電圧を
印加すると、電子放出膜105から電子が放出される。
この放出電子は、電源108によって印加された加速電
圧によって加速され、アノード電極107に到達する。
このとき、放出電子はカソード電極102とゲート電極
104との間に形成された等電位面に略垂直な方向に軌
道をとる。したがって、電子放出膜105の中央から放
出された電子は略直上のアノード電極107に向かう
が、電子放出膜105の周辺部から放出された電子は、
電子放出膜105の中心から遠ざかる方向に軌道をと
る。
In this structure, when a driving voltage is applied between the cathode electrode 102 and the gate electrode 104 by the power supply 106, electrons are emitted from the electron emission film 105.
The emitted electrons are accelerated by the acceleration voltage applied by the power supply 108 and reach the anode electrode 107.
At this time, the emitted electrons orbit along a direction substantially perpendicular to the equipotential surface formed between the cathode electrode 102 and the gate electrode 104. Therefore, the electrons emitted from the center of the electron emission film 105 are directed to the anode electrode 107 directly above, but the electrons emitted from the peripheral portion of the electron emission film 105 are
The orbit is taken in a direction away from the center of the electron emission film 105.

【0020】これを電子源全体として見てみると、図1
6に示すように、電子源中央部付近に配置された電子放
出素子から放出される電子ビームはアノード電極107
の略中央部(絵素の略中央部)に到達する。しかし、電
子源周辺部に配置された電子放出素子から放出された電
子ビームは、アノード電極107の中央部から外れた位
置に到達し、結果として電子源全体としてのビーム径を
広げてしまうことになるのである。
Looking at this as an entire electron source, FIG.
As shown in FIG. 6, the electron beam emitted from the electron-emitting device arranged near the center of the electron source is the anode electrode 107.
To reach the approximate center (the approximate center of the picture element). However, the electron beam emitted from the electron-emitting device arranged in the peripheral portion of the electron source reaches a position deviated from the central portion of the anode electrode 107, resulting in widening the beam diameter of the entire electron source. It will be.

【0021】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、電子
ビーム径の小さい電子源を提案するものであり、さらに
その電子源を利用して、画質の良好で高精細な画像形成
装置を提供することにある。
The present invention has been made in order to solve the above-mentioned problems of the prior art, and an object thereof is to propose an electron source having a small electron beam diameter, and further utilize the electron source. And to provide a high-definition image forming apparatus with good image quality.

【0022】[0022]

【課題を解決するための手段】上記目的を達成するため
に本発明の電子源は、基板上に配置されたカソード電極
と、絶縁層を介して前記カソード電極上に積層されたゲ
ート電極と、前記カソード電極上に該カソード電極と電
気的に接続して形成された複数の電子放出部と、を備え
た電子源において、前記カソード電極と前記ゲート電極
の少なくともいずれか一方の上面は、凹状を呈している
ことを特徴とする。
To achieve the above object, an electron source of the present invention comprises a cathode electrode arranged on a substrate, and a gate electrode laminated on the cathode electrode via an insulating layer. In an electron source including a plurality of electron emitting portions formed on the cathode electrode and electrically connected to the cathode electrode, an upper surface of at least one of the cathode electrode and the gate electrode has a concave shape. Characterized by presenting.

【0023】また、他の発明の電子源は、基板上に配置
されたカソード電極と、絶縁層を介して前記カソード電
極上に積層されたゲート電極と、前記カソード電極上に
該カソード電極と電気的に接続して形成された複数の電
子放出部と、を備えた電子源において、前記カソード電
極と前記ゲート電極の少なくともいずれか一方の上面の
前記電子放出部近傍における法線は、電子源中心方向に
傾斜していることを特徴とする。
An electron source according to another invention is a cathode electrode arranged on a substrate, a gate electrode laminated on the cathode electrode via an insulating layer, and an electric source connected to the cathode electrode on the cathode electrode. In the electron source including a plurality of electron-emitting portions formed by electrically connecting each other, the normal line in the vicinity of the electron-emitting portion on the upper surface of at least one of the cathode electrode and the gate electrode is the center of the electron source. It is characterized by being inclined in the direction.

【0024】また、他の発明の電子源は、基板上に配置
されたカソード電極と、絶縁層を介して前記カソード電
極上に積層されたゲート電極と、前記カソード電極上に
該カソード電極と電気的に接続して形成された複数の電
子放出部と、を備えた電子源において、前記基板上面か
ら前記カソード電極上面までの高さは、電子源中央部よ
りも電子源周辺部のほうが高いことを特徴とする。
Further, an electron source of another invention is a cathode electrode arranged on a substrate, a gate electrode laminated on the cathode electrode via an insulating layer, and the cathode electrode electrically connected to the cathode electrode. In an electron source including a plurality of electron emission portions formed by electrically connecting each other, the height from the substrate upper surface to the cathode electrode upper surface is higher in the electron source peripheral portion than in the electron source central portion. Is characterized by.

【0025】ここで、前記カソード電極の膜厚は、電子
源中央部よりも電子源周辺部のほうが厚いことが好適で
ある。
Here, it is preferable that the cathode electrode is thicker in the electron source peripheral portion than in the electron source central portion.

【0026】また、前記カソード電極は、電子源中央部
よりも電子源周辺部のほうが厚い膜厚を有する下地層を
介して、基板上に配置されていることも好適である。
It is also preferable that the cathode electrode is arranged on the substrate via an underlayer having a larger film thickness in the electron source peripheral portion than in the electron source central portion.

【0027】これにより、基板上面からカソード電極上
面までの高さが、電子源中央部よりも電子源周辺部のほ
うで高くなる。
As a result, the height from the upper surface of the substrate to the upper surface of the cathode electrode becomes higher in the peripheral portion of the electron source than in the central portion of the electron source.

【0028】さらに、前記基板上面から前記カソード電
極上面までの高さは、電子源中央部から電子源周辺部に
向かって連続的に高くなることが好ましい。
Furthermore, it is preferable that the height from the upper surface of the substrate to the upper surface of the cathode electrode continuously increases from the central portion of the electron source toward the peripheral portion of the electron source.

【0029】また、他の発明の電子源は、基板上に配置
されたカソード電極と、絶縁層を介して前記カソード電
極上に積層されたゲート電極と、前記カソード電極上に
該カソード電極と電気的に接続して形成された複数の電
子放出部と、を備えた電子源において、前記カソード電
極上面から前記ゲート電極上面までの高さは、電子源中
央部よりも電子源周辺部のほうが高いことを特徴とす
る。
An electron source according to another invention is a cathode electrode arranged on a substrate, a gate electrode laminated on the cathode electrode via an insulating layer, and an electric source connected to the cathode electrode on the cathode electrode. In the electron source including a plurality of electron emitting portions that are connected to each other, the height from the cathode electrode upper surface to the gate electrode upper surface is higher in the electron source peripheral portion than in the electron source central portion. It is characterized by

【0030】ここで、前記ゲート電極の膜厚は、電子源
中央部よりも電子源周辺部のほうが厚いことが好適であ
る。これにより、カソード電極上面からゲート電極上面
までの高さが、電子源中央部よりも電子源周辺部のほう
で高くなる。
Here, it is preferable that the gate electrode is thicker in the peripheral portion of the electron source than in the central portion of the electron source. As a result, the height from the upper surface of the cathode electrode to the upper surface of the gate electrode becomes higher in the electron source peripheral portion than in the electron source central portion.

【0031】さらに、前記カソード電極上面から前記ゲ
ート電極上面までの高さは、電子源中央部から電子源周
辺部に向かって連続的に高くなることが好ましい。
Further, it is preferable that the height from the upper surface of the cathode electrode to the upper surface of the gate electrode continuously increases from the central portion of the electron source toward the peripheral portion of the electron source.

【0032】また、上記の各電子源において、前記絶縁
層および前記ゲート電極を貫通して前記カソード電極の
一部領域を露出せしめる複数の開口部を備え、前記電子
放出部は、該開口部内であって前記カソード電極の前記
露出領域上に形成されていることが好適である。
Further, each of the electron sources described above is provided with a plurality of openings penetrating the insulating layer and the gate electrode to expose a partial region of the cathode electrode, and the electron emission portion is provided in the opening. Therefore, it is preferable that it is formed on the exposed region of the cathode electrode.

【0033】このとき、前記開口部の開口形状は、円
形、楕円形、矩形、多角形のいずれかであることが好ま
しい。
At this time, it is preferable that the opening shape of the opening is any of a circle, an ellipse, a rectangle and a polygon.

【0034】上記の各電子源において、前記電子放出部
の材料は、ダイヤモンドまたはダイヤモンドライクカー
ボンを含むことが好ましい。
In each of the above electron sources, the material of the electron emitting portion preferably contains diamond or diamond-like carbon.

【0035】また、本発明の電子源集合体は、上記のい
ずれかの電子源を複数備え、前記カソード電極に結線さ
れる複数のカソード配線、および前記ゲート電極に結線
される複数のゲート配線によって、前記複数の電子源を
マトリクス状に配線してなることを特徴とする。
Further, the electron source assembly of the present invention comprises a plurality of any one of the above electron sources, and a plurality of cathode wirings connected to the cathode electrode and a plurality of gate wirings connected to the gate electrode. It is characterized in that the plurality of electron sources are wired in a matrix.

【0036】また、本発明の画像形成装置は、この電子
源集合体と、該電子源集合体から放出された電子によっ
て画像を形成する画像形成部材と、を備えたことを特徴
とする。
The image forming apparatus of the present invention is characterized by including the electron source assembly and an image forming member for forming an image by the electrons emitted from the electron source assembly.

【0037】ここで、前記画像形成部材は、電子の衝突
によって発光する蛍光体であることが好ましい。
Here, it is preferable that the image forming member is a phosphor that emits light by collision of electrons.

【0038】また、本発明の電子源の製造方法にあって
は、基板上にカソード電極を積層する工程と、絶縁層を
介して前記カソード電極上にゲート電極を積層する工程
と、前記カソード電極上に該カソード電極と電気的に接
続して複数の電子放出部を形成する工程と、を含む電子
源の製造方法において、前記カソード電極または前記ゲ
ート電極を積層した後に、その上面をケミカルメカニカ
ルポリシング(CMP)処理によって凹状に加工する工
程を含むことを特徴とする。
In the electron source manufacturing method of the present invention, a step of stacking a cathode electrode on a substrate, a step of stacking a gate electrode on the cathode electrode via an insulating layer, and the cathode electrode And a step of electrically connecting the cathode electrode to form a plurality of electron emission portions, the method comprising the steps of: stacking the cathode electrode or the gate electrode, and then chemically mechanical polishing the upper surface thereof. It is characterized by including a step of processing into a concave shape by (CMP) processing.

【0039】[0039]

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。
BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of the present invention will be illustratively described in detail below with reference to the drawings. However, the dimensions of the components described in this embodiment,
Unless otherwise specified, the material, the shape, the relative arrangement, and the like are not intended to limit the scope of the present invention thereto.

【0040】(第1の実施の形態)図1は本発明の第1
の実施の形態に係るライン型電子源を示す模式図であ
る。
(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
FIG. 3 is a schematic diagram showing a line type electron source according to the embodiment of FIG.

【0041】同図に示すように、本実施の形態のライン
型電子源は、基板1上に形成された複数の電子放出部を
備えて構成される。ライン型電子源とは、複数の電子放
出部が(Y方向に)直線状に配置されたラインを、(X
方向に)複数本並べた形態の電子源である。各ラインか
ら放出された電子ビームは、電子源に対向配置されたア
ノード電極7に略楕円形状または略矩形状のビームスポ
ットを形成する。
As shown in the figure, the line type electron source of the present embodiment comprises a plurality of electron emitting portions formed on the substrate 1. The line type electron source is a line in which a plurality of electron emitting portions are linearly arranged (in the Y direction),
A plurality of electron sources are arranged side by side (in the direction). The electron beam emitted from each line forms a substantially elliptical or substantially rectangular beam spot on the anode electrode 7 arranged to face the electron source.

【0042】ライン型電子源のZ−X断面における電子
放出部の構成についてはY方向の位置によらず略同一の
構成となっているため、以降の説明ではZ−X断面を中
心に説明を行う。
Since the structure of the electron emitting portion in the ZX cross section of the line type electron source is substantially the same regardless of the position in the Y direction, the following description will be focused on the ZX cross section. To do.

【0043】図2は、本実施の形態に係るライン型電子
源のZ−X断面を示す模式図である。
FIG. 2 is a schematic diagram showing a ZX cross section of the line type electron source according to the present embodiment.

【0044】同図に示すように、電子源は、概略、基板
1上に配置されたカソード電極2と、絶縁層3を介して
カソード電極2上に積層されたゲート電極4と、カソー
ド電極2上面に電気的に接続して形成された複数の電子
放出部たる電子放出膜5と、を備えて構成される。
As shown in the figure, the electron source is roughly composed of a cathode electrode 2 arranged on a substrate 1, a gate electrode 4 laminated on the cathode electrode 2 via an insulating layer 3, and a cathode electrode 2. And an electron emission film 5 which is a plurality of electron emission portions electrically connected to the upper surface.

【0045】電子源は、絶縁層3およびゲート電極4を
貫通してカソード電極2の一部領域を露出せしめる複数
の開口部を備えており、電子放出膜5は、それぞれの開
口部内のカソード電極2の露出領域上に形成される。
The electron source has a plurality of openings penetrating the insulating layer 3 and the gate electrode 4 to expose a partial region of the cathode electrode 2, and the electron emission film 5 has a cathode electrode in each opening. It is formed on two exposed areas.

【0046】本実施の形態では、基板1上に形成したカ
ソード電極2の膜厚をX方向で変化させることにより、
カソード電極2の上面を凹状を呈する湾曲面にしてい
る。
In the present embodiment, by changing the film thickness of the cathode electrode 2 formed on the substrate 1 in the X direction,
The upper surface of the cathode electrode 2 is a concave curved surface.

【0047】すなわち、カソード電極2の膜厚を、電子
源中央部よりも電子源周辺部において厚くすることで、
基板1上面からカソード電極2上面までの高さを、電子
源中央部(高さT2)よりも電子源周辺部(高さT1)
において高くなるようにしているのである。
That is, by making the thickness of the cathode electrode 2 thicker in the electron source peripheral portion than in the electron source central portion,
The height from the upper surface of the substrate 1 to the upper surface of the cathode electrode 2 is set such that the electron source peripheral portion (height T1) is higher than the electron source central portion (height T2).
It is set to be high in.

【0048】このとき、基板1上面からカソード電極2
上面までの高さが電子源中央部から電子源周辺部に向か
って連続的に高くなるようにすることが好ましい。これ
は、カソード電極2上面が滑らかに湾曲している形状の
ほうが製造が容易であるとともに、電子ビームの収束性
にも優れているからである。
At this time, from the upper surface of the substrate 1 to the cathode electrode 2
It is preferable that the height to the upper surface is continuously increased from the central portion of the electron source toward the peripheral portion of the electron source. This is because the shape in which the upper surface of the cathode electrode 2 is smoothly curved is easier to manufacture, and the electron beam convergence is also excellent.

【0049】このように形成したカソード電極2上に
は、絶縁層3とゲート電極4とが略一定の膜厚で形成さ
れる。したがって、絶縁層3、ゲート電極4の上面も、
カソード電極2と同様に凹状を呈する湾曲面となってい
る。
On the cathode electrode 2 thus formed, the insulating layer 3 and the gate electrode 4 are formed with a substantially constant film thickness. Therefore, the upper surfaces of the insulating layer 3 and the gate electrode 4 are also
Like the cathode electrode 2, it has a concave curved surface.

【0050】かかる構成により、カソード電極2および
ゲート電極4の上面の電子放出部近傍における法線は、
電子源中心方向に傾斜する。カソード電極2とゲート電
極4との間に電圧を印加したときに形成される等電位面
9は、概略、両電極の法線方向と略直交する面となり、
図2のごとくカソード電極2およびゲート電極4の湾曲
に応じた凹状を呈することとなる。
With such a structure, the normal line in the vicinity of the electron emitting portion on the upper surfaces of the cathode electrode 2 and the gate electrode 4 is
It tilts toward the center of the electron source. The equipotential surface 9 formed when a voltage is applied between the cathode electrode 2 and the gate electrode 4 is a surface that is substantially orthogonal to the normal direction of both electrodes,
As shown in FIG. 2, the cathode electrode 2 and the gate electrode 4 have a concave shape corresponding to the curvature.

【0051】上述したように、電子放出膜5から放出さ
れる電子は、カソード電極2とゲート電極4の間に形成
された等電位面9に略垂直な方向の軌道をとる。したが
って、本実施の形態の構成にあっては、各電子放出膜5
から放出された電子が電子源中央部に向かう指向性を付
与され、電子源全体として電子ビームを収束させること
(ビーム径を小さくすること)が可能となる。
As described above, the electrons emitted from the electron emission film 5 take a trajectory substantially perpendicular to the equipotential surface 9 formed between the cathode electrode 2 and the gate electrode 4. Therefore, in the configuration of the present embodiment, each electron emission film 5
Electrons emitted from the electron source are given a directivity toward the center of the electron source, and the electron beam can be converged (the beam diameter can be reduced) as the entire electron source.

【0052】次に、図3および図4を参照して、電子放
出部の構成および作用についてさらに詳しく説明する。
Next, with reference to FIGS. 3 and 4, the structure and operation of the electron emitting portion will be described in more detail.

【0053】図3は、本実施の形態に係るライン型電子
源の電子放出部を示す模式図であり、図3(a)はZ−
X断面図、図3(b)はX−Y平面図である。
FIG. 3 is a schematic diagram showing an electron emitting portion of the line type electron source according to the present embodiment, and FIG.
An X sectional view and FIG. 3B are XY plan views.

【0054】図3は、電子源が備える複数の開口部(電
子放出膜5)のうちの1つを拡大して模式的に示したも
のである。この図3に示された部分、すなわち、開口部
近傍の基板1,カソード電極2,絶縁層3,ゲート電極
4、開口部および電子放出膜5をさして「電子放出素
子」と称する。
FIG. 3 is an enlarged schematic view of one of the plurality of openings (electron emission film 5) provided in the electron source. The portion shown in FIG. 3, that is, the substrate 1, the cathode electrode 2, the insulating layer 3, the gate electrode 4, the opening and the electron emitting film 5 near the opening are referred to as an "electron emitting device".

【0055】本実施の形態では、開口部の開口形状は略
矩形状(スリット状)に形成されており、また、電子放
出膜5も、幅W1、長さL1の略矩形状(スリット状)
に形成されている。なお、開口部の開口形状や電子放出
膜5の形状は、矩形以外にも、たとえば円形、楕円形、
多角形などでもかまわない。また、開口形状を環状(ド
ーナツ状)に形成して、そのなかに環状(ドーナツ状)
の電子放出膜5を設ける構成も好適である。
In the present embodiment, the opening shape of the opening is formed in a substantially rectangular shape (slit shape), and the electron emission film 5 is also formed in a substantially rectangular shape (slit shape) having a width W1 and a length L1.
Is formed in. The opening shape of the opening and the shape of the electron emission film 5 are not limited to the rectangular shape, but may be, for example, a circular shape, an elliptic shape,
It may be polygonal. In addition, the opening shape is formed in a ring shape (donut shape), and the ring shape (doughnut shape) is formed in the opening shape.
A configuration in which the electron emission film 5 is provided is also suitable.

【0056】7は、電子源の上方に距離Hだけ離れて配
置されたアノード電極である。アノード電極7には、高
圧電源8によりアノード電圧(加速電圧)Vaが与えら
れる。なお、アノード電極−素子間距離Hを定義する際
の素子の位置とは、通常はカソード電極2の位置を基準
とすればよい。このとき、電子源内の各電子放出素子に
ついてアノード電極−素子間距離Hが異なるが、その差
は、アノード電極−素子間距離Hと比較して無視でき
る。
Reference numeral 7 denotes an anode electrode which is arranged above the electron source and is separated by a distance H. An anode voltage (accelerating voltage) Va is applied to the anode electrode 7 by a high voltage power supply 8. Note that the position of the element when defining the anode electrode-element distance H may normally be based on the position of the cathode electrode 2. At this time, the distance H between the anode electrode and the element differs for each electron-emitting device in the electron source, but the difference can be ignored as compared with the distance H between the anode electrode and the element.

【0057】上記構成の電子放出素子において、駆動電
源6によりカソード電極2とゲート電極4の間に駆動電
圧Vgを印加すると、電子放出膜5から電子が放出され
る。この放出電子は、アノード電極7に印加されたアノ
ード電圧Vaによって加速され、アノード電極7に捕捉
される。これにより電子放出電流Ieが検出される。
In the electron-emitting device having the above structure, when the driving voltage Vg is applied between the cathode electrode 2 and the gate electrode 4 by the driving power supply 6, electrons are emitted from the electron-emitting film 5. The emitted electrons are accelerated by the anode voltage Va applied to the anode electrode 7 and captured by the anode electrode 7. Thereby, the electron emission current Ie is detected.

【0058】図4は、この電子放出素子を駆動させた場
合の等電位面と電子ビーム軌道を模式的に示した図であ
る。
FIG. 4 is a diagram schematically showing an equipotential surface and electron beam trajectories when this electron-emitting device is driven.

【0059】電子源の周辺部に配置された1つの電子放
出素子についてみると、そのカソード電極2とゲート電
極4は略平行な層構成であり、ともに電子源中心方向に
傾斜した傾斜面となっている。したがって、カソード電
極2とゲート電極4間に形成される等電位面9は、略等
密度に形成され、それらの法線方向は電子源中心方向に
傾斜したものとなる。
Regarding one electron-emitting device arranged in the peripheral portion of the electron source, the cathode electrode 2 and the gate electrode 4 thereof have a substantially parallel layer structure, and both have an inclined surface inclined toward the center of the electron source. ing. Therefore, the equipotential surfaces 9 formed between the cathode electrode 2 and the gate electrode 4 are formed with a substantially equal density, and their normal direction is inclined toward the electron source center direction.

【0060】電子放出膜5から放出された電子は、等電
位面9に略垂直な方向の軌道をとるので、図4のように
電子源中心方向に向かって電子軌道が曲げられることに
なる。なお、カソード電極2の傾斜角は電子源の中央部
から周辺部に向かうにつれて大きくなるため、電子源の
周辺部に配置された電子放出素子ほど電子軌道の曲がり
が大きくなる。
Since the electrons emitted from the electron emission film 5 take a trajectory substantially perpendicular to the equipotential surface 9, the electron trajectory is bent toward the center of the electron source as shown in FIG. Since the inclination angle of the cathode electrode 2 increases from the central portion of the electron source toward the peripheral portion thereof, the electron orbit of the electron emitting element arranged near the peripheral portion of the electron source becomes more curved.

【0061】このように、本実施の形態の構成によれ
ば、電子源のカソード電極2の上面を凹状にしたことに
より、各電子放出素子(電子放出部)から放出される電
子に対して電子源中心方向に向かう指向性を付与するこ
とができ、電子源全体のビーム収束を図ることができ
る。
As described above, according to the structure of the present embodiment, by making the upper surface of the cathode electrode 2 of the electron source concave, the electrons emitted from each electron-emitting device (electron emitting portion) It is possible to give directivity toward the center of the source and to condense the beam of the entire electron source.

【0062】図5は、電子源中央部における基板1上面
からカソード電極2上面までの高さT1と電子源周辺部
における高さT2との比と、電子ビーム径との関係を示
した図である。
FIG. 5 is a diagram showing the relationship between the electron beam diameter and the ratio of the height T1 from the upper surface of the substrate 1 to the upper surface of the cathode electrode 2 in the central portion of the electron source to the height T2 in the peripheral portion of the electron source. is there.

【0063】上述したように、カソード電極2の電子源
周辺部における高さT1を電子源中央部における高さT
2に比べて大きくする、すなわちT1/T2を大きくす
ることで電子ビーム径を小さくすることができるが、T
1/T2をさらに大きくしすぎると不都合も起こる。
As described above, the height T1 of the cathode electrode 2 in the peripheral portion of the electron source is equal to the height T1 in the central portion of the electron source.
The electron beam diameter can be reduced by increasing T1 / T2 as compared with T2.
If 1 / T2 is made too large, inconvenience occurs.

【0064】その原因としては、ゲート電極4に衝突す
る電子の影響が考えられる。衝突電子が増えると、その
一部の電子が散乱され、その結果としてビーム径が大き
くなると考えられる。ゆえに、カソード電極2の凹形状
は、図5のグラフ等に基づいてビーム径が最小となる形
状に設定するとよい。
The cause is considered to be the influence of electrons colliding with the gate electrode 4. It is considered that when the number of collision electrons increases, a part of the electrons are scattered, and as a result, the beam diameter increases. Therefore, the concave shape of the cathode electrode 2 may be set to a shape that minimizes the beam diameter based on the graph of FIG.

【0065】なお、ここでは本発明をライン型電子源に
適用した一実施の形態を示したが、本発明は、複数の電
子放出部を同心円状または放射状に配置した形態の電子
源等にも好適に適用することができる。また、本実施の
形態では、カソード電極2の高さをX方向のみに変化さ
せて凹状面を構成したが、X方向に加えY方向にも高さ
を変化させた椀状の凹状面に構成することで、X方向の
みならずY方向のビームの収束を図ることもできる。
Although one embodiment in which the present invention is applied to a line-type electron source is shown here, the present invention also applies to an electron source or the like in which a plurality of electron emitting portions are arranged concentrically or radially. It can be applied suitably. Further, in the present embodiment, the height of the cathode electrode 2 is changed only in the X direction to form the concave surface. However, the height is changed not only in the X direction but also in the Y direction to form a bowl-shaped concave surface. By doing so, not only the X direction but also the Y direction beam can be converged.

【0066】電子放出膜5の材料としては、ダイヤモン
ドやダイヤモンドライクカーボンなどの低仕事関数の材
料を選択することで、素子駆動電圧を低くできる。
As the material of the electron emission film 5, a device having a low work function such as diamond or diamond-like carbon can be selected to lower the device driving voltage.

【0067】図6および図7は、本実施の形態の電子源
を作製する方法の一例を説明する図である。
6 and 7 are views for explaining an example of a method of manufacturing the electron source of this embodiment.

【0068】以下、図6,図7を参照して、本実施の形
態の電子源の製造方法の一例を説明する。
An example of the method of manufacturing the electron source of this embodiment will be described below with reference to FIGS.

【0069】図6(a)に示すように、予め、その表面
を十分に洗浄した、石英ガラス、Na等の不純物含有量
を減少させたガラス、青板ガラス、シリコン基板等にス
パッタ法等によりSiO2を積層した積層体、アルミナ
等セラミックスの絶縁性基板のうち、いずれか一つを基
板1として用い、基板1上にカソード電極2を積層す
る。
As shown in FIG. 6 (a), the surface of the glass is thoroughly cleaned in advance, and quartz glass, glass with a reduced content of impurities such as Na, soda lime glass, silicon substrate, etc. are deposited by sputtering or the like. Any one of a laminated body in which 2 is laminated and an insulating substrate made of ceramics such as alumina is used as the substrate 1, and the cathode electrode 2 is laminated on the substrate 1.

【0070】次に、電子源(絵素)ごとの分離を行うた
めに、分離体50を蒸着法、スパッタ法等の一般的真空
成膜技術、フォトリソグラフィー技術により形成する。
この分離体50は、この後の、ケミカルメカニカルポリ
シング(ChemicalMechanical Po
lishing、以下「CMP」と記す)処理を有効に
するために、カソード電極材料よりも、硬度が高いある
いは化学的に耐性の高いものであれば何でもよい。分離
体50の厚さとしては、数十nmから数mmの範囲で設
定され、好ましくは数百nmから数μmの範囲で選択さ
れ、その幅としては、数十nmから数mmの範囲で設定
され、好ましくは数百nmから数μmの範囲で選択され
る。そして、分離体の間隔は、数十nmから数mmの範
囲で設定され、好ましくは数百nmから数μmの範囲で
選択される。
Next, in order to separate each electron source (picture element), a separator 50 is formed by a general vacuum film forming technique such as a vapor deposition method and a sputtering method, and a photolithography technique.
This separation body 50 is provided after the chemical mechanical polishing (Chemical Mechanical Po
Any material may be used as long as it has a higher hardness or a higher chemical resistance than the cathode electrode material in order to effectively perform the lightening (hereinafter referred to as “CMP”) treatment. The thickness of the separator 50 is set in the range of several tens nm to several mm, preferably selected in the range of several hundred nm to several μm, and its width is set in the range of several tens nm to several mm. And is preferably selected in the range of several hundred nm to several μm. The distance between the separators is set in the range of several tens nm to several mm, and preferably selected in the range of several hundreds nm to several μm.

【0071】次に、カソード電極2を蒸着法、スパッタ
法等の一般的真空成膜技術、フォトリソグラフィー技術
により形成する。カソード電極2は、導電性を有してい
る。例えば、Be,Mg,Ti,Zr,Hf,V,N
b,Ta,Mo,W,Al,Cu,Ni,Cr,Au,
Pt,Pd等の金属または合金材料、TiC,ZrC,
HfC,TaC,SiC,WC等の炭化物、HfB2
ZrB2,LaB6,CeB6,YB4,GdB4等の硼化
物、TiN,ZrN,HfN等の窒化物、Si,Ge等
の半導体、有機高分子材料、アモルファスカーボン,グ
ラファイト,ダイヤモンドライクカーボン,ダイヤモン
ドを分散した炭素及び炭素化合物等から適宜選択され
る。カソード電極2の厚さとしては、数十nmから数m
mの範囲で設定され、好ましくは数百nmから数μmの
範囲で選択される。
Next, the cathode electrode 2 is formed by a general vacuum film forming technique such as a vapor deposition method and a sputtering method, and a photolithography technique. The cathode electrode 2 has conductivity. For example, Be, Mg, Ti, Zr, Hf, V, N
b, Ta, Mo, W, Al, Cu, Ni, Cr, Au,
Metal or alloy material such as Pt, Pd, TiC, ZrC,
Carbides such as HfC, TaC, SiC, WC, HfB 2 ,
ZrB 2, LaB 6, CeB 6 , YB 4, GdB borides such as 4, TiN, ZrN, nitrides such as HfN, Si, such as Ge semiconductor, an organic polymer material, amorphous carbon, graphite, diamond-like carbon, It is appropriately selected from carbon and carbon compounds in which diamond is dispersed. The thickness of the cathode electrode 2 is several tens nm to several meters.
It is set in the range of m, and is preferably selected in the range of several hundred nm to several μm.

【0072】次に、CMP処理を行い、分離体50では
さまれるカソード電極2を凹状に加工する。このときの
湾曲の形状は、以下に説明する研磨剤、研磨布、回転数
を変化させることにより、変化させることができる。
Next, CMP treatment is performed to process the cathode electrode 2 sandwiched by the separator 50 into a concave shape. The shape of the curve at this time can be changed by changing the abrasive, the polishing cloth, and the rotation speed described below.

【0073】ケミカルメカニカルポリシング(CMP)
は、研磨材中に含まれる化学成分による化学的エッチン
グ作用と、研磨剤が本来有する機械的研磨作用と、を利
用して研磨を行うものである。ケミカルメカニカルポリ
シング(CMP)の一例としては、研磨材に含まれる化
学成分と、被研磨試料との化学反応により生ずる反応生
成物を、研磨剤と研磨布とを用いて機械的に研磨して除
去するものが考えられる。CMPのプロセスとしては、
研磨すべき被研磨試料を回転可能な研磨ヘッドに取り付
けた後、被研磨試料表面を回転するプラテン(研磨定
盤)に押し付けることにより研磨を行う。プラテンの表
面にはパッド(研磨布)が貼り付けられており、このパッ
ドが付着したスラリー(研磨材)によって研磨が進む。
Chemical Mechanical Polishing (CMP)
Is to perform polishing by utilizing a chemical etching action due to a chemical component contained in the polishing material and a mechanical polishing action originally possessed by the polishing agent. As an example of chemical mechanical polishing (CMP), a reaction product generated by a chemical reaction between a chemical component contained in an abrasive and a sample to be polished is mechanically polished and removed using an abrasive and a polishing cloth. You can think of something to do. As the process of CMP,
After the sample to be polished to be polished is attached to a rotatable polishing head, polishing is performed by pressing the surface of the sample to be polished against a rotating platen (polishing platen). A pad (polishing cloth) is attached to the surface of the platen, and polishing is performed by the slurry (polishing material) to which the pad is attached.

【0074】CMPの装置として種々のものが販売され
ており、本発明においては、それらの装置を適宜用いる
ことができる。
Various types of CMP devices are commercially available, and in the present invention, those devices can be used appropriately.

【0075】CMP装置としては、AVANTI472
(IPEC/PLANAR社製),CMP−II(スピ
ードファム社製)、EPO−113,EPO−114
(荏原製作所製),MIRRA(APPLIED MA
TERIALS社製),6DS−SP(STRASBA
UGH社製)等を挙げることができる。
As a CMP apparatus, AVANTI472
(Manufactured by IPEC / PLANAR), CMP-II (manufactured by Speedfam), EPO-113, EPO-114.
(Manufactured by EBARA CORPORATION), MIRRA (APPLIED MA
TERIALS, 6DS-SP (STRASBA)
UGH) and the like.

【0076】スラリーとしては、Rodel社製のMS
W−1000,XJFW−8048H,XJFW−80
97B,XJFW−8099,Cabot社製のSEM
I−SPERSE W−A355,SEMI−SPER
SE FE−10,FUJIMI社製のPLANERL
ITE−5101,PLANERLITE−RD−93
034,PLANERLITE5102,PLANER
LITE−RD−93035,PLANERLITE−
5103,PLANERLITE−RD−93036,
STI社製のKLEBOSOL−20H12,KLEB
OSOL−30H25,KLEBOSOL−30H5
0,KLEBOSOL−30N12,KLEBOSOL
−30N25,KLEBOSOL−30N50等を用い
ることができる。
As the slurry, MS manufactured by Rodel
W-1000, XJFW-8048H, XJFW-80
97B, XJFW-8099, SEM manufactured by Cabot
I-SPERSE W-A355, SEMI-SPER
SE FE-10, PLANERL made by FUJIMI
ITE-5101, PLANERITE-RD-93
034, PLANERLITE5102, PLANER
LITE-RD-93035, PLANERLITE-
5103, PLANERITE-RD-93036
STI's KLEBOSOL-20H12, KLEB
OSOL-30H25, KLEBOSOL-30H5
0, KLEBOSOL-30N12, KLEBOSOL
-30N25, KLEBOSOL-30N50 and the like can be used.

【0077】研磨布としては、Rodel社製のIC−
1000,IC−1400,IC−60,IC−53,
IC−50,IC−45,IC−40,Suba 40
0,Suba 400H,Suba 500,Suba
600,Suba 800,MH S15A,MH
S24A,MH C14A,MH C14B,MHC1
5A,MH C26A,MH N15A,MH N24
A,SupremeRN−H,Supreme RN−
R,Whitex W−H,WhitexW−S,UR
−100,XHGM−1158,XHGM−1167,
FUJIMI社製のSurfin XXX−5,Sur
fin 100,Surfin260S,Surfin
000,Surfin 194,Surfin 19
1,Surfin 192,Surfin 2−X,S
urfin 018−3,Surfin 018−0,
Surfin 018,Surfin 200,Sur
fin 026,Surfin 024,Polite
x,Politex DG,Politex Supr
em,Unicorfam,帝人社製のSBL135,
SBD1014,6ZP09,RP3010P5,GQ
8785,GQ9810,GQ9806,GQ981
3,GQ1070,GQ1110,GQ1300,NA
PCON社製の1000,1000R,1200,12
00R,1300,1400,2000,2010,2
020,4100,4300,4400,4500,4
600,4800,4900,5100,5400等を
用いることができる。
As the polishing cloth, IC-made by Rodel Co.
1000, IC-1400, IC-60, IC-53,
IC-50, IC-45, IC-40, Suba 40
0, Suba 400H, Suba 500, Suba
600, Suba 800, MH S15A, MH
S24A, MH C14A, MH C14B, MHC1
5A, MH C26A, MH N15A, MH N24
A, Supreme RN-H, Supreme RN-
R, Whitex WH, Whitex W-S, UR
-100, XHGM-1158, XHGM-1167,
FUJIMI's Surfin XXX-5, Sur
fin 100, Surfin 260S, Surfin
000, Surfin 194, Surfin 19
1, Surfin 192, Surfin 2-X, S
urfin 018-3, Surfin 018-0,
Surfin 018, Surfin 200, Sur
fin 026, Surfin 024, Polite
x, Politex DG, Politex Supr
em, Unicorfam, Teijin SBL135,
SBD1014, 6ZP09, RP3010P5, GQ
8785, GQ9810, GQ9806, GQ981
3, GQ1070, GQ1110, GQ1300, NA
1000,1000R, 1200,12 made by PCON
00R, 1300, 1400, 2000, 2010, 2
020,4100,4300,4400,4500,4
600, 4800, 4900, 5100, 5400 etc. can be used.

【0078】上記の様に、研磨されやすさの違う材料を
使用することで、図6(c)のような、分離体50には
さまれた部分で厚みの違うカソード電極2が形成され
る。
As described above, by using materials having different easiness of polishing, the cathode electrode 2 having a different thickness is formed in the portion sandwiched by the separators 50 as shown in FIG. 6C. .

【0079】次に、図6(d),図6(e)に示すよう
に、絶縁層3、ゲート電極4を堆積する。
Next, as shown in FIGS. 6D and 6E, the insulating layer 3 and the gate electrode 4 are deposited.

【0080】絶縁層3は、スパッタ法等の一般的な真空
成膜法、CVD法、真空蒸着法で形成され、その厚さと
しては、数nmから数μmの範囲で設定され、好ましく
は数十nmから数百nmの範囲から選択される。望まし
い材料としてはSiO2,SiN,Al23,CaFな
どの高電界に絶えられる耐圧の高い材料が望ましい。
The insulating layer 3 is formed by a general vacuum film forming method such as a sputtering method, a CVD method, or a vacuum vapor deposition method, and the thickness thereof is set in the range of several nm to several μm, preferably several. It is selected from the range of 10 nm to several hundred nm. As a desirable material, a material having a high withstand voltage such as SiO 2 , SiN, Al 2 O 3 , and CaF that can withstand a high electric field is desirable.

【0081】ゲート電極4は、カソード電極2と同様に
導電性を有しており、蒸着法、スパッタ法等の一般的真
空成膜技術、フォトリソグラフィー技術により形成され
る。ゲート電極4の材料は、例えば、Be,Mg,T
i,Zr,Hf,V,Nb,Ta,Mo,W,Al,C
u,Ni,Cr,Au,Pt,Pd等の金属または合金
材料、TiC,ZrC,HfC,TaC,SiC,WC
等の炭化物、HfB2,ZrB2,LaB6,CeB6,Y
4,GdB4等の硼化物、TiN,ZrN,HfN等の
窒化物、Si,Ge等の半導体、有機高分子材料等から
適宜選択される。
The gate electrode 4 has conductivity like the cathode electrode 2, and is formed by a general vacuum film forming technique such as a vapor deposition method or a sputtering method, or a photolithography technique. The material of the gate electrode 4 is, for example, Be, Mg, T
i, Zr, Hf, V, Nb, Ta, Mo, W, Al, C
Metal or alloy material such as u, Ni, Cr, Au, Pt, Pd, TiC, ZrC, HfC, TaC, SiC, WC
Carbides such as HfB 2 , ZrB 2 , LaB 6 , CeB 6 , Y
B 4, GdB borides such as 4, TiN, ZrN, nitrides such as HfN, Si, a semiconductor such as Ge, are appropriately selected from organic polymeric material.

【0082】次に、図7を参照して開口部および電子放
出膜5の製造方法を説明する。図7は、図6(e)のA
の部分を拡大して示したものである。
Next, a method of manufacturing the opening and the electron emission film 5 will be described with reference to FIG. FIG. 7 shows A of FIG.
It is an enlarged view of the part.

【0083】図7(a)に示すように、フォトリソグラ
フィー技術によりマスクパターン51を形成した後、図
7(b)に示すようにエッチングを行い孔(開口部)を
形成する。このときカソード電極2でエッチングは停止
しても良いし、カソード電極2の一部がエッチングされ
ても良い。ただし、エッチング工程はそれぞれの各層
(カソード電極2,絶縁層3,ゲート電極4)の材料に
応じて、エッチング方法を選択する必要がある。
As shown in FIG. 7A, after a mask pattern 51 is formed by a photolithography technique, etching is performed to form holes (openings) as shown in FIG. 7B. At this time, the etching may be stopped at the cathode electrode 2, or a part of the cathode electrode 2 may be etched. However, in the etching process, it is necessary to select an etching method according to the material of each layer (cathode electrode 2, insulating layer 3, gate electrode 4).

【0084】次に、図7(c)に示すように、全面に電
子放出膜5を堆積する。
Next, as shown in FIG. 7C, the electron emission film 5 is deposited on the entire surface.

【0085】電子放出膜5は蒸着法、スパッタ法、プラ
ズマCVD法等の一般的成膜技術などで形成される。電
子放出膜5の材料は、低仕事関数の材料を選択するのが
好ましい。例えば、アモルファスカーボン,グラファイ
ト,ダイヤモンドライクカーボン,ダイヤモンドを分散
した炭素及び炭素化合物等から適宜選択される。好まし
くはより仕事関数の低いダイヤモンド薄膜、ダイヤモン
ドライクカーボン等が良い。電子放出膜5の膜厚として
は、数nmから数百nmの範囲で設定され、好ましくは
数nmから数十nmの範囲で選択される。
The electron emission film 5 is formed by a general film forming technique such as a vapor deposition method, a sputtering method and a plasma CVD method. As the material of the electron emission film 5, it is preferable to select a material having a low work function. For example, it is appropriately selected from amorphous carbon, graphite, diamond-like carbon, carbon in which diamond is dispersed, and carbon compounds. A diamond thin film having a lower work function, diamond-like carbon, etc. are preferable. The thickness of the electron emission film 5 is set in the range of several nm to several hundred nm, and preferably selected in the range of several nm to several tens nm.

【0086】これらの電子放出膜5から電子を放出させ
るのに必要な電界としては、できるだけ低くできれば、
駆動電圧をさげられる。たとえば、5×105V/m以
下であれば、駆動電圧は十数V程度に低減でき好まし
い。
The electric field required to emit electrons from these electron emitting films 5 should be as low as possible.
The drive voltage can be reduced. For example, if it is 5 × 10 5 V / m or less, the driving voltage can be reduced to about a dozen V, which is preferable.

【0087】次に、図7(d)のようにマスクパターン
51を剥離して本実施の形態の電子源が完成する。
Next, as shown in FIG. 7D, the mask pattern 51 is peeled off to complete the electron source of this embodiment.

【0088】電子源周辺部の高さと中央部の高さの差T
1−T2は、数十nmから数十μmの範囲で設定され、
好ましくは数百nm程度であり、図5で示したように、
ビーム径の最小値となる条件が選択される。
Difference T between the height of the peripheral portion of the electron source and the height of the central portion T
1-T2 is set in the range of several tens nm to several tens μm,
It is preferably about several hundreds nm, and as shown in FIG.
The condition that minimizes the beam diameter is selected.

【0089】この場合、カソード電極2の厚みが異なる
方向、すなわちX方向のビーム径が小さくなる。
In this case, the beam diameter in the direction in which the thickness of the cathode electrode 2 is different, that is, in the X direction becomes small.

【0090】孔の径は、素子の電子放出特性に大きく依
存する因子であり、素子を構成する材料の特性、特に電
子放出膜の仕事関数や膜厚、素子の駆動電圧、その時に
必要とする電子放出ビームの形状により適宜設定され
る。通常、孔の径は数百nmから数十μmの範囲から選
択される。
The diameter of the hole is a factor that largely depends on the electron emission characteristics of the device, and the characteristics of the material forming the device, particularly the work function and film thickness of the electron emission film, the drive voltage of the device, and the necessary at that time It is appropriately set according to the shape of the electron emission beam. Usually, the diameter of the pores is selected from the range of several hundred nm to several tens of μm.

【0091】孔の平面形状は特に定められるものではな
い。孔の長さは、電子放出量に依存する因子であり適宜
設定される。
The plane shape of the hole is not particularly limited. The length of the hole is a factor that depends on the electron emission amount and is set appropriately.

【0092】さらに、カソード電極2のCMP処理の
後、電子放出膜5を全面に形成し、エッチング工程で、
電子放出膜5の上面でエッチングを停止させる場合もあ
り、また、ダイヤモンド薄膜、またはダイヤモンドライ
クカーボン等を所望の場所に選択的に堆積する場合もあ
る。
Further, after the CMP treatment of the cathode electrode 2, the electron emission film 5 is formed on the entire surface, and in the etching process,
Etching may be stopped on the upper surface of the electron emission film 5, or a diamond thin film, diamond-like carbon, or the like may be selectively deposited at a desired location.

【0093】ここで述べた電子源は積層を繰り返した非
常に単純な構成であり、カソード電極あるいはゲート電
極の加工も、CMP法を用いた自己形成的な製造方法で
あるため、簡便で、製造プロセスが容易であり、歩留ま
り良く製造できる。
The electron source described here has a very simple structure in which stacking is repeated, and the processing of the cathode electrode or the gate electrode is a self-forming manufacturing method using the CMP method. The process is easy and it can be manufactured with high yield.

【0094】次に、本発明の実施の形態に係る電子源の
応用例について以下に述べる。
Next, application examples of the electron source according to the embodiment of the present invention will be described below.

【0095】図8は、上記電子源を複数備えた電子源集
合体の構成を模式的に示した平面図である。また、図9
は、図8の電子源集合体を用いた画像形成装置の構成を
模式的に示した斜視図である。
FIG. 8 is a plan view schematically showing the structure of an electron source assembly having a plurality of the above electron sources. In addition, FIG.
FIG. 9 is a perspective view schematically showing the configuration of an image forming apparatus using the electron source assembly of FIG. 8.

【0096】電子源集合体における電子源の配列につい
ては、種々のものが採用される。図8には、その一例と
して、電子源をX方向およびY方向に行列状に複数個配
し、同じ行に配された複数の電子源のカソード電極をX
方向の配線(カソード配線)に共通に結線し、同じ列に
配された複数の電子源のゲート電極をY方向の配線(ゲ
ート配線)に共通に接続してなる単純マトリクス配置の
ものを示す。以下単純マトリクス配置について詳述す
る。
Various arrangements of electron sources in the electron source assembly are adopted. In FIG. 8, as an example, a plurality of electron sources are arranged in a matrix in the X direction and the Y direction, and cathode electrodes of the plurality of electron sources arranged in the same row are shown as X electrodes.
A simple matrix arrangement is shown, in which gate electrodes of a plurality of electron sources arranged in the same column are commonly connected to wirings in the direction (cathode wiring) and are commonly connected to wirings in the Y direction (gate wiring). The simple matrix arrangement will be described in detail below.

【0097】図8,図9において、61は電子源基体、
62はX方向配線、63はY方向配線である。64は本
発明の実施の形態に係る電子源である。
In FIGS. 8 and 9, 61 is an electron source substrate,
62 is an X-direction wiring and 63 is a Y-direction wiring. Reference numeral 64 denotes an electron source according to the embodiment of the present invention.

【0098】m本のX方向配線62は、Dx1,Dx
2,…,Dxmのm本の配線からなり、真空蒸着法、印
刷法、スパッタ法等を用いて形成された導電性金属等で
構成することができる。配線の材料、膜厚、幅は、適宜
設計される。Y方向配線63は、Dy1,Dy2,…,
Dynのn本の配線よりなり、X方向配線62と同様に
形成される。これらm本のX方向配線62とn本のY方
向配線63との間には、層間絶縁層(不図示)が設けら
れており、両者を電気的に分離している(m,nは、共
に正の整数)。
The m number of X-direction wirings 62 are Dx1 and Dx.
, ..., Dxm, and can be made of a conductive metal or the like formed by a vacuum deposition method, a printing method, a sputtering method, or the like. The wiring material, film thickness, and width are appropriately designed. The Y-direction wiring 63 includes Dy1, Dy2, ...
It is composed of n Dyn wirings and is formed similarly to the X-direction wirings 62. An interlayer insulating layer (not shown) is provided between the m X-direction wirings 62 and the n Y-direction wirings 63 to electrically separate the two (m and n are: Both are positive integers).

【0099】層間絶縁層(不図示)は、真空蒸着法、印
刷法、スパッタ法等を用いて形成されたSiO2等で構
成される。例えば、X方向配線62を形成した基体61
の全面或いは一部に所望の形状で形成され、特に、X方
向配線62とY方向配線63の交差部の電位差に耐え得
るように、膜厚、材料、製法が適宜設定される。X方向
配線62とY方向配線63は、それぞれ外部端子として
引き出されている。
The interlayer insulating layer (not shown) is composed of SiO 2 or the like formed by a vacuum evaporation method, a printing method, a sputtering method or the like. For example, the base 61 on which the X-direction wiring 62 is formed
Is formed in a desired shape on the entire surface or a part thereof, and in particular, the film thickness, material, and manufacturing method are appropriately set so as to withstand the potential difference at the intersection of the X-direction wiring 62 and the Y-direction wiring 63. The X-direction wiring 62 and the Y-direction wiring 63 are drawn out as external terminals.

【0100】電子源64を構成するm本のX方向配線6
2は、カソード電極2をかねる場合もあり、n本のY方
向配線63は、ゲート電極4をかねる場合があり、層間
絶縁層は絶縁層3をかねる場合がある。
M number of X-direction wirings 6 constituting the electron source 64
2 may also serve as the cathode electrode 2, n Y-direction wirings 63 may serve as the gate electrode 4, and the interlayer insulating layer may serve as the insulating layer 3.

【0101】X方向配線62には、X方向に配列した電
子源64の行を選択するための走査信号を印加する不図
示の走査信号印加手段が接続される。一方、Y方向配線
63には、Y方向に配列した電子源64の各列を入力信
号に応じて変調するための不図示の変調信号発生手段が
接続される。各電子源に印加される駆動電圧は、当該素
子に印加される走査信号と変調信号の差電圧として供給
される。
A scanning signal applying means (not shown) for applying a scanning signal for selecting a row of the electron sources 64 arranged in the X direction is connected to the X-direction wiring 62. On the other hand, the Y-direction wiring 63 is connected to a modulation signal generating means (not shown) for modulating each column of the electron sources 64 arranged in the Y direction according to an input signal. The driving voltage applied to each electron source is supplied as a difference voltage between the scanning signal and the modulation signal applied to the element.

【0102】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。このような単純マトリクス配置の電子
源を用いて構成した画像形成装置について、図9を用い
て説明する。図9は、画像形成装置の表示パネルの一例
を示す模式図である。
In the above structure, individual elements can be selected and driven independently by using simple matrix wiring. An image forming apparatus configured by using an electron source having such a simple matrix arrangement will be described with reference to FIG. FIG. 9 is a schematic diagram showing an example of a display panel of the image forming apparatus.

【0103】図9において、71は電子源、81は電子
源を複数配した電子源基板、91は電子源基板81を固
定したリアプレート、96はガラス基体93の内面に蛍
光膜94とメタルバック95等が形成されたフェースプ
レートである。92は、支持枠であり、該支持枠92に
は、リアプレート91、フェースプレート96がフリッ
トガラスなどを用いて接続される。
In FIG. 9, 71 is an electron source, 81 is an electron source substrate on which a plurality of electron sources are arranged, 91 is a rear plate on which the electron source substrate 81 is fixed, 96 is a fluorescent film 94 and a metal back on the inner surface of a glass substrate 93. It is a face plate on which 95 and the like are formed. Reference numeral 92 is a support frame, and the rear plate 91 and the face plate 96 are connected to the support frame 92 by using frit glass or the like.

【0104】外囲器(パネル)98は、上述の如く、フ
ェースプレート96、支持枠92、リアプレート91で
構成される。リアプレート91は主に基板81の強度を
補強する目的で設けられるため、基板81自体で十分な
強度を持つ場合は別体のリアプレート91は不要とする
ことができ、基板81とリアプレート91が一体構成の
部材であっても構わない。
The envelope (panel) 98 is composed of the face plate 96, the support frame 92, and the rear plate 91 as described above. Since the rear plate 91 is provided mainly for the purpose of reinforcing the strength of the substrate 81, when the substrate 81 itself has sufficient strength, the separate rear plate 91 can be omitted, and the substrate 81 and the rear plate 91 can be omitted. May be a unitary member.

【0105】支持枠92の蛍光膜94とメタルバック9
5とをその内側表面に配置したフェースプレート96と
リアプレート91と支持枠92とが接合する接着面にフ
リットガラスを塗布し、フェースプレート96と支持枠
92とリアプレート91とを、所定の位置で合わせ、固
定し、加熱して焼成し封着する。
Fluorescent film 94 of support frame 92 and metal back 9
Frit glass is applied to the bonding surface where the face plate 96 having the inner surface 5 and the rear plate 91 and the support frame 92 are joined, and the face plate 96, the support frame 92, and the rear plate 91 are placed at predetermined positions. , Fix, heat and bake to seal.

【0106】また、焼成し封着する加熱手段は、赤外線
ランプ等を用いたランプ加熱、ホットプレート等、種々
のものが採用でき、これらに限定されるものではない。
As the heating means for firing and sealing, various means such as lamp heating using an infrared lamp and a hot plate can be adopted, but the heating means is not limited to these.

【0107】また、外囲器を構成する複数の部材を加熱
接着する接着材料は、フリットガラスに限るものではな
く、封着工程後、充分な真空雰囲気を形成できる材料で
あれば、種々の接着材料を採用することができる。
Further, the adhesive material for heat-bonding a plurality of members constituting the envelope is not limited to frit glass, and various adhesives can be used as long as they can form a sufficient vacuum atmosphere after the sealing step. Materials can be adopted.

【0108】上述した外囲器は、本発明の一実施態様で
あり、限定されるものではなく、種々のものが採用でき
る。
The above-mentioned envelope is one embodiment of the present invention, and is not limited, and various types can be adopted.

【0109】他の例として、基板81に直接支持枠92
を封着し、フェースプレート96、支持枠92及び基体
81で外囲器98を構成しても良い。また、フェースプ
レート96、リアプレート91間に、スペーサーとよば
れる不図示の支持体を設置することにより、大気圧に対
して十分な強度をもつ外囲器98を構成することもでき
る。
As another example, the support frame 92 is directly attached to the substrate 81.
Alternatively, the face plate 96, the support frame 92, and the base body 81 may be sealed to form the envelope 98. Further, by installing a support body (not shown) called a spacer between the face plate 96 and the rear plate 91, it is possible to configure the envelope 98 having sufficient strength against atmospheric pressure.

【0110】また、図10にフェースプレート96に形
成された蛍光膜94を模式図で示す。蛍光膜94は、モ
ノクロームの場合は蛍光体85のみから構成することが
できる。カラーの蛍光膜の場合は、ブラックストライプ
(同図(a))、ブラックマトリクス(同図(b))な
どと呼ばれる黒色導電材86と蛍光体85とから構成す
ることができる。
FIG. 10 is a schematic view showing the fluorescent film 94 formed on the face plate 96. In the case of monochrome, the phosphor film 94 can be composed of only the phosphor 85. In the case of a color fluorescent film, it can be composed of a black conductive material 86 called a black stripe (FIG. 1A), a black matrix (FIG. 2B) and the like and a phosphor 85.

【0111】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体85間の塗り分け部を黒くすることで
混色等を目立たなくすることと、蛍光膜94における外
光反射によるコントラストの低下を抑制することにあ
る。ブラックストライプの材料としては、通常用いられ
ている黒鉛を主成分とする材料の他、導電性があり、光
の透過及び反射が少ない材料を用いることができる。
The purpose of providing the black stripes and the black matrix is to make the mixed colors and the like inconspicuous by making the coating portions between the phosphors 85 of the three primary color phosphors necessary for color display inconspicuous. This is to suppress the decrease in contrast due to external light reflection at 94. As the material of the black stripe, in addition to a commonly used material containing graphite as a main component, a material having conductivity and having little light transmission and reflection can be used.

【0112】ガラス基体93に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜94の内面側には、通常メタルバ
ック95が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート9
6側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光膜94を保護すること等である。メ
タルバック95は、蛍光膜作製後、蛍光膜の内面側表面
の平滑化処理(通常、「フィルミング」と呼ばれる。)
を行い、その後Alを真空蒸着等を用いて堆積させるこ
とで作製できる。
As a method for applying the fluorescent substance to the glass substrate 93, a precipitation method, a printing method or the like can be adopted regardless of monochrome or color. A metal back 95 is usually provided on the inner surface side of the fluorescent film 94. The purpose of providing a metal back is
Of the light emitted from the phosphor, the light to the inner surface side
To improve the brightness by mirror-reflecting to the 6 side, to act as an electrode for applying an electron beam acceleration voltage, and to protect the fluorescent film 94 from damage due to collision of negative ions generated in the envelope. Etc. The metal back 95 is subjected to a smoothing process (generally called “filming”) on the inner surface of the fluorescent film after the fluorescent film is produced.
And then depositing Al using vacuum deposition or the like.

【0113】フェースプレート96には、更に蛍光膜9
4の導電性を高めるため、蛍光膜94の外面側に透明電
極(不図示)を設けてもよい。
The face plate 96 is further provided with a fluorescent film 9
In order to improve the conductivity of No. 4, a transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 94.

【0114】本実施の形態においては、電子放出素子7
1の直上に電子ビームが到達するため、電子放出素子7
1の直上に蛍光膜94が配置されるように、位置あわせ
されて構成される。
In the present embodiment, the electron-emitting device 7
Since the electron beam reaches just above 1, the electron-emitting device 7
1, the fluorescent film 94 is aligned and configured so as to be arranged immediately above.

【0115】次に、封着工程を施した外囲器(パネル)
を封止する真空封止工程について説明する。
Next, an enclosure (panel) which has been subjected to a sealing step.
The vacuum sealing step of sealing the will be described.

【0116】真空封止工程は、外囲器(パネル)98を
加熱して、80〜250℃に保持しながら、イオンポン
プ、ソープションポンプなどの排気装置によりの排気管
(不図示)を通じて排気し、有機物質の十分少ない雰囲
気にした後、排気管をバーナーで熱して溶解させて封じ
きる。外囲器98の封止後の圧力を維持するために、ゲ
ッター処理を行なうこともできる。これは、外囲器98
の封止を行う直前あるいは封止後に、抵抗加熱あるいは
高周波加熱等を用いた加熱により、外囲器98内の所定
の位置(不図示)に配置されたゲッターを加熱し、蒸着
膜を形成する処理である。ゲッターは通常Ba等が主成
分であり、該蒸着膜の吸着作用により、外囲器98内の
雰囲気を維持するものである。
In the vacuum sealing step, the envelope (panel) 98 is heated and kept at 80 to 250 ° C., and exhausted through an exhaust pipe (not shown) by an exhaust device such as an ion pump or a sorption pump. Then, after the atmosphere is made sufficiently low in organic substances, the exhaust pipe is heated by a burner to melt and seal. A getter process may be performed to maintain the pressure after the envelope 98 is sealed. This is the envelope 98
Immediately before or after the sealing of (1), by heating using resistance heating, high frequency heating, or the like, the getter arranged at a predetermined position (not shown) in the envelope 98 is heated to form a vapor deposition film. Processing. The getter usually has Ba or the like as a main component, and maintains the atmosphere in the envelope 98 by the adsorption action of the deposited film.

【0117】以上の工程によって製造された単純マトリ
クス配置の電子源を用いて構成した画像形成装置は、各
電子源の各電子放出素子に、容器外端子Dx1〜Dx
m、Dy1〜Dynを介して電圧を印加することによ
り、電子放出が生ずる。
In the image forming apparatus constructed by using the electron sources of the simple matrix arrangement manufactured by the above steps, the outside-container terminals Dx1 to Dx are attached to each electron-emitting device of each electron source.
Electrons are emitted by applying a voltage through m and Dy1 to Dyn.

【0118】高圧端子97を介してメタルバック95、
あるいは透明電極(不図示)に高圧を印加し、電子ビー
ムを加速する。
Metal back 95 through high voltage terminal 97,
Alternatively, a high voltage is applied to the transparent electrode (not shown) to accelerate the electron beam.

【0119】加速された電子は、蛍光膜94に衝突し、
発光が生じて画像が形成される。
The accelerated electrons collide with the fluorescent film 94,
Light emission occurs and an image is formed.

【0120】図11は、NTSC方式のテレビ信号に応
じて表示を行うための駆動回路の一例を示すブロック図
である。
FIG. 11 is a block diagram showing an example of a drive circuit for displaying according to an NTSC television signal.

【0121】走査回路1302について説明する。同回
路は、内部にM個のスイッチング素子(図中、S1ない
しSmで模式的に示している)を備えたものである。各
スイッチング素子は、直流電圧源Vx1の出力電圧もし
くは電圧源Vx2のいずれか一方を選択し、表示パネル
1301の端子Dx1ないしDxmと電気的に接続され
る。S1乃至Smの各スイッチング素子は、制御回路1
303が出力する制御信号Tscanに基づいて動作す
るものであり、例えばFETのようなスイッチング素子
を組み合わせることにより構成することができる。
The scanning circuit 1302 will be described. The circuit includes M switching elements (schematically shown by S1 to Sm in the drawing) inside. Each switching element selects either the output voltage of the DC voltage source Vx1 or the voltage source Vx2 and is electrically connected to the terminals Dx1 to Dxm of the display panel 1301. Each switching element of S1 to Sm is a control circuit 1
It operates based on the control signal Tscan output by 303, and can be configured by combining switching elements such as FETs.

【0122】直流電圧源は、電子放出素子の特性に基づ
き設定されている。
The DC voltage source is set based on the characteristics of the electron-emitting device.

【0123】制御回路1303は、外部より入力する画
像信号に基づいて適切な表示が行なわれるように各部の
動作を整合させる機能を有する。制御回路1303は、
同期信号分離回路1306より送られる同期信号Tsy
ncに基づいて、各部に対してTscanおよびTsf
tおよびTmryの各制御信号を発生する。
The control circuit 1303 has a function of matching the operation of each part so that an appropriate display is performed based on an image signal input from the outside. The control circuit 1303
Sync signal Tsy sent from sync signal separation circuit 1306
Tscan and Tsf for each part based on nc
Generate t and Tmry control signals.

【0124】同期信号分離回路1306は、外部から入
力されるNTSC方式のテレビ信号から同期信号成分と
輝度信号成分とを分離する為の回路で、一般的な周波数
分離(フィルター)回路等を用いて構成できる。同期信
号分離回路1306により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Tsync信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は便宜上DATA信号
と表した。このDATA信号はシフトレジスタ1304
に入力される。
The sync signal separation circuit 1306 is a circuit for separating the sync signal component and the luminance signal component from the NTSC system television signal input from the outside, and uses a general frequency separation (filter) circuit or the like. Can be configured. The sync signal separated by the sync signal separation circuit 1306 includes a vertical sync signal and a horizontal sync signal, but it is shown here as a Tsync signal for convenience of description. The luminance signal component of the image separated from the television signal is represented as a DATA signal for convenience. This DATA signal is a shift register 1304
Entered in.

【0125】シフトレジスタ1304は、時系列的にシ
リアルに入力される前記DATA信号を、画像の1ライ
ン毎にシリアル/パラレル変換するためのもので、前記
制御回路1303より送られる制御信号Tsftに基づ
いて動作する(即ち、制御信号Tsftは,シフトレジ
スタ1304のシフトクロックであるということもでき
る。)。シリアル/パラレル変換された画像1ライン分
(電子放出素子N素子分の駆動データに相当)のデータ
は、Id1乃至IdnのN個の並列信号として前記シフ
トレジスタ1304より出力される。
The shift register 1304 is for serially / parallel converting the DATA signals serially input in time series for each line of the image, and is based on the control signal Tsft sent from the control circuit 1303. It can be said that the control signal Tsft is the shift clock of the shift register 1304. The serial / parallel converted image data for one line (corresponding to drive data for N electron emission elements) is output from the shift register 1304 as N parallel signals Id1 to Idn.

【0126】ラインメモリ1305は、画像1ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路1303より送られる制御信号Tmryに
従って適宜Id1乃至Idnの内容を記憶する。記憶さ
れた内容は、I′d1乃至I′dnとして出力され、変
調信号発生器1307に入力される。
The line memory 1305 is a storage device for storing data for one line of an image for a required time, and stores the contents of Id1 to Idn as appropriate in accordance with the control signal Tmry sent from the control circuit 1303. The stored contents are output as I′d1 to I′dn and input to the modulation signal generator 1307.

【0127】変調信号発生器1307は、画像データ
I′d1乃至I′dnの各々に応じて電子放出素子の各
々を適切に駆動変調する為の信号源であり、その出力信
号は、端子Doy1乃至Doynを通じて表示パネル1
301内の電子源(電子放出素子)に印加される。
The modulation signal generator 1307 is a signal source for appropriately driving and modulating each of the electron-emitting devices according to each of the image data I'd1 to I'dn, and the output signal thereof is from the terminals Doy1 to Doy1. Display panel 1 through Doyn
It is applied to an electron source (electron emitting device) in 301.

【0128】本素子にパルス状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値V
mを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Pwを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事も可能である。
When a pulsed voltage is applied to this element,
For example, no electron emission occurs even if a voltage below the electron emission threshold is applied, but an electron beam is output when a voltage above the electron emission threshold is applied. At that time, the peak value V of the pulse
It is possible to control the intensity of the output electron beam by changing m. It is also possible to control the total amount of charges of the electron beam output by changing the pulse width Pw.

【0129】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器1307として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。
Therefore, as a method of modulating the electron-emitting device according to the input signal, a voltage modulation method, a pulse width modulation method or the like can be adopted. When implementing the voltage modulation method, a circuit of the voltage modulation method is used as the modulation signal generator 1307, which generates a voltage pulse of a fixed length and appropriately modulates the peak value of the pulse according to the input data. be able to.

【0130】パルス幅変調方式を実施するに際しては、
変調信号発生器1307として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。
In implementing the pulse width modulation method,
As the modulation signal generator 1307, it is possible to use a circuit of a pulse width modulation system that generates a voltage pulse having a constant peak value and appropriately modulates the width of the voltage pulse according to input data.

【0131】シフトレジスタ1304やラインメモリ1
305は、デジタル信号式あるいはアナログ信号式のも
のを採用できる。画像信号のシリアル/パラレル変換や
記憶が所定の速度で行われれば良いからである。
The shift register 1304 and the line memory 1
A digital signal type or an analog signal type can be used as the 305. This is because the serial / parallel conversion and storage of the image signal may be performed at a predetermined speed.

【0132】デジタル信号式を用いる場合には、同期信
号分離回路1306の出力信号DATAをデジタル信号
化する必要があるが、これには1306の出力部にA/
D変換器を設ければ良い。これに関連してラインメモリ
1305の出力信号がデジタル信号かアナログ信号かに
より、変調信号発生器1307に用いられる回路が若干
異なったものとなる。即ち、デジタル信号を用いた電圧
変調方式の場合、変調信号発生器1307には、例えば
D/A変換回路を用い、必要に応じて増幅回路などを付
加する。パルス幅変調方式の場合、変調信号発生器13
07には、例えば高速の発振器および発振器の出力する
波数を計数する計数器(カウンタ)及び計数器の出力値
と前記メモリの出力値を比較する比較器(コンパレー
タ)を組み合せた回路を用いる。必要に応じて、比較器
の出力するパルス幅変調された変調信号を電子放出素子
の駆動電圧にまで電圧増幅するための増幅器を付加する
こともできる。
When the digital signal type is used, it is necessary to convert the output signal DATA of the sync signal separation circuit 1306 into a digital signal.
A D converter may be provided. In connection with this, the circuit used for the modulation signal generator 1307 is slightly different depending on whether the output signal of the line memory 1305 is a digital signal or an analog signal. That is, in the case of the voltage modulation method using a digital signal, for example, a D / A conversion circuit is used for the modulation signal generator 1307, and an amplification circuit or the like is added if necessary. In the case of the pulse width modulation method, the modulation signal generator 13
As the circuit 07, for example, a circuit in which a high-speed oscillator, a counter that counts the number of waves output from the oscillator, and a comparator that compares the output value of the counter with the output value of the memory is used. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated modulation signal output from the comparator up to the driving voltage of the electron-emitting device can be added.

【0133】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器1307には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてレベルシ
フト回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路(VCO)
を採用でき、必要に応じて電子電子放出素子の駆動電圧
まで電圧増幅するための増幅器を付加することもでき
る。
In the case of the voltage modulation method using an analog signal, the modulation signal generator 1307 can employ an amplifier circuit using, for example, an operational amplifier, and a level shift circuit or the like can be added if necessary. In the case of the pulse width modulation method, for example, a voltage control type oscillation circuit (VCO)
Can be adopted, and an amplifier for amplifying the voltage up to the driving voltage of the electron-electron-emitting device can be added if necessary.

【0134】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、種々の変形
が可能である。入力信号については、NTSC方式を挙
げたが入力信号はこれに限られるものではなく、PA
L,SECAM方式などの他、これらよりも多数の走査
線からなるTV信号(例えば、MUSE方式をはじめと
する高品位TV)方式をも採用できる。
The configuration of the image forming apparatus described here is an example of the image forming apparatus to which the present invention can be applied, and various modifications can be made. As for the input signal, the NTSC system is mentioned, but the input signal is not limited to this, and PA
In addition to the L and SECAM systems, a TV signal (for example, a high-definition TV including the MUSE system) system having a larger number of scanning lines than these systems can be adopted.

【0135】また表示装置の他、感光性ドラム等を用い
て構成された光プリンターとしての画像形成装置等とし
ても用いることができる。
In addition to the display device, it can also be used as an image forming device as an optical printer constituted by using a photosensitive drum or the like.

【0136】次に、本実施の形態に係る電子源および画
像形成装置の実施例について詳しく説明する。
Next, examples of the electron source and the image forming apparatus according to this embodiment will be described in detail.

【0137】[電子源の実施例]以下に、本実施の形態
に係る電子源の一実施例として、好適な電子源の製造方
法について説明する。なお、ここでも先に用いた図2,
図6および図7を参照して説明を行う。
[Example of Electron Source] The following will describe a preferable method of manufacturing an electron source as an example of the electron source according to the present embodiment. It should be noted that here, as shown in FIG.
A description will be given with reference to FIGS. 6 and 7.

【0138】(工程1)基板1に石英を用い、十分洗浄を
行った後、プラズマSiN膜を1000nm堆積させた
(不示図)。プラズマSiN膜をCF4を用いてドライ
エッチングし、図6(a)のようにパターニングして分
離体50を形成した。このときの分離体50の間隔は、
30μmとした。
(Step 1) Quartz was used for the substrate 1 and after thorough cleaning, a plasma SiN film was deposited to a thickness of 1000 nm (not shown). The plasma SiN film was dry-etched using CF 4 and patterned as shown in FIG. 6A to form a separator 50. At this time, the space between the separators 50 is
It was 30 μm.

【0139】(工程2)次に、図6(b)に示すよう
に、スパッタ法によりカソード電極2として、厚さ10
00nmのTaを形成した。
(Step 2) Next, as shown in FIG. 6B, a cathode electrode 2 having a thickness of 10 is formed by a sputtering method.
00 nm Ta was formed.

【0140】(工程3)次に、図6(c)に示すよう
に、CMP法により、カソード電極2表面を凹状に加工
した。研磨量は、SiN分離体50の高さと電子源中央
部におけるカソード電極2の高さの差が0.4μmにな
るようにした。CMP処理は、CMP装置として、荏原
製作所EPO−114、研磨布にRodel社製SUP
REMERN−H(D51)、スラリーにFUJIMI
社製PLNERLITE5102を用いて行った。
(Step 3) Next, as shown in FIG. 6C, the surface of the cathode electrode 2 was processed into a concave shape by the CMP method. The polishing amount was such that the difference between the height of the SiN separator 50 and the height of the cathode electrode 2 in the central portion of the electron source was 0.4 μm. CMP processing was performed by Ebara Corporation EPO-114 as a CMP apparatus, and polishing cloth manufactured by Rodel SUP.
REMERN-H (D51), FUJIMI for slurry
It was performed using PLNERLITE5102 manufactured by the company.

【0141】(工程4)次に、図6(d),(e)に示
すように、絶縁層3として、プラズマSiO2を500
nm、ゲート電極4として、Taを100nmスパッタ
により堆積させた。
(Step 4) Next, as shown in FIGS. 6 (d) and 6 (e), as the insulating layer 3, plasma SiO 2 is used for 500 times.
As the gate electrode 4, Ta was deposited by 100 nm by sputtering.

【0142】(工程5)次に、図7(a)に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
(AZ1500/クラリアント社製)のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、マスク
パターン51を形成した。
(Step 5) Next, as shown in FIG. 7A, spin coating of a positive photoresist (AZ1500 / Clariant) and a photomask pattern are exposed by photolithography, developed, and masked. The pattern 51 was formed.

【0143】(工程6)図7(b)に示すように、マス
クパターン51をマスクとして、Taのゲート電極4及
び絶縁層3をCF4ガスを用いてそれぞれドライエッチ
ングし、カソード電極2で停止させ、X方向の幅が1μ
m、Y方向の長さが100μmの孔(開口部)を形成し
た。このときの開口部と開口部のX方向の距離(以下、
ピッチ)は、3μmとした。
(Step 6) As shown in FIG. 7B, using the mask pattern 51 as a mask, the Ta gate electrode 4 and the insulating layer 3 are dry-etched with CF 4 gas, respectively, and stopped at the cathode electrode 2. The width in the X direction is 1μ
A hole (opening) having a length of 100 μm in the m and Y directions was formed. At this time, the distance between the opening and the opening in the X direction (hereinafter,
The pitch) was 3 μm.

【0144】(工程7)続いて、図7(c)に示すよう
に、rfプラズマCVD法でダイヤモンドライクカーボ
ンの電子放出膜5を全面に60nm程度堆積した。その
ときの成膜ガスは、CH4+Arガスを用いた。
(Step 7) Subsequently, as shown in FIG. 7C, an electron emission film 5 of diamond-like carbon was deposited on the entire surface by about 60 nm by the rf plasma CVD method. As the film forming gas at that time, CH 4 + Ar gas was used.

【0145】(工程8)図7(d)に示すように、マス
クパターン51を完全に除去し、本実施例の電子放出素
子を完成させた。
(Step 8) As shown in FIG. 7D, the mask pattern 51 was completely removed, and the electron-emitting device of this example was completed.

【0146】以上のようにして作製した電子源を、アノ
ード電極−素子間距離H=1mmとして配置した。Va
=5kV、Vg=15Vとした。
The electron source manufactured as described above was arranged with a distance H between the anode electrode and the element being 1 mm. Va
= 5 kV and Vg = 15 V.

【0147】ここで、比較例として、開口部のX方向の
幅が1μm、Y方向の長さが100μm、ピッチが3μ
mでカソード電極2が1μmの均一な厚みを有する電子
源を用意した。そしてこれら2つの電子源を同時に駆動
させて比較することとした。なお、比較例の絶縁層3、
ゲート電極4の膜厚は実施例のものと同様である。
As a comparative example, the width of the openings in the X direction is 1 μm, the length in the Y direction is 100 μm, and the pitch is 3 μm.
An electron source was prepared in which the cathode electrode 2 had a uniform thickness of 1 μm. Then, these two electron sources are simultaneously driven for comparison. The insulating layer 3 of the comparative example,
The film thickness of the gate electrode 4 is similar to that of the embodiment.

【0148】アノード電極7として蛍光体を塗布した電
極を用い、2つの電子源の電子ビームのサイズを観察し
た。なお、ここで電子ビームのサイズとは、発光した蛍
光体でのピーク輝度の10%の領域までのサイズとし
た。
An electrode coated with a phosphor was used as the anode electrode 7, and the sizes of the electron beams of the two electron sources were observed. Here, the size of the electron beam is the size up to a region of 10% of the peak brightness of the phosphor that has emitted light.

【0149】その結果、本実施例の電子源では、比較例
と比べて、電子源中央部に収束した形状の電子ビームが
得られた。このときのX方向のビーム径の減少は、比較
例に対して、−14.4%であった。
As a result, in the electron source of this example, as compared with the comparative example, an electron beam having a shape converged in the central portion of the electron source was obtained. The decrease in the beam diameter in the X direction at this time was -14.4% with respect to the comparative example.

【0150】[画像形成装置の実施例]上記実施例の電
子源を用いて画像形成装置を作製した。
[Example of Image Forming Apparatus] An image forming apparatus was produced using the electron source of the above example.

【0151】実施例の電子源を10×10の単純マトリ
クス状に配置した。電子源は、横100μm、縦100
μmのピッチで配置した。電子源上部には、1mmに距
離を隔てた位置に蛍光体を配置した。蛍光体には加速電
圧として5kVの電圧を印加した。電子源駆動電圧はV
g=15Vとした。
The electron sources of the examples were arranged in a 10 × 10 simple matrix. The electron source is 100 μm in width and 100 in length.
It was arranged at a pitch of μm. A phosphor was placed above the electron source at a distance of 1 mm. A voltage of 5 kV was applied to the phosphor as an acceleration voltage. Electron source drive voltage is V
It was set to g = 15V.

【0152】この結果、高精細な画像形成装置が形成で
きた。
As a result, a high definition image forming apparatus could be formed.

【0153】(第2の実施の形態)図12および図13
には、本発明の第2の実施の形態に係る電子源が示され
ている。
(Second Embodiment) FIGS. 12 and 13
Shows an electron source according to the second embodiment of the present invention.

【0154】上記第1の実施の形態では、カソード電極
とゲート電極がともに凹状を呈する構成を示したが、本
実施の形態では、カソード電極を平面状とし、ゲート電
極を凹状にした構成を示す。
In the first embodiment described above, the cathode electrode and the gate electrode both have a concave shape, but in the present embodiment, the cathode electrode has a planar shape and the gate electrode has a concave shape. .

【0155】層構造が異なる以外は、上記第1の実施の
形態と略共通しているので、共通の構成部分については
同一の符号を付して説明を省略し、ここでは異なる部分
を中心に説明する。
Except that the layer structure is different, the second embodiment is substantially the same as the first embodiment. Therefore, the common components are designated by the same reference numerals and the description thereof will be omitted. Here, the different portions will be mainly described. explain.

【0156】図12は、本実施の形態に係るライン型電
子源のZ−X断面を示す模式図である。
FIG. 12 is a schematic diagram showing a ZX cross section of the line type electron source according to the present embodiment.

【0157】同図に示すように、電子源は、概略、基板
1上に配置されたカソード電極2と、絶縁層3を介して
カソード電極2上に積層されたゲート電極4と、カソー
ド電極2上面に電気的に接続して形成された複数の電子
放出部たる電子放出膜5と、を備えて構成される。
As shown in the figure, the electron source is roughly composed of a cathode electrode 2 arranged on a substrate 1, a gate electrode 4 laminated on the cathode electrode 2 via an insulating layer 3, and a cathode electrode 2. And an electron emission film 5 which is a plurality of electron emission portions electrically connected to the upper surface.

【0158】電子源は、絶縁層3およびゲート電極4を
貫通してカソード電極2の一部領域を露出せしめる複数
の開口部を備えており、電子放出膜5は、それぞれの開
口部内のカソード電極2の露出領域上に形成される。
The electron source has a plurality of openings penetrating the insulating layer 3 and the gate electrode 4 to expose a partial region of the cathode electrode 2, and the electron emission film 5 has a cathode electrode in each opening. It is formed on two exposed areas.

【0159】本実施の形態では、カソード電極2および
絶縁層3の膜厚を電子源全体で略均一にしている。そし
て、絶縁層3上に積層したゲート電極4の膜厚をX方向
で変化させることにより、ゲート電極4の上面を凹状を
呈する湾曲面にしている。
In this embodiment, the film thicknesses of the cathode electrode 2 and the insulating layer 3 are made substantially uniform over the entire electron source. Then, by changing the film thickness of the gate electrode 4 laminated on the insulating layer 3 in the X direction, the upper surface of the gate electrode 4 is formed into a concave curved surface.

【0160】すなわち、ゲート電極4の膜厚を、電子源
中央部よりも電子源周辺部において厚くすることで、カ
ソード電極2上面からゲート電極4上面までの高さを、
電子源中央部よりも電子源周辺部において高くなるよう
にしているのである。
That is, by making the film thickness of the gate electrode 4 thicker in the peripheral portion of the electron source than in the central portion of the electron source, the height from the upper surface of the cathode electrode 2 to the upper surface of the gate electrode 4 is
The height is higher in the peripheral portion of the electron source than in the central portion of the electron source.

【0161】kのとき、カソード電極2上面からゲート
電極4上面までの高さが電子源中央部から電子源周辺部
に向かって連続的に高くなるようにすることが好まし
い。これは、ゲート電極4上面が滑らかに湾曲している
形状のほうが製造が容易であるとともに、電子ビームの
収束性にも優れているからである。
At k, it is preferable that the height from the upper surface of the cathode electrode 2 to the upper surface of the gate electrode 4 continuously increases from the central portion of the electron source toward the peripheral portion of the electron source. This is because the shape in which the upper surface of the gate electrode 4 is smoothly curved is easier to manufacture, and the electron beam convergence is also excellent.

【0162】かかる構成により、ゲート電極4の上面の
電子放出部近傍における法線は、電子源中心方向に傾斜
する。カソード電極2とゲート電極4との間に電圧を印
加したときに形成される等電位面9は、概略、両電極の
法線方向と略直交する面となり、図12のごとくゲート
電極4の湾曲に応じた凹状を呈することとなる。
With such a structure, the normal line on the upper surface of the gate electrode 4 in the vicinity of the electron emission portion is inclined toward the center of the electron source. The equipotential surface 9 formed when a voltage is applied between the cathode electrode 2 and the gate electrode 4 is a surface that is substantially orthogonal to the normal direction of both electrodes, and the curvature of the gate electrode 4 as shown in FIG. Will have a concave shape.

【0163】上述したように、電子放出膜5から放出さ
れる電子は、カソード電極2とゲート電極4の間に形成
された等電位面9に略垂直な方向の軌道をとる。したが
って、本実施の形態の構成にあっては、各電子放出膜5
から放出された電子が電子源中央部に向かう指向性を付
与され、電子源全体として電子ビームを収束させること
(ビーム径を小さくすること)が可能となる。
As described above, the electrons emitted from the electron emission film 5 take a trajectory substantially perpendicular to the equipotential surface 9 formed between the cathode electrode 2 and the gate electrode 4. Therefore, in the configuration of the present embodiment, each electron emission film 5
Electrons emitted from the electron source are given a directivity toward the center of the electron source, and the electron beam can be converged (the beam diameter can be reduced) as the entire electron source.

【0164】図13は、本実施の形態に係る電子放出素
子の構成を示す模式図である。同図は、電子源の周辺部
に配置された1つの電子放出素子を示している。
FIG. 13 is a schematic diagram showing the structure of the electron-emitting device according to this embodiment. This figure shows one electron-emitting device arranged around the electron source.

【0165】同図に示すように、カソード電極2および
絶縁層3は均一な膜厚で形成されているが、絶縁層3上
に形成されたゲート電極4の膜厚は、電子源中央部より
も電子源周辺部側で厚くなり、ゲート電極4の上面は電
子源中心方向に傾斜した傾斜面となっている。したがっ
て、カソード電極2とゲート電極4間に形成される等電
位面は、開口部内において、電子源中央部側で密に、電
子源周辺部側で粗になり、それらの法線方向はカソード
電極2からゲート電極4に向かうにつれて電子源中心方
向に徐々に傾斜したものとなる。
As shown in the figure, the cathode electrode 2 and the insulating layer 3 are formed with a uniform film thickness, but the film thickness of the gate electrode 4 formed on the insulating layer 3 is larger than that in the central portion of the electron source. Also becomes thicker on the peripheral side of the electron source, and the upper surface of the gate electrode 4 is an inclined surface inclined toward the center of the electron source. Therefore, the equipotential surface formed between the cathode electrode 2 and the gate electrode 4 becomes dense in the central portion of the electron source and rough in the peripheral portion of the electron source in the opening, and their normal direction is the cathode electrode. It becomes gradually inclined toward the center of the electron source from 2 toward the gate electrode 4.

【0166】電子放出膜5から放出された電子は、等電
位面9に略垂直な方向の軌道をとるので、図13のよう
に電子源中心方向に向かって電子軌道が曲げられること
になる。なお、ゲート電極4の傾斜角は電子源の中央部
から周辺部に向かうにつれて大きくなるため、電子源の
周辺部に配置された電子放出素子ほど電子軌道の曲がり
が大きくなる。
Since the electrons emitted from the electron emission film 5 take a trajectory substantially perpendicular to the equipotential surface 9, the electron trajectory is bent toward the center of the electron source as shown in FIG. Since the inclination angle of the gate electrode 4 increases from the central portion of the electron source toward the peripheral portion thereof, the electron orbit of the electron-emitting device arranged near the peripheral portion of the electron source becomes larger.

【0167】このように、本実施の形態の構成によれ
ば、電子源のゲート電極4の上面を凹状にしたことによ
り、上記第1の実施の形態と同様、各電子放出素子(電
子放出部)から放出される電子に対して電子源中心方向
に向かう指向性を付与することができ、電子源全体のビ
ーム収束を図ることができる。
As described above, according to the structure of the present embodiment, since the upper surface of the gate electrode 4 of the electron source is made concave, each electron-emitting device (electron-emitting portion) is formed in the same manner as in the first embodiment. ), The directivity toward the center of the electron source can be imparted to the electrons emitted from (1), and the beam of the entire electron source can be converged.

【0168】[実施例]以下に、本実施の形態に係る電
子源の一実施例として、好適な電子源の製造方法につい
て説明する。
[Example] A preferred method of manufacturing an electron source will be described below as an example of the electron source according to the present embodiment.

【0169】(工程1)基板1に石英を用い、十分洗浄
を行った後、スパッタ法によりカソード電極2として、
厚さ1000nmのTaを形成した。
(Step 1) Quartz is used for the substrate 1, and after sufficiently washing, the cathode electrode 2 is formed by the sputtering method.
A Ta layer having a thickness of 1000 nm was formed.

【0170】(工程2)次に、絶縁層3として、プラズ
マSiO2を500nm堆積させた。
(Step 2) Next, as the insulating layer 3, plasma SiO 2 was deposited to a thickness of 500 nm.

【0171】(工程3)次に、プラズマSiN膜を10
00nm堆積させた。プラズマSiN膜をCF 4を用い
て、ドライエッチングし、パターニングし、分離体50
とした。このときのSiN分離体50の間隔は、30μ
mとした。その後、ゲート電極4として、Taを100
0nmスパッタにより堆積させた。
(Step 3) Next, a plasma SiN film is formed by 10
00 nm was deposited. CF plasma SiN film FourUsing
Dry etching, patterning, and the separator 50.
And The distance between the SiN separators 50 at this time is 30 μm.
m. Then, as the gate electrode 4, Ta is 100
It was deposited by 0 nm sputtering.

【0172】(工程4)CMP法により、ゲート表面を凹
状に加工した。このとき、ゲート電極の膜厚の最大と最
小の差は、0.4μmとなった。
(Step 4) The gate surface was processed into a concave shape by the CMP method. At this time, the difference between the maximum and the minimum film thickness of the gate electrode was 0.4 μm.

【0173】(工程5)次に、フォトリソグラフィーで、
ポジ型フォトレジスト(AZ1500/クラリアント社
製)のスピンコーティング、フォトマスクパターンを露
光し、現像し、マスクパターンを形成した。
(Step 5) Next, by photolithography,
Spin coating of a positive photoresist (AZ1500 / Clariant) and a photomask pattern were exposed and developed to form a mask pattern.

【0174】(工程6)マスクパターンをマスクとして、
Taのゲート電極4及び絶縁層3をCF4ガスを用いて
それぞれドライエッチングし、カソード電極で停止さ
せ、X方向の幅が1μm、Y方向の長さが100μmの
開口部を形成した。このときの開口部間ピッチは3μm
とした。
(Step 6) Using the mask pattern as a mask
The Ta gate electrode 4 and the insulating layer 3 were each dry-etched using CF 4 gas and stopped at the cathode electrode to form an opening having a width of 1 μm in the X direction and a length of 100 μm in the Y direction. The pitch between the openings at this time is 3 μm
And

【0175】(工程7)次に、rfプラズマCVD法で
ダイヤモンドライクカーボンの電子放出膜5全面に60
nm程度堆積した。そのときの成膜ガスは、CH4+A
rガスを用いた。
(Step 7) Next, 60 is formed on the entire surface of the diamond-like carbon electron emission film 5 by the rf plasma CVD method.
The thickness was about nm. The film forming gas at that time is CH 4 + A
r gas was used.

【0176】(工程8)マスクパターンを完全に除去
し、本実施例の電子源を完成させた。
(Step 8) The mask pattern was completely removed, and the electron source of this example was completed.

【0177】以上のようにして作製した電子源を、アノ
ード電極−素子間距離H=1mmとして配置した。Va
=5kV、Vg=15Vとした。
The electron source manufactured as described above was arranged with the distance H between the anode electrode and the element being 1 mm. Va
= 5 kV and Vg = 15 V.

【0178】ここで、比較例として、開口部のX方向の
幅が1μm、Y方向の長さが100μm、ピッチが3μ
mでゲート電極4が1μmの均一な厚みを有する電子源
を用意した。そしてこれら2つの電子源を同時に駆動さ
せて比較することとした。なお、比較例のカソード電極
2、絶縁層3の膜厚は実施例のものと同様である。
As a comparative example, the width of the openings in the X direction is 1 μm, the length in the Y direction is 100 μm, and the pitch is 3 μm.
An electron source was prepared in which the gate electrode 4 had a uniform thickness of 1 μm. Then, these two electron sources are simultaneously driven for comparison. The film thicknesses of the cathode electrode 2 and the insulating layer 3 of the comparative example are the same as those of the example.

【0179】アノード電極7として蛍光体を塗布した電
極を用い、2つの電子源の電子ビームのサイズを観察し
た。なお、ここで電子ビームのサイズとは、発光した蛍
光体でのピーク輝度の10%の領域までのサイズとし
た。
An electrode coated with a phosphor was used as the anode electrode 7, and the sizes of the electron beams of the two electron sources were observed. Here, the size of the electron beam is the size up to a region of 10% of the peak brightness of the phosphor that has emitted light.

【0180】その結果、本実施例の電子源では、比較例
と比べて、電子源中央部に収束した形状の電子ビームが
得られた。このときのX方向のビーム径の減少は、比較
例に対して、−7.51%であった。
As a result, in the electron source of this example, an electron beam having a shape converged in the central part of the electron source was obtained as compared with the comparative example. The decrease in beam diameter in the X direction at this time was -7.51% with respect to the comparative example.

【0181】(第3の実施の形態)図14には、本発明
の第3の実施の形態に係る電子源が示されている。
(Third Embodiment) FIG. 14 shows an electron source according to a third embodiment of the present invention.

【0182】上記第1の実施の形態では、カソード電極
の膜厚を電子源中央部よりも電子源周辺部において厚く
することで、カソード電極およびゲート電極の上面を凹
状に形成したが、本実施の形態では、カソード電極と基
板との間に、電子源中央部よりも電子源周辺部のほうが
厚い膜厚を有する下地層を介在させることで、カソード
電極およびゲート電極の上面を凹状にしている。
In the above-described first embodiment, the cathode electrode and the gate electrode are formed to have a concave upper surface by making the cathode electrode thicker in the electron source peripheral portion than in the electron source central portion. In the above configuration, the upper surface of the cathode electrode and the gate electrode is made concave by interposing an underlayer having a thickness larger in the electron source peripheral portion than in the electron source central portion between the cathode electrode and the substrate. .

【0183】層構造が異なる以外は、上記第1の実施の
形態と略共通しているので、共通の構成部分については
同一の符号を付して説明を省略し、ここでは異なる部分
を中心に説明する。
Except that the layer structure is different, the second embodiment is substantially the same as the first embodiment. Therefore, the common components are denoted by the same reference numerals, and the description thereof will be omitted. explain.

【0184】図14は、本実施の形態に係るライン型電
子源のZ−X断面を示す模式図である。
FIG. 14 is a schematic diagram showing a ZX cross section of the line type electron source according to the present embodiment.

【0185】同図に示すように、電子源は、概略、基板
1上に下地層121を介して配置されたカソード電極2
と、絶縁層3を介してカソード電極2上に積層されたゲ
ート電極4と、カソード電極2上面に電気的に接続して
形成された複数の電子放出部たる電子放出膜5と、を備
えて構成される。
As shown in the figure, the electron source is roughly the cathode electrode 2 arranged on the substrate 1 with the underlayer 121 interposed therebetween.
And a gate electrode 4 stacked on the cathode electrode 2 with an insulating layer 3 interposed therebetween, and an electron emission film 5 serving as a plurality of electron emission portions electrically connected to the upper surface of the cathode electrode 2. Composed.

【0186】電子源は、絶縁層3およびゲート電極4を
貫通してカソード電極2の一部領域を露出せしめる複数
の開口部を備えており、電子放出膜5は、それぞれの開
口部内のカソード電極2の露出領域上に形成される。
The electron source has a plurality of openings penetrating the insulating layer 3 and the gate electrode 4 to expose a partial region of the cathode electrode 2, and the electron emission film 5 has a cathode electrode in each opening. It is formed on two exposed areas.

【0187】本実施の形態では、基板1上に積層した下
地層121の膜厚をX方向で変化させている。そして、
その下地層121の表面上にカソード電極2を略均一の
膜厚で積層することにより、カソード電極2の上面を凹
状を呈する湾曲面にしている。
In this embodiment, the film thickness of the base layer 121 laminated on the substrate 1 is changed in the X direction. And
By stacking the cathode electrode 2 on the surface of the underlying layer 121 with a substantially uniform film thickness, the upper surface of the cathode electrode 2 is formed into a concave curved surface.

【0188】このように形成したカソード電極2上に
は、絶縁層3とゲート電極4とが略一定の膜厚で形成さ
れる。したがって、絶縁層3、ゲート電極4の上面も、
カソード電極2と同様に凹状を呈する湾曲面となってい
る。
On the cathode electrode 2 thus formed, the insulating layer 3 and the gate electrode 4 are formed with a substantially constant film thickness. Therefore, the upper surfaces of the insulating layer 3 and the gate electrode 4 are also
Like the cathode electrode 2, it has a concave curved surface.

【0189】かかる構成によって、上記第1の実施の形
態と同様の効果を得ることができる。
With this structure, the same effect as that of the first embodiment can be obtained.

【0190】[実施例]以下に、本実施の形態に係る電
子源の一実施例として、好適な電子源の製造方法につい
て説明する。
[Example] A preferred method of manufacturing an electron source will be described below as an example of the electron source according to the present embodiment.

【0191】(工程1)基板1に石英を用い、十分洗浄
を行った後、プラズマSiN膜を1000nm堆積させ
た。プラズマSiN膜をCF4を用いて、ドライエッチ
ングし、パターニングし、分離体50とした。このとき
のSiN分離体50の間隔は、30μmとした。その
後、プラズマSiO2を1100nm堆積させた。
(Step 1) Quartz was used for the substrate 1 and after thorough cleaning, a plasma SiN film was deposited to a thickness of 1000 nm. The plasma SiN film was dry-etched using CF 4 and patterned to obtain a separator 50. The distance between the SiN separators 50 at this time was 30 μm. After that, plasma SiO 2 was deposited to a thickness of 1100 nm.

【0192】(工程2)CMP法により、プラズマSi
2表面を凹状に加工して下地層121とした。このと
き、下地層121の膜厚の最大と最小の差は、400n
mとなるようにした。
(Step 2) Plasma Si by CMP method
The O 2 surface was processed into a concave shape to form a base layer 121. At this time, the difference between the maximum thickness and the minimum thickness of the underlayer 121 is 400 n.
It was set to m.

【0193】(工程3)カソード電極2として、厚さ4
00nmのTaを形成した。
(Step 3) The cathode electrode 2 has a thickness of 4
00 nm Ta was formed.

【0194】(工程4)次に、絶縁層3として、プラズ
マSiO2を500nm堆積させた。
(Step 4) Next, as the insulating layer 3, plasma SiO 2 was deposited to a thickness of 500 nm.

【0195】(工程5)ゲート電極4として、Taを1
000nmスパッタにより堆積させた。
(Step 5) 1 for Ta as the gate electrode 4
It was deposited by 000 nm sputtering.

【0196】(工程6)次に、フォトリソグラフィーで、
ポジ型フォトレジスト(AZ1500/クラリアント社
製)のスピンコーティング、フォトマスクパターンを露
光し、現像し、マスクパターンを形成した。
(Step 6) Next, by photolithography,
Spin coating of a positive photoresist (AZ1500 / Clariant) and a photomask pattern were exposed and developed to form a mask pattern.

【0197】(工程7)マスクパターンをマスクとして、
Taのゲート電極4及び絶縁層3をCF4ガスを用いて
それぞれドライエッチングし、カソード電極で停止さ
せ、X方向の幅が1μm、Y方向の長さが100μmの
開口部を形成した。
(Step 7) Using the mask pattern as a mask,
The Ta gate electrode 4 and the insulating layer 3 were each dry-etched using CF 4 gas and stopped at the cathode electrode to form an opening having a width of 1 μm in the X direction and a length of 100 μm in the Y direction.

【0198】(工程8)次に、rfプラズマCVD法で
ダイヤモンドライクカーボンの電子放出膜5全面に60
nm程度堆積した。そのときの成膜ガスは、CH4+A
rガスを用いた。
(Step 8) Next, 60 is formed on the entire surface of the diamond-like carbon electron emission film 5 by the rf plasma CVD method.
The thickness was about nm. The film forming gas at that time is CH 4 + A
r gas was used.

【0199】(工程9)マスクパターンを完全に除去
し、本実施例の電子源を完成させた。
(Step 9) The mask pattern was completely removed, and the electron source of this example was completed.

【0200】以上のようにして作製した電子源を、アノ
ード電極−素子間距離H=1mmとして配置した。Va
=5kV、Vg=15Vとした。
The electron source manufactured as described above was arranged with the distance H between the anode electrode and the element being 1 mm. Va
= 5 kV and Vg = 15 V.

【0201】ここで、比較例として、開口部のX方向の
幅が1μm、Y方向の長さが100μm、ピッチが3μ
m、下地層121、カソード電極2、絶縁層3、ゲート
電極4が平らである電子源を用意した。そしてこれら2
つの電子源を同時に駆動させて比較することとした。な
お、比較例のカソード電極2、絶縁層3、ゲート電極4
の膜厚は実施例のものと同様である。
As a comparative example, the width of the openings in the X direction is 1 μm, the length in the Y direction is 100 μm, and the pitch is 3 μm.
m, the underlayer 121, the cathode electrode 2, the insulating layer 3, and the gate electrode 4 were flat. And these 2
It was decided to drive two electron sources at the same time for comparison. In addition, the cathode electrode 2, the insulating layer 3, and the gate electrode 4 of the comparative example.
The film thickness of is similar to that of the example.

【0202】アノード電極7として蛍光体を塗布した電
極を用い、2つの電子源の電子ビームのサイズを観察し
た。なお、ここで電子ビームのサイズとは、発光した蛍
光体でのピーク輝度の10%の領域までのサイズとし
た。
An electrode coated with a phosphor was used as the anode electrode 7, and the sizes of electron beams from two electron sources were observed. Here, the size of the electron beam is the size up to a region of 10% of the peak brightness of the phosphor that has emitted light.

【0203】その結果、本実施例の電子源では、比較例
と比べて、電子源中央部に収束した形状の電子ビームが
得られた。このときのX方向のビーム径の減少は、比較
例に対して、−14.50%であった。
As a result, in the electron source of this example, an electron beam having a shape converged in the central portion of the electron source was obtained as compared with the comparative example. The decrease in the beam diameter in the X direction at this time was -14.50% with respect to the comparative example.

【0204】[0204]

【発明の効果】以上説明したように、本発明によれば、
電子ビーム径の更なる小型化を実現させるとともに、低
電圧で高効率な電子放出素子を提供することができる。
As described above, according to the present invention,
It is possible to provide a highly efficient electron emitting device at a low voltage while realizing a further downsizing of the electron beam diameter.

【0205】また、本発明による電子放出素子及び電子
源を用いると、画質が良好で高精細であり、性能の優れ
た電子源及び画像形成装置を提供することが可能とな
る。
Further, by using the electron-emitting device and the electron source according to the present invention, it is possible to provide an electron source and an image forming apparatus which have good image quality, high definition and excellent performance.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態に係る電子源の模式的斜視
図である。
FIG. 1 is a schematic perspective view of an electron source according to an embodiment of the present invention.

【図2】本発明の第1の実施の形態に係る電子源の模式
的断面図である。
FIG. 2 is a schematic cross-sectional view of an electron source according to the first embodiment of the present invention.

【図3】本発明の第1の実施の形態に係る電子放出素子
の模式図であり、(a)はZ−X断面図、(b)はX−
Y平面図である。
3A and 3B are schematic views of an electron-emitting device according to the first embodiment of the present invention, in which FIG. 3A is a Z-X sectional view and FIG.
It is a Y top view.

【図4】本発明の第1の実施の形態に係る電子放出素子
の模式的断面図である。
FIG. 4 is a schematic cross-sectional view of an electron-emitting device according to the first embodiment of the present invention.

【図5】電子源中央部と周辺部におけるカソード電極の
高さの比を変化させたときの電子ビーム径の変化を示す
図である。
FIG. 5 is a diagram showing a change in electron beam diameter when a ratio of heights of cathode electrodes in a central portion and a peripheral portion of an electron source is changed.

【図6】本発明の第1の実施の形態に係る電子放出素子
の製造方法を示す模式的断面図である。
FIG. 6 is a schematic cross-sectional view showing the method of manufacturing the electron-emitting device according to the first embodiment of the invention.

【図7】本発明の第1の実施の形態に係る電子放出素子
の製造方法を示す模式的断面図である。
FIG. 7 is a schematic cross-sectional view showing the method of manufacturing the electron-emitting device according to the first embodiment of the invention.

【図8】本発明の第1の実施の形態に係る電子源集合体
の構成を示す模式的平面図である。
FIG. 8 is a schematic plan view showing a configuration of an electron source assembly according to the first embodiment of the present invention.

【図9】本発明の第1の実施の形態に係る画像形成装置
の構成を示す模式的斜視図である。
FIG. 9 is a schematic perspective view showing the configuration of the image forming apparatus according to the first embodiment of the invention.

【図10】図9の画像形成装置に備えて好適な蛍光膜の
模式図である。
10 is a schematic view of a fluorescent film suitable for the image forming apparatus of FIG.

【図11】図9の画像形成装置に備えて好適な駆動回路
のブロック図である。
11 is a block diagram of a drive circuit suitable for the image forming apparatus in FIG.

【図12】本発明の第2の実施の形態に係る電子源の模
式的断面図である。
FIG. 12 is a schematic sectional view of an electron source according to a second embodiment of the present invention.

【図13】本発明の第2の実施の形態に係る電子放出素
子の模式的断面図である。
FIG. 13 is a schematic cross-sectional view of an electron-emitting device according to a second embodiment of the present invention.

【図14】本発明の第3の実施の形態に係る電子源の模
式的断面図である。
FIG. 14 is a schematic sectional view of an electron source according to a third embodiment of the present invention.

【図15】従来の電子放出素子の模式的断面図である。FIG. 15 is a schematic sectional view of a conventional electron-emitting device.

【図16】従来の電子源の模式的断面図である。FIG. 16 is a schematic sectional view of a conventional electron source.

【符号の説明】[Explanation of symbols]

1 基板 2 カソード電極 3 絶縁層 4 ゲート電極 5 電子放出膜 6 駆動電源 7 アノード電極 8 高圧電源 9 等電位面 50 分離体 51 マスクパターン 61 基体 62 X方向配線 63 Y方向配線 64 電子源 71 電子放出素子 81 電子源基板 85 蛍光体 86 黒色導電材 91 リアプレート 92 支持枠 93 ガラス基体 94 蛍光膜 95 メタルバック 96 フェースプレート 97 高圧端子 98 外囲器 121 下地層 1301 表示パネル 1302 走査回路 1303 制御回路 1304 シフトレジスタ 1305 ラインメモリ 1306 同期信号分離回路 1307 変調信号発生器 1 substrate 2 cathode electrode 3 insulating layers 4 gate electrode 5 Electron emission film 6 drive power supply 7 Anode electrode 8 high voltage power supply 9 equipotential surface 50 Separators 51 mask pattern 61 base 62 X-direction wiring 63 Y direction wiring 64 electron sources 71 electron-emitting device 81 electron source substrate 85 phosphor 86 Black conductive material 91 Rear plate 92 Support frame 93 glass substrate 94 Fluorescent film 95 metal back 96 face plate 97 High voltage terminal 98 envelope 121 Underlayer 1301 display panel 1302 scanning circuit 1303 control circuit 1304 shift register 1305 line memory 1306 Sync signal separation circuit 1307 Modulation signal generator

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】基板上に配置されたカソード電極と、 絶縁層を介して前記カソード電極上に積層されたゲート
電極と、 前記カソード電極上に該カソード電極と電気的に接続し
て形成された複数の電子放出部と、を備えた電子源にお
いて、 前記カソード電極と前記ゲート電極の少なくともいずれ
か一方の上面は、凹状を呈していることを特徴とする電
子源。
1. A cathode electrode disposed on a substrate, a gate electrode laminated on the cathode electrode via an insulating layer, and formed on the cathode electrode electrically connected to the cathode electrode. An electron source comprising a plurality of electron emitting portions, wherein the upper surface of at least one of the cathode electrode and the gate electrode has a concave shape.
【請求項2】基板上に配置されたカソード電極と、 絶縁層を介して前記カソード電極上に積層されたゲート
電極と、 前記カソード電極上に該カソード電極と電気的に接続し
て形成された複数の電子放出部と、を備えた電子源にお
いて、 前記カソード電極と前記ゲート電極の少なくともいずれ
か一方の上面の前記電子放出部近傍における法線は、電
子源中心方向に傾斜していることを特徴とする電子源。
2. A cathode electrode disposed on a substrate, a gate electrode laminated on the cathode electrode via an insulating layer, and formed on the cathode electrode electrically connected to the cathode electrode. In an electron source including a plurality of electron emitting portions, a normal line of the upper surface of at least one of the cathode electrode and the gate electrode in the vicinity of the electron emitting portion is inclined toward the electron source center direction. Characteristic electron source.
【請求項3】基板上に配置されたカソード電極と、 絶縁層を介して前記カソード電極上に積層されたゲート
電極と、 前記カソード電極上に該カソード電極と電気的に接続し
て形成された複数の電子放出部と、を備えた電子源にお
いて、 前記基板上面から前記カソード電極上面までの高さは、
電子源中央部よりも電子源周辺部のほうが高いことを特
徴とする電子源。
3. A cathode electrode arranged on a substrate, a gate electrode laminated on the cathode electrode via an insulating layer, and formed on the cathode electrode electrically connected to the cathode electrode. In an electron source including a plurality of electron emitting portions, a height from the substrate upper surface to the cathode electrode upper surface is
An electron source characterized in that the peripheral portion of the electron source is higher than the central portion of the electron source.
【請求項4】前記カソード電極の膜厚は、電子源中央部
よりも電子源周辺部のほうが厚いことを特徴とする請求
項3に記載の電子源。
4. The electron source according to claim 3, wherein the cathode electrode is thicker in a peripheral portion of the electron source than in a central portion of the electron source.
【請求項5】前記カソード電極は、電子源中央部よりも
電子源周辺部のほうが厚い膜厚を有する下地層を介し
て、基板上に配置されていることを特徴とする請求項3
に記載の電子源。
5. The cathode electrode is arranged on the substrate via an underlayer having a larger film thickness in the electron source peripheral portion than in the electron source central portion.
The electron source described in.
【請求項6】前記基板上面から前記カソード電極上面ま
での高さは、電子源中央部から電子源周辺部に向かって
連続的に高くなることを特徴とする請求項3,4または
5に記載の電子源。
6. The height from the upper surface of the substrate to the upper surface of the cathode electrode continuously increases from the central portion of the electron source toward the peripheral portion of the electron source. Electron source.
【請求項7】基板上に配置されたカソード電極と、 絶縁層を介して前記カソード電極上に積層されたゲート
電極と、 前記カソード電極上に該カソード電極と電気的に接続し
て形成された複数の電子放出部と、を備えた電子源にお
いて、 前記カソード電極上面から前記ゲート電極上面までの高
さは、電子源中央部よりも電子源周辺部のほうが高いこ
とを特徴とする電子源。
7. A cathode electrode disposed on a substrate, a gate electrode laminated on the cathode electrode via an insulating layer, and formed on the cathode electrode electrically connected to the cathode electrode. An electron source including a plurality of electron emitting portions, wherein the height from the cathode electrode upper surface to the gate electrode upper surface is higher in the electron source peripheral portion than in the electron source central portion.
【請求項8】前記ゲート電極の膜厚は、電子源中央部よ
りも電子源周辺部のほうが厚いことを特徴とする請求項
7に記載の電子源。
8. The electron source according to claim 7, wherein the gate electrode is thicker in a peripheral portion of the electron source than in a central portion of the electron source.
【請求項9】前記カソード電極上面から前記ゲート電極
上面までの高さは、電子源中央部から電子源周辺部に向
かって連続的に高くなることを特徴とする請求項7また
は8に記載の電子源。
9. The height from the upper surface of the cathode electrode to the upper surface of the gate electrode continuously increases from the central portion of the electron source toward the peripheral portion of the electron source. Electron source.
【請求項10】前記絶縁層および前記ゲート電極を貫通
して前記カソード電極の一部領域を露出せしめる複数の
開口部を備え、 前記電子放出部は、該開口部内であって前記カソード電
極の前記露出領域上に形成されていることを特徴とする
請求項1〜9のうちいずれか1項に記載の電子源。
10. A plurality of openings that penetrate the insulating layer and the gate electrode to expose a partial region of the cathode electrode, wherein the electron emission portion is within the opening and the cathode electrode is formed. The electron source according to claim 1, wherein the electron source is formed on an exposed region.
【請求項11】前記開口部の開口形状は、円形、楕円
形、矩形、多角形のいずれかであることを特徴とする請
求項10に記載の電子源。
11. The electron source according to claim 10, wherein the opening shape of the opening is any one of a circle, an ellipse, a rectangle, and a polygon.
【請求項12】前記電子放出部の材料は、ダイヤモンド
またはダイヤモンドライクカーボンを含むことを特徴と
する請求項1〜11のうちいずれか1項に記載の電子
源。
12. The electron source according to claim 1, wherein the material of the electron emitting portion contains diamond or diamond-like carbon.
【請求項13】請求項1〜12のうちいずれか1項に記
載の電子源を複数備えた電子源集合体であって、 前記カソード電極に結線される複数のカソード配線、お
よび前記ゲート電極に結線される複数のゲート配線によ
って、前記複数の電子源をマトリクス状に配線してなる
ことを特徴とする電子源集合体。
13. An electron source assembly comprising a plurality of electron sources according to claim 1, wherein a plurality of cathode wirings connected to the cathode electrode and the gate electrode are provided. An electron source assembly, wherein the plurality of electron sources are arranged in a matrix by a plurality of gate wirings to be connected.
【請求項14】請求項13に記載の電子源集合体と、該
電子源集合体から放出された電子によって画像を形成す
る画像形成部材と、を備えたことを特徴とする画像形成
装置。
14. An image forming apparatus, comprising: the electron source assembly according to claim 13; and an image forming member that forms an image by electrons emitted from the electron source assembly.
【請求項15】前記画像形成部材は、電子の衝突によっ
て発光する蛍光体であることを特徴とする請求項14に
記載の画像形成装置。
15. The image forming apparatus according to claim 14, wherein the image forming member is a phosphor that emits light by collision of electrons.
【請求項16】基板上にカソード電極を積層する工程
と、 絶縁層を介して前記カソード電極上にゲート電極を積層
する工程と、 前記カソード電極上に該カソード電極と電気的に接続し
て複数の電子放出部を形成する工程と、を含む電子源の
製造方法において、 前記カソード電極または前記ゲート電極を積層した後
に、その上面をケミカルメカニカルポリシング(CM
P)処理によって凹状に加工する工程を含むことを特徴
とする電子源の製造方法。
16. A step of laminating a cathode electrode on a substrate, a step of laminating a gate electrode on the cathode electrode via an insulating layer, and a plurality of electrodes electrically connected to the cathode electrode on the cathode electrode. And a step of forming an electron emission part of the same. After the cathode electrode or the gate electrode is laminated, the upper surface thereof is subjected to chemical mechanical polishing (CM).
P) A method of manufacturing an electron source, which comprises a step of processing into a concave shape.
JP2001202619A 2001-07-03 2001-07-03 Electron source, electron source assembly, image forming apparatus, and method of manufacturing electron source Withdrawn JP2003016915A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001202619A JP2003016915A (en) 2001-07-03 2001-07-03 Electron source, electron source assembly, image forming apparatus, and method of manufacturing electron source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001202619A JP2003016915A (en) 2001-07-03 2001-07-03 Electron source, electron source assembly, image forming apparatus, and method of manufacturing electron source

Publications (1)

Publication Number Publication Date
JP2003016915A true JP2003016915A (en) 2003-01-17

Family

ID=19039397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001202619A Withdrawn JP2003016915A (en) 2001-07-03 2001-07-03 Electron source, electron source assembly, image forming apparatus, and method of manufacturing electron source

Country Status (1)

Country Link
JP (1) JP2003016915A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935934B1 (en) 2003-03-15 2010-01-11 삼성전자주식회사 Emitter of Electron Beam Lithography System and Manufacturing Method Thereof
EP2320446A4 (en) * 2008-07-31 2012-04-11 Life Technology Res Inst Inc Electron emitter and field emission device provided with electron emitter
US10292605B2 (en) 2012-11-15 2019-05-21 Hill-Rom Services, Inc. Bed load cell based physiological sensing systems and methods

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935934B1 (en) 2003-03-15 2010-01-11 삼성전자주식회사 Emitter of Electron Beam Lithography System and Manufacturing Method Thereof
EP2320446A4 (en) * 2008-07-31 2012-04-11 Life Technology Res Inst Inc Electron emitter and field emission device provided with electron emitter
US8378561B2 (en) 2008-07-31 2013-02-19 Life Technology Research Institute, Inc. Electron emitter and field emission device provided with electron emitter
US10292605B2 (en) 2012-11-15 2019-05-21 Hill-Rom Services, Inc. Bed load cell based physiological sensing systems and methods

Similar Documents

Publication Publication Date Title
US6717340B2 (en) Electron-emitting device and image-forming apparatus
JP3969981B2 (en) Electron source driving method, driving circuit, electron source, and image forming apparatus
US5663608A (en) Field emission display devices, and field emisssion electron beam source and isolation structure components therefor
KR100220216B1 (en) Electron beam apparatus and image forming apparatus
US6580223B2 (en) Flat-type display
US6867537B2 (en) Image-forming apparatus having vent tube and getter
JP2000311587A (en) Electron emission device and image forming device
JP2002150922A (en) Electron emission device, cold cathode field emission device and manufacturing method thereof, and cold cathode field emission display device and manufacturing method thereof
US6278233B1 (en) Image forming apparatus with spacer
JP2003086082A (en) Electron emitting element, electron source, and image forming apparatus
KR20100062963A (en) Electron-emitting device and display panel including the same
JP2001229809A (en) Electron emission device and image forming device
US20080122336A1 (en) Electron-Emitting Device, Electron Source Using the Same, Image Display Apparatus, and Information Displaying and Reproducing Apparatus
JP3689656B2 (en) Electron emitting device, electron source, and image forming apparatus
JP2003016915A (en) Electron source, electron source assembly, image forming apparatus, and method of manufacturing electron source
JP2003016907A (en) Electron emitting device, electron source, image forming apparatus, and method of manufacturing electron emitting device
JP4810010B2 (en) Electron emitter
JP2003016919A (en) Electron emitting element, electron source, electron source assembly, and image forming apparatus
JP2003016910A (en) Electron emitting device, electron source, image forming apparatus, and method of manufacturing electron emitting device
US7994701B2 (en) Electron-emitting device, electron source, image display apparatus, and manufacturing method of electron-emitting device
JP2002124176A (en) Electron emitting element, electron source, and image forming apparatus
JP2003092056A (en) Electron emitting element, electron source and image forming apparatus
JP4622145B2 (en) Method for manufacturing electron emission device, method for manufacturing cold cathode field emission device, and method for manufacturing cold cathode field emission display
JP2001273849A (en) Electron emitting device, electron source, image forming apparatus, and method of manufacturing electron emitting device
JP2003109492A (en) Electron emitting element, electron source, and method of manufacturing image forming apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20081007