JP2003016049A

JP2003016049A - 半導体装置

Info

Publication number: JP2003016049A
Application number: JP2001199148A
Authority: JP
Inventors: Toshiya Nitta; 敏也新田; Motonaga Nishimura; 始修西村
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-06-29
Filing date: 2001-06-29
Publication date: 2003-01-17

Abstract

(57)【要約】【課題】フラッシュ内蔵マイコンを開発せずに評価・
試作や量産初期段階でのプログラム変更を可能とする半
導体装置を提供する。【解決手段】マスクＲＯＭ内蔵マイコン１とフラッシ
ュメモリ４が別々のチップで構成され、両者はバンプ電
極５を介して対面するように接続されている。マスクＲ
ＯＭ内蔵マイコン１はフラッシュメモリ４の接続を認識
する認識回路６を有する。マスクＲＯＭ内蔵マイコン１
のＣＰＵは、フラッシュメモリ４の接続の有無を認識回
路６からの認識信号によって判断し、フラッシュメモリ
４が接続されていると判断した場合、マスクＲＯＭとの
データアクセスを遮断してフラッシュメモリ４とのデー
タアクセスを可能とし、フラッシュメモリ４のプログラ
ムに従って動作する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関す
るものであり、詳しくは、マイクロコンピュータ（以
下、マイコンと記す。）にフラッシュメモリ等の電気的
に書換え可能な不揮発性メモリが搭載された半導体装置
に関するものである。

【０００２】

【従来の技術】電子機器製品に組み込まれるマイコン
は、マイコン動作と電子機器全体の動作とを制御する
際、ＲＯＭ（read only memory）に格納された動作プロ
グラムを必要とする。量産されるマイコン製品には、通
常、価格や構成で量産に適しているマスクＲＯＭが内蔵
される（以下、マスクＲＯＭ内蔵マイコンと記す。）。
図７（ａ）に、同一半導体チップ上に中央演算処理装置
（以下、ＣＰＵ（central processing unit）と記
す。）１０２とマスクＲＯＭ１０３とが搭載されて構成
されているマスクＲＯＭ内蔵マイコン１０１の平面図が
示されている。マスクＲＯＭ１０３には半導体ウエハの
製造段階で動作プログラムが書込まれる。このマスクＲ
ＯＭ１０３は読み出し専用メモリであり、製造段階で書
込まれたプログラムの書換えを行うことはできない。

【０００３】ところが、マイコンが組み込まれる電子機
器製品の評価・試作や量産初期段階では、頻繁にプログ
ラム変更が必要となる。従来、このようなプログラム変
更が発生する段階ではマスクＲＯＭ内蔵マイコンを使用
せず、電気的に書換え可能なフラッシュメモリを内蔵し
たマイコン（以下、フラッシュメモリ内蔵マイコンと記
す。）を用いて、プログラム変更を可能にしていた。図
７（ｂ）に、同一半導体チップ上にＣＰＵ１１２とフラ
ッシュメモリ１１３とが搭載されて構成されたフラッシ
ュメモリ内蔵マイコン１１１の平面図が示されている。
フラッシュメモリ内蔵マイコン１１１を用いるとメモリ
内のプログラム変更が可能となるので、電子機器製品の
評価・試作や量産初期段階では非常に有効である。

【０００４】これらの理由から、従来は、プログラムの
修正が必要となる段階ではフラッシュメモリ内蔵マイコ
ンを使用し、プログラムが確定した後にマスクＲＯＭ内
蔵マイコンで量産を行っていた。

【０００５】

【発明が解決しようとする課題】しかしながら、プログ
ラム修正が必要な段階でフラッシュメモリ内蔵マイコン
を使用する場合、マイコン開発者は、量産を行うマスク
ＲＯＭ内蔵マイコンの製品の種類に応じてフラッシュメ
モリ内蔵マイコンを開発しなければならなかった。従っ
て、マスクＲＯＭ内蔵マイコンとフラッシュメモリ内蔵
マイコンの２つのマイコンを開発することになり、開発
コストが高くなってしまうという問題があった。

【０００６】さらに、フラッシュメモリはマスクＲＯＭ
と比較すると製造工程が複雑でその技術的な障壁も高い
ため、開発、製造コストが高くなる傾向にある。例え
ば、フラッシュメモリのメモリセルの形成においては、
マイコン製造プロセスと比較すると熱処理が多く、高圧
トランジスタの形成が必要になる。従って、これらの工
程をマイコンの製造プロセスと融合して、フラッシュメ
モリをマイコンと同一半導体チップ上に形成することは
難しい。また、フラッシュメモリ内蔵マイコンは主とし
て評価・試作や量産初期段階で使用されることから少量
生産である。そのため、チップのコスト自体を下げるこ
とも容易ではない。

【０００７】本発明はこれらの問題を解決するために、
フラッシュメモリ内蔵マイコンを開発することなく評価
・試作や量産初期段階でのプログラム修正を行うことが
でき、開発コストの大幅な低減を実現できる半導体装置
を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、少なくともＣＰＵ及びＲ
ＯＭを内蔵しており、別のチップで構成された電気的に
書換え可能な不揮発性メモリとの接続に用いられる外部
電極を有するマイコンと、前記不揮発性メモリが前記マ
イコンに接続されているか否かを示す認識信号を発生さ
せる認識回路とを備えたことを特徴とする。

【０００９】この構成によれば、マイコンの外部電極を
介して、マイコンと別のチップにて構成された電気的に
書換え可能な不揮発性メモリをマイコンに接続すること
ができるので、評価・試作や量産初期段階における電気
的なプログラム変更が可能となる。また、この不揮発性
メモリはマイコンに対して外付けで接続されるので、マ
イコンから取り外すことが可能である。そこで、評価・
試作や量産初期段階後にこの不揮発性メモリを取り除
き、確定されたプログラムを改めてマイコン内のＲＯＭ
に記憶させれば、量産品と同様の構成にすることができ
る。従って、試作品として作製された製品を、評価・試
作や量産初期段階後に量産品として扱うことが可能とな
る。

【００１０】また、本発明の半導体装置は、少なくとも
ＣＰＵ及びＲＯＭを内蔵したマイコンと、前記マイコン
と別のチップで構成され、前記マイコンと外部電極にて
接続された、電気的に書換え可能な不揮発性メモリと、
前記不揮発性メモリが前記マイコンに接続されているか
否かを示す認識信号を発生させる認識回路とを備えた構
成とすることもできる。

【００１１】この構成によれば、電気的に書き換え可能
な不揮発性メモリが設けられているので、評価・試作や
量産初期段階において電気的なプログラム変更が可能と
なる。さらに、不揮発性メモリはマイコンと別々のチッ
プで構成されて外部電極にてマイコンに接続されている
ので、評価・試作や量産初期段階後に取り除くことも可
能である。そこで、評価・試作や量産初期段階後に不揮
発性メモリを取り除き、確定されたプログラムを改めて
マイコン内のＲＯＭに記憶させることにより、量産品と
同様の構成にすることができる。従って、評価・試作や
量産初期段階後は、不揮発性メモリを取り除いて量産品
として扱うことが可能となる。

【００１２】以上のように、本発明の半導体装置によれ
ば、フラッシュメモリ内蔵マイコンを開発しなくても、
評価・試作や量産初期段階において電気的なプログラム
変更が可能となり、開発コストが大幅に低減できる。

【００１３】また、本発明のような構成の場合、不揮発
性メモリを単独のチップとして開発しておけば複数種の
マイコンと組み合わせることができるので、開発コスト
も削減できる。さらに、記憶容量の異なる不揮発性メモ
リの単独チップを容易しておけば、１種類のマイコンに
対し、ユーザーが必要とする記憶容量を有するマイコン
製品を容易に実現できるという効果も得られる。

【００１４】さらに、本発明の半導体装置は、前記認識
信号が前記不揮発性メモリと前記マイコンとの接続を示
すと、前記ＣＰＵと前記ＲＯＭとのデータアクセスが遮
断され、前記ＣＰＵと前記不揮発性メモリとのデータア
クセスが可能となるように構成されることが好ましい。

【００１５】この構成によれば、不揮発性メモリがマイ
コンに接続されている状態において、不揮発性メモリか
らＣＰＵへのデータ読み出し及びＣＰＵによる不揮発性
メモリのデータ書き換えが可能となる。

【００１６】さらに、本発明の半導体装置は、前記ＲＯ
Ｍが、前記認識信号に応じて前記ＣＰＵのデータアクセ
ス先を切り替える動作を制御するための切り替えプログ
ラムを格納しており、前記ＣＰＵが、前記切り替えプロ
グラムによりデータアクセス先を切り替える動作を行う
ような構成とする、あるいは、前記認識信号に応じて前
記ＣＰＵのデータアクセス先の切り替えを制御する制御
回路をさらに備えた構成とすることにより、前記不揮発
性メモリが前記マイコンに接続されている際に前記ＣＰ
Ｕと前記ＲＯＭとのデータアクセスを遮断し、且つ前記
ＣＰＵと前記不揮発性メモリとのデータアクセスを可能
とする動作を実現できる。

【００１７】さらに、本発明の半導体装置は、前記ＲＯ
Ｍが前記不揮発性メモリへの書込み動作を制御するため
の書込みプログラムを格納しており、前記ＣＰＵと前記
ＲＯＭとは前記不揮発性メモリのデータ書き換え時にデ
ータアクセス可能となり、前記ＣＰＵが、前記書込みプ
ログラムにより前記不揮発性メモリのデータ書き換えを
行うことが好ましい。

【００１８】また、本発明の半導体装置は、前記不揮発
性メモリの種別を識別する識別信号を発生させる識別回
路をさらに備えることが好ましい。この構成によれば、
接続された不揮発性メモリの種類に応じて、不揮発性メ
モリへの書込み動作の制御を変化させることも可能とな
る。例えば、前記ＲＯＭが前記不揮発性メモリへの書込
み動作を制御するための複数の書込みプログラムを格納
しており、前記ＣＰＵと前記ＲＯＭは前記不揮発性メモ
リのデータ書き換え時にデータアクセス可能となり、前
記ＣＰＵが、前記識別信号に応じて前記不揮発性メモリ
の種別に対応する書込みプログラムを前記ＲＯＭから選
択し、選択された書込みプログラムにより前記不揮発性
メモリのデータ書き換えを行う構成とすることにより、
不揮発性メモリの種類に応じた動作プログラムで書込み
動作を実行することができるので、種類に限定されずに
複数種の不揮発性メモリを用いることができる。

【００１９】

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について、図面を参照しながら説明す
る。

【００２０】図１（ａ）は、本実施形態に係る半導体装
置の概略構成を示す断面図である。図１(ａ)に示すよう
に、本実施形態の半導体装置は、マスクＲＯＭ内蔵マイ
コン１とフラッシュメモリ（不揮発性メモリ）４とが別
々のチップで構成されており、マスクＲＯＭ内蔵マイコ
ン１上にフラッシュメモリ４が搭載された構成となって
いる。マスクＲＯＭマイコン１上には、導電性のワイヤ
（図示せず。）で外部リード端子（図示せず。）と接続
されるアルミパッド電極２と、フラッシュメモリ４との
接続に用いられるアルミパッド電極（外部電極）３とが
形成されている。また、フラッシュメモリ４の表面には
半田のバンプ電極（外部電極）５が設けられており、こ
のバンプ電極５とマスクＲＯＭ内蔵マイコン１のアルミ
パッド電極３とが接続されている。すなわち、フラッシ
ュメモリ４はバンプ電極５を介して、マスクＲＯＭ内蔵
マイコン１と対面するように配置されている。

【００２１】なお、本実施形態のマスクＲＯＭ内蔵マイ
コン１の基本構成は、図７（ａ）に示したような、量産
用として用いるマスクＲＯＭ内蔵マイコン１０１とほぼ
同じである。また、マスクＲＯＭに記憶されるプログラ
ムは必要最低限のものでよく、評価用プログラムはフラ
ッシュメモリ４に記憶されている。

【００２２】次に、半導体装置全体の構成と動作につい
て、図２を用いて詳細に説明する。図２は、図１（ａ）
におけるマスクＲＯＭ内蔵マイコン１とフラッシュメモ
リ４との間の主な配線関係を示している。ここでは、配
線関係を示すために、マスクＲＯＭ内蔵マイコン１とフ
ラッシュメモリ４とを平面的な位置関係で表している。

【００２３】マスクＲＯＭ内蔵マイコン１は、ＣＰＵ１
４、一時的にデータ保存が可能なＲＡＭ（random acces
s memory）１５、データの書換えが不可能なマスクＲＯ
Ｍ１６、及びフラッシュメモリ４が接続されているか否
かを認識する認識回路６を備えている。ＲＡＭ１５とマ
スクＲＯＭ１６は、アドレスバス１７，１９とデータバ
ス１８，２０によってそれぞれＣＰＵ１４と接続されて
いる。認識回路６は、配線２３にてフラッシュメモリ４
と接続されている。認識回路６から出力される認識信号
は、配線１１によってＣＰＵ１４に伝えられる。なお、
その他、マスクＲＯＭ内蔵マイコン１の周辺機能、制御
線などは省略している。

【００２４】一方、フラッシュメモリ４は、バンプ電極
５を介するアドレスバス２１とデータバス２２とによっ
てＲＯＭ内蔵マイコン１内のＣＰＵ１４と接続されてい
る。

【００２５】本構成において、ＣＰＵ１４は、認識回路
６から出力される認識信号によってフラッシュメモリ４
の接続状態を判断し、フラッシュメモリ４が接続されて
いる場合はマスクＲＯＭ１６とのアクセスを遮断して、
フラッシュメモリ４とアクセスが行えるようにデータア
クセス先を電気的に切り替える。このような動作によ
り、ＣＰＵ１４はフラッシュメモリ４に書込まれたプロ
グラムを読み出すことができ、プログラムの書換えも可
能となる。

【００２６】また、本構成においては、マスクＲＯＭ１
６に、フラッシュメモリ４へデータを書込む動作（以
下、書込み動作と記す。）のプログラム（以下、書込み
プログラムと記す。）に加えて、認識回路６からの認識
信号に応じてＣＰＵ１４のデータアクセス先をマスクＲ
ＯＭ１６からフラッシュメモリ４に切り替える動作のプ
ログラム（以下、切り替えプログラムと記す。）が格納
されている。ＣＰＵ１４はこの切り替えプログラムを読
み出すことにより、マスクＲＯＭ１６とのデータアクセ
スを遮断し、フラッシュメモリ４とのデータアクセスを
可能とする。なお、データアクセス先を切り替える他の
手段としては、認識回路６からの認識信号によって切り
替えを行う制御回路を配置するなど、ハードウェア的な
仕組みであっても構わない。なお、フラッシュメモリ４
が接続されていても、フラッシュメモリ４へのデータ書
込み時にはＣＰＵ１４とマスクＲＯＭ１６とのデータア
クセスが可能となるように構成されている。

【００２７】次に、マスクＲＯＭ内蔵マイコン１とフラ
ッシュメモリ４との接続の有無を認識する認識回路６に
ついて、図１（ｂ）及び（ｃ）を用いて説明する。図１
（ｂ）は、認識回路６が接続された認識用のバンプ電極
部分の拡大図である。図１（ｃ）は、認識回路６の回路
構成図である。

【００２８】図１（ｂ）に示すように、マスクＲＯＭ内
蔵マイコン１には一定電圧（Ｖｈ）が印加される配線７
が配置されている。配線７は途中で分岐し、一方は配線
８を経由して認識回路６に接続される。また他方は、認
識用パッド電極３ａ及び認識用バンプ電極５ａを介し
て、フラッシュメモリ４内に配置された配線９に電気的
に接続される。配線９は、認識用バンプ電極５ｂ及び認
識用パッド電極３ｂを介して、マスクＲＯＭ内蔵マイコ
ン１内に配置された配線１０と電気的に接続される。こ
のように、分岐した配線７の他方は、配線９及び配線１
０を経由して、認識回路６に接続される。従って、図２
に示した配線２３は、分岐した配線７の他方、認識用電
極パッド３ａ、３ｂ、認識用バンプ電極５ａ，５ｂ、配
線９、及び配線１０に相当する。認識回路６から出力さ
れる認識信号は、配線１１によってＣＰＵ１４に伝えら
れる。

【００２９】認識回路６は、図１（ｃ）に示すように、
２入力ＡＮＤ回路６１によって構成されている。入力端
子６２，６３には、それぞれプルダウン抵抗６４が接続
されている。また、入力端子６２は配線８に、入力端子
６３は配線１０に、出力端子６５は配線１１に、それぞ
れ接続されている。

【００３０】識別回路６をこのような構成とすること
で、次のような動作が可能となる。まず、一定電圧Ｖｈ
を２入力ＡＮＤ回路６１のハイレベルとすると、フラッ
シュメモリ４がマスクＲＯＭ内蔵マイコン１に接続され
た場合、入力端子６２，６３からの２入力ＡＮＤ回路６
１への入力は共にハイレベルとなる。このため、２入力
ＡＮＤ回路６１の出力端子６５からの出力はハイレベル
となる。一方、フラッシュメモリ４がマスクＲＯＭ内蔵
マイコン１に接続されていない場合、配線８に接続され
た入力端子６２からの入力はハイレベル、配線１０に接
続された入力端子６３からの入力はローレベルになるた
め、出力端子６５からの出力はローレベルとなる。すな
わち、出力端子６５からの出力がハイレベルの時はフラ
ッシュメモリ４が接続されており、ローレベルの時はフ
ラッシュメモリ４が接続されていないことになる。この
出力端子６５からの出力が認識信号としてＣＰＵ１４に
入力され、上述のとおりＣＰＵ１４のデータアクセス先
が切り替えられる。

【００３１】以上のように、本実施形態の半導体装置に
はフラッシュメモリ４が設けられているので、評価・試
作や量産初期段階において電気的なプログラム変更が可
能となる。さらに、フラッシュメモリ４はマスクＲＯＭ
内蔵マイコン１と別々のチップで構成されてバンプ電極
５にて接続されているので、フラッシュメモリ４を取り
除いて、確定されたプログラムを改めてマスクＲＯＭ１
６に記憶させることにより、試作品として用いられる本
実施形態の半導体装置が量産品と同様の構成となる。つ
まり、評価・試作や量産初期段階の後、試作品として作
製された製品を量産品と同様に扱うことが可能となる。
さらに、認識回路６にてフラッシュメモリ４が接続され
ていることを認識した場合に、ＣＰＵ１４とフラッシュ
メモリ４とのデータアクセスを可能にするので、フラッ
シュメモリ４からのデータ読み出し及びフラッシュメモ
リ４のデータ書き換えも可能となる。

【００３２】このように、本実施形態の半導体装置によ
れば、フラッシュメモリ内蔵マイコンを開発しなくても
評価・試作や量産初期段階において電気的なプログラム
変更が可能となり、マイコンの開発コストを大幅に低減
できるという効果が得られる。

【００３３】また、本実施形態の半導体装置の場合、フ
ラッシュメモリ４を単独のチップとして開発しておけ
ば、異なるマスクＲＯＭ内蔵マイコンに対しても流用す
ることが容易である。すなわち、マイコン製品毎にフラ
ッシュメモリ内蔵マイコンを開発しなくても、１種類の
フラッシュメモリを複数のマスクＲＯＭ内蔵マイコンと
組み合わせることで、フラッシュメモリ内蔵マイコンと
同機能を有する装置を構成できるという効果が得られ
る。さらに、記憶容量の異なるフラッシュメモリ単独の
チップを用意しておけば、１種類のマスクＲＯＭマイコ
ンに対し、ユーザーが必要とする記憶容量を備えたマイ
コン製品を容易に実現できるという効果も得られる。

【００３４】また、本実施形態の半導体装置の場合、マ
スクＲＯＭ内蔵マイコン１とフラッシュメモリ４の２チ
ップ間がバンプ電極５で接続されている。このようにバ
ンプ電極５にて接続すると、チップ間の距離が短いため
抵抗成分なども小さくでき、アクセス速度を遅延させる
ことがない。フラッシュメモリ４には高速動作を行うＣ
ＰＵ１４の動作プログラムが記述されるため、フラッシ
ュメモリ４とマスクＲＯＭ内蔵マイコン１間のアクセス
速度はできる限り高速でなければならない。２チップ間
の接続が、例えば図３に示すように、マスクＲＯＭ内蔵
マイコン１とフラッシュメモリ４との２チップを積層ボ
ンドして、マスクＲＯＭ内蔵マイコン１のアルミパッド
電極２とフラッシュメモリ４に設けたパッド電極１２と
をワイヤ１３で接続する方式にて行われる場合、２チッ
プ間の距離が長くなりアクセス速度がバンプ電極５を用
いる方式よりも遅くなってしまう。従って、本実施形態
のように、バンプ電極５により２チップ間を接続するこ
とが望ましい。

【００３５】（第２の実施形態）本発明に係る第２の実
施形態について、図面を参照しながら説明する。

【００３６】実施形態１の半導体装置と異なり、本実施
形態の半導体装置には、フラッシュメモリへデータを書
込む際の動作を記述した書込みプログラムが複数記憶さ
れたマスクＲＯＭが用いられている。さらに、本実施形
態の半導体装置には、フラッシュメモリの仕様を識別す
るフラッシュメモリ仕様識別回路（以下、識別回路と記
す。）が設けられている。以下に、本実施形態の半導体
装置について、具体的に説明する。

【００３７】図４（ａ）は、本実施形態に係る半導体装
置の概略構成を示す断面図である。図４(ａ)に示すよう
に、本実施形態の半導体装置は、マスクＲＯＭ内蔵マイ
コン３１とフラッシュメモリ３４とが別々のチップで構
成されており、マスクＲＯＭ内蔵マイコン３１上にフラ
ッシュメモリ（不揮発性メモリ）３４が搭載された構成
となっている。マスクＲＯＭマイコン３１上には、導電
性のワイヤ（図示せず。）で外部リード端子（図示せ
ず。）と接続されるアルミパッド電極３２と、フラッシ
ュメモリ３４との接続に用いられるアルミパッド電極
（外部電極）３３とが形成されている。また、フラッシ
ュメモリ３４の表面には半田のバンプ電極（外部電極）
３５が構成されており、このバンプ電極３５とマスクＲ
ＯＭ内蔵マイコン３１のアルミパッド電極３３とが接続
されている。すなわち、フラッシュメモリ３４はバンプ
電極３５を介して、マスクＲＯＭ内蔵マイコン３１と対
面するように配置されている。

【００３８】図５は、図４（ａ）に示したマスクＲＯＭ
内蔵マイコン３１とフラッシュメモリ３４との間の主な
配線関係を示している。本実施形態においては、ＣＰＵ
４１、マスクＲＯＭ４２、及び識別回路３６以外の構成
については実施形態１の半導体装置と同様であるので、
ここでは説明を省略する。

【００３９】ＣＰＵ４１は、実施形態１におけるＣＰＵ
１４の機能に加え、識別回路３６から出力される識別信
号によってフラッシュメモリ３４の仕様を判断し、その
仕様に応じた書込みプログラムを読み出して書込み動作
を行う機能をさらに備えている。

【００４０】マスクＲＯＭ４２は、複数の書込みプログ
ラムを格納している。異なる仕様のフラッシュメモリを
接続する場合、書込みプログラムはそれぞれ異なる。そ
のため、図６に示されるように、予めマスクＲＯＭ４２
のメモリ空間４５に、ＣＰＵ４１のデータアクセス先を
切り替える切り替えプログラム４５１に加え、各仕様の
フラッシュメモリ用に複数の書込みプログラム４５２ａ
〜４５２ｃも記憶させておく。本実施形態のマスクＲＯ
Ｍ４２のメモリ空間４５には、異なる３つの仕様のフラ
ッシュメモリに対応できるように、書込みプログラム
ａ、書込みプログラムｂ、及び書込みプログラムｃの三
つが記憶されている。

【００４１】識別回路３６は、接続されるフラッシュメ
モリ３４の仕様を識別する手段として具備されている。
図４（ｂ）及び（ｃ）を用い、識別回路３６について以
下に詳細に説明する。図４（ｂ）は、認識回路３６が接
続されたバンプ電極部分の拡大図である。図４（ｃ）
は、認識回路３６の回路構成図である。

【００４２】図４（ｂ）に示すように、フラッシュメモ
リ３４には、その仕様を識別するために用いられる識別
用バンプ電極３５ａ〜３５ｄが配置されている。一方、
マスクＲＯＭ内蔵マイコン３１には、識別用バンプ電極
３５ａ〜３５ｄと接続される識別用パッド電極３３ａ〜
３３ｄが配置されている。マスクＲＯＭ内蔵マイコン３
１には、一定の電圧（Ｖｓｅｌ）が印加される配線３７
が配置されている。配線３７は、識別用パッド電極３３
ｄ及び識別用バンプ電極３５ｄを介して、フラッシュメ
モリ３４に配置された配線３８と電気的に接続してい
る。配線３８は識別用バンプ電極３５ａ〜３５ｃのいず
れかに接続しており、識別用パッド電極３３ａ〜３３ｃ
のいずれかを介してマスクＲＯＭ内蔵マイコン３１内の
配線３９ａ〜３９ｃのいずれかと電気的に接続してい
る。配線３９ａ〜３９ｃはそれぞれ識別回路３６に接続
している。識別回路３６から出力される識別信号は、配
線４０ａ〜４０ｃを経由してＣＰＵ４１に伝えられる。
配線３８が識別用バンプ電極３５ａ〜３５ｃのうちどれ
と接続しているかは、フラッシュメモリ３４の仕様によ
り決定される。また、配線４０ａ〜４０ｃはフラッシュ
メモリ３４の仕様（フラッシュメモリａ，ｂ，ｃタイ
プ）別に設けられた配線である。

【００４３】図４（ｃ）には、識別回路３６の回路構成
が示されている。識別回路３６は、フラッシュメモリの
仕様別に設けられた配線３６１ａ〜３６１ｃに入力され
る電圧が、フラッシュメモリの仕様別の出力端子３６２
ａ〜３６２ｃを経由して識別信号として出力されるよう
に構成された回路である。また、配線３６１ａ〜３６１
ｃには、それぞれプルダウン抵抗３６３が接続されてい
る。

【００４４】次に、識別回路３６の動作について説明す
る。例えば、フラッシュメモリ３４の仕様が“フラッシ
ュメモリａ”タイプである場合は、フラッシュメモリ３
４内の配線３８は識別バンプ電極３５ａと接続されるの
で、出力端子３６２ａに電圧Ｖｓｅｌ（ハイレベル）が
出力される。その他の出力端子３６２ｂ，３６２ｃへの
出力はローレベルとなる。出力端子３６２ａは“フラッ
シュメモリａ”タイプに対応する端子であるため、出力
端子３６２ａから出力される電力レベルがハイレベルで
あることにより、接続されているフラッシュメモリ３４
の仕様が“フラッシュメモリａ”タイプであると識別で
きる。フラッシュメモリ３４がその他の仕様、“フラッ
シュメモリｂ”又は“フラッシュメモリｃ”の場合も、
配線３８が識別バンプ電極３５ｂ又は３５ｃと接続され
ることによって、対応する出力端子３６２ｂ，３６２ｃ
に出力される電圧レベルが変化するため、同様に識別で
きる。

【００４５】このように、出力端子３６２ａ〜３６２ｃ
に出力される電圧レベルによって、接続されているフラ
ッシュメモリ４の仕様を識別することができる。なお、
本実施形態においては、マスクＲＯＭ内蔵マイコン３１
が３種類のフラッシュメモリの仕様を識別できる構成と
なっているが、識別できるフラッシュメモリの仕様数
は、識別用バンプ電極の数を増減させることによって任
意に設定できる。

【００４６】識別回路３６の出力端子３６２ａ〜３６２
ｃからの出力は、配線４０ａ〜４０ｃを経由し、識別信
号としてマスクＲＯＭ内蔵マイコン３１内のＣＰＵ４１
に伝えられる。ＣＰＵ４１は、この識別信号に応じて、
接続されているフラッシュメモリ３４の仕様に対応する
書込みプログラムをマスクＲＯＭ４２から選択して読み
出し、フラッシュメモリ３４への書込み動作を実行す
る。例えば、フラッシュメモリ３４の仕様が“フラッシ
ュメモリａ”タイプの場合は書込みプログラムａを、
“フラッシュメモリｂ”タイプの場合は書込みプログラ
ムｂを、“フラッシュメモリｃ”タイプの場合は書込み
プログラムｃを選択し、書込み動作を行う。

【００４７】以上のように、マスクＲＯＭ４２のメモリ
空間４５に複数の書込みプログラムを記憶させておき、
且つ識別回路３６を設けることにより、接続されるフラ
ッシュメモリ３４の種類を限定することなく、複数種の
フラッシュメモリに対して書込み動作を行うことができ
るという効果が得られる。

【００４８】

【発明の効果】以上に説明したように、本発明の半導体
装置によれば、評価・試作や量産初期段階でのプログラ
ム変更を可能とするためにフラッシュメモリ内蔵マイコ
ンを開発する必要がなくなるので、開発コストの大幅な
低減が実現できる。さらに、フラッシュメモリの仕様を
識別する回路を設けることで、フラッシュメモリの種類
を限定することなく、複数の仕様のフラッシュメモリを
接続できる。

【図面の簡単な説明】

【図１】（ａ）は本発明の第１の実施形態に係る半導
体装置の概略構成を示す断面図であり、（ｂ）は認識回
路が接続されたバンプ電極部分の拡大図であり、（ｃ）
は前記認識回路の回路構成図である。

【図２】本発明の第１の実施形態に係る半導体装置の
構成を示すブロック図である。

【図３】マスクＲＯＭ内蔵マイコンとフラッシュメモ
リとの接続方式例を示す断面図である。

【図４】（ａ）は本発明の第２の実施形態に係る半導
体装置の概略構成を示す断面図であり、（ｂ）は認識回
路が接続されたバンプ電極部分の拡大図であり、（ｃ）
は前記認識回路の回路構成図である。

【図５】本発明の第２の実施形態に係る半導体装置の
構成を示すブロック図である。

【図６】本発明の第２の実施形態におけるマスクＲＯ
Ｍのメモリ空間を示す説明図である。

【図７】（ａ）は従来のマスクＲＯＭ内蔵マイコンの
平面図であり、（ｂ）は従来のフラッシュメモリ内蔵マ
イコンの平面図である。

【符号の説明】

１マスクＲＯＭ内蔵マイコン２アルミパッド電極３アルミパッド電極（外部電極）３ａ，３ｂ認識用パッド電極４フラッシュメモリ（不揮発性メモリ）５バンプ電極（外部電極）５ａ，５ｂ認識用バンプ電極６認識回路７，８，９，１０，１１配線１７，１９，２１アドレスバス１８，２０，２２データバス２３配線３１マスクＲＯＭ内蔵マイコン３２アルミパッド電極３３アルミパッド電極（外部電極）３３ａ〜３３ｄ識別用パッド電極３４フラッシュメモリ（不揮発性メモリ）３５バンプ電極（外部電極）３５ａ〜３５ｄ識別用バンプ電極３６フラッシュメモリ仕様識別回路３７，３８，３９ａ〜３９ｃ，４０ａ〜４０ｃ配線４５メモリ空間６１２入力ＡＮＤ回路６２，６３入力端子６４プルダウン抵抗６５出力端子３６１ａ〜３６１ｃ配線３６２ａ〜３６２ｃ出力端子３６３プルダウン抵抗４５１切り替えプログラム４５２ａ〜４５２ｃ書込みプログラム

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5B062 CC02 CC03 CC08 DD02 EE10 FF03 5B076 EB05

Claims

【特許請求の範囲】

【請求項１】少なくともＣＰＵ及びＲＯＭを内蔵し、
さらに、別のチップで構成された電気的に書換え可能な
不揮発性メモリとの接続に用いられる外部電極を有する
マイコンと、前記不揮発性メモリが前記マイコンに接続されているか
否かを示す認識信号を発生させる認識回路とを備えたこ
とを特徴とする半導体装置。
【請求項２】少なくともＣＰＵ及びＲＯＭを内蔵した
マイコンと、前記マイコンと別のチップで構成され、前記マイコンと
外部電極にて接続された、電気的に書換え可能な不揮発
性メモリと、前記不揮発性メモリが前記マイコンに接続されているか
否かを示す認識信号を発生させる認識回路とを備えたこ
とを特徴とする半導体装置。
【請求項３】前記認識信号が前記不揮発性メモリと前記
マイコンとの接続を示すと、前記ＣＰＵと前記ＲＯＭと
のデータアクセスが遮断され、前記ＣＰＵと前記不揮発
性メモリとのデータアクセスが可能となることを特徴と
する請求項１又は２に記載の半導体装置。
【請求項４】前記ＲＯＭは、前記認識信号に応じて前
記ＣＰＵのデータアクセス先を切り替える動作を制御す
るための切り替えプログラムを格納しており、前記ＣＰＵが、前記切り替えプログラムにより、データ
アクセス先を切り替える動作を行うことを特徴とする請
求項３に記載の半導体装置。
【請求項５】前記認識信号に応じて前記ＣＰＵのデー
タアクセス先の切り替えを制御する制御回路をさらに備
えたことを特徴とする請求項３に記載の半導体装置。
【請求項６】前記ＲＯＭは、前記不揮発性メモリへの
書込み動作を制御するための書込みプログラムを格納し
ており、前記ＣＰＵと前記ＲＯＭとは、前記不揮発性メモリのデ
ータ書き換え時にデータアクセス可能となり、前記ＣＰＵが、前記書込みプログラムにより前記不揮発
性メモリのデータ書き換えを行うことを特徴とする請求
項１又は２に記載の半導体装置。
【請求項７】前記不揮発性メモリの種別を識別する識
別信号を発生させる識別回路をさらに備えたことを特徴
とする請求項１又は２に記載の半導体装置。
【請求項８】前記ＲＯＭは、前記不揮発性メモリへの
書込み動作を制御するための複数の書込みプログラムを
格納しており、前記ＣＰＵと前記ＲＯＭとは、前記不揮発性メモリのデ
ータ書き換え時にデータアクセス可能となり、前記ＣＰＵが、前記識別信号に応じて前記不揮発性メモ
リの種別に対応する書込みプログラムを前記ＲＯＭから
選択し、選択された書込みプログラムにより前記不揮発
性メモリのデータ書き換えを行うことを特徴とする請求
項７に記載の半導体装置。