JP2003009171A - 投射型テレビジョン画像表示装置 - Google Patents
投射型テレビジョン画像表示装置Info
- Publication number
- JP2003009171A JP2003009171A JP2001190591A JP2001190591A JP2003009171A JP 2003009171 A JP2003009171 A JP 2003009171A JP 2001190591 A JP2001190591 A JP 2001190591A JP 2001190591 A JP2001190591 A JP 2001190591A JP 2003009171 A JP2003009171 A JP 2003009171A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- correction data
- points
- convergence
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/16—Picture reproducers using cathode ray tubes
- H04N9/28—Arrangements for convergence or focusing
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
ータ調整時における手間の増加を抑えつつ、表示画面の
左右端部におけるコンバーゼンス補正精度を向上させ
る。 【解決手段】映像信号の一水平走査期間中に配置された
複数の補正点に対応するコンバーゼンスの補正データを
記憶し、該補正データを用いてコンバーゼンス補正を行
うように構成された投射型テレビジョン受像機におい
て、水平走査期間の表示範囲の端部近傍に配置された補
正点同士の間隔を、表示範囲の中央部に配置された補正
点同士の間隔よりも狭くした。
Description
たコンバーゼンス補正のためのデジタルデータ(補正デ
ータ)を用いてコンバーゼンス補正を行うデジタルコン
バーゼンス補正回路を備えた投射型テレビジョン受像機
に係り、特に、画面周辺部でのコンバーゼンス補正の精
度を向上せしめた投射型テレビジョン受像機に関する。
の精度向上に関する従来技術として、例えば特開昭60
−185482号公報に記載のものが知られている。こ
れは、画面内(一水平走査期間における表示範囲)、及び
画面外(表示範囲に隣接するブランキング期間)の各々に
配置した補正点に対応する補正データをメモリに記憶
し、この補正データをアナログ量に変換しローパスフィ
ルタ(LPF)を通してコンバーゼンスの補正波形を作成
するものにおいて、縦線の間隔が画面中央部よりも画面
周辺部(左右両端)の方が密となるクロスハッチパターン
を画面上に表示し、この左右両端に表示された縦線を見
ながら手動修正されたコンバーゼンスの補正データを用
いて、画面外の補正点に対応する補正データを外挿演算
するものである。
の左右両端部にクロスハッチパターンの縦線を1本ずつ
追加し、これを基準にして画面左右両端部のコンバーゼ
ンス補正を行うので、画面左右両端部におけるコンバー
ゼンス補正が容易になる。しかしながら、上記従来技術
は、画面(表示範囲)の端部近傍に補正点を追加すること
については考慮されていないため、画面外の補正点に対
応する補正データとそれに隣接する画面内の補正点に対
応する補正データとの差が大きいと、LPFを通して得
られた補正波形が所望のものとならない(すなわち、あ
る補正点に対応する補正波形のレベルが、当該補正点の
補正データと一致しない)場合がある。例えば、表示範
囲の開始位置近傍における補正波形が、画面外の補正デ
ータの影響によって、その位置近傍の補正データよりも
小さくなり、その部分についてのコンバーゼンス補正の
精度が低下する問題が生じる。
精度の低下は、ハイビジョン放送などの高精細映像信号
についてコンバーゼンス補正を行う場合に顕著である。
これを図9及び10を用いて次に説明する。
するデジタルコンバーゼンス補正回路は、図9に示すよ
うに、一水平走査期間に配置する補正点の総数n=1
6、表示範囲(有効表示範囲の90%)内の補正点の数m
(m<nの整数)=13程度に設定されている。一方、ハ
イビジョン放送等の高精細映像信号は、NTSC方式の
映像信号と比べてブランキング期間が短く(すなわち有
効表示範囲が広く)なっている。このため、補正点の数
をNTSC方式のものと同様にn=16、m=13とし
た場合、図10に示すように、表示画面左右端部の期間
1001が手動調整によるコンバーゼンス補正データ設
定可能範囲から大きく外れてしまう。よって、画面周辺
部近傍でコンバーゼンス補正の精度が低下するおそれが
ある。
正の精度を向上させるためには、n及びmの値を例えば
2倍(n=32、m=27)にすることにより、表示範囲
とブランキング期間との境界近傍における補正点の数を
増加させることが考えられる。しかしながら、nの数を
2倍にすると、手動調整時の手間や必要な回路規模、ま
たメモリの容量が大きく増加することになり、好ましく
ない。
ものであり、その目的は、補正点の数を大幅に増加させ
ることなく、画面左右端部におけるコンバーゼンス補正
の精度を向上せしめた投射型テレビジョン受像機を提供
することにある。
の、本発明に係る投射型テレビジョン受像機は、水平走
査期間の表示範囲端部近傍における補正点同士の間隔
が、表示範囲の中央部における補正点同士の間隔よりも
狭くなるようにしたことを特徴とするものである。すな
わち、本発明は、水平走査期間をn等分した各点に補正
点を配置したものにおいて、水平走査周期の表示範囲に
配置された補正点と、その表示範囲に隣接するブランキ
ング期間に配置された補正点との間に、更に新たな補正
点を追加することにより、表示範囲とブランキング期間
との境界近傍(すなわち画面左右端部近傍)における補正
点同士の間隔を、他の部分よりも密にしたものである。
れる補正点及び上記新たに追加された補正点を、その補
正データが外部から調整可能(手動調整により任意に設
定可能)である調整点とし、ブランキング期間に配置さ
れる補正点を、その補正データが調整点の補正データに
より外挿演算される補間点としている。
端部近傍における補正点の数(密度)を局所的に大きくし
ているため、一水平走査期間における補正点の総数(n)
を例えば2倍にするなど大幅に増加させることなく、画
面左右端部近傍に対応するコンバーゼンスの補正波形を
良好なものにすることができる。よって本発明によれ
ば、手動調整時の手間や必要な回路規模、またメモリの
容量が大きく増加させることなく、画面左右端部におけ
るコンバーゼンス補正の精度を向上させることが可能と
なる。
しい実施の形態について説明する。図1は、本発明に係
る投射型テレビジョン受像機に用いられる、デジタルコ
ンバーゼンス補正回路の一実施形態を示すブロック図で
ある。水平同期信号入力端子101に入力された水平同
期信号、及び垂直同期信号入力端子102に入力された
垂直同期信号は、メインカウンタ111に供給される。
メインカウンタ111は、水平同期信号及び垂直同期信
号でリセットされ、少なくとも1垂直走査期間分のカウ
ントアップ動作が可能に為されている。またメインカウ
ンタ111は、図示しないクロック発生器から出力され
た、水平同期信号よりもその周期が短いクロック信号を
入力し、このクロック信号を一水平走査周期(水平同期
信号の1周期)毎にカウントする。メインカウンタ11
1からの出力信号であるカウント値は、アドレス制御回
路112に供給され、補正データメモリ113に記憶さ
れた補正データを読み出すための、メモリアクセス用の
アドレス信号に変換される。
期内に所定の間隔(本発明では、その間隔が一定ではな
い)で配置した複数の補正点に各々対応するコンバーゼ
ンスの補正データを、R,G,Bの3原色信号毎に記憶
している。この補正データメモリ113に記憶された補
正データは、上記アドレス制御回路112によって、電
子ビームの走査に従って順次読み出される。補正データ
メモリ113から読み出されたR,G,Bの各原色信号
に対応した補正データは、それぞれD/A変換器12
1,122,123に供給され、アナログ信号に変換さ
れる。D/A変換器121,122,123から出力さ
れたR,G,Bの各アナログ信号は、ローパスフィルタ
と増幅器の両方の機能を併せ持つLPF/AMP回路1
31,132,133に供給される。
3は、まずD/A変換器121,122,123からの
アナログ信号をローパスフィルタの機能により平滑化し
てコンバーゼンス補正波形を作成する。次に増幅機能に
よりその補正波形を増幅して、R,G,Bの各原色信号
に対応する映像を表示するCRT141,142,14
3のネック部に設けられた、コンバーゼンスヨーク(C
Y)151,152,153を駆動するためのCY電流
を生成する。コンバーゼンスヨーク(CY)151,15
2,153は、それぞれR,G,Bの各原色信号に対応
して設けられており、図示しない偏向ヨークによって行
われるR,G,Bの各電子ビームの走査を局所的に制御
(調整)してコンバーゼンス補正を行うための補正磁界
を、CRT141,142,143内に発生する。これ
により、R,G,Bの各原色信号について、独立してコ
ンバーゼンス補正が行われる。
正点の配置の形態を特徴としているものである。すなわ
ち、従来では、一水平走査周期をn等分した各点に補正
点を配置しているが、本実施形態では、一水平走査期間
内の表示範囲の端部近傍(表示範囲とブランキング期間
との境界近傍)に配置された補正点同士の間隔を、表示
範囲の中央部に配置された補正点同士の間隔よりも狭く
している。この詳細につき、図2および3を用いて以下
に説明する。尚、以下においては、水平走査周波数fH
=33.75kHz、垂直走査周波数fV=60Hzの
高精細映像信号に対してコンバーゼンス補正処理を行う
場合を例にして説明する。
ンス補正の基準となる補正点の配置形態の一例を示した
ものである。上記高精細映像信号に対して本発明のデジ
タルコンバーゼンス補正回路を適用する場合、本実施形
態では、図2に示すように、映像信号の一水平走査期間
を16等分した16点(すなわちn=16)に各々補正点
を配置し、そのうちの13点(すなわちm=13。図中
の1〜13に対応)は表示期間(映像表示領域)に配置
し、また残りの3点(図中の0、14、15に対応)
は、その表示期間に隣接するブランキング期間に配置し
ている。更に、上記表示期間に配置された補正点とブラ
ンキング期間に配置された補正点との間の期間におい
て、新たな補正点(図中のA、Bに対応)を追加してい
る。表示期間及びその端部近傍に配置された補正点(図
中1〜13、A及びBの点)は、その対応する補正デー
タが、手動コンバーゼンス調整時において外部から任意
に調整可能であるため調整点と呼び、更に、図中1〜1
3の補正点を第1の調整点、図中A及びBの点を第2の
調整点と呼ぶ。また、ブランキング期間に配置された補
正点(図中0,14及び15の点)は、その対応する補正
データが、上記第1及び/または第2の調整点に対応す
る補正データから外挿演算される(外部から任意に調整
不可)ので、補間点と呼ぶ。また、上記第2の調整点
は、上記第1の調整点と上記補間点とが隣接する期間の
中間位置(上記第1の調整点と上記補間点とを1:1に
内分する位置)に配置されている。このように、本実施
形態では、第2の調整点を新たに表示期間端部近傍に新
たに追加することで、第2の調整点とそれに隣接する第
1の調整点、及び第2の調整点とそれに隣接する補間点
との間隔が、表示期間中央部における第1の調整点同士
の間隔よりも狭く(密に)している。
の高精細映像信号では、一水平走査期間は29.63u
s、有効表示期間は25.86usである。また一般的
に用いられる投射型テレビジョン受像機としては、上記
有効表示期間の少なくとも90%程度は画面に表示可能
であることが要求される。従って、少なくとも上記有効
表示期間の90%にあたる23.27usの期間は任意
に値を設定可能な調整点でカバーしておく必要がある。
本実施形態のデジタルコンバーゼンス補正回路では、第
2の調整点A及びBを表示期間の左右端部近傍に追加す
る(本実施形態では、第2の調整点A及びBは表示期間
のエッジ部分の若干外側に配置している)ことにより、
上記23.27usの全ての期間における補正データ
を、外部から任意に値を設定可能な調整点としてカバー
することを可能としている。このように、本実施形態で
は、表示期間の中央部に比べ表示期間端部近傍に補正点
の数(密度)を大きくしているため、当該端部近傍におけ
る補正波形の形状をより精密に形成することが可能とな
る。よって、従来コンバーゼンスずれを生じていた図中
201の範囲においてもコンバーゼンスずれを解消する
ことが可能となり、画面周辺部におけるコンバーゼンス
の補正精度を向上させることができる。しかも、手動調
整により値を設定する調整点の数は従来の13点に対
し、本発明のデジタルコンバーゼンス補正回路では15
点と、2点増加したのみであるため、手動調整時の手間
も殆ど増加しない。尚、図2は、第2の調整点A及びB
を表示範囲外に配置した例を示しているが、勿論、表示
範囲内に配置しても構わない。その場合には、表示範囲
のエッジと第2の調整点との間隔があまり大きくならな
いようにすることが好ましい。
2の調整点の、合計18点分のコンバーゼンス補正デー
タは、予め補正データメモリ113内に用意しておく。
図3に補正データメモリ113内のメモリマップ(1水
平走査期間分)に関する第1の具体例を示す。図3のメ
モリマップでは、水平走査期間内における上記第1の調
整点と上記補間点及び上記第2の調整点の位置関係を保
ったまま補正データメモリ113内に補正データを記憶
している。すなわち、第1の調整点1〜13の、互いに
隣接する調整点同士のアドレス値の差よりも、第1の調
整点1と第2の調整点Bとのアドレス値の差(第1の調
整点13と第2の調整点Bとのアドレス値の差)、及び
第2の調整点Bと補間点0同士のアドレス値の差(第2
の調整点Bと補間点14とのアドレス値の差)を小さく
している。このようにすれば、アドレス制御回路112
における補正データメモリ113のアクセス用アドレス
信号の生成を容易に行うことができる。すなわち、入力
端子101及び102から入力した水平同期信号及び垂
直同期信号によりメインカウンタ111の動作をリセッ
トし、順次カウントアップされる上記メインカウンタ1
11の出力をそのままメモリアクセス用のアドレス信号
として用いればよい。ただし、この場合、図3に示した
通り、従来と比較して倍量のメモリ容量が必要であり、
更にメモリ内に未使用領域、即ち無駄な領域を生じてし
まう。
(一水平走査期間分)に関する第2の具体例を図4に示
す。図4のメモリマップでは、水平走査期間内における
上記第1の調整点と上記補間点のみ、水平走査期間内に
おける位置関係を保ったまま、補正データメモリ113
上の第1の記憶エリア(図中のアドレス00h〜0Fh
の部分)にコンバーゼンス補正データを記憶しておき、
上記第2の調整点のコンバーゼンス補正データは第2の
記憶エリア(図中のアドレス10h〜11hの部分)に
記憶領域を確保するようにする。このようなメモリマッ
プとすることで、メモリ容量は必要最小限とする事が可
能であり、従来と比較してもその増加量はわずかであ
る。ただし、この場合にはアドレス制御回路112にお
いて図4に示したメモリマップに適応したアドレス信号
の生成が必要となる。例えば、水平方向の電子ビームの
走査が画面左端(表示開始位置)に差し掛かった時、アド
レス10hに飛び、その直後にアドレス01hに飛んで
アドレス0Dhまで順次読み出し、電子ビームの走査が
画面右端(表示終了位置)に到達したら、アドレス11h
にアクセスするようなアドレス信号を生成すればよい。
その詳細を、図5を用いて以下に説明する。
メモリアクセス用のアドレス信号生成処理の一例を示す
もので、補正データメモリ113のメモリマップが図4
に示したような形態である場合に適用される。メインカ
ウンタ111は、入力水平同期信号よりも短い周期のク
ロック信号のパルスを、一水平走査周期に渡って計数し
て501に示すようなカウント信号をアドレス制御回路
112へ出力する。そしてアドレス制御回路112は、
メインカウンタ111から出力されるカウント信号50
1を、502に示すようなメモリアクセス用のアドレス
信号に変換して出力する。図5に示されたアドレス制御
回路112におけるアドレス生成処理では、例えば、メ
インカウンタ111からの出力信号の『01h』及び
『1Bh』をアドレス制御回路112が検出した場合に
はアドレス『10h』及び『11h』を出力するように
し、上記以外の場合にはメインカウンタ111の出力信
号の最下位bit以外をメモリアクセス用のアドレス信
号としてそのまま使用すればよい。
3から読み出されたR信号用、G信号用、B信号用のコ
ンバーゼンス補正データは、D/A変換器121、12
2、123においてそれぞれアナログ信号に変換され
る。そのアナログ信号は、LPF/AMP131、13
2、133においてそれぞれコンバーゼンス補正信号の
平滑化処理及びCY電流波形への変換処理が施され、C
RT141、142、143のネック部に搭載されてい
るCY151、152、153を駆動する。このような
動作により、コンバーゼンス補正が実行される。
ンバーゼンス補正回路を用いることにより、従来画面左
右端部にてコンバーゼンスずれを生じていたような、高
精細映像信号等の帰線期間の短い映像信号に対しても表
示画面左右端部におけるコンバーゼンスずれを少なくす
ることが可能である。また、それをデジタルメモリの容
量の増加、及びコンバーゼンス補正データ調整時におけ
る手間の増加を極力抑えて実現できる。
像機に用いられる、デジタルコンバーゼンス補正回路の
第2の実施形態について、図6及び図7を用いて説明す
る。この第2の実施形態では、fH=33.75kH
z、fV=60Hzの高精細映像信号に対してコンバー
ゼンス補正処理を行う場合であって、上記有効表示期間
の少なくとも95%程度を画面に表示する必要がある場
合について説明する。本実施形態でも、上記第1の実施
例と同様に、映像信号の1水平走査期間を16等分した
16点(n=16)のうち、13点(m=13)を外部から
任意に値を設定可能な第1の調整点(図中の1〜1
3)、残り3点を、その補正データが外挿演算により定
められる(外部より設定不可の)補間点(図中の0、1
4、15)として設定する。この第2の実施形態で上記
第1の実施形態と異なるところは、第2の調整点(図中
のA、B)の配置位置である。本実施形態では、図6に
示すように、第2の調整点(図中のA、B)の位置を上
記第1の調整点と上記補間点とが隣接する期間を3:1
に内分する位置に設定する。このように第2の調整点の
位置を設定することにより、本実施形態のように、fH
=33.75kHz、fV=60Hzの高精細映像信号
であって、その有効表示期間の少なくとも95%程度を
画面に表示する必要がある場合についても、その24.
56usの期間を、任意に値を設定可能な調整点でカバ
ーすることが可能となる。
タメモリ113のメモリマップとして、図4に示したも
のを適用することができる。この場合における、メモリ
アクセス用のアドレス信号生成の具体例について、図7
を用いて説明する。メインカウンタ111は、入力水平
同期信号よりも周期が短いクロック信号のパルスを、一
水平走査周期に渡って計数し、例えば図7の701に示
すように『0h』から『3Fh』までのカウントアップ
動作を行うように設定しておく。そして、アドレス制御
回路112におけるアドレス信号生成処理では、例えば
図7の702に示すように、メインカウンタ111から
の出力信号の『01h』及び『37h』を検出した場合
にアドレス『10h』及び『11h』を出力するように
する。それ以外の場合には、メインカウンタ111の出
力信号の下位2bit以外を補正データメモリ113ア
クセス用アドレスとしてそのまま使用すればよい。本実
施形態においても、第1の実施形態と同様の効果を得る
事が可能である。
調整点の位置を、第1の調整点と補間点とが隣接する期
間を1:1に内分する位置(即ち中間位置)及び3:1
に内分する位置に設定しているが、上記はあくまでも1
例である。メインカウンタ111のカウントアップ動作
の設定及びアドレス制御回路112におけるアドレス生
成処理を対応させることにより、第1の調整点と補間点
とが隣接する期間内の任意の位置に、上記第2の調整点
を設定可能なことは言うまでも無い。ただし、メインカ
ウンタ111及びアドレス制御回路112がデジタル回
路である事を考慮すると、上記第2の調整点は第1の調
整点と補間点とが隣接する期間をX(但し、Xは2のべ
き乗)等分したX−1点のうちの1点上に位置する事が
望ましい。
テレビジョン受像機に用いられる、デジタルコンバーゼ
ンス補正回路の第3の実施形態を説明する。図8に示す
ブロック図で、図1と同一の番号を有するものは図1と
同じ動作をするものとし、その説明を省略する。この第
3の実施形態で、図1の示した第1の実施形態と異なる
ところは、図1のLPF/AMP131〜133に代え
て、フィルタ係数が切り替え可能に構成された別のLP
F/AMP831、832、833を設け、更に該LP
F/AMP831、832、833のフィルタ係数を、
メインカウンタ111の出力信号に応じて制御する係数
制御回路を新たに設けたことにある。
2の実施形態で説明した通り、例えば図2に示したよう
に、第1の調整点及び補間点に加え、第2の調整点を用
意することで表示画面左右端部におけるコンバーゼンス
ずれを解消するようにしている。このため上記第2の調
整点付近のみ、他の部分と比較してコンバーゼンス補正
データの出力密度が高くなる。このような場合、A/D
変換器121、122、123の後部に接続されるLP
F/AMP831、832、833のLPF部において
は、上記第2の調整点付近における補正データのアナロ
グ信号に対して信号の平滑化を行う場合と、上記以外の
位置における補正データのアナログ信号に対して信号の
平滑化を行う場合とで、LPFのフィルタ係数を変えた
ほうが好ましい場合がある。本実施形態では、係数制御
回路861によって、メインカウンタ111の値を参照
し、補正データメモリ113が上記第2の調整点付近の
補正データを出力しているか否かを判別することによ
り、上記LPF/AMP831、832、833のフィ
ルタ係数を制御するようにしている。例えば、補正デー
タメモリ113が上記第2の調整点付近の補正データを
出力している場合(すなわち、表示範囲両端近傍の補正
データの密度が高い部分)は、フィルタ係数(フィルタの
時定数)を小さくしてLPFの応答速度を速め、それ以
外の補正データを出力している場合(すなわち、表示範
囲中央部やブランキング期間で、補正データの密度が低
い部分)は、フィルタ係数を大きくしてフィルタの応答
速度を遅くする。この結果、本実施形態のデジタルコン
バーゼンス補正回路は、水平走査期間内の全域において
良好な平滑動作を行うことができ、適切なコンバーゼン
スの補正波形を得ることが可能となる。
PF部におけるフィルタ係数を制御する代わりに、上記
第1の調整点同士が隣接する期間内及び上記補間点が隣
接する期間内において、その近傍の補正データを用いた
補間演算により生成したデータを、コンバーゼンスの補
正データとして追加出力するようにしてもよい。これに
より、上記第2の調整点付近と他の部分とで、補正デー
タの出力密度をほぼ一定とすることができる。この場合
も上記第1から第3の実施形態で説明した効果を同様に
得る事が可能である。
H=33.75kHz、垂直走査周波数fV=60Hz
の高精細映像信号に対してコンバーゼンス補正処理を行
う場合を例にして説明したが、水平走査周波数fH=1
5.75kHz、垂直走査周波数fV=60HzのNT
SC信号や、他のフォーマットを持つ映像信号に対する
コンバーゼンス補正についても同様に実施できることは
言うまでもない。当然ながら、この場合でも、上記説明
したものと同様な効果を得ることができる。また、第1
〜第3の実施形態では、第1の調整点と補間点との間に
挿入する第2の調整点の数を、表示領域の左右端部で1
個づつ配置したが、要求される画面周辺部のコンバーゼ
ンス補正精度に応じて、2または3個と増やしても良
い。
コンバーゼンスの補正精度を向上することができる。ま
た、それをメモリ容量の増加、及びコンバーゼンス補正
データ調整時における手間の増加を抑えて実現できる。
の第1の実施形態を示すブロック図。
形態を示す図
分のメモリマップの1具体例を示す図。
第2の具体例を示す図。
ス用のアドレス生成処理の1例を説明する図。
で、図2に示したとは異なる補正点の配置形態を示す図
ス用のアドレス生成処理の、他の例を説明する図。
ック図。
合の、水平走査期間内の補正点の配置形態を示す図。
う場合の、水平走査期間内の補正点の配置形態を示す
図。
入力端子、111…メインカウンタ、112…アドレス
制御回路、113…補正データメモリ、121、12
2、123…D/A変換器、131、132、133…
LPF/AMP、141、142、143…投射管、1
51、152、153…CY。
Claims (11)
- 【請求項1】映像信号の一水平走査期間中に配置された
複数の補正点に対応するコンバーゼンスの補正データを
記憶し、該補正データを用いてコンバーゼンス補正を行
うように構成された投射型テレビジョン受像機におい
て、 前記水平走査期間の表示範囲の端部近傍に配置された補
正点同士の間隔が、前記表示範囲の中央部に配置された
補正点同士の間隔よりも狭いことを特徴とする投射型テ
レビジョン受像機。 - 【請求項2】前記補正点は、少なくとも前記表示範囲を
含む期間に位置し、その補正データが外部から設定可能
な調整点と、少なくとも前記表示範囲に隣接するブラン
キング期間に位置し、その補正データが該調整点の補正
データにより演算される補間点とを有し、前記調整点同
士の間隔が、前記表示範囲中央部よりも、前記ブランキ
ング期間に隣接する端部近傍の方が狭いことを特徴とす
る請求項1に記載の投射型テレビジョン受像機。 - 【請求項3】前記補正データを記憶するメモリと、該メ
モリから補正データを電子ビームの走査に応じて読み出
すための制御回路と、該制御回路によって読み出された
補正データをアナログ信号に変換するD/A変換器と、
D/A変換器の出力信号を平滑化するローパスフィルタ
と、該ローパスフィルタの出力信号からコンバーゼンス
補正波形を得るための電流アンプと、該電流アンプから
の出力電流が供給され、該出力電流に基づき電子ビーム
の走査を制御してコンバーゼンス補正を行うコンバーゼ
ンスヨークとを更に備えることを特徴とする請求項1に
記載の投射型テレビジョン受像機。 - 【請求項4】コンバーゼンス補正のための基準となる複
数の補正点を画面水平方向に複数配置し、該補正点に対
応する補正データを用いてコンバーゼンス補正を行うよ
うにしたコンバーゼンス補正装置を有する投射型テレビ
ジョン受像機において、 前記補正点の間隔が、前記画面中央部よりも画面端部近
傍のほうが密であることを特徴とする投射型テレビジョ
ン受像機。 - 【請求項5】コンバーゼンス補正回路を備えた投射型テ
レビジョン受像機において、 前記コンバーゼンス補正回路は、一水平走査期間中の表
示範囲に配置された第1の調整点、該表示範囲に隣接す
るブランキング期間に配置された補間点、及び前記第1
の調整点と前記補間点との間に配置された第2の調整点
のそれぞれに対応する補正データとを記憶するメモリを
備え、 前記第1の調整点と前記第2の調整点との間隔が、少な
くとも前記第1の調整点同士の間隔よりも狭く、 前記第1の調整点に対応する補正データ、及び前記第2
の調整点に対応する補正データが外部から設定され、か
つ前記補間点に対応する補正データが、前記第1の調整
点に対応する補正データ、及び/または前記第2の調整
点に対応する補正データを用いて演算され、 前記メモリに記憶された補正データを用いてコンバーゼ
ンス補正のための補正電流を作成してコンバーゼンス補
正を行うことを特徴とする投射型テレビジョン受像機。 - 【請求項6】請求項5に記載の投射型テレビジョン受像
機において、更に、電子ビームの走査に応じて補正デー
タを前記メモリから読み出すための制御回路と、該制御
回路により読み出された補正データをアナログ信号に変
換するD/A変換器と、該D/A変換器から出力された
アナログ信号を平滑化するローパスフィルタと、該ロー
パスフィルタから出力されたアナログ波形から前記補正
電流を作成する電流アンプと、該電流アンプからの補正
電流に基づき電子ビームの走査を制御してコンバーゼン
ス補正を行うコンバーゼンスヨークと、を有することを
特徴とする投射型テレビジョン受像機。 - 【請求項7】前記第1の調整点及び前記補間点は、各々
一水平走査期間をn(但し、nは任意の整数)等分した位
置に配置されることを特徴とする請求項5に記載の投射
型テレビジョン受像機。 - 【請求項8】前記メモリは、前記第1の調整点に対応す
る補正データと前記補間点に対応する補正データとを、
映像信号の水平走査期間内での位置関係を保つように記
憶する第1の記憶エリアと、前記第2の調整点に対応す
る補正データを記憶する第2の記憶エリアとを有するこ
とを特徴とする請求項7に記載の投射型テレビジョン受
像機。 - 【請求項9】前記第2の調整点を含む期間の補正データ
に対応するアナログ信号を平滑化する場合と、その期間
以外の補正データに対応するアナログ信号を平滑化する
場合とで、前記ローパスフィルタのフィルタ係数を切り
替えるようにしたことを特徴とする請求項5に記載の投
射型テレビジョン受像機。 - 【請求項10】前記第2の調整点を含む期間の補正デー
タに対応するアナログ信号を平滑化する場合のフィルタ
係数が、その期間以外の補正データに対応するアナログ
信号を平滑化する場合のフィルタ係数よりも小さいこと
を特徴とする請求項9に記載の投射型テレビジョン受像
機。 - 【請求項11】前記コンバーゼンス補正回路は、更に、
コンバーゼンスの補正データを演算生成する演算回路を
有し、前記第1の調整点同士が隣接する期間及び前記補
間点同士が隣接する期間において、前記演算回路におけ
る演算結果をコンバーゼンス補正データとして追加出力
することにより、前記第2の調整点近傍とその他の部分
とで補正データの出力密度をほぼ一定とするようにした
ことを特徴とする請求項5または6に記載の投射型テレ
ビジョン受像機。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190591A JP3843769B2 (ja) | 2001-06-25 | 2001-06-25 | 投射型テレビジョン画像表示装置 |
| US10/029,665 US7034900B2 (en) | 2001-06-25 | 2001-12-21 | Color display device and method utilizing convergence correction |
| CN02103329.3A CN1240228C (zh) | 2001-06-25 | 2002-01-31 | 彩色显示设备与方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190591A JP3843769B2 (ja) | 2001-06-25 | 2001-06-25 | 投射型テレビジョン画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003009171A true JP2003009171A (ja) | 2003-01-10 |
| JP3843769B2 JP3843769B2 (ja) | 2006-11-08 |
Family
ID=19029340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001190591A Expired - Fee Related JP3843769B2 (ja) | 2001-06-25 | 2001-06-25 | 投射型テレビジョン画像表示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7034900B2 (ja) |
| JP (1) | JP3843769B2 (ja) |
| CN (1) | CN1240228C (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3675357B2 (ja) * | 2001-05-16 | 2005-07-27 | ソニー株式会社 | レジストレーション調整装置及びレジストレーション調整方法 |
| KR100626461B1 (ko) * | 2004-02-12 | 2006-09-20 | 엘지전자 주식회사 | 영상표시기기의 컨버전스 시스템 |
| US8811205B2 (en) * | 2009-01-13 | 2014-08-19 | Jdsu Uk Limited | Wireless communication network |
| US9872003B1 (en) * | 2017-04-28 | 2018-01-16 | Christie Digital Systems Usa, Inc. | System and method for aligning stacked projectors |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60185482A (ja) | 1984-03-05 | 1985-09-20 | Hitachi Ltd | デイジタルコンバ−ゼンス装置 |
| JPS61281791A (ja) * | 1985-06-07 | 1986-12-12 | Sony Corp | デイジタルコンバ−ジエンス装置 |
| US5161002A (en) * | 1989-08-23 | 1992-11-03 | Thomson Consumer Electronics, Inc. | Convergence control system for multiple vertical formats |
| US5216497A (en) * | 1989-09-28 | 1993-06-01 | Matsushita Electric Industrial Co., Ltd. | Digital convergence apparatus including an extrapolating circuit |
| JPH03179893A (ja) * | 1989-12-08 | 1991-08-05 | Matsushita Electric Ind Co Ltd | デジタルコンバーゼンス装置 |
| JP2653899B2 (ja) * | 1990-06-07 | 1997-09-17 | 松下電器産業株式会社 | 画像補正装置 |
| JP2861333B2 (ja) * | 1990-08-29 | 1999-02-24 | 松下電器産業株式会社 | 画像補正装置 |
| KR0127319B1 (ko) * | 1994-03-07 | 1997-12-29 | 구자홍 | 멀티 모드의 디지탈 콘버젼스 보정 방법 |
| CA2181516C (en) * | 1995-07-19 | 2006-08-29 | Junji Masumoto | Digital convergence apparatus |
| JPH0984035A (ja) * | 1995-09-08 | 1997-03-28 | Toshiba Corp | ディジタルコンバーゼンス装置 |
| US5969655A (en) * | 1995-12-15 | 1999-10-19 | Matsushida Electric Industrial Co., Ltd. | Digital convergence correction device outputting an analog correction signal |
| DE19632188A1 (de) * | 1996-08-09 | 1998-02-12 | Thomson Brandt Gmbh | Verfahren und Vorrichtung zur Gewinnung von Korrekturwerten für Videozeilen eines Videobildes |
| JPH10126799A (ja) * | 1996-10-23 | 1998-05-15 | Nec Corp | コンバージェンス調整方法及びコンバージェンス調整回路 |
| KR100226869B1 (ko) * | 1997-03-29 | 1999-10-15 | 구자홍 | 컨버젼스 시스템에서의 수평/수직 보간장치 및 그 제어방법 |
| JP3634575B2 (ja) * | 1997-07-14 | 2005-03-30 | エヌイーシー三菱電機ビジュアルシステムズ株式会社 | デジタル画像補正装置及びディスプレイ装置 |
| US6034742A (en) * | 1997-10-27 | 2000-03-07 | Sony Corporation | Adaptive sharpness enhancement for a multi-frequency scanning monitor |
| US6924816B2 (en) * | 2000-03-17 | 2005-08-02 | Sun Microsystems, Inc. | Compensating for the chromatic distortion of displayed images |
| US6940529B2 (en) * | 2000-03-17 | 2005-09-06 | Sun Microsystems, Inc. | Graphics system configured to perform distortion correction |
| JP2001333434A (ja) * | 2000-05-19 | 2001-11-30 | Sony Corp | 画像処理装置および方法、並びに記録媒体 |
-
2001
- 2001-06-25 JP JP2001190591A patent/JP3843769B2/ja not_active Expired - Fee Related
- 2001-12-21 US US10/029,665 patent/US7034900B2/en not_active Expired - Fee Related
-
2002
- 2002-01-31 CN CN02103329.3A patent/CN1240228C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7034900B2 (en) | 2006-04-25 |
| CN1240228C (zh) | 2006-02-01 |
| CN1394083A (zh) | 2003-01-29 |
| JP3843769B2 (ja) | 2006-11-08 |
| US20020196379A1 (en) | 2002-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0420568B1 (en) | Digital convergence apparatus | |
| US5506481A (en) | Registration error correction device | |
| JP2002135799A (ja) | テレビジョン装置 | |
| US5461431A (en) | Display apparatus for television for displaying an image of different size on a whole display screen | |
| US4733296A (en) | Multi-tube color TV camera in which linear and non-linear components of a registration error due to chromatic aberration of a lens are corrected with corresponding deflection correction signals | |
| US5694181A (en) | Digital convergence correcting circuit | |
| JP2003009171A (ja) | 投射型テレビジョン画像表示装置 | |
| JPH04216275A (ja) | ラスタひずみ補正回路 | |
| KR100490407B1 (ko) | Crt 포커스 보정 장치 및 방법 | |
| US6069673A (en) | CRT focus correcting method, CRT focus correcting circuit and display unit | |
| JP2003169342A (ja) | Crt画像装置のデジタル動的コンバージェンス制御システム | |
| JPH0993594A (ja) | ディジタルコンバーゼンス装置 | |
| JP3431171B2 (ja) | デジタルコンバーゼンス補正装置及びディスプレイ装置 | |
| KR100265167B1 (ko) | 디스플레이 장치의 휘도 편차 보정 장치 | |
| KR0135143B1 (ko) | 프로젝션 티브이(tv)의 디지탈 컨버젼스 보정회로 | |
| WO1999020053A1 (fr) | Dispositif numerique de correction de convergence et dispositif d'affichage | |
| JP2610021B2 (ja) | 画像出力装置のシェーディング補正装置 | |
| JPS598114B2 (ja) | ディジタルコンバ−ゼンス装置 | |
| JPS6163177A (ja) | デイジタルコンバ−ゼンス装置 | |
| JP3273808B2 (ja) | テストパターン発生装置 | |
| JPH0767123A (ja) | ディジタルコンバーゼンス装置 | |
| JPH0690388A (ja) | モアレキャンセル回路 | |
| JPH11122562A (ja) | 画像補正装置 | |
| US20050231136A1 (en) | Digital device for correcting the image formed on the screen of a cathode ray tube | |
| JPH08214323A (ja) | デジタルコンバーゼンス装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060807 |
|
| LAPS | Cancellation because of no payment of annual fees |