JP2003008054A - シリコン系発光受光素子およびその製造方法およびシリコン系光電気集積回路およびシリコン系光電気集積回路システム - Google Patents

Abstract

(57)【要約】 【課題】 シリコン系集積回路における光配線を実現す
るための半導体発光／受光素子と光導波路を提供する。 【解決手段】 このシリコン系発光受光素子は、酸化膜
層１１上のＳＯＩ層１２と真性シリコン・エピタキシャ
ル層１６とがなす第２のシリコン結晶層の中に、ゲルマ
ニウムからなる微粒子１５を有するから、量子サイズ効
果を利用した効率の良い発光受光素子となるとともに、
この微粒子１５が発光する光は、上記第２のシリコン結
晶層と酸化膜層１１との界面と、酸化膜層１１と反対側
の第２のシリコン結晶層の界面との間に閉じ込められ
る。これにより、上記第２のシリコン結晶層内へ光を効
率良く伝播させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、光を用いて情報
を伝達するための、シリコン系発光受光素子およびその
製造方法およびシリコン系光電気集積回路およびシリコ
ン系光電気集積回路システムにに関する。

【０００２】

【従来の技術】半導体素子の動作速度は、ＭＯＳＦＥＴ
(メタルオキサイドセミコンダクタ・電解効果トランジ
スタ)ではチャネル長に反比例し、バイポーラトランジ
スタではベース長に反比例する。したがって、微細加工
技術の進歩に伴い、半導体素子の動作速度は高速化する
ことになる。

【０００３】集積回路全体の速度は、集積回路を構成す
る素子の動作速度と素子間の信号の伝達速度によって決
定される。したがって、素子単体が高速化しても、信号
の伝達速度がそれに追随しないと、微細化による素子の
高速化の長所を享受できないこととなる。

【０００４】素子間の相互接続には、金属配線が一般に
使用されているが、素子の高速化にともない、金属配線
の抵抗と容量によって決まる遅延時間が問題となってき
ている。そのような課題を克服するために、多層金属配
線が行われており、銅のような低抵抗材料による金属配
線も検討されている。

【０００５】しかしながら、今後、さらに微細な半導体
構造が加工できるようになり、素子がさらに高速化する
と、多層金属配線構造の更なる多層化や金属材料のより
一層の低抵抗化が必要となるが、限界に近づいている。

【０００６】そこで、このような金属配線の代替案とし
て、光を伝送する光配線が考えられる。この光配線で
は、信号が光速で伝播するので、金属配線における遅延
の問題が解決される。

【０００７】III−Ｖ族半導体技術、特に、ガリウム砒
素ベース技術の直接バンドギャップ材料では、効率のよ
い発光素子と受光素子が形成可能である。このガリウム
砒素ベース技術を応用して、電子素子による信号処理と
発光受光素子による信号伝送とを組み合わせた光電気集
積回路(ＯＥＩＣ)が提案されている。

【０００８】しかしながら、III−Ｖ族化合物半導体等
の直接バンドギャップ半導体とは対照的に、シリコン等
のＩＶ族半導体はエネルギーバンド構造が間接遷移型で
あるためにバンド間遷移の確率が小さいので、効率のよ
い発光素子やそれを利用した光配線を形成することが困
難であった。

【０００９】ところが、特開平６−３２６３５９公報で
は、図１２に示すようなシリコンのｐ-ｉ-ｎ多層構造に
おいて、化学気相成長(ＣＶＤ)法や分子線ビームエピタ
キシー(ＭＢＥ)法を用いたエピタキシャル成長によっ
て、ゲルマニウムとシリコンの格子不整合を利用したゲ
ルマニウム・アイランドを、真正シリコン層１１４中に
微粒子１１３を形成したシリコン系発光受光素子が提案
されている。この半導体微粒子１１３における量子サイ
ズ効果を利用することで、シリコンでも効率のよい発光
および受光素子が形成できる。

【００１０】

【発明が解決しようとする課題】ところで、上記図１２
の従来例における発光受光素子では、シリコン中の微粒
子１１３は、形成された量子閉じ込め準位間の遷移によ
って、バルクシリコンのバンドギャップよりも低エネル
ギーの光を発光する。この光はバンドギャップよりも低
いエネルギーなので、シリコン中を伝播することが可能
となる。また、キャリアが存在しない半導体微粒子がバ
ンドギャップに相当するエネルギーの光を吸収すると、
この半導体微粒子内に電子と正孔が形成される。そのた
めに、半導体微粒子からの光が３次元の全ての方向に放
射されてしまうので、情報伝達効率が悪くなるという問
題がある。このため、金属配線の替わりとして任意の素
子間を制御するのが困難となる可能性があるという問題
がある。

【００１１】そこで、この発明の目的は、情報伝達効率
が良いシリコン系発光受光素子およびその製造方法およ
びシリコン系光電気集積回路およびシリコン系光電気集
積回路システムを提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、この発明のシリコン系発光受光素子は、第１のシリ
コン結晶層と、上記第１のシリコン結晶層上の酸化膜層
と、上記酸化膜層上の第２のシリコン結晶層とが構成す
るシリコンオンインシュレータ構造を有する基板を備
え、上記第２のシリコン結晶層は、半導体からなる微粒
子を有する。

【００１３】この発明のシリコン系発光受光素子では、
上記酸化膜層上の第２のシリコン結晶層の中に、半導体
からなる微粒子を有するから、量子サイズ効果を利用し
た効率の良い発光受光素子となるとともに、この微粒子
が発光する光は、上記第２のシリコン結晶層と酸化膜層
との界面と、上記酸化膜層と反対側の上記第２のシリコ
ン結晶層の界面との間に閉じ込められる。これにより、
上記第２のシリコン結晶層内へ光を効率良く伝播させる
ことができる。

【００１４】また、上記第２のシリコン結晶層中に、上
記半導体からなる微粒子のバンドギャップと共鳴する光
が入射すると、光学遷移によって、上記半導体からなる
微粒子にキャリア(電子と正孔)が発生する。このキャリ
アを所定の電極へ出力することで、光による信号を電気
信号に変換することが可能となる。

【００１５】また、一実施形態のシリコン系光電気集積
回路は、上記シリコン系発光受光素子を備え、このシリ
コン系発光受光素子で、光による半導体素子間の信号伝
送機構を構成した。

【００１６】この一実施形態のシリコン系光電気集積回
路では、このシリコン系発光受光素子で、光による半導
体素子間の信号伝送機構を構成したことによって、半導
体素子間の効率の良い情報伝達が可能となる。

【００１７】また、一実施形態のシリコン系集積回路シ
ステムは、上記シリコン系発光受光素子を備え、このシ
リコン系発光受光素子で、光による集積回路間の信号伝
送機構を構成した。

【００１８】この実施形態のシリコン系光電気集積回路
システムでは、このシリコン系発光受光素子で、光によ
る集積回路間の信号伝送機構を構成したことによって、
集積回路間の効率の良い情報伝達が可能となる。

【００１９】また、一実施形態の発光受光素子は、上記
シリコン系発光受光素子において、上記第２のシリコン
結晶層上に、シリコン酸化膜が形成されている。

【００２０】この実施形態のシリコン系発光受光素子で
は、上記第２のシリコン結晶層上のシリコン酸化膜と上
記第２のシリコン結晶層との界面と、上記第２のシリコ
ン結晶層下の酸化膜層と上記第２のシリコン結晶層との
界面との間に、上記半導体からなる微粒子が発光する光
を閉じ込めるので、上記発光を上記第２のシリコン結晶
層内に効率良く伝播させることができる。

【００２１】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記シリ
コン酸化膜は、このシリコン酸化膜における発光の減衰
距離よりも、膜厚を薄くした。

【００２２】この実施形態のシリコン系発光受光素子で
は、上記シリコン酸化膜における発光の減衰距離より
も、上記シリコン酸化膜の膜厚を薄くしたから、空気の
屈折率が略１であることを利用して、半導体微粒子が発
光する光を、第２のシリコン結晶層の界面で、より効率
の高い全反射をさせることができる。したがって、より
一層、光の伝播効率を高めることができる。

【００２３】また、一実施形態のシリコン系発光受光素
子は、上記第２のシリコン結晶層上に、シリコン窒化膜
が形成されている。

【００２４】この実施形態のシリコン系発光受光素子で
は、上記第２のシリコン結晶層上に、シリコン窒化膜が
形成されていることで、このシリコン窒化膜と上記第２
シリコン結晶層との界面と、上記第２シリコン結晶層と
酸化膜との界面との間に、半導体微粒子が発光する光を
閉じ込めて、効率良く光信号を伝播させることができ
る。

【００２５】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記第２
のシリコン結晶層上に、シリコン酸化膜とシリコン窒化
膜の積層膜が形成されている。

【００２６】この実施形態のシリコン系発光受光素子で
は、上記第２のシリコン結晶層上に、シリコン酸化膜と
シリコン窒化膜の積層膜が形成されていることで、各層
の膜厚,層数を制御することで、この積層膜と上記第２
のシリコン結晶層との界面での反射に波長依存性を持た
せることができ、上記第２のシリコン結晶層中に伝播さ
せる光信号の波長に依存した導波特性を持たせることが
できる。

【００２７】また、一実施形態のシリコン系発光受光素
子は、上記第２のシリコン結晶層面内の光の進行方向を
制御する制御構造を有する。

【００２８】この実施形態のシリコン系発光受光素子で
は、上記第２のシリコン結晶層面内の光の進行方向を制
御する制御構造を有することにより、この制御構造を、
発光の光導波路とすることができる。

【００２９】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記制御
構造を、トレンチ構造とした。

【００３０】この実施形態のシリコン系発光受光素子で
は、上記トレンチ構造でもって、上記光の進行方向の制
御構造を構築できる。

【００３１】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記制御
構造を、ＬＯＣＯＳ(ローカル・オキシデーション・オ
ブ・シリコン)構造とした。

【００３２】この実施形態のシリコン系発光受光素子で
は、上記ＬＯＣＯＳ構造でもって、上記光の進行方向の
制御構造を構築できる。

【００３３】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記半導
体からなる微粒子は、ゲルマニウムからなる。

【００３４】この実施形態のシリコン系発光受光素子で
は、上記半導体からなる微粒子は、ゲルマニウムからな
る。ゲルマニウムは間接型半導体であるので、発光効率
が低いが、微粒子にすることで、量子閉じ込め効果によ
って、直接遷移型になって、発光効率が高くなる。

【００３５】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記半導
体からなる微粒子は、シリコン・ゲルマニウム混晶半導
体からなる。

【００３６】この実施形態のシリコン系発光受光素子で
は、上記半導体からなる微粒子は、シリコン・ゲルマニ
ウム混晶半導体からなるので、微粒子のサイズだけでな
く、混晶比によっても、バンドギャップを制御できる。

【００３７】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記半導
体からなる微粒子は、シリコンのバンドギャップよりも
小さいバンドギャップを有するインジウム砒素やインジ
ウムアンチモン等の化合物半導体からなる。

【００３８】この実施形態のシリコン系発光受光素子で
は、上記半導体からなる微粒子は、シリコンのバンドギ
ャップよりも小さいバンドギャップを有するインジウム
砒素やインジウムアンチモンの化合物半導体からなるか
ら、直接遷移型半導体の特性を生かしながら、微粒子サ
イズと混晶の組成比によって、バンドギャップを制御で
きる。

【００３９】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記半導
体からなる微粒子は、インジウム,ガリウム,砒素,リン
およびアンチモンの内の少なくとも３種類以上の元素か
ら構成される混晶化合物半導体である。

【００４０】この実施形態のシリコン系発光受光素子で
は、上記半導体からなる微粒子は、インジウム,ガリウ
ム,砒素,リンおよびアンチモンの内の少なくとも３種類
以上の元素から構成される混晶化合物半導体であるか
ら、直接遷移型半導体の特性を生かしながら、微粒子サ
イズと混晶の組成比によって、バンドギャップを制御で
きる。

【００４１】また、一実施形態のシリコン系光電気集積
回路は、上記シリコン系光電気集積回路において、波長
の異なる複数の光が、それぞれ異なる信号情報を伝送す
ることで、同一の光導波路内で、上記波長の異なる複数
の光による波長多重並列伝送を行う。

【００４２】この実施形態のシリコン系光電気集積回路
では、波長の異なる複数の光が、それぞれ異なる信号情
報を伝送することで、同一の光導波路内で、上記波長の
異なる複数の光による波長多重並列伝送を行う。これに
より、同一の光導波路内で、複数の信号情報を並列伝送
できる。

【００４３】また、一実施形態のシリコン系光電気集積
回路システムは、上記シリコン系光電気集積回路システ
ムにおいて、波長の異なる複数の光が、それぞれ異なる
信号情報を伝送することで、同一の光導波路内で、上記
波長の異なる複数の光による波長多重並列伝送を行う。

【００４４】この実施形態のシリコン系光電気集積回路
システムでは、波長の異なる複数の光が、それぞれ異な
る信号情報を伝送することで、同一の光導波路内で、複
数の信号情報を並列伝送できる。

【００４５】また、一実施形態のシリコン系光電気集積
回路は、上記シリコン系光電気集積回路において、複数
のシリコン系発光受光素子を備え、この複数のシリコン
系発光受光素子は、それぞれ、大きさの異なる半導体か
らなる微粒子を有しており、この複数のシリコン系発光
受光素子によって、同一の光導波路内で、波長の異なる
複数の光による波長多重並列伝送を行う。

【００４６】この実施形態のシリコン系光電気集積回路
では、複数のシリコン系発光受光素子が、それぞれ、大
きさの異なる半導体からなる微粒子を有していること
で、この複数のシリコン系発光受光素子によって、同一
の光導波路内で、波長の異なる複数の光による波長多重
並列伝送を行うことができる。

【００４７】また、一実施形態のシリコン系光電気集積
回路は、上記シリコン系光電気集積回路において、複数
のシリコン系発光受光素子を備え、上記複数のシリコン
系発光受光素子の半導体からなる微粒子が、混晶化合物
半導体からなり、この複数のシリコン系発光受光素子
は、それぞれ、混晶比が異なる混晶化合物半導体からな
る微粒子を有しており、この複数のシリコン系発光受光
素子によって、同一の光導波路内で、波長の異なる複数
の光による波長多重並列伝送を行う。

【００４８】この実施形態のシリコン系光電気集積回路
では、上記複数のシリコン系発光受光素子の半導体から
なる微粒子が、混晶化合物半導体からなるので、この複
数のシリコン系発光受光素子によって、同一の光導波路
内で、波長の異なる複数の光による波長多重並列伝送を
行うことができる。

【００４９】また、一実施形態のシリコン系光電気集積
回路は、上記シリコン系光電気集積回路において、外部
システムに接続した光導波路を有し、この光導波路を介
して、波長の異なる複数の光による波長多重並列伝送
で、信号を入出力する。

【００５０】この実施形態のシリコン系光電気集積回路
では、外部システムに接続した光導波路を有し、この光
導波路を介して、波長の異なる複数の光による波長多重
並列伝送で、信号を入出力することができる。

【００５１】また、一実施形態のシリコン系光電気集積
回路システムは、上記シリコン系光電気集積回路システ
ムにおいて、複数の集積回路の間に光導波路を接続し、
この光導波路を経由して、波長の異なる複数の光による
波長多重並列伝送で、信号を入出力する。

【００５２】この実施形態のシリコン系光電気集積回路
システムでは、集積回路と集積回路との間に光導波路を
接続し、この光導波路を経由して、波長の異なる複数の
光による波長多重並列伝送で、信号を入出力することが
できる。

【００５３】また、一実施形態のシリコン系光電気集積
回路は、上記光導波路を、光ファイバーとした。

【００５４】この実施形態のシリコン系光電気集積回路
では、光ファイバーからなる光導波路でもって、波長の
異なる複数の光による波長多重並列伝送で、信号を入出
力することができる。

【００５５】また、一実施形態のシリコン系発光受光素
子を製造する方法は、第１の導電型にドープされたシリ
コンオンインシュレータ層の上に、請求項１１乃至１４
のいずれか１つに記載の半導体からなる微粒子を少なく
とも１つ形成する工程と、上記ドープされたシリコンオ
ンインシュレータ層および上記半導体からなる微粒子上
に、真性シリコン・エピタキシャル層を形成して、上記
半導体からなる微粒子を埋込む工程と、上記真性シリコ
ン・エピタキシャル層上に、第２の導電型のドープシリ
コン層を形成する工程と、上記シリコンオンインシュレ
ータ層および上記半導体からなる微粒子を有する発光受
光素子を形成する工程とを備える。

【００５６】この実施形態のシリコン系発光受光素子の
製造方法では、上記半導体からなる微粒子を、第１導電
型のシリコンオンインシュレータ層と真性シリコンエピ
タキシャル層との間に埋め込んでから、上記真性シリコ
ンエピタキシャル層上に第２導電型のドープシリコン層
を形成することで、ｐ-ｉ-ｎあるいは、ｎ-ｉ-ｐ構造を
持ったシリコン系発光受光素子を作製できる。

【００５７】また、一実施形態のシリコン系発光受光素
子の製造方法は、第１の導電型にドープされたシリコン
オンインシュレータ層の上に、真性シリコン・第１エピ
タキシャル層もしくは、上記シリコンオンインシュレー
タ層と同じ導電型のドープシリコン・第１エピタキシャ
ル層を形成する工程と、上記真性シリコン・第１エピタ
キシャル層もしくは、上記ドープシリコン・第１エピタ
キシャル層上に、請求項１１乃至１４のいずれか１つに
記載の半導体からなる微粒子を少なくとも１つ形成する
工程と、上記真性シリコン・第１エピタキシャル層もし
くは上記ドープシリコン・第１エピタキシャル層、およ
び、上記半導体からなる微粒子上に、真性シリコン・第
２エピタキシャル層を形成して、上記半導体からなる微
粒子を埋込む工程と、上記真性シリコン・第２エピタキ
シャル層上に、第２の導電型のドープシリコン層を形成
する工程と、上記シリコンオンインシュレータ層と、上
記真性シリコン・第１エピタキシャル層もしくは上記ド
ープシリコン・第１エピタキシャル層と、上記ドープシ
リコン層と、上記半導体からなる微粒子とを有するシリ
コン系発光受光素子を形成する工程とを備える。

【００５８】この実施形態のシリコン系発光受光素子の
製造方法では、上記ＳＯＩ層上の真性シリコン・第１エ
ピタキシャル層(もしくは上記ＳＯＩ層と同じ導電型の
ドープシリコン・第１エピタキシャル層)と、真性シリ
コン・第２エピタキシャル層との間に、上記半導体から
なる微粒子を埋め込み、次に、上記真性シリコン・第２
エピタキシャル層上に、第２の導電型のドープシリコン
層を形成する。これにより、ｐ-ｉ-ｎあるいは、ｎ-ｉ-
ｐ構造を持ったシリコン系発光受光素子を作製できる。

【００５９】また、この製造方法によれば、ＳＯＩ層上
に形成される、平坦な真性シリコン・第１エピタキシャ
ル層(もしくは上記ドープシリコン・第１エピタキシャ
ル層)上に、半導体からなる微粒子を形成することがで
きる。これにより、深さ方向における半導体微粒子の分
布の制御や表面の凹凸や欠陥の低減が可能となる。

【００６０】また、一実施形態のシリコン系発光受光素
子の製造方法は、アンドープシリコンオンインシュレー
タ層に、ｎ型領域を形成する工程と、上記アンドープシ
リコンオンインシュレータ層に、ｐ型領域を形成する工
程と、上記ｎ型領域とｐ型領域の間のアンドープ領域
に、半導体をイオン注入する工程と、上記イオン注入後
に、半導体からなる微粒子を形成するための熱処理工程
と、上記アンドープシリコンオンインシュレータ層およ
び上記半導体からなる微粒子を有するシリコン系発光受
光素子を形成する工程とを備える。

【００６１】この実施形態のシリコン系発光受光素子の
製造方法は、ＭＯＳＦＥＴの標準的な製造プロセスのみ
で構成されているので、製造プロセスの点で、ＭＯＳＦ
ＥＴと相性がよい。

【００６２】ここで、この発明の原理を説明する。シリ
コン基板中に形成された半導体からなる微粒子では、シ
リコンのバンドギャップ内に量子閉じ込め準位が形成さ
れる。この量子閉じ込め準位間の遷移による発光のエネ
ルギーは、バルクのバンドギャップよりも小さいので、
バルクシリコンに吸収されることなく伝播することが可
能である。

【００６３】ｉ層(真正シリコンエピタキシャル層)に、
この半導体微粒子を形成したｐ-ｉ-ｎ発光素子もしくは
受光素子と、ＭＯＳＦＥＴもしくはバイポーラトランジ
スタを組み合わせて形成することで、電気信号から光信
号への変換および光信号から電気信号への変換が可能と
なる。

【００６４】これによって、シリコン系集積回路中の半
導体素子間、集積回路間もしくは集積回路と外部システ
ム間の信号伝達が可能となる。

【００６５】ところで、シリコン基板中に形成した微粒
子は、バルクシリコンのバンドギャップよりも低いエネ
ルギーの光を発光する。したがって、上記発光は、バル
クシリコンに吸収されることなく、シリコン中を伝播す
ることが可能であるという長所を持つ。ところが、その
ために、上記発光は、バルクシリコン内の３次元の全て
の方向に伝播してしまい、素子間の金属配線の替わりに
使用することが不可能となる。

【００６６】ここで、Ｓｉ，ＳｉＯ_２およびＳｉ_２Ｎ_３
の屈折率と臨界角をまとめると、表１のようになる。シ
リコン酸化膜(ＳｉＯ_２)やシリコン窒化膜(Ｓｉ_２Ｎ_３)
の屈折率は、シリコン(Ｓｉ)の屈折率に比べて小さい。
したがって、シリコンとシリコン酸化膜もしくはシリコ
ン窒化膜の界面では、光の全反射がおこる。スネルの法
則より全反射を起こす臨界角(θ_Ｃ)を計算すると表１の
ようになる。

【００６７】

【表１】

【００６８】したがって、図１０に示すようなシリコン
層９１と絶縁膜層９２の界面において、臨界角よりも大
きい入射角で光が界面に入射すると光の上記絶縁層９２
への屈折光成分は無くなり、上記シリコン領域９１への
反射成分のみ(全反射)となる。したがって、ＳＯＩ(シ
リコン・オン・インシュレータ)基板のＳＯＩ(シリコン
・オン・インシュレータ)層に半導体からなる微粒子を
形成し、ＳＯＩ層の上にシリコン酸化膜か、シリコン窒
化膜、もしくはこれらの積層膜による絶縁膜を形成する
ことで、ＳＯＩ層の下の埋め込み酸化膜と上記絶縁膜に
挟まれたＳＯＩ層の２次元空間内に、半導体からなる微
粒子からの発光が閉じ込められる。

【００６９】特に、上記積層膜は、各層の膜厚と層数を
制御することによって、反射に波長依存性を持たせるこ
とが可能となるので、ＳＯＩ層中に波長に依存した導波
特性をさらに持たせることが可能となる。

【００７０】また、空気の屈折率は、ほぼｎ≒１であ
り、シリコン酸化膜やシリコン窒化膜よりも小さい。し
たがって、シリコンと空気の界面における全反射角もθ
_Ｃ≒１７.０゜と小さくなる。

【００７１】また、素子の保護膜としてシリコン酸化膜
の形成が必要である。

【００７２】しかし、このシリコン酸化膜中での光の染
み出しよりも、上記シリコン酸化膜の膜厚が薄ければ、
空気の屈折率がｎ≒１であることを利用した場合も、効
率の高い全反射を起こすことが可能となる。図１１に、
シリコン領域１０１に閉じ込められた光の電界強度分布
１０３を示す。この光の電界強度分布１０３は、シリコ
ン酸化膜領域１０２では減衰する。このシリコン酸化膜
領域１０２での光の染み出し距離は、光の波長と入射角
によって決まる。

【００７３】ゲルマニウムやシリコン・ゲルマニウム
は、間接型半導体であるので、発光効率が低い。しか
し、これらは、微粒子にすることで、量子閉じ込め効果
によって、直接遷移型になるために、発光効率が高くな
る。

【００７４】さらに、ガリウム・砒素をはじめとする化
合物半導体によって微粒子を形成すれば、元々直接遷移
型半導体であるので、より効率の高い発光受光素子を形
成できる。この直接遷移型半導体を用いるならば、微粒
子ではなくバルクのままでも、高効率の発光受光素子を
形成することができると考えられる。

【００７５】しかし、ほとんどの化合物半導体が、シリ
コンと格子定数が異なるので、格子不整合に伴う欠陥の
無い安定したヘテロ構造を形成することは困難である。
逆に、この歪み(格子不整合)を積極的に利用すると、半
導体からなる微粒子を自己組織化的に形成することが可
能となる。さらに、格子不整合があっても半導体微粒子
であるならば、基板のほとんどがシリコンであることか
ら、一部分にのみ歪みが存在するだけであるので、安定
したシリコン系発光受光素子を形成することができる。

【００７６】

【発明の実施の形態】以下、この発明を図示の実施の形
態に基いて詳細に説明する。

【００７７】(第１実施形態：エピタキシャル法による
素子形成方法)図１,図２を参照して、この発明の第１実
施形態として、シリコン系発光受光素子の製造方法を説
明する。

【００７８】まず、図１(Ａ)に示すＳＯＩ(シリコン・
オン・インシュレータ)層１２の厚さが、３０〜７０ｎ
ｍ程度のＳＯＩ基板を用意する。このＳＯＩ基板は、シ
リコン単結晶層１０と、このシリコン単結晶層１０上の
埋め込み酸化膜１１と、この酸化膜１１上のＳＯＩ層１
２とを有する。

【００７９】このＳＯＩ基板に対し、３０〜４０ｋｅＶ
程度のエネルギーで、１０^１４〜１×１０^１５ｃｍ^−２
程度のドーズで、例えば、砒素等のｎ型不純物を、ＳＯ
Ｉ層１２にイオン注入する。このＳＯＩ層１２は、微粒
子に電子を供給するので、最終的な不純物濃度が１×１
０^１９〜１×１０^２１ｃｍ^−３程度となるように、上記
エネルギーやドーズ等の注入条件を調整する。

【００８０】次に、ＳＯＩ層１２上に、レジスト(図示
せず)を、膜厚が、例えば、５０〜３００ｎｍとなるよ
うに塗布する。ついで、紫外線露光機によってパターン
形状を露光し、引き続いて、これを現像して、レジスト
パターン(図示せず)を形成する。このＳＯＩ基板に、ス
パッタリング法によって、シリコン酸化膜を、例えば、
５０〜３００ｎｍ程度の厚さに堆積する。これによっ
て、上記レジストパターンのスペース部(窓部)では、Ｓ
ＯＩ基板上に、シリコン酸化膜が形成される。

【００８１】次いで、リフトオフによって、上記レジス
トパターン上に堆積したシリコン酸化膜のみを除去する
と、図１(Ａ)に示すように、上記ＳＯＩ層１２上に、シ
リコン酸化膜からなるマスクパターン１３が形成され
る。

【００８２】次に、化学気相成長(ＣＶＤ)法もしくは分
子線エピタキシー(ＭＢＥ)法によって、約１〜３０ｎｍ
の例えばゲルマニウムを、上記ＳＯＩ基板上に堆積させ
る。図１(Ｂ)に示すように、このゲルマニウムとシリコ
ンの間の格子不整合によって生じた応力によって、上記
ＳＯＩ基板上に堆積したゲルマニウムは平坦な薄膜とは
ならず、結晶またはアモルファス状のアイランド１４が
ＳＯＩ層１２上およびマスクパターン１３上に形成され
る。

【００８３】なお、この図１(Ｂ)に示すゲルマニウムか
らなる複数のアイランド１４は、その大きさと個数によ
っては、個々に分離された状態で存在する場合と、複数
個が連結した状態で存在する場合とがある。このゲルマ
ニウムからなるアイランド１４が形成された後に、フッ
酸によってマスクパターン１３を取り除く。

【００８４】次に、図１(Ｃ)に示すように、上記エピタ
キシャル成長法を用いて、上記ＳＯＩ基板上に、真性シ
リコン・エピタキシャル層(ｉ層)１６を形成し、上記Ｓ
ＯＩ基板を、例えば、５００〜７００℃程度でアニール
処理を行う。これによって、上記アイランド１４が結晶
化し、上記ＳＯＩ層１２の表面上のゲルマニウム微粒子
１５が真性シリコン・エピタキシャル層１６中に形成さ
れる。この真性シリコン・エピタキシャル層１６と上記
ＳＯＩ層１２とが第２のシリコン結晶層をなす。

【００８５】次に、上記真性シリコン・エピタキシャル
層１６上に、不純物濃度が１×１０ ^１９〜１×１０^２１
ｃｍ^−２程度のｐ型シリコン層１７をエピタキシャル成
長すると、図１(Ｃ)に示すように、ｉ層１６中にゲルマ
ニウム微粒子１５を有するｐ-ｉ-ｎ構造が形成される。

【００８６】この実施形態を用いると、ＳＯＩ層１２上
に、半導体微粒子１５を形成することで、光の伝播方向
を２次元的なＳＯＩ層１２内に制御するシリコン系発光
受光素子が構成可能となる。また、後述の第３実施形態
で説明するように、このシリコン系発光受光素子に、Ｍ
ＯＳＦＥＴもしくはバイポーラトランジスタを組み合わ
せることで、電気配線よりも高速な光を用いた情報伝達
が可能となる。なお、この半導体微粒子１５のサイズ
は、量子サイズ効果が現われるサイズであり、たとえ
ば、ナノメータのオーダである。

【００８７】さらに、次の変形例で説明するように、Ｓ
ＯＩ層１２にトレンチ構造やＬＯＣＯＳ構造を形成する
ことによって、ＳＯＩ層１２内での光の伝播方向が制御
可能となり、素子間の信号伝達を選択的に行うことが可
能となる。

【００８８】(第１実施形態の変形例)なお、上記第１実
施形態では、ＳＯＩ層１２の上に、直接、ゲルマニウム
からなるアイランド１４を堆積しているが、ＳＯＩ層１
２の表面は、ＳＯＩ基板の製造プロセスによっては、凹
凸や欠陥が生じる場合がある。

【００８９】この場合には、図２(Ａ)に示すように、Ｓ
ＯＩ層１２の上に、真正(もしくはｎ型)のシリコンエピ
タキシャル層２１をエピタキシャル成長してから、この
シリコンエピタキシャル層２１上に、上記ゲルマニウム
からなるアイランド１４を形成してもよい。なお、ＳＯ
Ｉ層１２は、埋め込み酸化膜１１上に形成され、この埋
め込み酸化膜１１は、シリコン単結晶層１０上に形成さ
れている点は、上述の図１のＳＯＩ基板と同じである。

【００９０】このように、ＳＯＩ層１２の上に、シリコ
ンエピタキシャル層２１を形成することによって、ＳＯ
Ｉ基板の表面を平坦とすることができる。これによっ
て、深さ方向におけるゲルマニウムからなるアイランド
１４の分布の制御や表面の凹凸や欠陥の低減が可能とな
る。その後、上記第１実施形態と同じプロセスを行え
ば、図２(Ｂ)に示すように、ゲルマニウム微粒子１５が
シリコンエピタキシャル層２１上の真性シリコン・エピ
タキシャル層１６内に形成されたｐ-ｉ-ｎ構造を形成で
きる。この変形例では、ＳＯＩ層１２,エピタキシャル
層２１,１６が第２のシリコン結晶層をなす。

【００９１】なお、上記第１実施形態では、ＳＯＩ層１
２がｎ型である場合について説明したが、ＳＯＩ層１２
がｐ型の場合には、エピタキシャル成長するドープシリ
コン層１７をｎ型にすることによって、上記第１実施形
態と同じ方法で、ｐ-ｉ-ｎ構造を形成できる。

【００９２】また、上記第１実施形態では、ゲルマニウ
ムからなる微粒子１５の位置を制御するために、マスク
パターン１３を形成したが、積層型のｐ-ｉ-ｎ構造であ
るので、マスクパターン１３を無くして、ＳＯＩ層１２
の表面全体に、ゲルマニウムからなる微粒子１５を形成
することも可能である。

【００９３】また、上記ＳＯＩ層１２、真性シリコン・
エピタキシャル層１６、ｐ型シリコン層１７からなるｐ
-ｉ-ｎ構造を形成した後に、トレンチ構造もしくはＬＯ
ＣＯＳ構造を形成することでも、ＳＯＩ層１２の面内に
おけるゲルマニウムからなる微粒子１５の分布を制御す
ることが可能となる。

【００９４】(第２実施形態) (イオン注入法による素子形成方法)次に、図３,図４を
参照して、この発明の第２実施形態であるシリコン系発
光受光素子の製造方法を説明する。

【００９５】この第２実施形態では、ＳＯＩ層３１が、
真正もしくは１０^１７ｃｍ^−３以下の低濃度の不純物が
ドーピングされているＳＯＩ基板を形成する。上記不純
物は、低濃度であるならば、ｎ型であってもｐ型であっ
ても、特に制限はない。

【００９６】図３(Ａ)に示すＳＯＩ層３１上に、膜厚
が、例えば５０〜３００ｎｍとなるように、レジスト
(図示せず)を塗布する。次いで、紫外線露光機によっ
て、上記レジストをパターン形状に露光し、引き続い
て、このパターン形状に露光したレジストを現像して、
レジストパターン(図示せず)を形成する。

【００９７】次に、このＳＯＩ基板に、スパッタリング
法によって、シリコン酸化膜を、例えば、５０〜３００
ｎｍ程度の膜厚に堆積する。上記レジストパターンのス
ペース部(窓部)では、ＳＯＩ基板のＳＯＩ層３１上に、
シリコン酸化膜が形成される。次いで、リフトオフによ
って、上記レジストパターン上に堆積したシリコン酸化
膜のみを除去することで、上記シリコン酸化膜からなる
マスクパターン３２が形成される。この状態を、図３
(Ａ)に示している。

【００９８】次に、図３(Ａ)に矢印で示すように、上記
ＳＯＩ基板上に、例えば、ボロンなどのｐ型不純物をイ
オン注入した後、フッ酸によってマスクパターン３２を
取り除く。これにより、上記ＳＯＩ層３１にｐ型シリコ
ン領域３３となる領域を形成する。

【００９９】次に、上記ＳＯＩ基板に対して、上述と同
様の方法で、レジストのパターニングを行い、図３(Ｂ)
に示すような、シリコン酸化膜からなるマスクパターン
３４を形成する。このマスクパターン３４は、上記ｐ型
シリコン領域３３となる領域およびそれに隣接する領域
を覆っている。

【０１００】そして、図３(Ｂ)に矢印で示すように、上
記ＳＯＩ基板上に、例えば、砒素等のｎ型不純物をイオ
ン注入する。これにより、上記ｐ型シリコン領域３３と
なる領域から所定の寸法だけ離隔したｎ型シリコン領域
３５となる領域が、ＳＯＩ層３１に形成される。次い
で、このＳＯＩ基板にアニール処理を行うことによっ
て、上記ｎ型およびｐ型領域の不純物を活性化させて、
図３(Ｂ)に示すように、ＳＯＩ層３１に、ｐ型シリコン
領域３３とｎ型シリコン領域３５を形成する。

【０１０１】次に、図３(Ｃ)に示すように、マスクパタ
ーン３６を、上述と同様の方法で形成し、図３(Ｃ)に矢
印で示すように、ゲルマニウムイオンを、例えば、５０
ｋｅＶ程度の低エネルギーで、ＳＯＩ基板にイオン注入
する。このように、低エネルギーで、ゲルマニウムイオ
ンをイオン注入することによって、ゲルマニウムのイオ
ン打ち込み層３７が形成される。このゲルマニウムのイ
オン打ち込み層３７は、図３(Ｃ)に示すように、ＳＯＩ
層３１の最表面から深さ約２０ｎｍ付近を中心に８ｎｍ
程度の幅を持った領域に形成される。

【０１０２】その後、このＳＯＩ基板を、例えば、５０
０〜７００℃程度でアニール処理することによって、Ｓ
ＯＩ層３１中のゲルマニウムイオン打ち込み層３７を結
晶化させる。これにより、図４に示すように、上記ゲル
マニウムイオン打ち込み層３７からゲルマニウム微粒子
３８を形成する。

【０１０３】このゲルマウム微粒子３８が形成された
後、フッ酸によって、上記マスクパターン３６を取り除
くことで、ＳＯＩ層３１内に、ｐ-ｉ-ｎ構造が形成され
る。このｐ-ｉ-ｎ構造は、ｐ型シリコン領域３３とｎ型
シリコン領域３５および、この領域３３と３５の間の領
域３９からなる。

【０１０４】なお、この第２実施形態では、図３(Ａ)お
よび図３(Ｂ)に示す工程において、ｐ型不純物イオンお
よびｎ型不純物イオンを、３０〜４０ｋｅＶ程度のエネ
ルギーで、１０^１４〜１０^１６ｃｍ^−２程度のドーズで
注入する。

【０１０５】ゲルマニウムからなる微粒子３８が存在す
るｉ層(領域３９)に、電子や正孔のキャリアを供給する
必要があるので、ｐ層(ｐ型シリコン領域３３)およびｎ
層(ｎ型シリコン領域３５)の最終的な不純物濃度ｎ
_ｄが、ｎ_ｄ＝１×１０^１９〜１×１０^２１ｃｍ^−３程度
となるように、上記注入のエネルギーやドーズ等の注入
条件を調整する。

【０１０６】ｐ型のイオン注入およびｎ型のイオン注入
が終わった時点で、それぞれ、活性化アニールを行う
と、ｉ型領域３９にゲルマニウム微粒子３８を有するｐ
-ｉ-ｎ構造が形成される。

【０１０７】なお、上記すべてのイオン(ｐ型イオン,ｎ
型イオン,ゲルマニウムイオン)注入後に、アニール処理
をまとめて行うことでも、上述と同じｐ-ｉ-ｎ構造を形
成することができる。

【０１０８】この実施形態では、ＳＯＩ層３１へのゲル
マニウムイオンの注入によるイオンの深さ方向分布が重
要となる。注入するゲルマニウムイオンの深さ方向プロ
ファイルは、イオンのドーズやエネルギーで決定され
る。Ｓ.Ｍ.Ｓze著ＶLSI Ｔechnology ２nd ed. ＭcＧra
wＨill出版(１９８８)によると、イオン注入の深さ方向
プロファイルは、イオンの投影飛程Ｒｐと投影分散△Ｒ
ｐおよび３次のモーメントｍ３から、ＬＳＳ(Ｌindhar
d、Ｓcharaff、Ｓchiott)理論に基づいて概算することが
可能である。Ｊ.Ｆ.Ｇibsons、Ｗ.Ｓ.Ｊohnson、Ｓ.Ｍ.
Ｍylrorie著Ｐrojected Ｒanges Ｓtatics：Ｓemicond
uctors and Ｒelated Ｍaterials,２nded.Ｄowden,Ｈut
chinson ＆ Ｒoss出版社(１９７５)には、上記Ｒｐおよ
び△Ｒｐおよびｍ３について表にまとまっている。ＳＯ
Ｉ層の最表面から深さＲｐを中心に△Ｒｐ程度の幅で、
ゲルマニウムの打ち込み層が形成される。イオンの注入
エネルギーを変えることで、打ち込み層の幅△Ｒｐが変
わり、形成される半導体微粒子のサイズが制御可能とな
る。例えば、３０ｋｅＶの場合には、Ｒｐ＝２１.８ｎ
ｍ、△Ｒｐ＝８.２ｎｍである。

【０１０９】上述の第１もしくは第２実施形態で形成し
た上記ｐ-ｉ-ｎ構造において、ｐ層およびｎ層に電極を
形成することによって、外部からキャリアを注入するこ
とが可能な発光受光素子が形成できる。さらに、上記ｐ
-ｉ-ｎ構造を、ＭＯＳＦＥＴのドレイン領域、もしくは
バイポーラトランジスタのコレクタ側に形成し、上記ド
レインもしくは上記コレクタからのキャリアと逆の極性
のキャリアを供給する電極を形成し、電子と正孔をｉ層
中の微粒子に供給すれば半導体素子の出力電気信号を光
信号に変えることが可能となる。このことを以下の実施
形態において詳細に説明する。

【０１１０】(第３実施形態) (半導体素子間の信号の光伝送)図５に、この発明の第３
実施形態としてのシリコン系光電気集積回路を示す。こ
のシリコン系光電気集積回路は、ｎ-ｐ-ｎ型バイポーラ
トランジスタＢ１と、ｉ層１６に微粒子１５が形成され
たｐ-ｉ-ｎ型発光素子Ｌ１とを組み合わせたものであ
る。このシリコン系光電気集積回路は、上記バイポーラ
トランジスタＢ１のコレクタ４２と上記発光素子Ｌ１の
ｎ型領域４１とを共通にしている。このコレクタ４２と
ｎ型領域４１とは、埋め込み酸化層１１上に形成されて
いる。また、この埋め込み酸化層１１は、シリコン単結
晶層１０上に形成されている。

【０１１１】この第３実施形態における上記バイポーラ
トランジスタＢ１は、前述の第１実施形態と同様の方法
で、形成可能である。

【０１１２】上記バイポーラトランジスタＢ１とｐ-ｉ-
ｎ型発光受光素子Ｌ１との間には、シリコン酸化膜４８
が形成され、このシリコン酸化膜４８がバイポーラトラ
ンジスタＢ１と発光素子Ｌ１を分離している。また、発
光素子Ｌ１のｐ型シリコン層１７上には、発光素子金属
コンタクト４５が形成され、トランジスタＢ１のエミッ
タ４４上にはエミッタ金属コンタクト４６が形成され、
ベース４３上にはベース金属コンタクト４７が形成され
ている。

【０１１３】発光素子Ｌ１は、ｎ型領域４１と、ｎ型領
域４１上の真性シリコンエピタキシャル層１６と、この
エピタキシャル層１６上のｐ型シリコンエピタキシャル
層１７とを有し、上記真性シリコンエピタキシャル層１
６は、ゲルマニウムからなる微粒子１５を含んでいる。

【０１１４】また、上記バイポーラトランジスタＢ１
は、エミッタ４４,ベース４３,コレクタ４２で構成され
ている。このベース４３にベース電流が流れると、上記
バイポーラトランジスタＢ１はオンとなり、コレクタ４
２に電子が注入される。そして、この電子が、発光素子
Ｌ１のｎ型シリコン領域４１に注入され、金属コンタク
ト４５を介して、発光素子Ｌ１のｐ型シリコン領域１７
に正孔が注入されると、真性シリコン・エピタキシャル
層１６中のゲルマニウムからなる半導体微粒子１５が発
光する。

【０１１５】なお、この実施形態において、上記発光素
子Ｌ１の各層１７,１６,領域４１と、上記バイポーラト
ランジスタＢ１の深さ方向で対応する各領域(エミッタ
４４,ベース４３,コレクタ４２)との間で、導電型や不
純物濃度が異なる。例えば、発光素子Ｌ１では、エピタ
キシャル層１６は真正シリコンであるのに対し、ベース
４３はｐ型である。また、発光素子Ｌ１のｐ型シリコン
領域１７はｐ型シリコンであるのに対し、バイポーラト
ランジスタＢ１のエミッタ４４はｎ型である必要があ
る。

【０１１６】これらの構造は、リソグラフィーとエッチ
ングもしくはリフトオフを組み合わせて作製できる。例
えば、シリコン酸化膜からなるマスクパターンを形成
し、シリコン酸化膜が無い領域に選択的にイオン注入す
ることによって、各領域の導電型と不純物濃度が制御可
能となる。

【０１１７】(第３実施形態の変形例)次に、図６に、上
記第３実施形態の変形例を示す。この変形例は、ｎ−Ｍ
ＯＳＦＥＴ５０と真性シリコン領域(ｉ層)３１に半導体
微粒子３８が形成されたｐ-ｉ-ｎ発光素子６０とを半導
体基板に一体的に組み込んだシリコン系光電気集積回路
である。

【０１１８】このｐ-ｉ-ｎ発光素子６０は、シリコン単
結晶層１０上の埋め込み酸化層１１上に形成されたｎ型
領域５３,真性シリコン領域３１,ｐ型領域３５を備え、
この真性シリコン領域３１は半導体微粒子３８を含んで
いる。また、このｐ型領域３５上には、金属コンタクト
５７が形成されている。

【０１１９】図６に示すｎ型領域５３は、ｎ−ＭＯＳＦ
ＥＴ５０のドレイン領域５３と発光素子６０のｎ型領域
５３との２つの役目を果す。

【０１２０】この変形例のＭＯＳＦＥＴ５０は、前述の
第２実施形態で述べたの同様の方法で形成できる。この
ＭＯＳＦＥＴ５０は、ソース領域５１、チャネル領域５
２、ドレイン領域５３、ゲート酸化膜５４、ゲート電極
５５で構成されている。上記ゲート電極５５に電圧が印
加されると、上記ＭＯＳＦＥＴはオンとなり、上記ドレ
イン領域５３に電子が注入される。電子がｎ型領域５３
から真性シリコン領域３１に注入されるので、金属コン
タクト５７から上記発光素子６０のｐ型領域３５を介し
て上記真性シリコン領域３１に正孔を注入すると、真性
シリコン層３１中の半導体微粒子３８が発光する。

【０１２１】なお、この第３実施形態およびその変形例
では、ｎ-ｐ-ｎ型バイポーラトランジスタＢ１と発光素
子Ｌ１との組み合わせ、および、ｎ−ＭＯＳＦＥＴ５０
と発光素子６０との組み合わせについて説明したが、ｐ
-ｎ-ｐ型バイポーラトランジスタやｐ−ＭＯＳＦＥＴと
発光素子Ｌ１あるいは６０とを組み合わせてもよい。こ
の場合は、各領域の導電型を入れ替えることで構成可能
である。

【０１２２】また、上記説明とは逆に、上記図５,図６
に示した発光素子Ｌ１,６０におけるｐ-ｉ-ｎ構造に、
ｉ層１６,３１中に形成された半導体からなる微粒子１
５,３８のバンドギャップと共鳴する光が入ると、光学
遷移によって微粒子１５,３８で電子と正孔が発生す
る。これにより、上記発光素子Ｌ１,６０が有するｐ-ｉ
-ｎ構造のｎ型領域４１,５３もしくは、ｐ型領域１７,
３５からキャリアを取り出すことが可能であり、片方の
キャリアを電極を介して他のトランジスタに流せばよ
い。

【０１２３】さらにまた、上記ｐ-ｉ-ｎ構造を、図５に
示すバイポーラトランジスタＢ１のエミッタ４４側もし
くは、図６に示すＭＯＳＦＥＴ５０のソース５１側に組
み込めば、上記バイポーラトランジスタＢ１もしくは上
記ＭＯＳＦＥＴ５０がオンのときだけ、光による信号を
電気信号に変換することが可能になる。

【０１２４】この光から電気信号への信号変換機能は、
図５に示す構造において、バイポーラトランジスタＢ１
のエミッタ４４とベース４３を入れ替えることによっ
て、実現可能である。また、図６に示す構造において
は、ＭＯＳＦＥＴ５０のソース５１とドレイン５３を入
れ替えることによって、実現可能である。

【０１２５】ところで、特に、前述した第１実施形態の
シリコン系発光受光素子の製造方法では、バイポーラト
ランジスタの標準的な製造プロセスのみで、シリコン系
発光受光素子が構成されているので、バイポーラトラン
ジスタと製造プロセスの点で相性がよい。したがって、
前述の第１実施形態の製造方法によれば、上記第３実施
形態におけるバイポーラトランジスタＢ１と上記発光受
光素子Ｌ１とを同一のプロセスで同時に並行して形成す
ることができる。

【０１２６】また、前述の第２実施形態の製造方法は、
ＭＯＳＦＥＴの標準的な製造プロセスのみで構成されて
いるので、製造プロセスの点でＭＯＳＦＥＴと相性がよ
い。したがって、前述の第２実施形態の製造方法によれ
ば、上記変形例におけるＭＯＳＦＥＴ５０と上記発光受
光素子６０とを、同一のプロセスで同時に並行して形成
することができる。

【０１２７】さらにまた、微細加工の進歩によって、バ
イポーラトランジスタの製造プロセスにおいても、従来
のエピタキシャルに替え、ＭＯＳＦＥＴと同様のリソグ
ラフィーとイオン注入によるプロセスが現在検討されて
きている。したがって、今後この製造プロセスの進展に
よって、上記第２実施形態の製造方法は、バイポーラト
ランジスタの製造プロセスとも相性が良くなる可能性が
高い。

【０１２８】(第４実施形態) (トレンチ構造やＬＯＣＯＳ構造による光の伝播方向制
御)前述の第１および第２の実施形態で形成した発光受
光素子では、発光素子からの光は、ＳＯＩ層１２,３１
の面内を伝播する。しかし、ＳＯＩ層１２,３１では、
面内の方向性を有さない。このため、このＳＯＩ層を、
素子間の配線に用いるには、以下に述べるようにして、
ＳＯＩ層に方向性を持たせることが必要となる。

【０１２９】すなわち、リソグラフィー技術および、エ
ッチングもしくはリフトオフを用いたパターニング技術
を用いて、ＳＯＩ層に、溝(トレンチ)を形成して、１次
元構造を形成する。次に、第１または第２実施形態の製
造方法を実行し、発光受光素子を形成する。これによ
り、ＳＯＩ層の２次元空間内で、光の伝播方向に方向性
を持たすことができる。

【０１３０】なお、上記トレンチ構造の代わりに、導波
路領域以外のＳＯＩ層領域を酸化するＬＯＣＯＳ構造を
用いて、ＳＯＩ層を１次元化することによっても、光の
伝播方向を制御することができる。

【０１３１】また、最初に、前述の第１もしくは第２実
施形態の製造方法を実行して形成したＳＯＩ基板に、ト
レンチもしくはＬＯＣＯＳ構造を形成することによって
も、光の伝播方向を制御することが可能である。

【０１３２】図７に、上記第１または第２実施形態で形
成した発光受光素子を組み込んだ素子を有する集積回路
のＳＯＩ層の平面的な断面を、基板上方から見た様子を
示す。

【０１３３】この集積回路は、２個のＭＯＳＦＥＴ６０
１と６０２を備え、このＭＯＳＦＥＴ６０１と６０２
は、光導波路６３１で接続されている。そして、この光
導波路６３１以外の領域に、トレンチ構造を形成して、
酸化膜を堆積する。あるいは、光導波路６３１以外の領
域に、ＬＯＣＯＳ構造を形成する。

【０１３４】これにより、図７に示すように、光導波路
６３１で結合された２個のＭＯＳＦＥＴ６０１,６０２
が形成される。図７において、上記光導波路６３１と上
記２個のＭＯＳＦＥＴ６０１,６０２以外の領域６３２
は、シリコン酸化膜である。

【０１３５】ｎチャネルＭＯＳＦＥＴ６０１は、ソース
領域６１１、チャネル領域６１２、ドレイン領域６１３
からなり、ｎチャネルＭＯＳＦＥＴ６０２は、ソース領
域６２１、チャネル領域６２２、ドレイン領域６２３か
らなる。ＦＥＴ６０１のドレイン領域６１３は、発光受
光素子６０３のｎ型領域６１３を兼ねている。また、Ｆ
ＥＴ６０２のドレイン領域６２３は、発光受光素子６０
４のｎ型領域６２３を兼ねている。

【０１３６】この発光受光素子６０３は、上記ｎ型領域
６１３とｐ型領域６１５と発光領域６１４とを有し、上
記発光受光素子６０４は、上記ｎ型領域６２３と受光領
域６２４とｐ型領域６２５とを有している。

【０１３７】なお、各領域の上には、図５に示すような
電極が形成されている。すなわち、ＭＯＳＦＥＴ６０
１,６０２のチャネル領域６１２,６２２上には、ゲート
酸化膜を介してゲート電極が形成され、ソース領域６１
１,６２１上には、ソース電極が形成されている。

【０１３８】この第４実施形態の集積回路では、上記ｎ
チャネルＭＯＳＦＥＴ６０１がオンになると、発光領域
６１４が発光し、この光は、ＳＯＩ層からなる光導波路
６３１を経由して、矢印で示すように伝播する。そし
て、この光は、発光受光素子６０４の受光領域６２４で
キャリアを形成し、ｎチャネルＭＯＳＦＥＴ６０２をオ
ンにする。このようにして、ｎチャネルＭＯＳＦＥＴ６
０１とｎチャネルＭＯＳＦＥＴ６０２との間の情報の伝
播を光で行うことが可能となる。

【０１３９】なお、この第４実施形態では、２個のＭＯ
ＳＦＥＴ間の情報の伝播を光で行う集積回路について説
明したが、この第３実施形態において、２個のＭＯＳＦ
ＥＴ６０１,６０２に替えて、２個のバイポーラトラン
ジスタを備えれば、２個のバイポーラトランジスタ間の
情報の伝播を光で行う集積回路となる。

【０１４０】(第５実施形態) (集積回路およびシステム間の信号の光伝送)前述の第
１,第２実施形態で作製した発光受光素子もしくは、前
述の第３実施形態のシリコン系光電気集積回路を用い
て、集積回路の出力信号を、光に変換することができ
る。

【０１４１】図８に示すように、ＳＯＩ基板からなる集
積回路７１に溝７３を形成し、この溝７３の外周回路内
部の光導波路部分の中心を、光ファイバー７２のコアの
中心に合わせて接続する。この接続部分には、必要に応
じてレンズ等の光学系を導入する。この光ファイバー７
２を用いることにより、集積回路７１の出力信号を上記
集積回路７１の外部に、光で出力することが可能とな
る。

【０１４２】例えば、図９に示す集積回路システムは、
集積回路８１と８２が光ファイバー８４で接続され、こ
の集積回路８２は光ファイバー８５でキーボード８５に
接続されている。

【０１４３】この集積回路８１,８２としては、前述の
第１,第２実施形態で作製した発光受光素子を組み込ん
だ素子あるいは上記第３実施形態の集積回路からなるシ
リコン系光電気集積回路である。

【０１４４】上記集積回路８１と８２は、光ファイバー
８４を通して、情報の入出力が可能となっている。

【０１４５】また、同様に、光ファイバー８５を、この
光ファイバーコアの中心と、この集積回路８５内部の光
導波路の中心とが合うように接続したことによって、こ
の光ファイバー８５に、外部から入力された光信号を、
上記集積回路８５でもって、電気信号に変換し、この集
積回路８５の内部に入力することができる。たとえば、
図９において、キーボード８３からの入カデータを、光
ファイバー８５を介して、集積回路８２に入力すること
で、集積回路８２と外部システムと間の信号の入出力が
可能となる。なお、この外部システムとしては、キーボ
ード８３以外に、マウス、コンピュータ、モニター、オ
ーディオ等でも構わない。

【０１４６】この２つの光ファイバー８４と８５との組
み合わせでもって、集積回路８１と８２との間、および
集積回路８２と外部システム(図ではキーボード８３)と
の間における情報伝送を光で行うことが可能となる。こ
れによって、情報伝達速度が高速になる。

【０１４７】(第６実施形態) (信号情報の並列伝送)半導体微粒子のバンドギャップ
は、この半導体微粒子のサイズによって制御可能であ
る。半導体微粒子の半径をＲとし、電子の有効質量をｍ
_ｅとし、正孔の有効質量をｍ_ｈとし、電子と正孔の波動
関数が上記半導体微粒子境界で０となる近似と、有効質
量近似とを導入すると、この半導体微粒子のバンドギャ
ップＥｇ_{mi cro}は、次式で算出できる。

【０１４８】 Ｅｇ_micro＝Ｅｇ_bulk＋ｈ^２φ_１ ^２／２μＲ^２ … (１) なお、式(１)において、ｈはブランク定数であり、μは
電子と正孔の換算質量μである。μ＝ｍ_ｅｍ_ｈ／(ｍ_ｅ
＋ｍ_ｈ)、また、Ｅｇ_bulkは、バルクにおけるバンドギ
ャップであり、φ_１＝πである。

【０１４９】また、ゲルマニウムの代わりに、シリコン
・ゲルマニウム混晶で微粒子を形成すると、サイズだけ
でなく、混晶比によってもバンドギャップを制御するこ
とが可能になる。例えば、シリコンのバンドギャップを
Ｅｇ_Ｓｉとし、ゲルマニウムのバンドギャップをＥｇ
_Ｇｅとし、Ｓｉの組成比をｘとすると、シリコン・ゲル
マニウムのバンドギャップＥｇ_ＳｉＧｅは、次式で算出
できる。

【０１５０】 Ｅｇ_ＳｉＧｅ＝ｘＥｇ_Ｓｉ＋(１−ｘ)Ｅｇ_Ｇｅ … (２) 他の混晶系においても、上記式(２)と同様の関係が成り
立つことが知られている。組成比が、整数比となる化合
物半導体の代わりに、インジウム、ガリウム、砒素、リ
ンおよびアンチモンの内の少なくとも３種類以上の元素
から構成される混晶半導体で微粒子を形成すれば、直接
遷移型半導体の特性を生かしながら、微粒子サイズと混
晶の組成比によって、バンドギャップを制御することが
可能となる。

【０１５１】同一の配線で、複数の信号情報を並列伝送
することは、従来の金属配線では困難であったが、信号
として光を使用する場合では、異なる波長の光毎に、異
なる信号情報を伝送することで、複数の信号情報を並列
伝送することが可能となる。

【０１５２】たとえば、第３実施形態にしたがって、半
導体からなる微粒子のサイズや混晶の組成比を制御し
て、バンドギャップの異なる微粒子による発光受光素子
を集積回路の各素子として組み込み、上記発光受光素子
からなる受光素子部もしくは上記発光素子部を、同一の
ＳＯＩ導波路内に形成する。このことによって、複数の
異なる信号情報を、共通のＳＯＩ導波路において、波長
の異なる光でもって、同時に並列伝送することが可能と
なる。

【０１５３】さらに、この第６実施形態と前記第５実施
形態とを組み合わせることによって、 集積回路から
出力される複数の光信号を、１本の光ファイバーで外部
に入力することができ、 光からなる複数の外部信号
を、１本の光ファイバーで、集積回路に入力することが
できる。その上、１本の光ファイバーで集積回路間お
よび集積回路と外部システム間の情報の入出力を行うこ
とが可能となる。この光ファイバーは、複数でも構わな
いが、現在の電気信号では数十から数百本程度入出力ピ
ンを必要とする信号の入出力が、それよりも少ない数の
光ファイバーで可能となる。

【０１５４】このように、この実施形態の光電気集積回
路システムによれば、数百本の入出力ピンに相当する入
出力信号が、それよりも少ない本数の光ファイバーによ
って、外部からの上記集積回路に信号入力でき、上記集
積回路から外部へ信号出力できる。したがって、ピンの
配置に伴うコストや開発の負担が低減され、上記集積回
路を組み込むプリント基板の配線を簡略することが可能
となる。さらに、上記集積回路と他の集積回路との間の
光信号の入出力や、上記集積回路と外部システムと間の
光信号の入出力を行うことができる。

【０１５５】尚、上記第１,第２実施形態で示した発光
受光素子の製造方法は、一例であり、同様の構造が形成
されるならば、この製造方法に限定されるものではな
い。例えば、パターニングの方法は、紫外線露光に限定
されるものではなく、電子線、エキシマレーザ、Ｘ線レ
ーザやシンクロトロン放射光等によるリソグラフィーで
も、同様にして、同じ構造のＳＯＩＭＯＳＦＥＴを形成
できる。

【０１５６】また、上記第１,第２実施形態では、フォ
トリソグラフィーとリフトオフとの組み合わせでもっ
て、マスクパターンの形成を行ったが、フォトリソグラ
フィーとエッチングとの組み合わせでも、同じ構造のマ
スクパターンを形成できる。

【０１５７】また、上記実施形態では、微粒子を構成す
る半導体としては、ゲルマニウムを一例にして、説明し
たが、シリコンのバンドギャップよりも小さいバンドギ
ャップの他の半導体による微粒子を採用してもよく、上
記実施形態と同じ製造方法でもって、作製することが可
能である。

【０１５８】このように、この実施形態によれば、半導
体素子、集積回路、システム等の間の信号伝達を光で行
うことで、今後の微細加工の発展に伴う半導体素子の高
速化に対応した信号伝達が可能となり、画像処理を始め
とする高い処理能力を要求される高度な情報処理がより
高速に実現可能となる。また、従来のシリコンプロセス
技術の延長で作製したシリコン系発光受光素子でもっ
て、高速かつ多重の光による情報伝達が、素子間、集積
回路間、集積回路・システム間で可能となる。

【０１５９】

【発明の効果】以上より明らかなように、この発明のシ
リコン系発光受光素子は、酸化膜層上の第２のシリコン
結晶層の中に、半導体からなる微粒子を有するから、量
子サイズ効果を利用した効率の良い発光受光素子となる
とともに、この微粒子が発光する光は、上記第２のシリ
コン結晶層と酸化膜層との界面と、上記酸化膜層と反対
側の上記第２のシリコン結晶層の界面との間に閉じ込め
られる。これにより、上記第２のシリコン結晶層内へ光
を効率良く伝播させることができる。

【０１６０】また、第２のシリコン結晶層中に、上記半
導体からなる微粒子のバンドギャップと共鳴する光が入
射すると、光学遷移によって、上記半導体からなる微粒
子にキャリア(電子と正孔)が発生する。このキャリアを
所定の電極へ出力することで、光による信号を電気信号
に変換することが可能となる。

【０１６１】また、一実施形態のシリコン系光電気集積
回路は、上記シリコン系発光受光素子を備え、このシリ
コン系発光受光素子で、光による半導体素子間の信号伝
送機構を構成したことによって、半導体素子間の効率の
良い情報伝達が可能となる。

【０１６２】また、一実施形態のシリコン系集積回路シ
ステムは、上記シリコン系発光受光素子で、光による集
積回路間の信号伝送機構を構成したことによって、集積
回路間の効率の良い情報伝達が可能となる。

【０１６３】また、一実施形態の発光受光素子は、上記
第２のシリコン結晶層上に、シリコン酸化膜が形成され
ている。このシリコン系発光受光素子では、上記第２の
シリコン結晶層上のシリコン酸化膜と上記第２のシリコ
ン結晶層との界面と、上記第２のシリコン結晶層下の酸
化膜層と上記第２のシリコン結晶層との界面との間に、
上記半導体からなる微粒子が発光する光を閉じ込めるの
で、上記発光を上記シリコン結晶層内に効率良く伝播さ
せることができる。

【０１６４】また、一実施形態のシリコン系発光受光素
子は、上記シリコン酸化膜における発光の減衰距離より
も、上記シリコン酸化膜の膜厚を薄くしたから、空気の
屈折率が略１であることを利用して、半導体微粒子が発
光する光を、第２のシリコン結晶層の界面で、より効率
の高い全反射をさせることができる。したがって、より
一層、光の伝播効率を高めることができる。

【０１６５】また、一実施形態のシリコン系発光受光素
子は、上記第２のシリコン結晶層上に、シリコン窒化膜
が形成されていることで、このシリコン窒化膜と上記第
２のシリコン結晶層との界面と、上記第２のシリコン結
晶層と酸化膜との界面との間に、半導体微粒子が発光す
る光を閉じ込めて、効率良く光信号を伝播させることが
できる。

【０１６６】また、一実施形態のシリコン系発光受光素
子は、上記第２シリコン結晶層上に、シリコン酸化膜と
シリコン窒化膜の積層膜が形成されているから、各層の
膜厚,層数を制御することで、この積層膜と上記第２シ
リコン結晶層との界面での反射に波長依存性を持たせる
ことができ、上記第２シリコン結晶層中に伝播させる光
信号の波長に依存した導波特性を持たせることができ
る。

【０１６７】また、一実施形態のシリコン系発光受光素
子は、上記第２のシリコン結晶層面内の光の進行方向を
制御する制御構造を有することにより、この制御構造
を、発光の光導波路とすることができる。

【０１６８】また、一実施形態のシリコン系発光受光素
子は、上記制御構造を、トレンチ構造とした。このシリ
コン系発光受光素子では、上記トレンチ構造でもって、
上記光の進行方向の制御構造を構築できる。

【０１６９】また、一実施形態のシリコン系発光受光素
子は、上記制御構造を、ＬＯＣＯＳ構造とした。このシ
リコン系発光受光素子では、上記ＬＯＣＯＳ構造でもっ
て、上記光の進行方向の制御構造を構築できる。

【０１７０】また、一実施形態のシリコン系発光受光素
子は、上記半導体からなる微粒子は、ゲルマニウムから
なる。ゲルマニウムは間接型半導体であるので、発光効
率が低いが、微粒子にすることで、量子閉じ込め効果に
よって、直接遷移型になって、発光効率が高くなる。

【０１７１】また、一実施形態のシリコン系発光受光素
子は、上記半導体からなる微粒子は、シリコン・ゲルマ
ニウム混晶半導体からなるので、微粒子のサイズだけで
なく、混晶比によっても、バンドギャップを制御でき
る。

【０１７２】また、一実施形態のシリコン系発光受光素
子では、上記半導体からなる微粒子は、シリコンのバン
ドギャップよりも小さいバンドギャップを有するインジ
ウム砒素やインジウムアンチモン等の化合物半導体から
なるから、直接遷移型半導体の特性を生かしながら、微
粒子サイズと混晶の組成比によって、バンドギャップを
制御できる。

【０１７３】また、一実施形態のシリコン系発光受光素
子では、上記半導体からなる微粒子は、インジウム,ガ
リウム,砒素,リンおよびアンチモンの内の少なくとも３
種類以上の元素から構成される混晶化合物半導体である
から、直接遷移型半導体の特性を生かしながら、微粒子
サイズと混晶の組成比によって、バンドギャップを制御
できる。

【０１７４】また、一実施形態のシリコン系光電気集積
回路では、波長の異なる複数の光が、それぞれ異なる信
号情報を伝送することで、同一の光導波路内で、上記波
長の異なる複数の光による波長多重並列伝送を行う。こ
れにより、同一の光導波路内で、複数の信号情報を並列
伝送できる。

【０１７５】また、一実施形態のシリコン系光電気集積
回路システムでは、波長の異なる複数の光が、それぞれ
異なる信号情報を伝送することで、同一の光導波路内
で、複数の信号情報を並列伝送できる。

【０１７６】また、一実施形態のシリコン系光電気集積
回路では、複数のシリコン系発光受光素子が、それぞ
れ、大きさの異なる半導体からなる微粒子を有している
ことで、この複数のシリコン系発光受光素子によって、
同一の光導波路内で、波長の異なる複数の光による波長
多重並列伝送を行うことができる。

【０１７７】また、一実施形態のシリコン系光電気集積
回路では、上記複数のシリコン系発光受光素子の半導体
からなる微粒子が、混晶化合物半導体からなるので、こ
の複数のシリコン系発光受光素子によって、同一の光導
波路内で、波長の異なる複数の光による波長多重並列伝
送を行うことができる。

【０１７８】また、一実施形態のシリコン系光電気集積
回路では、外部システムに接続した光導波路を有し、こ
の光導波路を介して、波長の異なる複数の光による波長
多重並列伝送で、信号を入出力することができる。

【０１７９】また、一実施形態のシリコン系光電気集積
回路システムでは、複数の集積回路間に光導波路を接続
し、この光導波路を経由して、波長の異なる複数の光に
よる波長多重並列伝送で、信号を入出力することができ
る。

【０１８０】また、一実施形態では、光ファイバーから
なる光導波路でもって、波長の異なる複数の光による波
長多重並列伝送で、信号を入出力することができる。

【０１８１】また、一実施形態のシリコン系発光受光素
子の製造方法では、半導体からなる微粒子を、第１導電
型のシリコンオンインシュレータ層と真性シリコンエピ
タキシャル層との間に埋め込んでから、上記真性シリコ
ンエピタキシャル層上に第２導電型のドープシリコン層
を形成することで、ｐ-ｉ-ｎあるいは、ｎ-ｉ-ｐ構造を
持ったシリコン系発光受光素子を作製できる。

【０１８２】また、一実施形態のシリコン系発光受光素
子の製造方法では、上記ＳＯＩ層上の真性シリコン・第
１エピタキシャル層(もしくは上記ＳＯＩ層と同じ導電
型のドープシリコン・第１エピタキシャル層)と、真性
シリコン・第２エピタキシャル層との間に、上記半導体
からなる微粒子を埋め込み、次に、上記真性シリコン・
第２エピタキシャル層上に、第２の導電型のドープシリ
コン層を形成する。これにより、ｐ-ｉ-ｎあるいは、ｎ
-ｉ-ｐ構造を持ったシリコン系発光受光素子を作製でき
る。

【０１８３】また、この製造方法によれば、ＳＯＩ層上
に形成される、平坦な真性シリコン・第１エピタキシャ
ル層(もしくは上記ドープシリコン・第１エピタキシャ
ル層)上に、半導体からなる微粒子を形成することがで
きる。これにより、深さ方向における半導体微粒子の分
布の制御や表面の凹凸や欠陥の低減が可能となる。

【０１８４】また、一実施形態のシリコン系発光受光素
子の製造方法は、ＭＯＳＦＥＴの標準的な製造プロセス
のみで構成されているので、製造プロセスの点で、ＭＯ
ＳＦＥＴと相性がよい。

【図面の簡単な説明】

【図１】 図１(Ａ)〜図１(Ｃ)は、この発明の第１実施
形態としてのシリコン系発光受光素子の製造方法(エピ
タキシャル法による微粒子の形成方法)を工程順に示す
模式断面図である。

【図２】 図２(Ａ),図２(Ｂ)は、上記第１実施形態の
変形例(エピタキシャル法による微粒子の形成方法)を説
明する模式断面図である。

【図３】 図３(Ａ)〜図３(Ｃ)は、この発明の第２実施
形態としてのシリコン系発光受光素子の製造方法(イオ
ン注入法による微粒子の形成方法)を順に示す模式断面
図である。

【図４】 上記第２実施形態で作製されたｐ-i-ｎ構造
を持つＳＯＩ層３１を有するＳＯＩ基板の断面図であ
る。

【図５】 この発明の第３実施形態であるシリコン系発
光受光素子を含んだシリコン系光電気集積回路(バイポ
ーラトランジスタに発光素子を組み込んだ例)の構造を
示す断面図である。

【図６】 上記第３実施形態の変形例(ＭＯＳＦＥＴに
発光素子を組み込んだ例)の構造を示す断面図である。

【図７】 この発明の第４実施形態であるシリコン系光
電気集積回路の構造を示す平面的断面図である。

【図８】 この発明の第５実施形態であるシリコン系光
電気集積回路システムが備える光ファイバーと集積回路
との接続を示す斜視図である。

【図９】 上記第５実施形態のシステムでの光ファイバ
ーによる接続を示す模式図である。

【図１０】 シリコン／絶縁膜界面における全反射の様
子を示す模式図である。

【図１１】 シリコン／シリコン酸化膜界面における光
の電界強度分布を示す模式図である。

【図１２】 従来のシリコン系発光受光素子の構造を示
す模式断面図である。

【符号の説明】

１１…埋め込み酸化膜、１２…ｎ型ＳＯＩ層、１３…シ
リコン酸化膜からなるマスクパターン、１４…ゲルマニ
ウムアイランド、１５…ゲルマニウム微粒子、１６…真
性シリコン・エピタキシャル層、１７…ｐ型シリコン・
エピタキシャル層、２１…シリコン・エピタキシャル層
(真性もしくはｎ型)、３１…ＳＯＩ層、３２…マスクパ
ターン、３３…ｎ型シリコン領域、３４…マスクパター
ン、３５…ｐ型シリコン領域、３６…マスクパターン、
３７…ゲルマニウムイオン打ち込み層、３８…ゲルマニ
ウム微粒子、４１…発光素子部ｎ型領域、４２…コレク
タ部ｎ型領域、４３…ベース、４４…エミッタ、４５…
発光素子部金属コンタクト、４６…エミッタ金属コンタ
クト、４７…ベース金属コンタクト、４８…シリコン酸
化膜、５１…ソース(ｎ型)、５２…チャネル領域(ｐ
型)、５３…ドレインおよび発光素子部ｎ型領域共用領
域、５４…ゲート酸化膜、５５…ゲート電極、５６…ソ
ース金属コンタクト、５７…発光素子部ｐ型領域金属コ
ンタクト、６１１…ソース領域、６１２…チャネル領
域、６１３…ドレイン領域および発光素子ｎ型領域、６
１４…発光領域、６１５…発光素子ｐ型領域、６２１…
ソース領域、６２２…チャネル領域、６２３…ドレイン
領域および発光素子ｎ型領域、６２４…発光領域、６２
５…発光素子ｐ型領域、６３１…光導波路、６３２…シ
リコン酸化膜、７１…ＳＯＩ基板、７２：光ファイバ
ー、７３…溝、８１…集積回路、８２…集積回路、８３
…キーボード、８４…光ファイバー、８５…光ファイバ
ー、９１…屈折率がｎ＝３.４２のシリコン、９２…屈
折率ｎの絶縁膜、１０１…シリコン、１０２…シリコン
酸化膜、１０３…光の電界強度、１１１…ｎ＋シリコン
層、１１２…第１のエピタキシャル層、１１３…半導体
微粒子、１１４…第２のエピタキシャル層、１１５…ｐ
＋エピタキシャル層。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H037 AA01 BA02 BA11 DA04 DA06 DA12 DA16 5F041 CA05 CA08 CA33 CA57 CA71 CA74 CB32 CB33 EE01 FF16 5F089 AA06 AB03 AB15 AC02 AC05 AC16 CA03 DA02

Claims (24)

【特許請求の範囲】
1. 【請求項１】 第１のシリコン結晶層と、上記第１のシ
   リコン結晶層上の酸化膜層と、上記酸化膜層上の第２の
   シリコン結晶層とが構成するシリコンオンインシュレー
   タ構造を有する基板を備え、 上記第２のシリコン結晶層は、半導体からなる微粒子を
   有することを特徴とするシリコン系発光受光素子。
2. 【請求項２】 請求項１に記載のシリコン系発光受光素
   子を備え、 このシリコン系発光受光素子で、光による半導体素子間
   の信号伝送機構を構成したことを特徴とするシリコン系
   光電気集積回路。
3. 【請求項３】 請求項１に記載のシリコン系発光受光素
   子を備え、 このシリコン系発光受光素子で、光による集積回路間の
   信号伝送機構を構成したことを特徴とするシリコン系集
   積回路システム。
4. 【請求項４】 請求項１に記載のシリコン系発光受光素
   子において、 上記第２のシリコン結晶層上に、シリコン酸化膜が形成
   されていることを特徴とするシリコン系発光受光素子。
5. 【請求項５】 請求項４に記載のシリコン系発光受光素
   子において、 上記シリコン酸化膜は、このシリコン酸化膜における発
   光の減衰距離よりも、膜厚が薄いことを特徴とするシリ
   コン系発光受光素子。
6. 【請求項６】 請求項１に記載のシリコン系発光受光素
   子において、 上記第２のシリコン結晶層上に、シリコン窒化膜が形成
   されていることを特徴とするシリコン系発光受光素子。
7. 【請求項７】 請求項１に記載のシリコン系発光受光素
   子において、 上記第２のシリコン結晶層上に、シリコン酸化膜とシリ
   コン窒化膜の積層膜が形成されていることを特徴とする
   シリコン系発光受光素子。
8. 【請求項８】 請求項１,４乃至７のいずれか１つに記
   載のシリコン系発光受光素子において、 上記シリコン結晶層面内の光の進行方向を制御する制御
   構造を有することを特徴とするシリコン系発光受光素
   子。
9. 【請求項９】 請求項８に記載のシリコン系発光受光素
   子において、 上記制御構造を、トレンチ構造としたことを特徴とする
   シリコン系発光受光素子。
10. 【請求項１０】 請求項８に記載のシリコン系発光受光
    素子において、 上記制御構造を、ＬＯＣＯＳ構造としたことを特徴とす
    るシリコン系発光受光素子。
11. 【請求項１１】 請求項１に記載のシリコン系発光受光
    素子において、 上記半導体からなる微粒子は、ゲルマニウムからなるこ
    とを特徴とするシリコン系発光受光素子。
12. 【請求項１２】 請求項１に記載のシリコン系発光受光
    素子において、 上記半導体からなる微粒子は、シリコン・ゲルマニウム
    混晶半導体からなることを特徴とするシリコン系発光受
    光素子。
13. 【請求項１３】 請求項１に記載のシリコン系発光受光
    素子において、 上記半導体からなる微粒子は、シリコンのバンドギャッ
    プよりも小さいバンドギャップを有するインジウム砒素
    やインジウムアンチモンの化合物半導体からなることを
    特徴とするシリコン系発光受光素子。
14. 【請求項１４】 請求項１に記載のシリコン系発光受光
    素子において、 上記半導体からなる微粒子は、インジウム,ガリウム,砒
    素,リンおよびアンチモンの内の少なくとも３種類以上
    の元素から構成される混晶化合物半導体であることを特
    徴とするシリコン系発光受光素子。
15. 【請求項１５】 請求項２に記載のシリコン系光電気集
    積回路において、 波長の異なる複数の光が、それぞれ異なる信号情報を伝
    送することで、同一の光導波路内で、上記波長の異なる
    複数の光による波長多重並列伝送を行うことを特徴とす
    るシリコン系光電気集積回路。
16. 【請求項１６】 請求項３に記載のシリコン系光電気集
    積回路システムにおいて、 波長の異なる複数の光が、それぞれ異なる信号情報を伝
    送することで、同一の光導波路内で、上記波長の異なる
    複数の光による波長多重並列伝送を行うことを特徴とす
    るシリコン系光電気集積回路システム。
17. 【請求項１７】 請求項１５に記載のシリコン系光電気
    集積回路において、複数のシリコン系発光受光素子を備
    え、 この複数のシリコン系発光受光素子は、それぞれ、大き
    さの異なる半導体からなる微粒子を有しており、 この複数のシリコン系発光受光素子によって、同一の光
    導波路内で、波長の異なる複数の光による波長多重並列
    伝送を行うことを特徴とするシリコン系光電気集積回
    路。
18. 【請求項１８】 請求項１５に記載のシリコン系光電気
    集積回路において、複数のシリコン系発光受光素子を備
    え、 上記複数のシリコン系発光受光素子の半導体からなる微
    粒子が、混晶化合物半導体からなり、 この複数のシリコン系発光受光素子は、それぞれ、混晶
    比が異なる混晶化合物半導体からなる微粒子を有してお
    り、 この複数のシリコン系発光受光素子によって、同一の光
    導波路内で、波長の異なる複数の光による波長多重並列
    伝送を行うことを特徴とするシリコン系光電気集積回
    路。
19. 【請求項１９】 請求項１５,１７,１８のいずれか１つ
    に記載のシリコン系光電気集積回路において、 外部システムに接続した光導波路を有し、 この光導波路を介して、波長の異なる複数の光による波
    長多重並列伝送で、信号を入出力することを特徴とする
    シリコン系光電気集積回路。
20. 【請求項２０】 請求項１６に記載のシリコン系光電気
    集積回路システムにおいて、 複数の集積回路の間に光導波路を接続し、この光導波路
    を経由して、波長の異なる複数の光による波長多重並列
    伝送で、信号を入出力することを特徴とするシリコン系
    光電気集積回路システム。
21. 【請求項２１】 請求項２０に記載のシリコン系光電気
    集積回路において、 上記光導波路を、光ファイバーとしたことを特徴とする
    シリコン系光電気集積回路。
22. 【請求項２２】 請求項１に記載のシリコン系発光受光
    素子を製造する方法であって、 第１の導電型にドープされたシリコンオンインシュレー
    タ層の上に、請求項１１乃至１４のいずれか１つに記載
    の半導体からなる微粒子を少なくとも１つ形成する工程
    と、 上記ドープされたシリコンオンインシュレータ層および
    上記半導体からなる微粒子上に、真性シリコン・エピタ
    キシャル層を形成して、上記半導体からなる微粒子を埋
    込む工程と、 上記真性シリコン・エピタキシャル層上に、第２の導電
    型の第２のドープシリコン層を形成する工程と、 上記シリコンオンインシュレータ層および上記半導体か
    らなる微粒子を有する発光受光素子を形成する工程とを
    備えることを特徴とするシリコン系発光受光素子の製造
    方法。
23. 【請求項２３】 請求項１に記載のシリコン系発光受光
    素子を製造する方法であって、 第１の導電型にドープされたシリコンオンインシュレー
    タ層の上に、真性シリコン・第１エピタキシャル層もし
    くは、上記シリコンオンインシュレータ層と同じ導電型
    のドープシリコン・第１エピタキシャル層を形成する工
    程と、 上記真性シリコン・第１エピタキシャル層もしくは、上
    記ドープシリコン・第１エピタキシャル層上に、請求項
    １１乃至１４のいずれか１つに記載の半導体からなる微
    粒子を少なくとも１つ形成する工程と、 上記真性シリコン・第１エピタキシャル層もしくは上記
    ドープシリコン・第１エピタキシャル層、および、上記
    半導体からなる微粒子上に、真性シリコン・第２エピタ
    キシャル層を形成して、上記半導体からなる微粒子を埋
    込む工程と、 上記真性シリコン・第２エピタキシャル層上に、第２の
    導電型のドープシリコン層を形成する工程と、 上記シリコンオンインシュレータ層と、上記真性シリコ
    ン・第１エピタキシャル層もしくは上記ドープシリコン
    ・第１エピタキシャル層と、上記ドープシリコン層と、
    上記半導体からなる微粒子とを有するシリコン系発光受
    光素子を形成する工程とを備えることを特徴とするシリ
    コン系発光受光素子の製造方法。
24. 【請求項２４】 請求項１に記載のシリコン系発光受光
    素子の製造方法であって、 アンドープシリコンオンインシュレータ層に、ｎ型領域
    を形成する工程と、 上記アンドープシリコンオンインシュレータ層に、ｐ型
    領域を形成する工程と、 上記ｎ型領域とｐ型領域の間のアンドープ領域に、半導
    体をイオン注入する工程と、 上記イオン注入後に、半導体からなる微粒子を形成する
    ための熱処理工程と、 上記アンドープシリコンオンインシュレータ層および上
    記半導体からなる微粒子を有するシリコン系発光受光素
    子を形成する工程とを備えることを特徴とするシリコン
    系発光受光素子の製造方法。