[go: up one dir, main page]

JP2003007679A - Dry etching method - Google Patents

Dry etching method

Info

Publication number
JP2003007679A
JP2003007679A JP2001189579A JP2001189579A JP2003007679A JP 2003007679 A JP2003007679 A JP 2003007679A JP 2001189579 A JP2001189579 A JP 2001189579A JP 2001189579 A JP2001189579 A JP 2001189579A JP 2003007679 A JP2003007679 A JP 2003007679A
Authority
JP
Japan
Prior art keywords
etching
etching method
groove
dry etching
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001189579A
Other languages
Japanese (ja)
Other versions
JP4854874B2 (en
Inventor
Etsuo Iijima
悦夫 飯嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001189579A priority Critical patent/JP4854874B2/en
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to CNB028124936A priority patent/CN100336180C/en
Priority to KR1020067004635A priority patent/KR100702723B1/en
Priority to PCT/JP2002/005636 priority patent/WO2003001577A1/en
Priority to CNB2006100826286A priority patent/CN100403494C/en
Priority to US10/481,645 priority patent/US7183217B2/en
Priority to KR1020037016663A priority patent/KR100595065B1/en
Priority to TW091112669A priority patent/TWI364789B/zh
Publication of JP2003007679A publication Critical patent/JP2003007679A/en
Priority to US11/392,506 priority patent/US7531460B2/en
Application granted granted Critical
Publication of JP4854874B2 publication Critical patent/JP4854874B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a dry etching method for forming the sidewall shape of a groove into a desired shape, and achieving superior etching, for example, even if the width of the groove is different. SOLUTION: A substrate is arranged in one of a pair of counter electrodes provided in an etching chamber, an apparatus for supplying high-frequency power to both the counter electrodes for etching using plasma is used, etching is made by plasma etching using a gas containing at least Cl2 and HBr, and grooves 104a and 104b are formed, as shown in Figure 1 (b) via a mask layer, such as a silicon nitride layer 103 on a silicon substrate 101 which is shown in Figure 1 (a). Then, the high-frequency power to be applied to the counter electrode on a side where the substrate is arranged is adjusted, thus controlling the shape of sidewalls 105a and 105b of the grooves 104a and 104b.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
におけるドライエッチング方法に係り、特に、シャロー
トレンチアイソレーション(STI)において単結晶シ
リコンをエッチングし、所望形状の溝(トレンチ)を形
成するドライエッチング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching method for manufacturing a semiconductor device, and more particularly to a dry etching method for etching a single crystal silicon in shallow trench isolation (STI) to form a trench having a desired shape. The present invention relates to an etching method.

【0002】[0002]

【従来の技術】近年、半導体装置の製造分野において
は、素子分離技術として、所謂シャロートレンチアイソ
レーション(shallow trench isolation(STI))が
多用されている。
2. Description of the Related Art In recent years, so-called shallow trench isolation (STI) has been widely used as an element isolation technique in the field of manufacturing semiconductor devices.

【0003】このようなSTIにおいては、単結晶シリ
コンに、異方性エッチングにより溝(トレンチ)を形成
するトレンチエッチング工程を必要とするが、かかるト
レンチエッチング工程は、従来、Cl2 とO2 の混合ガ
スをエッチングガスとして使用したプラズマエッチング
等によって行われている。
Such STI requires a trench etching step for forming a groove in a single crystal silicon by anisotropic etching. This trench etching step has hitherto been performed with Cl 2 and O 2 . This is performed by plasma etching using a mixed gas as an etching gas.

【0004】また、例えば、かかるトレンチエッチング
工程を、HBrとCl2 と酸素の混合ガス等からなるエ
ッチングガスを用いたプラズマエッチングにより行うこ
とも公知である。
It is also known to carry out such a trench etching process by plasma etching using an etching gas composed of a mixed gas of HBr, Cl 2 and oxygen.

【0005】[0005]

【発明が解決しようとする課題】上述したSTIにおい
ては、単結晶シリコンに形成した溝に、例えばSiO2
等の誘電材料を埋め込む必要がある。このため、かかる
誘電材料の埋め込みを確実かつ容易にするため、溝の側
壁を、溝底部から上側開口部に向けて徐々に広がるよう
な所定角度のテーパ状に形成することが多い。
In the above-described STI, for example, SiO 2 is formed in a groove formed in single crystal silicon.
It is necessary to embed a dielectric material such as Therefore, in order to surely and easily fill the dielectric material, the side wall of the groove is often formed in a tapered shape with a predetermined angle so as to gradually widen from the groove bottom toward the upper opening.

【0006】しかしながら、溝の側壁形状は、例えば、
一枚のウエハ内においても、中央部と周縁分等の位置の
違いや、溝の幅の違い等によって、変化する傾向があ
り、全ての溝の側壁形状を所望の形状とすることは困難
であるという問題があった。
However, the side wall shape of the groove is, for example,
Even within a single wafer, there is a tendency to change due to the difference in the positions of the central part and the peripheral portion, the difference in the width of the grooves, etc., and it is difficult to make the sidewall shape of all grooves the desired shape. There was a problem.

【0007】本発明は、かかる従来の事情に対処してな
されたもので、溝の幅が相違する場合等においても、溝
の側壁形状を所望の形状とすることができ、良好なエッ
チングを行うことのできるドライエッチング方法を提供
しようとするものである。
The present invention has been made in consideration of such a conventional situation. Even when the width of the groove is different, the side wall shape of the groove can be set to a desired shape and good etching can be performed. The present invention is intended to provide a dry etching method that can be used.

【0008】[0008]

【課題を解決するための手段】請求項1の発明は、シリ
コン単結晶に対して、マスク層を介して所望の形状の溝
を形成するドライエッチング方法であって、エッチング
室内に設けられた一対の対向電極のうちの一方に基板を
配置し、前記対向電極の双方に高周波電力を供給してプ
ラズマによりエッチングを行う装置を用い、前記エッチ
ング室内にエッチングガスを導入し、前記基板が配置さ
れた側の前記対向電極に印加する高周波電力を調整する
ことにより、前記溝の側壁形状を制御することを特徴と
する。
According to a first aspect of the present invention, there is provided a dry etching method for forming a groove having a desired shape on a silicon single crystal through a mask layer, the pair being provided in an etching chamber. The substrate is placed on one of the opposite electrodes of the substrate, and an etching gas is introduced into the etching chamber by using a device that supplies high frequency power to both of the opposite electrodes to perform etching by plasma. The sidewall shape of the groove is controlled by adjusting the high frequency power applied to the opposite electrode on the side.

【0009】請求項2の発明は、請求項1記載のドライ
エッチング方法において、前記エッチングガスが、少な
くともClを含むガスと、Brを含むガスの混合ガスで
あることを特徴とする。
According to a second aspect of the present invention, in the dry etching method according to the first aspect, the etching gas is a mixed gas of a gas containing at least Cl and a gas containing Br.

【0010】請求項3の発明は、請求項2記載のドライ
エッチング方法において、前記Clを含むガスは、Cl
2 であることを特徴とする。
According to a third aspect of the present invention, in the dry etching method according to the second aspect, the gas containing Cl is Cl.
It is characterized by being 2 .

【0011】請求項4の発明は、請求項1又は2記載の
ドライエッチング方法において、前記Brを含むガス
は、HBrであることを特徴とする。
According to a fourth aspect of the present invention, in the dry etching method according to the first or second aspect, the gas containing Br is HBr.

【0012】請求項5の発明は、請求項1〜4いずれか
1項記載のドライエッチング方法において、前記エッチ
ングガスが酸素を含むことを特徴とする。
According to a fifth aspect of the present invention, in the dry etching method according to any one of the first to fourth aspects, the etching gas contains oxygen.

【0013】請求項6の発明は、請求項1〜5いずれか
1項記載のドライエッチング方法において、前記エッチ
ングガスの総流量を調整して、前記溝の側壁形状を制御
することを特徴とする。
According to a sixth aspect of the present invention, in the dry etching method according to any one of the first to fifth aspects, the total flow rate of the etching gas is adjusted to control the sidewall shape of the groove. .

【0014】請求項7の発明は、請求項1〜6いずれか
1項記載のドライエッチング方法において、前記エッチ
ングガスのうちのCl2 の量を調整して、前記溝の側壁
形状を制御することを特徴とする。
According to a seventh aspect of the present invention, in the dry etching method according to any one of the first to sixth aspects, the amount of Cl 2 in the etching gas is adjusted to control the side wall shape of the groove. Is characterized by.

【0015】請求項8の発明は、請求項1〜7いずれか
1項記載のドライエッチング方法において、前記基板が
配置された側の前記対向電極に印加する高周波電力が、
0.157〜1.57W/cm2 の範囲であることを特
徴とする。
According to an eighth aspect of the present invention, in the dry etching method according to any one of the first to seventh aspects, the high frequency power applied to the counter electrode on the side where the substrate is arranged is
It is characterized in that it is in the range of 0.157 to 1.57 W / cm 2 .

【0016】請求項9の発明は、請求項1〜8いずれか
1項記載のドライエッチング方法において、前記基板
に、溝幅の異なる複数種の前記溝を形成することを特徴
とする。
According to a ninth aspect of the present invention, in the dry etching method according to any one of the first to eighth aspects, a plurality of types of grooves having different groove widths are formed on the substrate.

【0017】[0017]

【発明の実施の形態】以下、本発明の詳細を、図面を参
照して実施の形態について説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the present invention will be described below with reference to the drawings.

【0018】図1は、本発明の一実施形態を説明するた
め、半導体ウエハ(シリコン基板)の縦断面の一部を拡
大して模式的に示すものである。
FIG. 1 is an enlarged schematic view showing a part of a vertical cross section of a semiconductor wafer (silicon substrate) for explaining one embodiment of the present invention.

【0019】同図(a)に示すとおり、半導体ウエハ
(シリコン基板)101上には、厚さが例えば9nm程
度の二酸化シリコン層102と、厚さが例えば160n
m程度の窒化シリコン層103が形成されており、これ
らは、溝を形成するための開口部を有するように、所定
形状にパターニングされ、所謂ハードマスクを構成して
いる。
As shown in FIG. 1A, a silicon dioxide layer 102 having a thickness of, for example, about 9 nm and a thickness of, for example, 160 n are provided on a semiconductor wafer (silicon substrate) 101.
A silicon nitride layer 103 having a thickness of about m is formed, and these are patterned into a predetermined shape so as to have an opening for forming a groove, which constitutes a so-called hard mask.

【0020】そして、本実施形態においては、上記の窒
化シリコン層103等からなるハードマスクを介して、
単結晶シリコンからなる半導体ウエハ101を、エッチ
ングガスとして少なくともCl2 とHBrとを含むガス
を用いたプラズマエッチングによりエッチングし、同図
(b)に示すとおり、半導体ウエハ101に、溝(トレ
ンチ)104a,104bを形成する。
In the present embodiment, the hard mask made of the above silicon nitride layer 103 and the like is used,
A semiconductor wafer 101 made of single crystal silicon is etched by plasma etching using a gas containing at least Cl 2 and HBr as an etching gas, and as shown in FIG. , 104b are formed.

【0021】上記の溝104a,104bは、夫々所定
の幅になるよう形成されるが、図中左側に示す溝104
aは、幅が例えば0.24μmとされ、図中右側に示す
溝104bは、幅が例えば1.00μmとされ、その幅
が異なっている。また、これらの溝104a,104b
の側壁105a,105bは、夫々略同じテーバ角を有
するように形成され、深さも略同じように形成される。
The above-mentioned grooves 104a and 104b are each formed to have a predetermined width, and the groove 104 shown on the left side of the drawing is formed.
The width of a is 0.24 μm, for example, and the width of the groove 104b shown on the right side in the figure is 1.00 μm, which are different. Also, these grooves 104a, 104b
The side walls 105a and 105b are formed so as to have substantially the same Taber angles and are formed to have substantially the same depth.

【0022】図2は、本発明の実施形態に使用するプラ
ズマ処理装置の構成の一例を模式的に示すものである。
同図に示すように、プラズマ処理装置1は、電極板が上
下平行に対向し、双方に高周波電源が接続された容量結
合型平行平板エッチング装置として構成されている。
FIG. 2 schematically shows an example of the configuration of the plasma processing apparatus used in the embodiment of the present invention.
As shown in the figure, the plasma processing apparatus 1 is configured as a capacitively coupled parallel plate etching apparatus in which electrode plates are vertically parallel and face each other, and a high frequency power source is connected to both of them.

【0023】このエッチング処理装置1は、例えば表面
がアルマイト処理(陽極酸化処理)されたアルミニウム
からなる円筒形状に成形されたチャンバー2を有してお
り、このチャンバー2は接地されている。チャンバー2
内の底部にはセラミックなどの絶縁板3を介して、ウエ
ハWを載置するための略円柱状のサセプタ支持台4が設
けられており、さらにこのサセプタ支持台4の上には、
下部電極を構成するサセプタ5が設けられている。この
サセプタ5にはハイパスフィルター(HPF)6が接続
されている。
The etching apparatus 1 has a chamber 2 formed into a cylindrical shape made of aluminum, the surface of which is anodized (anodized), and the chamber 2 is grounded. Chamber 2
A substantially columnar susceptor support 4 for mounting a wafer W is provided on the bottom of the inside of the susceptor support 4 with an insulating plate 3 made of ceramic or the like interposed therebetween.
A susceptor 5 that constitutes a lower electrode is provided. A high pass filter (HPF) 6 is connected to the susceptor 5.

【0024】サセプタ支持台4の内部には、温度調節媒
体室7が設けられており、導入管8を介して温度調節媒
体室7に温度調節媒体が導入、循環され、サセプタ5を
所望の温度に制御できるようになっている。
A temperature control medium chamber 7 is provided inside the susceptor support 4, and the temperature control medium is introduced into the temperature control medium chamber 7 through an introduction pipe 8 and circulated to bring the susceptor 5 to a desired temperature. Can be controlled.

【0025】サセプタ5は、その上中央部が凸状の円板
状に成形され、その上にウエハWと略同形の静電チャッ
ク11が設けられている。静電チャック11は、絶縁材
の間に電極12が介在された構成となっており、電極1
2に接続された直流電源13から例えば1.5kVの直
流電圧が印加されることにより、クーロン力によってウ
エハWを静電吸着する。
The susceptor 5 is formed in a disk shape having a convex upper central portion, and an electrostatic chuck 11 having substantially the same shape as the wafer W is provided thereon. The electrostatic chuck 11 has a structure in which an electrode 12 is interposed between insulating materials.
When a DC voltage of, for example, 1.5 kV is applied from the DC power supply 13 connected to 2, the wafer W is electrostatically attracted by the Coulomb force.

【0026】そして、絶縁板3、サセプタ支持台4、サ
セプタ5、さらには静電チャック11には、被処理体で
あるウエハWの裏面に、伝熱媒体、例えばHeガスなど
を供給するためのガス通路14が形成されており、この
伝熱媒体を介してサセプタ5とウエハWとの間の熱伝達
がなされ、ウエハWが所定の温度に維持されるようにな
っている。
The insulating plate 3, the susceptor support 4, the susceptor 5, and the electrostatic chuck 11 are used to supply a heat transfer medium, such as He gas, to the back surface of the wafer W that is the object to be processed. A gas passage 14 is formed, and heat is transferred between the susceptor 5 and the wafer W via this heat transfer medium, so that the wafer W is maintained at a predetermined temperature.

【0027】サセプタ5の上端周縁部には、静電チャッ
ク11上に載置されたウエハWを囲むように、環状のフ
ォーカスリング15が配置されている。このフォーカス
リング15はセラミックス或いは石英などの絶縁性材料
からなり、エッチングの均一性を向上させるようになっ
ている。
An annular focus ring 15 is arranged around the upper edge of the susceptor 5 so as to surround the wafer W placed on the electrostatic chuck 11. The focus ring 15 is made of an insulating material such as ceramics or quartz to improve the uniformity of etching.

【0028】また、サセプタ5の上方には、このサセプ
タ5と平行に対向して上部電極21が設けられている。
この上部電極21は、絶縁材22を介して、チャンバー
2の上部に支持されており、サセプタ5との対向面を構
成し、多数の吐出孔23を有する例えば石英からなる電
極板24と、この電極24を支持する導電性材料例えば
表面がアルマイト処理されたアルミニウムからなる電極
支持体25とによって構成されている。なお、サセプタ
5と上部電極21との間隔は、調節可能とされている。
An upper electrode 21 is provided above the susceptor 5 so as to face the susceptor 5 in parallel.
The upper electrode 21 is supported on the upper portion of the chamber 2 via an insulating material 22, constitutes an opposed surface to the susceptor 5, and has an electrode plate 24 made of, for example, quartz and having a large number of ejection holes 23. It is composed of a conductive material that supports the electrode 24, for example, an electrode support 25 made of aluminum whose surface is anodized. The distance between the susceptor 5 and the upper electrode 21 is adjustable.

【0029】上部電極21における電極支持体25の中
央にはガス導入口26が設けられ、さらにこのガス導入
口26には、ガス供給管27が接続されており、さらに
このガス供給管27には、バルブ28、並びにマスフロ
ーコントローラ29を介して、処理ガス供給器30が接
続され、この処理ガス供給器30から、プラズマエッチ
ングのためのエッチングガスが供給されるようになって
いる。なお、図2には、上記の処理ガス供給器30等か
らなる処理ガス供給系を1つのみ図示しているが、これ
らの処理ガス供給系は複数設けられており、例えば、H
Br、Cl2 、O2 等のガスを夫々独立に流量制御し
て、チャンバー2内に供給できるよう構成されている。
A gas introduction port 26 is provided at the center of the electrode support 25 in the upper electrode 21, and a gas supply pipe 27 is connected to the gas introduction port 26. Further, the gas supply pipe 27 is connected to the gas supply pipe 27. A processing gas supply device 30 is connected via a valve 28, a mass flow controller 29, and an etching gas for plasma etching is supplied from the processing gas supply device 30. Although only one processing gas supply system including the processing gas supply device 30 and the like is shown in FIG. 2, a plurality of these processing gas supply systems are provided.
Gas such as Br, Cl 2 and O 2 can be supplied into the chamber 2 by independently controlling the flow rate.

【0030】一方、チャンバー2の底部には排気管31
が接続されており、この排気管31には排気装置35が
接続されている。排気装置35はターボ分子ポンプなど
の真空ポンプを備えており、これによりチャンバー2内
を所定の減圧雰囲気、例えば1Pa以下の所定の圧力ま
で真空引き可能なように構成されている。また、チャン
バー2の側壁にはゲートバルブ32が設けられており、
このゲートバルブ32を開にした状態でウエハWが隣接
するロードロック室(図示せず)との間で搬送されるよ
うになっている。
On the other hand, an exhaust pipe 31 is provided at the bottom of the chamber 2.
Is connected to the exhaust pipe 31, and an exhaust device 35 is connected to the exhaust pipe 31. The exhaust device 35 is equipped with a vacuum pump such as a turbo molecular pump, so that the chamber 2 can be evacuated to a predetermined reduced pressure atmosphere, for example, a predetermined pressure of 1 Pa or less. Further, a gate valve 32 is provided on the side wall of the chamber 2,
With the gate valve 32 opened, the wafer W is transferred to and from the adjacent load lock chamber (not shown).

【0031】上部電極21には、第1の高周波電源40
が接続されており、その給電線には整合器41が介挿さ
れている。また、上部電極21にはローパスフィルター
(LPF)42が接続されている。この第1の高周波電
源40は、50〜150MHzの範囲の周波数を有して
おり、このように高い周波数を印加することによりチャ
ンバー2内に好ましい解離状態でかつ高密度のプラズマ
を形成することができ、従来より低圧条件下のプラズマ
処理が可能となる。この第1の高周波電源40の周波数
は、50〜80MHzが好ましく、典型的には図示した
60MHzまたはその近傍の条件が採用される。
The upper electrode 21 has a first high frequency power source 40.
Are connected, and a matching unit 41 is inserted in the power supply line. A low pass filter (LPF) 42 is connected to the upper electrode 21. The first high frequency power supply 40 has a frequency in the range of 50 to 150 MHz, and by applying such a high frequency, it is possible to form a high density plasma in the chamber 2 in a preferable dissociation state. As a result, plasma processing under a low pressure condition can be performed as compared with the conventional case. The frequency of the first high frequency power source 40 is preferably 50 to 80 MHz, and typically, the condition of 60 MHz shown in the figure or in the vicinity thereof is adopted.

【0032】下部電極としてのサセプタ5には、第2の
高周波電源50が接続されており、その給電線には整合
器51が介挿されている。この第2の高周波電源50は
数百〜十数MHzの範囲の周波数を有しており、このよ
うな範囲の周波数を印加することにより、被処理体であ
るウエハWに対してダメージを与えることなく適切なイ
オン作用を与えることができる。第2の高周波電源50
の周波数は、典型的には図示した13.56MHzまた
は800KHz等の条件が採用される。
A second high frequency power supply 50 is connected to the susceptor 5 as the lower electrode, and a matching unit 51 is inserted in the power supply line. The second high-frequency power supply 50 has a frequency in the range of several hundreds to ten and several MHz, and by applying a frequency in this range, the wafer W, which is the object to be processed, is damaged. It is possible to give proper ionic action without. Second high frequency power supply 50
For the frequency of, the conditions such as the illustrated 13.56 MHz or 800 KHz are typically adopted.

【0033】次に、上記構成のプラズマ処理装置1によ
って、シリコン単結晶からなるウエハWをエッチング
し、溝(トレンチ)を形成する工程について説明する。
Next, a process of etching a wafer W made of a silicon single crystal to form a trench by the plasma processing apparatus 1 having the above structure will be described.

【0034】まず、前述したように、二酸化シリコン層
102、窒化シリコン層103からなるマスク層が形成
されたウエハWを、ゲートバルブ32を開放して、図示
しないロードロック室からチャンバー2内へ搬入し、静
電チャック11上に載置する。そして、高圧直流電源1
3から直流電圧を印加することによって、ウエハWを静
電チャック11上に静電吸着する。
First, as described above, the wafer W on which the mask layer composed of the silicon dioxide layer 102 and the silicon nitride layer 103 is formed is loaded into the chamber 2 from the load lock chamber (not shown) by opening the gate valve 32. Then, it is placed on the electrostatic chuck 11. And high voltage DC power supply 1
By applying a DC voltage from No. 3, the wafer W is electrostatically attracted to the electrostatic chuck 11.

【0035】次いで、ゲートバルブ32を閉じ、排気機
構35によって、チャンバー2内を所定の真空度まで真
空引した後、バルブ28を開放し、処理ガス供給器30
からメインエッチング用のエッチングガス、例えば、H
BrとCl2 、又はHBrとCl2 とO2 を、マスフロ
ーコントローラ29によってその流量を調整しつつ、処
理ガス供給管27、ガス導入口26、上部電極21の中
空部、電極板24の吐出孔23を通じて、図2の矢印に
示すように、ウエハWに対して均一に吐出させる。
Then, the gate valve 32 is closed, the chamber 2 is evacuated to a predetermined degree of vacuum by the exhaust mechanism 35, the valve 28 is opened, and the processing gas supplier 30 is opened.
From the etching gas for the main etching, eg H
While adjusting the flow rate of Br and Cl 2 or HBr, Cl 2 and O 2 by the mass flow controller 29, the processing gas supply pipe 27, the gas introduction port 26, the hollow portion of the upper electrode 21, and the discharge hole of the electrode plate 24. Through 23, the wafer W is uniformly ejected as shown by the arrow in FIG.

【0036】これとともに、チャンバー2内の圧力が、
所定の圧力、例えば、13.3Pa程度の圧力に維持さ
れ、第1の高周波電源40及び第2の高周波電源50か
ら、上部電極21及び下部電極としてのサセプタ5に高
周波電圧を印加し、エッチングガスをプラズマ化して、
ウエハWのエッチングを行う。
At the same time, the pressure in the chamber 2 becomes
A high frequency voltage is applied from the first high frequency power source 40 and the second high frequency power source 50 to the upper electrode 21 and the susceptor 5 as the lower electrode, which is maintained at a predetermined pressure, for example, a pressure of about 13.3 Pa, and etching gas is applied. Into plasma,
The wafer W is etched.

【0037】図3,4のグラフは、縦軸をテーパ角、横
軸を下部電力(下部電極への供給電力)として、上記エ
ッチング処理装置1を用いた8インチ径のウエハWのエ
ッチングにおいて、第2の高周波電源50から下部電極
としてのサセプタ5に供給する電力と、溝の側壁のテー
パ角の関係を示すもので、図3は、溝幅が0.24μm
の場合、図4は溝幅が1.00μmの場合を示してい
る。
In the graphs of FIGS. 3 and 4, the vertical axis is the taper angle, and the horizontal axis is the lower power (power supplied to the lower electrode). In the etching of the 8-inch diameter wafer W using the etching processing apparatus 1, FIG. 3 shows the relationship between the power supplied from the second high-frequency power source 50 to the susceptor 5 as the lower electrode and the taper angle of the side wall of the groove. In FIG. 3, the groove width is 0.24 μm.
4 shows the case where the groove width is 1.00 μm.

【0038】また、図3,4において、実線A,Cはウ
エハWの中央部分、点線B,DはウエハWの周辺部分の
溝におけるテーパ角を示している。
In FIGS. 3 and 4, solid lines A and C indicate the central portion of the wafer W, and dotted lines B and D indicate the taper angles of the grooves in the peripheral portion of the wafer W.

【0039】なお、エッチング条件は、 エッチングガス:Cl2 (流量15SCCM)+HBr(流量285SCCM) +O2 (流量2.5SCCM) 圧力:13.3Pa 上部電極印加高周波電力:1000W 電極間距離:80mm バックHe(センター/エッジ):399/399Pa チャンバー温度(トップ/ボトム/ウォール):60/60/50℃ エッチング時間:47秒 である。The etching conditions are as follows: etching gas: Cl 2 (flow rate 15 SCCM) + HBr (flow rate 285 SCCM) + O 2 (flow rate 2.5 SCCM) Pressure: 13.3 Pa Upper electrode applied high frequency power: 1000 W Electrode distance: 80 mm Back He (Center / edge): 399/399 Pa Chamber temperature (top / bottom / wall): 60/60/50 ° C. Etching time: 47 seconds.

【0040】図3のグラフに示されるとおり、溝幅が
0.24μmの狭い溝104aの場合、下部電力の上昇
に伴って、テーパ角が直線的にに増大する傾向を示す。
一方、図4のグラフに示されるとおり、溝幅が1.00
μmの広い溝104bの場合、下部電力を変化させて
も、テーパ角は、ほとんど変化しない。
As shown in the graph of FIG. 3, in the case of the narrow groove 104a having a groove width of 0.24 μm, the taper angle tends to increase linearly as the lower power increases.
On the other hand, as shown in the graph of FIG. 4, the groove width is 1.00.
In the case of the groove 104b having a wide μm, the taper angle hardly changes even if the lower power is changed.

【0041】このため、図3,4に示す例では、下部電
力を100W(0.314W/cm 2 )とするこより、
溝幅が狭い溝104aと、溝幅が広い溝104bの双方
のテーパ角を略同一に制御することができる。
Therefore, in the example shown in FIGS.
100 W (0.314 W / cm) 2)
Both the groove 104a with a narrow groove width and the groove 104b with a wide groove width
The taper angles of can be controlled to be substantially the same.

【0042】なお、図5,6のグラフは、縦軸をテーパ
角、横軸を上部電力(上部電極への供給電力)として、
上記エッチング処理装置1を用いた8インチ径のウエハ
Wのエッチングにおいて、第1の高周波電源40から上
部電極21に供給する電力と、溝の側壁のテーパ角の関
係を示すもので、図5は、溝幅が0.24μmの場合、
図6は溝幅が1.00μmの場合を示している。
In the graphs of FIGS. 5 and 6, the vertical axis represents the taper angle and the horizontal axis represents the upper power (power supplied to the upper electrode).
FIG. 5 shows the relationship between the power supplied from the first high-frequency power supply 40 to the upper electrode 21 and the taper angle of the side wall of the groove in the etching of the 8-inch diameter wafer W using the etching processing apparatus 1. FIG. If the groove width is 0.24 μm,
FIG. 6 shows the case where the groove width is 1.00 μm.

【0043】また、図5,6において、実線E,Gはウ
エハWの中央部分、点線F,HはウエハWの周辺部分の
溝におけるテーパ角を示している。
In FIGS. 5 and 6, solid lines E and G indicate the central portion of the wafer W, and dotted lines F and H indicate the taper angles of the grooves in the peripheral portion of the wafer W.

【0044】これらの図5,6のグラフに示されるとお
り、上部電力を変更しても、テーパ角の顕著な変化は見
られず、従って、テーパ角を制御する場合、上述したと
おり、下部電力を調整することによって、その制御を行
うことが有効であることが分かる。
As shown in the graphs of FIGS. 5 and 6, even if the upper power is changed, no significant change in the taper angle is observed. Therefore, when controlling the taper angle, the lower power is changed as described above. It can be seen that it is effective to perform the control by adjusting.

【0045】なお、下部電力をあまり多くすると、エッ
チング速度が上昇するとともに、マスク層である窒化シ
リコン等との選択比が低下するので、最大で500W程
度とすることが好ましい。また、上述した100Wを大
きく下回り、50W未満となると、エッチング速度が低
下してしまうので、下部電力は、8インチ径のウエハに
対して、50〜500W程度、したがって、単位面積当
たりの電力としては、0.157〜1.57W/cm2
の範囲とすることが好ましい。
If the lower power is too high, the etching rate is increased and the selectivity with respect to the mask layer such as silicon nitride is lowered, so that the maximum power is preferably about 500 W. Further, if it is much lower than 100 W and less than 50 W, the etching rate will decrease, so the lower power is about 50 to 500 W for a wafer having an 8-inch diameter, and therefore, as the power per unit area. , 0.157 to 1.57 W / cm 2
It is preferable to set it as the range.

【0046】図7のグラフは、縦軸をエッチング深さ
(従って実質的にエッチング速度)、横軸をエッチング
ガス中のCl2 の比(Cl2 流量/総流量)として、上
記エッチング処理装置1を用いた8インチ径のウエハW
のエッチングにおいて、エッチング深さとCl2 の比の
関係を示すもので、実線Iが、溝幅が0.24μmの場
合、点線Jが、溝幅が1.00μmの場合を示してい
る。
In the graph of FIG. 7, the ordinate represents the etching depth (and thus the etching rate), and the abscissa represents the ratio of Cl 2 in the etching gas (Cl 2 flow rate / total flow rate). 8-inch diameter wafer W using
2 shows the relationship between the etching depth and the ratio of Cl 2 in the etching of No. 2 , the solid line I shows the case where the groove width is 0.24 μm, and the dotted line J shows the case where the groove width is 1.00 μm.

【0047】また、図8のグラフは、縦軸をテーパ角、
横軸をエッチングガス中のCl2 の比(Cl2 流量/総
流量)として、上記エッチング処理装置1を用いた8イ
ンチ径のウエハWのエッチングにおいて、テーパ角とC
2 の比の関係を示すもので、実線Kが、溝幅が0.2
4μmの場合、点線Lが、溝幅が1.00μmの場合を
示している。
In the graph of FIG. 8, the vertical axis represents the taper angle,
The horizontal axis represents the ratio of Cl 2 in the etching gas (Cl 2 flow rate / total flow rate), and the taper angle and C
The relationship of the ratio of l 2 is shown. The solid line K indicates that the groove width is 0.2.
In the case of 4 μm, the dotted line L shows the case where the groove width is 1.00 μm.

【0048】なお、エッチング条件は、 エッチングガス:Cl2 +HBr(合計流量200SCCM) O2 添加(流量1.6SCCM) 圧力:13.3Pa 上部電極印加高周波電力:1000W 下部電極印加高周波電力:200W 電極間距離:80mm バックHe(センター/エッジ):399/399Pa チャンバー温度(トップ/ボトム/ウォール):60/60/50℃ エッチング時間:83秒 である。The etching conditions are as follows: etching gas: Cl 2 + HBr (total flow rate 200 SCCM) O 2 addition (flow rate 1.6 SCCM) Pressure: 13.3 Pa Upper electrode applied high frequency power: 1000 W Lower electrode applied high frequency power: 200 W Between electrodes Distance: 80 mm Back He (center / edge): 399/399 Pa Chamber temperature (top / bottom / wall): 60/60/50 ° C. Etching time: 83 seconds.

【0049】これらの図7,8のグラフに示されるとお
り、エッチングガス中のCl2 の比を変更することによ
って、エッチング速度が変化し、また、テーパ角度も変
化する。さらに、図8のグラフに示されるとおり、テー
パ角度の変化は、溝幅が0.24μmの場合(実線K)
と、溝幅が1.00μmの場合(点線L)とでは、一様
ではない。
As shown in the graphs of FIGS. 7 and 8, by changing the ratio of Cl 2 in the etching gas, the etching rate changes and the taper angle also changes. Further, as shown in the graph of FIG. 8, the taper angle changes when the groove width is 0.24 μm (solid line K).
And the case where the groove width is 1.00 μm (dotted line L) are not uniform.

【0050】したがって、例えば、必要とするエッチン
グ速度とテーパ角が得られるように、エッチングガス中
のCl2 の比を変更した場合、溝幅が狭い溝と、溝幅が
広い溝とでは、異なったテーパ角となる可能性が高くな
る。このような場合、前述したとおり、下部電圧を調整
することによって、かかるテーパ角の差をなくすように
制御することができる。
Therefore, for example, when the ratio of Cl 2 in the etching gas is changed so that the required etching rate and taper angle are obtained, the groove having a narrow groove width and the groove having a wide groove width are different from each other. The taper angle is likely to increase. In such a case, as described above, by adjusting the lower voltage, it is possible to control so as to eliminate the difference in taper angle.

【0051】図9のグラフは、縦軸をエッチング深さ
(従って実質的にエッチング速度)、横軸をエッチング
ガスの総流量として、上記エッチング処理装置1を用い
た8インチ径のウエハWのエッチングにおいて、エッチ
ング深さとエッチングガスの総流量との関係を示すもの
で、実線Mが、溝幅が0.24μmの場合、点線Nが、
溝幅が1.00μmの場合を示している。
In the graph of FIG. 9, etching is performed on a wafer W having a diameter of 8 inches using the etching processing apparatus 1 with the vertical axis representing the etching depth (thus substantially the etching rate) and the horizontal axis representing the total flow rate of the etching gas. Shows the relationship between the etching depth and the total flow rate of the etching gas. When the solid line M has a groove width of 0.24 μm, the dotted line N shows
The case where the groove width is 1.00 μm is shown.

【0052】また、図10のグラフは、縦軸をテーパ
角、横軸をエッチングガスの総流量として、上記エッチ
ング処理装置1を用いた8インチ径のウエハWのエッチ
ングにおいて、テーパ角とエッチングガスの総流量との
関係を示すもので、実線Oが、溝幅が0.24μmの場
合、点線Pが、溝幅が1.00μmの場合を示してい
る。なお、エッチング条件は、 エッチングガス:Cl2 +HBr+O2 Cl2 =25%(対Cl2 /HBr総流量) O2 =0.8%(対Cl2 /HBr総流量) 圧力:13.3Pa 上部電極印加高周波電力:1000W 下部電極印加高周波電力:200W 電極間距離:80mm バックHe(センター/エッジ):399/399Pa チャンバー温度(トップ/ボトム/ウォール):60/60/50℃ エッチング時間:83秒 である。
In the graph of FIG. 10, the vertical axis represents the taper angle and the horizontal axis represents the total flow rate of the etching gas. In the etching of the 8-inch diameter wafer W using the etching processing apparatus 1, the taper angle and the etching gas are shown. The solid line O shows the case where the groove width is 0.24 μm, and the dotted line P shows the case where the groove width is 1.00 μm. The etching conditions are as follows: etching gas: Cl 2 + HBr + O 2 Cl 2 = 25% (vs Cl 2 / HBr total flow rate) O 2 = 0.8% (vs Cl 2 / HBr total flow rate) Pressure: 13.3 Pa Upper electrode Applied high frequency power: 1000 W High frequency power applied to lower electrode: 200 W Distance between electrodes: 80 mm Back He (center / edge): 399/399 Pa Chamber temperature (top / bottom / wall): 60/60/50 ° C. Etching time: 83 seconds is there.

【0053】これらの図9,10のグラフに示されると
おり、エッチングガスの総流量を変更することによっ
て、エッチング速度が変化し、また、テーパ角度も変化
する。さらに、図10のグラフに示されるとおり、テー
パ角度の変化は、溝幅が0.24μmの場合(実線K)
と、溝幅が1.00μmの場合(点線L)とでは、一様
ではない。
As shown in the graphs of FIGS. 9 and 10, by changing the total flow rate of the etching gas, the etching rate changes and the taper angle also changes. Further, as shown in the graph of FIG. 10, the taper angle changes when the groove width is 0.24 μm (solid line K).
And the case where the groove width is 1.00 μm (dotted line L) are not uniform.

【0054】したがって、例えば、必要とするエッチン
グ速度とテーパ角が得られるように、エッチングガスの
総流量を変更した場合、溝幅が狭い溝と、溝幅が広い溝
とでは、異なったテーパ角となる可能性が高くなる。こ
のような場合、前述したとおり、下部電圧を調整するこ
とによって、かかるテーパ角の差をなくすように制御す
ることができる。
Therefore, for example, when the total flow rate of the etching gas is changed so that the required etching rate and taper angle can be obtained, the groove having a narrow groove width and the groove having a wide groove width have different taper angles. Will be more likely. In such a case, as described above, by adjusting the lower voltage, it is possible to control so as to eliminate the difference in taper angle.

【0055】以上のとおり、本発明のドライエッチング
方法では、エッチングガスの総流量、エッチングガス中
のCl2 の量(比)等とともに、下部電力を調整するこ
とによって、溝幅の異なる溝が混在するような場合にお
いても、これらの溝の側壁形状を、所望のテーパ角を有
するように、所定形状とすることができる。
As described above, according to the dry etching method of the present invention, by adjusting the lower flow rate as well as the total flow rate of the etching gas, the amount (ratio) of Cl 2 in the etching gas, the grooves having different groove widths are mixed. Even in such a case, the side wall shape of these grooves can be set to a predetermined shape so as to have a desired taper angle.

【0056】したがって、その後の誘電体の埋め込みを
良好に行うことができ、STIによる素子分離を良好に
行うことが可能となる。
Therefore, it is possible to satisfactorily embed the dielectric material thereafter, and it is possible to favorably perform element isolation by STI.

【0057】[0057]

【発明の効果】以上詳細に説明したように、本発明のド
ライエッチング方法によれば、溝の幅が相違する場合等
においても、溝の側壁形状を所望の形状とすることがで
き、良好なエッチングを行うことができる。
As described above in detail, according to the dry etching method of the present invention, even if the width of the groove is different, the side wall shape of the groove can be made into a desired shape, which is excellent. Etching can be performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態を説明するためのウエハ断
面の構成を模式的に示す図。
FIG. 1 is a diagram schematically showing a configuration of a wafer cross section for explaining an embodiment of the present invention.

【図2】本発明の一実施形態に使用する装置の構成の例
を示す図。
FIG. 2 is a diagram showing an example of the configuration of an apparatus used in an embodiment of the present invention.

【図3】下部電力と溝幅が0.24μmの溝のテーパ角
度の関係を示すグラフ。
FIG. 3 is a graph showing a relationship between a lower power and a taper angle of a groove having a groove width of 0.24 μm.

【図4】下部電力と溝幅が1.00μmの溝のテーパ角
度の関係を示すグラフ。
FIG. 4 is a graph showing a relationship between a lower power and a taper angle of a groove having a groove width of 1.00 μm.

【図5】上部電力と溝幅が0.24μmの溝のテーパ角
度の関係を示すグラフ。
FIG. 5 is a graph showing the relationship between the upper power and the taper angle of a groove having a groove width of 0.24 μm.

【図6】上部電力と溝幅が1.00μmの溝のテーパ角
度の関係を示すグラフ。
FIG. 6 is a graph showing the relationship between the upper power and the taper angle of a groove having a groove width of 1.00 μm.

【図7】エッチング深さとCl2 の比の関係を示すグラ
フ。
FIG. 7 is a graph showing the relationship between the etching depth and the ratio of Cl 2 .

【図8】テーパ角とCl2 の比の関係を示すグラフ。FIG. 8 is a graph showing the relationship between the taper angle and the ratio of Cl 2 .

【図9】エッチング深さとエッチングガスの総流量との
関係を示すグラフ。
FIG. 9 is a graph showing the relationship between etching depth and the total flow rate of etching gas.

【図10】テーパ角とエッチングガスの総流量との関係
を示すグラフ。
FIG. 10 is a graph showing the relationship between the taper angle and the total flow rate of etching gas.

【符号の説明】[Explanation of symbols]

101……基板(単結晶シリコン)、102……二酸化
シリコン層、103……窒化シリコン層、104a,1
04b……溝(トレンチ)、105a,105b……側
壁。
101 ... Substrate (single crystal silicon), 102 ... Silicon dioxide layer, 103 ... Silicon nitride layer, 104a, 1
04b ... Trench, 105a, 105b ... Side wall.

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 シリコン単結晶に対して、マスク層を介
して所望の形状の溝を形成するドライエッチング方法で
あって、 エッチング室内に設けられた一対の対向電極のうちの一
方に基板を配置し、前記対向電極の双方に高周波電力を
供給してプラズマによりエッチングを行う装置を用い、 前記エッチング室内にエッチングガスを導入し、 前記基板が配置された側の前記対向電極に印加する高周
波電力を調整することにより、前記溝の側壁形状を制御
することを特徴とするドライエッチング方法。
1. A dry etching method for forming a groove having a desired shape on a silicon single crystal through a mask layer, wherein a substrate is arranged on one of a pair of counter electrodes provided in an etching chamber. Then, using an apparatus that supplies high frequency power to both of the counter electrodes to perform etching by plasma, introduces an etching gas into the etching chamber, and applies high frequency power to the counter electrode on the side where the substrate is arranged. A dry etching method characterized in that the side wall shape of the groove is controlled by adjusting.
【請求項2】 請求項1記載のドライエッチング方法に
おいて、 前記エッチングガスが、少なくともClを含むガスと、
Brを含むガスの混合ガスであることを特徴とするドラ
イエッチング方法。
2. The dry etching method according to claim 1, wherein the etching gas is a gas containing at least Cl.
A dry etching method, which is a mixed gas of gases containing Br.
【請求項3】 請求項2記載のドライエッチング方法に
おいて、 前記Clを含むガスは、Cl2 であることを特徴とする
ドライエッチング方法。
3. The dry etching method according to claim 2, wherein the gas containing Cl is Cl 2 .
【請求項4】 請求項1又は2記載のドライエッチング
方法において、 前記Brを含むガスは、HBrであることを特徴とする
ドライエッチング方法。
4. The dry etching method according to claim 1, wherein the gas containing Br is HBr.
【請求項5】 請求項1〜4いずれか1項記載のドライ
エッチング方法において、 前記エッチングガスが酸素を含むことを特徴とするドラ
イエッチング方法。
5. The dry etching method according to claim 1, wherein the etching gas contains oxygen.
【請求項6】 請求項1〜5いずれか1項記載のドライ
エッチング方法において、 前記エッチングガスの総流量を調整して、前記溝の側壁
形状を制御することを特徴とするドライエッチング方
法。
6. The dry etching method according to claim 1, wherein the sidewall shape of the groove is controlled by adjusting the total flow rate of the etching gas.
【請求項7】 請求項1〜6いずれか1項記載のドライ
エッチング方法において、 前記エッチングガスのうちのCl2 の量を調整して、前
記溝の側壁形状を制御することを特徴とするドライエッ
チング方法。
7. The dry etching method according to claim 1, wherein the sidewall shape of the groove is controlled by adjusting the amount of Cl 2 in the etching gas. Etching method.
【請求項8】 請求項1〜7いずれか1項記載のドライ
エッチング方法において、 前記基板が配置された側の前記対向電極に印加する高周
波電力が、0.157〜1.57W/cm2 の範囲であ
ることを特徴とするドライエッチング方法。
8. The dry etching method according to claim 1, wherein the high frequency power applied to the counter electrode on the side where the substrate is arranged is 0.157 to 1.57 W / cm 2 . The dry etching method is characterized by being in the range.
【請求項9】 請求項1〜8いずれか1項記載のドライ
エッチング方法において、 前記基板に、溝幅の異なる複数種の前記溝を形成するこ
とを特徴とするドライエッチング方法。
9. The dry etching method according to claim 1, wherein a plurality of types of grooves having different groove widths are formed on the substrate.
JP2001189579A 2001-06-22 2001-06-22 Dry etching method Expired - Fee Related JP4854874B2 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2001189579A JP4854874B2 (en) 2001-06-22 2001-06-22 Dry etching method
KR1020067004635A KR100702723B1 (en) 2001-06-22 2002-06-07 Dry etching method
PCT/JP2002/005636 WO2003001577A1 (en) 2001-06-22 2002-06-07 Dry-etching method
CNB2006100826286A CN100403494C (en) 2001-06-22 2002-06-07 dry etching method
CNB028124936A CN100336180C (en) 2001-06-22 2002-06-07 dry etching method
US10/481,645 US7183217B2 (en) 2001-06-22 2002-06-07 Dry-etching method
KR1020037016663A KR100595065B1 (en) 2001-06-22 2002-06-07 Dry etching method
TW091112669A TWI364789B (en) 2001-06-22 2002-06-11
US11/392,506 US7531460B2 (en) 2001-06-22 2006-03-30 Dry-etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001189579A JP4854874B2 (en) 2001-06-22 2001-06-22 Dry etching method

Publications (2)

Publication Number Publication Date
JP2003007679A true JP2003007679A (en) 2003-01-10
JP4854874B2 JP4854874B2 (en) 2012-01-18

Family

ID=19028478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001189579A Expired - Fee Related JP4854874B2 (en) 2001-06-22 2001-06-22 Dry etching method

Country Status (2)

Country Link
JP (1) JP4854874B2 (en)
CN (1) CN100403494C (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032908A (en) * 2004-06-16 2006-02-02 Tokyo Electron Ltd Manufacturing method of semiconductor device
JP2009259863A (en) * 2008-04-11 2009-11-05 Tokyo Electron Ltd Dry etching processing device, and dry etching method
US9018075B2 (en) 2011-12-21 2015-04-28 Hitachi High-Technologies Corporation Plasma processing method
JP2017212051A (en) * 2016-05-23 2017-11-30 東京エレクトロン株式会社 Plasma processing method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6393574B2 (en) * 2014-10-09 2018-09-19 東京エレクトロン株式会社 Etching method
KR20170023654A (en) * 2015-08-24 2017-03-06 에스케이하이닉스 주식회사 Semiconductor device and manufacturing method of the same

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57131374A (en) * 1981-02-09 1982-08-14 Nippon Telegr & Teleph Corp <Ntt> Plasma etching device
JPH0214548A (en) * 1988-07-01 1990-01-18 Hitachi Ltd Semiconductor device and its manufacture
JPH02260424A (en) * 1989-03-30 1990-10-23 Matsushita Electric Ind Co Ltd Dry etching
JPH03141640A (en) * 1989-10-26 1991-06-17 Sony Corp Manufacture of semiconductor device
JPH07106583A (en) * 1993-09-29 1995-04-21 Matsushita Electric Ind Co Ltd Manufacture of thin film transistor
JPH09205183A (en) * 1996-01-25 1997-08-05 Mitsubishi Electric Corp Method for etching ruthenium film
JPH11111677A (en) * 1997-09-30 1999-04-23 Fujitsu Ltd Method for manufacturing semiconductor device
JPH11145113A (en) * 1997-11-13 1999-05-28 Nec Corp Etching method
JPH11243080A (en) * 1998-02-25 1999-09-07 Nec Corp Etching method of semiconductor substrate
JPH11288923A (en) * 1998-04-03 1999-10-19 Sony Corp Method of forming trench and method of manufacturing semiconductor device using the same
JPH11297668A (en) * 1998-03-18 1999-10-29 Internatl Business Mach Corp <Ibm> Dry etching method and method of manufacturing TFT using the method
JP2000294626A (en) * 1999-04-07 2000-10-20 Sony Corp Method for manufacturing semiconductor device
JP2001035808A (en) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd Wiring, method of manufacturing the same, semiconductor device provided with the wiring, and dry etching method
JP2001118829A (en) * 1999-10-19 2001-04-27 Matsushita Electronics Industry Corp Formation of metallic pattern

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124212A (en) * 1997-10-08 2000-09-26 Taiwan Semiconductor Manufacturing Co. High density plasma (HDP) etch method for suppressing micro-loading effects when etching polysilicon layers
US6235643B1 (en) * 1999-08-10 2001-05-22 Applied Materials, Inc. Method for etching a trench having rounded top and bottom corners in a silicon substrate

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57131374A (en) * 1981-02-09 1982-08-14 Nippon Telegr & Teleph Corp <Ntt> Plasma etching device
JPH0214548A (en) * 1988-07-01 1990-01-18 Hitachi Ltd Semiconductor device and its manufacture
JPH02260424A (en) * 1989-03-30 1990-10-23 Matsushita Electric Ind Co Ltd Dry etching
JPH03141640A (en) * 1989-10-26 1991-06-17 Sony Corp Manufacture of semiconductor device
JPH07106583A (en) * 1993-09-29 1995-04-21 Matsushita Electric Ind Co Ltd Manufacture of thin film transistor
JPH09205183A (en) * 1996-01-25 1997-08-05 Mitsubishi Electric Corp Method for etching ruthenium film
JPH11111677A (en) * 1997-09-30 1999-04-23 Fujitsu Ltd Method for manufacturing semiconductor device
JPH11145113A (en) * 1997-11-13 1999-05-28 Nec Corp Etching method
JPH11243080A (en) * 1998-02-25 1999-09-07 Nec Corp Etching method of semiconductor substrate
JPH11297668A (en) * 1998-03-18 1999-10-29 Internatl Business Mach Corp <Ibm> Dry etching method and method of manufacturing TFT using the method
JPH11288923A (en) * 1998-04-03 1999-10-19 Sony Corp Method of forming trench and method of manufacturing semiconductor device using the same
JP2000294626A (en) * 1999-04-07 2000-10-20 Sony Corp Method for manufacturing semiconductor device
JP2001035808A (en) * 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd Wiring, method of manufacturing the same, semiconductor device provided with the wiring, and dry etching method
JP2001118829A (en) * 1999-10-19 2001-04-27 Matsushita Electronics Industry Corp Formation of metallic pattern

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032908A (en) * 2004-06-16 2006-02-02 Tokyo Electron Ltd Manufacturing method of semiconductor device
JP2009259863A (en) * 2008-04-11 2009-11-05 Tokyo Electron Ltd Dry etching processing device, and dry etching method
US9018075B2 (en) 2011-12-21 2015-04-28 Hitachi High-Technologies Corporation Plasma processing method
JP2017212051A (en) * 2016-05-23 2017-11-30 東京エレクトロン株式会社 Plasma processing method
KR20170132096A (en) * 2016-05-23 2017-12-01 도쿄엘렉트론가부시키가이샤 Plasma processing method
KR102350148B1 (en) 2016-05-23 2022-01-11 도쿄엘렉트론가부시키가이샤 Plasma processing method

Also Published As

Publication number Publication date
JP4854874B2 (en) 2012-01-18
CN1855385A (en) 2006-11-01
CN100403494C (en) 2008-07-16

Similar Documents

Publication Publication Date Title
JP4230029B2 (en) Plasma processing apparatus and etching method
KR100702723B1 (en) Dry etching method
JP2023025029A (en) Semiconductor processing chamber improving flow of precursor
US7179752B2 (en) Dry etching method
CN1992164B (en) Plasma etching method
CN101512734B (en) Apparatus and method for adjusting edge ring potential for substrate processing
JP2006203035A (en) Plasma etching method
CN102254813A (en) Plasma etching method
JPS63238288A (en) Dry etching method
US20030155078A1 (en) Plasma processing apparatus, and electrode plate, electrode supporting body, and shield ring thereof
JPH08335568A (en) Etching equipment
CN100362632C (en) dry etching method
KR100564169B1 (en) Method and apparatus for etching si
JP2002110650A (en) Plasma etching method and plasma etching apparatus
JP4854874B2 (en) Dry etching method
JP4749683B2 (en) Etching method
US20060292876A1 (en) Plasma etching method and apparatus, control program and computer-readable storage medium
US6482744B1 (en) Two step plasma etch using variable electrode spacing
JP4615290B2 (en) Plasma etching method
JP4546667B2 (en) Dry etching method
JP3986808B2 (en) Dry etching method
JP4684924B2 (en) Plasma etching method, plasma etching apparatus and computer storage medium
JP2002319569A (en) Dry etching method
JP3597721B2 (en) Etching method and method of manufacturing semiconductor device
JP2002164329A (en) Plasma treatment apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees