JP2003092464A

JP2003092464A - 回路基板、半導体パッケージの実装構造および半導体パッケージの実装方法

Info

Publication number: JP2003092464A
Application number: JP2001282257A
Authority: JP
Inventors: Kazuko Izumida; 和子泉田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2001-09-17
Filing date: 2001-09-17
Publication date: 2003-03-28
Anticipated expiration: 2021-09-17
Also published as: JP4765233B2

Abstract

(57)【要約】【課題】電子部品と回路基板との接続部分を補強する
ために必要となる封止材の量を低減する電子部品の実装
構造を提供する。【解決手段】電子部品１が実装される回路基板３であ
って、電子部品１の周縁部のはんだバンプ２が接続され
る任意の接続パッド４の周囲に微小溝５を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＣＳＰ（Chip Size
Package ）／ＢＧＡ（Ball Grid Array ）パッケージ等
の表面実装型エリアアレイパッケージと回路基板との接
合部の信頼性を向上させる半導体パッケージの実装構造
に関する。

【０００２】

【従来の技術】従来、パーソナルコンピュータ等におい
て処理速度の高速化が要求されるのに伴い、半導体チッ
プの入出力ピン数は増加する傾向にある。この入出力ピ
ン数増加の要求に応えるため、入出力ピンである「はん
だバンプ」が半導体パッケージの下面に配置されたＢＧ
Ａパッケージが採用されることも多い。

【０００３】ＣＳＰ／ＢＧＡパッケージの場合、電子部
品（半導体パッケージ）と回路基板とははんだバンプを
介して接続される。しかし、この接続部分は強度が低
く、落下や衝撃等による外力に対して脆弱であるため、
電子部品と回路基板との間に封止材を充填することによ
り接続部分の保護や強度補強を行っている。

【０００４】また、電子部品は使用する際に発熱するた
め、電子部品自身やこれが実装されている回路基板は熱
によって変形を生じてしまう。封止材は、この変形によ
って電子部品と回路基板との接続部分に生じた応力を緩
和する働きをもする。

【０００５】

【発明が解決しようとする課題】しかしながら従来の半
導体パッケージの実装構造では、接続部分の強度を向上
させるために電子部品の裏面全体に封止材を充填してい
た。このため、封止材の充填量が多くなってしまい、小
型電子機器において軽量化が妨げられる原因となってい
た。

【０００６】また、従来の半導体パッケージの実装構造
においては、電子部品の裏面全体に封止材が充填されて
いるため、電子部品を回路基板から剥がすことは難し
い。よって、リペア（パッケージ交換）作業が困難であ
るという問題があった。

【０００７】あるいは、従来の半導体パッケージの実装
構造では、実装の際に電子部品の周囲から封止材を充填
するため、封止材が電子部品の周囲にはみ出してしまい
隣接する電子部品にまで及ぶこともある。この場合は、
リペア作業を行う際に隣接する電子部品まで交換しなけ
ればならなくなってしまうため、電子部品のリペア作業
を困難にする原因になるという問題があった。

【０００８】本発明と技術分野の類似する従来技術とし
て特開２００１−４４６０６号公報に開示される「半導
体パッケージの実装構造体およびその実装方法並びにそ
のリワーク方法」がある。上記公報に開示される発明で
は、配線基板の端子電極とはんだバンプとを導電性接着
剤で固めて電気的および機械的に接続実装している。

【０００９】しかしこの技術では、はんだバンプの頂上
面を平坦化させる必要があるため、従来の半導体パッケ
ージをそのまま適用することはできない。また、半導体
パッケージを実装する際に、端子電極とはんだバンプと
の接続箇所全てに導電性接着材を塗布しなければならな
いため、工数が増加してしまう。このように上記公報に
開示される発明は、パッケージの取り外しは容易に行え
ても取り付けが難しいため、リペア作業が容易であると
はいえなかった。

【００１０】本発明は係る問題に鑑みてなされたもので
あり、電子部品と回路基板との接続部分を補強するため
に必要となる封止材の量を低減する半導体パッケージの
実装構造を提供することを目的とする。また、電子部品
のリペア作業を容易にする半導体パッケージの実装構造
を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
本発明による回路基板は、表面実装型エリアアレイパッ
ケージが実装される回路基板であって、表面実装型エリ
アアレイパッケージの周縁部の端子が接続される任意の
電極の周囲に溝が設けられたことを特徴とする。上記回
路基板において、周囲に溝が設けられる電極は、表面実
装型エリアアレイパッケージの四隅の端子が接続される
電極であると好ましい。なお、溝を設ける電極は１つで
も複数でもよく、あるいは全ての電極の周囲に溝を設け
てもよい。本発明による回路基板は、表面実装型エリア
アレイパッケージが接続される面に溝が設けられたこと
により、表面実装型エリアアレイパッケージとの接続部
分を補強するために注入する封止材を任意の部分のみに
配置できる。さらに、表面実装型エリアアレイパッケー
ジの四隅の端子が接続される電極に溝を設けることによ
り、パッケージに対する外力が最も強く作用する四隅部
分の接続強度を補強できる。

【００１２】また、上記目的を達成するため本発明によ
る半導体パッケージの実装構造は、表面実装型エリアア
レイパッケージを請求項１または２記載の回路基板に実
装した半導体パッケージの実装構造であって、端子と電
極とが接続され、溝に封止材を注入されて、表面実装型
エリアアレイパッケージと回路基板との接続部分を補強
されたことを特徴とする。上記半導体パッケージの実装
構造において、封止材は熱硬化性樹脂であると好まし
い。本発明による半導体パッケージの実装構造は、表面
実装型エリアアレイパッケージと回路基板との接続強度
を補強するために必要となる封止材の量を低減できる。
さらに、封止材を熱硬化性樹脂とすることにより、表面
実装型エリアアレイパッケージと回路基板との接続強度
を複数箇所で均一に補強できる。

【００１３】また、上記目的を達成するため本発明によ
る半導体パッケージの実装方法は、表面実装型エリアア
レイパッケージの周縁部の端子が配置される任意の電極
の周囲に溝が設けられた回路基板に表面実装型エリアア
レイパッケージを実装する半導体パッケージの実装方法
であって、端子と電極とを接続する工程と、溝に封止材
を注入して、表面実装型エリアアレイパッケージと回路
基板の接続強度を補強する箇所に封止材を配置する工程
と、封止材を硬化させる工程とを有することを特徴とす
る。あるいは、本発明による半導体パッケージの実装方
法は、表面実装型エリアアレイパッケージの四隅の端子
が配置される電極の周囲に溝が設けられた回路基板に表
面実装型エリアアレイパッケージを実装する半導体パッ
ケージの実装方法であって、端子と電極とを接続する工
程と、溝に封止材を注入して、表面実装型エリアアレイ
パッケージの四隅の端子と電極との接続箇所近傍に封止
材を配置する工程と、封止材を硬化させる工程とを有す
ることを特徴とする。本発明による半導体パッケージの
実装方法によれば、半導体パッケージと回路基板との接
続部分を補強するために必要となる封止材の量を低減し
た半導体パッケージの実装構造を実現できる。

【００１４】

【発明の実施の形態】〔第１の実施形態〕本発明を好適
に実施した第１の実施形態による半導体パッケージの実
装構造について説明する。図２に、本実施形態による半
導体パッケージの実装構造に適用する電子部品および回
路基板を示す。電子部品１は、ＣＳＰ／ＢＧＡパッケー
ジ等のエリアアレイ型パッケージである。電子部品１
は、回路基板３との接続面に、はんだバンプ２を有す
る。はんだバンプ２は、電子部品１と回路基板３とを接
続する突起電極であり、回路基板３に電子部品１を実装
する際の接着材でもある。さらに、はんだバンプ２は、
サーマル・ボールとも呼ばれ、電子部品１が発する熱を
放散させる機能をも有する。回路基板３は、電子部品１
の実装に用いられる。回路基板３は、ガラスエポキシ樹
脂やＢＴレジン等の樹脂、セラミックス基板等の従来技
術によるものを適用できる。

【００１５】図１に、電子部品１の周縁部における回路
基板３との接続部分を拡大して示す。図に示すように、
電子部品１と回路基板３とは、はんだバンプ２と接続パ
ッド４とを介して接続される。電子部品１の周縁部に配
置されたはんだバンプ２が接続される接続パッド４の周
辺には、微小溝５を設ける。微小溝５の断面形状は、エ
ッジがない形状とするほうが好ましく、半円形にすると
特に好ましい。微小溝５には封止材６が充填される。封
止材６は、はんだバンプ２と接続パッド４との接続を補
強するとともに、電子部品１と回路基板３との接続部分
を固定、保護する。

【００１６】封止材６としては、電子部品を回路基板に
実装する際に従来使用されていた樹脂を適用できる。た
だし、適用する樹脂の粘度が低いと微小溝５から封止材
６が流出してしまうため、ある程度の粘度（１００〜１
０００Ｐｏｉｓｅ）を有する樹脂を使用することが好ま
しい。なお、本実施形態では、封止材６に熱硬化性樹脂
であるエポキシ系樹脂を主成分としたものを適用する。

【００１７】図１に示したように、本実施形態による半
導体パッケージの実装構造は、電子部品の裏面全体に封
止材を注入していた従来技術による実装構造とは異な
り、電子部品の周縁部（好ましくは四隅部分）のみを封
止材で補強する。回路基板に実装された電子部品に作用
する外力は、電子部品の中央部分から遠い部分、すなわ
ち電子部品の周縁部（特に四隅部分）で強く作用する。
本実施形態による半導体パッケージの実装構造は、これ
らの外力が強く作用する部分を補強しているため、電子
部品の裏面全体に封止材で補強した場合と同等の効果が
得られる。

【００１８】また、電子部品と回路基板との接続部分に
注入する封止材の量を低減できるため、実装品を軽量化
できる。さらに、封止材の使用量を必要最小限に抑えら
れるため、コストを低減できる。なお、封止材は必ずし
も全ての溝に注入する必要はなく、回路基板に設けられ
た全ての溝に注入してもよいし、一部の溝のみに注入し
てもよい。例えば、電子部品の周縁部の端子が接続され
る全ての電極の周囲に溝が設けられている場合に、四隅
部分近傍の溝のみに封止材を注入してもよい。

【００１９】加えて、電子部品のリペア作業が必要とな
った場合は、封止材が注入されていない箇所において電
子部品と回路基板との隙間を利用して、容易に電子部品
を取り外すことができる。このため、電子部品のリペア
作業を容易に行える。

【００２０】〔第２の実施形態〕次に、本発明を好適に
実施した第２の実施形態による半導体パッケージの実装
方法について説明する。図３に、本発明による半導体パ
ッケージの実装方法に適用する電子部品と回路基板とを
示す。電子部品１は、ＣＳＰ／ＢＧＡパッケージ等のエ
リアアレイ型パッケージである。電子部品１は、回路基
板３との接続面にはんだバンプ２を有する。はんだバン
プ２は、電子部品１と回路基板３とを接続する突起電極
であり、回路基板３に電子部品１を装する際の接着材で
もある。さらに、はんだバンプ２は、サーマル・ボール
とも呼ばれ、電子部品１が発する熱を放散させる機能を
も有する。回路基板３は、ガラスエポキシ樹脂やＢＴレ
ジン等の樹脂、セラミック基板等を適用できる。回路基
板３は、電子部品１が実装された場合に、はんだバンプ
２と対応する箇所に接続パッド４を備える。電子部品１
の四隅部分（コーナー部）のはんだバンプ２が配置され
る接続パッド４の周囲には、微小溝５を設ける。

【００２１】図４に、本実施形態による半導体パッケー
ジの実装方法の流れを示す。まず、図５に示すように、
回路基板３に電子部品１を実装する（ステップＳ１０
１）。電子部品１と回路基板３との実装には従来の実装
方法、すなわち、はんだバンプを用いた従来のエリアア
レイ型半導体パッケージの実装方法を適用できる。

【００２２】次に、図６に示すように、回路基板３上に
設けられた微小溝５に封止材６を注入する（ステップＳ
１０２）。なお、封止材６を注入する際には不図示のデ
ィスペンサーを使用して、ディスペンサーのノズルを微
小溝５の付近にセットし、封止材６が微小溝５および電
子部品１のコーナー部のはんだバンプ２を伝わるように
注入するとよい。また、ヒータ機能を備えたステージ７
の温度を制御し、封止材を注入しやすくするとよい。本
実施形態においては、第１の実施形態と同様、エポキシ
系樹脂を主成分とする熱硬化性樹脂を封止材６として適
用する。よって、封止の際には封止材６の粘度を下げ、
注入しやすくするように、ステージ温度を５０〜１００
℃に保持することが好ましい。

【００２３】これにより、電子部品１のコーナー部のみ
に封止材６が注入され、その他の部分では電子部品１と
回路基板３との間に封止材６が介在しない。

【００２４】続いて、この回路基板３と電子部品１とを
加熱して封止材６を硬化させる（ステップＳ１０３）。
図６に示すようにオーブンを用いて加熱する場合、オー
ブン内温度を熱硬化温度（１００〜１５０℃）以上に保
持する。なお、最適な硬化条件は、封止材６に適用した
樹脂の成分や加熱方法等によって異なるため、効果条件
を適宜設定して回路基板３と電子部品１との接続部分の
強度を補強する効果が得られるようにする。なお、加熱
方法はオーブンを用いる方法に限定されるものではな
く、他の方法を適用してもよい。

【００２５】本実施形態を適用した半導体パッケージの
実装方法によれば、回路基板に設けた溝の部分に封止材
を注入するため、実装した電子部品の外側に封止材が流
出することがない。よって、隣接する電子部品のリペア
作業に支障をきたすことがない。さらに電子部品を固定
するために必要な封止材の量は極めて少量でよいため、
封止材内部で発生するボイドを低減でき、さらに充填／
硬化時間を短縮することが可能となる。

【００２６】なお、本実施形態のように電子部品の四隅
を固定するように封止材を充填することが好ましいが、
必ずしも電子部品の四隅を固定する必要はなく、電子部
品の形状等に応じて、封止材による電子部品の固定位置
を適宜変更してもよい。例えば、電子部品の形状が矩形
でない場合は、電子部品に対する外力が強く作用する箇
所に溝を設け、この近傍を封止材で補強すれば同様の効
果が得られる。

【００２７】本発明は、上記各実施形態に示したＢＧＡ
パッケージに限定されるものではない。例えば、電子部
品のインタポーザ（外部端子を形成する部材）と回路基
板とを封止材で直接固定するＬＧＡ（land grid array
）パッケージ等に適用することも可能である。

【００２８】さらに、封止材は熱硬化性樹脂に限定され
るものではなく、光硬化性樹脂等を適用してもよい。こ
のように、本発明は様々に変更することができる。

【００２９】

【発明の効果】以上の説明により明らかなように本発明
を適用した回路基板によれば、表面実装型エリアアレイ
パッケージの周縁部の端子が接続される任意の電極の周
囲に溝を設けたことにより、パッケージを実装した際
に、接続部分の周囲に配置された溝のうち任意の部分の
みを封止材で補強できる。よって、エリアアレイパッケ
ージを封止する際に必要となる封止材の量を低減でき
る。

【００３０】また、本発明を適用した半導体パッケージ
の実装構造は、接続部分の周囲に配置された溝のうち任
意の部分のみを封止材で補強するため、エリアアレイパ
ッケージを封止する際に必要となる封止材の量を低減で
きる。この溝を表面実装型エリアアレイパッケージの四
隅の端子が接続される電極の周囲に設けるようにすれ
ば、パッケージ対する外力が最も強く作用する四隅部分
の接続強度を補強でき、さらには電子部品のリペア作業
が容易になる。

【００３１】また、本発明を適用した半導体パッケージ
の実装方法によれば、一般的な半導体パッケージを適用
して、上記効果を奏する半導体パッケージの実装構造を
実現できる。これにより、半導体パッケージを実装した
構造体を小型化・軽量化・低コスト化できる。加えて、
封止材を充填／硬化させる工程で要する時間を短縮でき
る。また、電極の周囲に設けた溝を利用して封止材を注
入できるため、パッケージ下部から流出した封止材が他
の電子部品にまで及ぶことがない。

【図面の簡単な説明】

【図１】本発明を好適に実施した第１の実施形態による
半導体パッケージの実装構造における電子部品と回路基
板との接続部分を示す図である。

【図２】第１の実施形態による半導体パッケージの実装
構造を示す図である。

【図３】本発明を好適に実施した第２の実施形態による
半導体パッケージの実装方法において、電子部品と回路
基板とを実装する前の状態を示す図である。

【図４】第２の実施形態による半導体パッケージの実装
方法における処理の流れを示すフローチャートである。

【図５】第２の実施形態による半導体パッケージの実装
方法において、電子部品と回路基板とを実装した状態を
示す図である。

【図６】第２の実施形態による半導体パッケージの実装
方法において、封止材を注入した状態を示す図である。

【符号の説明】

１電子部品２はんだバンプ３回路基板４接続パッド５微小溝６封止材７ステージ

Claims

【特許請求の範囲】

【請求項１】表面実装型エリアアレイパッケージが実
装される回路基板であって、前記表面実装型エリアアレイパッケージの周縁部の端子
が接続される任意の電極の周囲に溝が設けられことを特
徴とする回路基板。
【請求項２】前記周囲に溝が設けられる電極は、前記
表面実装型エリアアレイパッケージの四隅の端子が接続
される電極であることを特徴とする請求項１記載の回路
基板。
【請求項３】前記表面実装型エリアアレイパッケージ
を請求項１または２記載の回路基板に実装した半導体パ
ッケージの実装構造であって、前記端子と前記電極とが接続され、前記溝に封止材が注入されて、前記表面実装型エリアア
レイパッケージと前記回路基板との接続部分が補強され
たことを特徴とする半導体パッケージの実装構造。
【請求項４】前記封止材は熱硬化性樹脂であることを
特徴とする請求項３記載の半導体パッケージの実装構
造。
【請求項５】表面実装型エリアアレイパッケージの周
縁部の端子が配置される任意の電極の周囲に溝が設けら
れた回路基板へ前記表面実装型エリアアレイパッケージ
を実装する半導体パッケージの実装方法であって、前記端子と前記電極とを接続する工程と、前記溝に封止材を注入して、前記表面実装型エリアアレ
イパッケージと前記回路基板の接続強度を補強する箇所
に前記封止材を配置する工程と、前記封止材を硬化させる工程とを有することを特徴とす
る半導体パッケージの実装方法。
【請求項６】表面実装型エリアアレイパッケージの四
隅の端子が配置される電極の周囲に溝が設けられた回路
基板へ前記表面実装型エリアアレイパッケージを実装す
る半導体パッケージの実装方法であって、前記端子と前記電極とを接続する工程と、前記溝に封止材を注入して、前記表面実装型エリアアレ
イパッケージの四隅の端子と前記電極との接続箇所近傍
に封止材を配置する工程と、前記封止材を硬化させる工程とを有することを特徴とす
る半導体パッケージの実装方法。