JP2003086831A - Semiconductor device production method - Google Patents
Semiconductor device production methodInfo
- Publication number
- JP2003086831A JP2003086831A JP2001280113A JP2001280113A JP2003086831A JP 2003086831 A JP2003086831 A JP 2003086831A JP 2001280113 A JP2001280113 A JP 2001280113A JP 2001280113 A JP2001280113 A JP 2001280113A JP 2003086831 A JP2003086831 A JP 2003086831A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- wafer
- light emitting
- characteristic value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】所定の特性を持つ半導体装置を効率よく生産し
て在庫品を少なくする。
【解決手段】2つのチップを1つのパッケージにアセン
ブリして半導体装置を生産する生産工程において、アセ
ンブリを行う一方のチップ(半導体発光チップ)のウエ
ハテスト情報を用いて、そのチップを所定の特性値Aを
もってウエハ単位またはロット単位でランク分けすると
ともに、他方のチップ(半導体受光チップ)のウエハテ
スト情報を用いて、そのチップを所定の特性値Bをもっ
てウエハ単位またはロット単位でランク分けし、特定の
ランクの一方のチップ(半導体発光チップ)と別の特定
のランクの他方のチップ(半導体受光チップ)をウエハ
単位またはロット単位でアセンブリすることにより、半
導体装置の所定の特性値Cを得る。
(57) [Problem] To efficiently produce semiconductor devices having predetermined characteristics and reduce inventory. In a production process of manufacturing a semiconductor device by assembling two chips into one package, a chip (semiconductor light emitting chip) to be assembled is given a predetermined characteristic value by using wafer test information of the chip to be assembled. A is ranked on a wafer or lot basis, and the chip is ranked on a wafer or lot basis with a predetermined characteristic value B using wafer test information of the other chip (semiconductor light receiving chip). A predetermined characteristic value C of the semiconductor device is obtained by assembling one chip of the rank (semiconductor light emitting chip) and the other chip of another specific rank (semiconductor light receiving chip) in wafer units or lot units.
Description
【0001】[0001]
【発明の属する技術分野】本発明は複数チップからなる
半導体装置の生産方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device including a plurality of chips.
【0002】[0002]
【従来の技術】従来、所定の特性値の半導体装置を生産
する場合、複数のチップをパッケージにアセンブリし、
完成品の形態にしてから特性検査を行い、所定の特性値
の半導体装置を選別していた。2. Description of the Related Art Conventionally, when a semiconductor device having predetermined characteristic values is produced, a plurality of chips are assembled into a package,
A characteristic inspection was conducted after forming a finished product to select semiconductor devices having predetermined characteristic values.
【0003】[0003]
【発明が解決しようとする課題】ところで、半導体装置
の中でも、半導体発光チップと半導体受光チップを1つ
のパッケージにアセンブリする半導体装置においては、
半導体発光チップの特性のバラツキと半導体受光チップ
の特性のバラツキがある。このため、半導体発光チップ
と半導体受光チップを組み合わせて1つの半導体装置と
した場合は、それぞれのチップのバラツキの相乗効果で
特性のバラツキが非常に大きくなり、所定の特性の半導
体装置を生産する場合の歩留りが非常に悪くなる。By the way, among semiconductor devices, in a semiconductor device in which a semiconductor light emitting chip and a semiconductor light receiving chip are assembled into one package,
There are variations in the characteristics of the semiconductor light emitting chip and variations in the characteristics of the semiconductor light receiving chip. For this reason, when the semiconductor light emitting chip and the semiconductor light receiving chip are combined into one semiconductor device, the characteristic variations become extremely large due to the synergistic effect of the variations of the respective chips, and when a semiconductor device having a predetermined characteristic is produced. Yield is very poor.
【0004】その具体的な例を、半導体発光チップとし
て赤外発光ダイオードチップを使用し、半導体受光チッ
プとしてフォトトランジスタチップを使用するフォトカ
プラを用いて説明する。A specific example will be described using a photocoupler in which an infrared light emitting diode chip is used as a semiconductor light emitting chip and a phototransistor chip is used as a semiconductor light receiving chip.
【0005】フォトカプラは、図1に示すように、赤外
発光ダイオードチップ2とフォトトランジスタチップ3
がフレーム4,5にそれぞれダイボンドされ、その赤外
発光ダイオードチップ2の発光面とフォトトランジスタ
チップ3の受光面とが対向するようにアセンブリされて
いるとともに、赤外発光ダイオードチップ2とフォトト
ランジスタチップ3とが電気的に絶縁された構造となっ
ており、赤外発光ダイオードチップ2に外部から加えら
れた電流により赤外光が放射され、その赤外光をフォト
トランジスタチップ3が電流に変換することにより、入
出力間が互いに電気絶縁された状態で電気信号を伝達す
る半導体装置である。なお、図1のフォトカプラ1に
は、1次及び2次モールド樹脂として半透明樹脂6及び
不透明樹脂7がモールドされている。As shown in FIG. 1, the photocoupler includes an infrared light emitting diode chip 2 and a phototransistor chip 3.
Are die-bonded to the frames 4 and 5, respectively, and are assembled so that the light emitting surface of the infrared light emitting diode chip 2 and the light receiving surface of the phototransistor chip 3 face each other, and the infrared light emitting diode chip 2 and the phototransistor chip are assembled. Infrared light is radiated by an electric current applied to the infrared light emitting diode chip 2 from the outside, and the phototransistor chip 3 converts the infrared light into a current. As a result, the semiconductor device transmits an electric signal in a state where the input and the output are electrically insulated from each other. A semitransparent resin 6 and an opaque resin 7 are molded on the photocoupler 1 shown in FIG. 1 as primary and secondary molding resins.
【0006】このようなフォトカプラ1は、図2に示す
ように、赤外発光ダイオードチップ2につながる入力側
に電流Iinを流すと、フォトトランジスタチップ3に
つながる出力側に電流Ioutが流れることにより電気
信号を伝えることができる。In such a photocoupler 1 as shown in FIG. 2, when a current Iin flows to the input side connected to the infrared light emitting diode chip 2, a current Iout flows to the output side connected to the phototransistor chip 3. Can transmit electrical signals.
【0007】フォトカプラにおいて、電流Iinに対す
る電流Ioutの割合すなわち(Iout/Iin)×
100を電流変換率(以下、CTRという)と呼び、単
位は%である。In the photocoupler, the ratio of the current Iout to the current Iin, that is, (Iout / Iin) ×
100 is called a current conversion rate (hereinafter referred to as CTR), and the unit is%.
【0008】フォトカプラは、用途により特定の範囲の
CTRを持つものが使用され、CTRのバラツキが少な
いほど、回路設計が容易になることから、できるだけC
TRのバラツキが少ないことが望まれている。また、用
途によっては、CTRのバラツキだけではなく、CTR
そのものが狭い範囲で指定されることがある。As the photocoupler, one having a CTR within a specific range is used depending on the application. The smaller the variation of the CTR, the easier the circuit design.
It is desired that there is little variation in TR. Also, depending on the application, not only the CTR variation but also the CTR
It may be specified in a narrow range.
【0009】ところが、CTRは、赤外発光ダイオード
チップの光出力値と、フォトトランジスタチップのhF
E(電流増幅率)との組合せによって決まる。これら赤
外発光ダイオードチップの光出力値及びフォトトランジ
スタチップのhFEは、実際の生産では一定の範囲のバ
ラツキが避けられない。このため、赤外発光ダイオード
チップの光出力値とフォトトランジスタチップを組み合
わせたフォトカプラのCTRは更にバラツキが大きくな
り、特定のCTRの範囲に抑えることが難しく、従って
完成品になってからCTRを選別するのでは歩留りが悪
くなる。However, the CTR is the light output value of the infrared light emitting diode chip and the hF of the phototransistor chip.
It depends on the combination with E (current amplification factor). The optical output value of these infrared light emitting diode chips and the hFE of the phototransistor chips inevitably vary within a certain range in actual production. For this reason, the CTR of the photocoupler in which the optical output value of the infrared light emitting diode chip and the phototransistor chip are combined has a larger variation, and it is difficult to suppress the CTR within a specific CTR range. The yield will be poor if selected.
【0010】例えば、赤外発光ダイオードチップの生産
において、n枚のウエハで1バッチを構成し、エピタキ
シャル成長をバッチ単位で行った場合、バッチ内におけ
る各ウエハのチップの光出力分布は、図3に示すよう
に、同一ウエハ内は比較的小さく、ウエハ間では一般的
にバラツキが大きくなり、バッチ内のチップの光出力値
のバラツキは図4に示すように大きくなる。For example, in the production of infrared light emitting diode chips, when n wafers make up one batch and epitaxial growth is performed in batches, the light output distribution of the chips of each wafer in the batch is shown in FIG. As shown in the figure, the same wafer is relatively small, and the variations between the wafers are generally large, and the variations in the optical output values of the chips in the batch are large as shown in FIG.
【0011】一方、フォトトランジスタのhFEのウエ
ハ内及びバッチ内の分布も図5及び図6に示すようにば
らついており、これらのチップを無作為に組み合わせて
フォトカプラを生産すると、例えば図7に示すように、
CTRの分布の幅が大きくなる。このため、従来では、
CTRによりランク分けを行ってユーザに製品を供給し
ていた。なお、図7では、CTRが10%から125%
にばらついており、これらをCTRにより20%の幅で
5つのランク1〜ランク5に分類選別している例を示し
ている。On the other hand, the distribution of the hFE of the phototransistor in the wafer and in the batch also varies as shown in FIGS. 5 and 6, and when these chips are randomly combined to produce a photocoupler, for example, FIG. As shown
The width of the CTR distribution increases. Therefore, in the past,
Products were supplied to users by ranking according to CTR. Note that in FIG. 7, the CTR is 10% to 125%.
The example shows that these are classified and sorted into five ranks 1 to 5 with a width of 20% by CTR.
【0012】ところが、完成品のランク分けを行って製
品を供給する方式では、ユーザからの要望が特定のCT
Rランクに集中することが多く、例えば、図7において
ランク2のみが必要になった場合、従来の生産方法で
は、約25%程度の取れ率であり、残り75%が在庫と
して残ってしまい、生産の効率が悪くなる。However, in the system in which the finished products are ranked and the products are supplied, the user's request is a specific CT.
Often concentrated on R rank, for example, when only rank 2 is required in FIG. 7, the conventional production method has a take rate of about 25%, and the remaining 75% remains as inventory. The production efficiency becomes poor.
【0013】本発明はそのような点を改善すべくなされ
たもので、2つのチップを1デバイスにアセンブリして
半導体装置を生産するにあたり、所定の特性を持つ半導
体装置を効率よく生産することができ、在庫品を少なく
することが可能な半導体装置の生産方法の提供を目的と
する。The present invention has been made to improve such a point. When assembling two chips into one device to produce a semiconductor device, the semiconductor device having predetermined characteristics can be produced efficiently. It is an object of the present invention to provide a method for manufacturing a semiconductor device that can be manufactured and can be reduced in inventory.
【0014】[0014]
【課題を解決するための手段】本発明は、2つのチップ
を1デバイスにアセンブリして半導体装置を生産する生
産方法において、アセンブリを行う一方のチップのウエ
ハテストデータを用いて、そのチップを所定の特性値A
をもってウエハ単位またはロット単位でランク分けする
とともに、他方のチップのウエハテストデータを用い
て、そのチップを所定の特性値Bをもってウエハ単位ま
たはロット単位でランク分けし、特定ランクの一方のチ
ップと別の特定ランクの他方のチップを、ウエハ単位ま
たはロット単位でアセンブリすることにより、半導体装
置の所定の特性値Cを得ることによって特徴づけられ
る。According to the present invention, in a production method for assembling two chips into one device to produce a semiconductor device, the wafer test data of one of the chips to be assembled is used to determine that chip. Characteristic value A
And the wafer is divided into ranks on a wafer-by-wafer or lot-by-lot basis, and the wafer test data of the other chip is used to rank the chip on a wafer-by-wafer or lot-by-lot basis with a predetermined characteristic value B to separate it from one chip of a specific rank. Is characterized by obtaining the predetermined characteristic value C of the semiconductor device by assembling the other chip of the specific rank of (1) in a wafer unit or a lot unit.
【0015】また、本発明は、2つのチップを1デバイ
スにアセンブリして半導体装置を生産する生産方法にお
いて、アセンブリを行う一方のチップのウエハテストに
おける所定の特性値Aのマッピング情報と、他方のチッ
プのウエハテストにおける所定の特性値Bのマッピング
情報を用いて、最適なチップ組合せとなる一方のチップ
と他方のチップを選定して1デバイスにアセンブリする
ことにより、半導体装置の所定の特性値Cを得ることに
よって特徴づけられる。Further, according to the present invention, in a production method for producing a semiconductor device by assembling two chips into one device, mapping information of a predetermined characteristic value A in a wafer test of one chip to be assembled and another Using the mapping information of the predetermined characteristic value B in the wafer test of the chips, one chip and the other chip which are the optimum chip combination are selected and assembled into one device, so that the predetermined characteristic value C of the semiconductor device is obtained. Is characterized by.
【0016】本発明の具体的な形態としては、前記一方
のチップとして半導体発光チップを用い、前記他方のチ
ップとして半導体受光チップを用いて半導体装置を生産
する形態を挙げることができる。As a concrete mode of the present invention, there is a mode in which a semiconductor light emitting chip is used as the one chip and a semiconductor light receiving chip is used as the other chip to produce a semiconductor device.
【0017】本発明において半導体装置の生産に用いる
半導体発光チップの具体例として、半導体赤外発光チッ
プ(赤外発光ダイオードチップ)または半導体可視光発
光チップなどを挙げることができる。また、半導体受光
チップの具体例として、フォトトランジスタ、フォトダ
ーリントントランジスタ、フォトサイリスタ、フォトト
ライアック、フォトMOSまたはフォトICなどを挙げ
ることができる。Specific examples of the semiconductor light emitting chip used in the production of the semiconductor device in the present invention include a semiconductor infrared light emitting chip (infrared light emitting diode chip) and a semiconductor visible light emitting chip. Further, as a specific example of the semiconductor light receiving chip, a phototransistor, a photo Darlington transistor, a photothyristor, a phototriac, a photoMOS, a photo IC, or the like can be given.
【0018】本発明において生産を行う半導体装置とし
ては、フォトカプラ、フォトダーリントンカプラ、フォ
トサイリスタカプラ、フォトトライアックカプラ、フォ
トMOSカプラ、フォトICカプラまたはフォトインタ
ラプタなどを挙げることができる。Examples of the semiconductor device produced in the present invention include a photo coupler, a photo Darlington coupler, a photo thyristor coupler, a photo triac coupler, a photo MOS coupler, a photo IC coupler, and a photo interrupter.
【0019】本発明に用いる所定の特性値A及び所定の
特性値B並びに半導体装置の所定の特性値Cの具体例と
して、所定の特性値Aには半導体発光チップの光出力
値、所定の特性値Bには半導体受光チップのhFE、半
導体装置の所定の特性値Cにはフォトカプラ等のCTR
を挙げることができる。As a specific example of the predetermined characteristic value A and the predetermined characteristic value B used in the present invention and the predetermined characteristic value C of the semiconductor device, the predetermined characteristic value A is the light output value of the semiconductor light emitting chip and the predetermined characteristic. The value B is hFE of the semiconductor light receiving chip, and the predetermined characteristic value C of the semiconductor device is CTR such as a photocoupler.
Can be mentioned.
【0020】本発明の生産方法をより具体的に説明す
る。The production method of the present invention will be described more specifically.
【0021】本発明の生産方法において、赤外発光ダイ
オードチップとフォトトランジスタチップからなるフォ
トカプラを生産する場合、赤外発光ダイオードチップの
ウエハテスト工程で、各ウエハの光出力値によりウエハ
をランク分けするとともに、フォトトランジスタチップ
についても、ウエハテスト工程で得られたhFEにより
ウエハをランク分けする一方、特定の光出力値を持つ赤
外発光ダイオードチップと、特定のhFEを持つフォト
トランジスタチップでフォトカプラを作った場合に得ら
れるCTRとの関係を事前に求めておき、その情報に基
づいて特定のCTRを生産するのに最適なランクを持つ
赤外発光ダイオードのウエハとフォトトランジスタのウ
エハを組み合わせてフォトカプラを作ることにより、必
要なランクの製品を無駄なく作ることが可能となり、特
定のCTRを持つフォトカプラを効率よく生産すること
ができる。In the production method of the present invention, when a photocoupler including an infrared light emitting diode chip and a phototransistor chip is produced, the wafer is ranked according to the light output value of each wafer in the wafer test process of the infrared light emitting diode chip. As for the phototransistor chips, the wafers are ranked according to the hFE obtained in the wafer test process, while the infrared light emitting diode chip having a specific light output value and the phototransistor chip having a specific hFE are used as photocouplers. In advance, the relationship with the CTR obtained in the case of producing the CTR is obtained, and the infrared light emitting diode wafer and the phototransistor wafer having the optimum rank for producing the specific CTR are combined based on the information. Products of the required rank by making photo couplers It becomes possible to make without waste, it is possible to efficiently produce a photo-coupler with a specific CTR.
【0022】さらに、上記の最適なランクのウエハの組
合せに加えて、ウエハテスト工程で赤外発光ダイオード
の光出力値及びフォトトランジスタのhFEのマッピン
グ情報を取得し、このマッピング情報に基づいて、特定
のCTRを持つフォトカプラを生産するのに最適な赤外
発光ダイオードチップとフォトトランジスタチップを組
み合わせてフォトカプラを生産することにより、CTR
の取れ率を更に高めることができる。Further, in addition to the combination of wafers of the above-mentioned optimum rank, the light output value of the infrared light emitting diode and the mapping information of the hFE of the phototransistor are acquired in the wafer test process, and the mapping information is specified based on this mapping information. By combining the infrared light emitting diode chip and the phototransistor chip that are optimal for producing a photocoupler with a CTR of
The removal rate can be further increased.
【0023】[0023]
【発明の実施の形態】以下、本発明の実施形態をフォト
カプラの生産を例にとって説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below by taking production of a photocoupler as an example.
【0024】まず、赤外発光ダイオードのウエハテスト
工程でウエハ内のチップの光出力値を測定し、各ウエハ
ごとの光出力値の分布の中央値を出す。5〜10バッチ
(約200〜500枚)のウエハに対して光出力値の中
央値の分布を取ると、図8のような分布が得られる。First, in the infrared light emitting diode wafer test process, the light output values of the chips in the wafer are measured, and the median value of the distribution of the light output values for each wafer is obtained. When the distribution of the median of the optical output values is taken for 5 to 10 batches (about 200 to 500) of wafers, the distribution as shown in FIG. 8 is obtained.
【0025】フォトトランジスタのhFEについても、
ウエハテスト工程でウエハ内のチップのhFEを測定
し、各ウエハごとの分布の中央値を出す。5〜10バッ
チ(約200〜500枚)のウエハに対してhFEの中
央値の分布を取ると、図9のような分布が得られる。こ
れら図8及び図9は、発光ダイオードチップの光出力値
のウエハ毎の中央値及びフォトトランジスタチップのh
FEのウエハ毎の分布を代表するものとして予めデータ
取得しておく。Regarding the hFE of the phototransistor,
In the wafer test process, hFE of the chips in the wafer is measured, and the median value of the distribution for each wafer is calculated. When the distribution of the median value of hFE is taken for 5 to 10 batches (about 200 to 500) of wafers, the distribution as shown in FIG. 9 is obtained. 8 and 9 show the median value of the light output value of the light emitting diode chip for each wafer and h of the phototransistor chip.
Data is acquired in advance as a representative of the distribution of FE for each wafer.
【0026】次に、図8及び図9の分布データに基づい
て、赤外発光ダイオードの光出力値及びフォトトランジ
スタのhFEによりウエハランク分けをする。Next, based on the distribution data of FIGS. 8 and 9, the wafer rank is classified by the light output value of the infrared light emitting diode and the hFE of the phototransistor.
【0027】図10は、赤外発光ダイオードの個々のウ
エハの光出力の中央値の分布を、G1,G2、G3、G
4、G5の5つのランクに分けた場合を示している。FIG. 10 shows the distribution of the median values of the optical outputs of the individual wafers of the infrared light emitting diodes as G1, G2, G3 and G.
The figure shows the case of being divided into five ranks of 4 and G5.
【0028】例えば、ウエハテストで5枚の赤外発光ダ
イオードのウエハを検査し、光出力データの中央値とし
て、[1.1]、[1.25]、[1.48]、[1.
7]、[1.9]が得られたとすると、これらウエハは
それぞれランクG1、ランクG2、ランクG3、ランク
G4、ランクG5に分類される。For example, five wafers of infrared light emitting diodes are inspected in a wafer test, and the median values of optical output data are [1.1], [1.25], [1.48], [1.
7] and [1.9] are obtained, these wafers are classified into rank G1, rank G2, rank G3, rank G4, and rank G5, respectively.
【0029】図11は、フォトトランジスタの個々のウ
エハのhFEの中央値の分布を、P1、P2、P3、P
4、P5の5つのランクに分けた場合を示している。FIG. 11 shows the distribution of the median value of hFE of individual wafers of phototransistors as P1, P2, P3, P.
The figure shows the case of being divided into five ranks of 4 and P5.
【0030】本実施形態では、赤外発光ダイオードチッ
プ及びフォトトランジスタチップの双方を各々5つのラ
ンクに分けているが、必要とされるフォトカプラのCT
Rにより、ランクの数は増減してもよい。さらに、各ラ
ンクの光出力値あるいはhFEの幅も生産状況により変
更することも可能である。In the present embodiment, both the infrared light emitting diode chip and the phototransistor chip are divided into five ranks, respectively.
Depending on R, the number of ranks may be increased or decreased. Further, the light output value of each rank or the width of hFE can be changed according to the production situation.
【0031】また、ウエハのランク分けに中央値を用い
ているが、これに替えて、光出力値、hFEの平均値ま
たは中心値を用いてもよい。Although the median value is used for ranking the wafers, the light output value, the average value of hFE, or the center value may be used instead.
【0032】ここで、フォトカプラのCTRは、赤外発
光ダイオードチップの光出力値とフォトトランジスタチ
ップのhFEでほぼ決まるため、それらチップのウエハ
のランクの組合せとCTRとの関係を予め求めておく。Since the CTR of the photocoupler is substantially determined by the light output value of the infrared light emitting diode chip and the hFE of the phototransistor chip, the relationship between the combination of the ranks of the wafers of these chips and the CTR is obtained in advance. .
【0033】表1に、赤外発光ダイオードチップとフォ
トトランジスタチップを組み合わせてフォトカプラを作
ったときの光出力値とhFE及びCTRの関係の例を示
す。Table 1 shows an example of the relationship between the optical output value and hFE and CTR when a photocoupler is made by combining an infrared light emitting diode chip and a phototransistor chip.
【0034】表1において光出力値とhFEは各ランク
の中心値を選び、CTRは実験と計算により求めた。In Table 1, the light output value and hFE were selected as the central values of the respective ranks, and the CTR was obtained by experiment and calculation.
【0035】[0035]
【表1】
この表1の光出力値、hFE、CTRをそれぞれランク
に書き直したのが表2である。[Table 1] Table 2 shows the optical output values, hFE, and CTR in Table 1 rewritten into ranks.
【0036】[0036]
【表2】
実際の生産では表2を使って、特定のCTRのフォトカ
プラを生産するのに必要な受発光チップのランク組合せ
を求めてもよいが、狙ったランクの取れ率を上げるため
には、得られるCTRができるだけ各ランクの中心値に
近い方がよいことを考慮し、下記の表3を使って、特定
のCTRのランクのフォトカプラを生産するのに必要な
赤外発光ダイオードとフォトトランジスタのウエハの組
合せを求める。[Table 2] In actual production, Table 2 may be used to find the rank combination of the light emitting and receiving chips required to produce a photo coupler of a specific CTR, but it is possible to obtain it in order to increase the target rank obtaining rate. Considering that the CTR should be as close as possible to the center value of each rank, use Table 3 below to show the wafers of infrared light emitting diodes and phototransistors required to produce a photocoupler of a particular CTR rank. The combination of.
【0037】[0037]
【表3】
例えば、ランク2のフォトカプラを生産する場合、表3
に基づいてランクG3の赤外発光ダイオードとランクP
2のフォトトランジスタのウエハの組合せを行うか、ま
たはランクG1の赤外発光ダイオードとランクP3のフ
ォトトランジスタのウエハの組合せを行うとよい。[Table 3] For example, in the case of producing rank 2 photocouplers, Table 3
Based on rank G3 infrared light emitting diode and rank P
It is advisable to combine the wafers of the phototransistors of No. 2 or the infrared light emitting diodes of the rank G1 and the wafers of the phototransistors of the rank P3.
【0038】図12は、上記の組合せで作ったフォトカ
プラのCTRの分布を示している。FIG. 12 shows the CTR distribution of the photocoupler made by the above combination.
【0039】この図12のCTR分布と、従来の方法つ
まりランク分けしないウエハを無作為に組み合わせる方
法で生産したCTRの分布(図7)との比較から、本発
明の生産方法を採用することにより、CTR分布が大幅
に改善されることが判る。From the comparison between the CTR distribution of FIG. 12 and the CTR distribution (FIG. 7) produced by the conventional method, that is, the method of randomly combining the wafers which are not ranked, the production method of the present invention is adopted. , CTR distribution is significantly improved.
【0040】ここで、以上の処理において、狙いのCT
Rのランクとなる組合せができないウエハ(またはロッ
ト)がある場合は下記の対応を行えばよい。Here, in the above processing, the target CT
If there are wafers (or lots) that cannot be combined in the rank of R, the following measures may be taken.
【0041】ウエハ(またはロット)のダイボンドを
次回まで保留にする。The die bond of the wafer (or lot) is suspended until the next time.
【0042】狙いとは異なるCTRのランクになる
が、販売の見込みがある(長期在庫とはならない)ラン
クであれば生産し、販売の見込みのないランクになる場
合にはウエハ(またはロット)のダイボンドを次回まで
保留する。Although the CTR rank is different from that of the target, if the rank is likely to be sold (not long-term inventory), it is produced, and if the rank is not likely to be sold, the wafer (or lot) is Hold die bond until next time.
【0043】上記の処理の具体的な内容を、図13の
フローチャートを参照しながら説明する。The specific contents of the above processing will be described with reference to the flowchart of FIG.
【0044】ステップSa1:ウエハテスト工程におい
て赤外発光ダイオードチップの光出力値(所定の特性値
A)を測定し、その代表値(中央値)を求める。Step Sa1: In the wafer test process, the light output value (predetermined characteristic value A) of the infrared light emitting diode chip is measured, and the representative value (median value) is obtained.
【0045】ステップSb1:ウエハテスト工程におい
てフォトトランジスタチップのhFE(所定の特性値
B)を測定し、その代表値(中央値)を求める。Step Sb1: In the wafer test process, hFE (predetermined characteristic value B) of the phototransistor chip is measured, and its representative value (median value) is obtained.
【0046】ステップSa2:赤外発光ダイオードチッ
プについて、ロットまたはウエハ単位で、光出力値の代
表値によりランク分けを実施する。Step Sa2: The infrared light emitting diode chips are ranked by lot or wafer by the representative value of the light output value.
【0047】ステップSb2:フォトトランジスタチッ
プについて、ロットまたはウエハ単位で、hFEの代表
値によりランク分けを実施する。Step Sb2: The phototransistor chips are ranked by lot or wafer by the representative value of hFE.
【0048】ステップSc1:フォトカプラのCTR
(半導体装置の所定の特性値C)の必要な範囲を満たす
組合せを、あらかじめ決められているランクの組合せか
ら最適に選択する。Step Sc1: CTR of photo coupler
A combination that satisfies the required range of (the predetermined characteristic value C of the semiconductor device) is optimally selected from combinations of predetermined ranks.
【0049】ステップSc2:フォトカプラのCTRの
必要な範囲を満たさないロットまたはウエハの組合せが
あるか否かを判定する。CTRの必要な範囲を満たす組
合せのロットまたはウエハについてはダイボンドを実施
する(ステップSc3)。Step Sc2: It is judged whether or not there is a lot or wafer combination that does not satisfy the required range of the CTR of the photocoupler. Die-bonding is performed for a combination of lots or wafers satisfying the required range of CTR (step Sc3).
【0050】CTRの必要な範囲を満たさないロットま
たはウエハがある場合には、その赤外発光ダイオードチ
ップのロットまたはウエハのダイボンドを次回まで保留
する(ステップSa3)。また、フォトトランジスタチ
ップのロットまたはウエハについてもダイボンドを次回
まで保留する(ステップSb3)。If there is a lot or wafer that does not satisfy the required range of CTR, die bonding of the lot or wafer of the infrared light emitting diode chip is suspended until the next time (step Sa3). Further, the die bond is also held until the next time for the lot of the phototransistor chips or the wafer (step Sb3).
【0051】次に、上記の処理を、図14のフローチ
ャートを参照しながら具体的に説明する。Next, the above processing will be specifically described with reference to the flowchart of FIG.
【0052】ステップSa11:ウエハテスト工程にお
いて赤外発光ダイオードチップの光出力値(所定の特性
値A)を測定し、その代表値(中央値)を求める。Step Sa11: In the wafer test process, the light output value (predetermined characteristic value A) of the infrared light emitting diode chip is measured, and the representative value (median value) is obtained.
【0053】ステップSb11:ウエハテスト工程にお
いてフォトトランジスタチップのhFE(所定の特性値
B)を測定し、その代表値(中央値)を求める。Step Sb11: In the wafer test process, hFE (predetermined characteristic value B) of the phototransistor chip is measured, and its representative value (median value) is obtained.
【0054】ステップSa12:赤外発光ダイオードチ
ップについて、ロットまたはウエハ単位で、光出力値の
代表値によりランク分けを実施する。Step Sa12: The infrared light emitting diode chips are ranked by lot or wafer by the representative value of the light output value.
【0055】ステップSb12:フォトトランジスタチ
ップについて、ロットまたはウエハ単位で、hFEの代
表値によりランク分けを実施する。Step Sb12: The phototransistor chips are ranked by lot or wafer by the representative value of hFE.
【0056】ステップSc11:フォトカプラのCTR
(半導体装置の所定の特性値C)の必要な範囲を満たす
組合せを、あらかじめ決められているランクの組合せか
ら最適に選択する。Step Sc11: CTR of photo coupler
A combination that satisfies the required range of (the predetermined characteristic value C of the semiconductor device) is optimally selected from combinations of predetermined ranks.
【0057】ステップSc12:フォトカプラのCTR
の必要な範囲を満たさないロットまたはウエハの組合せ
があるか否かを判定する。CTRの必要な範囲を満たさ
ないロットまたはウエハがある場合には、ステップSa
13,ステップSb13に進む。CTRの必要な範囲を
満たす組合せのロットまたはウエハについてはダイボン
ドを実施する(ステップSc13)。Step Sc12: CTR of photo coupler
It is determined whether there is a lot or a combination of wafers that does not satisfy the required range of. If there are lots or wafers that do not meet the required CTR range, step Sa
13. Go to step Sb13. Die-bonding is performed for a combination of lots or wafers satisfying the required range of CTR (step Sc13).
【0058】ステップSa13:フォトカプラのCTR
の必要な範囲を満たさない赤外発光ダイオードチップの
ロットまたはウエハについて、同様のフォトトランジス
タチップ(CTRの必要な範囲を満たさないチップ)と
組み合わせて長期在庫とならないと判断できるCTRの
範囲(適切なCTRの範囲)であればダイボンドを実施
する。一方、不適切なCTRの範囲となる赤外発光ダイ
オードチップのロットまたはウエハについてはダイボン
ドを次回まで保留する。Step Sa13: CTR of photo coupler
For a lot or wafer of infrared light emitting diode chips that does not meet the required range of CTR, it is possible to determine that it will not be in long-term inventory when combined with similar phototransistor chips (chips that do not meet the required range of CTR) (appropriate If it is within the range of CTR), die bonding is performed. On the other hand, for a lot of infrared light emitting diode chips or a wafer having an inappropriate CTR range, die bonding is suspended until the next time.
【0059】ステップSb13:フォトカプラのCTR
の必要な範囲を満たさないフォトトランジスタチップの
ロットまたはウエハについて、同様の赤外発光ダイオー
ドチップ(CTRの必要な範囲を満たさないチップ)と
組み合わせて長期在庫とならないと判断できるCTRの
範囲(適切なCTRの範囲)であればダイボンドを実施
する。一方、不適切なCTRの範囲となるフォトトラン
ジスタチップのロットまたはウエハについてはダイボン
ドを次回まで保留する。Step Sb13: CTR of photo coupler
For a lot or wafer of phototransistor chips that does not meet the required range of CTR, a range of CTR that can be determined not to be in long-term inventory by combining with a similar infrared light emitting diode chip (chip that does not meet the required range of CTR) (appropriate If it is within the range of CTR), die bonding is performed. On the other hand, for a lot or wafer of phototransistor chips having an inappropriate CTR range, die bonding is suspended until the next time.
【0060】次に、本発明の他の実施形態を説明する。Next, another embodiment of the present invention will be described.
【0061】まず、特定のCTR、例えばランク2のフ
ォトカプラを生産するために、表3に基づいてランクG
3の赤外発光ダイオードとランクP2のフォトトランジ
スタのウエハを用いて生産する場合、それぞれのウエハ
に含まれるチップを無作為に組み合わせてフォトカプラ
を生産した場合、チップの組合せにより、CTRランク
2を外れるものが発生することがある。First, in order to produce a specific CTR, for example, a rank 2 photocoupler, rank G is used based on Table 3.
In the case of producing by using the infrared light emitting diode of 3 and the phototransistor wafer of rank P2, when the photocoupler is produced by randomly combining the chips included in each wafer, the CTR rank 2 is obtained by the combination of the chips. Something may come off.
【0062】これを改善するには、赤外発光ダイオード
チップの光出力値と、フォトトランジスタチップのhF
Eのウエハテストのデータマップをコンピュータに記録
しておき、それらデータマップを利用して、最適な赤外
発光ダイオードチップとフォトトランジスタチップを組
み合わせるという方法を採用すればよい。このようにす
れば、必要なCTRを持つフォトカプラを生産すること
ができる。To improve this, the light output value of the infrared light emitting diode chip and the hF of the phototransistor chip are
A method may be adopted in which the data maps of the wafer test of E are recorded in the computer and the infrared light emitting diode chips and the phototransistor chips are optimally combined by using these data maps. By doing so, a photocoupler having a required CTR can be produced.
【0063】例えば、CTRランク2でCTRが50%
のフォトカプラを生産する場合において、赤外発光ダイ
オードウエハ内のチップを、図15に示すように、GL
1からGLnまで順にダイボンドするとし、GL1の赤
外発光ダイオードチップの光出力値(IL値)が1.2
5の場合で、CTRが下記の式(1)で与えられる値に
近いものが得られるとすると、必要なフォトカプラのh
FEは300となる。For example, in CTR rank 2, CTR is 50%
In the case of producing the photocoupler of, the chips in the infrared light emitting diode wafer are GL as shown in FIG.
It is assumed that die bonding is performed in order from 1 to GLn, and the light output value (IL value) of the infrared light emitting diode chip of GL1 is 1.2.
In the case of 5, assuming that the CTR is close to the value given by the following formula (1), h of the required photo coupler is required.
The FE becomes 300.
【0064】
CTR=(IL値×hFE)/7.5 ・・・・(1)
この赤外発光ダイオードチップGL1と組み合わせるフ
ォトトランジスタチップをダイボンドする際に、フォト
トランジスタのウエハのデータマップから、図16に示
すPTmのフォトトランジスタチップのhFEが300
であり、PT1からPTm−1のチップを飛ばして、P
Tmのチップをダイボンドして組み合わせることによ
り、ほぼCTRが50%のフォトカプラを生産すること
ができる。CTR = (IL value × hFE) /7.5 (1) From the data map of the phototransistor wafer when die-bonding the phototransistor chip to be combined with this infrared light emitting diode chip GL1, The hFE of the PTm phototransistor chip shown in 16 is 300.
Then, skip the chips from PT1 to PTm-1,
By die-bonding and combining Tm chips, it is possible to produce a photocoupler with a CTR of approximately 50%.
【0065】次に、GL2の赤外発光ダイオードチップ
に対しても、式(1)で必要なフォトトランジスタチッ
プのhFEを計算し、この値を持つフォトトランジスタ
チップもデータマップにより決めてダイボンドすること
により生産する。これら一連の計算及びダイボンド作業
は、コンピュータで一元管理することにより、特定のフ
ォトカプラあるいは特定の範囲のフォトカプラを容易に
生産することが可能になる。Next, for the infrared light emitting diode chip of GL2, the hFE of the phototransistor chip required by the formula (1) is calculated, and the phototransistor chip having this value is also die-bonded by determining it by the data map. To produce. By centrally managing the series of calculations and die-bonding operations by a computer, it becomes possible to easily produce a specific photocoupler or a specific range of photocouplers.
【0066】上記では便宜上、ある赤外発光ダイオード
チップに対応するフォトトランジスタチップをダイボン
ドするときに、適切なhFEを持つチップを選定するよ
うな記述をしたが、この選定処理では選定に時間がかか
ることも考えられるため、実際には、あらかじめ最適な
組合せを決めておき、それに基づいてダイボンドしても
よい。In the above description, for the sake of convenience, when a phototransistor chip corresponding to a certain infrared light emitting diode chip is die-bonded, a chip having an appropriate hFE is selected, but this selection process takes time. Therefore, in practice, an optimum combination may be determined in advance and die-bonding may be performed based on the optimum combination.
【0067】その場合の処理内容を図17のフローチャ
ートを参照しながら説明する。The processing contents in that case will be described with reference to the flowchart of FIG.
【0068】ステップSa21:赤外発光ダイオードチ
ップの光出力値のウエハ上のデータマップを作成してコ
ンピュータに記憶しておく。Step Sa21: A data map on the wafer of the light output value of the infrared light emitting diode chip is created and stored in the computer.
【0069】ステップSb21:フォトトランジスタチ
ップの光出力値のウエハ上のデータマップを作成してコ
ンピュータに記憶しておく。Step Sb21: A data map on the wafer of the optical output value of the phototransistor chip is created and stored in the computer.
【0070】ステップSc21:各チップのデータマッ
プに基づいて、コンピュータが、フォトカプラのCTR
の必要な範囲を満たす、赤外発光ダイオードチップとフ
ォトトランジスタチップのひとつひとつの最適な組合せ
を、下記の関係式(2)に基づいて決定する。Step Sc21: Based on the data map of each chip, the computer causes the CTR of the photocoupler.
The optimum combination of each of the infrared light emitting diode chip and the phototransistor chip satisfying the required range of is determined based on the following relational expression (2).
【0071】C=f(A,B,R) ・・・・(2)
ただし、C:所定の特性値C(CTR)、A:所定の特
性値A(光出力値)、B:所定の特性値B(hFE)、
R:半導体装置の機種による固有の係数
ステップSc22:コンピュータにて決定された組合せ
に基づいてダイボンドを実施する。C = f (A, B, R) (2) where C: predetermined characteristic value C (CTR), A: predetermined characteristic value A (light output value), B: predetermined Characteristic value B (hFE),
R: Coefficient peculiar to the type of semiconductor device Step Sc22: Die bonding is performed based on the combination determined by the computer.
【0072】以上の実施形態では、半導体発光チップと
して赤外発光ダイオードチップを用い、半導体受光チッ
プとしてフォトトランジスタチップを用いてフォトカプ
ラを生産する場合を例にとって説明したが、本発明はこ
れに限られることなく、半導体発光チップとして可視発
光ダイオードチップを用い、半導体受光チップとしてフ
ォトダイオードチップ、フォトダーリントランジスタチ
ップ、フォトサイリスタチップ、フォトトライアックチ
ップ、フォトMOSチップ、フォトICチップを用いた
各種組合せのフォトカプラまたはフォトインタラプタな
どの生産においても有効に適用することができる。In the above embodiments, the case where an infrared light emitting diode chip is used as a semiconductor light emitting chip and a phototransistor chip is used as a semiconductor light receiving chip has been described as an example, but the present invention is not limited to this. Without using a visible light emitting diode chip as a semiconductor light emitting chip, as a semiconductor light receiving chip, a photo diode chip, a photo Darling transistor chip, a photo thyristor chip, a photo triac chip, a photo MOS chip, and a photo IC chip in various combinations. It can be effectively applied to the production of couplers or photointerrupters.
【0073】さらに、本発明は、例えば制御用ICチッ
プと出力用トランジスタチップとを組み合わせた直流安
定化電源装置などの複数チップの組合せで特性が決まる
他の半導体装置の生産にも適用できる。Furthermore, the present invention can be applied to the production of other semiconductor devices whose characteristics are determined by a combination of a plurality of chips such as a DC stabilized power supply device in which a control IC chip and an output transistor chip are combined.
【0074】[0074]
【発明の効果】以上説明したように、本発明によれば、
アセンブリを行う一方のチップ(半導体発光チップ)の
ウエハテストデータを用いて、そのチップを所定の特性
値Aをもってランク分けするとともに、他方のチップ
(半導体受光チップ)についても所定の特性値Bをもっ
てランク分けし、特定ランクの一方のチップと別の特定
ランクの他方のチップを、ウエハ単位またはロット単位
でアセンブリすることにより、半導体装置の所定の特性
値Cが得られるようにしているので、従来の生産方法つ
まり半導体装置の特性値がばらつく場合に完成品のラン
ク分けにより対応する方法と比較して、所定の特性を持
つ半導体装置を効率よく生産することができる。As described above, according to the present invention,
Using the wafer test data of one chip (semiconductor light emitting chip) to be assembled, the chip is ranked according to a predetermined characteristic value A, and the other chip (semiconductor light receiving chip) is also ranked according to a predetermined characteristic value B. By dividing and assembling one chip of a specific rank and the other chip of another specific rank in a wafer unit or a lot unit, a predetermined characteristic value C of the semiconductor device can be obtained. It is possible to efficiently produce a semiconductor device having a predetermined characteristic, as compared with a production method, that is, a method in which when the characteristic values of the semiconductor device vary, the finished product is classified by rank.
【0075】また、本発明によれば、アセンブリを行う
一方のチップ(半導体発光チップ)におけるウエハテス
トの所定の特性値Aのマッピング情報と、他方のチップ
(半導体受光チップ)におけるウエハテストの所定の特
性値Bのマッピング情報を用いて、最適なチップ組合せ
となる一方のチップと他方のチップを選定して1デバイ
スにアセンブリすることにより、半導体装置の所定の特
性値Cが得られるようにしているので、所定の特性を持
つ半導体装置の生産性を更に高めることができる。Further, according to the present invention, mapping information of a predetermined characteristic value A of a wafer test on one chip (semiconductor light emitting chip) to be assembled and predetermined mapping of a wafer test on the other chip (semiconductor light receiving chip). A predetermined characteristic value C of the semiconductor device is obtained by selecting one chip and the other chip that are the optimum chip combination using the mapping information of the characteristic value B and assembling them into one device. Therefore, the productivity of semiconductor devices having predetermined characteristics can be further increased.
【0076】従って、従来の生産方法では、規格外品の
発生、不要ランク品の発生、在庫等の無駄が多かったの
に対し、本発明の生産方法を採用することにより、所定
の特性を持つ半導体装置の生産の無駄を排除でき、不動
在庫の排除、コストダウン、日程計画通りの納品が可能
になる。Therefore, in the conventional production method, there are many wastes such as non-standard products, unnecessary rank products, inventory, etc. However, by adopting the production method of the present invention, predetermined characteristics are obtained. Waste of semiconductor device production can be eliminated, fixed inventory can be eliminated, costs can be reduced, and delivery can be performed according to the schedule.
【図1】フォトカプラの構造を模式的に示す断面図であ
る。FIG. 1 is a sectional view schematically showing the structure of a photocoupler.
【図2】フォトカプラの回路構成を示す図である。FIG. 2 is a diagram showing a circuit configuration of a photocoupler.
【図3】赤外発光ダイオードチップの1バッチ中の各ウ
エハ毎の光出力分布を示すグラフである。FIG. 3 is a graph showing a light output distribution for each wafer in one batch of infrared light emitting diode chips.
【図4】赤外発光ダイオードの1バッチにおけるn枚の
ウエハ全体の光出力分布を示すグラフである。FIG. 4 is a graph showing a light output distribution of all n wafers in one batch of infrared light emitting diodes.
【図5】フォトトランジスタチップの1バッチ中の各ウ
エハ毎のhFE分布を示すグラフである。FIG. 5 is a graph showing hFE distribution for each wafer in one batch of phototransistor chips.
【図6】フォトトランジスタチップの1バッチにおける
n枚のウエハ全体のhFE分布を示すグラフである。FIG. 6 is a graph showing the hFE distribution of all n wafers in one batch of phototransistor chips.
【図7】フォトカプラの電流変換効率(CTR)分布と
ランク分けを示す図である。FIG. 7 is a diagram showing a current conversion efficiency (CTR) distribution and rank classification of a photocoupler.
【図8】赤外発光ダイオードチップの光出力のウエハ中
央値分布を示すグラフである。FIG. 8 is a graph showing a wafer median distribution of light output of an infrared light emitting diode chip.
【図9】フォトトランジスタチップのhFEのウエハ中
央値分布を示すグラフである。FIG. 9 is a graph showing a wafer median distribution of hFE of a phototransistor chip.
【図10】赤外発光ダイオードチップのウエハランク分
けを示す図である。FIG. 10 is a diagram showing wafer rank classification of infrared light emitting diode chips.
【図11】フォトトランジスタチップのウエハランク分
けを示す図である。FIG. 11 is a diagram showing wafer rank classification of phototransistor chips.
【図12】本発明の生産方法にて生産されたフォトカプ
ラの電流変換率(CTR)分布を示す図である。FIG. 12 is a diagram showing a current conversion rate (CTR) distribution of a photocoupler produced by the production method of the present invention.
【図13】本発明の生産方法の実施形態において実行す
る処理内容の例を示すフローチャートである。FIG. 13 is a flowchart showing an example of processing contents executed in the embodiment of the production method of the present invention.
【図14】本発明の生産方法の実施形態において実行す
る処理内容の別の例を示すフローチャートである。FIG. 14 is a flowchart showing another example of the processing contents executed in the embodiment of the production method of the present invention.
【図15】赤外発光ダイオードチップの光出力データの
マッピングを利用したアセンブリの説明図である。FIG. 15 is an explanatory diagram of an assembly using mapping of optical output data of an infrared light emitting diode chip.
【図16】フォトトランジスタチップのhFEデータの
マッピングを利用したアセンブリの説明図である。FIG. 16 is an explanatory diagram of an assembly using mapping of hFE data of a phototransistor chip.
【図17】本発明の生産方法の他の実施形態において実
行する処理内容の例を示すフローチャートである。FIG. 17 is a flowchart showing an example of processing contents executed in another embodiment of the production method of the present invention.
1 フォトカプラ(半導体装置) 2 赤外発光ダイオードチップ(半導体発光チップ) 3 フォトトランジスタチップ(半導体受光チップ) 4,5 フレーム 6 半透明樹脂 7 不透明樹脂 1 Photocoupler (semiconductor device) 2 Infrared light emitting diode chip (semiconductor light emitting chip) 3 Phototransistor chip (semiconductor light receiving chip) 4,5 frames 6 translucent resin 7 Opaque resin
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M106 AA01 AA02 BA01 CA01 CA04 CA17 DJ21 DJ26 DJ38 5F089 AB03 AC02 DA13 EA04 EA10 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 4M106 AA01 AA02 BA01 CA01 CA04 CA17 DJ21 DJ26 DJ38 5F089 AB03 AC02 DA13 EA04 EA10
Claims (9)
して半導体装置を生産する生産方法において、 アセンブリを行う一方のチップのウエハテストデータを
用いて、そのチップを所定の特性値Aをもってウエハ単
位またはロット単位でランク分けするとともに、他方の
チップのウエハテストデータを用いて、そのチップを所
定の特性値Bをもってウエハ単位またはロット単位でラ
ンク分けし、特定ランクの一方のチップと別の特定ラン
クの他方のチップを、ウエハ単位またはロット単位でア
センブリすることにより、半導体装置の所定の特性値C
を得ることを特徴とする半導体装置の生産方法。1. A production method for producing a semiconductor device by assembling two chips into one device, and using the wafer test data of one of the chips to be assembled, the chip having a predetermined characteristic value A is used for each wafer or The chips are ranked in lot units, and by using the wafer test data of the other chip, the chips are ranked in wafer units or lot units with a predetermined characteristic value B, and one chip of a specific rank and another specific rank are classified. By assembling the other chip in a wafer unit or a lot unit, a predetermined characteristic value C of the semiconductor device is obtained.
A method for producing a semiconductor device, comprising:
して半導体装置を生産する生産方法において、 アセンブリを行う一方のチップのウエハテストにおける
所定の特性値Aのマッピング情報と、他方のチップのウ
エハテストにおける所定の特性値Bのマッピング情報を
用いて、最適なチップ組合せとなる一方のチップと他方
のチップを選定して1デバイスにアセンブリすることに
より、半導体装置の所定の特性値Cを得ることを特徴と
する半導体装置の生産方法。2. A manufacturing method for manufacturing a semiconductor device by assembling two chips into one device, wherein mapping information of a predetermined characteristic value A in a wafer test of one chip to be assembled and a wafer test of the other chip. It is possible to obtain the predetermined characteristic value C of the semiconductor device by selecting one chip and the other chip that are the optimum chip combination by using the mapping information of the predetermined characteristic value B in FIG. A method for producing a semiconductor device having a feature.
プを用い、前記他方のチップとして半導体受光チップを
用いて半導体装置を生産することを特徴とする請求項1
または2記載の半導体装置の生産方法。3. A semiconductor device is manufactured using a semiconductor light emitting chip as the one chip and a semiconductor light receiving chip as the other chip.
Alternatively, the method for producing a semiconductor device according to the item 2.
ップまたは半導体可視光発光チップであることを特徴と
する請求項3記載の半導体装置の生産方法。4. The method for producing a semiconductor device according to claim 3, wherein the semiconductor light emitting chip is a semiconductor infrared light emitting chip or a semiconductor visible light emitting chip.
タ、フォトダーリントントランジスタ、フォトサイリス
タ、フォトトライアック、フォトMOSまたはフォトI
Cであることを特徴とする請求項3または4記載の半導
体装置の生産方法。5. The semiconductor light receiving chip comprises a phototransistor, a photo Darlington transistor, a photothyristor, a phototriac, a photoMOS or a photoI.
The method for producing a semiconductor device according to claim 3, wherein C is C.
ラ、フォトダーリントンカプラ、フォトサイリスタカプ
ラ、フォトトライアックカプラ、フォトMOSカプラ、
フォトICカプラまたはフォトインタラプタであること
を特徴とする請求項3〜5のいずれかに記載の半導体装
置の生産方法。6. A semiconductor device to be manufactured is a photo coupler, a photo Darlington coupler, a photo thyristor coupler, a photo triac coupler, a photo MOS coupler,
The method for producing a semiconductor device according to claim 3, wherein the method is a photo IC coupler or a photo interrupter.
とを特徴とする請求項1〜6のいずれかに記載の半導体
装置の生産方法。7. The method for producing a semiconductor device according to claim 1, wherein the predetermined characteristic value A is a light output value.
とする請求項1〜7のいずれかに記載の半導体装置の生
産方法。8. The method for producing a semiconductor device according to claim 1, wherein the characteristic value B is hFE.
効率であることを特徴とする請求項1〜8のいずれかに
記載の半導体装置の生産方法。9. The method for producing a semiconductor device according to claim 1, wherein the predetermined characteristic value C of the semiconductor device is current conversion efficiency.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001280113A JP2003086831A (en) | 2001-09-14 | 2001-09-14 | Semiconductor device production method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001280113A JP2003086831A (en) | 2001-09-14 | 2001-09-14 | Semiconductor device production method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003086831A true JP2003086831A (en) | 2003-03-20 |
Family
ID=19104168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001280113A Pending JP2003086831A (en) | 2001-09-14 | 2001-09-14 | Semiconductor device production method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003086831A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8155770B2 (en) * | 2009-03-31 | 2012-04-10 | Globalfoundries Inc. | Method and apparatus for dispatching workpieces to tools based on processing and performance history |
-
2001
- 2001-09-14 JP JP2001280113A patent/JP2003086831A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8155770B2 (en) * | 2009-03-31 | 2012-04-10 | Globalfoundries Inc. | Method and apparatus for dispatching workpieces to tools based on processing and performance history |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1030019C (en) | associative memory | |
US10665609B2 (en) | Electro-optical and optoelectronic devices | |
KR100253742B1 (en) | Production control device and production control method using the device | |
CN1463036A (en) | Chip of memory, chip-on-chip device of using same and its mfg. method | |
US7194707B2 (en) | Method and apparatus for depopulating peripheral input/output cells | |
CN1385797A (en) | IC device, electronic device and distribution method in IC device | |
CN105814780A (en) | Compensation circuit, commutation cell and power converter controlling turn-on and turn-off of a power electronic switch | |
CN107643613B (en) | Method for determining chromaticity level of light-emitting device | |
CN114487796B (en) | A design method for peripheral circuits in a test chip and a test chip thereof | |
US8987066B2 (en) | Processing unit comprising integrated circuits including a common configuration of electrical interconnects | |
CN1310313C (en) | Method for design of semconductor device, and semiconductor device | |
CN1680950A (en) | Demand and Capacity Management and Its Products and Manufacturing Methods for Integrated Circuits | |
JP2003086831A (en) | Semiconductor device production method | |
JP3938479B2 (en) | Optocoupler production system | |
JP2594988B2 (en) | Wiring design method for operating potential supply wiring of semiconductor integrated circuit device | |
JP6371725B2 (en) | Semiconductor module | |
US8458638B2 (en) | Cell library, integrated circuit, and methods of making same | |
CN1794459A (en) | Cell, standard cell, standard cell library, a placement method using standard cell, and a semiconductor integrated circuit | |
US20230353151A1 (en) | Logic drive using standard commodity programmable logic ic chips | |
CN1184980A (en) | Setting and wiring method for semiconductor integrated circuit | |
US20070104235A1 (en) | Laser diode control circuit loop | |
TW202420758A (en) | Optocoupler | |
Lee | The state-of-the-art power electronics technologies and future trends | |
JP2003037121A (en) | Method for manufacturing semiconductor device | |
EP2256812A1 (en) | Semiconductor device for increasing output power of a light emitting unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |