[go: up one dir, main page]

JP2003086736A - Semiconductor device and substrate therefor - Google Patents

Semiconductor device and substrate therefor

Info

Publication number
JP2003086736A
JP2003086736A JP2001273989A JP2001273989A JP2003086736A JP 2003086736 A JP2003086736 A JP 2003086736A JP 2001273989 A JP2001273989 A JP 2001273989A JP 2001273989 A JP2001273989 A JP 2001273989A JP 2003086736 A JP2003086736 A JP 2003086736A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
electrode terminal
bonding
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001273989A
Other languages
Japanese (ja)
Inventor
Noboru Sakaguchi
登 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001273989A priority Critical patent/JP2003086736A/en
Publication of JP2003086736A publication Critical patent/JP2003086736A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/853On the same surface
    • H10W72/865Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/944Dispositions of multiple bond pads
    • H10W72/9445Top-view layouts, e.g. mirror arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 電極端子の配置が異なる半導体素子、あるい
は製造工程上電極端子が位置ずれした場合であっても的
確に半導体素子と半導体装置用基板のとの電気的接続を
確保することができ、信頼性の高い半導体装置として提
供可能とする。 【解決手段】 樹脂基板12の一方の面に、ボンディン
グ部16およびランド部18等の所要部位を除き保護膜
20により配線パターン14を被覆して設け、樹脂基板
12の他方の面に電極端子形成面を接着して半導体素子
28を搭載した際に、電極端子形成面に配置された電極
端子30a、30bを露出させる開口孔を設けた半導体
装置用基板であって、前記保護膜20が、前記半導体素
子28の電極端子と前記ボンディング部とをワイヤボン
ディングによって接続するボンディングワイヤ32のル
ープ部の高さよりも厚く設けられている。
PROBLEM TO BE SOLVED: To properly secure an electrical connection between a semiconductor element and a semiconductor device substrate even when a semiconductor element having a different arrangement of electrode terminals or an electrode terminal is misaligned in a manufacturing process. And can be provided as a highly reliable semiconductor device. A wiring pattern (14) is provided on one surface of a resin substrate (12) with a protective film (20) except for required parts such as a bonding portion (16) and a land portion (18), and an electrode terminal is formed on the other surface of the resin substrate (12). A semiconductor device substrate provided with an opening for exposing the electrode terminals 30a and 30b disposed on the electrode terminal forming surface when the semiconductor element 28 is mounted by bonding the surfaces to each other; The bonding terminal is provided thicker than the loop portion of the bonding wire 32 for connecting the electrode terminal of the semiconductor element 28 and the bonding portion by wire bonding.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置用基板お
よび半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device substrate and a semiconductor device.

【0002】[0002]

【従来の技術】半導体素子と略同等の大きさに形成され
るBGA(Ball Grid Array)型の半導体装置とし
て、半導体素子の電極端子形成面にフィルム基板を接着
し、フィルム基板に設けられたビームリードを半導体素
子の電極端子にボンディングし、リード等の露出部分を
樹脂封止して形成した製品がある。たとえば、特開平10
-223805号に記載されている半導体装置は、電極端子形
成面の周縁部に電極端子が配置された(ペリフェラルタ
イプ)半導体素子を使用した例であり、半導体素子の電
極端子形成面にフィルム基板を接着し、電極端子とビー
ムリードとを接合したものである。
2. Description of the Related Art As a BGA (Ball Grid Array) type semiconductor device formed to have a size substantially equal to that of a semiconductor element, a film substrate is bonded to the electrode terminal formation surface of the semiconductor element, and a beam is provided on the film substrate. There is a product in which a lead is bonded to an electrode terminal of a semiconductor element and an exposed portion of the lead or the like is resin-sealed. For example, Japanese Patent Laid-Open No.
The semiconductor device described in JP-A-223805 is an example in which a semiconductor element in which electrode terminals are arranged on the peripheral portion of the electrode terminal formation surface (peripheral type) is used, and a film substrate is formed on the electrode terminal formation surface of the semiconductor element. It is bonded and the electrode terminal and the beam lead are joined.

【0003】また、特開2001-118966に記載されている
半導体装置は、電極端子形成面の中央部に電極端子が配
置された(センターロウタイプ)半導体素子を使用した
製品であり、半導体素子の電極端子形成面にフィルム基
板を接合し、半導体素子の電極端子とビームリードとを
接合したものである。また、特開2001-85564に記載され
ている半導体装置は、半導体素子の平面寸法よりも大型
に形成されたフィルム基板に半導体素子を搭載した製品
(ファンアウトタイプ)であり、フィルム基板に設けた
ビームリードを半導体素子の電極端子に接合し、リード
と電極端子との接合部および半導体素子の外周囲を半導
体素子の外周縁から外方に延出するフィルム基板の延出
部分にわたって樹脂封止して形成されている。
The semiconductor device described in JP-A-2001-118966 is a product that uses a (center row type) semiconductor element in which electrode terminals are arranged in the center of the electrode terminal forming surface. A film substrate is bonded to the electrode terminal formation surface, and the electrode terminal of the semiconductor element and the beam lead are bonded. The semiconductor device described in JP-A-2001-85564 is a product (fan-out type) in which a semiconductor element is mounted on a film substrate formed to be larger than the plane dimension of the semiconductor element, and the semiconductor device is provided on the film substrate. The beam lead is joined to the electrode terminal of the semiconductor element, and the joint between the lead and the electrode terminal and the outer periphery of the semiconductor element are resin-sealed over the extended portion of the film substrate extending outward from the outer peripheral edge of the semiconductor element. Is formed.

【0004】[0004]

【発明が解決しようとする課題】上述したフィルム基板
を用いて半導体装置を製造する方法は、各々の電極端子
の上方にビームリードが位置するように半導体素子の電
極端子形成面にフィルム基板を接着し、ボンディングツ
ールを使用してビームリードを突っ切り、そのままビー
ムリードを湾曲させるように曲げながら、リードの切り
離し端を電極端子に押接して接合するリードボンディン
グによるものである。
In the method of manufacturing a semiconductor device using the above-mentioned film substrate, the film substrate is bonded to the electrode terminal formation surface of the semiconductor element so that the beam lead is located above each electrode terminal. Then, the beam lead is cut off using a bonding tool, and while the beam lead is bent so as to be curved as it is, the separated end of the lead is pressed against the electrode terminal to be joined.

【0005】したがって、従来のビームリードを形成し
たフィルム基板を用いて半導体装置を製造する方法の場
合は、ビームリードと半導体素子の電極端子とは一対一
に対応している必要があり、その配置位置も正確に一致
していなければならない。このため、電極端子の配置が
異なる半導体素子に対しては、製品ごとに別のフィルム
基板を用意する必要があり、電極端子の配置が異なる半
導体素子に共通にフィルム基板を使用するといったこと
ができない。
Therefore, in the conventional method of manufacturing a semiconductor device using a film substrate having a beam lead formed thereon, it is necessary that the beam leads and the electrode terminals of the semiconductor element have a one-to-one correspondence. The positions must also match exactly. Therefore, it is necessary to prepare a different film substrate for each product for semiconductor elements having different arrangements of electrode terminals, and it is not possible to use a film substrate commonly for semiconductor elements having different arrangements of electrode terminals. .

【0006】また、半導体素子にフィルム基板を接着し
た際に位置ずれしたりすると、ビームリードが電極端子
に届かなかったり、リードが著しく変形したりするとい
う問題がある。また、リードボンディングの際にはビー
ムリードを切り離す際にリードが中途で破断したり、変
形したりすることがあり、的確にボンディングできない
という問題がある。また、リードボンディングするため
に基板はビームリードを中空位置で支持する構成とする
必要があり、このため半導体素子に接着して使用する基
板として従来はフィルム基板が多く使用され、そのため
に製造コストがかかるという問題もあった。
Further, when the film substrate is bonded to the semiconductor element, if it is displaced, the beam leads may not reach the electrode terminals or the leads may be significantly deformed. Further, in the lead bonding, the lead may be broken or deformed midway when the beam lead is separated, so that there is a problem that the bonding cannot be performed accurately. Further, in order to perform lead bonding, the substrate needs to be configured to support the beam lead in a hollow position. Therefore, conventionally, a film substrate is often used as a substrate to be used by being adhered to a semiconductor element, which results in a low manufacturing cost. There was also the problem of this.

【0007】そこで、本発明はこれらの課題を解決すべ
くなされたものであり、その目的とするところは、半導
体素子の電極端子の配置が若干変更になったり、若干位
置ずれして半導体素子に基板が接合されたような場合で
も半導体素子と半導体装置用基板との電気的接続が確実
になされ、製造が容易で製造コストを低減することが可
能となる半導体装置用基板および半導体装置を提供する
にある。
Therefore, the present invention has been made to solve these problems, and an object of the present invention is to slightly change the arrangement of the electrode terminals of the semiconductor element or to slightly shift the position to form a semiconductor element. Provided are a semiconductor device substrate and a semiconductor device, in which electrical connection between a semiconductor element and a semiconductor device substrate is ensured even when the substrates are joined, manufacturing is easy, and manufacturing cost can be reduced. It is in.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、樹脂基板の
一方の面に、ボンディング部およびランド部等の所要部
位を除き保護膜により配線パターンを被覆して設け、樹
脂基板の他方の面に電極端子形成面を接着して半導体素
子を搭載した際に、電極端子形成面に配置された電極端
子を露出させる開口孔を設けた半導体装置用基板であっ
て、前記保護膜が、前記半導体素子の電極端子と前記ボ
ンディング部とをワイヤボンディングによって接続する
ボンディングワイヤのループ部の高さよりも厚く設けら
れていることを特徴とする。
In order to achieve the above object, the present invention has the following constitution. That is, a wiring pattern is provided on one surface of a resin substrate except a required portion such as a bonding portion and a land portion with a protective film, and an electrode terminal forming surface is bonded to the other surface of the resin substrate to form a semiconductor element. A substrate for a semiconductor device provided with an opening hole for exposing an electrode terminal arranged on an electrode terminal formation surface when mounted, wherein the protective film wire-bonds the electrode terminal of the semiconductor element and the bonding portion. It is characterized in that it is provided thicker than the height of the loop portion of the bonding wire connected by.

【0009】また、テープ基板の一方の面に、ボンディ
ング部およびランド部等の所要部位が他方の面側で露出
する配線パターンを設け、テープ基板の一方の面に電極
端子形成面を接着して半導体素子を搭載した際に、電極
端子形成面に配置された電極端子を露出させる開口孔を
設けた半導体装置用基板であって、前記テープ基板が、
前記半導体素子の電極端子と前記ボンディング部とをワ
イヤボンディングによって接続するボンディングワイヤ
のループ部の高さよりも厚く設けられていることを特徴
とする。
Further, a wiring pattern is formed on one surface of the tape substrate such that required portions such as bonding portions and lands are exposed on the other surface side, and an electrode terminal forming surface is adhered to one surface of the tape substrate. A semiconductor device substrate having an opening for exposing an electrode terminal disposed on an electrode terminal formation surface when a semiconductor element is mounted, wherein the tape substrate is:
It is characterized in that it is provided thicker than the height of the loop portion of the bonding wire that connects the electrode terminal of the semiconductor element and the bonding portion by wire bonding.

【0010】また、前記半導体装置用基板の樹脂基板の
他方の面に電極端子形成面を接着して半導体素子が搭載
され、電極端子形成面の電極端子と前記配線パターンの
ボンディング部とがワイヤボンディングによって電気的
に接続され、前記ランド部に外部接続端子が接合された
半導体装置であって、前記ボンディングワイヤを含む前
記ボンディング部と前記電極端子との接続部、および半
導体素子の外周側面が樹脂により封止されていることを
特徴とする。また、前記半導体装置用基板のテープ基板
の一方の面に電極端子形成面を接着して半導体素子が搭
載され、電極端子形成面の電極端子と前記配線パターン
のボンディング部とがワイヤボンディングによって電気
的に接続され、前記ランド部に外部接続端子が接合され
た半導体装置であって、前記ボンディングワイヤを含む
前記ボンディング部と前記電極端子との接続部、および
半導体素子の外周側面が樹脂により封止されていること
を特徴とする。
A semiconductor element is mounted by adhering an electrode terminal forming surface to the other surface of the resin substrate of the semiconductor device substrate, and the electrode terminal on the electrode terminal forming surface and the bonding portion of the wiring pattern are wire bonded. A semiconductor device electrically connected by the above, wherein an external connection terminal is joined to the land portion, wherein the bonding portion including the bonding wire and the electrode terminal, and the outer peripheral side surface of the semiconductor element are made of resin. It is characterized by being sealed. Further, a semiconductor element is mounted by adhering an electrode terminal forming surface to one surface of the tape substrate of the semiconductor device substrate, and the electrode terminal on the electrode terminal forming surface and the bonding portion of the wiring pattern are electrically connected by wire bonding. A semiconductor device in which an external connection terminal is joined to the land portion, the connection portion between the bonding portion including the bonding wire and the electrode terminal, and the outer peripheral side surface of the semiconductor element are sealed with resin. It is characterized by

【0011】また、前記半導体装置用基板に、電極端子
形成面を同方向として複数の半導体素子が積み重ねて搭
載され、各々の半導体素子と前記半導体装置用基板の配
線パターンとがワイヤボンディングによって電気的に接
続されていることを特徴とする。また、前記半導体素子
が緩衝層を介して前記半導体装置用基板に搭載されてい
ることを特徴とする。
A plurality of semiconductor elements are stacked and mounted on the semiconductor device substrate with the electrode terminal forming surface in the same direction, and each semiconductor element and the wiring pattern of the semiconductor device substrate are electrically bonded by wire bonding. It is connected to. Further, the semiconductor element is mounted on the semiconductor device substrate via a buffer layer.

【0012】[0012]

【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。 (第1の実施の形態)図1(a)および(b)は、本発明に係
る半導体装置用基板10の第1の実施の形態の構成を示
す平面図および断面図である。図1(b)において、12
はガラス・エポキシ、ポリイミド等の樹脂材からなる樹
脂基板である。14は樹脂基板12の一方の面に形成し
た配線パターンであり、16は配線パターン14に形成
したボンディング部、18はランド部である。19は接
着層である。図1(a)に示すように、半導体装置用基板
10の一方の面は、ボンディング部16およびランド部
18を除いてソルダーレジスト等の保護膜20により被
覆されている。
BEST MODE FOR CARRYING OUT THE INVENTION Preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings. (First Embodiment) FIGS. 1 (a) and 1 (b) are a plan view and a sectional view showing the configuration of a first embodiment of a semiconductor device substrate 10 according to the present invention. In FIG. 1 (b), 12
Is a resin substrate made of a resin material such as glass / epoxy or polyimide. Reference numeral 14 is a wiring pattern formed on one surface of the resin substrate 12, 16 is a bonding portion formed on the wiring pattern 14, and 18 is a land portion. Reference numeral 19 is an adhesive layer. As shown in FIG. 1A, one surface of the semiconductor device substrate 10 is covered with a protective film 20 such as a solder resist except for the bonding portion 16 and the land portion 18.

【0013】図1に示す半導体装置用基板10は説明
上、電極端子形成面の中央部と周縁部の各々に電極端子
が形成された半導体素子、すなわち、センターロウタイ
プとペリフェラルタイプが混在した形式の半導体素子を
搭載するものとして示している。22は半導体素子の電
極端子形成面の中央部に配置されている電極端子に対応
して設けた開口孔、24は電極端子形成面の4辺に配置
されている電極端子の配置に対応して設けた開口孔であ
る。保護膜20はこれらの開口孔22、24の周囲を矩
形状に露出させて設けられている。破線Cが半導体素子
の搭載領域を示す。
For the sake of description, the semiconductor device substrate 10 shown in FIG. 1 is a semiconductor device having electrode terminals formed at the central portion and the peripheral portion of the electrode terminal forming surface, that is, a type in which center row type and peripheral type are mixed. It is shown that the semiconductor device of FIG. Reference numeral 22 denotes an opening hole provided corresponding to the electrode terminal arranged in the central portion of the electrode terminal formation surface of the semiconductor element, and 24 corresponds to the arrangement of the electrode terminals arranged on the four sides of the electrode terminal formation surface. It is an opening hole provided. The protective film 20 is provided by exposing the peripheries of these opening holes 22 and 24 in a rectangular shape. The broken line C indicates the mounting area of the semiconductor element.

【0014】半導体装置用基板10は樹脂基板12の片
面に接着剤19により銅箔を接着した片面銅貼り樹脂基
板を使用し、通常の配線基板の製造方法によって形成す
ることができる。すなわち、片面銅貼り基板に開口孔2
2、24を貫設し、銅箔の表面を感光性レジストにより
被覆し、所定のパターンに感光性レジストを露光および
現像して配線パターン14を形成する部位のみを被覆し
たレジストパターンを形成する。次いで、レジストパタ
ーンをマスクとして銅箔をエッチングすることにより配
線パターン14を形成し、配線パターン14のボンディ
ング部16およびランド部18に金めっきを施す。最後
に、樹脂基板12の一方の面をソルダレジストにより被
覆し、ボンディング部16、ランド部18等の所要部位
を露出させて保護膜20を形成する。なお、ソルダレジ
ストとしてはフィルム状のものも使用できる。
The semiconductor device substrate 10 can be formed by a usual wiring board manufacturing method using a single-sided copper-bonded resin substrate in which a copper foil is adhered to one surface of a resin substrate 12 with an adhesive 19. That is, the opening hole 2 is formed in the single-sided copper-clad substrate.
2, 24 are penetrated, the surface of the copper foil is covered with a photosensitive resist, and the photosensitive resist is exposed to a predetermined pattern and developed to form a resist pattern which covers only the portion where the wiring pattern 14 is formed. Next, the wiring pattern 14 is formed by etching the copper foil using the resist pattern as a mask, and the bonding portion 16 and the land portion 18 of the wiring pattern 14 are plated with gold. Finally, one surface of the resin substrate 12 is covered with a solder resist to expose required portions such as the bonding portion 16 and the land portion 18 to form the protective film 20. A film resist can be used as the solder resist.

【0015】このように半導体装置用基板10は樹脂基
板を基材とする従来の配線基板の製造方法によって製造
することができる。本発明に係る半導体装置は、半導体
装置用基板10にワイヤボンディング法によって半導体
素子を搭載する。このため、上記半導体装置用基板10
の製造においては、ボンディングワイヤのループ部の高
さよりも保護膜20が厚くなるようにしなければならな
い。ボンディング部16の面を基準とした場合のループ
部の高さは50〜100μm程度である。したがって、
保護膜20の厚さは50〜100μm程度とする必要が
ある。ソルダーレジストを複数回コーティングして所要
の厚さを確保するか、所定の厚さに形成したフィルム状
のソルダーレジスト材を使用すればよい。
As described above, the semiconductor device substrate 10 can be manufactured by a conventional wiring board manufacturing method using a resin substrate as a base material. In the semiconductor device according to the present invention, a semiconductor element is mounted on the semiconductor device substrate 10 by a wire bonding method. Therefore, the semiconductor device substrate 10
In the manufacturing of, the protective film 20 must be thicker than the height of the loop portion of the bonding wire. The height of the loop portion with respect to the surface of the bonding portion 16 is about 50 to 100 μm. Therefore,
The thickness of the protective film 20 needs to be about 50 to 100 μm. The solder resist may be coated a plurality of times to secure a required thickness, or a film-shaped solder resist material formed to have a predetermined thickness may be used.

【0016】図2、3は半導体装置用基板10を使用し
て半導体装置を製造する製造工程を示す。図2(a)は半
導体装置用基板10を示し、図2(b)は半導体装置用基
板10の配線パターン14を形成した面とは反対側の
面、すなわち樹脂基板12の裏面に緩衝層としてのエラ
ストマー層26を設けた状態を示す。エラストマー層2
6は所定の柔軟性を有するエラストマーフィルムを樹脂
基板12に接着して形成することができる。図2(c)は
半導体装置用基板10に半導体素子28を接合した状態
である。半導体素子28は電極端子形成面をエラストマ
ー層26に向けて接着する。30a、30bが電極端子
である。半導体装置用基板10の開口孔22の内側に、
半導体素子28の電極端子形成面の中央部の電極端子3
0aが配置され、開口孔24の内側に電極端子形成面の
周縁部の電極端子30bが配置される。
2 and 3 show manufacturing steps for manufacturing a semiconductor device using the semiconductor device substrate 10. 2A shows the semiconductor device substrate 10, and FIG. 2B shows a surface of the semiconductor device substrate 10 opposite to the surface on which the wiring patterns 14 are formed, that is, a back surface of the resin substrate 12 as a buffer layer. The elastomer layer 26 of FIG. Elastomer layer 2
6 can be formed by adhering an elastomer film having a predetermined flexibility to the resin substrate 12. FIG. 2C shows a state in which the semiconductor element 28 is bonded to the semiconductor device substrate 10. The semiconductor element 28 is bonded so that the electrode terminal forming surface faces the elastomer layer 26. 30a and 30b are electrode terminals. Inside the opening hole 22 of the semiconductor device substrate 10,
The electrode terminal 3 in the central portion of the electrode terminal formation surface of the semiconductor element 28
0a is arranged, and the electrode terminal 30b at the peripheral portion of the electrode terminal forming surface is arranged inside the opening hole 24.

【0017】図2(d)は、次に、ワイヤボンディングに
よって半導体素子28と半導体装置用基板10の配線パ
ターン14とを電気的に接続した状態である。32が電
極端子30a、30bと配線パターン14のボンディン
グ部16とを接続するボンディングワイヤである。ワイ
ヤボンディングの際には半導体素子28の電極端子30
a、30bを1次側、ボンディング部16を二次側とし
てボンディングする。保護膜20の厚さをボンディング
ワイヤ32のループ高さよりも厚くしているから、ボン
ディングワイヤ32が保護膜20よりも突出することは
ない。
Next, FIG. 2D shows a state in which the semiconductor element 28 and the wiring pattern 14 of the semiconductor device substrate 10 are electrically connected by wire bonding. A bonding wire 32 connects the electrode terminals 30a and 30b to the bonding portion 16 of the wiring pattern 14. The electrode terminal 30 of the semiconductor element 28 is used for wire bonding.
Bonding is performed with a and 30b as the primary side and the bonding portion 16 as the secondary side. Since the thickness of the protective film 20 is thicker than the loop height of the bonding wire 32, the bonding wire 32 does not protrude beyond the protective film 20.

【0018】図2(e)は、ワイヤボンディングによって
接続した半導体素子28と半導体装置用基板10との接
続部を樹脂によって封止するため、半導体装置用基板1
0の配線パターン14を形成した面側に熱ピールテープ
34を貼着した状態である。熱ピールテープは貼着後、
加熱することによって簡単に剥離することができる。熱
ピールテープ34を半導体装置用基板10の一方の面側
に貼着することによってランド部18、保護膜20に封
止樹脂が付着することを防止する。
In FIG. 2 (e), since the connecting portion between the semiconductor element 28 and the semiconductor device substrate 10 connected by wire bonding is sealed with resin, the semiconductor device substrate 1
The heat peeling tape 34 is attached to the surface side on which the wiring pattern 14 of 0 is formed. After applying the heat peel tape,
It can be easily peeled off by heating. By sticking the heat peeling tape 34 to one surface side of the semiconductor device substrate 10, adhesion of the sealing resin to the land portion 18 and the protective film 20 is prevented.

【0019】図3は半導体素子28と半導体装置用基板
10との接続部を樹脂封止する工程である。図3(a)は
ディスペンサ36により半導体素子28の周囲から樹脂
38をポッティングし、半導体素子28の側面部分と開
口孔22、24に樹脂38を充填した状態を示す。熱ピ
ールテープ34によって半導体装置用基板10の配線パ
ターン14を形成した面側を遮蔽していること、保護膜
20の厚さよりもボンディングワイヤ32のループ高さ
を低くしているから、ボンディングワイヤ32は樹脂3
8中に埋没して樹脂封止される。
FIG. 3 shows a step of resin-sealing the connection between the semiconductor element 28 and the semiconductor device substrate 10. FIG. 3A shows a state in which the resin 38 is potted from the periphery of the semiconductor element 28 by the dispenser 36, and the side surface portion of the semiconductor element 28 and the opening holes 22 and 24 are filled with the resin 38. Since the surface of the semiconductor device substrate 10 on which the wiring pattern 14 is formed is shielded by the heat peeling tape 34, and the loop height of the bonding wire 32 is made lower than the thickness of the protective film 20, the bonding wire 32 is formed. Is resin 3
It is buried in 8 and sealed with resin.

【0020】図3(b)は熱ピールテープ34を剥離して
除去した後、配線パターン14のランド部18に外部接
続端子としてはんだボール40を接合した状態である。
はんだボール40をランド部18に接合した後、図3
(b)のA線の位置で切断することにより、図3(c)に示す
半導体装置が得られる。この半導体装置は、半導体素子
28の電極端子形成面に半導体装置用基板10が接合さ
れ、半導体装置用基板10に設けた配線パターン14と
半導体素子28の電極端子30a、30bがボンディン
グワイヤ32を介して電気的に接続され、半導体素子2
8と半導体装置用基板10との接合部が樹脂38によっ
て封止されたものである。この半導体装置は半導体素子
28と略同等の大きさ(チップサイズ)に形成されてき
わめて小型であり、半導体素子28の側面が樹脂38に
よって封止され、半導体素子28の裏面が外部に露出し
ている。
FIG. 3B shows a state in which the thermal peeling tape 34 is peeled off and removed, and then the solder ball 40 is bonded to the land portion 18 of the wiring pattern 14 as an external connection terminal.
After bonding the solder balls 40 to the land portions 18, FIG.
By cutting at the position of line A in (b), the semiconductor device shown in FIG. 3 (c) is obtained. In this semiconductor device, the semiconductor device substrate 10 is bonded to the electrode terminal formation surface of the semiconductor element 28, and the wiring pattern 14 provided on the semiconductor device substrate 10 and the electrode terminals 30 a and 30 b of the semiconductor element 28 are bonded via the bonding wires 32. Electrically connected to the semiconductor element 2
The joint portion between the semiconductor device substrate 8 and the semiconductor device substrate 10 is sealed with the resin 38. This semiconductor device is formed to have a size (chip size) approximately equal to that of the semiconductor element 28 and is extremely small. The side surface of the semiconductor element 28 is sealed with a resin 38, and the back surface of the semiconductor element 28 is exposed to the outside. There is.

【0021】本実施形態の半導体装置は、図2(d)に示
すように、半導体素子28の電極端子30a、30bと
半導体装置用基板10の配線パターン14とをワイヤボ
ンディングによって電気的に接続したこと、半導体素子
28を搭載する半導体装置用基板として樹脂基板12に
配線パターン14を形成したものを使用していることが
特徴である。ワイヤボンディング法は半導体装置の製造
方法として広く使用されていること、電極端子30a、
30bの配置が異なる製品の場合であっても、ボンディ
ング装置側での制御によってボンディング位置が適宜設
定でき、汎用的に使用できるという利点がある。また、
電極端子30a、30bが若干位置ずれしたような場合
でも、位置補正してボンディングできる等の自由度を備
えているという利点がある。
In the semiconductor device of this embodiment, as shown in FIG. 2D, the electrode terminals 30a and 30b of the semiconductor element 28 and the wiring pattern 14 of the semiconductor device substrate 10 are electrically connected by wire bonding. This is characterized in that the resin substrate 12 on which the wiring pattern 14 is formed is used as the semiconductor device substrate on which the semiconductor element 28 is mounted. The wire bonding method is widely used as a method for manufacturing a semiconductor device, the electrode terminal 30a,
Even in the case of products in which the arrangement of 30b is different, there is an advantage that the bonding position can be appropriately set by the control on the side of the bonding apparatus and can be used for general purposes. Also,
Even if the electrode terminals 30a and 30b are slightly misaligned, there is an advantage that they have a degree of freedom such as position correction and bonding.

【0022】また、樹脂基板12を使用した半導体装置
用基板10の場合は、配線パターン14が常に樹脂基板
12に保持されているから配線パターン14が位置ずれ
したりする問題がない。また、従来の樹脂基板を使用し
た配線基板の製造装置がそのまま利用できることから半
導体装置用基板の製造コストを低く抑えることができる
といった利点がある。
Further, in the case of the semiconductor device substrate 10 using the resin substrate 12, there is no problem that the wiring pattern 14 is displaced because the wiring pattern 14 is always held by the resin substrate 12. Further, since the conventional wiring board manufacturing apparatus using the resin board can be used as it is, there is an advantage that the manufacturing cost of the semiconductor device board can be kept low.

【0023】(第2の実施の形態)図4は本発明に係る
半導体装置用基板10の第2の実施の形態の構成を示
す。本実施形態の半導体装置用基板10はポリイミドテ
ープ等のテープ基板50を基材として形成したことを特
徴とする。本実施の形態においても、説明上、電極端子
形成面の中央部と周縁部に各々電極端子が配置されてい
る半導体素子を搭載する半導体装置用基板10として示
す。
(Second Embodiment) FIG. 4 shows a structure of a semiconductor device substrate 10 according to a second embodiment of the present invention. The semiconductor device substrate 10 of this embodiment is characterized in that a tape substrate 50 such as a polyimide tape is formed as a base material. In the present embodiment as well, for the sake of explanation, the semiconductor device substrate 10 is shown as a semiconductor device mounting semiconductor elements having electrode terminals respectively arranged at the central portion and the peripheral portion of the electrode terminal formation surface.

【0024】図4(b)で、14はテープ基板50の一方
の面に形成した配線パターンである。配線パターン14
には上述した実施形態と同様にボンディング部16およ
びランド部18が形成されている。図4(a)は半導体装
置用基板10をテープ基板50側から見た平面図状態を
示すものであり、配線パターン14のうちボンディング
部16とランド部18が露出している。また、半導体装
置用基板10には半導体素子の電極端子形成面に形成さ
れている電極端子の配置に合わせて開口孔22、24が
設けられている。
In FIG. 4B, 14 is a wiring pattern formed on one surface of the tape substrate 50. Wiring pattern 14
The bonding portion 16 and the land portion 18 are formed in the same as in the above-described embodiment. FIG. 4A shows a plan view of the semiconductor device substrate 10 viewed from the tape substrate 50 side, and the bonding portion 16 and the land portion 18 of the wiring pattern 14 are exposed. Further, the semiconductor device substrate 10 is provided with opening holes 22 and 24 in accordance with the arrangement of the electrode terminals formed on the electrode terminal forming surface of the semiconductor element.

【0025】図4に示すテープ基板50を基材として形
成した半導体装置用基板10は、ポリイミドフィルム等
の樹脂フィルムを基材に使用する通常の半導体装置用基
板の製造方法によって製造することができる。たとえ
ば、テープ基板50の一方の面に接着剤19を介して銅
箔が接着された基板材料を使用し、開口孔22、24を
あけた後、銅箔を所定のパターンにエッチングすること
により、図4に示す半導体装置用基板10を得ることが
できる。なお、本実施形態の半導体装置用基板10にお
いては、ワイヤボンディング時におけるボンディングワ
イヤのループ高さよりもテープ基板50の厚さを厚く設
定する必要がある。すなわち、第一の実施の形態におい
ては保護膜20の厚さを50〜100μmとしたのに対
して、本実施の形態においてはテープ基板50の厚さを
50〜100μmに設定する。
The semiconductor device substrate 10 formed by using the tape substrate 50 shown in FIG. 4 as a base material can be manufactured by a usual method for manufacturing a semiconductor device substrate using a resin film such as a polyimide film as a base material. . For example, by using a substrate material in which a copper foil is adhered to one surface of the tape substrate 50 via an adhesive 19, opening holes 22 and 24 are formed, and then the copper foil is etched into a predetermined pattern. The semiconductor device substrate 10 shown in FIG. 4 can be obtained. In the semiconductor device substrate 10 of this embodiment, it is necessary to set the thickness of the tape substrate 50 to be thicker than the loop height of the bonding wire during wire bonding. That is, the thickness of the protective film 20 is 50 to 100 μm in the first embodiment, whereas the thickness of the tape substrate 50 is set to 50 to 100 μm in the present embodiment.

【0026】図5、6は本実施形態の半導体装置用基板
10に半導体素子28を搭載して半導体装置を製造する
工程を示す。図5(a)は半導体装置用基板10を示し、
図5(b)は半導体装置用基板10の配線パターン14を
形成した面にエラストマー層26を形成した状態を示
す。図5(c)は、エラストマー層26に半導体素子28
を接合した状態である。半導体素子28は電極端子形成
面をエラストマー層26に向けて接合する。30aは開
口孔22内に配置されている電極端子、30bは開口孔
24内に配置されている電極端子である。
5 and 6 show a process of manufacturing the semiconductor device by mounting the semiconductor element 28 on the semiconductor device substrate 10 of the present embodiment. FIG. 5A shows a semiconductor device substrate 10,
FIG. 5B shows a state in which the elastomer layer 26 is formed on the surface of the semiconductor device substrate 10 on which the wiring pattern 14 is formed. In FIG. 5C, the semiconductor element 28 is formed on the elastomer layer 26.
It is in a state of being joined. The semiconductor element 28 is bonded so that the electrode terminal forming surface faces the elastomer layer 26. 30a is an electrode terminal arranged in the opening hole 22, and 30b is an electrode terminal arranged in the opening hole 24.

【0027】図5(d)は、ワイヤボンディングによって
半導体素子28と半導体装置用基板10の配線パターン
14とを電気的に接続した状態である。ボンディングワ
イヤ32を介して配線パターン14のボンディング部1
6と電極端子30aあるいは電極端子30bとが電気的
に接続されている。前述したように、テープ基板50の
厚さをボンディングワイヤ32のループ高さよりも厚く
形成したことにより、ボンディングワイヤ32のループ
部がテープ基板50の表面から突出することはない。図
5(e)は半導体装置用基板10のテープ基板50の表面
に熱ピールテープ34を貼着した状態を示す。
FIG. 5D shows a state in which the semiconductor element 28 and the wiring pattern 14 of the semiconductor device substrate 10 are electrically connected by wire bonding. Bonding part 1 of wiring pattern 14 via bonding wire 32
6 and the electrode terminal 30a or the electrode terminal 30b are electrically connected. As described above, since the tape substrate 50 is formed thicker than the loop height of the bonding wire 32, the loop portion of the bonding wire 32 does not protrude from the surface of the tape substrate 50. FIG. 5E shows a state in which the heat peeling tape 34 is attached to the surface of the tape substrate 50 of the semiconductor device substrate 10.

【0028】図6(a)はディスペンサ36により半導体
素子28の周囲から樹脂38をポッティングし、半導体
素子28の側面部分と開口孔22、24に樹脂38を充
填した状態を示す。熱ピールテープ34により半導体装
置用基板10の配線パターン14を形成した面側を遮蔽
することにより、ランド部18に樹脂38が付着しない
ようにして、ボンディングワイヤ32およびボンディン
グワイヤ32と電極端子30a、30bとの接続部を樹
脂38によって封止することができる。
FIG. 6A shows a state in which the resin 38 is potted from the periphery of the semiconductor element 28 by the dispenser 36, and the side surface portion of the semiconductor element 28 and the openings 22 and 24 are filled with the resin 38. The surface of the semiconductor device substrate 10 on which the wiring pattern 14 is formed is shielded by the heat peeling tape 34 so that the resin 38 does not adhere to the land portion 18, and the bonding wire 32 and the bonding wire 32 and the electrode terminal 30a, The connection with 30b can be sealed with resin 38.

【0029】図6(b)は熱ピールテープ34を剥離して
除去し、ランド部18に外部接続端子であるはんだボー
ル40を接合した状態である。図6(c)は、はんだボー
ル40をランド部18に接合した後、図6(b)のA線の
位置で切断して得られた半導体装置を示す。本実施形態
の半導体装置においても上述した実施形態の半導体装置
と同様に半導体素子28の電極端子30a、30bと半
導体装置用基板10の配線パターン14とをワイヤボン
ディングによって電気的に接続したことを特徴とする。
また、本実施形態の半導体装置においては、テープ基板
50を基材とする半導体装置用基板10を使用したこと
を特徴としている。
FIG. 6B shows a state in which the heat peeling tape 34 is peeled off and removed, and the solder balls 40 as external connection terminals are joined to the land portion 18. FIG. 6C shows a semiconductor device obtained by joining the solder ball 40 to the land portion 18 and then cutting it at the position of line A in FIG. 6B. Also in the semiconductor device of this embodiment, the electrode terminals 30a and 30b of the semiconductor element 28 and the wiring pattern 14 of the semiconductor device substrate 10 are electrically connected by wire bonding, as in the semiconductor devices of the above-described embodiments. And
Further, the semiconductor device of this embodiment is characterized in that the semiconductor device substrate 10 having the tape substrate 50 as a base material is used.

【0030】図7、8は樹脂基板12を基材とする半導
体装置用基板を用いてファンアウトタイプの半導体装置
を製造する場合の半導体装置用基板10と半導体装置を
示す。ファンアウトタイプの半導体装置の場合は半導体
素子28の平面領域よりも外側に外部接続端子が配置さ
れている。本実施形態の場合も、半導体素子28の電極
端子30a、30bと配線パターン14のボンディング
部16とがワイヤボンディングによって接続され、樹脂
38によって接続部が封止されている。各構成部分およ
び半導体装置の製造方法は第1の実施の形態において説
明した内容と同様であるから説明は省略する。
7 and 8 show a semiconductor device substrate 10 and a semiconductor device in the case of manufacturing a fan-out type semiconductor device using a semiconductor device substrate having a resin substrate 12 as a base material. In the case of the fan-out type semiconductor device, the external connection terminals are arranged outside the plane area of the semiconductor element 28. Also in the case of the present embodiment, the electrode terminals 30a and 30b of the semiconductor element 28 and the bonding portion 16 of the wiring pattern 14 are connected by wire bonding, and the connection portion is sealed by the resin 38. The manufacturing method of each component and the semiconductor device is the same as the contents described in the first embodiment, and the description thereof will be omitted.

【0031】図9、10はテープ基板50を基材とする
半導体装置用基板を用いてファンアウトタイプの半導体
装置を製造する場合の半導体装置用基板10と半導体装
置を示す。図9は半導体装置用基板10の平面図、図1
0は半導体装置用基板10に半導体素子28を搭載した
半導体装置の断面図である。本実施形態の半導体装置の
場合も、半導体素子28の電極端子30a、30bと配
線パターン14のボンディング部16とはワイヤボンデ
ィングによって接続され、ボンディングワイヤ32と電
極端子30a、30bとの接続部が樹脂38によって封
止されている。テープ基板50によって形成した半導体
装置用基板10および半導体装置の構成は第2の実施形
態において説明した内容と同様であるから説明は省略す
る。
9 and 10 show a semiconductor device substrate 10 and a semiconductor device when a fan-out type semiconductor device is manufactured using the semiconductor device substrate having the tape substrate 50 as a base material. FIG. 9 is a plan view of the semiconductor device substrate 10, FIG.
Reference numeral 0 is a cross-sectional view of a semiconductor device in which the semiconductor element 28 is mounted on the semiconductor device substrate 10. Also in the case of the semiconductor device of this embodiment, the electrode terminals 30a and 30b of the semiconductor element 28 and the bonding portion 16 of the wiring pattern 14 are connected by wire bonding, and the connection portion between the bonding wire 32 and the electrode terminals 30a and 30b is made of resin. It is sealed by 38. Since the configurations of the semiconductor device substrate 10 and the semiconductor device formed by the tape substrate 50 are the same as those described in the second embodiment, the description thereof will be omitted.

【0032】(第3の実施の形態)図11および図12
はファンアウトタイプの半導体装置用基板を用いて製造
する半導体装置の第3の実施の形態についての製造工程
を示す。本実施形態の半導体装置は2枚の半導体素子を
積み重ねて搭載したことを特徴とする。なお、上述した
実施形態と同一の部材については同一の番号を付して説
明を省略する。図11(a)は半導体装置用基板10の断
面図、図11(b)は樹脂基板12にエラストマー層26
を設けた状態を示す。図11(c)はエラストマー層26
に1枚目の半導体素子28aを接着した状態である。3
0aは半導体素子28aの電極端子形成面の中央部に配
置されている電極端子、30bは電極端子形成面の周縁
部に配置されている電極端子である。
(Third Embodiment) FIGS. 11 and 12
Shows a manufacturing process for a third embodiment of a semiconductor device manufactured using a fan-out type semiconductor device substrate. The semiconductor device of this embodiment is characterized in that two semiconductor elements are stacked and mounted. The same members as those in the above-described embodiment are designated by the same reference numerals and the description thereof will be omitted. 11A is a sectional view of the semiconductor device substrate 10, and FIG. 11B is a resin substrate 12 with an elastomer layer 26.
The state in which is provided is shown. FIG. 11C shows the elastomer layer 26.
The first semiconductor element 28a is bonded to the. Three
Reference numeral 0a denotes an electrode terminal arranged at the center of the electrode terminal forming surface of the semiconductor element 28a, and 30b denotes an electrode terminal arranged at the peripheral portion of the electrode terminal forming surface.

【0033】図11(d)は半導体素子28aに2枚目の
半導体素子28bを接着するため半導体素子28aの下
面(電極端子形成面とは反対側の面)にエラストマー層
26aを設けた状態を示す。エラストマー層26aは緩
衝層として設けるが、エラストマー層26aのかわりに
接着剤層を設け、接着剤層を介して2枚目の半導体素子
28bを接着してもよい。図11(e)は電極端子形成面
をエラストマー層26aに向かい合わせて半導体素子2
8bをエラストマー層26に接着し、半導体素子28
a、28bを積み重ねて搭載した状態である。下側の半
導体素子28bの外形寸法を上側の半導体素子28aよ
りも大きく設定し、半導体素子28bの周縁部に配置さ
れる電極端子30cが上面に露出するようにする。
FIG. 11D shows a state in which the elastomer layer 26a is provided on the lower surface of the semiconductor element 28a (the surface opposite to the surface on which the electrode terminals are formed) in order to bond the second semiconductor element 28b to the semiconductor element 28a. Show. Although the elastomer layer 26a is provided as a buffer layer, an adhesive layer may be provided instead of the elastomer layer 26a, and the second semiconductor element 28b may be bonded via the adhesive layer. FIG. 11E shows the semiconductor element 2 with the electrode terminal formation surface facing the elastomer layer 26a.
8b is adhered to the elastomer layer 26 to form the semiconductor element 28
It is a state in which a and 28b are stacked and mounted. The outer dimension of the lower semiconductor element 28b is set larger than that of the upper semiconductor element 28a so that the electrode terminals 30c arranged at the peripheral edge of the semiconductor element 28b are exposed on the upper surface.

【0034】図12は半導体装置用基板10と半導体素
子28a、28bとをワイヤボンディングによって接続
し、接続部を樹脂38によって封止し、半導体装置を得
る工程を示す。半導体素子28a、28bを積み重ねて
搭載した場合も保護膜20の厚さをボンディングワイヤ
32のループ部の高さよりも厚くすることによって、ボ
ンディングワイヤ32のループ部が保護膜20よりも突
出しないようにしてワイヤボンディングすることができ
る。図12(b)は樹脂38によって接続部を樹脂封止し
ている状態、図12(c)は最終的に得られた半導体装置
の断面図である。このように、半導体素子を複数個積み
重ねて搭載する場合も、ワイヤボンディングにより半導
体装置用基板10の配線パターン14と半導体素子28
a、28bの電極端子30a、30b、30cとが電気
的に接続された半導体装置を得ることができる。
FIG. 12 shows a step of connecting the semiconductor device substrate 10 and the semiconductor elements 28a and 28b by wire bonding and sealing the connection portion with a resin 38 to obtain a semiconductor device. Even when the semiconductor elements 28a and 28b are stacked and mounted, the thickness of the protective film 20 is made thicker than the height of the loop portion of the bonding wire 32 so that the loop portion of the bonding wire 32 does not protrude from the protective film 20. Wire bonding. 12B is a state in which the connection portion is resin-sealed with the resin 38, and FIG. 12C is a sectional view of the finally obtained semiconductor device. Thus, even when a plurality of semiconductor elements are stacked and mounted, the wiring pattern 14 and the semiconductor element 28 of the semiconductor device substrate 10 are wire bonded.
It is possible to obtain a semiconductor device in which the electrode terminals 30a, 30b and 30c of a and 28b are electrically connected.

【0035】図13は2枚の半導体素子28a、28b
を積み重ねて、ファンインタイプの半導体装置を形成し
た例である。ファンインタイプの半導体装置の場合は、
図のように、半導体素子28a、28bの各々の電極端
子と半導体装置用基板10に形成された配線パターン1
4のボンディング部16とがワイヤボンディングされて
電気的に接続される。
FIG. 13 shows two semiconductor elements 28a and 28b.
Is an example in which a fan-in type semiconductor device is formed by stacking the above. For a fan-in type semiconductor device,
As shown in the drawing, the wiring patterns 1 formed on the electrode terminals of the semiconductor elements 28a and 28b and the semiconductor device substrate 10 respectively.
4 and the bonding part 16 of 4 are wire-bonded and electrically connected.

【0036】なお、上述した第3の実施形態においては
2枚の半導体素子を積み重ねて搭載したが、半導体素子
を積み重ねる方法とは別に、半導体装置用基板10の基
板面内に複数の半導体素子を平面的に配置して半導体装
置とすることもできる。この場合も、半導体装置用基板
10に設けた配線パターンと各々の半導体素子とをワイ
ヤボンディングすることによって半導体素子と配線パタ
ーンとを電気的に接続して半導体装置とすることができ
る。
Although the two semiconductor elements are stacked and mounted in the above-described third embodiment, a plurality of semiconductor elements are mounted in the substrate surface of the semiconductor device substrate 10 in addition to the method of stacking the semiconductor elements. It can also be arranged in a plane to form a semiconductor device. Also in this case, the semiconductor device and the wiring pattern can be electrically connected to each other by wire-bonding the wiring pattern provided on the semiconductor device substrate 10 and the respective semiconductor elements to form a semiconductor device.

【0037】また、上述した各実施の形態においては、
半導体装置用基板10として個々の半導体素子28を搭
載する個片部分を図示して説明した。半導体装置用基板
10として個片状の基板を使用して半導体装置を製造す
ることももちろん可能であるが、個片状の半導体装置用
基板10を縦横に複数個連設した形状の大判状の半導体
装置用基板をワークとして製造することももちろん可能
である。このような大判の半導体装置用基板を使用した
場合は、半導体素子を搭載する工程、ワイヤボンディン
グする工程、樹脂封止する工程を経た後、半導体装置用
基板を個片に切断して個々の半導体装置を得ることがで
きる。ワークとして大判の半導体装置用基板を使用する
ことによって、効率的に半導体装置を製造することが可
能となる。
Further, in each of the above-mentioned embodiments,
The individual portion on which the individual semiconductor elements 28 are mounted as the semiconductor device substrate 10 has been illustrated and described. It is of course possible to manufacture a semiconductor device by using an individual substrate as the semiconductor device substrate 10. However, a large-sized semiconductor device substrate 10 having a plurality of individual semiconductor device substrates 10 arranged vertically and horizontally. It is of course possible to manufacture the semiconductor device substrate as a work. When such a large-sized semiconductor device substrate is used, after the semiconductor element mounting process, wire bonding process, and resin sealing process, the semiconductor device substrate is cut into individual pieces. The device can be obtained. By using a large-sized semiconductor device substrate as the work, the semiconductor device can be efficiently manufactured.

【0038】[0038]

【発明の効果】本発明に係る半導体装置用基板および半
導体装置によれば、上述したように、半導体装置用基板
に搭載された半導体素子と半導体装置用基板に形成され
た配線パターンとがワイヤボンディングによって接続さ
れることから、半導体素子の電極端子の配置が異なる場
合でもボンディング装置の制御によってワイヤボンディ
ングすることができ、電極端子の位置ずれ等が生じた場
合でもボンディング装置側で補正してワイヤボンディン
グすることが可能であり、半導体装置用基板の設計につ
いての自由度が向上し、異種の半導体素子に半導体装置
用基板を共通に使用するといったことが可能になる。ま
た、ワイヤボンディング法によることで電気的接続の信
頼性が高まるという利点がある。また、半導体装置用基
板では配線パターンが基材によって保持されているから
配線パターンが位置ずれしたりすることがなく、半導体
装置の信頼性を向上させることができる等の著効を奏す
る。
As described above, according to the semiconductor device substrate and the semiconductor device of the present invention, the semiconductor element mounted on the semiconductor device substrate and the wiring pattern formed on the semiconductor device substrate are wire bonded. Since the connection is made by wire bonding, wire bonding can be performed by the control of the bonding device even when the arrangement of the electrode terminals of the semiconductor element is different. Therefore, the degree of freedom in designing the semiconductor device substrate is improved, and the semiconductor device substrate can be commonly used for different kinds of semiconductor elements. Further, the wire bonding method has an advantage that reliability of electrical connection is improved. Further, in the semiconductor device substrate, since the wiring pattern is held by the base material, the wiring pattern is not displaced and the reliability of the semiconductor device can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】半導体装置用基板の第1の実施の形態の構成を
示す平面図及び断面図である。
FIG. 1 is a plan view and a sectional view showing a configuration of a first embodiment of a semiconductor device substrate.

【図2】第1の実施の形態に係る半導体装置用基板を用
いて半導体装置を製造する工程を示す説明図である。
FIG. 2 is an explanatory diagram showing a process of manufacturing a semiconductor device using the semiconductor device substrate according to the first embodiment.

【図3】第1の実施の形態に係る半導体装置用基板を用
いて半導体装置を製造する工程を示す説明図である。
FIG. 3 is an explanatory diagram showing a process of manufacturing a semiconductor device using the semiconductor device substrate according to the first embodiment.

【図4】半導体装置用基板の第2の実施の形態の構成を
示す平面図及び断面図である。
FIG. 4 is a plan view and a cross-sectional view showing a configuration of a second embodiment of a semiconductor device substrate.

【図5】第2の実施の形態の半導体装置用基板を用いて
半導体装置を製造する工程を示す説明図である。
FIG. 5 is an explanatory diagram showing a process of manufacturing a semiconductor device using the semiconductor device substrate according to the second embodiment.

【図6】第2の実施の形態に係る半導体装置用基板を用
いて半導体装置を製造する工程を示す説明図である。
FIG. 6 is an explanatory diagram showing a process of manufacturing a semiconductor device using the semiconductor device substrate according to the second embodiment.

【図7】ファンアウトタイプの半導体装置の製造に用い
る半導体装置用基板の平面図である。
FIG. 7 is a plan view of a semiconductor device substrate used for manufacturing a fan-out type semiconductor device.

【図8】ファンアウトタイプの半導体装置の構成を示す
断面図である。
FIG. 8 is a cross-sectional view showing the configuration of a fan-out type semiconductor device.

【図9】ファンアウトタイプの半導体装置の製造に用い
る半導体装置用基板の他の構成例を示す平面図である。
FIG. 9 is a plan view showing another configuration example of a semiconductor device substrate used for manufacturing a fan-out type semiconductor device.

【図10】ファンアウトタイプの半導体装置の他の構成
例を示す断面図である。
FIG. 10 is a cross-sectional view showing another configuration example of a fan-out type semiconductor device.

【図11】半導体素子を積み重ねて搭載する半導体装置
を製造する工程を示す説明図である。
FIG. 11 is an explanatory diagram showing a process of manufacturing a semiconductor device in which semiconductor elements are stacked and mounted.

【図12】ワイヤボンディングおよび樹脂封止工程を示
す説明図である。
FIG. 12 is an explanatory diagram showing wire bonding and resin sealing steps.

【図13】ファンインタイプの半導体装置で半導体素子
を積み重ねて搭載する実施の形態を示す断面図である。
FIG. 13 is a cross-sectional view showing an embodiment in which semiconductor elements are stacked and mounted in a fan-in type semiconductor device.

【符号の説明】[Explanation of symbols]

10 半導体装置用基板 12 樹脂基板 14 配線パターン 16 ボンディング部 18 ランド部 19 接着剤 20 保護膜 22、24 開口孔 26 エラストマー層 28 半導体素子 30a、30b 電極端子 32 ボンディングワイヤ 34 熱ピールテープ 36 ディスペンサ 38 樹脂 40 はんだボール 50 テープ基板 10 Semiconductor device substrate 12 Resin substrate 14 wiring pattern 16 Bonding part 18 Land 19 adhesive 20 Protective film 22, 24 Open hole 26 Elastomer layer 28 Semiconductor element 30a, 30b Electrode terminal 32 bonding wire 34 heat peeling tape 36 dispensers 38 resin 40 solder balls 50 tape substrate

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 樹脂基板の一方の面に、ボンディング部
およびランド部等の所要部位を除き保護膜により配線パ
ターンを被覆して設け、 樹脂基板の他方の面に半導体素子の電極端子形成面を接
着して半導体素子を搭載した際に、電極端子形成面に配
置された電極端子を露出させる開口孔を設けた半導体装
置用基板であって、 前記保護膜が、前記半導体素子の電極端子と前記ボンデ
ィング部とをワイヤボンディングによって接続するボン
ディングワイヤのループ部の高さよりも厚く設けられて
いることを特徴とする半導体装置用基板。
1. A wiring pattern is provided on one surface of a resin substrate except a required portion such as a bonding portion and a land portion, and a wiring pattern is provided on the other surface of the resin substrate. A semiconductor device substrate having an opening for exposing an electrode terminal arranged on an electrode terminal formation surface when a semiconductor element is bonded and mounted, wherein the protective film and the electrode terminal of the semiconductor element are A substrate for a semiconductor device, which is provided to be thicker than a height of a loop portion of a bonding wire which is connected to a bonding portion by wire bonding.
【請求項2】 テープ基板の一方の面に、ボンディング
部およびランド部等の所要部位が他方の面側で露出する
配線パターンを設け、 テープ基板の一方の面に半導体素子の電極端子形成面を
接着して半導体素子を搭載した際に、電極端子形成面に
配置された電極端子を露出させる開口孔を設けた半導体
装置用基板であって、 前記テープ基板が、前記半導体素子の電極端子と前記ボ
ンディング部とをワイヤボンディングによって接続する
ボンディングワイヤのループ部の高さよりも厚く設けら
れていることを特徴とする半導体装置用基板。
2. A tape pattern is provided on one surface of a tape substrate so that required portions such as a bonding portion and a land portion are exposed on the other surface side, and an electrode terminal formation surface of a semiconductor element is provided on one surface of the tape substrate. A semiconductor device substrate having an opening for exposing an electrode terminal disposed on an electrode terminal formation surface when a semiconductor element is bonded and mounted, wherein the tape substrate is the electrode terminal of the semiconductor element and the electrode terminal of the semiconductor element. A substrate for a semiconductor device, which is provided to be thicker than a height of a loop portion of a bonding wire which is connected to a bonding portion by wire bonding.
【請求項3】 請求項1記載の半導体装置用基板の樹脂
基板の他方の面と半導体素子の電極端子形成面を接着し
て半導体素子が搭載され、電極端子形成面の電極端子と
前記配線パターンのボンディング部とがワイヤボンディ
ングによって電気的に接続され、前記ランド部に外部接
続端子が接合された半導体装置であって、 前記ボンディングワイヤを含む前記ボンディング部と半
導体素子の外周側面が樹脂により封止されていることを
特徴とする半導体装置。
3. The semiconductor device substrate according to claim 1, wherein the other surface of the resin substrate and the electrode terminal forming surface of the semiconductor element are bonded to each other to mount the semiconductor element, and the electrode terminal on the electrode terminal forming surface and the wiring pattern. Is a semiconductor device in which an external connection terminal is joined to the land portion, and the bonding portion including the bonding wire and the outer peripheral side surface of the semiconductor element are sealed with resin. A semiconductor device characterized by being provided.
【請求項4】 請求項2記載の半導体装置用基板のテー
プ基板の一方の面に半導体素子の電極端子形成面を接着
して半導体素子が搭載され、電極端子形成面の電極端子
と前記配線パターンのボンディング部とがワイヤボンデ
ィングによって電気的に接続され、前記ランド部に外部
接続端子が接合された半導体装置であって、 前記ボンディングワイヤを含む前記ボンディング部と半
導体素子の外周側面が樹脂により封止されていることを
特徴とする半導体装置。
4. A semiconductor device is mounted by adhering an electrode terminal forming surface of a semiconductor element to one surface of a tape substrate of the semiconductor device substrate according to claim 2, and the electrode terminal on the electrode terminal forming surface and the wiring pattern. Is a semiconductor device in which an external connection terminal is joined to the land portion, and the bonding portion including the bonding wire and the outer peripheral side surface of the semiconductor element are sealed with resin. A semiconductor device characterized by being provided.
【請求項5】 前記半導体装置用基板に、電極端子形成
面を同方向として複数の半導体素子が積み重ねて搭載さ
れ、 各々の半導体素子と前記半導体装置用基板の配線パター
ンとがワイヤボンディングによって電気的に接続されて
いることを特徴とする請求項3または4記載の半導体装
置。
5. A plurality of semiconductor elements are stacked and mounted on the semiconductor device substrate with the electrode terminal forming surface in the same direction, and each semiconductor element and a wiring pattern of the semiconductor device substrate are electrically bonded by wire bonding. 5. The semiconductor device according to claim 3, wherein the semiconductor device is connected to.
【請求項6】 前記半導体装置用基板の基板面内に複数
の半導体素子が搭載され、 各々の半導体素子と前記半導体装置用基板の配線パター
ンとがワイヤボンディングによって電気的に接続されて
いることを特徴とする請求項3または4記載の半導体装
置。
6. A plurality of semiconductor elements are mounted in a substrate surface of the semiconductor device substrate, and each semiconductor element and a wiring pattern of the semiconductor device substrate are electrically connected by wire bonding. The semiconductor device according to claim 3, wherein the semiconductor device is a semiconductor device.
【請求項7】 前記半導体素子が緩衝層を介して前記半
導体装置用基板に搭載されていることを特徴とする請求
項3、4または5記載の半導体装置。
7. The semiconductor device according to claim 3, wherein the semiconductor element is mounted on the semiconductor device substrate via a buffer layer.
JP2001273989A 2001-09-10 2001-09-10 Semiconductor device and substrate therefor Pending JP2003086736A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001273989A JP2003086736A (en) 2001-09-10 2001-09-10 Semiconductor device and substrate therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001273989A JP2003086736A (en) 2001-09-10 2001-09-10 Semiconductor device and substrate therefor

Publications (1)

Publication Number Publication Date
JP2003086736A true JP2003086736A (en) 2003-03-20

Family

ID=19099114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001273989A Pending JP2003086736A (en) 2001-09-10 2001-09-10 Semiconductor device and substrate therefor

Country Status (1)

Country Link
JP (1) JP2003086736A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200210A (en) * 2008-02-21 2009-09-03 Powertech Technology Inc Semiconductor package and substrate used for the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200210A (en) * 2008-02-21 2009-09-03 Powertech Technology Inc Semiconductor package and substrate used for the same

Similar Documents

Publication Publication Date Title
US6451624B1 (en) Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6271056B1 (en) Stacked semiconductor package and method of fabrication
US6465893B1 (en) Stacked chip assembly
US6791195B2 (en) Semiconductor device and manufacturing method of the same
US6660558B1 (en) Semiconductor package with molded flash
US7291910B2 (en) Semiconductor chip assemblies, methods of making same and components for same
JP3400877B2 (en) Semiconductor device and manufacturing method thereof
US6389689B2 (en) Method of fabricating semiconductor package
US20020031867A1 (en) Semiconductor device and process of production of same
KR20010012187A (en) Ball grid array semiconductor package and method for making the same
JP2003078106A (en) Chip stacked package element and method of manufacturing the same
TWI777337B (en) Semiconductor device and method for manufacturing the same
US5444009A (en) Fabricating a semiconductor with an insulative coating
US5521420A (en) Fabricating a semiconductor with an insulative coating
US6320250B1 (en) Semiconductor package and process for manufacturing the same
KR100658120B1 (en) Process for manufacturing semiconductor device using film substrate
JP2000243875A (en) Semiconductor device
JP2003086736A (en) Semiconductor device and substrate therefor
JP3490601B2 (en) Film carrier and laminated mounting body using the same
JP3457547B2 (en) Semiconductor device, method of manufacturing the same, and film carrier
JPH07283274A (en) Semiconductor device and bonding sheet
JP2000299399A (en) Semiconductor device
JPH0982752A (en) Semiconductor device
WO1999065076A1 (en) Semiconductor device and method for manufacturing the same
JP3894935B2 (en) Semiconductor device and manufacturing method thereof