[go: up one dir, main page]

JP2003078171A - Wiring and forming method thereof, connection hole and forming method thereof, wiring forming body and forming method thereof, display element and forming method thereof, image display device and manufacturing method thereof - Google Patents

Wiring and forming method thereof, connection hole and forming method thereof, wiring forming body and forming method thereof, display element and forming method thereof, image display device and manufacturing method thereof

Info

Publication number
JP2003078171A
JP2003078171A JP2001265595A JP2001265595A JP2003078171A JP 2003078171 A JP2003078171 A JP 2003078171A JP 2001265595 A JP2001265595 A JP 2001265595A JP 2001265595 A JP2001265595 A JP 2001265595A JP 2003078171 A JP2003078171 A JP 2003078171A
Authority
JP
Japan
Prior art keywords
forming
wiring
light emitting
resin
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001265595A
Other languages
Japanese (ja)
Other versions
JP4982932B2 (en
Inventor
Yuuichi Miyamori
雄壱 宮森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001265595A priority Critical patent/JP4982932B2/en
Publication of JP2003078171A publication Critical patent/JP2003078171A/en
Application granted granted Critical
Publication of JP4982932B2 publication Critical patent/JP4982932B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W70/60
    • H10W90/10

Landscapes

  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 工程数を削減し、簡単に精度の良い配線形
成、接続孔形成を可能とする。 【解決手段】 樹脂層に配線パターンに応じて溝を形成
し、溝以外の部分の樹脂層に対して疎水化処理を施した
後、あるいは、樹脂層に対して疎水化処理を施し、樹脂
層に配線パターンに応じて溝を形成した後、微粒子型導
電ペーストを塗布し、これを焼結する。これにより、溝
形状に倣った金属配線が自己整合的に形成される。接続
孔の場合も同様である。疎水化処理は、疎水性膜である
窒化ケイ素膜の形成、あるいは窒化プラズマ処理により
行う。
(57) [Problem] To reduce the number of processes and enable easy and accurate wiring formation and connection hole formation. A groove is formed in a resin layer in accordance with a wiring pattern, and a resin layer other than the groove is subjected to a hydrophobizing treatment, or alternatively, the resin layer is subjected to a hydrophobizing treatment. After forming a groove in accordance with the wiring pattern, a fine particle type conductive paste is applied and sintered. Thereby, the metal wiring following the groove shape is formed in a self-aligning manner. The same applies to the connection holes. The hydrophobic treatment is performed by forming a silicon nitride film that is a hydrophobic film or by nitriding plasma treatment.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、樹脂層に形成され
る配線や接続孔、その形成方法に関するものであり、さ
らには、その配線形成体及びその形成方法に関するもの
である。また、本発明は、これを応用した表示素子及び
その形成方法、画像表示装置及びその製造方法に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring and a connection hole formed in a resin layer, a method of forming the wiring, a wiring formed body thereof, and a method of forming the wiring. Further, the present invention relates to a display element and a method of forming the same, an image display device and a method of manufacturing the same, to which the invention is applied.

【0002】[0002]

【従来の技術】例えば、発光素子をマトリクス状に配列
して画像表示装置に組み上げる場合には、従来、液晶表
示装置(LCD:Liquid Crystal Display)やプラズマ
ディスプレイパネル(PDP:Plasma Display Panel)
のように基板上に直接素子を形成するか、あるいは発光
ダイオードディスプレイ(LEDディスプレイ)のよう
に単体のLEDパッケージを配列することが行われてい
る。例えば、LCD、PDPの如き画像表示装置におい
ては、素子分離ができないために、製造プロセスの当初
から各素子はその画像表示装置の画素ピッチだけ間隔を
空けて形成することが通常行われている。
2. Description of the Related Art For example, when light emitting elements are arranged in a matrix and assembled into an image display device, conventionally, a liquid crystal display device (LCD: Liquid Crystal Display) or a plasma display panel (PDP: Plasma Display Panel) is used.
As described above, an element is directly formed on the substrate, or a single LED package is arranged like a light emitting diode display (LED display). For example, in an image display device such as an LCD or a PDP, since the elements cannot be separated, it is usual that the respective elements are formed at intervals from the pixel pitch of the image display device from the beginning of the manufacturing process.

【0003】一方、LEDディスプレイの場合には、L
EDチップをダイシング後に取り出し、個別にワイヤー
ボンドもしくはフリップチップによるバンプ接続により
外部電極に接続し、パッケージ化されることが行われて
いる。この場合、パッケージ化の前もしくは後に画像表
示装置としての画素ピッチに配列されるが、この画素ピ
ッチは素子形成時の素子のピッチとは無関係とされる。
On the other hand, in the case of an LED display, L
The ED chip is taken out after dicing, individually connected to external electrodes by wire bonding or bump connection by flip chip, and packaged. In this case, the pixels are arranged at a pixel pitch as an image display device before or after packaging, and this pixel pitch is independent of the element pitch at the time of element formation.

【0004】発光素子であるLED(発光ダイオード)
は高価である為、1枚のウエハから数多くのLEDチッ
プを製造することによりLEDを用いた画像表示装置を
低コストにできる。すなわち、LEDチップの大きさを
従来約300μm角のものを数十μm角のLEDチップ
にして、それを接続して画像表示装置を製造すれば画像
表示装置の価格を下げることができる。
LED (light emitting diode) which is a light emitting element
Is expensive, it is possible to reduce the cost of the image display device using LEDs by manufacturing many LED chips from one wafer. That is, the price of the image display device can be reduced by changing the conventional LED chip size of about 300 μm square to an LED chip of several tens μm square and connecting the LED chips to manufacture the image display device.

【0005】[0005]

【発明が解決しようとする課題】上述のような転写技術
により画像表示装置を製造する場合、効率的な転写、精
度の良い転写を実現するために、発光素子をチップ部品
化することが好ましい。ここで、発光素子をチップ部品
化するには、発光素子を樹脂材料に埋め込み、これを切
り出して表示素子として取り扱えばよい。
When an image display device is manufactured by the above transfer technique, it is preferable that the light emitting element is made into a chip component in order to realize efficient transfer and accurate transfer. Here, in order to form the light emitting element into a chip component, the light emitting element may be embedded in a resin material and cut out to be treated as a display element.

【0006】ところで、このように発光素子を樹脂に埋
め込んでチップ部品化する場合、樹脂上に発光素子と接
続される配線を形成し、これを外部との接続のための電
極とする必要がある。従来、樹脂上に金属からなる配線
を形成するには、銅メッキなどの方法によるのが一般的
である。しかしながら、メッキ法の場合、例えば電解メ
ッキであれば予め電極として機能する層が必要になった
り、無電解メッキであれば成膜の制御が困難であるなど
の欠点がある。また、全面にメッキ法で成膜した後にパ
ターニングするというプロセスを経る場合には、工程数
も多く煩雑であるという問題もある。この点、導電性ペ
ーストを用いた印刷法による場合、成膜と同時にパター
ニングされるため工程数は少なくすることができるが、
例えば下層パターンとの位置合わせ精度の点で問題を残
している。
By the way, in the case of embedding a light emitting element in a resin as described above to form a chip component, it is necessary to form a wiring connected to the light emitting element on the resin and use this as an electrode for external connection. . Conventionally, in order to form a wiring made of metal on a resin, a method such as copper plating is generally used. However, in the case of the plating method, for example, there are drawbacks such that a layer that functions as an electrode is required in advance in the case of electrolytic plating, and it is difficult to control the film formation in the case of electroless plating. Further, when the process of patterning after forming a film on the entire surface by a plating method is involved, there is a problem that the number of steps is large and complicated. In this respect, in the case of the printing method using the conductive paste, the number of steps can be reduced because the patterning is performed simultaneously with the film formation.
For example, there is a problem in the accuracy of alignment with the lower layer pattern.

【0007】本発明は、かかる従来の実情に鑑みて提案
されたものであり、工程数を削減することができ、簡単
に精度の良い配線形成、接続孔形成が可能な配線及び配
線形成方法、接続孔及び接続孔形成方法、さらには配線
形成体及びその形成方法を提供することを目的とする。
The present invention has been proposed in view of the above-mentioned conventional circumstances, and it is possible to reduce the number of steps, and to easily and accurately form a wiring and a connection hole, and a wiring forming method, It is an object of the present invention to provide a connection hole and a method for forming a connection hole, and further to provide a wiring forming body and a method for forming the same.

【0008】また、本発明は、これを応用した表示素子
の形成方法、画像表示装置の製造方法を提供することを
目的とする。すなわち、発光素子を樹脂によりモジュー
ル化した場合にも良好な電極形成が可能で、搬送や基体
への実装も容易であるような構造を有し信頼性の高い表
示素子を作製し得る表示素子の形成方法を提供すること
を目的とし、さらには、生産性に優れ製造コストを抑え
ることが可能な画像表示装置の製造方法を提供すること
を目的とする。
It is another object of the present invention to provide a method of forming a display element and a method of manufacturing an image display device, which are applied to the above. That is, it is possible to form a highly reliable display element having a structure in which a good electrode can be formed even when the light emitting element is modularized with resin, and which can be easily transported and mounted on a substrate. It is an object of the present invention to provide a method for forming an image display device, and further to provide a method for manufacturing an image display device which is excellent in productivity and can suppress the manufacturing cost.

【0009】[0009]

【課題を解決するための手段】上述の目的を達成するた
めに、本発明の配線は、樹脂層に配線パターンに応じて
溝が形成されるとともに、上記溝形状に倣って微粒子型
導電ペーストが焼結されていることを特徴とするもので
ある。また、本発明の配線形成方法は、樹脂層上に金属
配線を形成する配線形成方法において、上記樹脂層に配
線パターンに応じて溝を形成し、当該溝以外の部分の樹
脂層に対して疎水化処理を施した後、あるいは、上記樹
脂層に対して疎水化処理を施し、樹脂層に配線パターン
に応じて溝を形成した後、微粒子型導電ペーストを塗布
し、これを焼結することで上記溝形状に倣った金属配線
を形成することを特徴とするものである。
In order to achieve the above-mentioned object, the wiring of the present invention is such that a groove is formed in a resin layer according to a wiring pattern, and a fine particle type conductive paste is formed according to the groove shape. It is characterized by being sintered. The wiring forming method of the present invention is a wiring forming method of forming a metal wiring on a resin layer, wherein grooves are formed in the resin layer in accordance with a wiring pattern, and the resin layer other than the grooves is hydrophobic. After applying the oxidization treatment, or after subjecting the resin layer to the hydrophobic treatment to form grooves in the resin layer according to the wiring pattern, the fine particle type conductive paste is applied and sintered. It is characterized in that the metal wiring is formed in a manner similar to the groove shape.

【0010】微粒子型導電ペーストは、塗布後、焼結す
ると体積が1/5〜1/10程度に縮むが、この時、樹
脂表面を疎水化処理しておけば、上記微粒子型導電ペー
ストは疎水化された樹脂表面ではじかれ、溝内にのみ選
択的に成膜された形となる。これにより、いわゆる自己
整合的に配線パターンが形成されることになる。微粒子
型導電ペーストは、非常に微細な金属ナノ粒子を分散し
てなるものであり、微細配線パターンの形成が可能であ
り、電気的信頼性も高い。
When the fine particle type conductive paste is applied and then sintered, the volume is reduced to about 1/5 to 1/10. At this time, if the resin surface is subjected to a hydrophobic treatment, the fine particle type conductive paste becomes hydrophobic. It is repelled by the surface of the resin that has been solidified, and the film is selectively formed only in the groove. As a result, the wiring pattern is formed in a so-called self-alignment manner. The fine particle type conductive paste is formed by dispersing very fine metal nanoparticles, is capable of forming a fine wiring pattern, and has high electrical reliability.

【0011】さらに、本発明の接続孔は、樹脂層に接続
用の孔が形成されるとともに、この孔内に微粒子型導電
ペーストが充填され焼結されていることを特徴とするも
のである。また、本発明の接続孔の形成方法は、樹脂層
上に導電材料が充填された接続孔を形成する接続孔形成
方法において、上記樹脂層に接続用の孔を形成し、当該
孔以外の部分の樹脂層に対して疎水化処理を施した後、
あるいは、上記樹脂層に対して疎水化処理を施し、樹脂
層に接続用の孔を形成した後、微粒子型導電ペーストを
塗布して上記孔に充填し、これを焼結することを特徴と
するものである。
Further, the connection hole of the present invention is characterized in that a connection hole is formed in the resin layer, and the fine particle type conductive paste is filled in the hole and sintered. Further, the method for forming a connection hole of the present invention is a method for forming a connection hole in which a conductive material is filled on a resin layer, wherein a hole for connection is formed in the resin layer, and a portion other than the hole is formed. After applying hydrophobic treatment to the resin layer of
Alternatively, it is characterized in that the resin layer is subjected to a hydrophobic treatment to form holes for connection in the resin layer, and then a fine particle type conductive paste is applied and filled in the holes, and then sintered. It is a thing.

【0012】微粒子型導電ペーストは、低粘度化が可能
であるため、微細な孔にも容易に充填可能である。上記
のように、樹脂層に孔を形成し、孔以外の部分の樹脂層
に対して疎水化処理を施した後、これを塗布すれば、微
粒子型導電ペーストは自己整合的に孔の中に充填され、
いわゆるスルーホール(接続孔)が容易に形成される。
Since the fine particle type conductive paste can have a low viscosity, it can be easily filled even in fine holes. As described above, when the holes are formed in the resin layer and the resin layer other than the holes is subjected to the hydrophobic treatment and then applied, the fine particle type conductive paste is self-aligned in the holes. Filled,
So-called through holes (connection holes) are easily formed.

【0013】さらにまた、本発明の配線形成体は、樹脂
層に配線パターンに応じて溝が形成されるとともに接続
用の孔が形成され、上記溝形状に倣って微粒子型導電ペ
ーストが焼結されるとともに、上記孔に微粒子型導電ペ
ーストが充填され焼結されていることを特徴とするもの
である。また、本発明の配線形成体の形成方法は、樹脂
層に配線パターンに応じて溝を形成するとともに接続用
の孔を形成し、当該溝及び孔以外の部分の樹脂層に対し
て疎水化処理を施した後、あるいは、樹脂層に対して疎
水化処理を施し、樹脂層に配線パターンに応じて溝を形
成するとともに接続用の孔を形成した後、微粒子型導電
ペーストを塗布し、これを焼結することで上記溝形状に
倣った金属配線及び上記孔に導電材料が充填された接続
孔を形成することを特徴とするものである。この配線形
成体及びその形成方法においては、上記配線形成と接続
孔形成が同時に自己整合的に行われる。
Further, in the wiring forming body of the present invention, the groove is formed in the resin layer according to the wiring pattern and the connection hole is formed, and the fine particle type conductive paste is sintered according to the groove shape. In addition, the hole is filled with a fine particle type conductive paste and sintered. Further, the method for forming a wiring forming body of the present invention includes forming a groove in a resin layer according to a wiring pattern and forming a hole for connection, and hydrophobizing a portion of the resin layer other than the groove and the hole. Or after applying a hydrophobic treatment to the resin layer to form a groove in the resin layer according to the wiring pattern and a hole for connection, and then apply the fine particle type conductive paste, By sintering, the metal wiring that follows the groove shape and the connection hole in which the hole is filled with a conductive material are formed. In this wiring forming body and its forming method, the wiring formation and the connection hole formation are simultaneously performed in a self-aligned manner.

【0014】さらにまた、本発明の表示素子は、発光素
子が樹脂中に埋め込まれてチップ部品化されるととも
に、樹脂表面に溝が形成され、当該溝形状に倣って微粒
子型導電ペーストが焼結され電極とされていることを特
徴とするものである。また、本発明の表示素子の形成方
法は、発光素子を樹脂中に埋め込んでチップ部品化した
後、電極を樹脂表面に形成する表示素子の形成方法にお
いて、上記樹脂表面に配線パターンに応じて溝を形成
し、当該溝以外の部分の樹脂に対して疎水化処理を施し
た後、あるいは、上記樹脂に対して疎水化処理を施し、
樹脂表面に配線パターンに応じて溝を形成した後、微粒
子型導電ペーストを塗布し、これを焼結することで上記
溝形状に倣った電極を形成することを特徴とするもので
ある。かかる表示素子、あるいは表示素子の形成方法に
おいては、微細な電極を簡単、且つ確実に形成すること
ができ、その電気的信頼性も高い。
Furthermore, in the display element of the present invention, the light emitting element is embedded in a resin to be a chip component, a groove is formed on the surface of the resin, and the fine particle type conductive paste is sintered according to the shape of the groove. It is characterized by being made into an electrode. Further, the method of forming a display element of the present invention is a method of forming a display element in which a light emitting element is embedded in a resin to form a chip component, and then an electrode is formed on the resin surface. And after applying a hydrophobizing treatment to the resin other than the groove, or to the above resin,
A groove is formed on the resin surface in accordance with the wiring pattern, a fine particle type conductive paste is applied, and this is sintered to form an electrode following the groove shape. In such a display element or a method of forming a display element, fine electrodes can be formed easily and surely, and their electrical reliability is high.

【0015】さらに、本発明の画像表示装置は、発光素
子が樹脂に埋め込まれチップ部品化された表示素子がマ
トリクス状に配置されてなる画像表示装置において、上
記表示素子は、樹脂表面に溝が形成され、当該溝形状に
倣って微粒子型導電ペーストが焼結され電極とされてい
ることを特徴とするものである。また、本発明の画像表
示装置の製造方法は、第一基板上で発光素子が配列され
た状態よりは離間した状態となるように前記発光素子を
転写して一時保持用部材に前記発光素子を保持させる第
一転写工程と、前記一時保持用部材に保持された前記発
光素子をさらに離間して第二基板上に転写する第二転写
工程と、前記各発光素子と接続される配線を形成する配
線形成工程とを有し、発光素子が樹脂に埋め込まれチッ
プ部品化された表示素子をマトリクス状に配置する画像
表示装置の製造方法において、発光素子を樹脂中に埋め
込んでチップ部品化するとともに、上記樹脂表面に配線
パターンに応じて溝を形成し、当該溝以外の部分の樹脂
に対して疎水化処理を施した後、あるいは、上記樹脂に
対して疎水化処理を施し、樹脂表面に配線パターンに応
じて溝を形成した後、微粒子型導電ペーストを塗布し、
これを焼結することで上記溝形状に倣った電極を形成す
ることを特徴とするものである。
Further, the image display device of the present invention is an image display device in which light-emitting elements are embedded in resin and chip-shaped display elements are arranged in a matrix, and the display elements have grooves on the resin surface. It is characterized in that it is formed, and the fine particle type conductive paste is sintered to form an electrode following the groove shape. Further, in the method for manufacturing an image display device of the present invention, the light emitting elements are transferred so that the light emitting elements are separated from a state in which the light emitting elements are arranged on the first substrate, and the light emitting elements are attached to a temporary holding member. A first transfer step of holding the light emitting element, a second transfer step of further transferring the light emitting elements held by the temporary holding member to a second substrate, and a wiring connected to each of the light emitting elements is formed. In a method of manufacturing an image display device having a wiring forming step and arranging display elements, which are light emitting elements embedded in resin into chip parts, in a matrix form, and embedding the light emitting elements in resin to form chip parts, A groove is formed on the surface of the resin according to the wiring pattern, and the resin other than the groove is subjected to a hydrophobic treatment, or the resin is subjected to a hydrophobic treatment to form a wiring pattern on the resin surface. After forming the grooves according, applying a particulate form conductive paste,
This is characterized by forming an electrode that follows the groove shape by sintering this.

【0016】本発明の表示素子及び画像表示装置におい
ては、発光素子は樹脂に埋め込まれてモジュール化さ
れ、表示素子とされる。このように、微細に形成された
発光素子を樹脂に埋め込むことにより取り扱い易い大き
さに再形成しモジュール化すれば、製造コストが極限ま
で抑えられ、それと同時にハンドリング性が確保される
ので、搬送なども容易である。また、このモジュール化
された表示素子の表面に発光素子の駆動電極を引き出し
形成することにより、基体上に形成された電源線や信号
線などを簡単にこれら駆動電極と接続することができ、
基体への実装も極めて容易なものとなる。
In the display element and the image display device of the present invention, the light emitting element is embedded in a resin and modularized to form a display element. In this way, if the light-emitting elements that are minutely formed are embedded in resin to be re-formed into a size that is easy to handle and modularized, manufacturing costs can be suppressed to the utmost limit, and at the same time, handling characteristics can be secured, so that it can be transported. Is also easy. In addition, by forming drive electrodes of the light emitting elements on the surface of the modularized display element, power lines and signal lines formed on the base can be easily connected to these drive electrodes.
Mounting on a substrate is also extremely easy.

【0017】[0017]

【発明の実施の形態】以下、本発明を適用した配線及び
その形成方法、接続孔及びその形成方法、配線形成体及
びその形成方法、表示素子及びその形成方法、画像表示
装置及びその製造方法について、図面を参照しながら詳
細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, a wiring and a method for forming the same, a connection hole and a method for forming the same, a wiring body and a method for forming the same, a display element and a method for forming the same, an image display device and a method for manufacturing the same, to which the present invention is applied, will be described. Will be described in detail with reference to the drawings.

【0018】先ず、本発明の配線及び配線形成方法であ
るが、樹脂層に溝を形成し、ここに自己整合的に微粒子
型導電ペーストの配線パターンを形成するというのが基
本的な考えである。図1は、本発明を適用した配線形成
方法の一例を工程順に従って示すものであり、この例で
は、図1(a)に示すように、最初に樹脂層1に対して
溝2を形成する。溝2は、配線パターンに応じて形成さ
れるものであり、例えばエッチングや金型を用いた樹脂
成形などにより容易に形成することができる。
First, regarding the wiring and wiring forming method of the present invention, the basic idea is to form a groove in the resin layer and form the wiring pattern of the fine particle type conductive paste in a self-aligning manner. . FIG. 1 shows an example of a wiring forming method to which the present invention is applied in the order of steps. In this example, as shown in FIG. 1A, a groove 2 is first formed in a resin layer 1. . The groove 2 is formed according to the wiring pattern, and can be easily formed by, for example, etching or resin molding using a mold.

【0019】次に、図1(b)に示すように、上記溝2
以外の部分の樹脂層1表面に疎水化処理を施し、疎水化
層3を形成する。この疎水化処理は、疎水性の層、例え
ば窒化ケイ素(Si)の層を形成することによっ
て行ってもよいし、窒化プラズマ処理などによって疎水
化することによって行ってもよい。この疎水化処理は、
例えば窒化ケイ素膜を形成する場合にはマスクスパッタ
などの手法により溝2以外の部分にのみ選択的に成膜す
ればよいし、窒化プラズマ処理の場合にも、溝2をマス
クで覆ってそれ以外の部分にのみ選択的に窒化プラズマ
処理を施せばよい。
Next, as shown in FIG. 1B, the groove 2 is formed.
The surface of the resin layer 1 other than the above is subjected to a hydrophobic treatment to form a hydrophobic layer 3. This hydrophobizing treatment may be performed by forming a hydrophobic layer, for example, a silicon nitride (Si 3 N 4 ) layer, or by hydrophobizing by a nitriding plasma treatment or the like. This hydrophobic treatment is
For example, in the case of forming a silicon nitride film, it is sufficient to selectively form the film only on the portion other than the groove 2 by a method such as mask sputtering, and in the case of the nitriding plasma treatment, the groove 2 is covered with a mask and the other portions are formed. The nitriding plasma treatment may be selectively applied only to the portion.

【0020】このようにして溝2以外の部分に疎水化処
理を施した後、図1(c)に示すように、微粒子型導電
ペースト4を均一に塗布する。この微粒子型導電ペース
ト4の塗布は、印刷などによる必要はなく、全面に均一
に塗布すればよい。
After the portion other than the groove 2 has been subjected to the hydrophobic treatment in this manner, the fine particle type conductive paste 4 is uniformly applied as shown in FIG. 1 (c). The application of the fine particle type conductive paste 4 does not need to be performed by printing or the like, and may be applied uniformly on the entire surface.

【0021】微粒子型導電ペーストは、例えばガス中蒸
発法により形成される粒径100nm以下(例えば7n
m程度)の微細導電粒子を均一分散したものであり、常
温では高い金属含有率でも凝集せず、あたかも均一な液
体のように取り扱うことができ、微小構造面への塗布も
可能である。具体的には、ハリマ化成社製のナノペース
トなどを挙げることができる。このナノペーストは、独
立分散銀ナノ粒子を熱硬化性樹脂中に均一分散したもの
であり、一定温度まで加熱すると、補足物質が活性化し
て化学的に分散剤を除去するとともに、周囲の樹脂が硬
化収縮することでナノ粒子間を接触させ、融合及び融着
を加速し配線を形成する。これを焼結した配線は、超微
細粒子が融合・融着しているために、十分な導電性を示
す。
The fine particle type conductive paste is formed, for example, by a gas evaporation method and has a particle size of 100 nm or less (for example, 7 n).
(about m) finely dispersed electrically conductive particles, it does not aggregate even at a high metal content at room temperature and can be handled as if it were a uniform liquid, and can be applied to a microstructured surface. Specific examples thereof include nanopaste manufactured by Harima Chemicals. This nanopaste is a dispersion of independently dispersed silver nanoparticles in a thermosetting resin.When heated to a certain temperature, the supplementary substance is activated to chemically remove the dispersant, and By curing and shrinking, the nanoparticles are brought into contact with each other, and fusion and fusion are accelerated to form wiring. The wiring obtained by sintering this has sufficient conductivity because the ultrafine particles are fused and fused.

【0022】上記微粒子型導電ペースト4を塗布した
後、これを加熱し焼結させる。加熱温度は200℃程度
である。すると、微粒子型導電ペースト4は、体積が1
/5〜1/10程度にまで収縮する。ここで、微粒子型
導電ペースト4の塗布量を、収縮後の体積が樹脂層1に
形成された溝2の体積と同程度となるようにしておけ
ば、微粒子型導電ペースト4は疎水化層3によってはじ
かれ、図1(d)に示すように、速やかに溝2内に凝集
する。以上により、自己整合的に樹脂層1に形成された
溝2の形状に倣った配線パターン5が形成される。
After the fine particle type conductive paste 4 is applied, it is heated and sintered. The heating temperature is about 200 ° C. Then, the volume of the fine particle type conductive paste 4 is 1
Shrink to about / 5 to 1/10. Here, if the coating amount of the fine particle type conductive paste 4 is set to be approximately the same as the volume of the groove 2 formed in the resin layer 1 after contraction, the fine particle type conductive paste 4 is made into the hydrophobic layer 3. It is repelled by and is rapidly aggregated in the groove 2 as shown in FIG. As described above, the wiring pattern 5 that follows the shape of the groove 2 formed in the resin layer 1 in a self-aligning manner is formed.

【0023】上記の例では、樹脂層1に溝2を形成した
後、樹脂層1に対して疎水化処理を施すようにしている
が、逆に、樹脂層1に対して疎水化処理を施した後に溝
2を形成するようにしてもよい。この場合、疎水化処理
を選択的に行う必要がなくなり、工程を簡略化すること
ができる。
In the above example, after the groove 2 is formed in the resin layer 1, the resin layer 1 is subjected to the hydrophobizing treatment. On the contrary, the resin layer 1 is subjected to the hydrophobizing treatment. After that, the groove 2 may be formed. In this case, it is not necessary to selectively perform the hydrophobizing treatment, and the process can be simplified.

【0024】以下、樹脂層1に対して疎水化処理を施し
た後に溝2を形成するようにしたプロセス例について説
明する。このプロセスは、図2に示すようなものであ
り、先ず、図2(a)に示すように、樹脂層1上に疎水
化処理を施して疎水化層3を形成する。次に、図2
(b)に示すように、配線パターンに応じてフォトレジ
スト層6をフォトリソ技術などによって選択的に形成し
た後、当該フォトレジスト層6をマスクとして例えば反
応性イオンエッチング(RIE)などの手法によりエッ
チングを行い、図2(c)に示すように、疎水化層3を
選択的に除去すると同時に樹脂層1に溝2を形成する。
An example of the process in which the groove 2 is formed after the resin layer 1 is subjected to the hydrophobic treatment will be described below. This process is as shown in FIG. 2. First, as shown in FIG. 2A, the resin layer 1 is subjected to a hydrophobic treatment to form the hydrophobic layer 3. Next, FIG.
As shown in (b), after the photoresist layer 6 is selectively formed according to the wiring pattern by a photolithography technique or the like, the photoresist layer 6 is used as a mask and etched by a method such as reactive ion etching (RIE). Then, as shown in FIG. 2C, the groove 2 is formed in the resin layer 1 at the same time as the hydrophobic layer 3 is selectively removed.

【0025】次いで、図2(d)に示すように、フォト
レジスト層6を除去し、図2(e)に示すように、微粒
子型導電ペースト4を塗布する。続いて、これを焼結
し、図2(f)に示すように、樹脂層1に形成された溝
2の形状に倣った配線パターン5を自己整合的に形成す
る。本例においても、導電性に優れた微細配線パターン
を簡単に形成することが可能である。
Next, as shown in FIG. 2 (d), the photoresist layer 6 is removed, and as shown in FIG. 2 (e), the fine particle type conductive paste 4 is applied. Subsequently, this is sintered, and as shown in FIG. 2F, the wiring pattern 5 that follows the shape of the groove 2 formed in the resin layer 1 is formed in a self-aligned manner. Also in this example, it is possible to easily form a fine wiring pattern having excellent conductivity.

【0026】上記方法は、接続孔(いわゆるスルーホー
ル)の形成にも応用することができる。以下、本発明を
適用した接続孔の形成方法の一例について、図3を参照
しながら説明する。なお、この接続孔の形成において
も、樹脂層への孔の形成と疎水化処理とは、どちらを先
に行ってもよいが、ここでは疎水化処理を先に行い、樹
脂層への孔の形成を後から行う場合を例にして説明す
る。
The above method can also be applied to the formation of connection holes (so-called through holes). Hereinafter, an example of a method of forming a connection hole to which the present invention is applied will be described with reference to FIG. In forming the connection hole, either the formation of the hole in the resin layer or the hydrophobic treatment may be performed first, but here, the hydrophobic treatment is performed first to form the hole in the resin layer. The case where the formation is performed later will be described as an example.

【0027】接続孔を形成するには、図3(a)に示す
ように、樹脂層1上に疎水化処理を施して疎水化層3を
形成する。次に、図3(b)に示すように、配線パター
ンに応じてフォトレジスト層6をフォトリソ技術などに
よって選択的に形成した後、当該フォトレジスト層6を
マスクとして例えば反応性イオンエッチング(RIE)
などの手法によりエッチングを行い、図3(c)に示す
ように、疎水化層3を選択的に除去すると同時に樹脂層
1に接続用の孔7を裏面に形成された配線層8に応じて
形成する。
To form the connection hole, as shown in FIG. 3A, the resin layer 1 is subjected to a hydrophobic treatment to form the hydrophobic layer 3. Next, as shown in FIG. 3B, after a photoresist layer 6 is selectively formed according to the wiring pattern by a photolithography technique or the like, the photoresist layer 6 is used as a mask to perform, for example, reactive ion etching (RIE).
As shown in FIG. 3C, the hydrophobic layer 3 is selectively removed and at the same time a hole 7 for connection is formed in the resin layer 1 in accordance with the wiring layer 8 formed on the back surface as shown in FIG. 3C. Form.

【0028】次いで、図3(d)に示すように、フォト
レジスト層6を除去し、図3(e)に示すように、微粒
子型導電ペースト4を塗布する。続いて、これを焼結す
ると、図3(f)に示すように、樹脂層1に形成された
孔7内に微粒子型導電ペースト4が速やかに充填され、
樹脂層1の表裏を接続する接続孔(スルーホール)が自
己整合的に形成される。
Next, as shown in FIG. 3D, the photoresist layer 6 is removed, and as shown in FIG. 3E, the fine particle type conductive paste 4 is applied. Then, when this is sintered, as shown in FIG. 3 (f), the fine particle type conductive paste 4 is quickly filled in the holes 7 formed in the resin layer 1,
Connection holes (through holes) that connect the front and back of the resin layer 1 are formed in a self-aligned manner.

【0029】以上のように本発明を適用することにより
接続孔も簡単に形成することができるが、さらに一歩進
めて、上記配線形成と接続孔形成を同時に行うことも可
能である。図4は、配線形成と接続孔形成を同時に行う
配線形成体の形成方法の一例を示すものである。なお、
この例においても、樹脂層への溝や孔の形成と疎水化処
理とは、どちらを先に行ってもよいが、ここでは疎水化
処理を先に行い、樹脂層への溝及び孔の形成を後から行
う場合を例にして説明する。
By applying the present invention as described above, the connection hole can be easily formed, but it is possible to go one step further and perform the wiring formation and the connection hole formation at the same time. FIG. 4 shows an example of a method for forming a wiring forming body in which wiring formation and connection hole formation are performed at the same time. In addition,
Also in this example, either the formation of grooves or holes in the resin layer or the hydrophobic treatment may be performed first, but here, the hydrophobic treatment is performed first to form the grooves and holes in the resin layer. Will be described as an example.

【0030】配線形成体を形成するには、図4(a)に
示すように、樹脂層1上に疎水化処理を施して疎水化層
3を形成する。次に、図4(b)に示すように、配線パ
ターンに応じてフォトレジスト層6をフォトリソ技術な
どによって選択的に形成した後、当該フォトレジスト層
6をマスクとして例えば反応性イオンエッチング(RI
E)などの手法によりエッチングを行い、図4(c)に
示すように、疎水化層3を選択的に除去すると同時に樹
脂層1に溝2を形成する。さらには、図4(d)に示す
ように、やはりエッチングなどの手法により、樹脂層1
に接続用の孔7を裏面に形成された配線層8に応じて形
成する。ここで、上記溝2と孔7とはどちらを先に形成
してもよく、本例とは逆に孔7を形成した後に溝2を形
成することも可能である。
To form the wiring forming body, as shown in FIG. 4A, the resin layer 1 is subjected to a hydrophobic treatment to form the hydrophobic layer 3. Next, as shown in FIG. 4B, a photoresist layer 6 is selectively formed according to the wiring pattern by a photolithography technique or the like, and then the photoresist layer 6 is used as a mask for reactive ion etching (RI), for example.
Etching is performed by a method such as E) to selectively remove the hydrophobizing layer 3 and simultaneously form the groove 2 in the resin layer 1 as shown in FIG. 4C. Further, as shown in FIG. 4D, the resin layer 1 is also formed by a technique such as etching.
A connecting hole 7 is formed in accordance with the wiring layer 8 formed on the back surface. Here, either the groove 2 or the hole 7 may be formed first, and the groove 2 may be formed after forming the hole 7 contrary to the present example.

【0031】次いで、図4(e)に示すように、フォト
レジスト層6を除去し、図4(f)に示すように、微粒
子型導電ペースト4を塗布する。続いて、これを焼結す
る。すると、図4(g)に示すように、樹脂層1に形成
された溝2や孔7内に微粒子型導電ペースト4が速やか
に凝集して充填され、樹脂層1に形成された溝2の形状
に倣った配線パターン5や樹脂層1の表裏を接続する接
続孔(スルーホール)が自己整合的に形成される。
Next, as shown in FIG. 4 (e), the photoresist layer 6 is removed, and as shown in FIG. 4 (f), the fine particle type conductive paste 4 is applied. Then, this is sintered. Then, as shown in FIG. 4G, the fine particle type conductive paste 4 is rapidly aggregated and filled in the grooves 2 and the holes 7 formed in the resin layer 1, and the grooves 2 formed in the resin layer 1 are filled. Connection holes (through holes) for connecting the front and back of the wiring pattern 5 and the resin layer 1 following the shape are formed in a self-aligned manner.

【0032】上記配線形成方法は、例えば発光素子を樹
脂中に埋め込んでチップ部品化した後、電極を樹脂表面
に形成する表示素子の形成方法などに応用することがで
きる。以下、この表示素子の形成方法、さらには画像表
示装置の製造方法について説明する。
The above wiring forming method can be applied to, for example, a method of forming a display element in which an electrode is formed on a resin surface after a light emitting element is embedded in a resin to form a chip component. Hereinafter, a method for forming the display element and a method for manufacturing the image display device will be described.

【0033】例えば発光ダイオードを用いて画像表示装
置を作製する場合、発光ダイオードを離間して配列する
必要がある。この配列方法としては種々の方法がある
が、ここでは二段階拡大転写法を例にして説明する。二
段階拡大転写法では、先ず、高集積度をもって第一基板
上に作成された素子を第一基板上で素子が配列された状
態よりは離間した状態となるように一時保持用部材に転
写し、次いで一時保持用部材に保持された前記素子をさ
らに離間して第二基板上に転写する二段階の拡大転写を
行う。なお、本例では転写を2段階としているが、素子
を離間して配置する拡大度に応じて転写を三段階やそれ
以上の多段階とすることもできる。
For example, when an image display device is manufactured using light emitting diodes, it is necessary to arrange the light emitting diodes so as to be spaced apart from each other. There are various methods for this arrangement, but here, the two-step expansion transfer method will be described as an example. In the two-step magnifying transfer method, first, the elements formed on the first substrate with a high degree of integration are transferred to the temporary holding member so that the elements are separated from the state in which the elements are arranged on the first substrate. Then, two-step enlargement transfer is performed in which the element held by the temporary holding member is further separated and transferred onto the second substrate. Although the transfer is performed in two steps in this example, the transfer can be performed in three steps or in multiple steps depending on the degree of enlargement in which the elements are arranged apart from each other.

【0034】図5は二段階拡大転写法の基本的な工程を
示す図である。まず、図5の(a)に示す第一基板20
上に、例えば発光素子のような素子22を密に形成す
る。素子を密に形成することで、各基板当たりに生成さ
れる素子の数を多くすることができ、製品コストを下げ
ることができる。第一基板20は例えば半導体ウエハ、
ガラス基板、石英ガラス基板、サファイア基板、プラス
チック基板などの種々素子形成可能な基板であるが、各
素子22は第一基板20上に直接形成したものであって
も良く、他の基板上で形成されたものを配列したもので
あっても良い。
FIG. 5 is a diagram showing the basic steps of the two-step enlargement transfer method. First, the first substrate 20 shown in FIG.
Elements 22 such as light emitting elements are densely formed thereon. By forming the elements densely, the number of elements generated on each substrate can be increased, and the product cost can be reduced. The first substrate 20 is, for example, a semiconductor wafer,
Various substrates such as a glass substrate, a quartz glass substrate, a sapphire substrate, and a plastic substrate can be formed, but each element 22 may be directly formed on the first substrate 20, or formed on another substrate. It may be an array of the created ones.

【0035】次に図5の(b)に示すように、第一基板
20から各素子22が図中破線で示す一時保持用部材2
1に転写され、この一時保持用部材21の上に各素子2
2が保持される。ここで隣接する素子22は離間され、
図示のようにマトリクス状に配される。すなわち素子2
2はx方向にもそれぞれ素子の間を広げるように転写さ
れるが、x方向に垂直なy方向にもそれぞれ素子の間を
広げるように転写される。このとき離間される距離は、
特に限定されず、一例として後続の工程での樹脂部形成
や電極パッドの形成を考慮した距離とすることができ
る。一時保持用部材21上に第一基板20から転写した
際に第一基板20上の全部の素子が離間されて転写され
るようにすることができる。この場合には、一時保持用
部材21のサイズはマトリクス状に配された素子22の
数(x方向、y方向にそれぞれ)に離間した距離を乗じ
たサイズ以上であれば良い。また、一時保持用部材11
上に第一基板20上の一部の素子が離間されて転写され
るようにすることも可能である。
Next, as shown in FIG. 5B, the elements 22 from the first substrate 20 to the temporary holding member 2 shown by broken lines in the figure.
1, and each element 2 is transferred onto the temporary holding member 21.
2 is retained. The adjacent elements 22 are now separated,
They are arranged in a matrix as shown. Ie element 2
2 is transferred so as to widen the spaces between the elements also in the x direction, but is also transferred so as to widen the spaces between the elements also in the y direction perpendicular to the x direction. The distance separated at this time is
The distance is not particularly limited, and as an example, the distance can be set in consideration of the formation of the resin portion and the formation of the electrode pad in the subsequent process. All the elements on the first substrate 20 may be transferred while being separated from each other when the first substrate 20 is transferred onto the temporary holding member 21. In this case, the size of the temporary holding member 21 may be equal to or larger than the size obtained by multiplying the number of elements 22 arranged in a matrix (in the x direction and the y direction) by the distance. In addition, the temporary holding member 11
It is also possible that a part of the elements on the first substrate 20 are transferred on the upper portion while being spaced apart from each other.

【0036】このような第一転写工程の後、図5の
(c)に示すように、一時保持用部材21上に存在する
素子22は離間されていることから、各素子22毎に素
子周りの樹脂の被覆と電極パッドの形成が行われる。素
子周りの樹脂の被覆は電極パッドを形成し易くし、次の
第二転写工程での取り扱いを容易にするなどのために形
成される。電極パッドの形成は、後述するように、最終
的な配線が続く第二転写工程の後に行われるため、その
際に配線不良が生じないように比較的大き目のサイズに
形成されるものである。なお、図5の(c)には電極パ
ッドは図示していない。各素子22の周りを樹脂23が
覆うことで樹脂形成チップ24が形成される。素子22
は平面上、樹脂形成チップ24の略中央に位置するが、
一方の辺や角側に偏った位置に存在するものであっても
良い。
After the first transfer step as described above, as shown in FIG. 5C, the elements 22 existing on the temporary holding member 21 are separated from each other. The resin is covered and the electrode pad is formed. The resin coating around the element is formed for facilitating the formation of the electrode pad and facilitating the handling in the next second transfer step. As will be described later, the electrode pad is formed after the second transfer step in which the final wiring is continued, so that the electrode pad is formed in a relatively large size so that wiring failure does not occur at that time. The electrode pads are not shown in FIG. 5 (c). A resin-formed chip 24 is formed by covering each element 22 with the resin 23. Element 22
Is located substantially in the center of the resin-formed chip 24 on a plane,
It may be present at a position deviated to one side or a corner side.

【0037】次に、図5の(d)に示すように、第二転
写工程が行われる。この第二転写工程では一時保持用部
材21上でマトリクス状に配される素子22が樹脂形成
チップ24ごと更に離間するように第二基板25上に転
写される。第二転写工程においても、隣接する素子22
は樹脂形成チップ24ごと離間され、図示のようにマト
リクス状に配される。すなわち素子22はx方向にもそ
れぞれ素子の間を広げるように転写されるが、x方向に
垂直なy方向にもそれぞれ素子の間を広げるように転写
される。第二転写工程によって配置された素子の位置が
画像表示装置などの最終製品の画素に対応する位置であ
るとすると、当初の素子22間のピッチの略整数倍が第
二転写工程によって配置された素子22のピッチとな
る。ここで第一基板20から一時保持用部材21での離
間したピッチの拡大率をnとし、一時保持用部材21か
ら第二基板25での離間したピッチの拡大率をmとする
と、略整数倍の値EはE=n×mで表される。
Next, as shown in FIG. 5D, the second transfer step is performed. In this second transfer process, the elements 22 arranged in a matrix on the temporary holding member 21 are transferred onto the second substrate 25 so as to be further separated together with the resin-formed chips 24. Also in the second transfer step, the adjacent element 22
Are separated from each other by the resin forming chips 24 and arranged in a matrix as shown in the drawing. That is, the elements 22 are transferred so as to widen the distance between the elements in the x direction, but are also transferred so as to widen the distance between the elements also in the y direction perpendicular to the x direction. Assuming that the positions of the elements arranged in the second transfer step correspond to the pixels of the final product such as an image display device, approximately an integer multiple of the pitch between the original elements 22 is arranged in the second transfer step. It is the pitch of the elements 22. Here, when the enlargement ratio of the pitch separated from the first substrate 20 to the temporary holding member 21 is n and the expansion ratio of the pitch separated from the temporary holding member 21 to the second substrate 25 is m, an approximately integral multiple The value E of is expressed by E = n × m.

【0038】第二基板25上に樹脂形成チップ24ごと
離間された各素子22には、配線が施される。この時、
先に形成した電極パッド等を利用して接続不良を極力抑
えながらの配線がなされる。この配線は例えば素子22
が発光ダイオードなどの発光素子の場合には、p電極、
n電極への配線を含む。
Wiring is provided to each of the elements 22 separated from the resin-formed chip 24 on the second substrate 25. This time,
Wiring is performed by using the electrode pad or the like previously formed while suppressing connection failure as much as possible. This wiring is, for example, the element 22.
Is a light emitting element such as a light emitting diode, a p electrode,
Including wiring to the n-electrode.

【0039】図5に示した二段階拡大転写法において
は、第一転写後の離間したスペースを利用して電極パッ
ドの形成などを行うことができ、そして第二転写後に配
線が施されるが、先に形成した電極パッド等を利用して
接続不良を極力抑えながらの配線がなされる。従って、
画像表示装置の歩留まりを向上させることができる。ま
た、本例の二段階拡大転写法においては、素子間の距離
を離間する工程が2工程であり、このような素子間の距
離を離間する複数工程の拡大転写を行うことで、実際は
転写回数が減ることになる。すなわち、例えば、ここで
第一基板20、20aから一時保持用部材21、21a
での離間したピッチの拡大率を2(n=2)とし、一時
保持用部材21、21aから第二基板25での離間した
ピッチの拡大率を2(m=2)とすると、仮に一度の転
写で拡大した範囲に転写しようとしたときでは、最終拡
大率が2×2の4倍で、その二乗の16回の転写すなわ
ち第一基板のアライメントを16回行う必要が生ずる
が、本例の二段階拡大転写法では、アライメントの回数
は第一転写工程での拡大率2の二乗の4回と第二転写工
程での拡大率2の二乗の4回を単純に加えただけの計8
回で済むことになる。即ち、同じ転写倍率を意図する場
合においては、(n+m)=n+2nm+m であ
ることから、必ず2nm回だけ転写回数を減らすことが
できることになる。従って、製造工程も回数分だけ時間
や経費の節約となり、特に拡大率の大きい場合に有益と
なる。
In the two-step enlargement transfer method shown in FIG.
Is the electrode pad using the separated space after the first transfer.
Can be performed, and can be created after the second transfer.
Lines are applied, but using the electrode pads etc. that were previously formed
Wiring is performed while suppressing connection failures as much as possible. Therefore,
The yield of the image display device can be improved. Well
Also, in the two-step expansion transfer method of this example, the distance between the elements
There are two steps to separate the elements.
Actually, by performing the multi-step expansion transfer that separates
The number of transfers will be reduced. That is, for example, here
Temporary holding members 21, 21a from the first substrate 20, 20a
The expansion ratio of the pitches separated by 2 is set to 2 (n = 2)
Separated from the holding members 21 and 21a on the second substrate 25
Assuming that the pitch expansion rate is 2 (m = 2), the
If you try to transfer to the area enlarged by copying,
The rate is 4 times 2 × 2, and the square of that is 16 times of transfer.
Then, it becomes necessary to perform alignment of the first substrate 16 times.
However, in the two-step expansion transfer method of this example, the number of alignment
Is the square of the enlargement factor of 2 in the first transfer process 4 times and the second transfer process
A total of 8 if you simply add 4 times the power of 2
It only needs to be done once. That is, when the same transfer magnification is intended,
In the case of (n + m)Two= NTwo+ 2nm + m TwoAnd
Therefore, be sure to reduce the transfer count by 2 nm.
You can do it. Therefore, the number of manufacturing processes is
And saves money, especially when the expansion rate is large.
Become.

【0040】なお、図5に示した二段階拡大転写法にお
いては、素子22を例えば発光素子としているが、これ
に限定されず、他の素子例えば液晶制御素子、光電変換
素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオー
ド素子、抵抗素子、スイッチング素子、微小磁気素子、
微小光学素子から選ばれた素子若しくはその部分、これ
らの組み合わせなどであっても良い。
In the two-step enlargement transfer method shown in FIG. 5, the element 22 is, for example, a light emitting element, but is not limited to this, and other elements such as a liquid crystal control element, a photoelectric conversion element, a piezoelectric element, and a thin film transistor. Element, thin film diode element, resistance element, switching element, micro magnetic element,
It may be an element selected from minute optical elements or a portion thereof, or a combination thereof.

【0041】上記第二転写工程においては、発光素子は
樹脂形成チップとして取り扱われ、一時保持用部材上か
ら第二基板にそれぞれ転写されるが、この樹脂形成チッ
プについて図6及び図7を参照して説明する。樹脂形成
チップ30は、離間して配置されている発光素子31の
周りを樹脂32で固めたものであり、このような樹脂形
成チップ30は、一時保持用部材から第二基板に発光素
子31を転写する場合に使用できるものである。樹脂形
成チップ30は略平板上でその主たる面が略正方形状と
される。この樹脂形成チップ30の形状は樹脂32を固
めて形成された形状であり、具体的には未硬化の樹脂を
各発光素子31を含むように全面に塗布し、これを硬化
した後で縁の部分をダイシング等で切断することで得ら
れる形状である。
In the second transfer step, the light emitting element is treated as a resin-formed chip and transferred from the temporary holding member to the second substrate. The resin-formed chip will be described with reference to FIGS. 6 and 7. Explain. The resin-formed chip 30 is a light-emitting element 31 that is spaced apart and is solidified with resin 32 around the light-emitting element 31. Such a resin-formed chip 30 has the light-emitting element 31 on the second substrate from the temporary holding member. It can be used when transferring. The resin-formed chip 30 has a substantially flat plate shape, and its main surface has a substantially square shape. The shape of the resin-formed chip 30 is a shape formed by solidifying a resin 32. Specifically, an uncured resin is applied to the entire surface so as to include each light emitting element 31, and the edge is formed after the resin is cured. It is a shape obtained by cutting the portion by dicing or the like.

【0042】略平板状の樹脂32の表面側と裏面側には
それぞれ電極パッド33,34が形成される。これら電
極パッド33,34の形成は全面に電極パッド33,3
4の材料となる金属層や多結晶シリコン層などの導電層
を形成し、フォトリソグラフィー技術により所要の電極
形状にパターンニングすることで形成される。これら電
極パッド33,34は発光素子31のp電極とn電極に
それぞれ接続するように形成されており、必要な場合に
は樹脂32にビアホールなどが形成される。上記配線形
成方法は、これら電極パッド33,34の形成に応用す
ることができ、これら電極パッド33,34は、樹脂3
2に電極パッド形状に応じて溝を形成しておき、微粒子
型導電ペーストを塗布し焼結することで自己整合的に形
成される。
Electrode pads 33 and 34 are formed on the front surface side and the back surface side of the substantially flat resin 32, respectively. The electrode pads 33, 34 are formed on the entire surface by the electrode pads 33, 3
It is formed by forming a conductive layer such as a metal layer or a polycrystalline silicon layer which is a material of No. 4, and patterning it into a required electrode shape by a photolithography technique. These electrode pads 33 and 34 are formed so as to be connected to the p electrode and the n electrode of the light emitting element 31, respectively, and via holes or the like are formed in the resin 32 if necessary. The above wiring forming method can be applied to the formation of these electrode pads 33 and 34.
Grooves are formed in the electrode 2 in accordance with the shape of the electrode pad, and a fine particle type conductive paste is applied and sintered to form in a self-aligning manner.

【0043】ここで電極パッド33,34は樹脂形成チ
ップ30の表面側と裏面側にそれぞれ形成されている
が、一方の面に両方の電極パッドを形成することも可能
であり、例えば薄膜トランジスタの場合ではソース、ゲ
ート、ドレインの3つの電極があるため、電極パッドを
3つ或いはそれ以上形成しても良い。電極パッド33,
34の位置が平板上ずれているのは、最終的な配線形成
時に上側からコンタクトをとっても重ならないようにす
るためである。電極パッド33,34の形状も正方形に
限定されず他の形状としても良い。
Here, the electrode pads 33 and 34 are formed on the front surface side and the back surface side of the resin-formed chip 30, respectively, but it is possible to form both electrode pads on one surface, for example, in the case of a thin film transistor. Since there are three electrodes of a source, a gate, and a drain, three or more electrode pads may be formed. Electrode pad 33,
The position of 34 is deviated on the flat plate so that the contacts do not overlap even if the contacts are taken from the upper side in the final wiring formation. The shape of the electrode pads 33, 34 is not limited to the square shape, and may be another shape.

【0044】このような樹脂形成チップ30を構成する
ことで、発光素子31の周りが樹脂32で被覆され平坦
化によって精度良く電極パッド33,34を形成できる
とともに発光素子31に比べて広い領域に電極パッド3
3,34を延在でき、次の第二転写工程での転写を吸着
治具で進める場合には取り扱いが容易になる。後述する
ように、最終的な配線が続く第二転写工程の後に行われ
るため、比較的大き目のサイズの電極パッド33,34
を利用した配線を行うことで、配線不良が未然に防止さ
れる。
By constructing such a resin-formed chip 30, the periphery of the light emitting element 31 is covered with the resin 32, and the electrode pads 33 and 34 can be accurately formed by flattening, and the area is wider than that of the light emitting element 31. Electrode pad 3
3, 34 can be extended, and handling is facilitated when the transfer in the next second transfer step is advanced by the suction jig. As will be described later, since the final wiring is performed after the subsequent second transfer step, the electrode pads 33, 34 having a relatively large size are formed.
By using the wiring, wiring failure can be prevented.

【0045】次に、図8に本例の二段階拡大転写法で使
用される素子の一例としての発光素子の構造を示す。図
8の(a)が素子断面図であり、図8の(b)が平面図
である。この発光素子はGaN系の発光ダイオードであ
り、たとえばサファイア基板上に結晶成長される素子で
ある。このようなGaN系の発光ダイオードでは、基板
を透過するレーザ照射によってレーザアブレーションが
生じ、GaNの窒素が気化する現象にともなってサファ
イア基板とGaN系の成長層の間の界面で膜剥がれが生
じ、素子分離を容易なものにできる特徴を有している。
Next, FIG. 8 shows the structure of a light emitting element as an example of an element used in the two-step expansion transfer method of this example. 8A is a sectional view of the element, and FIG. 8B is a plan view. This light emitting element is a GaN-based light emitting diode, for example, an element that is crystal-grown on a sapphire substrate. In such a GaN-based light emitting diode, laser ablation occurs due to laser irradiation through the substrate, and film peeling occurs at the interface between the sapphire substrate and the GaN-based growth layer due to the phenomenon of nitrogen vaporization of GaN. It has a feature that element isolation can be facilitated.

【0046】まず、その構造については、GaN系半導
体層からなる下地成長層41上に選択成長された六角錐
形状のGaN層42が形成されている。なお、下地成長
層41上には図示しない絶縁膜が存在し、六角錐形状の
GaN層42はその絶縁膜を開口した部分にMOCVD
法などによって形成される。このGaN層42は、成長
時に使用されるサファイア基板の主面をC面とした場合
にS面(1−101面)で覆われたピラミッド型の成長
層であり、シリコンをドープさせた領域である。このG
aN層42の傾斜したS面の部分はダブルへテロ構造の
クラッドとして機能する。GaN層42の傾斜したS面
を覆うように活性層であるInGaN層43が形成され
ており、その外側にマグネシウムドープのGaN層44
が形成される。このマグネシウムドープのGaN層44
もクラッドとして機能する。
First, regarding the structure, a hexagonal pyramidal GaN layer 42 that is selectively grown is formed on a base growth layer 41 made of a GaN-based semiconductor layer. An insulating film (not shown) is present on the underlying growth layer 41, and the hexagonal pyramidal GaN layer 42 is MOCVD-formed in the opening of the insulating film.
It is formed by the method. The GaN layer 42 is a pyramid-shaped growth layer covered with the S-plane (1-101 plane) when the main surface of the sapphire substrate used during growth is the C-plane, and is a region doped with silicon. is there. This G
The inclined S-plane portion of the aN layer 42 functions as a clad having a double hetero structure. An InGaN layer 43, which is an active layer, is formed so as to cover the inclined S-plane of the GaN layer 42, and a magnesium-doped GaN layer 44 is formed outside thereof.
Is formed. This magnesium-doped GaN layer 44
Also functions as a clad.

【0047】このような発光ダイオードには、p電極4
5とn電極46が形成されている。p電極45はマグネ
シウムドープのGaN層44上に形成されるNi/Pt
/AuまたはNi(Pd)/Pt/Auなどの金属材料
を蒸着して形成される。n電極46は前述の図示しない
絶縁膜を開口した部分でTi/Al/Pt/Auなどの
金属材料を蒸着して形成される。なお、下地成長層41
の裏面側からn電極取り出しを行う場合は、n電極46
の形成は下地成長層41の表面側には不要となる。
Such a light emitting diode has a p electrode 4
5 and the n-electrode 46 are formed. The p electrode 45 is Ni / Pt formed on the magnesium-doped GaN layer 44.
/ Au or Ni (Pd) / Pt / Au. The n-electrode 46 is formed by vapor-depositing a metal material such as Ti / Al / Pt / Au at the opening of the insulating film (not shown). The underlying growth layer 41
When taking out the n-electrode from the back side of the
Is unnecessary on the front surface side of the underlying growth layer 41.

【0048】このような構造のGaN系の発光ダイオー
ドは、青色発光も可能な素子であって、特にレーザアブ
レーションよって比較的簡単にサファイア基板から剥離
することができ、レーザビームを選択的に照射すること
で選択的な剥離が実現される。なお、GaN系の発光ダ
イオードとしては、平板上や帯状に活性層が形成される
構造であっても良く、上端部にC面が形成された角錐構
造のものであっても良い。また、他の窒化物系発光素子
や化合物半導体素子などであっても良い。
The GaN-based light emitting diode having such a structure is an element capable of emitting blue light, and can be peeled off from the sapphire substrate relatively easily by laser ablation, and a laser beam is selectively irradiated. As a result, selective peeling is realized. The GaN-based light emitting diode may have a structure in which an active layer is formed on a flat plate or in a strip shape, or may have a pyramidal structure in which a C plane is formed at an upper end portion. Further, it may be another nitride-based light emitting device, a compound semiconductor device, or the like.

【0049】次に、図5に示す発光素子の配列方法を応
用した画像表示装置の製造の具体的手法について説明す
る。発光素子は図8に示したGaN系の発光ダイオード
を用いている。先ず、図9に示すように、第一基板51
の主面上には複数の発光ダイオード52が密な状態で形
成されている。発光ダイオード52の大きさは微小なも
のとすることができ、例えば一辺約20μm程度とする
ことができる。第一基板51の構成材料としてはサファ
イア基板などのように発光ダイオード52に照射するレ
ーザの波長に対して透過率の高い材料が用いられる。発
光ダイオード52にはp電極などまでは形成されている
が最終的な配線は未だなされておらず、素子間分離の溝
52gが形成されていて、個々の発光ダイオード52は
分離できる状態にある。この溝52gの形成は例えば反
応性イオンエッチングで行う。
Next, a specific method of manufacturing an image display device to which the light emitting element arranging method shown in FIG. 5 is applied will be described. The light emitting element uses the GaN-based light emitting diode shown in FIG. First, as shown in FIG.
A plurality of light emitting diodes 52 are densely formed on the main surface of. The size of the light emitting diode 52 may be minute, and may be, for example, about 20 μm on each side. As a constituent material of the first substrate 51, a material having a high transmittance with respect to the wavelength of the laser with which the light emitting diode 52 is irradiated, such as a sapphire substrate, is used. Although the p-electrode and the like are formed in the light emitting diode 52, the final wiring is not yet formed, and the groove 52g for separating the elements is formed, so that the individual light emitting diodes 52 can be separated. The formation of the groove 52g is performed by reactive ion etching, for example.

【0050】次いで、第一基板51上の発光ダイオード
52を第1の一時保持用部材53上に転写する。ここで
第1の一時保持用部材53の例としては、ガラス基板、
石英ガラス基板、プラスチック基板などを用いることが
でき、本例では石英ガラス基板を用いた。また、第1の
一時保持用部材53の表面には、離型層として機能する
剥離層54が形成されている。剥離層54には、フッ素
コート、シリコーン樹脂、水溶性接着剤(例えばポリビ
ニルアルコール:PVA)、ポリイミドなどを用いるこ
とができるが、ここではポリイミドを用いた。
Next, the light emitting diode 52 on the first substrate 51 is transferred onto the first temporary holding member 53. Here, as an example of the first temporary holding member 53, a glass substrate,
A quartz glass substrate, a plastic substrate, or the like can be used. In this example, the quartz glass substrate was used. A release layer 54 that functions as a release layer is formed on the surface of the first temporary holding member 53. For the release layer 54, a fluorine coat, a silicone resin, a water-soluble adhesive (for example, polyvinyl alcohol: PVA), polyimide, or the like can be used, but here, polyimide is used.

【0051】転写に際しては、図9に示すように、第一
基板51上に発光ダイオード52を覆うに足る接着剤
(例えば紫外線硬化型の接着剤)55を塗布し、発光ダ
イオード52で支持されるように第1の一時保持用部材
53を重ね合わせる。この状態で、図10に示すように
第1の一時保持用部材53の裏面側から接着剤55に紫
外線(UV)を照射し、これを硬化する。第1の一時保
持用部材53は石英ガラス基板であり、上記紫外線はこ
れを透過して接着剤55を速やかに硬化する。
At the time of transfer, as shown in FIG. 9, an adhesive agent (for example, an ultraviolet curing adhesive agent) 55 sufficient to cover the light emitting diode 52 is applied on the first substrate 51 and is supported by the light emitting diode 52. Thus, the first temporary holding member 53 is superposed. In this state, as shown in FIG. 10, the adhesive 55 is irradiated with ultraviolet rays (UV) from the back surface side of the first temporary holding member 53 to cure it. The first temporary holding member 53 is a quartz glass substrate, and the ultraviolet rays pass through this to quickly cure the adhesive 55.

【0052】このとき、第1の一時保持用部材53は、
発光ダイオード52によって支持されていることから、
第一基板51と第1の一時保持用部材53との間隔は、
発光ダイオード52の高さによって決まることになる。
図10に示すように発光ダイオード52で支持されるよ
うに第1の一時保持用部材53を重ね合わせた状態で接
着剤55を硬化すれば、当該接着剤55の厚さtは、第
一基板51と第1の一時保持用部材53との間隔によっ
て規制されることになり、発光ダイオード52の高さに
よって規制される。すなわち、第一基板51上の発光ダ
イオード52がスペーサとしての役割を果たし、一定の
厚さの接着剤層が第一基板51と第1の一時保持用部材
53の間に形成されることになる。このように、上記の
方法では、発光ダイオード52の高さにより接着剤層の
厚みが決まるため、厳密に圧力を制御しなくとも一定の
厚みの接着剤層を形成することが可能である。
At this time, the first temporary holding member 53 is
Since it is supported by the light emitting diode 52,
The distance between the first substrate 51 and the first temporary holding member 53 is
It depends on the height of the light emitting diode 52.
As shown in FIG. 10, if the adhesive 55 is cured in a state in which the first temporary holding member 53 is superposed so as to be supported by the light emitting diode 52, the thickness t of the adhesive 55 becomes the first substrate. It is regulated by the distance between 51 and the first temporary holding member 53, and is regulated by the height of the light emitting diode 52. That is, the light emitting diode 52 on the first substrate 51 functions as a spacer, and an adhesive layer having a constant thickness is formed between the first substrate 51 and the first temporary holding member 53. . As described above, in the above method, the thickness of the adhesive layer is determined by the height of the light emitting diode 52, so that it is possible to form the adhesive layer having a constant thickness without strictly controlling the pressure.

【0053】接着剤55を硬化した後、図11に示すよ
うに、発光ダイオード52に対しレーザを第一基板51
の裏面から照射し、当該発光ダイオード52を第一基板
51からレーザアブレーションを利用して剥離する。G
aN系の発光ダイオード52はサファイアとの界面で金
属のGaと窒素に分解することから、比較的簡単に剥離
できる。照射するレーザとしてはエキシマレーザ、高調
波YAGレーザなどが用いられる。このレーザアブレー
ションを利用した剥離によって、発光ダイオード52は
第一基板51の界面で分離し、一時保持用部材53上に
接着剤55に埋め込まれた状態で転写される。
After the adhesive 55 is cured, a laser is applied to the light emitting diode 52 as shown in FIG.
Then, the light emitting diode 52 is separated from the first substrate 51 by laser ablation. G
Since the aN-based light emitting diode 52 decomposes into metallic Ga and nitrogen at the interface with sapphire, it can be peeled off relatively easily. An excimer laser, a harmonic YAG laser, or the like is used as a laser for irradiation. By the peeling using the laser ablation, the light emitting diode 52 is separated at the interface of the first substrate 51 and is transferred onto the temporary holding member 53 in a state of being embedded in the adhesive 55.

【0054】図12は、上記剥離により第一基板51を
取り除いた状態を示すものである。このとき、レーザに
てGaN系発光ダイオードをサファイア基板からなる第
一基板51から剥離しており、その剥離面にGa56が
析出しているため、これをエッチングすることが必要で
ある。そこで、NaOH水溶液もしくは希硝酸などによ
りウエットエッチングを行い、図13に示すように、G
a56を除去する。さらに、図14に示すように、酸素
プラズマ(Oプラズマ)により表面を清浄化し、ダイ
シングにより接着剤55をダイシング溝57によって切
断し、発光ダイオード52毎にダイシングした後、発光
ダイオード52の選択分離を行なう。ダイシングプロセ
スは通常のブレードを用いたダイシング、20μm以下
の幅の狭い切り込みが必要なときには上記レーザを用い
たレーザによる加工を行う。その切り込み幅は画像表示
装置の画素内の接着剤55で覆われた発光ダイオード5
2の大きさに依存するが、一例として、エキシマレーザ
にて溝加工を行い、チップの形状を形成する。
FIG. 12 shows a state in which the first substrate 51 is removed by the above peeling. At this time, the GaN-based light-emitting diode is peeled off from the first substrate 51 made of a sapphire substrate by a laser, and Ga 56 is deposited on the peeled surface, so it is necessary to etch this. Therefore, wet etching is performed using an aqueous solution of NaOH or dilute nitric acid, and as shown in FIG.
Remove a56. Further, as shown in FIG. 14, the surface is cleaned by oxygen plasma (O 2 plasma), the adhesive 55 is cut by the dicing groove 57 by dicing, and each light emitting diode 52 is diced, and then the light emitting diode 52 is selectively separated. Do. As the dicing process, dicing using a normal blade and laser processing using the above laser are performed when a narrow cut of 20 μm or less is required. The cut width is the light emitting diode 5 covered with the adhesive 55 in the pixel of the image display device.
Depending on the size of 2, the groove shape is processed by an excimer laser to form the shape of the chip, as an example.

【0055】発光ダイオード52を選択分離するには、
先ず、図15に示すように、清浄化した発光ダイオード
52上に熱可塑性接着剤58を塗布し、この上に第2の
一時保持用部材59を重ねる。この第2の一時保持用部
材59も、先の第1の一時保持用部材53と同様、ガラ
ス基板、石英ガラス基板、プラスチック基板などを用い
ることができ、本例では石英ガラス基板を用いた。ま
た、この第2の一時保持用部材59の表面にもポリイミ
ドなどからなる剥離層60を形成しておく。
To selectively separate the light emitting diodes 52,
First, as shown in FIG. 15, a thermoplastic adhesive 58 is applied onto the cleaned light emitting diode 52, and a second temporary holding member 59 is superposed thereon. As the second temporary holding member 59, a glass substrate, a quartz glass substrate, a plastic substrate, or the like can be used for the second temporary holding member 53, and the quartz glass substrate is used in this example. Further, a peeling layer 60 made of polyimide or the like is also formed on the surface of the second temporary holding member 59.

【0056】次いで、図16に示すように、転写対象と
なる発光ダイオード52aに対応した位置にのみ第1の
一時保持用部材53の裏面側からレーザを照射し、レー
ザアブレーショによりこの発光ダイオード52aを第1
の一時保持用部材53から剥離する。それと同時に、や
はり転写対象となる発光ダイオード52aに対応した位
置に、第2の一時保持用部材59の裏面側から可視また
は赤外レーザ光を照射して、この部分の熱可塑性接着剤
58を一旦溶融し硬化させる。その後、第2の一時保持
用部材59を第1の一時保持用部材53から引き剥がす
と、図17に示すように、上記転写対象となる発光ダイ
オード52aのみが選択的に分離され、第2の一時保持
用部材59上に転写される。
Then, as shown in FIG. 16, the laser is irradiated from the back surface side of the first temporary holding member 53 only to the position corresponding to the light emitting diode 52a to be transferred, and the light emitting diode 52a is subjected to laser ablation. The first
The temporary holding member 53 is peeled off. At the same time, visible or infrared laser light is radiated from the back side of the second temporary holding member 59 to the position corresponding to the light emitting diode 52a which is also the transfer target, and the thermoplastic adhesive 58 in this portion is temporarily removed. Melt and cure. After that, when the second temporary holding member 59 is peeled off from the first temporary holding member 53, as shown in FIG. 17, only the light emitting diode 52a to be transferred is selectively separated, and the second temporary holding member 59 is separated. The image is transferred onto the temporary holding member 59.

【0057】上記選択分離後、図18に示すように、転
写された発光ダイオード52を覆って樹脂を塗布し、樹
脂層61を形成する。さらに、図19に示すように、酸
素プラズマなどにより樹脂層61の厚さを削減し、図2
0に示すように、発光ダイオード52に対応した位置に
レーザの照射によりビアホール62を形成する。ビアホ
ール62の形成には、エキシマレーザ、高調波YAGレ
ーザ、炭酸ガスレーザなどを用いることができる。この
とき、ビアホール62は例えば約3〜7μmの径を開け
ることになる。
After the selective separation, as shown in FIG. 18, resin is applied to cover the transferred light emitting diode 52 to form a resin layer 61. Further, as shown in FIG. 19, the thickness of the resin layer 61 is reduced by oxygen plasma or the like.
As shown in 0, a via hole 62 is formed at a position corresponding to the light emitting diode 52 by laser irradiation. An excimer laser, a harmonic YAG laser, a carbon dioxide gas laser, or the like can be used to form the via hole 62. At this time, the via hole 62 has a diameter of, for example, about 3 to 7 μm.

【0058】次に、上記ビアホール62を介して発光ダ
イオード52のp電極と接続されるアノード側電極パッ
ド63を形成する。このアノード側電極パッド63は、
微粒子型導電ペーストを焼結したもので形成する。図2
1は、発光ダイオード52を第2の一時保持用部材59
に転写して、アノード電極(p電極)側のビアホール6
2を形成した後、アノード側電極パッド63を形成した
状態を示している。この電極パッド63を形成する際
に、上記配線形成方法を利用する。すなわち、電極パッ
ド63は、樹脂層61に電極パッド形状に応じて溝を形
成しておき、微粒子型導電ペーストを塗布した後、これ
を焼結することで自己整合的に形成する。
Next, the anode side electrode pad 63 connected to the p electrode of the light emitting diode 52 through the via hole 62 is formed. The anode side electrode pad 63 is
It is formed by sintering a fine particle type conductive paste. Figure 2
1 is a second temporary holding member 59 for holding the light emitting diode 52.
Transferred to the via hole 6 on the anode electrode (p electrode) side.
2 shows a state in which the anode side electrode pad 63 is formed after forming 2. When forming the electrode pad 63, the above wiring forming method is used. That is, the electrode pad 63 is formed in a self-aligned manner by forming a groove in the resin layer 61 according to the shape of the electrode pad, applying a fine particle type conductive paste, and then sintering this.

【0059】上記アノード側電極パッド63を形成した
後、反対側の面にカソード側電極を形成するため、第3
の一時保持用部材64への転写を行う。第3の一時保持
用部材64も、例えば石英ガラスなどからなる。転写に
際しては、図22に示すように、アノード側電極パッド
63を形成した発光ダイオード52、さらには樹脂層6
1上に接着剤65を塗布し、この上に第3の一時保持用
部材64を貼り合せる。この状態で第2の一時保持用部
材59の裏面側からレーザを照射すると、石英ガラスか
らなる第2の一時保持用部材59と、当該第2の一時保
持用部材59上に形成されたポリイミドからなる剥離層
60の界面でレーザアブレーションによる剥離が起き、
剥離層60上に形成されている発光ダイオード52や樹
脂層61は、第3の一時保持用部材64上に転写され
る。図23は、第2の一時保持用部材59を分離した状
態を示すものである。
After forming the anode side electrode pad 63, the third side is formed to form the cathode side electrode on the opposite surface.
Is transferred to the temporary holding member 64. The third temporary holding member 64 is also made of, for example, quartz glass. At the time of transfer, as shown in FIG. 22, the light emitting diode 52 on which the anode side electrode pad 63 is formed, and further the resin layer 6
An adhesive agent 65 is applied onto the first member 1, and the third temporary holding member 64 is bonded onto the first member. In this state, when laser light is radiated from the back surface side of the second temporary holding member 59, the second temporary holding member 59 made of quartz glass and the polyimide formed on the second temporary holding member 59 are used. Peeling by laser ablation occurs at the interface of the peeling layer 60
The light emitting diode 52 and the resin layer 61 formed on the peeling layer 60 are transferred onto the third temporary holding member 64. FIG. 23 shows a state in which the second temporary holding member 59 is separated.

【0060】カソード側電極の形成に際しては、上記の
転写工程を経た後、図24に示すO プラズマ処理によ
り上記剥離層60や余分な樹脂層61を除去し、発光ダ
イオード52のコンタクト半導体層(n電極)を露出さ
せる。発光ダイオード52は一時保持用部材64の接着
剤65によって保持された状態で、発光ダイオード52
の裏面がn電極側(カソード電極側)になっていて、図
25に示すように電極パッド66を形成すれば、電極パ
ッド66は発光ダイオード52の裏面と電気的に接続さ
れる。この電極パッド66を形成する際にも上記配線形
成方法を応用することが好ましい。すなわち、電極パッ
ド66は、やはり樹脂層61に電極パッド形状に応じて
溝を形成しておき、微粒子型導電ペーストを塗布した
後、これを焼結することで自己整合的に形成する。この
ときのカソード側の電極パッドは、例えば約60μm角
とすることができる。
When forming the cathode side electrode,
After the transfer process, O shown in FIG. TwoBy plasma treatment
By removing the release layer 60 and the excess resin layer 61,
The contact semiconductor layer (n electrode) of the ion 52 is exposed.
Let The light emitting diode 52 is bonded to the temporary holding member 64.
Held by the agent 65, the light emitting diode 52
The back surface of the is on the n-electrode side (cathode electrode side)
If the electrode pad 66 is formed as shown in FIG.
The pad 66 is electrically connected to the back surface of the light emitting diode 52.
Be done. Even when the electrode pad 66 is formed, the above wiring type is used.
It is preferable to apply the synthetic method. That is, the electrode pack
According to the shape of the electrode pad on the resin layer 61,
The grooves are formed and the fine particle type conductive paste is applied.
After that, this is sintered to form in a self-aligned manner. this
At this time, the electrode pad on the cathode side is, for example, about 60 μm square
Can be

【0061】次に、上記樹脂層61や接着剤65によっ
て固められた発光ダイオード52を個別に切り出し、上
記樹脂形成チップの状態にする。切り出しは、例えばレ
ーザダイシングにより行えばよい。図26は、レーザダ
イシングによる切り出し工程を示すものである。レーザ
ダイシングは、レーザのラインビームを照射することに
より行われ、上記樹脂層61及び接着剤65を第3の一
時保持用部材64が露出するまで切断する。このレーザ
ダイシングにより各発光ダイオード52は所定の大きさ
の樹脂形成チップとして切り出され、後述の実装工程へ
と移行される。
Next, the light emitting diodes 52 solidified by the resin layer 61 and the adhesive 65 are individually cut out to form the resin-formed chip. The cutting may be performed by laser dicing, for example. FIG. 26 shows a cutting process by laser dicing. The laser dicing is performed by irradiating a line beam of a laser, and the resin layer 61 and the adhesive 65 are cut until the third temporary holding member 64 is exposed. By this laser dicing, each light emitting diode 52 is cut out as a resin-formed chip of a predetermined size, and the process goes to a mounting process described later.

【0062】実装工程では、機械的手段(真空吸引によ
る素子吸着)とレーザアブレーションの組み合わせによ
り発光ダイオード52(樹脂形成チップ)が第3の一時
保持用部材64から剥離される。図27は、第3の一時
保持用部材64上に配列している発光ダイオード52を
吸着装置67でピックアップするところを示した図であ
る。このときの吸着孔68は画像表示装置の画素ピッチ
にマトリクス状に開口していて、発光ダイオード52を
多数個、一括で吸着できるようになっている。このとき
の開口径は、例えば直径約100μmで600μmピッ
チのマトリクス状に開口されて、一括で約300個を吸
着できる。このときの吸着孔68の部材は例えば、Ni
電鋳により作製したもの、もしくはSUSなどの金属板
をエッチングで穴加工したものが使用され、吸着孔68
の奥には吸着チャンバ69が形成されており、この吸着
チャンバ69を負圧に制御することで発光ダイオード5
2の吸着が可能になる。発光ダイオード52はこの段階
で樹脂層61で覆われており、その上面は略平坦化され
ている。このために吸着装置67による選択的な吸着を
容易に進めることができる。
In the mounting process, the light emitting diode 52 (resin-formed chip) is separated from the third temporary holding member 64 by a combination of mechanical means (element suction by vacuum suction) and laser ablation. FIG. 27 is a diagram showing that the light emitting diodes 52 arranged on the third temporary holding member 64 are picked up by the suction device 67. At this time, the suction holes 68 are opened in a matrix at the pixel pitch of the image display device, so that a large number of light emitting diodes 52 can be sucked together. The opening diameter at this time is, for example, about 100 μm in diameter, and the openings are formed in a matrix shape with a pitch of 600 μm, and about 300 pieces can be adsorbed at once. The member of the suction hole 68 at this time is, for example, Ni.
The one formed by electroforming or the one obtained by making a hole by etching a metal plate such as SUS is used.
An adsorption chamber 69 is formed at the back of the light emitting diode 5 by controlling the adsorption chamber 69 to a negative pressure.
2 can be adsorbed. The light emitting diode 52 is covered with the resin layer 61 at this stage, and its upper surface is substantially flattened. Therefore, selective adsorption by the adsorption device 67 can be easily promoted.

【0063】なお、上記吸着装置67には、真空吸引に
よる素子吸着の際に、発光ダイオード52(樹脂形成チ
ップ)を一定の位置に安定して保持できるように、素子
位置ずれ防止手段を形成しておくことが好ましい。図2
8は、素子位置ずれ防止手段70を設けた吸着装置67
の一例を示すものである。本例では、素子位置ずれ防止
手段70は、樹脂形成チップの周面に当接する位置決め
ピンとして形成されており、これが樹脂形成チップの周
面(具体的にはレーザダイシングにより切断された樹脂
層61の切断面)に当接することにより、吸着装置67
と樹脂形成チップ(すなわち発光ダイオード52)とが
互いに正確に位置合わせされる。上記レーザダイシング
により切断された樹脂層61の切断面は、完全な垂直面
ではなく、5°〜10°程度のテーパ−を有する。した
がって、上記位置決めピン(素子位置ずれ防止手段6
0)にも同様のテーパ−を持たせておけば、吸着装置6
7と発光ダイオード52間に若干の位置ずれがあったと
しても、速やかに矯正される。
Incidentally, the suction device 67 is provided with element displacement preventing means so that the light emitting diode 52 (resin-formed chip) can be stably held at a fixed position when the element is sucked by vacuum suction. It is preferable to keep. Figure 2
8 is a suction device 67 provided with a device position shift prevention means 70.
FIG. In this example, the element displacement prevention means 70 is formed as a positioning pin that abuts the peripheral surface of the resin-formed chip, and this is a peripheral surface of the resin-formed chip (specifically, the resin layer 61 cut by laser dicing). By making contact with the cutting surface of the suction device 67.
And the resin-formed chip (that is, the light emitting diode 52) are accurately aligned with each other. The cut surface of the resin layer 61 cut by the laser dicing is not a completely vertical surface but has a taper of about 5 ° to 10 °. Therefore, the positioning pin (element position deviation prevention means 6
If 0) has the same taper, the adsorption device 6
Even if there is a slight displacement between 7 and the light emitting diode 52, it can be corrected immediately.

【0064】上記発光ダイオード52の剥離に際して
は、上記吸着装置67による素子吸着と、レーザアブレ
ーションによる樹脂形成チップの剥離を組み合わせ、剥
離が円滑に進むようにしている。レーザアブレーション
は、第3の一時保持用部材64の裏面側からレーザを照
射することにより行う。このレーザアブレーションによ
って、第3の一時保持用部材64と接着剤65の界面で
剥離が生ずる。
At the time of peeling the light emitting diode 52, the element suction by the suction device 67 and the peeling of the resin-formed chip by laser ablation are combined so that the peeling proceeds smoothly. Laser ablation is performed by irradiating a laser from the back surface side of the third temporary holding member 64. This laser ablation causes peeling at the interface between the third temporary holding member 64 and the adhesive 65.

【0065】図29は発光ダイオード52を第二基板7
1に転写するところを示した図である。第二基板71
は、配線層72を有する配線基板であり、発光ダイオー
ド52を装着する際に第二基板71にあらかじめ接着剤
層73が塗布されており、その発光ダイオード52下面
の接着剤層73を硬化させ、発光ダイオード52を第二
基板71に固着して配列させることができる。この装着
時には、吸着装置67の吸着チャンバ69が圧力の高い
状態となり、吸着装置67と発光ダイオード52との吸
着による結合状態は解放される。接着剤層73はUV硬
化型接着剤、熱硬化性接着剤、熱可塑性接着剤などによ
って構成することができる。第二基板71上で発光ダイ
オード52が配置される位置は、一時保持用部材64上
での配列よりも離間したものとなる。接着剤層73の樹
脂を硬化させるエネルギーは第二基板71の裏面から供
給される。UV硬化型接着剤の場合はUV照射装置に
て、熱硬化性接着剤の場合は赤外線加熱などによって発
光ダイオード52の下面のみ硬化させ、熱可塑性接着剤
場合は、赤外線やレーザの照射によって接着剤を溶融さ
せ接着を行う。
FIG. 29 shows the light emitting diode 52 mounted on the second substrate 7.
It is the figure which showed the place which is transferred to 1. Second substrate 71
Is a wiring board having a wiring layer 72, an adhesive layer 73 is previously applied to the second substrate 71 when the light emitting diode 52 is mounted, and the adhesive layer 73 on the lower surface of the light emitting diode 52 is cured, The light emitting diodes 52 can be fixedly arranged on the second substrate 71. At the time of this mounting, the suction chamber 69 of the suction device 67 is in a high pressure state, and the coupled state of the suction device 67 and the light emitting diode 52 by suction is released. The adhesive layer 73 can be composed of a UV curable adhesive, a thermosetting adhesive, a thermoplastic adhesive, or the like. The position where the light emitting diodes 52 are arranged on the second substrate 71 is farther from the arrangement on the temporary holding member 64. Energy for curing the resin of the adhesive layer 73 is supplied from the back surface of the second substrate 71. In the case of a UV curable adhesive, a UV irradiation device is used. In the case of a thermosetting adhesive, only the lower surface of the light emitting diode 52 is cured by infrared heating, and in the case of a thermoplastic adhesive, the adhesive is irradiated by infrared rays or laser. Are melted and bonded.

【0066】図30は、他の色の発光ダイオード74を
第二基板71に配列させるプロセスを示す図である。図
27あるいは図28で用いた吸着装置67をそのまま使
用して、第二基板71にマウントする位置をその色の位
置にずらすだけでマウントすると、画素としてのピッチ
は一定のまま複数色からなる画素を形成できる。ここ
で、発光ダイオード52と発光ダイオード74は必ずし
も同じ形状でなくとも良い。図30では、赤色の発光ダ
イオード74が六角錐のGaN層を有しないプレーナ型
構造とされ、他の発光ダイオード52とその形状が異な
っているが、この段階では各発光ダイオード52、74
は既に樹脂形成チップとして樹脂層61、接着剤65で
覆われており、素子構造の違いにもかかわらず同一の取
り扱いが実現される。
FIG. 30 is a diagram showing a process of arranging light emitting diodes 74 of another color on the second substrate 71. When the suction device 67 used in FIG. 27 or FIG. 28 is used as it is, and the mounting position on the second substrate 71 is simply shifted to the position of the color, the pixel pitch is fixed and the pixel having a plurality of colors is formed. Can be formed. Here, the light emitting diode 52 and the light emitting diode 74 do not necessarily have to have the same shape. In FIG. 30, the red light emitting diode 74 has a planar structure having no hexagonal pyramidal GaN layer, and its shape is different from that of the other light emitting diodes 52, but at this stage, each light emitting diode 52, 74 is formed.
Is already covered with the resin layer 61 and the adhesive 65 as a resin-formed chip, and the same handling can be realized despite the difference in the element structure.

【0067】次いで、図31に示すように、これら発光
ダイオード52,74を含む樹脂形成チップを覆って絶
縁層75を形成する。絶縁層75としては、透明エポキ
シ接着剤、UV硬化型接着剤、ポリイミドなどを用いる
ことができる。上記絶縁層75を形成した後、配線形成
工程を行なう。図32は配線形成工程を示す図である。
絶縁層75に開口部76、77、78、79、80、8
1を形成し、発光ダイオード52、74のアノード、カ
ソードの電極パッドと第二基板71の配線層72を接続
する配線82、83、84を形成した図である。このと
きに形成する開口部すなわちビアホールは発光ダイオー
ド52、74の電極パッドの面積を大きくしているので
大きくすることができ、ビアホールの位置精度も各発光
ダイオードに直接形成するビアホールに比べて粗い精度
で形成できる。例えば、このときのビアホールは、約6
0μm角の電極パッドに対し、直径約20μmのものを
形成できる。また、ビアホールの深さは配線基板と接続
するもの、アノード電極と接続するもの、カソード電極
と接続するものの3種類の深さがあるのでレーザのパル
ス数で制御し、最適な深さを開口する。
Then, as shown in FIG. 31, an insulating layer 75 is formed so as to cover the resin-formed chip including these light emitting diodes 52 and 74. As the insulating layer 75, a transparent epoxy adhesive, a UV curable adhesive, polyimide or the like can be used. After forming the insulating layer 75, a wiring forming step is performed. FIG. 32 is a diagram showing a wiring forming process.
Openings 76, 77, 78, 79, 80, 8 in the insulating layer 75
1 is a diagram in which the wirings 82, 83 and 84 for connecting the electrode pads of the anodes and cathodes of the light emitting diodes 52 and 74 and the wiring layer 72 of the second substrate 71 are formed by forming No. 1 in FIG. The openings formed at this time, that is, the via holes, can be enlarged because the area of the electrode pads of the light emitting diodes 52, 74 is increased, and the positional accuracy of the via holes is coarser than that of the via holes formed directly in each light emitting diode. Can be formed with. For example, the via hole at this time is about 6
A diameter of about 20 μm can be formed for a 0 μm square electrode pad. Further, the depth of the via hole has three kinds of depth, one for connecting to the wiring substrate, one for connecting to the anode electrode, and one for connecting to the cathode electrode. Therefore, it is controlled by the number of laser pulses to open the optimum depth. .

【0068】その後、図33に示すように、保護層85
を形成し、ブラックマスク86を形成して画像表示装置
のパネルは完成する。このときの保護層85は図30の
絶縁層75と同様であり、透明エポキシ接着剤などの材
料が使用できる。この保護層85は加熱硬化し配線を完
全に覆う。この後、パネル端部の配線からドライバーI
Cを接続して駆動パネルを製作することになる。
Then, as shown in FIG. 33, a protective layer 85 is formed.
And the black mask 86 is formed to complete the panel of the image display device. The protective layer 85 at this time is the same as the insulating layer 75 in FIG. 30, and a material such as a transparent epoxy adhesive can be used. The protective layer 85 is hardened by heating to completely cover the wiring. After this, the driver I
A drive panel will be manufactured by connecting C.

【0069】上述のような発光素子の配列方法において
は、一時保持用部材59、64に発光ダイオード52を
保持させた時点で既に、素子間の距離が大きくされ、そ
の広がった間隔を利用して比較的サイズの電極パッド6
3、66などを設けることが可能となる。それら比較的
サイズの大きな電極パッド63、66を利用した配線が
行われるために、素子サイズに比較して最終的な装置の
サイズが著しく大きな場合であっても容易に配線を形成
できる。また、本例の発光素子の配列方法では、発光ダ
イオード52の周囲が硬化した樹脂層61で被覆され平
坦化によって精度良く電極パッド63,66を形成でき
るとともに素子に比べて広い領域に電極パッド63,6
6を延在でき、次の第二転写工程での転写を吸着治具で
進める場合には取り扱いが容易になる。
In the method of arranging the light emitting elements as described above, the distance between the elements is already increased at the time when the light emitting diodes 52 are held by the temporary holding members 59 and 64, and the expanded spacing is used. Relatively sized electrode pad 6
3, 66, etc. can be provided. Wiring is performed using the electrode pads 63 and 66 having a relatively large size, so that the wiring can be easily formed even when the size of the final device is significantly larger than the element size. In addition, in the method of arranging the light emitting elements of this example, the electrode pads 63 and 66 can be accurately formed by flattening by covering the periphery of the light emitting diodes 52 with the hardened resin layer 61, and the electrode pads 63 can be formed in a wider area than the elements. , 6
6 can be extended, and the handling becomes easy when the transfer in the next second transfer step is advanced by the suction jig.

【0070】[0070]

【発明の効果】以上の説明からも明らかなように、本発
明の配線及びその形成方法によれば、従来のペーストを
用いた配線形成に比べて工程数を削減することができ、
またメッキ法に比べて簡単なプロセスとすることが可能
である。また、形成される配線は、導電性に優れたもの
であり、微細配線も容易に実現することが可能である。
同様に、本発明の接続孔及びその形成方法、配線形成体
及びその形成方法によれば、簡単な手法で信頼性の高い
接続孔、配線形成体の形成が可能である。
As is apparent from the above description, according to the wiring and the method for forming the wiring of the present invention, the number of steps can be reduced as compared with the conventional wiring formation using paste,
In addition, it is possible to make the process simpler than the plating method. In addition, the formed wiring has excellent conductivity, and fine wiring can be easily realized.
Similarly, according to the connection hole and the forming method thereof, and the wiring forming body and the forming method of the present invention, it is possible to form the connection hole and the wiring forming body with high reliability by a simple method.

【0071】また、本発明の表示素子の形成方法によれ
ば、上記利点に加えて、発光素子を樹脂によりモジュー
ル化した場合にも良好な電極形成が可能で、搬送や基体
への実装も容易であるような構造を有し信頼性の高い表
示素子を作製することができる。さらに、これら配線形
成方法や発光素子の形成方法を応用することにより、生
産性に優れ製造コストを抑えることが可能な画像表示装
置の製造方法を提供することが可能である。
Further, according to the method of forming a display element of the present invention, in addition to the above advantages, good electrodes can be formed even when the light emitting element is modularized with resin, and transportation and mounting on a substrate are easy. It is possible to manufacture a highly reliable display element having a structure as described below. Furthermore, by applying these wiring forming methods and light emitting element forming methods, it is possible to provide a method of manufacturing an image display device which is excellent in productivity and can suppress manufacturing costs.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した配線形成方法の一例を示す概
略断面図であり、(a)は溝形成工程、(b)は疎水化
処理工程、(c)は微粒子型導電ペースト塗布工程、
(d)は焼結工程をそれぞれ示す。
FIG. 1 is a schematic cross-sectional view showing an example of a wiring forming method to which the present invention is applied, where (a) is a groove forming step, (b) is a hydrophobic treatment step, (c) is a fine particle type conductive paste applying step,
(D) shows a sintering process, respectively.

【図2】本発明を適用した配線形成方法の他の例を示す
概略断面図であり、(a)は疎水化処理工程、(b)は
フォトレジスト形成工程、(c)はエッチング工程、
(d)はフォトレジスト除去工程、(e)は微粒子型導
電ペースト塗布工程、(f)は焼結工程をそれぞれ示
す。
FIG. 2 is a schematic cross-sectional view showing another example of a wiring forming method to which the present invention is applied, where (a) is a hydrophobic treatment step, (b) is a photoresist forming step, and (c) is an etching step.
(D) shows a photoresist removing step, (e) shows a fine particle type conductive paste applying step, and (f) shows a sintering step.

【図3】本発明を適用した接続孔形成方法の一例を示す
概略断面図であり、(a)は疎水化処理工程、(b)は
フォトレジスト形成工程、(c)はエッチング工程、
(d)はフォトレジスト除去工程、(e)は微粒子型導
電ペースト塗布工程、(f)は焼結工程をそれぞれ示
す。
FIG. 3 is a schematic cross-sectional view showing an example of a method of forming a connection hole to which the present invention is applied, where (a) is a hydrophobic treatment step, (b) is a photoresist forming step, and (c) is an etching step.
(D) shows a photoresist removing step, (e) shows a fine particle type conductive paste applying step, and (f) shows a sintering step.

【図4】本発明を適用した配線形成体の形成方法の一例
を示す概略断面図であり、(a)は疎水化処理工程、
(b)はフォトレジスト形成工程、(c)は溝エッチン
グ工程、(d)は孔エッチング工程、(e)はフォトレ
ジスト除去工程、(f)は微粒子型導電ペースト塗布工
程、(g)は焼結工程をそれぞれ示す。
FIG. 4 is a schematic cross-sectional view showing an example of a method for forming a wiring forming body to which the present invention is applied, in which (a) is a hydrophobic treatment step,
(B) is a photoresist forming step, (c) is a groove etching step, (d) is a hole etching step, (e) is a photoresist removing step, (f) is a fine particle type conductive paste applying step, and (g) is a baking step. Each of the binding steps is shown.

【図5】素子の配列方法を示す模式図である。FIG. 5 is a schematic view showing a method of arranging elements.

【図6】樹脂形成チップの概略斜視図である。FIG. 6 is a schematic perspective view of a resin-formed chip.

【図7】樹脂形成チップの概略平面図である。FIG. 7 is a schematic plan view of a resin-formed chip.

【図8】発光素子の一例を示す図であって、(a)は断
面図、(b)は平面図である。
FIG. 8 is a diagram showing an example of a light emitting element, in which (a) is a cross-sectional view and (b) is a plan view.

【図9】第1の一時保持用部材の接合工程を示す概略断
面図である。
FIG. 9 is a schematic cross-sectional view showing a step of joining a first temporary holding member.

【図10】UV接着剤硬化工程を示す概略断面図であ
る。
FIG. 10 is a schematic cross-sectional view showing a UV adhesive curing step.

【図11】レーザアブレーション工程を示す概略断面図
である。
FIG. 11 is a schematic sectional view showing a laser ablation step.

【図12】第一基板の分離工程を示す概略断面図であ
る。
FIG. 12 is a schematic cross-sectional view showing a step of separating the first substrate.

【図13】Ga除去工程を示す概略断面図である。FIG. 13 is a schematic cross-sectional view showing a Ga removing step.

【図14】素子分離溝形成工程を示す概略断面図であ
る。
FIG. 14 is a schematic cross-sectional view showing an element isolation groove forming step.

【図15】第2の一時保持用部材の接合工程を示す概略
断面図である。
FIG. 15 is a schematic cross-sectional view showing a step of joining a second temporary holding member.

【図16】選択的なレーザアブレーション及びUV露光
工程を示す概略断面図である。
FIG. 16 is a schematic cross-sectional view showing a selective laser ablation and UV exposure process.

【図17】発光ダイオードの選択分離工程を示す概略断
面図である。
FIG. 17 is a schematic cross-sectional view showing a step of selectively separating light emitting diodes.

【図18】樹脂による埋め込み工程を示す概略断面図で
ある。
FIG. 18 is a schematic cross-sectional view showing a step of filling with resin.

【図19】樹脂層厚削減工程を示す概略断面図である。FIG. 19 is a schematic cross-sectional view showing a resin layer thickness reduction step.

【図20】ビア形成工程を示す概略断面図である。FIG. 20 is a schematic cross-sectional view showing a via forming step.

【図21】アノード側電極パッド形成工程を示す概略断
面図である。
FIG. 21 is a schematic cross-sectional view showing a step of forming an anode-side electrode pad.

【図22】レーザアブレーション工程を示す概略断面図
である。
FIG. 22 is a schematic sectional view showing a laser ablation step.

【図23】第2の一時保持用部材の分離工程を示す概略
断面図である。
FIG. 23 is a schematic cross-sectional view showing a step of separating a second temporary holding member.

【図24】コンタクト半導体層露出工程を示す概略断面
図である。
FIG. 24 is a schematic cross-sectional view showing a contact semiconductor layer exposing step.

【図25】カソード側電極パッド形成工程を示す概略断
面図である。
FIG. 25 is a schematic cross-sectional view showing a step of forming a cathode-side electrode pad.

【図26】レーザダイシング工程を示す概略断面図であ
る。
FIG. 26 is a schematic sectional view showing a laser dicing process.

【図27】吸着装置による選択的ピックアップ工程を示
す概略断面図である。
FIG. 27 is a schematic cross-sectional view showing a selective pickup process by the suction device.

【図28】素子位置ずれ防止手段を設けた吸着装置の一
例を示す概略断面図である。
FIG. 28 is a schematic cross-sectional view showing an example of a suction device provided with element position shift prevention means.

【図29】第二基板への転写工程を示す概略断面図であ
る。
FIG. 29 is a schematic cross-sectional view showing the step of transferring to the second substrate.

【図30】他の発光ダイオードの転写工程を示す概略断
面図である。
FIG. 30 is a schematic sectional view showing a step of transferring another light emitting diode.

【図31】絶縁層形成工程を示す概略断面図である。FIG. 31 is a schematic cross-sectional view showing an insulating layer forming step.

【図32】配線形成工程を示す概略断面図である。FIG. 32 is a schematic sectional view showing a wiring forming step.

【図33】保護層及びブラックマスク形成工程を示す概
略断面図である。
FIG. 33 is a schematic sectional view showing a step of forming a protective layer and a black mask.

【符号の説明】[Explanation of symbols]

1 樹脂層、2 溝、3 疎水化層、4 微粒子型導電
ペースト、5 配線パターン、7 孔、30 樹脂形成
チップ、31 発光素子、32 樹脂、33,34 電
極パッド、61 樹脂層、63,66 電極パッド
DESCRIPTION OF SYMBOLS 1 resin layer, 2 groove, 3 hydrophobic layer, 4 fine particle type conductive paste, 5 wiring pattern, 7 hole, 30 resin forming chip, 31 light emitting element, 32 resin, 33,34 electrode pad, 61 resin layer, 63, 66 Electrode pad

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 DD17 DD20 DD21 DD46 DD51 DD78 5F033 MM01 MM02 PP26 QQ37 QQ73 QQ90 RR06 RR21 5F041 AA42 DA01 DA34 DA44 DA74 DA82 FF01    ─────────────────────────────────────────────────── ─── Continued front page    F term (reference) 4M104 DD17 DD20 DD21 DD46 DD51                       DD78                 5F033 MM01 MM02 PP26 QQ37 QQ73                       QQ90 RR06 RR21                 5F041 AA42 DA01 DA34 DA44 DA74                       DA82 FF01

Claims (45)

【特許請求の範囲】[Claims] 【請求項1】 樹脂層に配線パターンに応じて溝が形成
されるとともに、上記溝形状に倣って微粒子型導電ペー
ストが焼結されていることを特徴とする配線。
1. A wiring characterized in that a groove is formed in a resin layer according to a wiring pattern, and a fine particle type conductive paste is sintered in accordance with the groove shape.
【請求項2】 上記溝以外の部分の樹脂層に疎水化処理
が施されていることを特徴とする請求項1記載の配線。
2. The wiring according to claim 1, wherein the resin layer other than the groove is subjected to a hydrophobic treatment.
【請求項3】 上記疎水化処理として窒素プラズマ処理
が施されていることを特徴とする請求項2記載の配線。
3. The wiring according to claim 2, wherein a nitrogen plasma treatment is applied as the hydrophobic treatment.
【請求項4】 上記疎水化処理として窒化ケイ素膜が形
成されていることを特徴とする請求項2記載の配線。
4. The wiring according to claim 2, wherein a silicon nitride film is formed as the hydrophobic treatment.
【請求項5】 樹脂層上に金属配線を形成する配線形成
方法において、 上記樹脂層に配線パターンに応じて溝を形成し、当該溝
以外の部分の樹脂層に対して疎水化処理を施した後、 微粒子型導電ペーストを塗布し、これを焼結することで
上記溝形状に倣った金属配線を形成することを特徴とす
る配線形成方法。
5. A wiring forming method for forming a metal wiring on a resin layer, wherein a groove is formed in the resin layer according to a wiring pattern, and the resin layer other than the groove is subjected to a hydrophobic treatment. After that, a fine particle type conductive paste is applied, and this is sintered to form a metal wiring that follows the groove shape.
【請求項6】 上記疎水化処理として、窒素プラズマ処
理を行うことを特徴とする請求項5記載の配線形成方
法。
6. The wiring forming method according to claim 5, wherein a nitrogen plasma treatment is performed as the hydrophobic treatment.
【請求項7】 上記疎水化処理として、窒化ケイ素膜を
形成することを特徴とする請求項5記載の配線形成方
法。
7. The wiring forming method according to claim 5, wherein a silicon nitride film is formed as the hydrophobic treatment.
【請求項8】 樹脂層上に金属配線を形成する配線形成
方法において、 上記樹脂層に対して疎水化処理を施し、樹脂層に配線パ
ターンに応じて溝を形成した後、 微粒子型導電ペーストを塗布し、これを焼結することで
上記溝形状に倣った金属配線を形成することを特徴とす
る配線形成方法。
8. A wiring forming method for forming a metal wiring on a resin layer, wherein the resin layer is subjected to a hydrophobic treatment to form grooves in the resin layer according to a wiring pattern, and then a fine particle type conductive paste is applied. A wiring forming method, which comprises applying and sintering the metal wiring to form metal wiring that follows the groove shape.
【請求項9】 上記疎水化処理として、窒素プラズマ処
理を行うことを特徴とする請求項8記載の配線形成方
法。
9. The wiring forming method according to claim 8, wherein a nitrogen plasma treatment is performed as the hydrophobic treatment.
【請求項10】 上記疎水化処理として、窒化ケイ素膜
を形成することを特徴とする請求項8記載の配線形成方
法。
10. The wiring forming method according to claim 8, wherein a silicon nitride film is formed as the hydrophobic treatment.
【請求項11】 樹脂層に接続用の孔が形成されるとと
もに、この孔内に微粒子型導電ペーストが充填され焼結
されていることを特徴とする接続孔。
11. A connection hole, characterized in that a hole for connection is formed in the resin layer, and a fine particle type conductive paste is filled in the hole and sintered.
【請求項12】 上記孔以外の部分の樹脂層に疎水化処
理が施されていることを特徴とする請求項11記載の接
続孔。
12. The connection hole according to claim 11, wherein a portion of the resin layer other than the hole is subjected to a hydrophobic treatment.
【請求項13】 上記疎水化処理として窒素プラズマ処
理が施されていることを特徴とする請求項12記載の接
続孔。
13. The connection hole according to claim 12, wherein a nitrogen plasma treatment is applied as the hydrophobic treatment.
【請求項14】 上記疎水化処理として窒化ケイ素膜が
形成されていることを特徴とする請求項12記載の接続
孔。
14. The connection hole according to claim 12, wherein a silicon nitride film is formed as the hydrophobic treatment.
【請求項15】 樹脂層上に導電材料が充填された接続
孔を形成する接続孔形成方法において、 上記樹脂層に接続用の孔を形成し、当該孔以外の部分の
樹脂層に対して疎水化処理を施した後、 微粒子型導電ペーストを塗布して上記孔に充填し、これ
を焼結することを特徴とする接続孔形成方法。
15. A connection hole forming method for forming a connection hole filled with a conductive material on a resin layer, wherein a connection hole is formed in the resin layer, and a hydrophobic portion is formed on the resin layer other than the hole. A method of forming a connection hole, which comprises applying a fine-particle-type conductive paste, filling the above-mentioned hole, and sintering this after applying a chemical treatment.
【請求項16】 上記疎水化処理として、窒素プラズマ
処理を行うことを特徴とする請求項15記載の接続孔形
成方法。
16. The method for forming a connection hole according to claim 15, wherein a nitrogen plasma treatment is performed as the hydrophobic treatment.
【請求項17】 上記疎水化処理として、窒化ケイ素膜
を形成することを特徴とする請求項15記載の接続孔形
成方法。
17. The method for forming a connection hole according to claim 15, wherein a silicon nitride film is formed as the hydrophobic treatment.
【請求項18】 樹脂層上に導電材料が充填された接続
孔を形成する接続孔形成方法において、 上記樹脂層に対して疎水化処理を施し、樹脂層に接続用
の孔を形成した後、微粒子型導電ペーストを塗布して上
記孔に充填し、これを焼結することを特徴とする接続孔
形成方法。
18. A connection hole forming method for forming a connection hole filled with a conductive material on a resin layer, wherein the resin layer is subjected to a hydrophobic treatment to form a connection hole in the resin layer, A method of forming a connection hole, which comprises coating a fine particle type conductive paste, filling the hole, and sintering the paste.
【請求項19】 上記疎水化処理として、窒素プラズマ
処理を行うことを特徴とする請求項18記載の接続孔形
成方法。
19. The method for forming a connection hole according to claim 18, wherein a nitrogen plasma treatment is performed as the hydrophobic treatment.
【請求項20】 上記疎水化処理として、窒化ケイ素膜
を形成することを特徴とする請求項18記載の接続孔形
成方法。
20. The method for forming a connection hole according to claim 18, wherein a silicon nitride film is formed as the hydrophobic treatment.
【請求項21】 樹脂層に配線パターンに応じて溝が形
成されるとともに接続用の孔が形成され、 上記溝形状に倣って微粒子型導電ペーストが焼結される
とともに、上記孔に微粒子型導電ペーストが充填され焼
結されていることを特徴とする配線形成体。
21. A groove is formed in a resin layer according to a wiring pattern and a hole for connection is formed, and a fine particle type conductive paste is sintered according to the groove shape, and a fine particle type conductive paste is formed in the hole. A wiring forming body, which is filled with a paste and is sintered.
【請求項22】 上記溝及び孔以外の部分の樹脂層に疎
水化処理が施されていることを特徴とする請求項21記
載の配線形成体。
22. The wiring formed body according to claim 21, wherein the resin layer other than the groove and the hole is subjected to a hydrophobic treatment.
【請求項23】 上記疎水化処理として窒素プラズマ処
理が施されていることを特徴とする請求項22記載の配
線形成体。
23. The wiring forming body according to claim 22, wherein a nitrogen plasma treatment is applied as the hydrophobic treatment.
【請求項24】 上記疎水化処理として窒化ケイ素膜が
形成されていることを特徴とする請求項22記載の配線
形成体。
24. The wiring forming body according to claim 22, wherein a silicon nitride film is formed as the hydrophobic treatment.
【請求項25】 樹脂層に配線パターンに応じて溝を形
成するとともに接続用の孔を形成し、当該溝及び孔以外
の部分の樹脂層に対して疎水化処理を施した後、 微粒子型導電ペーストを塗布し、これを焼結することで
上記溝形状に倣った金属配線及び上記孔に導電材料が充
填された接続孔を形成することを特徴とする配線形成体
の形成方法。
25. A groove is formed in a resin layer according to a wiring pattern and a hole for connection is formed, and the resin layer in a portion other than the groove and the hole is subjected to a hydrophobic treatment, and then a fine particle type conductive material is formed. A method for forming a wiring forming body, which comprises applying a paste and sintering the paste to form a metal wiring following the groove shape and a connection hole in which the hole is filled with a conductive material.
【請求項26】 上記疎水化処理として、窒素プラズマ
処理を行うことを特徴とする請求項25記載の配線形成
体の形成方法。
26. The method of forming a wiring forming body according to claim 25, wherein a nitrogen plasma treatment is performed as the hydrophobic treatment.
【請求項27】 上記疎水化処理として、窒化ケイ素膜
を形成することを特徴とする請求項25記載の配線形成
体の形成方法。
27. The method of forming a wiring forming body according to claim 25, wherein a silicon nitride film is formed as the hydrophobic treatment.
【請求項28】 上記溝を上記接続用の孔より先に形成
することを特徴とする請求項25記載の配線形成体の形
成方法。
28. The method for forming a wiring forming body according to claim 25, wherein the groove is formed prior to the connection hole.
【請求項29】 上記接続用の孔を上記溝より先に形成
することを特徴とする請求項25記載の配線形成体の形
成方法。
29. The method according to claim 25, wherein the connection hole is formed before the groove.
【請求項30】 樹脂層に対して疎水化処理を施し、樹
脂層に配線パターンに応じて溝を形成するとともに接続
用の孔を形成した後、 微粒子型導電ペーストを塗布し、これを焼結することで
上記溝形状に倣った金属配線及び上記孔に導電材料が充
填された接続孔を形成することを特徴とする配線形成体
の形成方法。
30. A hydrophobic treatment is applied to a resin layer to form grooves in the resin layer according to a wiring pattern and holes for connection, and then a fine particle type conductive paste is applied and sintered. By doing so, a method for forming a wiring forming body is characterized in that a metal wiring that follows the groove shape and a connection hole in which the hole is filled with a conductive material are formed.
【請求項31】 上記疎水化処理として、窒素プラズマ
処理を行うことを特徴とする請求項30記載の配線形成
体の形成方法。
31. The method for forming a wiring forming body according to claim 30, wherein a nitrogen plasma treatment is performed as the hydrophobic treatment.
【請求項32】 上記疎水化処理として、窒化ケイ素膜
を形成することを特徴とする請求項30記載の配線形成
体の形成方法。
32. The method for forming a wiring forming body according to claim 30, wherein a silicon nitride film is formed as the hydrophobic treatment.
【請求項33】 上記溝を上記接続用の孔より先に形成
することを特徴とする請求項30記載の配線形成体の形
成方法。
33. The method of forming a wiring forming body according to claim 30, wherein the groove is formed before the connection hole.
【請求項34】 上記接続用の孔を上記溝より先に形成
することを特徴とする請求項30記載の配線形成体の形
成方法。
34. The method for forming a wiring forming body according to claim 30, wherein the connection hole is formed before the groove.
【請求項35】 発光素子が樹脂中に埋め込まれてチッ
プ部品化されるとともに、樹脂表面に溝が形成され、当
該溝形状に倣って微粒子型導電ペーストが焼結され電極
とされていることを特徴とする表示素子。
35. A light emitting element is embedded in a resin to be made into a chip component, a groove is formed on the surface of the resin, and a fine particle type conductive paste is sintered according to the shape of the groove to form an electrode. Characteristic display element.
【請求項36】 上記発光素子は、先細り形状となる先
端部を有することを特徴とする請求項35記載の表示素
子。
36. The display element according to claim 35, wherein the light emitting element has a tip end portion having a tapered shape.
【請求項37】 上記先端部は、円錐形状または多角錐
形状であることを特徴とする請求項36記載の表示素
子。
37. The display element according to claim 36, wherein the tip portion has a conical shape or a polygonal pyramid shape.
【請求項38】 上記発光素子は、半導体素子であるこ
とを特徴とする請求項35記載の表示素子。
38. The display element according to claim 35, wherein the light emitting element is a semiconductor element.
【請求項39】 上記発光素子は、窒化物半導体を用い
た半導体素子であることを特徴とする請求項35記載の
表示素子。
39. The display device according to claim 35, wherein the light emitting device is a semiconductor device using a nitride semiconductor.
【請求項40】 上記発光素子は、半導体LED素子で
あることを特徴とする請求項35記載の表示素子。
40. The display element according to claim 35, wherein the light emitting element is a semiconductor LED element.
【請求項41】 発光素子を樹脂中に埋め込んでチップ
部品化した後、電極を樹脂表面に形成する表示素子の形
成方法において、 上記樹脂表面に配線パターンに応じて溝を形成し、当該
溝以外の部分の樹脂に対して疎水化処理を施した後、 微粒子型導電ペーストを塗布し、これを焼結することで
上記溝形状に倣った電極を形成することを特徴とする表
示素子の形成方法。
41. A method of forming a display element, comprising forming a chip component by embedding a light emitting element in a resin, and then forming an electrode on the resin surface, wherein a groove is formed on the resin surface according to a wiring pattern, and other than the groove. A method for forming a display element, characterized in that after applying a hydrophobic treatment to the resin in the portion, a fine particle type conductive paste is applied, and this is sintered to form an electrode following the groove shape. .
【請求項42】 発光素子を樹脂中に埋め込んでチップ
部品化した後、電極を樹脂表面に形成する表示素子の形
成方法において、 上記樹脂に対して疎水化処理を施し、樹脂表面に配線パ
ターンに応じて溝を形成した後、 微粒子型導電ペーストを塗布し、これを焼結することで
上記溝形状に倣った電極を形成することを特徴とする表
示素子の形成方法。
42. A method of forming a display element, comprising forming a chip component by embedding a light emitting element in a resin, and then forming electrodes on the resin surface, wherein the resin is subjected to a hydrophobic treatment to form a wiring pattern on the resin surface. A method of forming a display element, comprising forming a groove accordingly, applying a fine particle type conductive paste, and sintering the applied paste to form an electrode following the groove shape.
【請求項43】 発光素子が樹脂に埋め込まれチップ部
品化された表示素子がマトリクス状に配置されてなる画
像表示装置において、 上記表示素子は、樹脂表面に溝が形成され、当該溝形状
に倣って微粒子型導電ペーストが焼結され電極とされて
いることを特徴とする画像表示装置。
43. An image display device in which light-emitting elements are embedded in resin and chip-shaped display elements are arranged in a matrix, wherein the display elements have grooves formed on a resin surface and follow the groove shape. An image display device characterized in that a fine particle type conductive paste is sintered to form an electrode.
【請求項44】 第一基板上で発光素子が配列された状
態よりは離間した状態となるように前記発光素子を転写
して一時保持用部材に前記発光素子を保持させる第一転
写工程と、前記一時保持用部材に保持された前記発光素
子をさらに離間して第二基板上に転写する第二転写工程
と、前記各発光素子と接続される配線を形成する配線形
成工程とを有し、発光素子が樹脂に埋め込まれチップ部
品化された表示素子をマトリクス状に配置する画像表示
装置の製造方法において、 発光素子を樹脂中に埋め込んでチップ部品化するととも
に、上記樹脂表面に配線パターンに応じて溝を形成し、
当該溝以外の部分の樹脂に対して疎水化処理を施した
後、 微粒子型導電ペーストを塗布し、これを焼結することで
上記溝形状に倣った電極を形成することを特徴とする画
像表示装置の製造方法。
44. A first transfer step of transferring the light emitting elements so that the light emitting elements are spaced apart from the arranged light emitting elements on the first substrate, and holding the light emitting elements on a temporary holding member, A second transfer step of further separating the light emitting elements held by the temporary holding member onto a second substrate, and a wiring forming step of forming a wiring connected to each of the light emitting elements, In a method of manufacturing an image display device in which light-emitting elements are embedded in resin and chip-shaped display elements are arranged in a matrix, a light-emitting element is embedded in resin to form chip parts, and a wiring pattern is formed on the surface of the resin according to To form a groove,
An image display characterized by forming an electrode following the groove shape by applying a hydrophobic treatment to the resin other than the groove, applying a fine particle type conductive paste, and sintering the paste. Device manufacturing method.
【請求項45】 第一基板上で発光素子が配列された状
態よりは離間した状態となるように前記発光素子を転写
して一時保持用部材に前記発光素子を保持させる第一転
写工程と、前記一時保持用部材に保持された前記発光素
子をさらに離間して第二基板上に転写する第二転写工程
と、前記各発光素子と接続される配線を形成する配線形
成工程とを有し、発光素子が樹脂に埋め込まれチップ部
品化された表示素子をマトリクス状に配置する画像表示
装置の製造方法において、 発光素子を樹脂中に埋め込んでチップ部品化するととも
に、上記樹脂に対して疎水化処理を施し、樹脂表面に配
線パターンに応じて溝を形成した後、 微粒子型導電ペーストを塗布し、これを焼結することで
上記溝形状に倣った電極を形成することを特徴とする画
像表示装置の製造方法。
45. A first transfer step of transferring the light emitting elements so that the light emitting elements are spaced apart from the arranged light emitting elements on the first substrate and holding the light emitting elements on a temporary holding member, A second transfer step of further separating the light emitting elements held by the temporary holding member onto a second substrate, and a wiring forming step of forming a wiring connected to each of the light emitting elements, In a method of manufacturing an image display device in which light-emitting elements are embedded in resin and chip-shaped display elements are arranged in a matrix, a light-emitting element is embedded in resin to form chip parts, and a hydrophobic treatment is applied to the resin. After forming a groove on the resin surface according to the wiring pattern, a fine particle type conductive paste is applied and sintered to form an electrode that follows the groove shape. The method of production.
JP2001265595A 2001-09-03 2001-09-03 Manufacturing method of image display device Expired - Fee Related JP4982932B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001265595A JP4982932B2 (en) 2001-09-03 2001-09-03 Manufacturing method of image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001265595A JP4982932B2 (en) 2001-09-03 2001-09-03 Manufacturing method of image display device

Publications (2)

Publication Number Publication Date
JP2003078171A true JP2003078171A (en) 2003-03-14
JP4982932B2 JP4982932B2 (en) 2012-07-25

Family

ID=19092037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001265595A Expired - Fee Related JP4982932B2 (en) 2001-09-03 2001-09-03 Manufacturing method of image display device

Country Status (1)

Country Link
JP (1) JP4982932B2 (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322834A (en) * 2004-05-11 2005-11-17 Ricoh Co Ltd Pattern shape body and method for manufacturing the same
US7554930B2 (en) 2000-06-14 2009-06-30 Level 3 Communications, Llc Internet route deaggregation and route selection preferencing
US7755183B2 (en) 2004-09-14 2010-07-13 Casio Micronics Co., Ltd. Wiring board, method of manufacturing the same, and semiconductor device
JP2010240536A (en) * 2009-04-02 2010-10-28 Sony Corp PATTERN FORMING METHOD, PATTERN FORMING APPARATUS AND ELECTRONIC DEVICE MANUFACTURING METHOD
KR100999919B1 (en) * 2008-09-08 2010-12-13 삼성전기주식회사 Printed Circuit Board Manufacturing Method
WO2011010650A1 (en) * 2009-07-22 2011-01-27 東京エレクトロン株式会社 Film forming method
JP2012028533A (en) * 2010-07-22 2012-02-09 Canon Inc Method of filling metal into substrate penetration hole, and substrate
JP2012083962A (en) * 2010-10-12 2012-04-26 Innovation & Infinity Global Corp Method of manufacturing metal circuit of touch panel, and touch panel
JP2014069567A (en) * 2012-10-02 2014-04-21 Canon Inc Method of producing liquid discharging head
JP2015501502A (en) * 2012-10-25 2015-01-15 南昌欧菲光科技有限公司Nanchang O−Film Tech. Co., Ltd. Conductive structure of transparent conductive film, transparent conductive film, and manufacturing method thereof
KR20160114956A (en) * 2015-03-25 2016-10-06 주식회사 엘지화학 Buried wiring and method of thereof
KR101820326B1 (en) * 2010-11-30 2018-01-22 삼성디스플레이 주식회사 Display substrate and method of manufacturing the same
JP2021128950A (en) * 2020-02-10 2021-09-02 アオイ電子株式会社 Manufacturing method of light-emitting device, and light-emitting device
CN113433179A (en) * 2020-03-23 2021-09-24 株式会社斯库林集团 Cell holding container
CN113921464A (en) * 2021-09-17 2022-01-11 上海华虹宏力半导体制造有限公司 Method for manufacturing back metal layer
CN115483242A (en) * 2021-05-31 2022-12-16 重庆康佳光电技术研究院有限公司 Display backboard, display assembly, manufacturing method and detection and repair method
JP2023034397A (en) * 2021-08-31 2023-03-13 富士電機株式会社 Manufacturing method of semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101435255B1 (en) * 2012-06-22 2014-08-29 서울과학기술대학교 산학협력단 Circuit Board Prepared by Nanoparticle Alignment, Guided through Interfacial Interaction and Microfabricated Structure on Substrate, the pattern printing method thereof and the manufacturing method for mold therefor

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58130582A (en) * 1982-01-29 1983-08-04 Toshiba Corp Display device
JPH02262393A (en) * 1989-04-03 1990-10-25 Toshiba Corp Formation of circuit pattern
JPH0340430A (en) * 1990-07-06 1991-02-21 Hitachi Ltd Semiconductor device
JPH0317656U (en) * 1989-06-30 1991-02-21
JPH08203891A (en) * 1995-01-27 1996-08-09 Sharp Corp Method for manufacturing semiconductor device
JPH10135088A (en) * 1996-11-05 1998-05-22 Matsushita Electric Ind Co Ltd Electronic component manufacturing method
JPH10223833A (en) * 1996-12-02 1998-08-21 Toshiba Corp Multichip semiconductor device, chip for multichip semiconductor device, and method of forming the same
JPH11307878A (en) * 1998-04-27 1999-11-05 Sharp Corp Manufacturing method of optical input / output element array device
JP2001024089A (en) * 1999-07-08 2001-01-26 Nec Corp System semiconductor device and method of manufacturing system semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58130582A (en) * 1982-01-29 1983-08-04 Toshiba Corp Display device
JPH02262393A (en) * 1989-04-03 1990-10-25 Toshiba Corp Formation of circuit pattern
JPH0317656U (en) * 1989-06-30 1991-02-21
JPH0340430A (en) * 1990-07-06 1991-02-21 Hitachi Ltd Semiconductor device
JPH08203891A (en) * 1995-01-27 1996-08-09 Sharp Corp Method for manufacturing semiconductor device
JPH10135088A (en) * 1996-11-05 1998-05-22 Matsushita Electric Ind Co Ltd Electronic component manufacturing method
JPH10223833A (en) * 1996-12-02 1998-08-21 Toshiba Corp Multichip semiconductor device, chip for multichip semiconductor device, and method of forming the same
JPH11307878A (en) * 1998-04-27 1999-11-05 Sharp Corp Manufacturing method of optical input / output element array device
JP2001024089A (en) * 1999-07-08 2001-01-26 Nec Corp System semiconductor device and method of manufacturing system semiconductor device

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554930B2 (en) 2000-06-14 2009-06-30 Level 3 Communications, Llc Internet route deaggregation and route selection preferencing
JP2005322834A (en) * 2004-05-11 2005-11-17 Ricoh Co Ltd Pattern shape body and method for manufacturing the same
US7755183B2 (en) 2004-09-14 2010-07-13 Casio Micronics Co., Ltd. Wiring board, method of manufacturing the same, and semiconductor device
KR100999919B1 (en) * 2008-09-08 2010-12-13 삼성전기주식회사 Printed Circuit Board Manufacturing Method
JP2010240536A (en) * 2009-04-02 2010-10-28 Sony Corp PATTERN FORMING METHOD, PATTERN FORMING APPARATUS AND ELECTRONIC DEVICE MANUFACTURING METHOD
WO2011010650A1 (en) * 2009-07-22 2011-01-27 東京エレクトロン株式会社 Film forming method
JP2012028533A (en) * 2010-07-22 2012-02-09 Canon Inc Method of filling metal into substrate penetration hole, and substrate
JP2012083962A (en) * 2010-10-12 2012-04-26 Innovation & Infinity Global Corp Method of manufacturing metal circuit of touch panel, and touch panel
KR101820326B1 (en) * 2010-11-30 2018-01-22 삼성디스플레이 주식회사 Display substrate and method of manufacturing the same
JP2014069567A (en) * 2012-10-02 2014-04-21 Canon Inc Method of producing liquid discharging head
JP2015501502A (en) * 2012-10-25 2015-01-15 南昌欧菲光科技有限公司Nanchang O−Film Tech. Co., Ltd. Conductive structure of transparent conductive film, transparent conductive film, and manufacturing method thereof
KR20160114956A (en) * 2015-03-25 2016-10-06 주식회사 엘지화학 Buried wiring and method of thereof
KR101976558B1 (en) 2015-03-25 2019-05-09 주식회사 엘지화학 Buried wiring and method of thereof
JP2021128950A (en) * 2020-02-10 2021-09-02 アオイ電子株式会社 Manufacturing method of light-emitting device, and light-emitting device
CN113433179A (en) * 2020-03-23 2021-09-24 株式会社斯库林集团 Cell holding container
US12429474B2 (en) 2020-03-23 2025-09-30 SCREEN Holdings Co., Ltd. Cell retainer
CN115483242A (en) * 2021-05-31 2022-12-16 重庆康佳光电技术研究院有限公司 Display backboard, display assembly, manufacturing method and detection and repair method
JP2023034397A (en) * 2021-08-31 2023-03-13 富士電機株式会社 Manufacturing method of semiconductor device
JP7743733B2 (en) 2021-08-31 2025-09-25 富士電機株式会社 Semiconductor device manufacturing method
CN113921464A (en) * 2021-09-17 2022-01-11 上海华虹宏力半导体制造有限公司 Method for manufacturing back metal layer

Also Published As

Publication number Publication date
JP4982932B2 (en) 2012-07-25

Similar Documents

Publication Publication Date Title
US6972204B2 (en) Method of transferring devices, method of arranging devices using the same, and method of manufacturing an image display system
JP4055405B2 (en) Electronic component and manufacturing method thereof
JP4982932B2 (en) Manufacturing method of image display device
TW550733B (en) Wiring method and element arranging method using the same, and method of producing image display devices
JP3994681B2 (en) Element arrangement method and image display device manufacturing method
US20050181601A1 (en) Alloying method, and wiring forming method, display device forming method, and image display unit fabricating method
JP2003098977A (en) Element transfer method, element arrangement method, and image display device manufacturing method
JP2002344011A (en) Display element and display device using the same
JP2002366054A (en) Element mounting board and method for repairing defective element
JP2002311858A (en) Element transfer method, element arrangement method using the same, and image display device manufacturing method
JP2003045901A (en) Element transfer method, element arrangement method using the same, and image display device manufacturing method
JP4078825B2 (en) Circuit board manufacturing method and display device manufacturing method
JP3890921B2 (en) Element arrangement method and image display device manufacturing method
JP4120223B2 (en) Electronic component manufacturing method and image display apparatus using the same
JP3682584B2 (en) Method for mounting light emitting element and method for manufacturing image display device
JP2003347524A (en) Element transfer method, element arrangement method, and image display device manufacturing method
JP2002343944A (en) Electronic component transfer method, element arrangement method, and image display device manufacturing method
JP2002314053A (en) Method for transferring chip components, method for arranging elements using the same, and method for manufacturing image display device
JP2003332523A (en) Element transfer method, element arrangement method, and image display device manufacturing method
JP2003162231A (en) Element manufacturing method, element arranging method, and image display apparatus manufacturing method
JP4882273B2 (en) Device mounting substrate, defective device repair method, and image display device
JP2003069085A (en) Multilayer wiring structure or electrode take-out structure, electric circuit device, and manufacturing method thereof
JP2002314123A (en) Element transfer method, element arrangement method using the same, and image display device manufacturing method
JP2002158237A (en) Device transfer method and device mounting method
JP2003060242A (en) Element mounting method, element arrangement method, and image display device manufacturing method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050516

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees