JP2003069088A - Semiconductor device and its driving method - Google Patents
Semiconductor device and its driving methodInfo
- Publication number
- JP2003069088A JP2003069088A JP2001260701A JP2001260701A JP2003069088A JP 2003069088 A JP2003069088 A JP 2003069088A JP 2001260701 A JP2001260701 A JP 2001260701A JP 2001260701 A JP2001260701 A JP 2001260701A JP 2003069088 A JP2003069088 A JP 2003069088A
- Authority
- JP
- Japan
- Prior art keywords
- metal electrode
- side metal
- thermoelectric element
- semiconductor device
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 半導体装置及びその駆動方法に関し、電流が
流れている状態、また、負荷が接続されている状態であ
っても、正側及び負側両端に於ける電圧は零であって、
バイアス電源から供給する電力を零にすることができる
半導体装置を提供しようとする。
【解決手段】 n側金属電極24−N段のn側熱電素子
21−遷移層(ダイオード)23−N段のp側熱電素子
22−p側金属電極25が積層された構造体を備え且つ
電流を流した状態でn側金属電極24とp側金属電極2
5のフェルミ・レベルの差を零とするように遷移層(ダ
イオード)23のエネルギ・バンド・ギャップ、熱電素
子21及び22の材料に於ける抵抗、熱電素子21及び
22の材料に於けるゼーベック係数、熱電素子21及び
22の段数のうちの少なくとも一つを調節する。
(57) Abstract: In a semiconductor device and a method of driving the same, the voltage at both ends of the positive side and the negative side is zero even when a current is flowing and a load is connected. And
An object is to provide a semiconductor device capable of reducing power supplied from a bias power supply to zero. SOLUTION: An n-side metal electrode 24-an N-stage n-side thermoelectric element 21-a transition layer (diode) 23-an N-stage p-side thermoelectric element 22-a p-side metal electrode 25 are laminated and a current is provided. While the n-side metal electrode 24 and the p-side metal electrode 2
5, the energy band gap of the transition layer (diode) 23, the resistance in the materials of the thermoelectric elements 21 and 22, the Seebeck coefficient in the material of the thermoelectric elements 21 and 22, so that the difference of the Fermi level of 5 becomes zero. , At least one of the number of stages of the thermoelectric elements 21 and 22 is adjusted.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、自然発生的な熱エ
ネルギを利用して僅かな信号電力で動作させることがで
きる半導体装置及びその駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device which can be operated with a small amount of signal power by utilizing naturally occurring heat energy and a driving method thereof.
【0002】[0002]
【従来の技術】現在、エネルギ資源の枯渇や地球温暖化
の問題が取り沙汰されているが、これは全世界で消費さ
れる電力の増加と深い関係がある為、急増する電力消費
の抑制が必要である。2. Description of the Related Art At present, the problems of energy resource depletion and global warming are being addressed, but this is closely related to the increase in the amount of electricity consumed worldwide, so it is necessary to suppress the rapid increase in electricity consumption. Is.
【0003】その為の一手段として、低消費電力で動作
する半導体装置、即ち、その半導体装置を用いることで
低消費電力化された電子或いは電気機器の実現が期待さ
れている。As one means for achieving this, it is expected that a semiconductor device which operates with low power consumption, that is, an electronic or electric device with low power consumption is realized by using the semiconductor device.
【0004】一般に、半導体装置に於いて、電流IB を
流す為に電圧EB が必要であり、その際、電力P=IB
EB が消費されるので、電流IB を流し続ける為には、
バイアス電源から電力Pを供給し続けなければならな
い。尚、EB はバイアス電源電圧である。Generally, in a semiconductor device, a voltage E B is required to flow a current I B , and at that time, power P = I B
Since E B is consumed, in order to keep the current I B flowing,
The power P must be continuously supplied from the bias power supply. Incidentally, E B is the bias source voltage.
【0005】図8はダイオードの動作を説明する為の線
図であり、(A)は通常のpn接合ダイオードのエネル
ギ・バンド・ダイヤグラム、(B)は縦続熱電半導体と
発光ダイオードで構成した熱光変換素子のエネルギ・バ
ンド・ダイヤグラム、(C)はpn接合ダイオードと熱
光変換素子に於ける電圧EB 〔V〕・電流IB 〔A〕特
性を表す線図である。FIG. 8 is a diagram for explaining the operation of the diode. FIG. 8A is an energy band diagram of a normal pn junction diode, and FIG. 8B is a thermo-light composed of a cascade thermoelectric semiconductor and a light emitting diode. energy band diagram of the conversion element is a diagram representing the (C) is a pn junction diode in the voltage E B [V] and the thermal beam splitter and current I B [a] characteristics.
【0006】図8(A)に於いて、1はpn接合ダイオ
ードのn型領域、2はpn接合ダイオードのp型領域、
3は遷移領域、4はn側金属電極、5はp側金属電極、
Fmnはn側金属電極に於けるフェルミ・レベル、Fmpは
p側金属電極に於けるフェルミ・レベル、2EGnは遷移
領域に於けるエネルギ・バンド・ギャップ、Vbiはビル
ト・イン電圧をそれぞれ示している。In FIG. 8A, 1 is an n-type region of a pn junction diode, 2 is a p-type region of a pn junction diode,
3 is a transition region, 4 is an n-side metal electrode, 5 is a p-side metal electrode,
F mn is the Fermi level at the n-side metal electrode, F mp is the Fermi level at the p-side metal electrode, 2E Gn is the energy band gap in the transition region, and V bi is the built-in voltage. Shown respectively.
【0007】図8(A)に見られるエネルギ・バンド構
造をもつpn接合ダイオードに供給されるバイアス電源
の電力はV1 ・IB であり、V1 =(2EGn+rIB )
である。尚、rはpn接合ダイオードの抵抗を示す。[0007] Power of the bias power supplied to the pn junction diode having an energy band structure observed in FIG. 8 (A) is a V 1 · I B, V 1 = (2E Gn + rI B)
Is. Note that r represents the resistance of the pn junction diode.
【0008】図8(B)に於いて、11はN段のn型熱
電半導体素子、12はN段のp型熱電半導体素子、13
は遷移層、14はn側金属電極、15はp側金属電極、
EBはバイアス電源から供給されるポテンシャル・エネ
ルギを示している。尚、Nは正の整数、そして、図8
(A)に於いて用いた記号と同記号は同部分を表すか或
いは同じ意味を持つものとする。In FIG. 8B, 11 is an N-stage n-type thermoelectric semiconductor element, 12 is an N-stage p-type thermoelectric semiconductor element, and 13
Is a transition layer, 14 is an n-side metal electrode, 15 is a p-side metal electrode,
E B represents the potential energy supplied from the bias power supply. Note that N is a positive integer, and in FIG.
The same symbols as those used in (A) represent the same parts or have the same meanings.
【0009】図8(B)に見られるエネルギ・バンド構
造をもつ熱光変換素子に供給されるバイアス電源電力は
EB IB であり、EB =(VBnp +rS IB )である。
尚、rs は熱光変換素子の抵抗を示す。[0009] Bias source power supplied to the heat-light conversion element having an energy band structure found in FIG. 8 (B) is E B I B, an E B = (V Bnp + r S I B).
It should be noted that r s represents the resistance of the heat-light conversion element.
【0010】図8(C)には、図8(A)について説明
したpn接合ダイオード並びに図8(B)について説明
した熱光変換素子に関する電圧EB 〔V〕・電流I
B 〔A〕特性が示されている。尚、図8(C)に見られ
る特性線のうち、(A)、(B)の表示がない特性線
は、バイアス電源から供給されるポテンシャル・エネル
ギであるVBnp が零の時のバイアス電源電力、即ち、E
B とIB との関係を示している。FIG. 8C shows a voltage E B [V] / current I relating to the pn junction diode described with reference to FIG. 8A and the thermo-optical conversion element described with reference to FIG. 8B.
B [A] characteristics are shown. Among the characteristic lines shown in FIG. 8C, the characteristic lines without (A) and (B) are the bias power supply when the potential energy V Bnp supplied from the bias power supply is zero. Power, ie E
The relationship between B and I B is shown.
【0011】図8(C)から明らかであるが、例えばp
n接合ダイオードに於いては、電流IB を流す為には、
抵抗rに起因する電圧降下分rIB とエネルギ・バンド
・ギャップEG (2EG )を越える電圧が必要であり、
この電圧はバイアス電源から供給するので、バイアス電
源は電流IB を流す為、常に電圧を供給し、電力を消費
する。As is clear from FIG. 8C, for example, p
In the n-junction diode, in order to flow the current I B ,
A voltage drop due to the resistance r component rI B and energy band gap E G (2E G) is required voltage exceeding,
Since this voltage is supplied from the bias power supply, the bias power supply supplies the current I B , so that the voltage is always supplied and the power is consumed.
【0012】バイアス電源から素子に供給する電力を零
にするには、電流IB が流れている状態で素子両端に於
ける電圧を零にすることであり、現在、それを可能にで
きるは超伝導素子のみであるが、超伝導素子に負荷を接
続した場合には、その負荷で電圧降下が起こるので電圧
を零にすることはできない。In order to reduce the power supplied from the bias power source to the element to zero, the voltage across the element should be zero while the current I B is flowing, and it is currently possible to achieve this. Although it is only a conductive element, when a load is connected to the superconducting element, the voltage cannot drop to zero because a voltage drop occurs in the load.
【0013】[0013]
【発明が解決しようとする課題】本発明では、電流が流
れている状態、また、負荷が接続されている状態であっ
ても、正側及び負側両端に於ける電圧は零であって、バ
イアス電源から供給する電力を零にすることができる半
導体装置を提供しようとする。According to the present invention, the voltage at both ends of the positive side and the negative side is zero even when the current is flowing and the load is connected. An object of the present invention is to provide a semiconductor device capable of reducing the electric power supplied from the bias power source to zero.
【0014】[0014]
【課題を解決するための手段】本発明では、n側金属電
極−熱電素子−ダイオード−熱電素子−p側金属電極が
積層された構造体を備え且つ電流を流した状態でn側金
属電極とp側金属電極のフェルミ・レベルの差を零にで
きる半導体装置が基本になっている。According to the present invention, there is provided a structure in which an n-side metal electrode, a thermoelectric element, a diode, a thermoelectric element, and a p-side metal electrode are laminated, and an n-side metal electrode is formed in a state in which a current is applied. It is based on a semiconductor device capable of reducing the Fermi level difference of the p-side metal electrode to zero.
【0015】図1は本発明の原理を説明する為の半導体
装置に於けるエネルギ・バンド・ダイヤグラムであり、
図8(A)に於いて用いた記号と同記号は同部分を表す
か或いは同じ意味を持つものとする。FIG. 1 is an energy band diagram in a semiconductor device for explaining the principle of the present invention.
The same symbols as those used in FIG. 8A represent the same parts or have the same meanings.
【0016】図に於いて、21はN段のn側熱電素子、
22はN段のp側熱電素子、23は遷移層(ダイオー
ド)、24はn側金属電極、25はp側金属電極、26
はバイアス電源、Fmnはn側金属電極に於けるフェルミ
・レベル、Fmpはp側金属電極に於けるフェルミ・レベ
ル、EGnは遷移層に於けるエネルギ・バンド・ギャップ
の半分のエネルギ・バンド・ギャップ、r0nはn型熱電
素子の抵抗、IB はバイアス電源から供給される電流、
α0nはn型熱電素子のゼーベック係数、ΔTn はn型N
段熱電素子に於ける低温接合部と高温接合部間の温度差
をそれぞれ示している。尚、Nは正の整数である。In the figure, 21 is an n-side n-side thermoelectric element,
22 is an N-stage p-side thermoelectric element, 23 is a transition layer (diode), 24 is an n-side metal electrode, 25 is a p-side metal electrode, 26
Is a bias power supply, F mn is a Fermi level at the n-side metal electrode, F mp is a Fermi level at the p-side metal electrode, and E Gn is an energy half of the energy band gap in the transition layer. Band gap, r 0n is the resistance of the n-type thermoelectric element, I B is the current supplied from the bias power supply,
α 0n is the Seebeck coefficient of the n-type thermoelectric element, ΔT n is the n-type N
The temperature difference between the low temperature junction and the high temperature junction in the step thermoelectric element is shown respectively. Note that N is a positive integer.
【0017】前記エネルギ・バンド・ダイヤグラムは、
下記に式(1)として示した基礎式を基に等価的に構成
したものであり、式(1)はエネルギ保存則(注1)か
ら導出される。注1(エネルギ保存則)供給されるエネ
ルギ(+で表示)と消費されるエネルギ(−で表示)の
総和は零である。The energy band diagram is
It is equivalently constructed based on the basic formula shown as the formula (1) below, and the formula (1) is derived from the energy conservation law (Note 1). Note 1 (Energy Conservation Law) The sum of supplied energy (+) and consumed energy (-) is zero.
【0018】 0=φPH+EB −[EG +N(r0np IB +α0np ΔTnp)]・・・・(1) φPH=φPHn +φPHp r0np =r0n+r0p α0np ΔTnp=α0nΔTn +α0pΔTp EG =EGn+EGp [0018] 0 = φ PH + E B - [E G + N (r 0np I B + α 0np ΔT np)] ···· (1) φ PH = φ PHn + φ PHp r 0np = r 0n + r 0p α 0np ΔT np = Α 0n ΔT n + α 0p ΔT p E G = E Gn + E Gp
【0019】式(1)に於いて、n側に関連するパラメ
ータとp側に関連するパラメータとが同じであるものと
して簡素化すると、
−EB =2{φPHn −[EGn+N(r0nIB +α0nΔTn )]}・・・(2)
となる。In equation (1), simplification assuming that the parameters related to the n-side and the parameters related to the p-side are the same: -E B = 2 {φ PHn- [E Gn + N (r 0n I B + α 0n ΔT n )]} becomes (2).
【0020】式(1)及び(2)に見られる主要な記号
について説明すると以下の通りである。
φPH:N段熱電半導体素子で得られる電子、正孔の電気
的ポテンシャル・エネルギ。
EB :バイアス電源から供給される電気的ポテンシャル
・エネルギ、即ち、両端電圧。
[EG +N(r0np IB +α0np ΔTnp)]:電子が遷
移層を越える為に必要なエネルギであって、抵抗で使わ
れれる電圧、温度差に依る電圧を維持する為に使われる
エネルギの和で表される消費エネルギ。
N:n型熱電半導体素子及びp型熱電半導体素子の段
数。
EG :遷移層のエネルギ・バンド・ギャップ。
r0n及びr0p:n型及びp型の単位(1段分)熱電半導
体素子の抵抗。
α0n及びα0p:n型及びp型の単位(1段分)熱電半導
体素子に於けるゼーベック係数。
ΔTn 及びΔTp :低温接合部と高温接合部間の温度
差。The main symbols found in the equations (1) and (2) will be described below. φ PH : Electric potential energy of electrons and holes obtained in the N-stage thermoelectric semiconductor element. E B : Electric potential energy supplied from the bias power supply, that is, voltage across both ends. [E G + N (r 0np I B + α 0np ΔT np)]: electrons The energy necessary for exceeding the transition layer, the voltage used in the resistor, are used to maintain the voltage due to the temperature difference Energy consumption expressed as the sum of energy. N: Number of stages of n-type thermoelectric semiconductor element and p-type thermoelectric semiconductor element. E G : Energy band gap of the transition layer. r 0n and r 0p : Resistances of n-type and p-type unit (one stage) thermoelectric semiconductor elements. α 0n and α 0p : Seebeck coefficient in n-type and p-type unit (one stage) thermoelectric semiconductor element. ΔT n and ΔT p : Temperature difference between the low temperature joint and the high temperature joint.
【0021】前記、バイアス電源から供給される電気的
ポテンシャル・エネルギ、即ち、両端電圧EB は、n側
金属電極24のフェルミ・レベルFmn並びにp側金属電
極25のフェルミ・レベルFmpの差、EB =(Fmn−F
mp)で表され、従って、電流IB が流れてFmn=Fmpで
あればEB =0となり、バイアス電源から供給される電
圧EB は零で、電力もPB =IEB =0で零となる。[0021] The electrical potential energy supplied from the bias power source, i.e., the voltage across E B, the difference between the Fermi level F mp Fermi level F mn and p-side metal electrode 25 of the n-side metal electrode 24 , E B = (F mn −F
mp ), therefore, if the current I B flows and F mn = F mp , then E B = 0, the voltage E B supplied from the bias power source is zero, and the power is also P B = IE B = 0. Becomes zero at.
【0022】図2は図1について説明した本発明の半導
体装置に於ける電気的特性を表す線図であって、横軸に
はフェルミ・レベルの差であるバイアス電源電圧E
B 〔V〕を、また、縦軸にはバイアス電源から供給され
る電流であるIB 〔A〕をそれぞれ採ってある。FIG. 2 is a diagram showing the electrical characteristics of the semiconductor device of the present invention described with reference to FIG. 1, in which the horizontal axis represents the bias power supply voltage E which is the difference in Fermi level.
B [V] and the vertical axis represent I B [A], which is the current supplied from the bias power supply.
【0023】図からすると、バイアス電源電圧EB =0
で電流IB が流れるのを看取することができ、この電流
IB は電気エネルギに変換された周囲の熱エネルギ、即
ち、低温部から吸収された熱に依って維持されている。From the figure, the bias power supply voltage E B = 0
In can perceiving the flow of current I B, the current I B the heat energy of the surrounding which is converted into electrical energy, i.e., is maintained depending on the heat absorbed from the low temperature portion.
【0024】図中に記載されている電流IB の式は、前
記式(2)から導出されるものであり、ダイオード、即
ち、遷移層23(図1参照)を流れる電流は、電子のエ
ネルギがビルトイン電圧Vbi、即ち、エネルギ・バンド
・ギャップ2EG を越えるレベルになるまでは流れるこ
とができない。The equation of the current I B described in the figure is derived from the equation (2), and the current flowing through the diode, that is, the transition layer 23 (see FIG. 1) is the energy of the electron. Cannot flow until the voltage exceeds the built-in voltage V bi , that is, the energy band gap 2E G.
【0025】ダイオード電流が流れ始める電圧は、2[
φPHn −(EGn+Nα0nΔTn )]であり、第2象限に
見られる傾斜した破線は抵抗成分を表し、その電圧・電
流の積の符号は負であって電力が生産されていることを
示している。即ち、抵抗(2Nr0n)で消費される電力
は熱エネルギで賄われていることを示している。The voltage at which the diode current starts to flow is 2 [
φ PHn- (E Gn + Nα 0n ΔT n )], the slanted broken line in the second quadrant represents the resistance component, and the sign of the product of the voltage and current is negative, and the power is produced. Is shown. That is, it is shown that the electric power consumed by the resistor (2Nr 0n ) is covered by thermal energy.
【0026】前記説明した本発明に依る半導体装置の構
成に於いて、n側金属電極及びp側金属電極両端の電
圧、及び、流れる電流の積、即ち、電力は零であり、従
って、負荷電流はバイアス電源から電極を供給すること
なしに流れ、この場合の電力の供給源は、電気エネルギ
に変換された自然発生的な熱エネルギである。In the configuration of the semiconductor device according to the present invention described above, the product of the voltage across the n-side metal electrode and the p-side metal electrode and the flowing current, that is, the electric power is zero, and therefore the load current is Flows without supplying an electrode from a bias power source, and the source of electric power in this case is spontaneous thermal energy converted into electric energy.
【0027】前記半導体装置を用いることに依り、大電
流スイッチング素子、高Qの低周波コイルの低電力損失
素子、高電圧・大電流素子を負荷とする装置、マイクロ
波高出力素子の電源を実現することができ、その消費電
力は極めて少ない。By using the above-mentioned semiconductor device, a large current switching element, a low power loss element of a high Q low frequency coil, a device using a high voltage / large current element as a load, and a power source for a microwave high output element are realized. The power consumption is extremely low.
【0028】[0028]
【発明の実施の形態】実施の形態1
図3は本発明に於ける実施の形態1である半導体装置を
表す要部斜面説明図であり、図に於いて、31はn側金
属電極、32はN段のn型熱電素子、33はダイオード
のn側電極、34はn型層、35はp型層、36はダイ
オードのp側電極、37はp型熱電素子、38はp側金
属電極をそれぞれ示している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment FIG. 3 is an explanatory view of a main part of a slope showing a semiconductor device according to a first embodiment of the present invention, in which 31 is an n-side metal electrode and 32 is a metal electrode. Is an N-stage n-type thermoelectric element, 33 is an n-side electrode of a diode, 34 is an n-type layer, 35 is a p-type layer, 36 is a p-side electrode of a diode, 37 is a p-type thermoelectric element, and 38 is a p-side metal electrode Are shown respectively.
【0029】図示は半導体装置に於けるダイオードは、
GaAsを遷移層とする発光ダイオードであり、そのn
側電極33にはN段のn型熱電素子32が、また、p側
電極にはN段のp型熱電素子37がそれぞれ結合されて
いる。In the figure, the diode in the semiconductor device is
It is a light emitting diode using GaAs as a transition layer.
An N-stage n-type thermoelectric element 32 is coupled to the side electrode 33, and an N-stage p-type thermoelectric element 37 is coupled to the p-side electrode.
【0030】n型熱電素子32及びp型熱電素子37
は、厚さ100〔μm〕のn型(或いはp型)BiTe
+Niメッキ(10〔μm〕)+半田(20〔μ
m〕)、を積層して作製される。The n-type thermoelectric element 32 and the p-type thermoelectric element 37
Is an n-type (or p-type) BiTe having a thickness of 100 μm.
+ Ni plating (10 [μm]) + Solder (20 [μm])
m]) is laminated.
【0031】GaAsのエネルギ・バンド・ギャップE
G は1.5〔eV〕、n型及びp型BiTeのゼーベッ
ク係数α0n及びα0pはそれぞれ同じ0.2〔mV/°
K〕である。Energy band gap E of GaAs
G is 1.5 [eV], and the Seebeck coefficients α 0n and α 0p of n-type and p-type BiTe are the same 0.2 [mV / °].
K].
【0032】前記した構成の半導体装置に於いて、温度
差ΔTn =ΔTp =3〔°K〕、n側N段熱電素子の高
温接合部の温度THn=300〔°K〕、段数N=15と
した場合に於いて、電圧EB =0では電流IB =9.4
〔A〕を得ることができる。尚、この場合、熱電素子と
発光ダイオードの断面積は1〔mm〕×1〔mm〕であ
る。In the semiconductor device having the above-mentioned configuration, the temperature difference ΔT n = ΔT p = 3 [° K], the temperature T Hn of the high temperature junction of the n-side N-stage thermoelectric element = 300 [° K], and the number of stages N. = 15, the current I B = 9.4 at the voltage E B = 0.
[A] can be obtained. In this case, the cross sectional area of the thermoelectric element and the light emitting diode is 1 [mm] × 1 [mm].
【0033】本発明に依る半導体装置に於いて、両端金
属電極に於けるフェルミ・レベルF mnとFmpの値は、遷
移層(ダイオード)のエネルギ・バンド・ギャップ
EGn、熱電素子材料の抵抗r0n及びr0p、ゼーベック係
数α0n及びα0p、温度差ΔTn 及びΔTp などのパラメ
ータの如何に依って異なるから、それ等のパラメータの
少なくとも一つを調節して、両端金属電極に於けるフェ
ルミ・レベルFmn及びFmp間の差を零にすることが必要
である。In the semiconductor device according to the present invention, the gold on both ends is
Fermi level F for metal electrodes mnAnd FmpThe value of
Energy band gap of transfer layer (diode)
EGn, Resistance of thermoelectric element material r0nAnd r0p, Seebeck staff
Number α0nAnd α0p, Temperature difference ΔTnAnd ΔTpParameters such as
Of the parameters
Adjust at least one of the electrodes on both ends of the metal electrode.
Rumi Level FmnAnd FmpNeed to make the difference between zero
Is.
【0034】実施の形態2
図4は本発明半導体装置に於ける諸パラメータを調節す
ることに依ってエネルギ・バンドが変化することを説明
する為のエネルギ・バンド・ダイヤグラムであり、図1
乃至図3に於いて用いた記号と同記号は同部分を表すか
或いは同じ意味を持つものとする。Embodiment 2 FIG. 4 is an energy band diagram for explaining that the energy band changes by adjusting various parameters in the semiconductor device of the present invention.
The same symbols as those used in FIG. 3 represent the same parts or have the same meanings.
【0035】図4(1)参照
図に於いて、THnはn側N段熱電素子の高温接合部の温
度、THpはp側N段熱電素子の高温接合部の温度、TCn
はn側N段熱電素子の低温接合部の温度、TCpはp側N
段熱電素子の低温接合部の温度をそれぞれ示し、この場
合、半導体装置は熱平衡状態にあり、遷移層23に於け
るフェルミ・レベルをFto、n側金属電極24に於ける
フェルミ・レベルをFmn、p側金属電極25に於けるフ
ェルミ・レベルをFmpとすると、Fto=Fmn=Fmpであ
る。In FIG. 4 (1), T Hn is the temperature of the high temperature junction of the n-side N-stage thermoelectric element, T Hp is the temperature of the high temperature junction of the p-side N-stage thermoelectric element, and T Cn
Is the temperature of the cold junction of the n-side N-stage thermoelectric element, and T Cp is the p-side N
In this case, the semiconductor device is in a thermal equilibrium state, the Fermi level in the transition layer 23 is F to , and the Fermi level in the n-side metal electrode 24 is F to F. If the Fermi level at the mn and p-side metal electrodes 25 is F mp , then F to = F mn = F mp .
【0036】図4(2)参照
諸パラメータを調節して、遷移層23のエネルギ・バン
ド・ギャップの中央にあるフェルミ・レベルFt0にn側
金属電極24のフェルミ・レベルFmnとp側金属電極2
5のフェルミ・レベルFmpを一致させたときのエネルギ
・バンド・ダイヤグラムである。Referring to FIG. 4B, the parameters are adjusted so that the Fermi level F t0 at the center of the energy band gap of the transition layer 23 becomes equal to the Fermi level F mn of the n-side metal electrode 24 and the p-side metal. Electrode 2
5 is an energy band diagram when the Fermi levels F mp of 5 are matched.
【0037】図4(3)参照
同じく、遷移層23のエネルギ・バンド・ギャップの中
央値より未満にあるフェルミ・レベルFt0にn側とp側
のパラメータ間に差をつけてn側金属電極24のフェル
ミ・レベルFmnとp側金属電極25のフェルミ・レベル
Fmpを一致させたときのエネルギ・バンド・ダイヤグラ
ムである。Similarly, referring to FIG. 4C, the Fermi level F t0 , which is less than the median of the energy band gap of the transition layer 23, is differentiated between the n-side and p-side parameters by the n-side metal electrode. 24 is an energy band diagram when the Fermi level F mn of 24 and the Fermi level F mp of the p-side metal electrode 25 are matched.
【0038】図4(4)参照
同じく、遷移層23のエネルギ・バンド・ギャップの中
央値を越えるフェルミ・レベルFt0にn側とp側のパラ
メータ間に差をつけてn側金属電極24のフェルミ・レ
ベルFmnとp側金属電極25のフェルミ・レベルFmpを
一致させたときのエネルギ・バンド・ダイヤグラムであ
る。Referring to FIG. 4 (4), similarly, the Fermi level F t0 , which exceeds the median of the energy band gap of the transition layer 23, has a difference between n-side and p-side parameters, and the n-side metal electrode 24 has 6 is an energy band diagram when the Fermi level F mn and the Fermi level F mp of the p-side metal electrode 25 are matched.
【0039】図4(5)参照
同じく、遷移層23のフェルミ・レベルFt0がエネルギ
・バンド・ギャップの中央にあり、フェルミ・レベルF
t0より高いレベルでn側金属電極24のフェルミ・レベ
ルFmnとp側金属電極25のフェルミ・レベルFmpを一
致させたときのエネルギ・バンド・ダイヤグラムであ
る。As shown in FIG. 4 (5), similarly, the Fermi level F t0 of the transition layer 23 is at the center of the energy band gap, and the Fermi level F t
6 is an energy band diagram when the Fermi level F mn of the n-side metal electrode 24 and the Fermi level F mp of the p-side metal electrode 25 are matched at a level higher than t0 .
【0040】図4(6)参照
同じく、遷移層23のフェルミ・レベルFt0がエネルギ
・バンド・ギャップの中央にあり、フェルミ・レベルF
t0より低いレベルでn側金属電極24のフェルミ・レベ
ルFmnとp側金属電極25のフェルミ・レベルFmpを一
致させたときのエネルギ・バンド・ダイヤグラムであ
る。Referring to FIG. 4 (6), similarly, the Fermi level F t0 of the transition layer 23 is at the center of the energy band gap, and the Fermi level F t
6 is an energy band diagram when the Fermi level F mn of the n-side metal electrode 24 and the Fermi level F mp of the p-side metal electrode 25 are matched at a level lower than t0 .
【0041】図4(7)参照
同じく、p側金属電極25のフェルミ・レベルFmpがn
側金属電極24のフェルミ・レベルFmnより高く、遷移
層23のフェルミ・レベルFt0にn側金属電極24のフ
ェルミ・レベルFmnを一致させたときのエネルギ・バン
ド・ダイヤグラムである。As shown in FIG. 4 (7), the Fermi level F mp of the p-side metal electrode 25 is n.
It is higher than the Fermi level F mn of the side metal electrode 24 and is an energy band diagram when the Fermi level F mn of the n-side metal electrode 24 is matched with the Fermi level F t0 of the transition layer 23.
【0042】図4(8)参照
同じく、p側金属電極25のフェルミ・レベルFmpがn
側金属電極24のフェルミ・レベルFmnより低く、遷移
層23のフェルミ・レベルFt0にn側金属電極24のフ
ェルミ・レベルFmnを一致させたときのエネルギ・バン
ド・ダイヤグラムである。Similarly, referring to FIG. 4 (8), the Fermi level F mp of the p-side metal electrode 25 is n.
It is lower than the Fermi level F mn of the side metal electrode 24, and is an energy band diagram when the Fermi level F mn of the n-side metal electrode 24 is matched with the Fermi level F t0 of the transition layer 23.
【0043】図4(9)参照
同じく、n側金属電極24のフェルミ・レベルFmnがp
側金属電極25のフェルミ・レベルFmpより高く、遷移
層23のフェルミ・レベルFt0にp側金属電極25のフ
ェルミ・レベルFmpを一致させたときのエネルギ・バン
ド・ダイヤグラムである。Similarly, as shown in FIG. 4 (9), the Fermi level F mn of the n-side metal electrode 24 is p.
Higher than the Fermi level F mp side metal electrode 25, an energy band diagram when the Fermi level F mp p-side metal electrode 25 fitted to the Fermi level F t0 of the transition layer 23.
【0044】図4(10)参照
同じく、n側金属電極24のフェルミ・レベルFmnがp
側金属電極25のフェルミ・レベルFmpより低く、遷移
層23のフェルミ・レベルFt0にp側金属電極25のフ
ェルミ・レベルFmpを一致させたときのエネルギ・バン
ド・ダイヤグラムである。Similarly, as shown in FIG. 4 (10), the Fermi level F mn of the n-side metal electrode 24 is p.
It is lower than the Fermi level F mp of the side metal electrode 25, and is an energy band diagram when the Fermi level F mp of the p-side metal electrode 25 is matched with the Fermi level F t0 of the transition layer 23.
【0045】図4に見られる各エネルギ・バンド・ダイ
ヤグラムに示された各結果をまとめて表にすると下記の
通りである。The results shown in the energy band diagrams shown in FIG. 4 are summarized in the following table.
【表1】 [Table 1]
【0046】実施の形態3
本発明では、熱電素子の断面積を一定とし、その段数N
を増加して電子の電気的ポテンシャル・エネルギを増大
し、両端金属電極のフェルミ・レベルFmn 及びFmpの
差を零とし、電圧が零のときの電流IS を増加させるこ
とができる。因みに、熱電素子の断面積を増加して電圧
が零である場合の電流IS を増加する手段を採ると素子
が大きくなってしまう。Embodiment 3 In the present invention, the cross-sectional area of the thermoelectric element is fixed, and the number of stages N thereof is N.
Can be increased to increase the electric potential energy of the electrons, the difference between the Fermi levels F mn and F mp of the metal electrodes at both ends can be made zero, and the current I S when the voltage is zero can be increased. Incidentally, if the means for increasing the cross-sectional area of the thermoelectric element to increase the current I S when the voltage is zero, the element becomes large.
【0047】図5は本発明に依る半導体装置が熱電素子
の段数を増加して電圧が零の状態で電流を増加できるこ
とを説明する為の線図であり、図2に於いて用いた記号
と同記号は同部分を表すか或いは同じ意味を持つものと
する。FIG. 5 is a diagram for explaining that the semiconductor device according to the present invention can increase the number of stages of thermoelectric elements and increase the current in the state where the voltage is zero, and the symbols used in FIG. The same symbol represents the same part or has the same meaning.
【0048】図に於いて、a乃至gは熱電素子の段数N
を変えた各試料を示し、この場合、各熱電素子の断面積
は1〔mm2 〕、熱電素子の抵抗は0.001〔Ω〕、
ゼーベック係数α0n及びα0pはそれぞれ同じで0.2
〔mV/°K〕である。実験を行った際のデータを表2
として下記に示す。In the figure, a to g are the number N of stages of thermoelectric elements.
The cross-sectional area of each thermoelectric element is 1 [mm 2 ] and the resistance of the thermoelectric element is 0.001 [Ω].
Seebeck coefficients α 0n and α 0p are the same and are 0.2
[MV / ° K]. Table 2 shows the data when the experiment was conducted.
As shown below.
【0049】[0049]
【表2】 [Table 2]
【0050】実施の形態4
本発明に依る半導体装置に於いては、負荷を直列接続す
ることが可能であり、その場合、半導体装置に於ける金
属電極のフェルミ・レベルと接続した負荷に於ける金属
電極のフェルミ・レベルとをフラットにすれば良い。Embodiment 4 In the semiconductor device according to the present invention, it is possible to connect loads in series. In that case, in the load connected to the Fermi level of the metal electrode in the semiconductor device. The Fermi level of the metal electrode should be flat.
【0051】図6は実施の形態4を説明する為の負荷を
含む半導体装置の説明図であって、(A)はエネルギ・
バンド・ダイヤグラム、(B)は等価回路図、(C)は
電圧・電流特性を示す線図であり、図1乃至図5に於い
て用いた記号と同記号は同部分を表すか或いは同じ意味
を持つものとする。FIG. 6 is an explanatory diagram of a semiconductor device including a load for explaining the fourth embodiment, in which (A) shows energy.
A band diagram, (B) is an equivalent circuit diagram, and (C) is a diagram showing voltage / current characteristics. The same symbols as those used in FIGS. 1 to 5 represent the same parts or have the same meanings. Shall have.
【0052】図に於いて、27は等価抵抗がRd で表さ
れる負荷、27Aは負荷に於ける金属電極、Q1は本発
明に依る半導体装置、Vd は負荷27に於ける電圧降
下、PはRに於ける消費電力、RはQ1に於ける抵抗2
Nr0nと等価抵抗Rd とを加えた全抵抗をそれぞれ示し
ている。In the figure, 27 is a load whose equivalent resistance is represented by R d , 27 A is a metal electrode in the load, Q 1 is a semiconductor device according to the present invention, V d is a voltage drop in the load 27, P is power consumption in R, R is resistance 2 in Q1
The total resistance obtained by adding Nr 0n and the equivalent resistance R d is shown.
【0053】ここで、負荷27は等価抵抗がRd である
半導体素子及びそれに結合された金属電極27Aであっ
て、半導体装置Q1の抵抗2Nr0n及び負荷27の等価
抵抗Rd を加えた全抵抗Rは図6(C)に見られる電圧
・電流特性の傾斜で表され、R=(2Nr0n+Rd )
〔Ω〕である。Here, the load 27 is a semiconductor element having an equivalent resistance of R d and a metal electrode 27A coupled thereto, and the total resistance including the resistance 2Nr 0n of the semiconductor device Q1 and the equivalent resistance R d of the load 27 is added. R is represented by the slope of the voltage-current characteristic shown in FIG. 6C, and R = (2Nr 0n + R d ).
[Ω].
【0054】実施の形態4では、実施の形態1などで説
明した種々な手段で、負荷27に於ける金属電極27A
のフェルミ・レベルと半導体装置Q1に於ける金属電極
25のフェルミ・レベルとの差を零にすることができる
為、電流IB が流れている状態で金属電極27A及び金
属電極25間の電圧を零にすることができ、従って、バ
イアス電源EB に於ける電力は消費されることがない。In the fourth embodiment, the metal electrode 27A in the load 27 is formed by the various means described in the first embodiment and the like.
For the difference between the Fermi level in the metal electrode 25 to the Fermi level of the semiconductor device Q1 can be made zero, a voltage between the metal electrodes 27A and the metal electrode 25 in a state where the current I B flows It can be zero, so that no power is consumed in the bias power supply E B.
【0055】因みに、超伝導素子に於いて、直列に負荷
を接続し、それ等の両端にバイアス電圧を印加して電流
を流した場合、その負荷で必ず電圧降下が発生する為、
電圧を零にすることは不可能であり、従って、バイアス
電源の電力は消費される。By the way, in a superconducting device, when a load is connected in series and a bias voltage is applied across both ends of the superconducting device to pass a current, a voltage drop is always generated in the load.
It is impossible to bring the voltage to zero, so the power of the bias supply is consumed.
【0056】実施の形態5
本発明に依る半導体装置に於いては、M段(Mは任意の
正の整数)を縦続接続することに依って(1/M)のダ
イオードの逆耐圧以内で駆動することができる為、逆耐
圧のM倍の高電圧で動作する装置を構成することがで
き、また、同様にM段を並列接続することに依って(1
/M)の許容電流以内で駆動することができる為、許容
電流のM倍の電流で動作する装置を構成することができ
る。Fifth Embodiment In the semiconductor device according to the present invention, the M stages (M is an arbitrary positive integer) are cascade-connected to drive the diode within the reverse withstand voltage of the diode (1 / M). Therefore, it is possible to configure a device that operates at a high voltage M times as high as the reverse breakdown voltage. Similarly, by connecting M stages in parallel (1
/ M), the device can be driven within a permissible current of (M / M), so that a device that operates with a current M times the permissible current can be configured.
【0057】図7は実施の形態5を説明する為の要部ブ
ロック図であって、(A)は縦続接続した場合、(B)
は並列接続した場合、(C)は並列・縦続接続した場合
をそれぞれ示している。FIG. 7 is a block diagram of an essential part for explaining the fifth embodiment. FIG. 7A shows a case where cascade connection is made, and FIG.
Shows parallel connection, and (C) shows parallel connection and cascade connection.
【0058】図に於いて、Q1、Q2・・・・Qnは半
導体装置、QAは半導体装置Q1乃至Qnを縦続接続し
たブロック、QBは半導体装置Q1乃至Qnを並列接続
したブロックをそれぞれ示している。In the figure, Q1, Q2 ... Qn are semiconductor devices, QA is a block in which semiconductor devices Q1 to Qn are connected in cascade, and QB is a block in which semiconductor devices Q1 to Qn are connected in parallel. .
【0059】図7(A)に示したブロックQAは高電圧
用として好適であり、また、(B)に示したブロックQ
Bは大電流用として好適であり、更にまた、(C)に示
したブロックQAとブロックQBとを接続したブロック
は大電流・高電圧用として好適である。The block QA shown in FIG. 7 (A) is suitable for high voltage, and the block Q shown in FIG. 7 (B).
B is suitable for large current, and the block connecting the block QA and the block QB shown in (C) is suitable for large current / high voltage.
【0060】因みに、通常のダイオードに於ける逆耐圧
は低いので、低い電圧にしか対応させることができず、
その耐圧以上の高電圧用装置に応用することはできず、
そして、そのダイオードに於ける許容電流も低いので、
やはり、大電流用装置に応用することはできない。Incidentally, since the reverse breakdown voltage of a normal diode is low, it can be applied only to a low voltage,
It cannot be applied to high-voltage devices exceeding the withstand voltage,
And since the allowable current in the diode is also low,
Again, it cannot be applied to high current devices.
【0061】実施の形態6
実施の形態5で説明した構成を応用することで大電流ス
イッチング素子を構成することが容易であり、そのスイ
ッチ・オン時に於ける電圧EB は零、スイッチ・オフ時
に於ける電流IB は零であるから、スイッチングに要す
る電力は零であって、大電流スイッチング時に於けるバ
イアス電源が消費する電力は殆どないので、微小電力大
電流スイッチングが可能である。Sixth Embodiment It is easy to construct a large current switching element by applying the construction described in the fifth embodiment, and the voltage E B at the time of switch-on is zero and the voltage E B at switch-off is zero. Since the electric current I B is zero, the electric power required for switching is zero, and the electric power consumed by the bias power source at the time of large current switching is almost zero, so that very small electric power large current switching is possible.
【0062】因みに、通常のスイッチング素子に於い
て、必要な電力はP=I2 rであり、その電力は電流I
の増加と共に急激に増大する為、大電流のスイッチング
に要する電力は大きく、従って、抵抗を充分に低減する
ことが課題になっている。Incidentally, in a normal switching element, the required power is P = I 2 r, and the power is the current I
Since it rapidly increases with increasing, the electric power required for switching a large current is large, and therefore it is a subject to sufficiently reduce the resistance.
【0063】実施の形態7
実施の形態6で説明した大電流スイッチング素子を用い
ることで高Qの低周波コイルを構成することができる。Seventh Embodiment A high-frequency low-frequency coil can be constructed by using the large-current switching element described in the sixth embodiment.
【0064】通常、低周波コイルの性能指数[Q=(2
πfL/r1 )](f:周波数、L:インダクタンス、
r1 :抵抗)を高くする為には、インダクタンスLを大
きくしなければならず、従って、抵抗r1 が増大し、そ
れに依る電圧降下が大きくなり、特に大電流を流すコイ
ルでは電源電力損失が大きくなることが問題視されてい
る。Usually, the figure of merit [Q = (2
πfL / r 1 )] (f: frequency, L: inductance,
In order to increase (r 1 : resistance), the inductance L must be increased. Therefore, the resistance r 1 increases, resulting in a large voltage drop. Increasing the size is regarded as a problem.
【0065】本発明に於いては、前記説明した実施の形
態を含め、多くの形態で実施することができ、以下、そ
れを付記として例示する。The present invention can be implemented in many forms including the above-described embodiment, which will be exemplified below.
【0066】(付記1)n側金属電極(例えばn側金属
電極24)−熱電素子(例えばN段のn側熱電素子2
1)−ダイオード(例えば遷移層(ダイオード)23)
−熱電素子(例えばN段のp側熱電素子22)−p側金
属電極(例えばp側金属電極25)が積層された構造体
を備え且つ電流を流した状態でn側金属電極とp側金属
電極のフェルミ・レベルの差を零とするようにダイオー
ドに於ける遷移層のエネルギ・バンド・ギャップ、熱電
素子材料の抵抗、熱電素子材料のゼーベック係数、熱電
素子の段数のうちの少なくとも一つを調節してなること
を特徴とする半導体装置。(1)(Supplementary Note 1) n-side metal electrode (for example, n-side metal electrode 24) -thermoelectric element (for example, N-stage n-side thermoelectric element 2)
1) -Diode (eg transition layer (diode) 23)
-Thermoelectric element (for example, p-side thermoelectric element 22 in N stages) -The structure including the p-side metal electrode (for example, p-side metal electrode 25) laminated, and the n-side metal electrode and the p-side metal in a state in which a current is applied At least one of the energy band gap of the transition layer in the diode, the resistance of the thermoelectric element material, the Seebeck coefficient of the thermoelectric element material, and the number of stages of the thermoelectric element is set so that the difference in the Fermi level of the electrode becomes zero. A semiconductor device characterized by being adjusted. (1)
【0067】(付記2)n側金属電極−熱電素子−ダイ
オード−熱電素子−p側金属電極が積層された構造体を
1単位とし、その1単位の構造体の複数を縦続接続、若
しくは、並列接続、若しくは、縦続並列接続してなるこ
とを特徴とする(付記1)記載の半導体装置。(2)(Supplementary Note 2) A structure in which an n-side metal electrode, a thermoelectric element, a diode, a thermoelectric element, and a p-side metal electrode are laminated is defined as one unit, and a plurality of the one unit structure are connected in cascade or in parallel. The semiconductor device according to (Supplementary Note 1), which is connected or cascaded in parallel. (2)
【0068】(付記3)大電流スイッチング素子を構成
してなることを特徴とする(付記1)或いは(付記2)
記載の半導体装置。(Supplementary Note 3) A high-current switching element is configured (Supplementary Note 1) or (Supplementary Note 2).
The semiconductor device described.
【0069】(付記4)高Qの低周波コイルを構成して
なることを特徴とする(付記1)或いは(付記2)記載
の半導体装置。(Supplementary Note 4) The semiconductor device according to (Supplementary Note 1) or (Supplementary Note 2), characterized in that a high Q low frequency coil is formed.
【0070】(付記5)n側金属電極−熱電素子−ダイ
オード−熱電素子−p側金属電極が積層された構造体を
備えた半導体装置に電流を流した状態でn側金属電極と
p側金属電極の間に温度差を付与してn側金属電極とp
側金属電極とのフェルミ・レベルの差を零にすることを
特徴とする半導体装置の駆動方法。(3)(Supplementary Note 5) The n-side metal electrode and the p-side metal in the state where a current is applied to the semiconductor device having the structure in which the n-side metal electrode-thermoelectric element-diode-thermoelectric element-p-side metal electrode are laminated. A temperature difference is applied between the electrodes, and the n-side metal electrode and p
A method for driving a semiconductor device, wherein the difference in Fermi level from the side metal electrode is set to zero. (3)
【0071】(付記6)n側金属電極−熱電素子−ダイ
オード−熱電素子−p側金属電極が積層された構造体を
備え且つ電流を流した状態でn側金属電極とp側金属電
極のフェルミ・レベルの差を零とするようにダイオード
に於ける遷移層のエネルギ・バンド・ギャップ、熱電素
子材料の抵抗、熱電素子材料のゼーベック係数、熱電素
子の段数のうちの少なくとも一つを調節してなる半導体
装置に負荷を接続して動作させることを特徴とする半導
体装置の駆動方法。(4)(Supplementary Note 6) A Fermi of an n-side metal electrode and a p-side metal electrode is provided with a structure in which an n-side metal electrode, a thermoelectric element, a diode, a thermoelectric element, and a p-side metal electrode are laminated and a current is applied. Adjusting at least one of the energy band gap of the transition layer in the diode, the resistance of the thermoelectric element material, the Seebeck coefficient of the thermoelectric element material, and the number of stages of the thermoelectric element so that the level difference becomes zero. A method for driving a semiconductor device, which comprises operating a semiconductor device by connecting a load to the semiconductor device. (4)
【0072】[0072]
【発明の効果】本発明に依る半導体装置及びその駆動方
法に於いては、n側金属電極−熱電素子−ダイオード−
熱電素子−p側金属電極が積層された構造体を備え且つ
電流を流した状態でn側金属電極とp側金属電極のフェ
ルミ・レベルの差を零とするようにダイオードに於ける
遷移層のエネルギ・バンド・ギャップ、熱電素子材料の
抵抗、熱電素子材料のゼーベック係数、熱電素子の段数
のうちの少なくとも一つを調節することが基本になって
いる。In the semiconductor device and the driving method thereof according to the present invention, the n-side metal electrode-thermoelectric element-diode-
Thermoelectric element-provided with a structure in which p-side metal electrodes are laminated, and in order to make the difference in the Fermi level between the n-side metal electrode and the p-side metal electrode to be zero when a current is applied, It is fundamental to adjust at least one of the energy band gap, the resistance of the thermoelectric element material, the Seebeck coefficient of the thermoelectric element material, and the number of stages of the thermoelectric element.
【0073】前記説明した本発明に依る半導体装置の構
成に於いて、n側金属電極及びp側金属電極両端の電
圧、及び、流れる電流の積、即ち、電力は零であり、従
って、負荷電流はバイアス電源から電圧を供給すること
なしに流れ、この場合の電力の供給源は、電気エネルギ
に変換された自然発生的な熱エネルギである。In the structure of the semiconductor device according to the present invention described above, the product of the voltage across the n-side metal electrode and the p-side metal electrode and the flowing current, that is, the electric power is zero, so that the load current is Flows without being supplied with voltage from a bias power supply, and the source of electric power in this case is spontaneous thermal energy converted into electric energy.
【0074】前記半導体装置を用いることに依り、大電
流スイッチング素子、高Qの低周波コイルの低電力損失
素子、高電圧・大電流素子を負荷とする装置、マイクロ
波高出力素子の電源を実現することができ、その消費電
力は極めて少ない。By using the above semiconductor device, a large current switching element, a low power loss element of a high frequency low frequency coil, a device using a high voltage / large current element as a load, and a power source for a microwave high output element are realized. The power consumption is extremely low.
【図1】本発明の原理を説明する為の半導体装置に於け
るエネルギ・バンド・ダイヤグラムである。FIG. 1 is an energy band diagram in a semiconductor device for explaining the principle of the present invention.
【図2】図1について説明した本発明の半導体装置に於
ける電気的特性を表す線図である。FIG. 2 is a diagram showing electrical characteristics in the semiconductor device of the present invention described with reference to FIG.
【図3】本発明に於ける実施の形態1である半導体装置
を表す要部斜面説明図である。FIG. 3 is an explanatory view of a main part of a slope showing the semiconductor device according to the first embodiment of the present invention.
【図4】本発明半導体装置に於ける諸パラメータを調節
することに依ってエネルギ・バンドが変化することを説
明する為のエネルギ・バンド・ダイヤグラムである。FIG. 4 is an energy band diagram for explaining that the energy band changes by adjusting various parameters in the semiconductor device of the present invention.
【図5】本発明に依る半導体装置が熱電素子の段数を増
加して電圧が零の状態で電流を増加できることを説明す
る為の線図である。FIG. 5 is a diagram for explaining that the semiconductor device according to the present invention can increase the number of thermoelectric elements and increase the current when the voltage is zero.
【図6】実施の形態4を説明する為の負荷を含む半導体
装置の説明図である。FIG. 6 is an explanatory diagram of a semiconductor device including a load for explaining a fourth embodiment.
【図7】実施の形態5を説明する為の要部ブロック図で
ある。FIG. 7 is a principal block diagram for explaining a fifth embodiment.
【図8】ダイオードの動作を説明する為の線図である。FIG. 8 is a diagram for explaining the operation of the diode.
21 N段のn側熱電素子 22 N段のp側熱電素子 23 遷移層(ダイオード) 24 n側金属電極 25 p側金属電極 26 バイアス電源 Fmn n側金属電極に於けるフェルミ・レベル Fmp p側金属電極に於けるフェルミ・レベルReference Signs List 21 N-stage n-side thermoelectric element 22 N-stage p-side thermoelectric element 23 Transition layer (diode) 24 n-side metal electrode 25 p-side metal electrode 26 Bias power supply F mn Fermi level at n-side metal electrode F mp p Fermi level at the side metal electrode
Claims (4)
電素子−p側金属電極が積層された構造体を備え且つ電
流を流した状態でn側金属電極とp側金属電極のフェル
ミ・レベルの差を零とするようにダイオードに於ける遷
移層のエネルギ・バンド・ギャップ、熱電素子材料の抵
抗、熱電素子材料のゼーベック係数、熱電素子の段数の
うちの少なくとも一つを調節してなることを特徴とする
半導体装置。1. A Fermi level of an n-side metal electrode and a p-side metal electrode provided with a structure in which an n-side metal electrode, a thermoelectric element, a diode, a thermoelectric element, and a p-side metal electrode are laminated and a current is applied. The energy band gap of the transition layer in the diode, the resistance of the thermoelectric element material, the Seebeck coefficient of the thermoelectric element material, and the number of stages of the thermoelectric element so that the difference between A semiconductor device characterized by:
電素子−p側金属電極が積層された構造体を1単位と
し、その1単位の構造体の複数を縦続接続、若しくは、
並列接続、若しくは、縦続並列接続してなることを特徴
とする請求項1記載の半導体装置。2. A structure in which an n-side metal electrode, a thermoelectric element, a diode, a thermoelectric element, and a p-side metal electrode are laminated is defined as one unit, and a plurality of the one-unit structure is connected in cascade, or
The semiconductor device according to claim 1, wherein the semiconductor device is connected in parallel or is connected in cascade.
電素子−p側金属電極が積層された構造体を備えた半導
体装置に電流を流した状態でn側金属電極とp側金属電
極の間に温度差を付与してn側金属電極とp側金属電極
とのフェルミ・レベルの差を零にすることを特徴とする
半導体装置の駆動方法。3. A semiconductor device having a structure in which an n-side metal electrode, a thermoelectric element, a diode, a thermoelectric element, and a p-side metal electrode are stacked. A method for driving a semiconductor device, wherein a temperature difference is applied between the n-side metal electrode and the p-side metal electrode to reduce the Fermi level difference to zero.
電素子−p側金属電極が積層された構造体を備え且つ電
流を流した状態でn側金属電極とp側金属電極のフェル
ミ・レベルの差を零とするようにダイオードに於ける遷
移層のエネルギ・バンド・ギャップ、熱電素子材料の抵
抗、熱電素子材料のゼーベック係数、熱電素子の段数の
うちの少なくとも一つを調節してなる半導体装置に負荷
を接続して動作させることを特徴とする半導体装置の駆
動方法。4. A Fermi level of an n-side metal electrode and a p-side metal electrode provided with a structure in which an n-side metal electrode, a thermoelectric element, a diode, a thermoelectric element, and a p-side metal electrode are laminated and a current is applied. A semiconductor obtained by adjusting at least one of the energy band gap of the transition layer in the diode, the resistance of the thermoelectric element material, the Seebeck coefficient of the thermoelectric element material, and the number of stages of the thermoelectric element so that the difference between A method for driving a semiconductor device, comprising operating a device by connecting a load.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001260701A JP2003069088A (en) | 2001-08-30 | 2001-08-30 | Semiconductor device and its driving method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001260701A JP2003069088A (en) | 2001-08-30 | 2001-08-30 | Semiconductor device and its driving method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003069088A true JP2003069088A (en) | 2003-03-07 |
Family
ID=19087863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001260701A Withdrawn JP2003069088A (en) | 2001-08-30 | 2001-08-30 | Semiconductor device and its driving method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003069088A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016831A (en) * | 2007-06-29 | 2009-01-22 | Gerhard Span | Thermoelectric element, thermoelectric generator having the same, thermoelectric cooler, and method of manufacturing thermoelectric element |
-
2001
- 2001-08-30 JP JP2001260701A patent/JP2003069088A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016831A (en) * | 2007-06-29 | 2009-01-22 | Gerhard Span | Thermoelectric element, thermoelectric generator having the same, thermoelectric cooler, and method of manufacturing thermoelectric element |
| EP2009709A3 (en) * | 2007-06-29 | 2011-05-18 | Gerhard Span | Thermo-electric element |
| KR101175386B1 (en) * | 2007-06-29 | 2012-08-20 | 게르하르트 슈판 | thermoelectric element |
| US8373057B2 (en) | 2007-06-29 | 2013-02-12 | Gerhard Span | Thermoelectric element |
| US8766083B2 (en) | 2007-06-29 | 2014-07-01 | Gerhard Span | Thermoelectric element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7724020B2 (en) | Single flux quantum circuits | |
| EP2100376B1 (en) | Single flux quantum circuits | |
| US8411467B2 (en) | Ultra-low voltage boost circuit | |
| TWI451679B (en) | Method for regulating an output voltage | |
| US6847196B2 (en) | Method and apparatus for reducing switching losses in a switching circuit | |
| US7135847B2 (en) | Serial connected low-loss synchronously switchable voltage chopper | |
| JP5835377B2 (en) | Superconducting power transducer | |
| US8166769B2 (en) | Self-cooled vertical electronic component | |
| JP2003069088A (en) | Semiconductor device and its driving method | |
| CN105827104B (en) | Circuit device | |
| US20120159967A1 (en) | Thermoelectric apparatus | |
| JP6923341B2 (en) | Operating point control circuit for photovoltaics and series-connected solar cells or other power sources | |
| US10958216B2 (en) | Semiconductor device and operation method thereof | |
| US20040069339A1 (en) | Thermoelectric cooler having first and second TEC elements with differing physical parameters | |
| JP2004281451A (en) | Thermoelectric conversion element | |
| CN101681919B (en) | Isolated monolithic electrical converter | |
| KR101117881B1 (en) | Resonant dc/dc converter circuit for harvesting thermoelectric energy | |
| Jagan et al. | Performance Analysis of Superior-Boost Quasi Z Source Inverter | |
| CN113534884A (en) | Circuit for sampling current of MOSFET power tube with low power consumption | |
| JP2002374010A (en) | Electrode structure, semiconductor device, thermoelectric device, and method of manufacturing the same | |
| CN218672689U (en) | Semiconductor refrigerator drive circuit | |
| Ivanov et al. | Research and Analysis of the Electromotive Voltage Generated by Seebeck and Peltier Modules | |
| US10453775B1 (en) | Distributed thermoelectric cooling system | |
| JP2020150139A (en) | Thermoelectric conversion module | |
| RU2767429C2 (en) | Thermoelectric refrigerator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |