JP2003068979A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2003068979A JP2003068979A JP2001258143A JP2001258143A JP2003068979A JP 2003068979 A JP2003068979 A JP 2003068979A JP 2001258143 A JP2001258143 A JP 2001258143A JP 2001258143 A JP2001258143 A JP 2001258143A JP 2003068979 A JP2003068979 A JP 2003068979A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- external lead
- container
- sealing plate
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W72/5363—
-
- H10W72/5524—
-
- H10W72/884—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の高絶縁耐圧耐量が確保でき、容
易な構造かつ安価なパワー半導体装置を提供すること。
【解決の手段】 容器側壁5と容器底板4とによりなる
容器の容器底板4上に半田6により、両面に導体1bが
接着された絶縁基板1aを接合し、絶縁基板1aの一方
の面上に半田で接合されたSiチップ2と外部引き出し
端子7とを設けて構成されている。容器の上面は、ゲル
剤注入口8d、外部引き出し端子7を外部に引き出す突
き出し構造部8bを有する封止板8aにより封止され
る。構造部8bは、封止板8aの下方に突き出して構成
される。容器の内部は、前述した構造部8bの突き出し
部の下端に接する位置までゲル剤10が充填され、ゲル
剤10の上面から封止板8aの下面までの間に空間が形
成される。構造部8bの穴部は、ハードレジン12によ
り外部端子を固定するように塞がれ、ゲル剤注入口8d
は、シリコンゴムキャップ13により塞がれる。
(57) [Problem] To provide an inexpensive power semiconductor device that can ensure a high withstand voltage of a semiconductor device, has a simple structure, and is inexpensive. SOLUTION: An insulating substrate 1a having conductors 1b bonded to both sides thereof is joined by solder 6 to a container bottom plate 4 of a container composed of a container side wall 5 and a container bottom plate 4, and is formed on one surface of the insulating substrate 1a. It is constituted by providing an Si chip 2 joined by solder and an external lead terminal 7. The upper surface of the container is sealed by a sealing plate 8a having a gel injection port 8d and a protruding structure portion 8b for pulling out the external lead-out terminal 7 to the outside. The structure 8b is configured to protrude below the sealing plate 8a. The inside of the container is filled with the gel agent 10 to a position in contact with the lower end of the protruding portion of the above-described structure portion 8b, and a space is formed from the upper surface of the gel agent 10 to the lower surface of the sealing plate 8a. The hole of the structural portion 8b is closed by the hard resin 12 so as to fix the external terminal, and the gel agent inlet 8d
Is closed by the silicone rubber cap 13.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置に係
り、特に、ケース内に備えられ絶縁ゲル剤を充填して封
止したパワー半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a power semiconductor device which is provided in a case and is filled with an insulating gel agent and sealed.
【0002】[0002]
【従来の技術】ケース内に備えられ絶縁ゲル剤を充填し
て封止したパワー半導体装置に関する従来技術として、
例えば、特開平8−125071号公報等に記載された
技術が知られている。2. Description of the Related Art As a conventional technique relating to a power semiconductor device provided in a case and filled with an insulating gel agent and sealed,
For example, the technique described in JP-A-8-125071 is known.
【0003】図7は従来技術によるパワー半導体装置の
構成を示す部分断面図であり、この図を参照して従来技
術について説明する。図7において、1aは絶縁基板、
2はSiチップ、3はアルミワイヤ、4は容器底板、5
は容器側壁、6は半田、7は外部引き出し端子、8fは
端子ブロック、10はゲル剤、12はハードレジンであ
る。FIG. 7 is a partial sectional view showing the structure of a power semiconductor device according to the prior art. The prior art will be described with reference to this figure. In FIG. 7, 1a is an insulating substrate,
2 is a Si chip, 3 is an aluminum wire, 4 is a container bottom plate, 5
Is a side wall of the container, 6 is a solder, 7 is an external lead terminal, 8f is a terminal block, 10 is a gel agent, and 12 is a hard resin.
【0004】従来技術による半導体装置は、図7に示す
ように、容器側壁5と容器底板4とによりなる容器内
に、容器底板4をベース板としてその上に半田6により
接着したセラミックス基板等による絶縁基板1aと、絶
縁基板1a上に設けられる半導体素子のSiチップ2
と、予め外部引き出し端子7を樹脂モールドした端子ブ
ロック8fとを備え、Siチップ2と絶縁基板1a上の
導体とをアルミワイヤで接続し、外部引き出し端子7を
絶縁基板1a上の導体に半田付けして容器に被せ、絶縁
基板1aと容器底板4との全域にゲル剤10を充填し、
さらに、ゲル剤10の上面と端子ブロック8fとの間隙
にハードレジン12を充填して硬化させた構造を有して
いる。As shown in FIG. 7, a semiconductor device according to the prior art is made up of a ceramic substrate or the like having a container bottom plate 4 as a base plate and solder 6 bonded on the container bottom plate 4 as a base plate, as shown in FIG. Insulating substrate 1a and Si chip 2 of a semiconductor element provided on insulating substrate 1a
And a terminal block 8f in which the external lead terminal 7 is resin-molded in advance, the Si chip 2 and the conductor on the insulating substrate 1a are connected by an aluminum wire, and the external lead terminal 7 is soldered to the conductor on the insulating substrate 1a. And cover the container, and the gel agent 10 is filled in the entire area of the insulating substrate 1a and the container bottom plate 4,
Further, it has a structure in which the hard resin 12 is filled in the gap between the upper surface of the gel agent 10 and the terminal block 8f and cured.
【0005】前述した従来技術による半導体装置は、絶
縁基板1a上にゲル剤10を充填し、さらに、ハードレ
ジン12を充填するという前述したような構造を有する
ことにより、容器側壁5と端子ブロック8fとの剥離を
押さえて端子ブロックを強固に固定し、外部からの水分
の侵入を防止して、耐圧劣化の恐れのない高耐圧のパワ
ー半導体装置として機能することができる。The above-described conventional semiconductor device has the above-described structure in which the gel material 10 is filled on the insulating substrate 1a and the hard resin 12 is further filled, whereby the container side wall 5 and the terminal block 8f are formed. The terminal block can be firmly fixed by suppressing peeling from the substrate, moisture can be prevented from entering from the outside, and the power semiconductor device can function as a high withstand voltage power semiconductor device that is free from deterioration in withstand voltage.
【0006】[0006]
【発明が解決しようとしている課題】前述した従来技術
は、端子ブロック8fが、予め外部引き出し端子7を樹
脂固定して構成されているが、この外部引き出し端子7
を樹脂固定した部分での密着性が弱く、装置稼動時の温
度の上昇下降の繰り返しにより、樹脂剤と端子材との熱
膨張係数の差によって内部応力16が発生して剥れが生
じ、水分の侵入によって装置の特性を劣化させてしまう
という問題点を有している。この現象は、容器側壁壁5
とハードレジン12との間でも発生しやすい。一般に、
同系の樹脂剤の密着力は、他の構造材のそれよりも強
い。In the prior art described above, the terminal block 8f is constructed by fixing the external lead terminal 7 with resin in advance.
The adhesiveness is weak in the portion where the resin is fixed, and the internal stress 16 is generated due to the difference in the thermal expansion coefficient between the resin agent and the terminal material due to the repeated rise and fall of the temperature during operation of the device, causing peeling and moisture. However, there is a problem in that the characteristics of the device are deteriorated by the intrusion of the. This phenomenon is caused by the container side wall 5
Is also likely to occur between the hard resin 12 and the hard resin 12. In general,
The adhesive force of the same type of resin agent is stronger than that of other structural materials.
【0007】また、前述した従来技術は、上部がハード
レジンで覆われているため、装置稼動時の温度の上昇下
降の繰り返しにより、ゲル剤10が膨張収縮することに
よる内部応力16が生じ、ゲル剤の内部に亀裂やボイド
等の欠陥を発生させ、また、絶縁基板との間に剥れを発
生させてしまうことがあり、この結果、半導体装置を絶
縁破壊に至らしめてしまうという問題点を有している。Further, in the above-mentioned prior art, since the upper part is covered with the hard resin, the internal stress 16 is generated due to the expansion and contraction of the gel agent 10 due to the repeated rise and fall of the temperature during the operation of the apparatus, and There is a problem that defects such as cracks and voids may be generated inside the agent, and peeling may occur between the agent and the insulating substrate, which results in dielectric breakdown of the semiconductor device. is doing.
【0008】本発明の目的は、前述したような従来技術
の問題点を解決し、外部端子の取り出しのための樹脂封
止構造を簡易な構造とし、かつ、内部の高絶縁耐圧耐量
を確保することができるパワー半導体装置を提供するこ
とにある。The object of the present invention is to solve the above-mentioned problems of the prior art, to make the resin sealing structure for taking out the external terminal a simple structure, and to secure a high withstand voltage withstand voltage inside. An object of the present invention is to provide a power semiconductor device.
【0009】[0009]
【問題を解決するための手段】本発明によれば前記目的
は、半導体素子が搭載され、外部引き出し端子が接続さ
れている、導体が形成された絶縁基板の1または複数
を、ベース板となる容器底板の外周部に容器側壁を接合
して構成した容器内の容器底板に搭載し、前記外部引き
出し端子を導出する封止板を前記容器に被せ、前記容器
の内部に絶縁ゲル剤が充填されて構成した半導体装置に
おいて、前記ゲル剤の上面と前記封止板の下面との間に
空間が形成されており、前記封上板の外部引き出し端子
用の構造部が1種類のハードレジンによりモールドされ
て構成されていることにより達成される。According to the present invention, the above object is to use, as a base plate, one or a plurality of insulating substrates on which a semiconductor element is mounted and external lead terminals are formed and on which a conductor is formed. It is mounted on a container bottom plate in a container configured by joining a container side wall to the outer peripheral portion of the container bottom plate, and the container is covered with a sealing plate for leading out the external lead terminal, and the inside of the container is filled with an insulating gel agent. In the semiconductor device configured as above, a space is formed between the upper surface of the gel agent and the lower surface of the sealing plate, and the structure portion for the external lead-out terminal of the sealing plate is molded by one kind of hard resin. It is achieved by being configured and configured.
【0010】前述において、外部引き出し端子用の構造
部は、外部引き出し端子を余裕を持って外部に引き出す
ことが可能な大きさの穴状に形成され、かつ、封止板の
下方に、前記ゲル剤に接する突き出し部を有して構成さ
れ、あるいは、2段形状の穴状に形成され、穴内に不織
布が配置されて構成されている。In the above description, the structure for the external lead-out terminal is formed in a hole shape having a size that allows the external lead-out terminal to be pulled out to the outside with a margin, and below the sealing plate, the gel is formed. It is configured to have a protruding portion that comes into contact with the agent, or is formed in a two-stepped hole shape, and a nonwoven fabric is arranged in the hole.
【0011】また、前述において、前記封止板及びハー
ドレジンは、耐トラッキング指数が400V以上を有す
る樹脂により形成され、前記容器側壁は、PPS(ポリ
パラフェニレンサルファイド)、PBT(ポリブチレン
テレフタレート)、SPS(シンジオタクチックポリス
チレン)、ポリアミド系樹脂、ポリアミドイミド系樹
脂、または、ポリエーテルアミド系樹脂により形成さ
れ、さらに、前記ハードレジンは、エポキシ系樹脂、フ
ェノール系樹脂であり、また、不織布を、ポリプロピレ
ン材、フッ素系樹脂により構成される。Further, in the above description, the sealing plate and the hard resin are formed of a resin having a tracking resistance index of 400 V or more, and the container side wall is formed of PPS (polyparaphenylene sulfide), PBT (polybutylene terephthalate), The hard resin is made of SPS (syndiotactic polystyrene), polyamide resin, polyamideimide resin, or polyetheramide resin, and the hard resin is epoxy resin or phenol resin. It is made of polypropylene and fluorine resin.
【0012】[0012]
【発明の実施の形態】以下、本発明によるパワー半導体
装置の実施形態を図面により詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a power semiconductor device according to the present invention will be described below in detail with reference to the drawings.
【0013】図1は本発明の第1の実施形態によるパワ
ー半導体装置の構成を示す部分断面拡大図、図5は第1
の実施形態によるパワー半導体装置の組み立て工程を説
明する図である。図1、図5において、1bは導体、8
aは封止板、8bは突き出し構造部、8dはゲル剤注入
口、9は接着剤、13はシリコンゴムキャップ、14は
中空部であり、他の符号は図7の場合と同一である。FIG. 1 is an enlarged partial sectional view showing the structure of a power semiconductor device according to a first embodiment of the present invention, and FIG.
FIG. 6 is a diagram illustrating an assembling process of the power semiconductor device according to the embodiment. 1 and 5, 1b is a conductor, 8
Reference numeral a is a sealing plate, 8b is a protruding structure portion, 8d is a gel agent injection port, 9 is an adhesive agent, 13 is a silicone rubber cap, and 14 is a hollow portion, and other reference numerals are the same as those in FIG.
【0014】本発明の第1の実施形態による半導体装置
は、図1に示すように、容器底板4の外周部に設けられ
る容器側壁5と容器底板4とによりなる容器の容器底板
4をベース板としてベース板上に半田6により、両面に
Cu等による導体1bが接着された絶縁基板1aを接合
し、絶縁基板1aの一方の面上に半田で接合されて半導
体素子であるSiチップ2と外部引き出し端子7とを設
け、Siチップ2と外部引き出し端子7が半田接合され
ている導体1bとの間をアルミワイヤ3で接続して構成
されている。In the semiconductor device according to the first embodiment of the present invention, as shown in FIG. 1, the container bottom plate 4 of the container formed by the container side wall 5 and the container bottom plate 4 provided on the outer peripheral portion of the container bottom plate 4 is a base plate. As a result, the insulating substrate 1a having the conductors 1b made of Cu or the like adhered on both sides is joined by solder 6 on the base plate, and the Si chip 2 which is a semiconductor element and the outside are joined by soldering on one surface of the insulating substrate 1a. The lead terminal 7 is provided, and the Si chip 2 and the conductor 1b to which the external lead terminal 7 is solder-bonded are connected by the aluminum wire 3.
【0015】そして、容器の上面は、接着剤9により、
ゲル剤注入口8d、外部引き出し端子7を外部に引き出
すための穴状の突き出し構造部8bを有する封止板8a
により封止される。突き出し構造部8bは、外部引き出
し端子7を余裕を持って外部に引き出すことが可能な大
きさの穴状に形成され、かつ、封止板8aの下方に突き
出し部としてスカート状の部分を有して構成されてい
る。また、Siチップ2と外部引き出し端子7とが接合
されている絶縁基板1aを収容する容器の内部は、前述
した突き出し構造部8bの突き出し部の下端に接する位
置までゲル剤10が充填され、ゲル剤10の上面から封
止板8aの下面までの間に空間が形成されている。さら
に、突き出し構造部8bの穴部は、ハードレジン12に
より外部端子を固定するように塞がれており、また、ゲ
ル剤注入口8dは、シリコンゴムキャップ13により塞
がれている。Then, the upper surface of the container is adhered by an adhesive 9
Sealing plate 8a having gel injection port 8d and hole-shaped protruding structure portion 8b for externally drawing out external terminal 7
It is sealed by. The protruding structure portion 8b is formed in a hole shape having a size that allows the external lead-out terminal 7 to be pulled out to the outside with a margin, and has a skirt-like portion as a protruding portion below the sealing plate 8a. Is configured. Further, the inside of the container containing the insulating substrate 1a to which the Si chip 2 and the external lead-out terminal 7 are joined is filled with the gel agent 10 up to a position in contact with the lower end of the protruding portion of the protruding structure portion 8b described above. A space is formed between the upper surface of the agent 10 and the lower surface of the sealing plate 8a. Further, the hole portion of the protruding structure portion 8b is closed by the hard resin so as to fix the external terminal, and the gel agent injection port 8d is closed by the silicone rubber cap 13.
【0016】次に、前述したように構造を有する本発明
の第1の実施形態による半導体装置の製造方法を、図5
を参照して説明する。Next, a method of manufacturing a semiconductor device having the above-described structure according to the first embodiment of the present invention will be described with reference to FIG.
Will be described with reference to.
【0017】予め、容器底板4となるベース板と容器側
壁5とを一体化構造として、あるいは、シリコーン系接
着剤で接着固定して容器を形成する。容器底板4となる
ベース板は、例えば、NiめっきしたMo、Cu、A
l、Al−SiC複合材、CuCuO2焼結材等により
形成され、また、容器側壁5は、例えば、CTI(耐ト
ラッキング指数)400V以上を有するPPS(ポリパ
ラフェニレンサルファイド)、PBT(ポリブチレンテ
レフタレート)、SPS(シンジオタクチックポリスチ
レン)、ポリアミド系樹脂、ポリアミドイミド系樹脂、
ポリエーテルアミド系樹脂から選択した樹脂材から構成
される。In advance, the base plate serving as the container bottom plate 4 and the container side wall 5 are integrated with each other, or bonded and fixed with a silicone adhesive to form the container. The base plate serving as the container bottom plate 4 is, for example, Ni-plated Mo, Cu, A
l, Al-SiC composite material, CuCuO2 sintered material, etc., and the container side wall 5 has, for example, PPS (polyparaphenylene sulfide) having a CTI (tracking resistance index) of 400 V or more, PBT (polybutylene terephthalate). , SPS (syndiotactic polystyrene), polyamide-based resin, polyamide-imide-based resin,
It is made of a resin material selected from polyetheramide resins.
【0018】次に、形成された容器の容器底板4となる
ベース板上に、例えば、Cu箔等による導体1bが形成
されたALN(窒化アルミニュウム)等による絶縁基板
1aにSiチップ2を搭載してアルミワイヤボンデイン
グ3により配線した絶縁基板1aを、半田(例えば、S
n−40wt%Pb)6で接合する。同時に、Niめっ
きしたCu材等による外部引き出し端子7を絶縁基板1
a上に半田により接合する(以上、図5(a))。Next, the Si chip 2 is mounted on an insulating substrate 1a made of ALN (aluminum nitride) or the like on which a conductor 1b made of Cu foil or the like is formed, on a base plate serving as a container bottom plate 4 of the formed container. The insulating substrate 1a wired by the aluminum wire bonding 3 is soldered (for example, S
Bonded with n-40 wt% Pb) 6. At the same time, the external lead-out terminal 7 made of Ni-plated Cu material or the like is attached to the insulating substrate 1.
It is joined by soldering onto a (above, FIG. 5 (a)).
【0019】次に、予め、ゲル剤注入孔8dと外部引出
し端子7を許容できる溝構造部を有し、下方向に突き出
し形状とした構造部8bとを形成した封止板8aを容器
の上面に被せ、封止板8aの端部を容器側壁5の上端部
に、例えば、シリコーン系接着剤9で接着固定する。封
止板8aは、例えば、CTI(耐トラッキング指数)4
00V以上を有するPPS(ポリパラフェニレンサルフ
ァイド)、PBT(ポリエチレンテレフタレート)、S
PS(シンジオタクチックポリスチレン)、ポリアミド
系樹脂、ポリアミドイミド系樹脂、ポリエーテルアミド
系樹脂から選択した樹脂材から構成される。次に、ゲル
剤注入口8dから突き出し形状の構造部8bの下部まで
シリコーン系ゲル剤10を注入して、例えば、温度15
0℃、2hの条件で硬化させる。Next, a sealing plate 8a having a groove structure portion 8d having a gel agent injection hole 8d and an external lead-out terminal 7 and having a downwardly protruding structure portion 8b is previously formed on the upper surface of the container. Then, the end of the sealing plate 8a is bonded and fixed to the upper end of the container side wall 5 with, for example, a silicone adhesive 9. The sealing plate 8a has, for example, a CTI (tracking resistance index) 4
PPS (polyparaphenylene sulfide), PBT (polyethylene terephthalate), S having 00V or more
It is made of a resin material selected from PS (syndiotactic polystyrene), a polyamide resin, a polyamideimide resin, and a polyetheramide resin. Next, the silicone-based gel agent 10 is injected from the gel agent injection port 8d to the lower portion of the projecting shaped structure portion 8b, and the temperature is increased to, for example,
It is cured at 0 ° C. for 2 hours.
【0020】前述のゲル剤10の注入は、突き出し形状
の構造部8bの下部がシリコーン系ゲル剤10と完全に
接着するように、その注入量を調整しておくことが肝心
である。これは、次の工程で、突き出し形状の構造部8
bの外部引き出し端子7との間の空間をハードレジンに
より塞ぐ場合に、硬化前のレジンがゲル剤10の上面に
流れ込むことを防止するためである。ゲル剤の注入量の
調整は、例えば、容器を透明材で予め作製し、内部にS
iチップ2を搭載した絶縁基板1aを収容し、ゲル剤の
注入量を計測しながらゲル剤を注入し、これを外部から
観察し、突き出し形状の構造部8bの下部がシリコーン
系ゲル剤10と完全に接着するようなゲル剤の量を決定
すればよい(以上、図5(b))。In the injection of the gel agent 10 described above, it is important to adjust the injection amount so that the lower portion of the protruding structure 8b is completely adhered to the silicone gel agent 10. In the next step, this is a structure 8 having a protruding shape.
This is to prevent the resin before curing from flowing into the upper surface of the gel agent 10 when the space between the external lead terminal 7b and the external lead terminal 7 is closed with a hard resin. To adjust the injection amount of the gel agent, for example, a container is made in advance with a transparent material, and S
The insulating substrate 1a on which the i-chip 2 is mounted is housed, the gel agent is injected while measuring the injection amount of the gel agent, and this is observed from the outside, and the lower part of the protruding structure portion 8b is the silicone gel agent 10. It suffices to determine the amount of the gel agent that completely adheres (above, FIG. 5B).
【0021】次に、封止板8aの構造部8bの内側溝
に、ハードレジン(例えば、CTIが400V以上を有
するエポキシ系樹脂またはフェノール系樹脂)12を注
入して、例えば、150℃、2hの条件で硬化させる。
これにより、外部引き出し端子7と封止板8aとが樹脂
固定される。次に、予め封止板に設けたゲル剤の注入孔
に、シリコーン系ゴム材からなるキャップ13を挿入し
て固定する。この場合、キャップ13にシリコーン系接
着剤を塗布しその後、加熱硬化させてもよい。以上によ
り、容器の内部に中空構造を有する半導体装置を得るこ
とができ、外部引き出し端子7を曲げる等の整形を行っ
て完成させる(以上、図5(c))。Next, a hard resin (for example, an epoxy resin or a phenol resin having a CTI of 400 V or more) 12 is injected into the inner groove of the structure portion 8b of the sealing plate 8a, and the temperature is, for example, 150 ° C. for 2 hours. It is cured under the conditions of.
As a result, the external lead terminal 7 and the sealing plate 8a are resin-fixed. Next, a cap 13 made of a silicone rubber material is inserted and fixed in a gel injection hole provided in the sealing plate in advance. In this case, the cap 13 may be coated with a silicone adhesive and then heat-cured. As described above, a semiconductor device having a hollow structure inside the container can be obtained, and the external lead-out terminal 7 is shaped by bending or the like (the above, FIG. 5C).
【0022】前述した本発明の第1の実施形態によれ
ば、簡易な構造で外部引き出し端子7を1種類のハード
レジンで容易に封止固定することができ、また、ゲル層
を拘束しない中空構造とすることができるので、ゲル層
に欠陥を発生させることのない高信頼性の高耐圧半導体
装置を安価に得ることができる。According to the above-described first embodiment of the present invention, the external lead-out terminal 7 can be easily sealed and fixed with one type of hard resin with a simple structure, and the hollow structure does not restrain the gel layer. Since the structure can be adopted, a highly reliable high breakdown voltage semiconductor device which does not cause defects in the gel layer can be obtained at low cost.
【0023】図2は本発明の第2の実施形態によるパワ
ー半導体装置の構成を示す部分断面拡大図、図6は第2
の実施形態によるパワー半導体装置の組み立て工程を説
明する図である。図2、図6において、8cは2段溝形
状の構造部、11aは不織布、11bは開口部であり、
他の符号は図1、図5の場合と同一である。FIG. 2 is an enlarged partial sectional view showing the structure of the power semiconductor device according to the second embodiment of the present invention, and FIG.
FIG. 6 is a diagram illustrating an assembling process of the power semiconductor device according to the embodiment. In FIGS. 2 and 6, 8c is a two-step groove-shaped structure portion, 11a is a nonwoven fabric, and 11b is an opening portion,
Other reference numerals are the same as those in FIGS. 1 and 5.
【0024】図2に示す本発明の第2の実施形態による
半導体装置は、図1により説明した第1の実施形態にお
ける封止板8aに設けた外部引き出し端子7を引き出す
ための構造部の形状を異ならせて構成したものである。
すなわち、本発明の第2の実施形態による半導体装置の
外部引き出し端子7を引き出すための構造部は、図2に
示すように、下部の穴が小さくなるようなつば部を設け
た2段溝形状の構造部8cとして構成され、後述するよ
うに、つば部に、ハードレジンの漏れを防止する不織布
11aを保持させるように構成したものである。そし
て、この第2の実施形態においても、ゲル剤10の上面
と封止板8aとの間に空間を設けて構成され、第1の実
施形態の場合と同様な効果を得ることができる。In the semiconductor device according to the second embodiment of the present invention shown in FIG. 2, the shape of the structure portion for drawing out the external lead terminal 7 provided on the sealing plate 8a in the first embodiment described with reference to FIG. It is configured by differently.
That is, as shown in FIG. 2, the structure part for drawing out the external lead-out terminal 7 of the semiconductor device according to the second embodiment of the present invention has a two-step groove shape provided with a brim part such that the lower hole becomes smaller. The structure portion 8c is configured to hold the nonwoven fabric 11a that prevents the hard resin from leaking, as will be described later. Also in the second embodiment, a space is provided between the upper surface of the gel agent 10 and the sealing plate 8a, and the same effect as that of the first embodiment can be obtained.
【0025】次に、前述したように構造を有する本発明
の第2の実施形態による半導体装置の製造方法を、図6
を参照して説明する。Next, a method of manufacturing a semiconductor device having the above-described structure according to the second embodiment of the present invention will be described with reference to FIG.
Will be described with reference to.
【0026】図5(a)で説明したと同様に、予め、容
器底板4となるベース板と容器側壁5とを一体化構造と
して、あるいは、シリコーン系接着剤で接着固定して容
器を形成する。次に、形成された容器の容器底板4とな
るベース板上に、例えば、Cu箔等による導体1bが形
成された絶縁基板1aにSiチップ2を搭載してアルミ
ワイヤボンデイング3により配線した絶縁基板1aを、
半田6で接合し、同時に、NiめっきしたCu材等によ
る外部引き出し端子7を絶縁基板1a上に半田により接
合する。In the same manner as described with reference to FIG. 5A, the base plate serving as the container bottom plate 4 and the container side wall 5 are previously formed as an integrated structure, or are bonded and fixed with a silicone adhesive to form the container. . Next, for example, an insulating substrate in which a Si chip 2 is mounted on an insulating substrate 1a on which a conductor 1b made of Cu foil or the like is formed on a base plate serving as a container bottom plate 4 of the formed container and wiring is performed by aluminum wire bonding 3. 1a,
Bonding is performed with solder 6, and at the same time, external lead-out terminal 7 made of a Ni-plated Cu material or the like is soldered onto insulating substrate 1a.
【0027】次に、予め、ゲル剤注入孔8dと外部引出
し端子7を許容できる2段溝構造の構造部8cとを形成
した封止板8aを容器の上面に被せ、封止板8aの端部
を容器側壁5の上端部に接着剤9で接着固定する。次
に、ゲル剤注入口8dから容器内の所定の位置までシリ
コーン系ゲル剤10を注入して硬化させる(以上、図6
(a))。Next, the upper surface of the container is covered in advance with a sealing plate 8a having a gel material injection hole 8d and a structural portion 8c having a two-step groove structure that allows the external lead-out terminal 7, and the end of the sealing plate 8a is covered. The part is bonded and fixed to the upper end of the container side wall 5 with the adhesive 9. Next, the silicone-based gel agent 10 is injected from the gel agent injection port 8d to a predetermined position in the container and cured (see FIG. 6).
(A)).
【0028】次に、封止板8aの2段溝形状の構造部8
c内部に、図6(b)に示すような開口部11bを設け
た不織布(例えば、ポリプロピレン材からなる)11a
を外部引き出し端子7の上部から挿入する(以上、図6
(c))。Next, the two-step groove-shaped structure portion 8 of the sealing plate 8a.
A nonwoven fabric (made of polypropylene, for example) 11a having an opening 11b as shown in FIG.
Is inserted from the upper part of the external lead-out terminal 7 (see FIG.
(C)).
【0029】そして、不織布11aの上部からハードレ
ジン(例えば、CTI400V以上を有するエポキシ樹
脂)12を注入して硬化させる。これにより、外部引き
出し端子7と封止板8aとが強固に樹脂固定される。次
に、予め封止板8aに設けたゲル剤注入孔8dに、シリ
コーン系ゴム材からなるキャップ13を挿入して固定す
る。この場合、キャップ13にシリコーン系接着剤を塗
布しその後、加熱硬化させてもよい。以上により、容器
の内部に中空構造を有する半導体装置を得ることがで
き、外部引き出し端子7を曲げる等の整形を行って完成
させる(以上、図6(d))。Then, a hard resin (for example, an epoxy resin having a CTI of 400 V or more) 12 is injected from above the non-woven fabric 11a and cured. As a result, the external lead-out terminal 7 and the sealing plate 8a are firmly fixed by resin. Next, the cap 13 made of a silicone rubber material is inserted and fixed in the gel injection hole 8d provided in the sealing plate 8a in advance. In this case, the cap 13 may be coated with a silicone adhesive and then heat-cured. As described above, a semiconductor device having a hollow structure inside the container can be obtained, and the external lead-out terminal 7 is shaped by bending or the like (the above, FIG. 6D).
【0030】前述した本発明の第2の実施形態によれ
ば、2段溝形状の溝内部に不織布を挿入するという簡易
な構造で外部引き出し端子7を1種類のハードレジンで
容易に封止固定することができ、また、ゲル層を拘束し
ない中空構造とすることができるので、ゲル層に欠陥を
発生させることのない高信頼性の高耐圧半導体装置を安
価に得ることができる。According to the above-described second embodiment of the present invention, the external lead-out terminal 7 is easily sealed and fixed with one kind of hard resin by a simple structure in which the nonwoven fabric is inserted into the groove of the two-step groove shape. Further, since the gel layer can be formed into a hollow structure that is not constrained, a highly reliable high breakdown voltage semiconductor device that does not cause defects in the gel layer can be obtained at low cost.
【0031】図3は本発明の第3の実施形態によるパワ
ー半導体装置の構成を示す部分断面拡大図であり、封止
板8aにおける外部引き出し端子7の引出部の構造を示
したものである。図3において、8eは溝構造部であ
り、他の符号は図1の場合と同一である。この本発明の
第3の実施形態は、複数の外部引き出し端子7が封止板
8aの構造部を介して外部に引き出される場合の例で、
外部引き出し端子7を引き出す突き出し構造部8bは、
基本的に、図1の場合と同様に構成される。FIG. 3 is a partially enlarged sectional view showing the structure of the power semiconductor device according to the third embodiment of the present invention, and shows the structure of the lead-out portion of the external lead-out terminal 7 in the sealing plate 8a. In FIG. 3, 8e is a groove structure portion, and other reference numerals are the same as those in FIG. The third embodiment of the present invention is an example of a case where a plurality of external lead-out terminals 7 are drawn out to the outside through the structure portion of the sealing plate 8a.
The protruding structure portion 8b for pulling out the external lead terminal 7 is
Basically, the configuration is similar to that of FIG.
【0032】そして、本発明の第3の実施形態は、図3
に示すように、封止板8aの上面の樹脂を掘り下げて、
複数の突き出し構造部8bの穴部を結ぶ溝構造部8eを
形成したものである。すなわち、この溝構造部8eは、
複数箇所の外部引き出し端子7を、一種類のハードレジ
ン12の一度の注入、硬化により、一括して固定封止す
ることができるように、封止板8a上面の他の部分より
も一段と低い形状とされている。The third embodiment of the present invention is shown in FIG.
As shown in, the resin on the upper surface of the sealing plate 8a is dug down,
The groove structure 8e is formed by connecting the holes of the plurality of protrusion structures 8b. That is, the groove structure portion 8e is
A shape that is much lower than the other parts of the upper surface of the sealing plate 8a so that the external lead-out terminals 7 at a plurality of locations can be fixed and sealed together by one injection and curing of one type of hard resin 12. It is said that.
【0033】このような本発明の第3の実施形態による
半導体装置の製造は、図5で説明したと同様に行われれ
ばよい。すなわち、前述したような構造を持つ封止板8
aを、外部引き出し端子7の上部より被せて容器に接着
させ、シリコーンゲル剤10を所定の位置まで注入して
硬化させる。この場合も図5で説明したと同様に、突き
出し形状の構造部8bの下部がシリコーン系ゲル剤10
と完全に接着するようにゲル剤の注入量を調製しておく
ことが必要である。次に、封止板8aの他の樹脂面より
一段低い形状の溝構造部8eへ1種類のハードレジン1
2を注入して硬化させて封止固定し、外部引き出し端子
を曲げて整形する。The semiconductor device according to the third embodiment of the present invention may be manufactured in the same manner as described with reference to FIG. That is, the sealing plate 8 having the above-described structure
A is covered from the upper portion of the external lead terminal 7 and adhered to the container, and the silicone gel agent 10 is injected to a predetermined position and cured. In this case as well, as in the case described with reference to FIG.
It is necessary to adjust the injection amount of the gel agent so that it will be completely adhered. Next, one kind of hard resin 1 is added to the groove structure 8e having a shape one step lower than the other resin surface of the sealing plate 8a.
2 is injected and cured to seal and fix, and the external lead terminal is bent and shaped.
【0034】なお、前述したような溝構造部を有する出
し端子7引出部の構造は、前述した本発明の第2の実施
形態における外部引き出し端子7引出部の構造に対して
も適用することができる。The structure of the lead-out terminal 7 lead-out portion having the groove structure portion as described above can also be applied to the structure of the external lead-out terminal 7 lead-out portion in the second embodiment of the present invention described above. it can.
【0035】前述した本発明の第3の実施形態によれ
ば、複数箇所の外部引き出し端子7を1種類のハードレ
ジン12で一括封止固定することができ、かつ、封止板
8aの溝部を強化することができるので、端子曲げの工
程で封止板8aに割れを発生させる問題もなく、高信頼
性、高耐圧の半導体装置を安価に得ることができる。According to the third embodiment of the present invention described above, the external lead-out terminals 7 at a plurality of positions can be collectively sealed and fixed by one type of hard resin 12, and the groove portion of the sealing plate 8a can be formed. Since it can be reinforced, there is no problem that the sealing plate 8a is cracked in the step of bending the terminal, and a highly reliable and high breakdown voltage semiconductor device can be obtained at low cost.
【0036】図4は本発明の第4の実施形態によるパワ
ー半導体装置の構成を示す部分断面拡大図であり、封止
板8aにおける外部引き出し端子7の引出部の構造を示
したものである。図4において、8gは溝構造部、15
は突き出し構造体であり、他の符号は図1の場合と同一
である。FIG. 4 is an enlarged partial sectional view showing the structure of the power semiconductor device according to the fourth embodiment of the present invention, and shows the structure of the lead-out portion of the external lead-out terminal 7 in the sealing plate 8a. In FIG. 4, 8 g is a groove structure portion, 15
Is a projecting structure, and other reference numerals are the same as those in FIG.
【0037】本発明の第4の実施形態は、図4に示すよ
うに、封止板8aの外部引き出し端子7の固定領域部を
傾斜勾配のついた溝構造部8gにより構成し、その内部
に、外部引き出し端子7が余裕を持って貫通することが
できる貫通孔を形成した突き出し構造体15を挿入し
て、シリコーン系接着剤9で固定する構造としたもので
ある。In the fourth embodiment of the present invention, as shown in FIG. 4, the fixing area portion of the external lead-out terminal 7 of the sealing plate 8a is formed by a groove structure portion 8g having an inclined gradient, and the inside thereof is formed. The external lead-out terminal 7 has a structure in which a protruding structure 15 having a through hole through which the external lead-out terminal 7 can pass with a margin is inserted and fixed with a silicone adhesive 9.
【0038】このような本発明の第4の実施形態による
半導体装置の製造は、図5で説明したと同様に行われれ
ばよい。すなわち、前述したような構造を持つ封止板8
aを、外部引き出し端子7の上部より被せて容器に接着
させ、シリコーンゲル剤10を所定の位置まで注入して
硬化させる。この場合も図5で説明したと同様に、突き
出し構造体15の下部がシリコーン系ゲル剤10と完全
に接着するようにゲル剤の注入量を調整しておくことが
必要である。次に、突き出し構造体15の貫通孔部へ1
種類のハードレジン12を注入して硬化させて封止固定
し、外部引き出し端子を曲げて整形する。The semiconductor device according to the fourth embodiment of the present invention may be manufactured in the same manner as described with reference to FIG. That is, the sealing plate 8 having the above-described structure
A is covered from the upper portion of the external lead terminal 7 and adhered to the container, and the silicone gel agent 10 is injected to a predetermined position and cured. Also in this case, as described with reference to FIG. 5, it is necessary to adjust the injection amount of the gel agent so that the lower portion of the protruding structure 15 is completely adhered to the silicone gel agent 10. Next, to the through-hole portion of the protruding structure 15,
A type of hard resin 12 is injected and cured to seal and fix, and the external lead terminal is bent and shaped.
【0039】前述した本発明の第4の実施形態によれ
ば、封止板8aを薄板化することができ、また、外部引
き出し端子7が突きし構造体15の貫通孔を1種類のハ
ードレジン12で強固に封止固定することができ、端子
曲げの工程で封止板8aに割れを発生させる問題もな
く、高信頼性、高耐圧の半導体装置を安価に得ることが
できる。According to the above-described fourth embodiment of the present invention, the sealing plate 8a can be made thin, and the external lead-out terminal 7 is projected to form the through hole of the structure 15 in one kind of hard resin. It is possible to firmly seal and fix with 12, and there is no problem that the sealing plate 8a is cracked in the terminal bending process, and it is possible to obtain a highly reliable and high breakdown voltage semiconductor device at low cost.
【0040】前述した本発明の第1〜第4の実施形態に
おいて、絶縁基板1a上に設けられる半導体素子は、1
または複数のパワー素子を1チップの中に備えて構成さ
れればよい。また、本発明は、1枚の絶縁基板1a上
に、複数の前述したような半導体素子を搭載してもよ
く、さらに、容器内に、前述のように半導体素子が搭載
された複数の絶縁基板を収容して構成することもでき
る。In the above-described first to fourth embodiments of the present invention, the number of semiconductor elements provided on the insulating substrate 1a is 1.
Alternatively, a plurality of power elements may be provided in one chip. Further, in the present invention, a plurality of semiconductor elements as described above may be mounted on one insulating substrate 1a, and further, a plurality of insulating substrates on which the semiconductor elements are mounted as described above in a container. It can also be configured to accommodate.
【0041】そして、前述した本発明の実施形態は、い
ずれも、単体あるいは複数台を使用してインバータ装置
等の電力変換器を構成するために用いて好適である。Each of the above-described embodiments of the present invention is suitable for use in constructing a power converter such as an inverter device using a single unit or a plurality of units.
【0042】[0042]
【発明の効果】以上説明したように本発明によれば、パ
ワー半導体装置を、安価で製造が容易な実装構造とする
ことができ、しかも、長期に渡る高い絶縁耐圧を確保す
ることができる。As described above, according to the present invention, the power semiconductor device can have a mounting structure which is inexpensive and easy to manufacture, and can secure a high withstand voltage for a long period of time.
【図1】本発明の第1の実施形態によるパワー半導体装
置の構成を示す部分断面拡大図である。FIG. 1 is an enlarged partial cross-sectional view showing the configuration of a power semiconductor device according to a first embodiment of the present invention.
【図2】本発明の第2の実施形態によるパワー半導体装
置の構成を示す部分断面拡大図である。FIG. 2 is an enlarged partial cross-sectional view showing the configuration of a power semiconductor device according to a second embodiment of the present invention.
【図3】本発明の第3の実施形態によるパワー半導体装
置の構成を示す部分断面拡大図である。FIG. 3 is a partial cross-sectional enlarged view showing the configuration of a power semiconductor device according to a third embodiment of the present invention.
【図4】本発明の第4の実施形態によるパワー半導体装
置の構成を示す部分断面拡大図である。FIG. 4 is an enlarged partial sectional view showing a configuration of a power semiconductor device according to a fourth embodiment of the present invention.
【図5】第1の実施形態によるパワー半導体装置の組み
立て工程を説明する図である。FIG. 5 is a diagram illustrating an assembly process of the power semiconductor device according to the first embodiment.
【図6】第2の実施形態によるパワー半導体装置の組み
立て工程を説明する図である。FIG. 6 is a diagram illustrating an assembly process of the power semiconductor device according to the second embodiment.
【図7】従来技術によるパワー半導体装置の構成を示す
部分断面図である。FIG. 7 is a partial cross-sectional view showing a configuration of a power semiconductor device according to a conventional technique.
1a 絶縁基板 1b 導体 2 Siチップ 3 アルミワイヤ 4 容器底板 5 容器側壁 6 半田 7 外部引き出し端子 8a 封止板 8b 突き出し構造部 8c 2段溝形状の構造部 8d ゲル剤注入口 8e 溝構造部 8f 端子ブロック 8g 溝構造部 9 接着剤 10 ゲル剤 11a 不織布 11b 開口部 12 ハードレジン 13 シリコンゴムキャップ 14 中空部 15 突き出し構造体 1a insulating substrate 1b conductor 2 Si chip 3 Aluminum wire 4 container bottom plate 5 container side wall 6 solder 7 External lead terminal 8a sealing plate 8b Projection structure part 8c 2-step groove-shaped structure 8d Gel injection port 8e Groove structure part 8f terminal block 8g groove structure 9 Adhesive 10 Gel agent 11a non-woven fabric 11b opening 12 hard resin 13 Silicone rubber cap 14 Hollow part 15 protruding structure
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 和弘 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 児玉 弘則 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 鴨志田 陸男 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 阪東 明 茨城県日立市幸町三丁目1番1号 株式会 社日立製作所日立事業所内 (72)発明者 平井 強 茨城県日立市幸町三丁目1番1号 株式会 社日立製作所日立事業所内 (72)発明者 斉藤 克明 茨城県日立市幸町三丁目1番1号 株式会 社日立製作所日立事業所内 (72)発明者 川瀬 大助 茨城県日立市幸町三丁目1番1号 株式会 社日立製作所日立事業所内 Fターム(参考) 4M109 AA01 BA03 CA02 CA05 DA10 DB02 DB10 EA02 EA10 EC07 EE02 EE03 GA02 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Kazuhiro Suzuki 7-1-1, Omika-cho, Hitachi-shi, Ibaraki Prefecture Inside the Hitachi Research Laboratory, Hitachi Ltd. (72) Inventor Hironori Kodama 7-1-1, Omika-cho, Hitachi-shi, Ibaraki Prefecture Inside the Hitachi Research Laboratory, Hitachi Ltd. (72) Inventor Rikuo Kamoshida 7-1-1, Omika-cho, Hitachi-shi, Ibaraki Prefecture Inside the Hitachi Research Laboratory, Hitachi Ltd. (72) Inventor Akira Bando 3-1-1 Sachimachi, Hitachi City, Ibaraki Prefecture Stock Association Hitachi, Ltd., Hitachi Works (72) Inventor Tsuyoshi Hirai 3-1-1 Sachimachi, Hitachi City, Ibaraki Prefecture Stock Association Hitachi, Ltd., Hitachi Works (72) Inventor Katsuaki Saito 3-1-1 Sachimachi, Hitachi City, Ibaraki Prefecture Stock Association Hitachi, Ltd., Hitachi Works (72) Inventor Daisuke Kawase 3-1-1 Sachimachi, Hitachi City, Ibaraki Prefecture Stock Association Hitachi, Ltd., Hitachi Works F-term (reference) 4M109 AA01 BA03 CA02 CA05 DA10 DB02 DB10 EA02 EA10 EC07 EE02 EE03 GA02
Claims (8)
子が接続されている、導体が形成された絶縁基板の1ま
たは複数を、ベース板となる容器底板の外周部に容器側
壁を接合して構成した容器内の容器底板に搭載し、前記
外部引き出し端子を導出する封止板を前記容器に被せ、
前記容器の内部に絶縁ゲル剤が充填されて構成した半導
体装置において、前記ゲル剤の上面と前記封止板の下面
との間に空間が形成されており、前記封上板の外部引き
出し端子用の構造部が1種類のハードレジンによりモー
ルドされて構成されていることを特徴とする半導体装
置。1. A container side wall is bonded to an outer peripheral portion of a container bottom plate serving as a base plate, wherein one or a plurality of insulating substrates on which a semiconductor element is mounted and external lead terminals are connected and on which a conductor is formed. Mounted on a container bottom plate in the container, covered with a sealing plate for leading out the external lead-out terminal,
In a semiconductor device configured by filling the inside of the container with an insulating gel agent, a space is formed between the upper surface of the gel agent and the lower surface of the sealing plate, and is used for an external lead terminal of the sealing plate. The semiconductor device is characterized in that the structure part of (1) is molded by one kind of hard resin.
部引き出し端子を余裕を持って外部に引き出すことが可
能な大きさの穴状に形成され、かつ、封止板の下方に、
前記ゲル剤に接する突き出し部を有して構成されている
ことを特徴とする請求項1記載の半導体装置。2. The structure for the external lead-out terminal is formed in a hole shape having a size that allows the external lead-out terminal to be pulled out to the outside with a margin, and below the sealing plate.
The semiconductor device according to claim 1, wherein the semiconductor device is configured to have a protruding portion that comes into contact with the gel agent.
部引き出し端子を余裕を持って外部に引き出すことが可
能な大きさの2段形状の穴状に形成され、穴内に不織布
が配置されて構成されていることを特徴とする請求項1
記載の半導体装置。3. The structure for the external lead-out terminal is formed in a two-stepped hole shape having a size that allows the external lead-out terminal to be pulled out to the outside with a margin, and a nonwoven fabric is placed in the hole. It is comprised, It is characterized by the above-mentioned.
The semiconductor device described.
有し、複数の構造部が封止板の外部面に設けた溝により
連結されていることを特徴とする請求項1、2または3
記載の半導体装置。4. The external lead terminal and a plurality of structural parts are provided, and the plurality of structural parts are connected by a groove provided on the outer surface of the sealing plate.
The semiconductor device described.
ッキング指数が400V以上を有する樹脂により形成さ
れたことを特徴とする請求項1ないし4のうちいずれか
1記載の半導体装置。5. The semiconductor device according to claim 1, wherein the sealing plate and the hard resin are made of a resin having a tracking resistance index of 400 V or more.
ニレンサルファイド)、PBT(ポリブチレンテレフタ
レート)、SPS(シンジオタクチックポリスチレ
ン)、ポリアミド系樹脂、ポリアミドイミド系樹脂、ま
たは、ポリエーテルアミド系樹脂により形成されてお
り、前記ハードレジンは、エポキシ系樹脂、フェノール
系樹脂からなることを特徴とする請求項1ないし5のう
ちいずれか1記載の半導体装置。6. The side wall of the container is made of PPS (polyparaphenylene sulfide), PBT (polybutylene terephthalate), SPS (syndiotactic polystyrene), polyamide resin, polyamideimide resin, or polyetheramide resin. 6. The semiconductor device according to claim 1, wherein the hard resin is formed and is made of an epoxy resin or a phenol resin.
素系樹脂からなることを特徴とする請求項3記載の半導
体装置。7. The semiconductor device according to claim 3, wherein the non-woven fabric is made of polypropylene material or fluorine resin.
の半導体装置を1または複数個備えて構成したことを特
徴とする電力変換器。8. A power converter comprising one or a plurality of the semiconductor devices according to any one of claims 1 to 7.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001258143A JP2003068979A (en) | 2001-08-28 | 2001-08-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001258143A JP2003068979A (en) | 2001-08-28 | 2001-08-28 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003068979A true JP2003068979A (en) | 2003-03-07 |
Family
ID=19085714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001258143A Pending JP2003068979A (en) | 2001-08-28 | 2001-08-28 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003068979A (en) |
Cited By (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004311820A (en) * | 2003-04-09 | 2004-11-04 | Mitsubishi Electric Corp | Semiconductor device |
| JP2005019723A (en) * | 2003-06-26 | 2005-01-20 | Rb Controls Co | Electronic device and its manufacturing method |
| JP2007266608A (en) * | 2006-03-29 | 2007-10-11 | Infineon Technologies Ag | Semiconductor module |
| JP2009076887A (en) * | 2007-08-24 | 2009-04-09 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| JP2010533988A (en) * | 2007-07-20 | 2010-10-28 | アーベーベー・テヒノロギー・アーゲー | Semiconductor module |
| JP2012248907A (en) * | 2012-09-21 | 2012-12-13 | Mitsubishi Electric Corp | Power semiconductor device |
| CN103035587A (en) * | 2012-12-11 | 2013-04-10 | 国网智能电网研究院 | High power insulated gate bipolar transistor (IGBT) module encapsulation structure |
| WO2014080476A1 (en) * | 2012-11-21 | 2014-05-30 | 三菱電機株式会社 | Semiconductor device and method for producing same |
| CN103887273A (en) * | 2012-12-19 | 2014-06-25 | 富士电机株式会社 | Semiconductor module |
| JP2015041659A (en) * | 2013-08-21 | 2015-03-02 | 株式会社三社電機製作所 | Semiconductor device |
| US8968907B2 (en) | 2010-08-30 | 2015-03-03 | Samsung Sdi Co., Ltd. | Battery pack |
| WO2015174158A1 (en) * | 2014-05-15 | 2015-11-19 | 富士電機株式会社 | Power semiconductor module and composite module |
| JP2016009718A (en) * | 2014-06-23 | 2016-01-18 | 富士電機株式会社 | Semiconductor device and manufacturing method of the same |
| JP2016518030A (en) * | 2013-04-29 | 2016-06-20 | アーベーベー・テクノロジー・アーゲー | Module arrangement of power semiconductor devices |
| JP2017059619A (en) * | 2015-09-15 | 2017-03-23 | 富士電機株式会社 | Semiconductor device |
| CN108022884A (en) * | 2016-11-02 | 2018-05-11 | 富士电机株式会社 | Semiconductor device |
| CN109690761A (en) * | 2016-10-19 | 2019-04-26 | 美光科技公司 | Stack type semiconductor die assemblies with efficient hot path and the filling of molding bottom |
| JP2019102500A (en) * | 2017-11-28 | 2019-06-24 | 株式会社三社電機製作所 | Semiconductor module |
| JP2019102553A (en) * | 2017-11-29 | 2019-06-24 | 株式会社三社電機製作所 | Semiconductor module |
| CN110140432A (en) * | 2017-01-11 | 2019-08-16 | 三菱电机株式会社 | Printed circuit board and method for manufacturing printed circuit board |
| JP2019153782A (en) * | 2018-01-30 | 2019-09-12 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | Power semiconductor module arrangement and method for producing the same |
| CN111900134A (en) * | 2019-05-06 | 2020-11-06 | 英飞凌科技股份有限公司 | Power semiconductor module device and method for manufacturing the same |
| US11107739B2 (en) | 2019-05-06 | 2021-08-31 | Infineon Technologies Ag | Power semiconductor module arrangement |
| EP3869548A4 (en) * | 2018-10-18 | 2021-12-01 | Nissan Arc, Ltd. | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING PROCESS |
| US11239124B2 (en) | 2017-05-10 | 2022-02-01 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device, power conversion device, and moving body |
| JPWO2022049660A1 (en) * | 2020-09-02 | 2022-03-10 | ||
| US11282774B2 (en) | 2019-05-06 | 2022-03-22 | Infineon Technologies Ag | Power semiconductor module arrangement |
| JP2023042658A (en) * | 2021-09-15 | 2023-03-28 | 富士電機株式会社 | Semiconductor device |
| EP4270466A1 (en) * | 2022-04-25 | 2023-11-01 | Infineon Technologies AG | Power semiconductor module arrangements and methods for producing power semiconductor module arrangements |
| US20240040755A1 (en) * | 2020-08-11 | 2024-02-01 | Siemens Aktiengesellschaft | Power module having at least one power unit |
-
2001
- 2001-08-28 JP JP2001258143A patent/JP2003068979A/en active Pending
Cited By (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004311820A (en) * | 2003-04-09 | 2004-11-04 | Mitsubishi Electric Corp | Semiconductor device |
| JP2005019723A (en) * | 2003-06-26 | 2005-01-20 | Rb Controls Co | Electronic device and its manufacturing method |
| JP2007266608A (en) * | 2006-03-29 | 2007-10-11 | Infineon Technologies Ag | Semiconductor module |
| JP2010533988A (en) * | 2007-07-20 | 2010-10-28 | アーベーベー・テヒノロギー・アーゲー | Semiconductor module |
| JP2009076887A (en) * | 2007-08-24 | 2009-04-09 | Toshiba Corp | Semiconductor device and manufacturing method thereof |
| US8968907B2 (en) | 2010-08-30 | 2015-03-03 | Samsung Sdi Co., Ltd. | Battery pack |
| JP2012248907A (en) * | 2012-09-21 | 2012-12-13 | Mitsubishi Electric Corp | Power semiconductor device |
| KR20150063162A (en) * | 2012-11-21 | 2015-06-08 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device and method for producing same |
| WO2014080476A1 (en) * | 2012-11-21 | 2014-05-30 | 三菱電機株式会社 | Semiconductor device and method for producing same |
| JP6040993B2 (en) * | 2012-11-21 | 2016-12-07 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
| CN104798193A (en) * | 2012-11-21 | 2015-07-22 | 三菱电机株式会社 | Semiconductor device and method for producing same |
| US9257408B2 (en) | 2012-11-21 | 2016-02-09 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
| KR101688350B1 (en) * | 2012-11-21 | 2016-12-20 | 미쓰비시덴키 가부시키가이샤 | Semiconductor device and method for producing same |
| CN103035587A (en) * | 2012-12-11 | 2013-04-10 | 国网智能电网研究院 | High power insulated gate bipolar transistor (IGBT) module encapsulation structure |
| CN103887273A (en) * | 2012-12-19 | 2014-06-25 | 富士电机株式会社 | Semiconductor module |
| JP2014120734A (en) * | 2012-12-19 | 2014-06-30 | Fuji Electric Co Ltd | Semiconductor module |
| CN103887273B (en) * | 2012-12-19 | 2018-04-24 | 富士电机株式会社 | Semiconductor module |
| JP2016518030A (en) * | 2013-04-29 | 2016-06-20 | アーベーベー・テクノロジー・アーゲー | Module arrangement of power semiconductor devices |
| JP2015041659A (en) * | 2013-08-21 | 2015-03-02 | 株式会社三社電機製作所 | Semiconductor device |
| WO2015174158A1 (en) * | 2014-05-15 | 2015-11-19 | 富士電機株式会社 | Power semiconductor module and composite module |
| CN105765716A (en) * | 2014-05-15 | 2016-07-13 | 富士电机株式会社 | Power semiconductor module and composite module |
| JPWO2015174158A1 (en) * | 2014-05-15 | 2017-04-20 | 富士電機株式会社 | Power semiconductor modules and composite modules |
| US9761567B2 (en) | 2014-05-15 | 2017-09-12 | Fuji Electric Co., Ltd. | Power semiconductor module and composite module |
| JP2016009718A (en) * | 2014-06-23 | 2016-01-18 | 富士電機株式会社 | Semiconductor device and manufacturing method of the same |
| JP2017059619A (en) * | 2015-09-15 | 2017-03-23 | 富士電機株式会社 | Semiconductor device |
| JP2019532514A (en) * | 2016-10-19 | 2019-11-07 | マイクロン テクノロジー,インク. | Stacked semiconductor die assembly with high efficiency thermal path and mold underfill |
| CN109690761A (en) * | 2016-10-19 | 2019-04-26 | 美光科技公司 | Stack type semiconductor die assemblies with efficient hot path and the filling of molding bottom |
| CN109690761B (en) * | 2016-10-19 | 2023-08-04 | 美光科技公司 | Stacked Semiconductor Die Assembly with Efficient Thermal Path and Molded Underfill |
| US11239095B2 (en) | 2016-10-19 | 2022-02-01 | Micron Technology, Inc. | Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill |
| CN108022884A (en) * | 2016-11-02 | 2018-05-11 | 富士电机株式会社 | Semiconductor device |
| CN110140432B (en) * | 2017-01-11 | 2022-02-25 | 三菱电机株式会社 | Printed circuit board and method for manufacturing printed circuit board |
| CN110140432A (en) * | 2017-01-11 | 2019-08-16 | 三菱电机株式会社 | Printed circuit board and method for manufacturing printed circuit board |
| JP2019532492A (en) * | 2017-01-11 | 2019-11-07 | ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィMitsubishi Electric R&D Centre Europe B.V. | Printed circuit board and method for producing printed circuit board |
| US11239124B2 (en) | 2017-05-10 | 2022-02-01 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device, power conversion device, and moving body |
| JP2019102500A (en) * | 2017-11-28 | 2019-06-24 | 株式会社三社電機製作所 | Semiconductor module |
| JP2019102553A (en) * | 2017-11-29 | 2019-06-24 | 株式会社三社電機製作所 | Semiconductor module |
| JP2019153782A (en) * | 2018-01-30 | 2019-09-12 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | Power semiconductor module arrangement and method for producing the same |
| US11081414B2 (en) | 2018-01-30 | 2021-08-03 | Infineon Technologies Ag | Power semiconductor module arrangement |
| US11557522B2 (en) | 2018-01-30 | 2023-01-17 | Infineon Technologies Ag | Method for producing power semiconductor module arrangement |
| EP3869548A4 (en) * | 2018-10-18 | 2021-12-01 | Nissan Arc, Ltd. | SEMICONDUCTOR DEVICE AND ITS MANUFACTURING PROCESS |
| US20210384109A1 (en) * | 2018-10-18 | 2021-12-09 | Nissan Arc, Ltd. | Semiconductor device and method of manufacturing the same |
| US11699625B2 (en) | 2019-05-06 | 2023-07-11 | Infineon Technologies Ag | Power semiconductor module arrangement |
| US11282774B2 (en) | 2019-05-06 | 2022-03-22 | Infineon Technologies Ag | Power semiconductor module arrangement |
| US11462446B2 (en) | 2019-05-06 | 2022-10-04 | Infineon Technologies Ag | Power semiconductor module arrangement and method for producing the same |
| US11107739B2 (en) | 2019-05-06 | 2021-08-31 | Infineon Technologies Ag | Power semiconductor module arrangement |
| EP3736855A1 (en) * | 2019-05-06 | 2020-11-11 | Infineon Technologies AG | Power semiconductor module arrangement and method for producing the same |
| CN111900134A (en) * | 2019-05-06 | 2020-11-06 | 英飞凌科技股份有限公司 | Power semiconductor module device and method for manufacturing the same |
| US20240040755A1 (en) * | 2020-08-11 | 2024-02-01 | Siemens Aktiengesellschaft | Power module having at least one power unit |
| JPWO2022049660A1 (en) * | 2020-09-02 | 2022-03-10 | ||
| JP7403671B2 (en) | 2020-09-02 | 2023-12-22 | 三菱電機株式会社 | Semiconductor devices, power conversion devices, and mobile objects |
| JP2023042658A (en) * | 2021-09-15 | 2023-03-28 | 富士電機株式会社 | Semiconductor device |
| US20230098854A1 (en) * | 2021-09-15 | 2023-03-30 | Fuji Electric Co., Ltd. | Semiconductor device |
| EP4270466A1 (en) * | 2022-04-25 | 2023-11-01 | Infineon Technologies AG | Power semiconductor module arrangements and methods for producing power semiconductor module arrangements |
| US12482725B2 (en) | 2022-04-25 | 2025-11-25 | Infineon Technologies Ag | Power semiconductor module arrangements and methods for producing power semiconductor module arrangements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003068979A (en) | Semiconductor device | |
| JP6398270B2 (en) | Semiconductor device | |
| JP6149932B2 (en) | Semiconductor device | |
| JP3764687B2 (en) | Power semiconductor device and manufacturing method thereof | |
| JP2020098885A (en) | Semiconductor device | |
| JP2017092388A (en) | Semiconductor device and semiconductor device manufacturing method | |
| JP3440824B2 (en) | Semiconductor device | |
| JP2018182131A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2000216332A (en) | Semiconductor device | |
| JP2000340718A (en) | Power semiconductor device | |
| CN204558442U (en) | Semiconductor device and semiconductor device shell | |
| JPH09191064A (en) | Resin-sealed power module device and manufacturing method thereof | |
| CN110114870B (en) | circuit module | |
| JPH0864759A (en) | Resin-sealed power module device and manufacturing method thereof | |
| JP2593867Y2 (en) | Composite semiconductor device | |
| JP3005162B2 (en) | Semiconductor device | |
| JPH09129823A (en) | Semiconductor device | |
| JPH06334070A (en) | Hybrid integrated circuit device | |
| US20250285937A1 (en) | Housing, semiconductor module comprising a housing, and method for assembling a semiconductor module | |
| JP2004179584A (en) | Transistor package and method of manufacturing the same | |
| JP3172393B2 (en) | Hybrid integrated circuit device | |
| JP2025133524A (en) | Semiconductor Devices | |
| JPH04326554A (en) | semiconductor equipment | |
| JPH0373581A (en) | electrostrictive effect element | |
| JP2005318435A (en) | Piezoelectric device and piezoelectric oscillator |