JP2003068673A - Semiconductor device and method of manufacturing the same - Google Patents
Semiconductor device and method of manufacturing the sameInfo
- Publication number
- JP2003068673A JP2003068673A JP2001253988A JP2001253988A JP2003068673A JP 2003068673 A JP2003068673 A JP 2003068673A JP 2001253988 A JP2001253988 A JP 2001253988A JP 2001253988 A JP2001253988 A JP 2001253988A JP 2003068673 A JP2003068673 A JP 2003068673A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- layer
- forming
- cobalt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 配線コンタクト部におけるシリサイド層の凝
集およびボイドの発生を防止し、信頼性の高い安定した
性能を有する半導体装置を得る。また、配線層の接触抵
抗を下げ、電気特性の良い半導体装置を得る。
【解決手段】 シリコンを含む半導体層と、該半導体層
上に形成された開口を有する層間絶縁膜と、該層間絶縁
膜上に形成された配線層とを備え、開口内の半導体層と
配線層との界面にタングステン含有コバルトシリサイド
層を形成する。
[PROBLEMS] To provide a semiconductor device having high reliability and stable performance by preventing aggregation of a silicide layer and generation of voids in a wiring contact portion. Further, a contact resistance of a wiring layer is reduced, and a semiconductor device having good electric characteristics is obtained. A semiconductor layer including silicon, an interlayer insulating film having an opening formed on the semiconductor layer, and a wiring layer formed on the interlayer insulating film are provided. A tungsten-containing cobalt silicide layer is formed at the interface with the substrate.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、配線コンタクトにシリサイ
ド層を有した半導体装置およびその製造方法に関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device having a silicide layer in a wiring contact and a manufacturing method thereof.
【0002】[0002]
【従来の技術】LSIの高集積化の要求に応じ、半導体
装置の微細化が進む中、半導体基板に形成された素子と
の電気的接合を担うコンタクトホールのサイズも縮小さ
れてきている。100nm世代の超LSIにおいては、
このようなコンタクトホールでの接触抵抗の安定性の確
保がより一層重要になってきている。また、配線が微細
化されるにともない、配線抵抗を低く抑えるために、近
年、タングステンのような高融点金属膜を用いた配線が
必要になってきた。このような配線を用いた場合、コン
タクト部にバリアメタルとして、TiとTiNの積層膜
が用いられることが多い。しかし、シリコン基板とのコ
ンタクトにおいて形成されたTiシリサイドは高温の熱
処理により凝集し、コンタクト抵抗が上昇するという問
題があり、今後の超LSIデバイスにおいて、大きな問
題となりつつある。2. Description of the Related Art In response to the demand for higher integration of LSI, the size of a contact hole which is electrically connected to an element formed on a semiconductor substrate has been reduced as a semiconductor device has been miniaturized. In the 100nm generation VLSI,
Securing the stability of contact resistance in such contact holes has become more important. Further, with the miniaturization of wirings, in recent years, wirings using a refractory metal film such as tungsten have become necessary in order to keep wiring resistance low. When such wiring is used, a laminated film of Ti and TiN is often used as a barrier metal in the contact portion. However, there is a problem that the Ti silicide formed in contact with the silicon substrate is aggregated by high temperature heat treatment and the contact resistance is increased, which is becoming a big problem in future VLSI devices.
【0003】図8は、従来の半導体装置の製造工程を示
す概略断面図である。図8(a)を参照して、半導体基
板101の主面にシャロートレンチアイソレーション法
を用いて、シリコン酸化膜からなる素子分離絶縁膜10
3を300nmの厚さに形成する。その後、イオン注入
法および熱処理により、半導体基板101の主面の活性
領域となる領域に不純物拡散層105を形成する。FIG. 8 is a schematic sectional view showing a conventional manufacturing process of a semiconductor device. Referring to FIG. 8A, the element isolation insulating film 10 made of a silicon oxide film is formed on the main surface of the semiconductor substrate 101 by using the shallow trench isolation method.
3 is formed to a thickness of 300 nm. After that, the impurity diffusion layer 105 is formed in a region to be an active region on the main surface of the semiconductor substrate 101 by an ion implantation method and a heat treatment.
【0004】次に、図8(b)を参照して、半導体基板
101上に、CVD法により、厚さ1μmの層間絶縁膜
107を形成した後、フォトリソグラフィ法およびエッ
チング法により層間絶縁膜107に不純物拡散層105
に達するコンタクトホール109を開口する。Next, referring to FIG. 8B, an interlayer insulating film 107 having a thickness of 1 μm is formed on the semiconductor substrate 101 by the CVD method, and then the interlayer insulating film 107 is formed by the photolithography method and the etching method. The impurity diffusion layer 105
To form a contact hole 109 reaching to.
【0005】次に、図8(c)を参照して、半導体基板
101の表面をフッ酸等により洗浄した後、スパッタ法
またはCVD法を用いて、コンタクトホール109内を
含む層間絶縁膜107上に、Ti膜111aおよびTi
N膜112a膜をそれぞれ、20nm、50nmの厚さ
に形成する。その後、さらにTiN膜112a上に、C
VD法により、WF6ガスを用いて、W膜113aを2
00〜500nmの厚さに形成する。Next, referring to FIG. 8C, after cleaning the surface of the semiconductor substrate 101 with hydrofluoric acid or the like, the interlayer insulating film 107 including the inside of the contact hole 109 is formed by using a sputtering method or a CVD method. On the Ti film 111a and Ti
The N film 112a film is formed to a thickness of 20 nm and 50 nm, respectively. After that, C is further formed on the TiN film 112a.
By the VD method, the WF 6 gas is used to remove the W film 113a.
It is formed to a thickness of 00 to 500 nm.
【0006】次に、図8(d)を参照して、W膜113
a上にフォトリソグラフィー法を用いて、図示しない所
望のレジストパターンを形成し、これをマスクに、W膜
113a、TiN膜112aおよびTi膜111aをエ
ッチングすることにより、Ti膜111、TiN膜11
2およびW膜113からなる配線層115を形成する。
ここで、Ti膜111とTiN膜112とでバリアメタ
ル114を構成する。Next, referring to FIG. 8D, the W film 113
A desired resist pattern (not shown) is formed on a by a photolithography method, and the W film 113a, the TiN film 112a, and the Ti film 111a are etched using the resist pattern as a mask, whereby the Ti film 111 and the TiN film 11 are etched.
2 and the wiring layer 115 including the W film 113 is formed.
Here, the Ti film 111 and the TiN film 112 form the barrier metal 114.
【0007】なお、Ti膜111aは、CVD法により
形成された際には、成膜直後の状態ですでにシリサイド
化されている。また、スパッタ法でTi膜111aを形
成した場合には、W膜113aの成膜前の熱処理、例え
ば、ラピッドサーマルアニールやファーネス炉アニール
が施されることによりシリサイド化される。もちろん、
CVD法でバリアメタルを形成した後にこれらの熱処理
を施す場合もある。When the Ti film 111a is formed by the CVD method, it is already silicidized immediately after the film formation. Further, when the Ti film 111a is formed by the sputtering method, it is silicidized by performing heat treatment before forming the W film 113a, for example, rapid thermal annealing or furnace annealing. of course,
These heat treatments may be performed after the barrier metal is formed by the CVD method.
【0008】[0008]
【発明が解決しようとする課題】しかしながら、最終的
な半導体装置が完成されるまでには、図8(d)に示す
配線層115を形成した後、さらに所定のプロセスを経
る必要がある。この時、例えば、配線層115上にさら
に形成される層間絶縁膜の稠密化やDRAMであればキ
ャパシタ形成工程等のプロセスにおいて、800℃〜9
00℃の各種の高温熱処理が施される。However, after the wiring layer 115 shown in FIG. 8D is formed, it is necessary to further perform a predetermined process until the final semiconductor device is completed. At this time, for example, in a process such as a densification of an interlayer insulating film further formed on the wiring layer 115 or a capacitor forming process in the case of DRAM, 800 ° C. to 9 ° C.
Various high temperature heat treatments at 00 ° C. are performed.
【0009】しかしコンタクトホール径が100nmサ
イズになりアスペクト比が大きくなると、このような高
温の熱処理は、図9に示すように、コンタクト底部のT
iシリサイドの凝集117の原因となり、接触面積が縮
小化しコンタクト抵抗の上昇を招く恐れがある。また、
Ti膜を形成する直前にコンタクト底部の自然酸化膜を
除去するためにArスパッタエッチングを施す場合があ
るが、このような処理を施すとTiシリサイドにボイド
119が発生することがあり上記微細コンタクトを有す
る素子の信頼性の低下を招く。However, when the diameter of the contact hole becomes 100 nm and the aspect ratio becomes large, such a high temperature heat treatment causes T at the bottom of the contact as shown in FIG.
This may cause aggregation 117 of i-silicide, which may reduce the contact area and increase the contact resistance. Also,
Immediately before forming the Ti film, Ar sputter etching may be performed to remove the natural oxide film at the bottom of the contact. However, if such a treatment is performed, voids 119 may be generated in the Ti silicide, and the fine contact may be formed. This leads to a decrease in reliability of the element included.
【0010】本願発明は、上記のような問題を解消する
ためになされたもので、第1の目的は、配線のコンタク
ト部にシリサイドの凝集やボイドの発生のない信頼性の
高い半導体装置を提供するものである。The present invention has been made to solve the above problems. A first object of the present invention is to provide a highly reliable semiconductor device in which no agglomeration of silicide or voids is generated in a contact portion of a wiring. To do.
【0011】また、第2の目的は、配線層の接触抵抗値
を下げ、電気特性の良い半導体装置を提供するものであ
る。A second object is to reduce the contact resistance value of the wiring layer and provide a semiconductor device having good electric characteristics.
【0012】さらに、また、第3の目的は、上記の半導
体装置を得るための製造方法を提供するものである。Furthermore, a third object is to provide a manufacturing method for obtaining the above semiconductor device.
【0013】[0013]
【課題を解決するための手段】半導体層上に形成され、
半導体層に達する開口を有した層間絶縁膜と層間絶縁膜
上に形成され、半導体層に接続された配線層とを備え、
開口内の半導体層と配線層の界面にタングステン含有コ
バルトシリサイドを形成したものである。[Means for Solving the Problems] Formed on a semiconductor layer,
An interlayer insulating film having an opening reaching the semiconductor layer and a wiring layer formed on the interlayer insulating film and connected to the semiconductor layer,
The tungsten-containing cobalt silicide is formed at the interface between the semiconductor layer and the wiring layer in the opening.
【0014】配線層は窒化チタン膜と窒化チタン膜上に
形成されたタングステン配線との積層膜を含むようにし
たものである。The wiring layer includes a laminated film of a titanium nitride film and a tungsten wiring formed on the titanium nitride film.
【0015】配線層は第1のタングステン膜と該タング
ステン膜上に形成された窒化タングステン膜と窒化タン
グステン膜上に形成された第2のタングステン配線との
積層膜を含むようにしたものである。The wiring layer includes a laminated film of a first tungsten film, a tungsten nitride film formed on the tungsten film, and a second tungsten wiring formed on the tungsten nitride film.
【0016】半導体層上に該半導体層に達する開口を有
した層間絶縁膜を形成する工程と開口内の前記半導体層
上にタングステン含有コバルトシリサイド層を形成する
工程と層間絶縁膜上にタングステン含有コバルトシリサ
イド層を介して前記半導体層と接続された配線層を形成
する工程とを備えるようにしたものである。A step of forming an interlayer insulating film having an opening reaching the semiconductor layer on the semiconductor layer, a step of forming a tungsten-containing cobalt silicide layer on the semiconductor layer in the opening, and a tungsten-containing cobalt on the interlayer insulating film. And a step of forming a wiring layer connected to the semiconductor layer via a silicide layer.
【0017】タングステン含有コバルトシリサイド層を
形成する工程は開口内を含む層間絶縁膜上にコバルト膜
および窒化チタン膜を順次形成する工程と第1の熱処理
により、半導体層とコバルト膜とを反応させて開口内の
半導体層上にコバルトシリサイド層を形成する工程と未
反応のコバルト膜および窒化チタン膜を除去する工程と
開口内を含む層間絶縁膜上にコバルトシリサイド層と接
するようにタングステン膜を形成する工程と第2の熱処
理により、タングステン膜とコバルトシリサイド層とを
反応させる工程と未反応のタングステン膜を除去する工
程とを含むようにしたものである。In the step of forming the tungsten-containing cobalt silicide layer, a step of sequentially forming a cobalt film and a titanium nitride film on the interlayer insulating film including the inside of the opening and a first heat treatment are performed to react the semiconductor layer with the cobalt film. Step of forming a cobalt silicide layer on the semiconductor layer in the opening, step of removing unreacted cobalt film and titanium nitride film, and formation of a tungsten film on the interlayer insulating film including the opening so as to be in contact with the cobalt silicide layer The process and the second heat treatment include a process of reacting the tungsten film and the cobalt silicide layer and a process of removing the unreacted tungsten film.
【0018】タングステン膜を形成する前に、さらに第
3の熱処理をする工程を含むようにしたものである。Before the tungsten film is formed, a step of further performing a third heat treatment is included.
【0019】コバルト膜を形成する前に、層間絶縁膜の
開口内に露出する半導体層をスパッタエッチングする工
程を含むようにしたものである。Before forming the cobalt film, a step of sputter etching the semiconductor layer exposed in the opening of the interlayer insulating film is included.
【0020】第1の熱処理は、酸素濃度が5ppm以下
の低酸素濃度の雰囲気下で行われるようにしたものであ
る。The first heat treatment is carried out in an atmosphere of low oxygen concentration of 5 ppm or less.
【0021】タングステン含有コバルトシリサイド層を
形成する工程は開口内の半導体層上に選択的にタングス
テン膜を形成する工程と開口内を含む層間絶縁膜上にタ
ングステン膜と接するようにコバルト膜および窒化チタ
ン膜を順次形成する工程と、第1の熱処理により、タン
グステン膜とコバルト膜とを反応させて第1のタングス
テン含有コバルトシリサイド層を形成する工程と未反応
のコバルト膜および窒化チタン膜を除去する工程と第2
の熱処理により、第1のタングステン含有コバルトシリ
サイド層をさらにシリサイド化させて第2のタングステ
ン含有コバルトシリサイド層を形成する工程とを含むよ
うにしたものである。The step of forming the tungsten-containing cobalt silicide layer includes the step of selectively forming a tungsten film on the semiconductor layer in the opening, and the cobalt film and titanium nitride so as to contact the tungsten film on the interlayer insulating film including the inside of the opening. A step of sequentially forming the films, a step of reacting the tungsten film and the cobalt film by the first heat treatment to form the first tungsten-containing cobalt silicide layer, and a step of removing the unreacted cobalt film and titanium nitride film. And the second
The step of further heat-treating the first tungsten-containing cobalt silicide layer to form a second tungsten-containing cobalt silicide layer.
【0022】第1の熱処理は酸素濃度が5ppm以下の
低酸素濃度の雰囲気下で行われるようにしたものであ
る。The first heat treatment is carried out in an atmosphere having a low oxygen concentration of 5 ppm or less.
【0023】タングステン含有コバルトシリサイド層を
形成する工程は開口内を含む層間絶縁膜上にコバルト膜
および窒化チタン膜を順次形成する工程と第1の熱処理
により、半導体層とコバルト膜とを反応させて開口内の
半導体層上にコバルトシリサイド層を形成する工程と未
反応のコバルト膜および窒化チタン膜を除去する工程と
コバルトシリサイド層上にタングステン膜を選択的に形
成する工程と第2の熱処理により、タングステン膜とコ
バルトシリサイド層とを反応させる工程とを含むように
したものである。In the step of forming the tungsten-containing cobalt silicide layer, the step of sequentially forming the cobalt film and the titanium nitride film on the interlayer insulating film including the inside of the opening and the first heat treatment are performed to react the semiconductor layer with the cobalt film. By the step of forming the cobalt silicide layer on the semiconductor layer in the opening, the step of removing the unreacted cobalt film and the titanium nitride film, the step of selectively forming the tungsten film on the cobalt silicide layer, and the second heat treatment, The step of reacting the tungsten film and the cobalt silicide layer is included.
【0024】半導体層上に該半導体層に達する開口を有
した層間絶縁膜を形成する工程と開口内を含む層間絶縁
膜上にコバルト膜および窒化チタン膜を順次形成する工
程と第1の熱処理により、半導体層とコバルト膜とを反
応させて開口内の半導体層上にコバルトシリサイド層を
形成する工程と未反応のコバルト膜および窒化チタン膜
を除去する工程と開口内を含む層間絶縁膜上にコバルト
シリサイド層に接するように、第1のタングステン膜ま
たはタングステンシリサイド膜を形成する工程と第1の
タングステン膜またはタングステンシリサイド膜上に、
窒化タングステン膜および第2のタングステン膜を順次
形成する工程と第2の熱処理により、第1のタングステ
ン膜またはタングステンシリサイド膜とコバルトシリサ
イド層とを反応させて、タングステン含有コバルトシリ
サイド層を形成する工程と第2のタングステン膜上に所
望のレジスト膜を形成し、該レジスト膜をマスクとして
第2のタングステン膜、窒化チタン膜および第1のタン
グステン膜またはタングステンシリサイド膜を順次エッ
チングすることにより配線層を形成する工程とを含むよ
うにしたものである。By a step of forming an interlayer insulating film having an opening reaching the semiconductor layer on the semiconductor layer, a step of sequentially forming a cobalt film and a titanium nitride film on the interlayer insulating film including the inside of the opening, and a first heat treatment. , A step of reacting the semiconductor layer with the cobalt film to form a cobalt silicide layer on the semiconductor layer in the opening, a step of removing unreacted cobalt film and titanium nitride film, and cobalt on the interlayer insulating film including the inside of the opening. A step of forming a first tungsten film or a tungsten silicide film so as to be in contact with the silicide layer, and a step of forming the first tungsten film or the tungsten silicide film,
A step of sequentially forming a tungsten nitride film and a second tungsten film, and a step of forming a tungsten-containing cobalt silicide layer by reacting the first tungsten film or the tungsten silicide film with the cobalt silicide layer by a second heat treatment. A desired resist film is formed on the second tungsten film, and the second tungsten film, the titanium nitride film and the first tungsten film or the tungsten silicide film are sequentially etched using the resist film as a mask to form a wiring layer. And a step of performing.
【0025】 第2の熱処理は、第1のタングステン膜
またはタングステンシリサイド膜を形成した直後に行う
ようにしたものである。The second heat treatment is performed immediately after the first tungsten film or the tungsten silicide film is formed.
【0026】[0026]
【発明の実施の形態】実施の形態1.図1ないし図3
は、本願発明の実施の形態1に係る半導体装置の製造工
程を示す概略断面図である。なお、以下に説明する各実
施の形態で用いられる説明図において、同一又は相当部
分には同一の符号を付してその説明を省略する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1. 1 to 3
FIG. 4 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the first embodiment of the present invention. In the explanatory diagrams used in each of the embodiments described below, the same or corresponding parts will be denoted by the same reference symbols and description thereof will be omitted.
【0027】図1(a)を参照して、シリコンからなる
半導体基板1の主面上にシャロートレンチアイソレーシ
ョン法(STI:Shallow Trench Isolation)を用い
て、シリコン酸化膜からなる素子分離絶縁膜3を300
nmの厚さに形成する。その後、イオン注入法および熱
処理により、半導体基板1の主面上の活性領域となる領
域に不純物拡散層5を形成する。Referring to FIG. 1A, a device isolation insulating film 3 made of a silicon oxide film is formed on the main surface of a semiconductor substrate 1 made of silicon by a shallow trench isolation method (STI: Shallow Trench Isolation). To 300
It is formed to a thickness of nm. After that, the impurity diffusion layer 5 is formed in a region to be an active region on the main surface of the semiconductor substrate 1 by an ion implantation method and a heat treatment.
【0028】次に、図1(b)を参照して、半導体基板
1上に、CVD法により、厚さ1μmの層間絶縁膜7を
形成した後、フォトリソグラフィ法およびエッチング法
により、この層間絶縁膜7に不純物拡散層5に達するコ
ンタクトホール9を開口する。Next, referring to FIG. 1B, an interlayer insulating film 7 having a thickness of 1 μm is formed on the semiconductor substrate 1 by the CVD method, and then the interlayer insulating film 7 is formed by the photolithography method and the etching method. A contact hole 9 reaching the impurity diffusion layer 5 is opened in the film 7.
【0029】次に、図1(c)を参照して、半導体基板
1の表面をフッ酸溶液等により洗浄した後、スパッタ法
を用いて、コンタクトホール9を含む層間絶縁膜7上
に、Co(コバルト)膜11aおよびTiN(窒化チタ
ン)膜13aをそれぞれ、20nm〜100nm、5n
m〜50nmの厚さに順次形成する。なお、Co膜11
aを形成する直前に、コンタクトホール9底部の半導体
基板1上に形成された自然酸化膜を除去するために、ス
パッタ装置を用いて、Ar(アルゴン)やNe(ネオ
ン)ガスによるスパッタエッチングを施してもよい。Next, referring to FIG. 1C, after cleaning the surface of the semiconductor substrate 1 with a hydrofluoric acid solution or the like, a Co film is formed on the interlayer insulating film 7 including the contact holes 9 by a sputtering method. The (cobalt) film 11a and the TiN (titanium nitride) film 13a are respectively 20 nm to 100 nm and 5n.
The layers are sequentially formed with a thickness of m to 50 nm. The Co film 11
Immediately before forming a, sputter etching with Ar (argon) or Ne (neon) gas is performed using a sputtering device in order to remove the natural oxide film formed on the semiconductor substrate 1 at the bottom of the contact hole 9. May be.
【0030】次に、図2(a)を参照して、半導体基板
1に、酸素濃度が5ppm以下の低酸素濃度の条件下に
おいて、400℃〜550℃の温度下およびN2(窒
素)もしくはAr等の不活性ガス雰囲気または真空中
で、10秒〜100秒間の熱処理を施す。この熱処理に
より、Co膜11aと半導体基板1のシリコンとが反応
してシリサイド化し、その後、60℃〜85℃の温度に
調節された、過酸化水素と硫酸もしくは塩酸との混合液
を用いて未反応のCo膜11aとTiN膜13aを除去
することにより、コンタクトホール9内の半導体基板1
上に選択的にCoシリサイド層15を形成する。Next, referring to FIG. 2A, the semiconductor substrate 1 is subjected to a low oxygen concentration of 5 ppm or less at a temperature of 400 ° C. to 550 ° C. and N 2 (nitrogen) or Heat treatment is performed for 10 to 100 seconds in an atmosphere of an inert gas such as Ar or in vacuum. By this heat treatment, the Co film 11a and the silicon of the semiconductor substrate 1 react with each other to form a silicide, and thereafter, a mixed solution of hydrogen peroxide and sulfuric acid or hydrochloric acid adjusted to a temperature of 60 ° C. to 85 ° C. is used. By removing the reaction Co film 11a and TiN film 13a, the semiconductor substrate 1 in the contact hole 9 is removed.
A Co silicide layer 15 is selectively formed on the top.
【0031】この段階のCoシリサイド層15は、低温
の熱処理により形成されるので、Co2SiまたはCo
Siなる組成を有している。なお、以上のように低酸素
濃度条件下で熱処理することによって、Coシリサイド
層中に含有される酸素濃度はSIMS(Secondary ion
mass spectroscopy)の検出限界以下の含有量になって
いる。Since the Co silicide layer 15 at this stage is formed by heat treatment at a low temperature, Co 2 Si or Co is formed.
It has a composition of Si. By the heat treatment under the low oxygen concentration condition as described above, the oxygen concentration contained in the Co silicide layer is changed to SIMS (Secondary ion).
The content is below the detection limit of mass spectroscopy).
【0032】次に、図2(b)を参照して、コンタクト
ホール9を含む層間絶縁膜7上に、スパッタ法を用い
て、W(タングステン)膜17を形成し、その後、50
0℃〜700℃の温度下で、30秒〜120秒間の熱処
理を施す。これにより、W膜17中のタングステンがC
oシリサイド層15中に熱拡散され、W含有Coシリサ
イド層19が形成される。なお、この熱処理は上記の熱
処理と同様に低酸素濃度雰囲気下で行い、不要な酸素の
混入を防止しておく。Next, referring to FIG. 2B, a W (tungsten) film 17 is formed on the interlayer insulating film 7 including the contact holes 9 by a sputtering method, and then 50
Heat treatment is performed at a temperature of 0 ° C. to 700 ° C. for 30 seconds to 120 seconds. As a result, the tungsten in the W film 17 becomes C
The W-containing Co silicide layer 19 is formed by thermal diffusion into the o silicide layer 15. Note that this heat treatment is performed in an atmosphere of low oxygen concentration in the same manner as the above heat treatment to prevent unnecessary oxygen from being mixed.
【0033】次に、図2(c)を参照して、60℃〜8
5℃の温度に調節された、過酸化水素と硫酸もしくは塩
酸との混合液を用いて未反応のW膜17を除去する。こ
の結果、CoとWおよびSiとの合金であるW含有Co
シリサイド19がコンタクトホール9の底部に選択的に
形成される。この合金膜は、Tiシリサイド膜に比べ耐
熱性が良く、従来、熱処理により発生していた凝集を防
止することができる。Next, with reference to FIG.
The unreacted W film 17 is removed using a mixed solution of hydrogen peroxide and sulfuric acid or hydrochloric acid adjusted to a temperature of 5 ° C. As a result, W-containing Co which is an alloy of Co with W and Si
The silicide 19 is selectively formed at the bottom of the contact hole 9. This alloy film has better heat resistance than the Ti silicide film, and can prevent agglomeration that has conventionally occurred due to heat treatment.
【0034】なお、W膜17を形成する前に、例えば、
550℃〜700℃の温度下で熱処理を行い、半導体基
板1とシリサイド層15とのシリサイド化をさらに促進
させ、CoSi2なる組成のシリサイド膜としておいて
もよい。このとき、Co膜の成膜前にArによるスパッ
タエッチングを施した場合、半導体基板1に注入された
Arは外方に拡散し離脱する。Tiの場合、シリサイド
反応が進行するときは、半導体基板1のシリコンが拡散
するため、シリコンがTi膜側に移動する。その結果、
半導体基板1に注入されたArはそのまま取り残され、
TiシリサイドはAr注入層上に形成される。したがっ
て、Arが外方に抜けずに半導体基板に残りボイドが発
生する。Before forming the W film 17, for example,
Heat treatment may be performed at a temperature of 550 ° C. to 700 ° C. to further promote silicidation between the semiconductor substrate 1 and the silicide layer 15, and a silicide film having a composition of CoSi 2 may be formed. At this time, if sputter etching with Ar is performed before forming the Co film, Ar injected into the semiconductor substrate 1 diffuses outward and is released. In the case of Ti, when the silicide reaction proceeds, silicon in the semiconductor substrate 1 diffuses, so that the silicon moves to the Ti film side. as a result,
Ar injected into the semiconductor substrate 1 is left as it is,
Ti silicide is formed on the Ar injection layer. Therefore, Ar does not escape to the outside and a void is left in the semiconductor substrate.
【0035】一方、Coシリサイドの反応が進行する場
合には、Coが半導体基板に拡散するため、Ar注入層
よりCoが下方に拡散し、シリサイド化が進行する。す
なわち、シリサイド化が進行し、さらにSi組成の高い
CoSi2が形成される際にArが外方へと拡散し気体
となって半導体基板から抜ける。その結果、Tiの場合
と異なり半導体基板にボイドが形成されない。On the other hand, when the reaction of Co silicide proceeds, since Co diffuses into the semiconductor substrate, Co diffuses downward from the Ar injection layer, and silicidation proceeds. That is, when the silicidation progresses and further CoSi 2 having a high Si composition is formed, Ar diffuses outward and becomes a gas to escape from the semiconductor substrate. As a result, unlike the case of Ti, no void is formed in the semiconductor substrate.
【0036】次に、図3を参照して、コンタクトホール
9を含む層間絶縁膜7上に、CVD法またはスパッタ法
により、TiN膜を10nm〜50nmの厚さに、ま
た、CVD法により、W膜を100nm〜500nmの
厚さに順次形成する。さらに、このW膜上にフォトリソ
グラフィー法により図示しない所望のレジストパターン
を形成し、これをマスクにW膜およびTiN膜をエッチ
ングすることにより、W膜23およびバリアメタルとし
てのTiN膜21からなる配線層25を形成する。な
お、バリアメタルとして、さらにTiN膜21の下に3
nm〜10nmの厚さのTi膜を形成してもよい。その
後、所定のプロセスを経て所望の半導体装置が形成され
る。Next, referring to FIG. 3, a TiN film having a thickness of 10 nm to 50 nm is formed on the interlayer insulating film 7 including the contact hole 9 by the CVD method or the sputtering method, and W is formed by the CVD method. The film is sequentially formed to have a thickness of 100 nm to 500 nm. Further, a desired resist pattern (not shown) is formed on the W film by a photolithography method, and the W film and the TiN film are etched by using the resist pattern as a mask to form a wiring composed of the W film 23 and the TiN film 21 as a barrier metal. Form layer 25. As a barrier metal, 3 below the TiN film 21 is used.
A Ti film with a thickness of 10 nm to 10 nm may be formed. After that, a desired semiconductor device is formed through a predetermined process.
【0037】以上のように、実施の形態1に係る発明に
よれば、配線層とシリコンからなる半導体基板とのコン
タクト界面にWを含有したCoシリサイド層を形成する
ことにより、その後の熱処理によってもシリサイド層が
凝集することがなく、また、ボイドが発生することがな
いので、コンタクト抵抗の上昇が抑制され、信頼性の高
い安定した半導体装置を得ることができる。As described above, according to the invention according to the first embodiment, the Co silicide layer containing W is formed at the contact interface between the wiring layer and the semiconductor substrate made of silicon, so that the subsequent heat treatment can be performed. Since the silicide layer does not agglomerate and voids do not occur, the increase in contact resistance is suppressed, and a highly reliable and stable semiconductor device can be obtained.
【0038】実施の形態2.実施の形態1では、Coシ
リサイド層上にスパッタ法でW膜を形成し、熱処理によ
ってCoシリサイド層にWを混入させた後、W膜を除去
した。これに対し、本実施の形態では、W膜を選択的に
形成し、その後、このW膜上にCoシリサイド層を形成
し熱処理することによってWを混入させるものである。
図4は本願発明の実施の形態に係る半導体装置の製造工
程を示す概略断面図である。Embodiment 2. In the first embodiment, the W film is formed on the Co silicide layer by the sputtering method, and after the W is mixed into the Co silicide layer by the heat treatment, the W film is removed. On the other hand, in the present embodiment, a W film is selectively formed, and then a Co silicide layer is formed on this W film and heat treatment is performed to mix W.
FIG. 4 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the embodiment of the present invention.
【0039】まず、実施の形態1の図1(a)および図
1(b)に示す工程に従い半導体基板1上に、該基板に
形成された不純物拡散層5に達するコンタクトホール9
を有する層間絶縁膜7までを形成する。First, according to the steps shown in FIGS. 1A and 1B of the first embodiment, contact hole 9 is formed on semiconductor substrate 1 to reach impurity diffusion layer 5 formed in the substrate.
Up to the interlayer insulating film 7 having
【0040】次に、図4(a)を参照して、CVD法に
より、WF6とH2またはSiH4との混合ガスを用い
て、250℃〜450℃の温度下で、半導体基板1上の
コンタクトホール9の底部に厚さ5nm〜10nmのW
膜17を選択的に形成する。Next, referring to FIG. 4A, the semiconductor substrate 1 is formed on the semiconductor substrate 1 by the CVD method at a temperature of 250 ° C. to 450 ° C. using a mixed gas of WF 6 and H 2 or SiH 4. With a thickness of 5 nm to 10 nm at the bottom of the contact hole 9 of
The film 17 is selectively formed.
【0041】次に、図4(b)を参照して、コンタクト
ホール9を含む層間絶縁膜7上に、スパッタ法により、
Co膜11aおよびTiN膜13aを、それぞれ20n
m〜100nm、5nm〜50nmの厚さに形成する。Next, referring to FIG. 4 (b), the inter-layer insulation film 7 including the contact holes 9 is sputtered.
The Co film 11a and the TiN film 13a each have a thickness of 20n.
It is formed to have a thickness of m to 100 nm and 5 nm to 50 nm.
【0042】次に、図4(c)を参照して、半導体基板
1に、酸素濃度が5ppm以下の低酸素濃度の条件下に
おいて、400℃〜550℃の温度下およびN2もしく
はAr等の不活性ガス雰囲気または真空中で、10秒〜
100秒間の熱処理を施す。この熱処理により、Co膜
11aとW膜17とが反応するとともに、Co膜11a
と半導体基板1のシリコンとのシリサイド反応が起こ
り、コンタクトホール底部の半導体基板1の表面上に第
1のW含有Coシリサイド層19が形成される。Next, referring to FIG. 4 (c), the semiconductor substrate 1 is heated to a temperature of 400 ° C. to 550 ° C. under a low oxygen concentration of 5 ppm or less and is not exposed to N2 or Ar. 10 seconds ~ in active gas atmosphere or vacuum
Heat treatment is performed for 100 seconds. By this heat treatment, the Co film 11a and the W film 17 react with each other, and the Co film 11a
And the silicon of the semiconductor substrate 1 undergoes a silicide reaction to form the first W-containing Co silicide layer 19 on the surface of the semiconductor substrate 1 at the bottom of the contact hole.
【0043】なお、上記の温度条件下(400℃〜55
0℃)では、W膜17と半導体基板1のシリコンとのシ
リサイド反応は緩やかであるため、Wとシリコンとの反
応によるシリコンの消費が抑制されWはCoシリサイド
膜中に混入される。Under the above temperature conditions (400 ° C. to 55 ° C.)
At 0 ° C., since the silicide reaction between the W film 17 and silicon of the semiconductor substrate 1 is slow, the consumption of silicon due to the reaction between W and silicon is suppressed, and W is mixed in the Co silicide film.
【0044】次に、図4(c)を参照して、60℃〜8
5℃の温度に調節された、過酸化水素と硫酸もしくは塩
酸との混合液を用いて未反応のCo膜11aとTiN膜
13aを除去し、コンタクトホール9底部の半導体基板
1上に第1のW含有Coシリサイド膜19のみを選択的
に残存させる。その後、半導体基板1に、550℃〜7
00℃の熱処理を施し、Coのシリサイド反応をさらに
促進させて、第2のW含有Coシリサイド膜19とし、
低抵抗化させる。Next, with reference to FIG.
The unreacted Co film 11a and TiN film 13a are removed using a mixed solution of hydrogen peroxide and sulfuric acid or hydrochloric acid adjusted to a temperature of 5 ° C. Only the W-containing Co silicide film 19 is left selectively. Then, on the semiconductor substrate 1, 550 ° C. to 7 ° C.
A heat treatment at 00 ° C. is performed to further promote the silicide reaction of Co to form the second W-containing Co silicide film 19.
Reduce resistance.
【0045】その後、実施の形態1の図3の工程に従
い、W膜23およびバリアメタルとしてのTiN膜21
からなる配線層25を形成する。その後、所定のプロセ
スを経て所望の半導体装置が完成する。Then, according to the process of FIG. 3 of the first embodiment, the W film 23 and the TiN film 21 as the barrier metal are formed.
Then, the wiring layer 25 is formed. After that, a desired semiconductor device is completed through a predetermined process.
【0046】以上のように、本実施の形態に係る発明に
よれば、シリサイド層の凝集およびボイドの発生が抑制
されるとともに、Wを選択的に形成するので、W膜の除
去工程が省略でき、半導体装置の製造工程の短縮化が図
れる。As described above, according to the invention of this embodiment, the aggregation of the silicide layer and the generation of voids are suppressed, and W is selectively formed, so that the step of removing the W film can be omitted. The manufacturing process of the semiconductor device can be shortened.
【0047】実施の形態3.実施の形態2では、W膜を
選択的に形成し、その後、このW膜上にCo膜を形成し
熱処理することによってWを混入させたが、本実施の形
態では、Coシリサイド層を形成してからW膜を選択的
に形成する。以下、図5に示す半導体装置の製造工程を
示す概略断面図を用いて詳細に説明する。まず、実施の
形態1の図1〜図2(a)までの工程に従い、コンタク
トホール9の底部にCoシリサイド層15を形成する。Embodiment 3. In the second embodiment, a W film is selectively formed, and then a Co film is formed on the W film and heat-treated to mix W, but in the present embodiment, a Co silicide layer is formed. Then, the W film is selectively formed. Hereinafter, it will be described in detail with reference to the schematic cross-sectional views showing the manufacturing process of the semiconductor device shown in FIG. First, the Co silicide layer 15 is formed at the bottom of the contact hole 9 according to the steps of FIGS. 1 to 2A of the first embodiment.
【0048】次に、図5(a)を参照して、Coシリサ
イド層15上に、CVD法により、WF6ガスとH2ガ
スまたはSiH4ガスとの混合ガスを用いて、250℃
〜450℃の温度条件下で、W膜17を5nm〜10n
mの厚さに選択的に形成する。この場合、W膜17はC
oシリサイド層15上に形成されるので、半導体基板1
のシリコンとWF6ガスとの反応を抑制でき、半導体基
板1に形成された不純物拡散層などの接合の破壊を防止
することができる。Next, referring to FIG. 5A, a mixed gas of WF 6 gas and H 2 gas or SiH 4 gas is formed on the Co silicide layer 15 by the CVD method at 250 ° C.
Under the temperature condition of ˜450 ° C., the W film 17 has a thickness of 5 nm to 10 n.
It is selectively formed to a thickness of m. In this case, the W film 17 is C
Since it is formed on the silicide layer 15, the semiconductor substrate 1
It is possible to suppress the reaction between the silicon and the WF 6 gas, and to prevent the destruction of the junction such as the impurity diffusion layer formed on the semiconductor substrate 1.
【0049】次に、図5(b)を参照して、半導体基板
1に、550℃〜700℃の温度で熱処理を行い、Co
のシリサイド反応を促進させるとともに、W膜17のタ
ングステンをCoシリサイド層に拡散させ、W含有Co
シリサイド膜19を形成する。Next, referring to FIG. 5B, the semiconductor substrate 1 is heat-treated at a temperature of 550 ° C. to 700 ° C.
Of the W film 17 and tungsten of the W film 17 are diffused into the Co silicide layer.
A silicide film 19 is formed.
【0050】その後、実施の形態1の図3の工程に従
い、W層23およびバリアメタルとしてのTiN層21
からなる配線層25を形成する。その後、所定のプロセ
スを経て所望の半導体装置が完成する。Then, according to the process of FIG. 3 of the first embodiment, the W layer 23 and the TiN layer 21 as a barrier metal are formed.
Then, the wiring layer 25 is formed. After that, a desired semiconductor device is completed through a predetermined process.
【0051】以上のように、本実施の形態に係る発明に
よれば、シリサイド層の凝集およびボイドの発生が抑制
されるとともに、W膜の形成時に半導体基板のシリコン
とWF6ガスとの反応が抑制されるので、半導体基板に
形成されている接合を破壊するのを防止することができ
信頼性の高い半導体装置を製造することができる。ま
た、Wを選択的に形成するので、W膜の除去工程が省略
でき半導体装置の製造工程の短縮化が図れる。As described above, according to the invention of this embodiment, the aggregation of the silicide layer and the generation of voids are suppressed, and the reaction between the silicon of the semiconductor substrate and the WF 6 gas is suppressed during the formation of the W film. Since it is suppressed, it is possible to prevent the junction formed on the semiconductor substrate from being broken, and it is possible to manufacture a highly reliable semiconductor device. Further, since W is selectively formed, the step of removing the W film can be omitted and the manufacturing process of the semiconductor device can be shortened.
【0052】実施の形態4.実施の形態2および3で
は、W膜の選択形成法を用いて製造工程の短縮化を図っ
たが、本実施の形態では選択法を用いずに製造工程を短
縮する方法について説明する。まず、実施の形態1の図
1〜図2(a)の工程に従い、コンタクトホール9の底
部にCoシリサイド層15までを形成する。Fourth Embodiment In the second and third embodiments, the manufacturing process is shortened by using the selective formation method of the W film, but in the present embodiment, a method of shortening the manufacturing process without using the selection method will be described. First, according to the steps of FIG. 1 to FIG. 2A of the first embodiment, the Co silicide layer 15 is formed at the bottom of the contact hole 9.
【0053】次に、図6(a)を参照して、コンタクト
ホール9を含む層間絶縁膜7上に、スパッタ法により、
第1のW膜27aを10nm〜20nmの厚さに形成す
る。その後、第1のW膜27a上に、スパッタ法または
CVD法により、WN(窒化タングステン)膜29aを
10nm〜50nmの厚さに形成する。さらにその後、
WN膜29a上に、CVD法により、第2のW膜31a
を100nm〜500nmの厚さに形成する。Next, referring to FIG. 6A, the interlayer insulating film 7 including the contact holes 9 is sputtered by a sputtering method.
The first W film 27a is formed with a thickness of 10 nm to 20 nm. After that, a WN (tungsten nitride) film 29a is formed to a thickness of 10 nm to 50 nm on the first W film 27a by a sputtering method or a CVD method. After that,
The second W film 31a is formed on the WN film 29a by the CVD method.
To a thickness of 100 nm to 500 nm.
【0054】次に、図6(b)を参照して、その後、所
定の熱処理(例えば、層間絶縁膜の稠密化熱処理等)を
施すことにより、W膜27aとCoシリサイド層15と
が反応し、W含有Coシリサイド層19が形成される。
なお、第1のW膜27aを形成した直後に、例えば、6
00℃〜800℃で熱処理を施し、W、CoおよびSi
との合金からなるW含有Coシリサイド層19としても
よい。Next, referring to FIG. 6B, a predetermined heat treatment (for example, densification heat treatment of the interlayer insulating film) is performed to cause the W film 27a and the Co silicide layer 15 to react with each other. , W-containing Co silicide layer 19 is formed.
Immediately after forming the first W film 27a, for example, 6
Heat treatment is performed at 00 ° C to 800 ° C to obtain W, Co and Si.
The W-containing Co silicide layer 19 made of an alloy of
【0055】次に、図6(c)を参照して、第2のW膜
31a上に形成された図示しない所望のレジストパター
ンをマスクに、第2のW膜31a、WN膜29aおよび
第1のW膜27aを順次エッチングすることにより、第
1のW膜27およびバリアメタルとしてのWN膜29、
第2のW膜31からなる配線層33を形成する。その
後、所定のプロセスを経て半導体装置が完成する。Next, referring to FIG. 6C, the second W film 31a, the WN film 29a, and the first W film 31a and the first W film 31a are masked with a desired resist pattern (not shown) formed on the second W film 31a. By sequentially etching the W film 27a, the first W film 27 and the WN film 29 as a barrier metal,
A wiring layer 33 made of the second W film 31 is formed. After that, a semiconductor device is completed through a predetermined process.
【0056】以上のように、本実施の形態に係る発明に
よれば、シリサイド層の凝集およびボイドの発生が抑制
されるとともに、配線層のバリアメタルとしてW膜を用
いるので、Coシリサイド膜にタングステンを含有させ
るための特別なW膜工程を設ける必要がなく製造工程が
短縮される。また、配線層が同一のWを主材料とした材
料から構成されているので、エッチングの制御性が向上
する。As described above, according to the invention of the present embodiment, the aggregation of the silicide layer and the generation of voids are suppressed, and since the W film is used as the barrier metal of the wiring layer, tungsten is used as the Co silicide film. Since it is not necessary to provide a special W film process for containing the element, the manufacturing process is shortened. Further, since the wiring layers are made of the same material containing W as the main material, the controllability of etching is improved.
【0057】実施の形態5.実施の形態4では、Coシ
リサイド層15上に接する膜としてW膜を用いたが、本
実施の形態ではこれをWシリサイド膜とするものであ
る。以下、図7に示す半導体装置の製造工程断面図を用
いて説明する。まず、実施の形態4と同様に、実施の形
態1の図1〜図2(a)に示す工程に従い、コンタクト
ホール9の底部の半導体基板1上にCoシリサイド層1
5までを形成する。Embodiment 5. In the fourth embodiment, the W film is used as the film in contact with the Co silicide layer 15, but in the present embodiment, this is the W silicide film. Hereinafter, description will be given with reference to sectional views of manufacturing steps of the semiconductor device shown in FIG. First, similar to the fourth embodiment, the Co silicide layer 1 is formed on the semiconductor substrate 1 at the bottom of the contact hole 9 according to the steps shown in FIGS. 1 to 2A of the first embodiment.
Form up to 5.
【0058】次に、図7(a)を参照して、コンタクト
ホール9を含む層間絶縁膜7上に、CVD法により、W
F6ガスとSiH2Cl2ガスまたはSiH4ガスとの
混合ガスを用いて、WSiX(Wシリサイド:X=1.
5〜2.5)膜35aを形成する。Next, referring to FIG. 7A, W is formed on the interlayer insulating film 7 including the contact hole 9 by the CVD method.
Using a mixed gas of F 6 gas and SiH 2 Cl 2 gas or SiH 4 gas, WSi X (W silicide: X = 1.
5 to 2.5) The film 35a is formed.
【0059】その後、WSiX膜35a上に、CVD法
またはスパッタ法により、WN膜37aを形成し、さら
にその上にCVD法によりW膜39aを形成する。次
に、図7(b)を参照して、その後、所定の熱処理(例
えば、層間絶縁膜の稠密化熱処理等)を施すことによ
り、Coシリサイド層15とWシリサイド膜35aとが
反応し、W含有Coシリサイド層19が形成される。After that, a WN film 37a is formed on the WSi X film 35a by a CVD method or a sputtering method, and a W film 39a is further formed thereon by a CVD method. Next, referring to FIG. 7B, a predetermined heat treatment (for example, a heat treatment for densifying the interlayer insulating film) is performed thereafter, whereby the Co silicide layer 15 and the W silicide film 35a react with each other and W The contained Co silicide layer 19 is formed.
【0060】次に、図7(c)を参照して、W膜39a
上に形成された図示しない所望のレジストパターンをマ
スクに、W膜39a、WN膜37aおよびWシリサイド
膜35aをエッチングすることにより、W膜39および
バリアメタルとしてのWN膜37、Wシリサイド膜35
からなる配線層41を形成する。その後、所定のプロセ
スを経て半導体装置が完成する。なお、WSiX膜aの
35形成後に、例えば、600℃〜800℃で熱処理を
施し、W、CoおよびSiとの合金からなるW含有Co
シリサイド層19としてもよい。Next, referring to FIG. 7C, the W film 39a
The W film 39a, the WN film 37a, and the W silicide film 35a are etched by using a desired resist pattern (not shown) formed above as a mask, so that the W film 39 and the WN film 37 and the W silicide film 35 as the barrier metal are formed.
A wiring layer 41 made of is formed. After that, a semiconductor device is completed through a predetermined process. After forming the WSi X film a, heat treatment is performed at 600 ° C. to 800 ° C., for example, and W-containing Co made of an alloy with W, Co and Si is formed.
The silicide layer 19 may be used.
【0061】以上のように、本実施の形態に係る発明に
よれば、本実施の形態に係る発明によれば、シリサイド
層の凝集およびボイドの発生が抑制されるとともに、配
線層のバリアメタルとしてWシリサイド膜を用いるの
で、Coシリサイド膜にタングステン含有させるための
特別なW膜工程を設ける必要がないので、製造工程が短
縮される。また、配線層が同一のWを主材料とした材料
から構成されているので、エッチングが容易になる。さ
らに、WSix膜は、W膜に比べ層間絶縁膜との密着性
が良いので、より高い耐熱性を有した半導体装置を製造
することができる。As described above, according to the invention of this embodiment, according to the invention of this embodiment, the aggregation of the silicide layer and the generation of voids are suppressed and the barrier metal of the wiring layer is used. Since the W silicide film is used, it is not necessary to provide a special W film process for containing tungsten in the Co silicide film, so that the manufacturing process is shortened. Moreover, since the wiring layers are made of the same material containing W as the main material, etching is facilitated. Furthermore, since the WSix film has better adhesion to the interlayer insulating film than the W film, it is possible to manufacture a semiconductor device having higher heat resistance.
【0062】[0062]
【発明の効果】この発明は、以上のように構成されてい
るので以下に示すような効果を奏する。請求項1に係る
発明によれば、配線層のコンタクト部にW含有Coシリ
サイド層が形成されているので、シリサイドの凝集がな
く、また、ボイドのない信頼性が高く安定した性能を有
する半導体装置を得ることができる。Since the present invention is constructed as described above, it has the following effects. According to the invention of claim 1, since the W-containing Co silicide layer is formed in the contact portion of the wiring layer, there is no aggregation of silicide, and a void-free semiconductor device having high reliability and stable performance. Can be obtained.
【0063】また、請求項2に係る発明によれば、さら
に、配線層が窒化チタン膜とタングステン膜との積層膜
からなっているので、抵抗の低い配線層を得ることがで
きる。Further, according to the second aspect of the invention, since the wiring layer is made of the laminated film of the titanium nitride film and the tungsten film, the wiring layer having a low resistance can be obtained.
【0064】また、請求項3に係る発明によれば、配線
層が第1のタングステン膜と、この上に形成された窒化
タングステン膜と、さらにこの上に形成された第2のタ
ングステン膜との積層膜からなっているので、より抵抗
の低い配線層を得ることができる。According to the third aspect of the present invention, the wiring layer includes the first tungsten film, the tungsten nitride film formed on the first tungsten film, and the second tungsten film formed on the first tungsten film. Since it is made of a laminated film, a wiring layer having lower resistance can be obtained.
【0065】また、請求項4に係る発明によれば、半導
体層と配線層との界面にW含有Coシリサイド層を形成
するので、シリサイドの凝集およびボイドの発生が防止
され信頼性の高い半導体装置を製造することができる。Further, according to the invention of claim 4, since the W-containing Co silicide layer is formed at the interface between the semiconductor layer and the wiring layer, aggregation of the silicide and generation of voids are prevented and the semiconductor device is highly reliable. Can be manufactured.
【0066】また、請求項5に係る発明によれば、さら
に、シリサイドの凝集およびボイドの発生がない信頼性
の高い半導体装置を精度よく、また、再現性よく製造す
ることができる。Further, according to the invention of claim 5, it is possible to manufacture a highly reliable semiconductor device which is free from aggregation of silicide and generation of voids with high accuracy and reproducibility.
【0067】また、請求項6に係る発明によれば、より
安定した配線層を得ることができる。According to the invention of claim 6, a more stable wiring layer can be obtained.
【0068】また、請求項7に係る発明によれば、抵抗
の低い配線層を得ることができる。According to the invention of claim 7, a wiring layer having a low resistance can be obtained.
【0069】また、請求項8に係る発明によれば、膜質
の安定したCoシリサイドを得ることができる。According to the invention of claim 8, Co silicide having a stable film quality can be obtained.
【0070】また、請求項9に係る発明によれば、タン
グステン膜の除去工程が不要となるので、半導体装置の
製造工程の短縮化が図れる。According to the ninth aspect of the invention, since the step of removing the tungsten film is unnecessary, the manufacturing process of the semiconductor device can be shortened.
【0071】また、請求項10に係る発明によれば、膜
質の安定したCoシリサイドを得ることができる。According to the tenth aspect of the invention, Co silicide having a stable film quality can be obtained.
【0072】また、請求項11に係る発明によれば、タ
ングステンを選択的に形成する際に接合の破壊が防止で
きる。According to the eleventh aspect of the invention, it is possible to prevent the breakage of the junction when selectively forming tungsten.
【0073】また、請求項12に係る発明によれば、製
造工程の短縮化が図れるとともに、配線層を形成するす
る際のエッチングが容易になる。According to the twelfth aspect of the invention, the manufacturing process can be shortened and the etching for forming the wiring layer can be facilitated.
【0074】また、請求項13に係る発明によれば、タ
ングステンシリサイド膜は層間絶縁膜との密着性が良い
ので、より高耐熱の配線層を得ることができる。According to the thirteenth aspect of the invention, since the tungsten silicide film has good adhesion to the interlayer insulating film, a wiring layer having higher heat resistance can be obtained.
【図1】 本願発明の実施の形態1に係る半導体装置の
製造工程を示す概略断面図である。FIG. 1 is a schematic cross sectional view showing a manufacturing process of a semiconductor device according to a first embodiment of the present invention.
【図2】 本願発明の実施の形態1に係る半導体装置の
製造工程を示す概略断面図である。FIG. 2 is a schematic cross sectional view showing a manufacturing process of the semiconductor device according to the first embodiment of the present invention.
【図3】 本願発明の実施の形態1に係る半導体装置の
製造工程を示す概略断面図である。FIG. 3 is a schematic cross sectional view showing the manufacturing process of the semiconductor device according to the first embodiment of the present invention.
【図4】 本願発明の実施の形態2に係る半導体装置の
製造工程を示す概略断面図である。FIG. 4 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the second embodiment of the present invention.
【図5】 本願発明の実施の形態3に係る半導体装置の
製造工程を示す概略断面図である。FIG. 5 is a schematic cross sectional view showing a manufacturing process of the semiconductor device according to the third embodiment of the present invention.
【図6】 本願発明の実施の形態4に係る半導体装置の
製造工程を示す概略断面図である。FIG. 6 is a schematic cross sectional view showing a manufacturing process of the semiconductor device according to the fourth embodiment of the present invention.
【図7】 本願発明の実施の形態5に係る半導体装置の
製造工程を示す概略断面図である。FIG. 7 is a schematic cross-sectional view showing the manufacturing process of the semiconductor device according to the fifth embodiment of the present invention.
【図8】 従来の半導体装置の製造工程を示す概略断面
図である。FIG. 8 is a schematic cross-sectional view showing a manufacturing process of a conventional semiconductor device.
【図9】 従来の問題点を説明するための半導体装置の
概略断面図である。FIG. 9 is a schematic cross-sectional view of a semiconductor device for explaining a conventional problem.
1.半導体基板 7.層間絶縁膜 9.コンタクトホール 11a.Co膜 13a.TiN膜 15.Coシリサイド層 17a.W膜 17.選択W膜 19.W含有Coシリサイド層 21.TiN膜 23.W膜 27a.第1のW膜 29a.WN膜 31a.第2のW膜 33.配線層 35a.Wsi膜 37a.WN膜 39a.W膜 41.配線層 1. Semiconductor substrate 7. Interlayer insulation film 9. Contact hole 11a. Co film 13a. TiN film 15. Co silicide layer 17a. W film 17. Select W film 19. W-containing Co silicide layer 21. TiN film 23. W film 27a. First W film 29a. WN film 31a. Second W film 33. Wiring layer 35a. Wsi film 37a. WN film 39a. W film 41. Wiring layer
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M104 AA01 BB20 BB28 DD02 DD23 DD43 DD46 DD78 DD84 FF13 FF22 HH08 HH16 5F033 HH18 HH19 HH28 HH33 HH34 JJ18 JJ19 JJ25 JJ28 JJ33 JJ34 KK01 MM05 MM08 MM13 NN06 NN07 PP06 PP07 PP15 QQ08 QQ09 QQ14 QQ19 QQ37 QQ70 QQ73 QQ92 QQ94 WW04 XX09 XX14 ─────────────────────────────────────────────────── ─── Continued front page F-term (reference) 4M104 AA01 BB20 BB28 DD02 DD23 DD43 DD46 DD78 DD84 FF13 FF22 HH08 HH16 5F033 HH18 HH19 HH28 HH33 HH34 JJ18 JJ19 JJ25 JJ28 JJ33 JJ34 KK01 MM05 MM08 MM13 NN06 NN07 PP06 PP07 PP15 QQ08 QQ09 QQ14 QQ19 QQ37 QQ70 QQ73 QQ92 QQ94 WW04 XX09 XX14
Claims (13)
を有した層間絶縁膜と、 前記層間絶縁膜上に形成され、前記半導体層に接続され
た配線層とを備えた半導体装置であって、 前記開口内の前記半導体層と前記配線層の界面にタング
ステン含有コバルトシリサイド層が形成されていること
を特徴とする半導体装置。1. A semiconductor layer containing silicon, an interlayer insulating film formed on the semiconductor layer and having an opening reaching the semiconductor layer, and formed on the interlayer insulating film and connected to the semiconductor layer. A semiconductor device comprising a wiring layer, wherein a tungsten-containing cobalt silicide layer is formed at an interface between the semiconductor layer and the wiring layer in the opening.
ン膜上に形成されたタングステン膜との積層膜を含む請
求項1に記載の半導体装置。2. The semiconductor device according to claim 1, wherein the wiring layer includes a laminated film of a titanium nitride film and a tungsten film formed on the titanium nitride film.
1のタングステン膜上に形成された窒化タングステン膜
と前記窒化タングステン膜上に形成された第2のタング
ステン膜との積層膜を含む請求項1に記載の半導体装
置。3. The wiring layer includes a laminated film of a first tungsten film, a tungsten nitride film formed on the first tungsten film, and a second tungsten film formed on the tungsten nitride film. The semiconductor device according to claim 1.
層に達する開口を有した層間絶縁膜を形成する工程と、 前記開口内の前記半導体層上にタングステン含有コバル
トシリサイド層を形成する工程と、 前記層間絶縁膜上に前記タングステン含有コバルトシリ
サイド層を介して前記半導体層と接続された配線層を形
成する工程とを備えた半導体装置の製造方法。4. A step of forming an interlayer insulating film having an opening reaching the semiconductor layer on a semiconductor layer containing silicon, and a step of forming a tungsten-containing cobalt silicide layer on the semiconductor layer in the opening. Forming a wiring layer connected to the semiconductor layer via the tungsten-containing cobalt silicide layer on the interlayer insulating film.
を形成する工程は、 開口内を含む層間絶縁膜上にコバルト膜および窒化チタ
ン膜を順次形成する工程と、 第1の熱処理により、半導体層と前記コバルト膜とを反
応させて開口内の前記半導体層上にコバルトシリサイド
層を形成する工程と、 未反応の前記コバルト膜および前記窒化チタン膜を除去
する工程と、 前記開口内を含む前記層間絶縁膜上に前記コバルトシリ
サイド層と接するようにタングステン膜を形成する工程
と、 第2の熱処理により、前記タングステン膜と前記コバル
トシリサイド層とを反応させる工程と、 未反応の前記タングステン膜を除去する工程とを含む請
求項4記載の半導体装置の製造方法。5. The step of forming the tungsten-containing cobalt silicide layer comprises the steps of sequentially forming a cobalt film and a titanium nitride film on the interlayer insulating film including the inside of the opening, and the first heat treatment to form the semiconductor layer and the cobalt film. To form a cobalt silicide layer on the semiconductor layer in the opening, to remove the unreacted cobalt film and the titanium nitride film, and on the interlayer insulating film including in the opening. The method includes a step of forming a tungsten film in contact with the cobalt silicide layer, a step of reacting the tungsten film with the cobalt silicide layer by a second heat treatment, and a step of removing the unreacted tungsten film. The method for manufacturing a semiconductor device according to claim 4.
第3の熱処理をする工程を含む請求項5記載の半導体装
置の製造方法。6. The method of manufacturing a semiconductor device according to claim 5, further comprising a step of performing a third heat treatment before forming the tungsten film.
の開口内に露出する半導体層をスパッタエッチングする
工程を含む請求項6記載の半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 6, further comprising the step of sputter etching the semiconductor layer exposed in the opening of the interlayer insulating film before forming the cobalt film.
下の低酸素濃度の雰囲気下で行われることを特徴とする
請求項4記載の半導体装置の製造方法。8. The method of manufacturing a semiconductor device according to claim 4, wherein the first heat treatment is performed in an atmosphere having a low oxygen concentration of 5 ppm or less.
を形成する工程は、 開口内の半導体層上に選択的にタングステン膜を形成す
る工程と、 前記開口内を含む層間絶縁膜上に前記タングステン膜と
接するようにコバルト膜および窒化チタン膜を順次形成
する工程と、 第1の熱処理により、前記タングステン膜と前記コバル
ト膜とを反応させて第1のタングステン含有コバルトシ
リサイド層を形成する工程と、 未反応の前記コバルト膜および前記窒化チタン膜を除去
する工程と、 第2の熱処理により、前記第1のタングステン含有コバ
ルトシリサイド層をさらにシリサイド化させて第2のタ
ングステン含有コバルトシリサイド層を形成する工程と
を含む請求項4記載の半導体装置の製造方法。9. The step of forming a tungsten-containing cobalt silicide layer includes the step of selectively forming a tungsten film on the semiconductor layer in the opening, and the step of contacting the tungsten film on the interlayer insulating film including the inside of the opening. A step of sequentially forming a cobalt film and a titanium nitride film on the substrate, a step of reacting the tungsten film with the cobalt film by a first heat treatment to form a first tungsten-containing cobalt silicide layer, A step of removing the cobalt film and the titanium nitride film, and a step of further silicifying the first tungsten-containing cobalt silicide layer by a second heat treatment to form a second tungsten-containing cobalt silicide layer. Item 5. A method of manufacturing a semiconductor device according to item 4.
以下の低酸素濃度の雰囲気下で行われることを特徴とす
る請求項9記載の半導体装置の製造方法。10. The first heat treatment has an oxygen concentration of 5 ppm.
10. The method for manufacturing a semiconductor device according to claim 9, wherein the method is performed in the following atmosphere of low oxygen concentration.
層を形成する工程は、 開口内を含む層間絶縁膜上にコバルト膜および窒化チタ
ン膜を順次形成する工程と、 第1の熱処理により、半導体層と前記コバルト膜とを反
応させて開口内の前記半導体層上にコバルトシリサイド
層を形成する工程と、 未反応の前記コバルト膜および前記窒化チタン膜を除去
する工程と、 前記コバルトシリサイド層上にタングステン膜を選択的
に形成する工程と、 第2の熱処理により、前記タングステン膜と前記コバル
トシリサイド層とを反応させる工程とを含む請求項4記
載の半導体装置の製造方法。11. The step of forming a tungsten-containing cobalt silicide layer comprises: a step of sequentially forming a cobalt film and a titanium nitride film on an interlayer insulating film including the inside of the opening; and a semiconductor layer and the cobalt film by a first heat treatment. To form a cobalt silicide layer on the semiconductor layer in the opening, removing the unreacted cobalt film and the titanium nitride film, and selectively forming a tungsten film on the cobalt silicide layer. 5. The method of manufacturing a semiconductor device according to claim 4, further comprising: a step of forming the tungsten film and a step of reacting the tungsten film with the cobalt silicide layer by a second heat treatment.
を有した層間絶縁膜を形成する工程と、 前記開口内を含む前記層間絶縁膜上にコバルト膜および
窒化チタン膜を順次形成する工程と、 第1の熱処理により、半導体層と前記コバルト膜とを反
応させて開口内の前記半導体層上にコバルトシリサイド
層を形成する工程と、 未反応の前記コバルト膜および前記窒化チタン膜を除去
する工程と、 前記開口内を含む前記層間絶縁膜上に前記コバルトシリ
サイド層に接するように、第1のタングステン膜または
タングステンシリサイド膜を形成する工程と、 第1のタングステン膜またはタングステンシリサイド膜
上に、窒化タングステン膜および第2のタングステン膜
を順次形成する工程と、 第2の熱処理により、前記第1のタングステン膜または
タングステンシリサイド膜と前記コバルトシリサイド層
とを反応させて、タングステン含有コバルトシリサイド
層を形成する工程と、 前記第2のタングステン膜上に所望のレジスト膜を形成
し、該レジスト膜をマスクとして前記第2のタングステ
ン膜、窒化チタン膜および第1のタングステン膜または
タングステンシリサイド膜を順次エッチングすることに
より配線層を形成する工程とを含む半導体装置の製造方
法。12. A step of forming an interlayer insulating film having an opening reaching the semiconductor layer on the semiconductor layer, and a step of sequentially forming a cobalt film and a titanium nitride film on the interlayer insulating film including the inside of the opening. A step of reacting the semiconductor layer with the cobalt film by a first heat treatment to form a cobalt silicide layer on the semiconductor layer in the opening, and a step of removing the unreacted cobalt film and titanium nitride film And a step of forming a first tungsten film or a tungsten silicide film on the interlayer insulating film including the inside of the opening so as to be in contact with the cobalt silicide layer; A step of sequentially forming a tungsten film and a second tungsten film, and a second heat treatment are performed to form the first tungsten film or the second tungsten film. Forming a tungsten-containing cobalt silicide layer by reacting the tungsten silicide film with the cobalt silicide layer, forming a desired resist film on the second tungsten film, and using the resist film as a mask. And a step of forming a wiring layer by sequentially etching the tungsten film, the titanium nitride film, and the first tungsten film or the tungsten silicide film of 2.
膜またはタングステンシリサイド膜を形成した直後に行
うことを特徴とする請求項12記載の半導体装置の製造
方法。13. The method of manufacturing a semiconductor device according to claim 12, wherein the second heat treatment is performed immediately after the first tungsten film or the tungsten silicide film is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001253988A JP2003068673A (en) | 2001-08-24 | 2001-08-24 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001253988A JP2003068673A (en) | 2001-08-24 | 2001-08-24 | Semiconductor device and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003068673A true JP2003068673A (en) | 2003-03-07 |
Family
ID=19082216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001253988A Withdrawn JP2003068673A (en) | 2001-08-24 | 2001-08-24 | Semiconductor device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003068673A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9870987B2 (en) | 2016-02-29 | 2018-01-16 | Toshiba Memory Corporation | Semiconductor device and method of manufacturing the same |
-
2001
- 2001-08-24 JP JP2001253988A patent/JP2003068673A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9870987B2 (en) | 2016-02-29 | 2018-01-16 | Toshiba Memory Corporation | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100755121B1 (en) | Method for forming electrode structure and method for fabricating semiconductor device | |
| JP2002134433A (en) | Electrode structure and method for forming the same | |
| US6509254B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
| JP2004128501A (en) | Improvement of nickel silicide-silicon nitride adhesion by surface protection | |
| JP2751859B2 (en) | Method for manufacturing semiconductor device | |
| US6451691B2 (en) | Methods of manufacturing a metal pattern of a semiconductor device which include forming nitride layer at exposed sidewalls of Ti layer of the pattern | |
| US6570232B2 (en) | Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same | |
| JPH08181212A (en) | Semiconductor device and manufacturing method thereof | |
| JP3376158B2 (en) | Method for manufacturing semiconductor device | |
| JPH1167688A (en) | Silicide material, its thin-film and manufacture of silicide thin-film | |
| JPH10335265A (en) | Method for manufacturing semiconductor device | |
| JP2003068673A (en) | Semiconductor device and method of manufacturing the same | |
| JP3998937B2 (en) | Method for producing TaCN barrier layer in copper metallization process | |
| US20010045650A1 (en) | Local interconnect structure for integrated circuit devices, source structure for the same, and method for fabricating the same | |
| JP3067433B2 (en) | Method for manufacturing semiconductor device | |
| JP2563317B2 (en) | Method for manufacturing semiconductor device | |
| JP2900897B2 (en) | Method for manufacturing semiconductor device | |
| JP3297415B2 (en) | Method for manufacturing semiconductor device | |
| JPH09186104A (en) | Method for manufacturing semiconductor device | |
| JPH06112157A (en) | Semiconductor device and manufacturing method thereof | |
| KR100693878B1 (en) | Semiconductor device having low resistance and manufacturing method thereof | |
| JPH0513366A (en) | Method of forming contact wiring | |
| JPH07111969B2 (en) | Method for manufacturing semiconductor device | |
| JPH05136398A (en) | Manufacture of semiconductor device | |
| KR20000043896A (en) | Method for forming diffusion barrier of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060123 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060228 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |