JP2003060504A - Ａ／ｄ変換装置およびａ／ｄコンバータ用誤差補正装置 - Google Patents
Ａ／ｄ変換装置およびａ／ｄコンバータ用誤差補正装置Info
- Publication number
- JP2003060504A JP2003060504A JP2001246282A JP2001246282A JP2003060504A JP 2003060504 A JP2003060504 A JP 2003060504A JP 2001246282 A JP2001246282 A JP 2001246282A JP 2001246282 A JP2001246282 A JP 2001246282A JP 2003060504 A JP2003060504 A JP 2003060504A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- value
- reference voltage
- side reference
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 Ａ／Ｄコンバータの製品固有の基準トランジ
ション電圧のバラツキによる誤差を補正すること。Ａ／
Ｄコンバータの高分解能化を実現すること。 【解決手段】 Ａ／Ｄコンバータ4にゼロトランジショ
ン電圧およびフルトランジション電圧を入力し、それぞ
れのデジタル変換値をデバイスバラツキ補正回路53にフ
ィードバックし、各トランジション電圧に対応するデジ
タル出力が得られるようにＨ側とＬ側のリファレンス電
圧AVRHとAVRLを決定する。また、Ａ／Ｄコンバータ4の
デジタル出力を高分解能対応回路56にフィードバック
し、Ａ／Ｄコンバータ4へのアナログ入力電圧に応じてA
VRLまたはAVRHを変化させてそれらの差をそれまでの半
分にし、再度Ａ／Ｄ変換をおこなうことを繰り返して上
位ビットの値を得る。上位ビットの値とＡ／Ｄコンバー
タ4から出力された下位ビットの値をマージ回路57でマ
ージする。
ション電圧のバラツキによる誤差を補正すること。Ａ／
Ｄコンバータの高分解能化を実現すること。 【解決手段】 Ａ／Ｄコンバータ4にゼロトランジショ
ン電圧およびフルトランジション電圧を入力し、それぞ
れのデジタル変換値をデバイスバラツキ補正回路53にフ
ィードバックし、各トランジション電圧に対応するデジ
タル出力が得られるようにＨ側とＬ側のリファレンス電
圧AVRHとAVRLを決定する。また、Ａ／Ｄコンバータ4の
デジタル出力を高分解能対応回路56にフィードバック
し、Ａ／Ｄコンバータ4へのアナログ入力電圧に応じてA
VRLまたはAVRHを変化させてそれらの差をそれまでの半
分にし、再度Ａ／Ｄ変換をおこなうことを繰り返して上
位ビットの値を得る。上位ビットの値とＡ／Ｄコンバー
タ4から出力された下位ビットの値をマージ回路57でマ
ージする。
Description
【０００１】
【発明の属する技術分野】本発明は、チューニング機能
を具えたＡ／Ｄ変換装置およびそのチューニング機能を
実現するためのＡ／Ｄコンバータ用誤差補正装置に関す
る。
を具えたＡ／Ｄ変換装置およびそのチューニング機能を
実現するためのＡ／Ｄコンバータ用誤差補正装置に関す
る。
【０００２】近年、アナログ信号をデジタル信号に変換
し、デジタル信号の微小な変化量に基づいて細かい制御
をおこなうシステムが増えている。このようなシステム
では、高精度のＡ／Ｄコンバータや高分解能のＡ／Ｄコ
ンバータが必要となる。一般に、デバイスのテクノロジ
が進化して微細化すると、Ａ／Ｄコンバータ関連の基準
トランジション電圧の制御が難しくなる。しかし、高精
度のＡ／Ｄコンバータを作製するためには、この基準ト
ランジション電圧のバラツキを抑える必要がある。
し、デジタル信号の微小な変化量に基づいて細かい制御
をおこなうシステムが増えている。このようなシステム
では、高精度のＡ／Ｄコンバータや高分解能のＡ／Ｄコ
ンバータが必要となる。一般に、デバイスのテクノロジ
が進化して微細化すると、Ａ／Ｄコンバータ関連の基準
トランジション電圧の制御が難しくなる。しかし、高精
度のＡ／Ｄコンバータを作製するためには、この基準ト
ランジション電圧のバラツキを抑える必要がある。
【０００３】また、一般に、Ａ／Ｄコンバータの分解能
は固定であり、同一のＡ／Ｄコンバータで種々の分解能
を得ることはできない。そのため、高分解能のＡ／Ｄコ
ンバータを作製するにあたっては、システムで要求され
る分解能のＡ／Ｄコンバータを分解能ごとに用意する必
要がある。
は固定であり、同一のＡ／Ｄコンバータで種々の分解能
を得ることはできない。そのため、高分解能のＡ／Ｄコ
ンバータを作製するにあたっては、システムで要求され
る分解能のＡ／Ｄコンバータを分解能ごとに用意する必
要がある。
【０００４】
【従来の技術】図１０は、従来の高精度のデジタル変換
値を得るためのＡ／Ｄ変換装置を示すブロック図であ
る。このＡ／Ｄ変換装置は、図１０に示すように、アナ
ログ入力電圧をアンプ１１により増幅した後にＡ／Ｄ変
換回路１２によりＡ／Ｄ変換をおこない、得られたデジ
タル変換値をたとえば中央処理装置１３に供給する構成
となっている。
値を得るためのＡ／Ｄ変換装置を示すブロック図であ
る。このＡ／Ｄ変換装置は、図１０に示すように、アナ
ログ入力電圧をアンプ１１により増幅した後にＡ／Ｄ変
換回路１２によりＡ／Ｄ変換をおこない、得られたデジ
タル変換値をたとえば中央処理装置１３に供給する構成
となっている。
【０００５】図１１は、従来の高精度のデジタル変換値
を得るためのＡ／Ｄ変換装置の他の構成を示すブロック
図である。このＡ／Ｄ変換装置は、図１１に示すよう
に、アナログ入力電圧値をＡ／Ｄ変換回路１６によりデ
ジタル値に変換し、そのデジタル変換値に対して演算部
１７において、レジスタ１８に格納された補正値を用い
て誤差補正をおこない、デジタル出力値を得る構成とな
っている。ここで用いられているＡ／Ｄ変換回路１２，
１６は、アナログ電圧比較回路として、分解能に応じた
ビット数分の抵抗やコンデンサを有する。
を得るためのＡ／Ｄ変換装置の他の構成を示すブロック
図である。このＡ／Ｄ変換装置は、図１１に示すよう
に、アナログ入力電圧値をＡ／Ｄ変換回路１６によりデ
ジタル値に変換し、そのデジタル変換値に対して演算部
１７において、レジスタ１８に格納された補正値を用い
て誤差補正をおこない、デジタル出力値を得る構成とな
っている。ここで用いられているＡ／Ｄ変換回路１２，
１６は、アナログ電圧比較回路として、分解能に応じた
ビット数分の抵抗やコンデンサを有する。
【０００６】
【発明が解決しようとする課題】しかしながら、アナロ
グ入力電圧を増幅した後にＡ／Ｄ変換する装置では、ア
ンプ１１での増幅時にアナログ電圧値に誤差が生じると
いう問題点と、Ａ／Ｄ変換回路１２の基準トランジショ
ン電圧のバラツキに起因する誤差が生じるという問題点
がある。
グ入力電圧を増幅した後にＡ／Ｄ変換する装置では、ア
ンプ１１での増幅時にアナログ電圧値に誤差が生じると
いう問題点と、Ａ／Ｄ変換回路１２の基準トランジショ
ン電圧のバラツキに起因する誤差が生じるという問題点
がある。
【０００７】また、デジタル変換値に対して誤差補正の
演算をおこなう装置では、デジタル変換値ごとに演算を
おこなうため、誤差補正後のデータを得るまでに時間が
かかるという問題点がある。また、Ａ／Ｄコンバータの
分解能については、その作製時に搭載した抵抗やコンデ
ンサの数によって分解能が決まるため、固定の分解能で
しかＡ／Ｄ変換をおこなうことができず、同一の構成で
種々の分解能を得ることはできない。
演算をおこなう装置では、デジタル変換値ごとに演算を
おこなうため、誤差補正後のデータを得るまでに時間が
かかるという問題点がある。また、Ａ／Ｄコンバータの
分解能については、その作製時に搭載した抵抗やコンデ
ンサの数によって分解能が決まるため、固定の分解能で
しかＡ／Ｄ変換をおこなうことができず、同一の構成で
種々の分解能を得ることはできない。
【０００８】本発明は、上記問題点に鑑みてなされたも
のであって、アナログ入力電圧を増幅するアンプや誤差
補正演算をおこなう演算回路が不要で、製品固有の基準
トランジション電圧のバラツキによる誤差を補正する機
能を具えたＡ／Ｄ変換装置を提供することを目的とす
る。
のであって、アナログ入力電圧を増幅するアンプや誤差
補正演算をおこなう演算回路が不要で、製品固有の基準
トランジション電圧のバラツキによる誤差を補正する機
能を具えたＡ／Ｄ変換装置を提供することを目的とす
る。
【０００９】また、本発明は、製品固有の基準トランジ
ション電圧のバラツキによる誤差を補正する機能を実現
するためのＡ／Ｄコンバータ用誤差補正装置を提供する
ことをも目的とする。さらに、本発明の他の目的は、Ａ
／Ｄコンバータの高分解能化を実現するＡ／Ｄ変換装置
を提供することである。
ション電圧のバラツキによる誤差を補正する機能を実現
するためのＡ／Ｄコンバータ用誤差補正装置を提供する
ことをも目的とする。さらに、本発明の他の目的は、Ａ
／Ｄコンバータの高分解能化を実現するＡ／Ｄ変換装置
を提供することである。
【００１０】
【課題を解決するための手段】図１は、本発明にかかる
高精度のＡ／Ｄ変換装置の構成を示す原理図である。こ
のＡ／Ｄ変換装置では、図１に示すように、アナログ入
力としてゼロトランジション電圧をＡ／Ｄコンバータ２
１に入力し、そこでのデジタル変換値を帰還回路２２に
よりデバイスバラツキ補正回路２３にフィードバックす
る。同様にして、Ａ／Ｄコンバータ２１にフルトランジ
ション電圧を入力し、そのときのＡ／Ｄ変換値をデバイ
スバラツキ補正回路２３にフィードバックする。そし
て、フルトランジション電圧の誤差分をフルトランジシ
ョン電圧補正用のＤ／Ａコンバータ２４を介してアナロ
グ電圧に変換し、それをＨ（ハイ）側リファレンス電圧
ＡＶＲＨとしてＡ／Ｄコンバータ２１に供給する。
高精度のＡ／Ｄ変換装置の構成を示す原理図である。こ
のＡ／Ｄ変換装置では、図１に示すように、アナログ入
力としてゼロトランジション電圧をＡ／Ｄコンバータ２
１に入力し、そこでのデジタル変換値を帰還回路２２に
よりデバイスバラツキ補正回路２３にフィードバックす
る。同様にして、Ａ／Ｄコンバータ２１にフルトランジ
ション電圧を入力し、そのときのＡ／Ｄ変換値をデバイ
スバラツキ補正回路２３にフィードバックする。そし
て、フルトランジション電圧の誤差分をフルトランジシ
ョン電圧補正用のＤ／Ａコンバータ２４を介してアナロ
グ電圧に変換し、それをＨ（ハイ）側リファレンス電圧
ＡＶＲＨとしてＡ／Ｄコンバータ２１に供給する。
【００１１】ゼロトランジション電圧の誤差分について
も同様に、ゼロトランジション電圧補正用のＤ／Ａコン
バータ２５によりゼロトランジション電圧の誤差分をア
ナログ変換した電圧をＬ（ロー）側リファレンス電圧Ａ
ＶＲＬとしてＡ／Ｄコンバータ２１に供給する。このよ
うにすれば、フルトランジション電圧の誤差およびゼロ
トランジション電圧の誤差を補正することができ、Ａ／
Ｄコンバータ２１の精度を向上させることができる。
も同様に、ゼロトランジション電圧補正用のＤ／Ａコン
バータ２５によりゼロトランジション電圧の誤差分をア
ナログ変換した電圧をＬ（ロー）側リファレンス電圧Ａ
ＶＲＬとしてＡ／Ｄコンバータ２１に供給する。このよ
うにすれば、フルトランジション電圧の誤差およびゼロ
トランジション電圧の誤差を補正することができ、Ａ／
Ｄコンバータ２１の精度を向上させることができる。
【００１２】図２は、本発明にかかる高分解能のＡ／Ｄ
変換装置の構成を示す原理図である。このＡ／Ｄ変換装
置では、図２に示すように、まず、Ａ／Ｄコンバータ３
１のＨ側リファレンス電圧ＡＶＲＨを電源電圧Ｖｃｃと
し、Ｌ側リファレンス電圧ＡＶＲＬを０Ｖとして、Ａ／
Ｄコンバータ３１においてアナログ入力電圧値をデジタ
ル変換する。得られたＡ／Ｄ変換値を帰還回路３２によ
り高分解能対応回路３６にフィードバックし、内部レジ
スタ等に格納するとともに、アナログ入力電圧が１／２
Ｖｃｃ以上であるか１／２Ｖｃｃ以下であるかを判定す
る。
変換装置の構成を示す原理図である。このＡ／Ｄ変換装
置では、図２に示すように、まず、Ａ／Ｄコンバータ３
１のＨ側リファレンス電圧ＡＶＲＨを電源電圧Ｖｃｃと
し、Ｌ側リファレンス電圧ＡＶＲＬを０Ｖとして、Ａ／
Ｄコンバータ３１においてアナログ入力電圧値をデジタ
ル変換する。得られたＡ／Ｄ変換値を帰還回路３２によ
り高分解能対応回路３６にフィードバックし、内部レジ
スタ等に格納するとともに、アナログ入力電圧が１／２
Ｖｃｃ以上であるか１／２Ｖｃｃ以下であるかを判定す
る。
【００１３】アナログ入力電圧が１／２Ｖｃｃ以上であ
れば、高分解能対応回路３６によりＡＶＲＬ調整用のＤ
／Ａコンバータ３５の出力を制御してＬ側リファレンス
電圧ＡＶＲＬを１／２Ｖｃｃに上げる。一方、アナログ
入力電圧が１／２Ｖｃｃ以下であれば、高分解能対応回
路３６によりＡＶＲＨ調整用のＤ／Ａコンバータ３４の
出力を制御してＨ側リファレンス電圧ＡＶＲＨを１／２
Ｖｃｃに下げる。このようにＨ側のリファレンス電圧Ａ
ＶＲＨとＬ側のリファレンス電圧ＡＶＲＬとの差をそれ
までの２分の１にした後に再度Ａ／Ｄ変換をおこなうこ
とによって、倍分解能でのＡ／Ｄ変換が可能となる。
れば、高分解能対応回路３６によりＡＶＲＬ調整用のＤ
／Ａコンバータ３５の出力を制御してＬ側リファレンス
電圧ＡＶＲＬを１／２Ｖｃｃに上げる。一方、アナログ
入力電圧が１／２Ｖｃｃ以下であれば、高分解能対応回
路３６によりＡＶＲＨ調整用のＤ／Ａコンバータ３４の
出力を制御してＨ側リファレンス電圧ＡＶＲＨを１／２
Ｖｃｃに下げる。このようにＨ側のリファレンス電圧Ａ
ＶＲＨとＬ側のリファレンス電圧ＡＶＲＬとの差をそれ
までの２分の１にした後に再度Ａ／Ｄ変換をおこなうこ
とによって、倍分解能でのＡ／Ｄ変換が可能となる。
【００１４】これを所望の回数だけ繰り返しおこない、
高分解能対応回路３６内に格納した追加デジタル値を上
位ビットの値とし、Ａ／Ｄコンバータ３１でのデジタル
変換値を下位ビットの値としてマージ回路３７でマージ
して所望のビット数のデジタル変換値を得る。なお、倍
分解能でのＡ／Ｄ変換の繰り返し数は高分解能対応回路
３６内のカウンタなどで設定する。このようにすれば、
所望の分解能でＡ／Ｄ変換をおこなうことができるの
で、Ａ／Ｄコンバータの高分解能化を実現することがで
きる。
高分解能対応回路３６内に格納した追加デジタル値を上
位ビットの値とし、Ａ／Ｄコンバータ３１でのデジタル
変換値を下位ビットの値としてマージ回路３７でマージ
して所望のビット数のデジタル変換値を得る。なお、倍
分解能でのＡ／Ｄ変換の繰り返し数は高分解能対応回路
３６内のカウンタなどで設定する。このようにすれば、
所望の分解能でＡ／Ｄ変換をおこなうことができるの
で、Ａ／Ｄコンバータの高分解能化を実現することがで
きる。
【００１５】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照しつつ詳細に説明する。図３は、本発明
の実施の形態にかかるＡ／Ｄ変換装置５の構成の一例を
示すブロック図である。このＡ／Ｄ変換装置５は、図３
に示すように、Ａ／Ｄコンバータ４、帰還回路５２、デ
バイスバラツキ補正回路５３、ＡＶＲＨ側Ｄ／Ａコンバ
ータ５４、ＡＶＲＬ側Ｄ／Ａコンバータ５５、高分解能
対応回路５６、マージ回路５７、レジスタ５８、Ａ／Ｄ
変換装置５全体の出力端子５９および３個のスイッチＳ
Ｗ１，ＳＷ２，ＳＷ３を有する。
いて図面を参照しつつ詳細に説明する。図３は、本発明
の実施の形態にかかるＡ／Ｄ変換装置５の構成の一例を
示すブロック図である。このＡ／Ｄ変換装置５は、図３
に示すように、Ａ／Ｄコンバータ４、帰還回路５２、デ
バイスバラツキ補正回路５３、ＡＶＲＨ側Ｄ／Ａコンバ
ータ５４、ＡＶＲＬ側Ｄ／Ａコンバータ５５、高分解能
対応回路５６、マージ回路５７、レジスタ５８、Ａ／Ｄ
変換装置５全体の出力端子５９および３個のスイッチＳ
Ｗ１，ＳＷ２，ＳＷ３を有する。
【００１６】Ａ／Ｄコンバータ４は、アナログ電圧が入
力される入力端子４２、入力端子４２に入力されたアナ
ログ入力電圧をＡ／Ｄ変換して得られたデジタル値を出
力する出力端子４３、Ｈ側リファレンス電圧ＡＶＲＨが
印加されるＡＶＲＨ入力端子４４、およびＬ側リファレ
ンス電圧ＡＶＲＬが印加されるＡＶＲＬ入力端子４５を
有する。Ａ／Ｄコンバータ４の入力端子４２はＡ／Ｄ変
換装置５全体の入力端子となる。
力される入力端子４２、入力端子４２に入力されたアナ
ログ入力電圧をＡ／Ｄ変換して得られたデジタル値を出
力する出力端子４３、Ｈ側リファレンス電圧ＡＶＲＨが
印加されるＡＶＲＨ入力端子４４、およびＬ側リファレ
ンス電圧ＡＶＲＬが印加されるＡＶＲＬ入力端子４５を
有する。Ａ／Ｄコンバータ４の入力端子４２はＡ／Ｄ変
換装置５全体の入力端子となる。
【００１７】帰還回路５２は、Ａ／Ｄコンバータ４のデ
ジタル出力値をデバイスバラツキ補正回路５３または高
分解能対応回路５６にフィードバックする。帰還回路５
２の途中には第１のスイッチＳＷ１が設けられている。
このスイッチＳＷ１は、Ａ／Ｄコンバータ４の誤差補正
をおこなう場合、またはＡ／Ｄ変換装置５をＡ／Ｄコン
バータ４の分解能よりも高い分解能で動作させる場合に
閉じる。Ａ／Ｄコンバータ４を誤差補正後に通常の分解
能、すなわちＡ／Ｄコンバータ４の本来の分解能で動作
させる場合には、第１のスイッチＳＷ１は開放となる。
ジタル出力値をデバイスバラツキ補正回路５３または高
分解能対応回路５６にフィードバックする。帰還回路５
２の途中には第１のスイッチＳＷ１が設けられている。
このスイッチＳＷ１は、Ａ／Ｄコンバータ４の誤差補正
をおこなう場合、またはＡ／Ｄ変換装置５をＡ／Ｄコン
バータ４の分解能よりも高い分解能で動作させる場合に
閉じる。Ａ／Ｄコンバータ４を誤差補正後に通常の分解
能、すなわちＡ／Ｄコンバータ４の本来の分解能で動作
させる場合には、第１のスイッチＳＷ１は開放となる。
【００１８】デバイスバラツキ補正回路５３は、Ａ／Ｄ
コンバータ４の誤差補正時に、Ａ／Ｄコンバータ４から
フィードバックされてきたＡ／Ｄコンバータ４のデジタ
ル出力値と、入力端子４２を介してＡ／Ｄコンバータ４
に入力されたアナログ入力電圧値に対応するデジタル値
とを比較する。そして、デバイスバラツキ補正回路５３
はそれらの差分、すなわち誤差に相当するデジタル値を
ＡＶＲＨ側Ｄ／Ａコンバータ５４またはＡＶＲＬ側Ｄ／
Ａコンバータ５５に出力する。
コンバータ４の誤差補正時に、Ａ／Ｄコンバータ４から
フィードバックされてきたＡ／Ｄコンバータ４のデジタ
ル出力値と、入力端子４２を介してＡ／Ｄコンバータ４
に入力されたアナログ入力電圧値に対応するデジタル値
とを比較する。そして、デバイスバラツキ補正回路５３
はそれらの差分、すなわち誤差に相当するデジタル値を
ＡＶＲＨ側Ｄ／Ａコンバータ５４またはＡＶＲＬ側Ｄ／
Ａコンバータ５５に出力する。
【００１９】Ａ／Ｄコンバータ４の誤差補正時のアナロ
グ入力電圧については、特に限定しないが、たとえばフ
ルトランジション電圧とゼロトランジション電圧である
のが適当である。Ａ／Ｄコンバータ４にフルトランジシ
ョン電圧を入力して誤差補正をおこなった場合、Ａ／Ｄ
コンバータ４のデジタル出力値とフルトランジション電
圧に対応する値との差分に対応するデジタル値はＡＶＲ
Ｈ側Ｄ／Ａコンバータ５４に出力される。また、アナロ
グ入力電圧がゼロトランジション電圧である場合には、
Ａ／Ｄコンバータ４のデジタル出力値とゼロトランジシ
ョン電圧に対応する値との差分に対応するデジタル値は
ＡＶＲＬ側Ｄ／Ａコンバータ５５に出力される。
グ入力電圧については、特に限定しないが、たとえばフ
ルトランジション電圧とゼロトランジション電圧である
のが適当である。Ａ／Ｄコンバータ４にフルトランジシ
ョン電圧を入力して誤差補正をおこなった場合、Ａ／Ｄ
コンバータ４のデジタル出力値とフルトランジション電
圧に対応する値との差分に対応するデジタル値はＡＶＲ
Ｈ側Ｄ／Ａコンバータ５４に出力される。また、アナロ
グ入力電圧がゼロトランジション電圧である場合には、
Ａ／Ｄコンバータ４のデジタル出力値とゼロトランジシ
ョン電圧に対応する値との差分に対応するデジタル値は
ＡＶＲＬ側Ｄ／Ａコンバータ５５に出力される。
【００２０】ＡＶＲＨ側Ｄ／Ａコンバータ５４およびＡ
ＶＲＬ側Ｄ／Ａコンバータ５５は、デバイスバラツキ補
正回路５３から供給された誤差に相当するデジタル値を
アナログ電圧値に変換する。ＡＶＲＨ側Ｄ／Ａコンバー
タ５４から出力されたアナログ電圧は、Ｈ側リファレン
ス電圧ＡＶＲＨの誤差補正分としてＡＶＲＨ入力端子４
４に供給される。一方、ＡＶＲＬ側Ｄ／Ａコンバータ５
５から出力されたアナログ電圧は、Ｌ側リファレンス電
圧ＡＶＲＬの誤差補正分としてＡＶＲＬ入力端子４５に
供給される。
ＶＲＬ側Ｄ／Ａコンバータ５５は、デバイスバラツキ補
正回路５３から供給された誤差に相当するデジタル値を
アナログ電圧値に変換する。ＡＶＲＨ側Ｄ／Ａコンバー
タ５４から出力されたアナログ電圧は、Ｈ側リファレン
ス電圧ＡＶＲＨの誤差補正分としてＡＶＲＨ入力端子４
４に供給される。一方、ＡＶＲＬ側Ｄ／Ａコンバータ５
５から出力されたアナログ電圧は、Ｌ側リファレンス電
圧ＡＶＲＬの誤差補正分としてＡＶＲＬ入力端子４５に
供給される。
【００２１】つまり、図４に示すように、フルトランジ
ション電圧の誤差分はＨ側リファレンス電圧ＡＶＲＨの
制御により補正され、一方、ゼロトランジション電圧の
誤差分は、図５に示すように、Ｌ側リファレンス電圧Ａ
ＶＲＬの制御により補正される。図４および図５に示す
ように、フルトランジション電圧の補正時にはゼロトラ
ンジション電圧に依存せず、また、ゼロトランジション
電圧の補正時にはフルトランジション電圧に依存しな
い。
ション電圧の誤差分はＨ側リファレンス電圧ＡＶＲＨの
制御により補正され、一方、ゼロトランジション電圧の
誤差分は、図５に示すように、Ｌ側リファレンス電圧Ａ
ＶＲＬの制御により補正される。図４および図５に示す
ように、フルトランジション電圧の補正時にはゼロトラ
ンジション電圧に依存せず、また、ゼロトランジション
電圧の補正時にはフルトランジション電圧に依存しな
い。
【００２２】ここで、ゼロトランジション電圧およびフ
ルトランジション電圧は製品に依存するため、Ａ／Ｄコ
ンバータ４の使用環境が変化しない場合には、ゼロトラ
ンジション電圧およびフルトランジション電圧はいずれ
も変動しない。したがって、使用環境が変化しない場合
には、ゼロトランジション電圧およびフルトランジショ
ン電圧の誤差補正を一回おこない、それぞれの誤差分に
相当するデジタル値を記憶しておけばよく、そのための
レジスタ５８が設けられている。
ルトランジション電圧は製品に依存するため、Ａ／Ｄコ
ンバータ４の使用環境が変化しない場合には、ゼロトラ
ンジション電圧およびフルトランジション電圧はいずれ
も変動しない。したがって、使用環境が変化しない場合
には、ゼロトランジション電圧およびフルトランジショ
ン電圧の誤差補正を一回おこない、それぞれの誤差分に
相当するデジタル値を記憶しておけばよく、そのための
レジスタ５８が設けられている。
【００２３】そして、ＡＶＲＨ側Ｄ／Ａコンバータ５４
およびＡＶＲＬ側Ｄ／Ａコンバータ５５は、このレジス
タ５８に格納されたそれぞれの誤差分に相当するデジタ
ル値に基づいて、Ｈ側リファレンス電圧ＡＶＲＨの誤差
補正電圧およびＬ側リファレンス電圧ＡＶＲＬの誤差補
正電圧をＡ／Ｄコンバータ４に供給する。この場合、Ａ
ＶＲＨ側Ｄ／Ａコンバータ５４およびＡＶＲＬ側Ｄ／Ａ
コンバータ５５へのデジタル値の供給元をデバイスバラ
ツキ補正回路５３とレジスタ５８との間で切り替える第
２および第３のスイッチＳＷ２，ＳＷ３が設けられてい
る。このようにすれば、ゼロトランジション電圧および
フルトランジション電圧の誤差補正動作を常時おこなわ
ずに済むため、高精度のデジタル変換値を迅速に得るこ
とができる。
およびＡＶＲＬ側Ｄ／Ａコンバータ５５は、このレジス
タ５８に格納されたそれぞれの誤差分に相当するデジタ
ル値に基づいて、Ｈ側リファレンス電圧ＡＶＲＨの誤差
補正電圧およびＬ側リファレンス電圧ＡＶＲＬの誤差補
正電圧をＡ／Ｄコンバータ４に供給する。この場合、Ａ
ＶＲＨ側Ｄ／Ａコンバータ５４およびＡＶＲＬ側Ｄ／Ａ
コンバータ５５へのデジタル値の供給元をデバイスバラ
ツキ補正回路５３とレジスタ５８との間で切り替える第
２および第３のスイッチＳＷ２，ＳＷ３が設けられてい
る。このようにすれば、ゼロトランジション電圧および
フルトランジション電圧の誤差補正動作を常時おこなわ
ずに済むため、高精度のデジタル変換値を迅速に得るこ
とができる。
【００２４】図６および図７は、それぞれ上述した構成
のＡ／Ｄ変換装置５の誤差補正前および誤差補正後の特
性について説明するための説明図である。誤差補正前
は、図６に示すように、Ａ／Ｄコンバータ４のアナログ
−デジタル変換特性について、ゼロトランジション電圧
およびフルトランジション電圧の誤差に起因して実際の
特性が理想特性からはずれる。そして、実際の特性に対
して直線性誤差を見込み、さらにそれに総合誤差を見込
むため、総合誤差が大きくなってしまう。それに対し
て、図７に示すように、誤差補正後は、ゼロトランジシ
ョン電圧およびフルトランジション電圧の誤差がなくな
るため、実際の特性が理想特性に一致し、そのため総合
誤差が全体的に小さくなる。
のＡ／Ｄ変換装置５の誤差補正前および誤差補正後の特
性について説明するための説明図である。誤差補正前
は、図６に示すように、Ａ／Ｄコンバータ４のアナログ
−デジタル変換特性について、ゼロトランジション電圧
およびフルトランジション電圧の誤差に起因して実際の
特性が理想特性からはずれる。そして、実際の特性に対
して直線性誤差を見込み、さらにそれに総合誤差を見込
むため、総合誤差が大きくなってしまう。それに対し
て、図７に示すように、誤差補正後は、ゼロトランジシ
ョン電圧およびフルトランジション電圧の誤差がなくな
るため、実際の特性が理想特性に一致し、そのため総合
誤差が全体的に小さくなる。
【００２５】高分解能対応回路５６は、図示省略する
が、Ａ／Ｄ変換装置５をＡ／Ｄコンバータ４の分解能よ
りも高い分解能で動作させる場合の分解能を設定するた
めのカウンタ、および上位ビットの値を格納するレジス
タを内蔵する。高分解能対応回路５６は、Ａ／Ｄコンバ
ータ４のデジタル出力値に応じて、Ｈ側リファレンス電
圧ＡＶＲＨとＬ側リファレンス電圧ＡＶＲＬとの差がそ
れまでの略半分、すなわち、Ｈ側リファレンス電圧ＡＶ
ＲＨまたはＬ側リファレンス電圧ＡＶＲＬを変更する前
と比較して略２分の１になるように、Ｈ側リファレンス
電圧ＡＶＲＨおよびＬ側リファレンス電圧ＡＶＲＬを制
御するためのデジタル値を、それぞれＡＶＲＨ側Ｄ／Ａ
コンバータ５４およびＡＶＲＬ側Ｄ／Ａコンバータ５５
に出力する。
が、Ａ／Ｄ変換装置５をＡ／Ｄコンバータ４の分解能よ
りも高い分解能で動作させる場合の分解能を設定するた
めのカウンタ、および上位ビットの値を格納するレジス
タを内蔵する。高分解能対応回路５６は、Ａ／Ｄコンバ
ータ４のデジタル出力値に応じて、Ｈ側リファレンス電
圧ＡＶＲＨとＬ側リファレンス電圧ＡＶＲＬとの差がそ
れまでの略半分、すなわち、Ｈ側リファレンス電圧ＡＶ
ＲＨまたはＬ側リファレンス電圧ＡＶＲＬを変更する前
と比較して略２分の１になるように、Ｈ側リファレンス
電圧ＡＶＲＨおよびＬ側リファレンス電圧ＡＶＲＬを制
御するためのデジタル値を、それぞれＡＶＲＨ側Ｄ／Ａ
コンバータ５４およびＡＶＲＬ側Ｄ／Ａコンバータ５５
に出力する。
【００２６】このとき、第２および第３のスイッチＳＷ
２，ＳＷ３は、高分解能対応回路５６とＡＶＲＨ側Ｄ／
Ａコンバータ５４およびＡＶＲＬ側Ｄ／Ａコンバータ５
５とを接続する側に切り替えられる。ＡＶＲＨ側Ｄ／Ａ
コンバータ５４およびＡＶＲＬ側Ｄ／Ａコンバータ５５
は、高分解能対応回路５６から供給されたデジタル値を
アナログ電圧値に変換してそれぞれＡＶＲＨ入力端子４
４およびＡＶＲＬ入力端子４５に供給する。
２，ＳＷ３は、高分解能対応回路５６とＡＶＲＨ側Ｄ／
Ａコンバータ５４およびＡＶＲＬ側Ｄ／Ａコンバータ５
５とを接続する側に切り替えられる。ＡＶＲＨ側Ｄ／Ａ
コンバータ５４およびＡＶＲＬ側Ｄ／Ａコンバータ５５
は、高分解能対応回路５６から供給されたデジタル値を
アナログ電圧値に変換してそれぞれＡＶＲＨ入力端子４
４およびＡＶＲＬ入力端子４５に供給する。
【００２７】具体的には、まず、Ａ／Ｄコンバータ４
は、Ｈ側リファレンス電圧ＡＶＲＨを電源電圧Ｖｃｃと
し、Ｌ側リファレンス電圧ＡＶＲＬをＶｓｓ（０Ｖ）と
してデジタル変換をおこなう。得られたＡ／Ｄ変換値は
高分解能対応回路５６にフィードバックされ、得られた
デジタル値が１／２Ｖｃｃ（（ＡＶＲＨ−ＡＶＲＬ）／
２）に対応するデジタル値より小さいときは“０”が、
対応するデジタル値以上であるときは“１”が、最上位
の１ビットとして図示しない内部レジスタに格納され
る。そして、高分解能対応回路５６は、そのときのアナ
ログ入力電圧が１／２Ｖｃｃ以上であるか１／２Ｖｃｃ
以下であるかの判定をおこなう。
は、Ｈ側リファレンス電圧ＡＶＲＨを電源電圧Ｖｃｃと
し、Ｌ側リファレンス電圧ＡＶＲＬをＶｓｓ（０Ｖ）と
してデジタル変換をおこなう。得られたＡ／Ｄ変換値は
高分解能対応回路５６にフィードバックされ、得られた
デジタル値が１／２Ｖｃｃ（（ＡＶＲＨ−ＡＶＲＬ）／
２）に対応するデジタル値より小さいときは“０”が、
対応するデジタル値以上であるときは“１”が、最上位
の１ビットとして図示しない内部レジスタに格納され
る。そして、高分解能対応回路５６は、そのときのアナ
ログ入力電圧が１／２Ｖｃｃ以上であるか１／２Ｖｃｃ
以下であるかの判定をおこなう。
【００２８】判定の結果、図８に示すように、１／２Ｖ
ｃｃ以上であれば、高分解能対応回路５６は、ＡＶＲＬ
側Ｄ／Ａコンバータ５５に適当なデジタル値を出力して
ＡＶＲＬ側Ｄ／Ａコンバータ５５の出力を制御する。そ
れによって、Ｌ側リファレンス電圧ＡＶＲＬは１／２Ｖ
ｃｃとなるので、Ｖｃｃと１／２Ｖｃｃとの間で２回目
のＡ／Ｄ変換をおこなうことによって、倍分解能でのＡ
／Ｄ変換をおこなうことになる。
ｃｃ以上であれば、高分解能対応回路５６は、ＡＶＲＬ
側Ｄ／Ａコンバータ５５に適当なデジタル値を出力して
ＡＶＲＬ側Ｄ／Ａコンバータ５５の出力を制御する。そ
れによって、Ｌ側リファレンス電圧ＡＶＲＬは１／２Ｖ
ｃｃとなるので、Ｖｃｃと１／２Ｖｃｃとの間で２回目
のＡ／Ｄ変換をおこなうことによって、倍分解能でのＡ
／Ｄ変換をおこなうことになる。
【００２９】一方、図９に示すように、アナログ入力電
圧が１／２Ｖｃｃ以下であれば、高分解能対応回路５６
は、ＡＶＲＨ側Ｄ／Ａコンバータ５４の出力を制御し
て、Ｈ側リファレンス電圧ＡＶＲＨを１／２Ｖｃｃとす
る。そして、１／２Ｖｃｃと０Ｖとの間で２回目のＡ／
Ｄ変換をおこなうことによって、倍分解能でのＡ／Ｄ変
換をおこなうことになる。２回目のＡ／Ｄ変換によって
得られた値は、高分解能対応回路５６にフィードバック
され、得られたデジタル値が（ＡＶＲＨ−ＡＶＲＬ）／
２に対応するデジタル値より小さいときは“０”が、対
応するデジタル値以上であるときは“１”が、最上位の
次の１ビットとして高分解能対応回路５６の図示しない
内部レジスタに格納される。
圧が１／２Ｖｃｃ以下であれば、高分解能対応回路５６
は、ＡＶＲＨ側Ｄ／Ａコンバータ５４の出力を制御し
て、Ｈ側リファレンス電圧ＡＶＲＨを１／２Ｖｃｃとす
る。そして、１／２Ｖｃｃと０Ｖとの間で２回目のＡ／
Ｄ変換をおこなうことによって、倍分解能でのＡ／Ｄ変
換をおこなうことになる。２回目のＡ／Ｄ変換によって
得られた値は、高分解能対応回路５６にフィードバック
され、得られたデジタル値が（ＡＶＲＨ−ＡＶＲＬ）／
２に対応するデジタル値より小さいときは“０”が、対
応するデジタル値以上であるときは“１”が、最上位の
次の１ビットとして高分解能対応回路５６の図示しない
内部レジスタに格納される。
【００３０】このように、Ｈ側リファレンス電圧ＡＶＲ
ＨとＬ側リファレンス電圧ＡＶＲＬとの差がそれまでの
半分になるように変化させながら、高分解能対応回路５
６内の図示しないカウンタがカウントアップするまでＡ
／Ｄ変換を繰り返しおこない、最上位側から順に１ビッ
トずつ値を得る。なお、高分解能対応回路５６内のカウ
ンタは外部から設定可能な構成とする。
ＨとＬ側リファレンス電圧ＡＶＲＬとの差がそれまでの
半分になるように変化させながら、高分解能対応回路５
６内の図示しないカウンタがカウントアップするまでＡ
／Ｄ変換を繰り返しおこない、最上位側から順に１ビッ
トずつ値を得る。なお、高分解能対応回路５６内のカウ
ンタは外部から設定可能な構成とする。
【００３１】マージ回路５７は、高分解能対応回路５６
内に格納したデジタル値を上位ビットの値とし、Ａ／Ｄ
コンバータ４でのデジタル変換値を下位ビットの値とし
てマージする。それによって、Ａ／Ｄ変換装置５全体の
出力端子５９から所望のビット数のデジタル変換値が出
力される。マージ回路５７は、高分解能動作をおこなわ
ない場合、すなわちＡ／Ｄコンバータ４の本来の分解能
により得られたデジタル値を出力する場合には、マージ
をおこなわずに、Ａ／Ｄコンバータ４のデジタル出力値
をそのまま出力端子５９に出力する。
内に格納したデジタル値を上位ビットの値とし、Ａ／Ｄ
コンバータ４でのデジタル変換値を下位ビットの値とし
てマージする。それによって、Ａ／Ｄ変換装置５全体の
出力端子５９から所望のビット数のデジタル変換値が出
力される。マージ回路５７は、高分解能動作をおこなわ
ない場合、すなわちＡ／Ｄコンバータ４の本来の分解能
により得られたデジタル値を出力する場合には、マージ
をおこなわずに、Ａ／Ｄコンバータ４のデジタル出力値
をそのまま出力端子５９に出力する。
【００３２】上述した実施の形態によれば、Ａ／Ｄコン
バータ４にゼロトランジション電圧およびフルトランジ
ション電圧を入力し、それぞれのデジタル変換値をデバ
イスバラツキ補正回路５３にフィードバックし、各トラ
ンジション電圧に対応するデジタル出力が得られるよう
にＨ側およびＬ側のリファレンス電圧ＡＶＲＨおよびＡ
ＶＲＬを決定するため、フルトランジション電圧の誤差
およびゼロトランジション電圧の誤差を補正することが
でき、Ａ／Ｄコンバータの精度を向上させることができ
る。また、Ａ／Ｄコンバータ４の精度のバラツキを補正
するだけでなく、Ａ／Ｄコンバータ４のリファレンス電
圧を周期的に補正することによってＡ／Ｄコンバータ４
の経年変化を補正することができる。
バータ４にゼロトランジション電圧およびフルトランジ
ション電圧を入力し、それぞれのデジタル変換値をデバ
イスバラツキ補正回路５３にフィードバックし、各トラ
ンジション電圧に対応するデジタル出力が得られるよう
にＨ側およびＬ側のリファレンス電圧ＡＶＲＨおよびＡ
ＶＲＬを決定するため、フルトランジション電圧の誤差
およびゼロトランジション電圧の誤差を補正することが
でき、Ａ／Ｄコンバータの精度を向上させることができ
る。また、Ａ／Ｄコンバータ４の精度のバラツキを補正
するだけでなく、Ａ／Ｄコンバータ４のリファレンス電
圧を周期的に補正することによってＡ／Ｄコンバータ４
の経年変化を補正することができる。
【００３３】また、上述した実施の形態によれば、Ａ／
Ｄコンバータ４のデジタル出力を高分解能対応回路５６
にフィードバックし、Ａ／Ｄコンバータ４へのアナログ
入力電圧に応じてＨ側のリファレンス電圧ＡＶＲＨとＬ
側のリファレンス電圧ＡＶＲＬとの差をそれまでの半分
にして再度Ａ／Ｄ変換をおこなうことを繰り返すことに
よって上位ビットの値が得られ、その値にＡ／Ｄコンバ
ータ４から出力された下位ビットの値をマージすること
によって、Ａ／Ｄコンバータ４の本来の分解能を超える
ビット数のデジタル変換値を得ることができる。したが
って、所望の分解能でＡ／Ｄ変換をおこなうことがで
き、Ａ／Ｄコンバータの高分解能化を実現することがで
きる。
Ｄコンバータ４のデジタル出力を高分解能対応回路５６
にフィードバックし、Ａ／Ｄコンバータ４へのアナログ
入力電圧に応じてＨ側のリファレンス電圧ＡＶＲＨとＬ
側のリファレンス電圧ＡＶＲＬとの差をそれまでの半分
にして再度Ａ／Ｄ変換をおこなうことを繰り返すことに
よって上位ビットの値が得られ、その値にＡ／Ｄコンバ
ータ４から出力された下位ビットの値をマージすること
によって、Ａ／Ｄコンバータ４の本来の分解能を超える
ビット数のデジタル変換値を得ることができる。したが
って、所望の分解能でＡ／Ｄ変換をおこなうことがで
き、Ａ／Ｄコンバータの高分解能化を実現することがで
きる。
【００３４】以上において本発明は、上述した実施の形
態に限らず、種々変更可能である。たとえば、マージ回
路５７に代えて、実施の形態のＡ／Ｄ変換装置がマイク
ロコントローラ等に内蔵される場合には、そのマイクロ
コントローラ等のマージ命令により、高分解能対応回路
５６内に保持された上位ビットの値と、Ａ／Ｄコンバー
タ４から出力された下位ビットの値をマージするように
してもよい。また、Ａ／Ｄコンバータ４を除く構成によ
りＡ／Ｄコンバータ用誤差補正装置を構成し、この補正
装置とは別に作製されたＡ／Ｄコンバータに対して誤差
補正をおこなうようにしてもよい。
態に限らず、種々変更可能である。たとえば、マージ回
路５７に代えて、実施の形態のＡ／Ｄ変換装置がマイク
ロコントローラ等に内蔵される場合には、そのマイクロ
コントローラ等のマージ命令により、高分解能対応回路
５６内に保持された上位ビットの値と、Ａ／Ｄコンバー
タ４から出力された下位ビットの値をマージするように
してもよい。また、Ａ／Ｄコンバータ４を除く構成によ
りＡ／Ｄコンバータ用誤差補正装置を構成し、この補正
装置とは別に作製されたＡ／Ｄコンバータに対して誤差
補正をおこなうようにしてもよい。
【００３５】
【発明の効果】本発明によれば、Ａ／Ｄコンバータにゼ
ロトランジション電圧およびフルトランジション電圧を
入力し、それぞれのデジタル変換値をデバイスバラツキ
補正回路にフィードバックし、各トランジション電圧に
対応するデジタル出力が得られるようにＨ側とＬ側のリ
ファレンス電圧を決定するため、フルトランジション電
圧の誤差およびゼロトランジション電圧の誤差を補正す
ることができ、Ａ／Ｄコンバータの精度を向上させるこ
とができる。
ロトランジション電圧およびフルトランジション電圧を
入力し、それぞれのデジタル変換値をデバイスバラツキ
補正回路にフィードバックし、各トランジション電圧に
対応するデジタル出力が得られるようにＨ側とＬ側のリ
ファレンス電圧を決定するため、フルトランジション電
圧の誤差およびゼロトランジション電圧の誤差を補正す
ることができ、Ａ／Ｄコンバータの精度を向上させるこ
とができる。
【００３６】また、本発明によれば、Ａ／Ｄコンバータ
のデジタル出力を高分解能対応回路にフィードバック
し、Ａ／Ｄコンバータへのアナログ入力電圧に応じてＨ
側のリファレンス電圧またはＬ側のリファレンス電圧を
変化させてそれらの差をそれまでの半分にし、再度Ａ／
Ｄ変換をおこなうことを所望の回数だけ繰り返すことに
よって得られた上位ビットの値と、Ａ／Ｄコンバータか
ら出力された下位ビットの値とをマージして所望のビッ
ト数のデジタル変換値を得るため、所望の分解能でＡ／
Ｄ変換をおこなうことができ、Ａ／Ｄコンバータの高分
解能化を実現することができる。
のデジタル出力を高分解能対応回路にフィードバック
し、Ａ／Ｄコンバータへのアナログ入力電圧に応じてＨ
側のリファレンス電圧またはＬ側のリファレンス電圧を
変化させてそれらの差をそれまでの半分にし、再度Ａ／
Ｄ変換をおこなうことを所望の回数だけ繰り返すことに
よって得られた上位ビットの値と、Ａ／Ｄコンバータか
ら出力された下位ビットの値とをマージして所望のビッ
ト数のデジタル変換値を得るため、所望の分解能でＡ／
Ｄ変換をおこなうことができ、Ａ／Ｄコンバータの高分
解能化を実現することができる。
【図１】本発明にかかる高精度のＡ／Ｄ変換装置の構成
を示す原理図である。
を示す原理図である。
【図２】本発明にかかる高分解能のＡ／Ｄ変換装置の構
成を示す原理図である。
成を示す原理図である。
【図３】本発明の実施の形態にかかるＡ／Ｄ変換装置の
構成の一例を示すブロック図である。
構成の一例を示すブロック図である。
【図４】本発明の実施の形態にかかるＡ／Ｄ変換装置の
Ｈ側リファレンス電圧ＡＶＲＨの誤差補正時の様子を示
す模式図である。
Ｈ側リファレンス電圧ＡＶＲＨの誤差補正時の様子を示
す模式図である。
【図５】本発明の実施の形態にかかるＡ／Ｄ変換装置の
Ｌ側リファレンス電圧ＡＶＲＬの誤差補正時の様子を示
す模式図である。
Ｌ側リファレンス電圧ＡＶＲＬの誤差補正時の様子を示
す模式図である。
【図６】本発明の実施の形態にかかるＡ／Ｄ変換装置の
誤差補正前の特性について説明するための説明図であ
る。
誤差補正前の特性について説明するための説明図であ
る。
【図７】本発明の実施の形態にかかるＡ／Ｄ変換装置の
誤差補正後の特性について説明するための説明図であ
る。
誤差補正後の特性について説明するための説明図であ
る。
【図８】本発明の実施の形態にかかるＡ／Ｄ変換装置の
高分解能動作時のリファレンス電圧の変化について説明
するための説明図である。
高分解能動作時のリファレンス電圧の変化について説明
するための説明図である。
【図９】本発明の実施の形態にかかるＡ／Ｄ変換装置の
高分解能動作時のリファレンス電圧の変化について説明
するための説明図である。
高分解能動作時のリファレンス電圧の変化について説明
するための説明図である。
【図１０】従来の高精度のＡ／Ｄ変換装置の概略を示す
ブロック図である。
ブロック図である。
【図１１】従来の高精度のＡ／Ｄ変換装置の概略を示す
ブロック図である。
ブロック図である。
４ Ａ／Ｄコンバータ
５ Ａ／Ｄ変換装置
５３ デバイスバラツキ補正回路
５６ 高分解能対応回路
５７ マージ回路
５８ レジスタ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J022 AA01 AB01 AC04 BA03 BA04
CB01 CE05 CE08 CF02 CG01
Claims (9)
- 【請求項１】 アナログ入力電圧値をデジタル値に変換
するＡ／Ｄコンバータと、 前記Ａ／Ｄコンバータの特定のアナログ入力電圧値を変
換したデジタル出力値を、前記特定のアナログ入力電圧
値に相当するデジタル値に一致させるように、前記Ａ／
Ｄコンバータのハイ側リファレンス電圧およびロー側リ
ファレンス電圧を制御するデバイスバラツキ補正回路
と、 を具備することを特徴とするＡ／Ｄ変換装置。 - 【請求項２】 前記Ａ／Ｄコンバータのハイ側リファレ
ンス電圧およびロー側リファレンス電圧の調整量を保持
するレジスタをさらに有することを特徴とする請求項１
に記載のＡ／Ｄ変換装置。 - 【請求項３】 アナログ入力電圧値をデジタル値に変換
するＡ／Ｄコンバータと、 前記Ａ／Ｄコンバータのデジタル出力値に対応した所定
の１ビット分のデジタル値を保持するとともに、前記デ
ジタル出力値に基づいて前記Ａ／Ｄコンバータのハイ側
リファレンス電圧を下げるか、またはロー側リファレン
ス電圧を上げることによって、ハイ側リファレンス電圧
とロー側リファレンス電圧との電圧差を、前記Ａ／Ｄコ
ンバータのハイ側リファレンス電圧を下げるかまたはロ
ー側リファレンス電圧を上げる前の電圧差の略２分の１
にする高分解能対応回路と、 を具備することを特徴とするＡ／Ｄ変換装置。 - 【請求項４】 前記高分解能対応回路に保持されたデジ
タル値を上位ビットの値とし、前記Ａ／Ｄコンバータか
ら出力されたデジタル値を下位ビットの値として、前記
二つのデジタル値をマージするマージ回路をさらに具備
することを特徴とする請求項３に記載のＡ／Ｄ変換装
置。 - 【請求項５】 アナログ入力電圧値をデジタル値に変換
するＡ／Ｄコンバータと、 前記Ａ／Ｄコンバータの特定のアナログ入力電圧値を変
換したデジタル出力値を、前記特定のアナログ入力電圧
値に相当するデジタル値に一致させるように、前記Ａ／
Ｄコンバータのハイ側リファレンス電圧およびロー側リ
ファレンス電圧を制御するデバイスバラツキ補正回路
と、 前記Ａ／Ｄコンバータのデジタル出力値に対応した所定
の１ビット分のデジタル値を保持するとともに、前記デ
ジタル出力値に基づいて前記Ａ／Ｄコンバータのハイ側
リファレンス電圧を下げるか、またはロー側リファレン
ス電圧を上げることによって、ハイ側リファレンス電圧
とロー側リファレンス電圧との電圧差を、前記Ａ／Ｄコ
ンバータのハイ側リファレンス電圧を下げるかまたはロ
ー側リファレンス電圧を上げる前の電圧差の略２分の１
にする高分解能対応回路と、 を具備することを特徴とするＡ／Ｄ変換装置。 - 【請求項６】 前記Ａ／Ｄコンバータのハイ側リファレ
ンス電圧およびロー側リファレンス電圧の調整量を保持
するレジスタをさらに有することを特徴とする請求項５
に記載のＡ／Ｄ変換装置。 - 【請求項７】 前記高分解能対応回路に保持されたデジ
タル値を上位ビットの値とし、前記Ａ／Ｄコンバータか
ら出力されたデジタル値を下位ビットの値として、それ
ら二つのデジタル値をマージするマージ回路をさらに具
備することを特徴とする請求項５または６に記載のＡ／
Ｄ変換装置。 - 【請求項８】 アナログ入力電圧値をデジタル値に変換
するＡ／Ｄコンバータのフルトランジション電圧の誤差
およびゼロトランジション電圧の誤差を補正するための
誤差補正装置であって、 前記Ａ／Ｄコンバータの特定のアナログ入力電圧値を変
換したデジタル出力値を、前記特定のアナログ入力電圧
値に相当するデジタル値に一致させるように、前記Ａ／
Ｄコンバータのハイ側リファレンス電圧およびロー側リ
ファレンス電圧を制御するデバイスバラツキ補正回路を
具備することを特徴とするＡ／Ｄコンバータ用誤差補正
装置。 - 【請求項９】 前記Ａ／Ｄコンバータのハイ側リファレ
ンス電圧およびロー側リファレンス電圧の調整量を保持
するレジスタをさらに有することを特徴とする請求項８
に記載のＡ／Ｄコンバータ用誤差補正装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001246282A JP4746792B2 (ja) | 2001-08-14 | 2001-08-14 | Ａ／ｄ変換装置 |
| US10/078,359 US6600434B2 (en) | 2001-08-14 | 2002-02-21 | A/D conversion device and A/D converter error correction device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001246282A JP4746792B2 (ja) | 2001-08-14 | 2001-08-14 | Ａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003060504A true JP2003060504A (ja) | 2003-02-28 |
| JP4746792B2 JP4746792B2 (ja) | 2011-08-10 |
Family
ID=19075864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001246282A Expired - Fee Related JP4746792B2 (ja) | 2001-08-14 | 2001-08-14 | Ａ／ｄ変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6600434B2 (ja) |
| JP (1) | JP4746792B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101085915B1 (ko) | 2004-07-19 | 2011-11-23 | 매그나칩 반도체 유한회사 | 아날로그 디지털 컨버터 및 그의 오류 보정방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2817421B1 (fr) * | 2000-11-30 | 2003-01-24 | Potain Sa | Procede et dispositif pour la securisation du traitement de signaux de securite, sur des appareils de levage |
| JP5831282B2 (ja) * | 2012-02-16 | 2015-12-09 | 株式会社ソシオネクスト | アナログデジタル変換装置 |
| US9817636B2 (en) * | 2014-11-19 | 2017-11-14 | Silicon Laboratories Inc. | Generating an entropy signal |
| DE102015216651B4 (de) * | 2015-09-01 | 2019-03-28 | Ifm Electronic Gmbh | Induktiver Näherungsschalter mit einem Mikrocontroller |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001069004A (ja) * | 1999-08-25 | 2001-03-16 | Sharp Corp | 電子機器および電子機器の補正方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4549165A (en) * | 1984-06-22 | 1985-10-22 | Rockwell International Corporation | Dynamic voltage reference apparatus for A/D converters |
| US5034745A (en) * | 1986-08-29 | 1991-07-23 | Bct Spectrum Inc. | Data acquisition with vernier control |
| JPS6467034A (en) * | 1987-09-08 | 1989-03-13 | Toshiba Corp | Serial-parallel type a/d converting device |
| JP2678006B2 (ja) * | 1988-03-04 | 1997-11-17 | 松下電器産業株式会社 | 自動利得制御装置 |
| US5592167A (en) * | 1994-10-19 | 1997-01-07 | Exar Corporation | Analog-digital converter using current controlled voltage reference |
| US5675339A (en) * | 1995-07-31 | 1997-10-07 | Harris Corporation | A/D reference level adjustment circuit to maintain optimum dynamic range at the A/D |
| US5793319A (en) * | 1996-11-29 | 1998-08-11 | Ricoh Company, Ltd. | Analog to digital linearizing apparatus, system and method |
-
2001
- 2001-08-14 JP JP2001246282A patent/JP4746792B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-21 US US10/078,359 patent/US6600434B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001069004A (ja) * | 1999-08-25 | 2001-03-16 | Sharp Corp | 電子機器および電子機器の補正方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101085915B1 (ko) | 2004-07-19 | 2011-11-23 | 매그나칩 반도체 유한회사 | 아날로그 디지털 컨버터 및 그의 오류 보정방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4746792B2 (ja) | 2011-08-10 |
| US20030034906A1 (en) | 2003-02-20 |
| US6600434B2 (en) | 2003-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6967611B2 (en) | Optimized reference voltage generation using switched capacitor scaling for data converters | |
| US8179295B2 (en) | Self-calibrated current source and DAC using the same and operation method thereof | |
| US9515671B1 (en) | Apparatus for gain selection with compensation for parasitic elements and associated methods | |
| JPH06152415A (ja) | 多段動作のレンジ分割形ａｄ変換手段 | |
| US7629906B2 (en) | Circuit and method for calibrating direct current offset | |
| JPH0454408B2 (ja) | ||
| JP3857450B2 (ja) | 逐次比較型アナログ・ディジタル変換回路 | |
| CN104811205A (zh) | 数模转换器装置以及数模转换器装置的操作、校正方法 | |
| JP2001044770A (ja) | 増幅回路 | |
| JP4140528B2 (ja) | Ａ／ｄ変換装置 | |
| US7479800B1 (en) | Variable impedance sense architecture and method | |
| CN108809306A (zh) | 一种具有失配误差自校准功能的多通道高精度adc电路 | |
| JP4746792B2 (ja) | Ａ／ｄ変換装置 | |
| JPH1065542A (ja) | アナログ／ディジタル変換回路 | |
| US6492924B2 (en) | Circuits, systems, and methods for signal processors that buffer a signal dependent current | |
| JP4613929B2 (ja) | Ａ／ｄ変換回路 | |
| JP2020065297A (ja) | アナログデジタル変換回路 | |
| JP4897365B2 (ja) | レギュレータ | |
| JP2004080238A (ja) | Ｄ／ａコンバータ及び自動補正方法 | |
| JPS6161577B2 (ja) | ||
| JPH0526372B2 (ja) | ||
| JP2004260263A (ja) | Ａｄ変換器 | |
| CN106253898B (zh) | 具有寄生元件补偿的用于增益选择的装置和相关方法 | |
| JP2008182333A (ja) | 自己補正型アナログデジタル変換器 | |
| JP4158731B2 (ja) | ラダー抵抗型ｄ／ａ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110516 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4746792 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |