[go: up one dir, main page]

JP2002328629A - 配線及びその製造方法とその配線を含む薄膜トランジスタ基板及びその製造方法 - Google Patents

配線及びその製造方法とその配線を含む薄膜トランジスタ基板及びその製造方法

Info

Publication number
JP2002328629A
JP2002328629A JP2001212621A JP2001212621A JP2002328629A JP 2002328629 A JP2002328629 A JP 2002328629A JP 2001212621 A JP2001212621 A JP 2001212621A JP 2001212621 A JP2001212621 A JP 2001212621A JP 2002328629 A JP2002328629 A JP 2002328629A
Authority
JP
Japan
Prior art keywords
thin film
wiring
gate
substrate
silver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001212621A
Other languages
English (en)
Inventor
Chang-Oh Jeong
敞 午 鄭
Bong-Joo Kang
奉 周 姜
Jae-Gab Lee
在 甲 李
Beom-Seok Cho
範 錫 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002328629A publication Critical patent/JP2002328629A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H10W20/4432—

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 低抵抗を有すると同時に優れた接着力を有す
る配線及びその製造方法と、その配線を有する薄膜トラ
ンジスタアレイ基板及びその製造方法を提供する。 【解決手段】 ケイ素またはガラス基板上部に形成され
ており、銀または銀合金からなる薄膜を含む表示装置用
配線。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は配線及びその製造方
法とその配線を含む薄膜トランジスタ基板及びその製造
方法に関する。
【０００２】
【従来の技術】一般に半導体装置または表示装置の配線
は信号を伝える手段として用いられるので信号遅延を抑
制することが要求される。
【０００３】
【発明が解決しようとする課題】信号遅延を防止する方
法としては、抵抗が少ない導電物質を用いて配線を形成
することが要求される。このような常導電物質としては
最も低い比抵抗を有する銀（Ａｇ）がある。しかし、銀
または銀合金（Ａｇ−ａｌｌｏｙ）を用いる場合には、
これで形成される配線とその下部の基板または薄膜の間
の接着力が低下するという短所を有しており、これによ
って配線が基板または薄膜から遊離したり外れる問題点
が発生する。
【０００４】本発明が解決しようとする技術的課題は、
低抵抗を有すると同時に優れた接着力を有する配線及び
その製造方法と、その配線を有する薄膜トランジスタア
レイ基板及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】このような課題を解決す
るために本発明では、銀または銀合金を積層する前に、
ガラス基板には酸素プラズマ工程を実施し、ケイ素基板
にはＨＦ処理を実施した後、その上部に銀系列の導電物
質を積層して、更にアニーリング工程を実施する。
【０００６】本発明の一観点による表示装置用配線及び
その製造方法では、まず、ガラス基板を酸素プラズマ処
理する。次に、基板の上部に銀または銀合金の薄膜を積
層し、この薄膜をパターニングして配線を形成する。
【０００７】薄膜を積層する時は、銀を基本物質とし、
原子百分率０．０１〜２０ａｔｏｍｉｃ％未満のＰｄ、
Ｃｕ、Ｍｇ、Ａｌ、Ｌｉ、Ｐｕ、Ｎｐ、Ｃｅ、Ｅｕ、Ｐ
ｒ、Ｃａ、Ｌａ、Ｎｂ、ＮｄまたはＳｍの合金用導電物
質を一つまたは二つ含む原料標的をスパッタリングして
積層するのが好ましく、薄膜をアニーリングする段階を
さらに含む構成とすることができ、基板はガラス基板で
あるのが好ましい。
【０００８】本発明による他の配線及びその製造方法で
は、まず、ケイ素基板をＨＦ処理した後、基板の上部に
銀合金の薄膜を積層しパターニングして配線を形成す
る。
【０００９】この時、薄膜積層段階は銀（Ａｇ）を基本
物質とし、原子百分率０．０１〜２０ａｔｏｍｉｃ％未
満のＭｇ、Ｃａ、Ｔｈ、Ｚｒ、Ｃｏ、Ｎｉ、Ｔｉ、Ｖ、
Ｎｂ、Ｍｏ、Ｔａ、ＷまたはＣｒの合金用導電物質を一
つまたは二つ含む原料標的をスパッタリングして積層す
るのが好ましい。
【００１０】ここで、薄膜をアニーリングすることが可
能であり、アニーリングは２５０〜５００℃の範囲で実
施するのが好ましい。
【００１１】このような本願の配線及びその製造方法
は、薄膜トランジスタアレイ基板及びその製造方法に適
用することができる。
【００１２】まず、基板を酸素プラズマ処理した後、基
板の上部に銀または銀合金の薄膜を積層しパターニング
してゲート線及びゲート電極を含むゲート配線を形成す
る。次に、基板上にゲート絶縁膜を積層し、ゲート絶縁
膜上部にドーピングされていない非晶質シリコン層の半
導体層を形成する。次いで、データ線、ソース電極及び
ドレーン電極を含むデータ配線を形成する。
【００１３】銀合金の薄膜を積層する時は銀を基本物質
とし、原子百分率０．０１〜２０ａｔｏｍｉｃ％未満の
Ｐｄ、Ｃｕ、Ｍｇ、Ａｌ、Ｌｉ、Ｐｕ、Ｎｐ、Ｃｅ、Ｅ
ｕ、Ｐｒ、Ｃａ、Ｌａ、Ｎｂ、ＮｄまたはＳｍの合金用
導電物質を一つまたは二つ含む標的をスパッタリングし
て積層するのが好ましく、薄膜をアニーリングすること
ができる。ここで、基板は透明なガラス基板であるのが
好ましい。
【００１４】また、他の薄膜トランジスタアレイ基板及
びその製造方法では、まず、基板の上部にゲート配線用
導電物質を積層しパターニングしてゲート線及びゲート
電極を含むゲート配線を形成する。次に、基板上にゲー
ト絶縁膜を積層し、ゲート絶縁膜上部に結晶質または非
晶質けい素などの半導体層を形成する。次に、半導体層
をＨＦ処理し、半導体層上部に銀または銀合金の薄膜を
積層した後にパターニングしてデータ線、ソース電極及
びドレーン電極を含むデータ配線を形成する。
【００１５】ここで、アニーリングを実施して半導体層
と薄膜との間の接着力を強化することができ、この場合
には半導体層をＨＦ処理する工程を省略することもでき
る。
【００１６】薄膜積層する段階は銀（Ａｇ）を基本物質
とし、原子百分率０．０１〜２０ａｔｏｍｉｃ％未満の
Ｍｇ、Ｃａ、Ｔｈ、Ｚｒ、Ｃｏ、Ｎｉ、Ｔｉ、Ｖ、Ｎ
ｂ、Ｍｏ、Ｔａ、ＷまたはＣｒの合金用導電物質を一つ
または二つ含む標的をスパッタリングして積層するのが
好ましく、アニーリングは２５０〜５００℃の範囲で実
施するのが好ましい。
【００１７】次に、半導体層を覆う保護膜を積層し、ド
レーン電極と連結される画素電極を形成することがで
き、画素電極は透明な導電物質で形成するのが好まし
い。
【００１８】ゲート配線はゲート線に連結されているゲ
ートパッドをさらに含み、データ配線はデータ線に連結
されているデータパッドをさらに含み、画素電極の形成
段階でゲートパッド及びデータパッドと連結される補助
ゲート及び補助データパッドを形成することができる。
【００１９】半導体層はケイ素を含むものが好ましく、
下部のドーピングされていない非晶質ケイ素層と上部の
ドーピングされた非晶質ケイ素層とを含むことができ
る。
【００２０】ここで、データ配線とドーピングされた非
晶質ケイ素層及びドーピングされていない非晶質ケイ素
層を同一な写真エッチング工程で形成することができ
る。
【００２１】
【発明の実施の形態】以下、添付した図面を参考として
本発明の実施例による配線及びその製造方法と、その配
線を含む薄膜トランジスタアレイ基板及びその製造方法
について本発明の属する技術分野における通常の知識を
有する者が容易に実施することができるように詳細に説
明する。
【００２２】図１は本発明の実施例によるガラスまたは
ケイ素基板の上部に積層された配線用薄膜を示した断面
図である。
【００２３】半導体装置、特に、表示装置の配線は常導
電物質の中で最も低い比抵抗を有する銀または銀合金な
どのような低抵抗導電物質からなる配線用薄膜２００を
基板１００の上部に積層して写真エッチング工程でパタ
ーニングして形成する。本発明の実施例による配線用薄
膜２００を形成するための導電物質が銀合金である場合
には銀（Ａｇ）を基本物質とし、原子百分率０．０１〜
２０ａｔｏｍｉｃ％未満のＰｄ、Ｃｕ、Ｍｇ、Ａｌ、Ｌ
ｉ、Ｐｕ、Ｎｐ、Ｃｅ、Ｅｕ、Ｐｒ、Ｃａ、Ｌａ、Ｎ
ｂ、ＮｄまたはＳｍなどの合金用導電物質を含む。この
時、合金用導電物質を一つまたは二つ含むことができて
銀合金は２元系または３元系合金からなることが可能で
ある。
【００２４】しかし、銀または銀合金からなる配線用薄
膜２００はその下部の基板１００との接着力が弱いため
に前述したような銀または銀合金を配線用導電物質とし
て用いるためには配線用薄膜２０とガラスまたはケイ素
基板１０の間の接着力を向上させる技術が必要である。
この時、半導体装置または液晶表示装置用薄膜トランジ
スタアレイ基板で信号を伝達するための配線として使用
するためには配線用薄膜２００と基板１００との間の接
着力がスクラッチ法で２０Ｎ（ｎｅｗｔｏｎ）以上でな
ければならない。本発明の実施例による配線の製造方法
では基板１００がガラス基板である場合に銀または銀合
金の配線用薄膜２００とガラス基板１００との間の接着
力を２０Ｎ以上に向上させるために銀または銀合金の配
線用導電物質をガラス基板１００の上部に積層する前に
ガラス基板１００を酸素プラズマ処理し、アニーリング
工程を追加実施することができる。ここで、酸素プラズ
マは１〜１００ｔｏｒｒの圧力で酸素流量を１〜１００
０ｓｃｃｍで注入しながら３０秒〜３０分の範囲で実施
するのが好ましく、アニーリング工程は２５０〜５００
℃の範囲で真空、窒素または水素などの不活性または還
元性雰囲気で３０分〜２時間ほど実施するのが好まし
い。また、基板１００がケイ素基板である場合には銀合
金の配線用導電物質をケイ素基板１００の上部に積層す
る前にケイ素基板１００をＨＦ処理したり、配線用薄膜
２００をケイ素基板１００の上部に積層した後、アニー
リング工程を実施する。ここで、ＨＦ処理はケイ素基板
１００をＨＦ試料液に浸すことを意味し、ＨＦ試料液は
ＨＦ原液を超純水に１/５０〜１/２０００倍に希薄した
溶液であり、溶液に浸す時間は１分乃至１時間程度（さ
らに好ましく１/１００倍に希薄した場合、５分〜１０
分）であるのが好ましい。銀合金に含まれる合金用金属
が耐火性（ｒｅｆｒａｃｔｏｒｙ）金属である場合、ア
ニーリング時に薄膜２００と基板１００との間にはシリ
サイド層が形成されることが可能であり、アニーリング
工程は真空、水素または窒素雰囲気で実施し、処理温度
及び時間は２５０℃〜５００℃で３０分〜２時間の範囲
である。これについて図面を参照して具体的に説明す
る。
【００２５】まず、ガラス基板と銀系列の薄膜との間の
接着状態について説明する。
【００２６】図２ａ乃至図２ｅは本発明の第１実験例に
よる銀で構成された配線用薄膜をスクラッチテスターで
掻いて接着状態を撮った写真であり、図３は本発明の第
１実験例による銀からなる配線用薄膜とガラス基板との
間の接着力を測定したグラフである。ここで、図２ａ及
び図２ｂはガラス基板を酸素プラズマ処理をせず薄膜を
積層した後、スクラッチテスターで薄膜を掻いて薄膜の
接着状態を撮った写真であり、図２ｃ乃至図２ｅは１５
０Ｗ、２００Ｗ及び３００Ｗでガラス基板を酸素プラズ
マ処理した後、銀薄膜を積層してスクラッチテスターで
薄膜を掻いて接着状態を撮った写真である。また、図２
ｂ乃至図２ｅの場合はガラス基板の上部に銀薄膜を積層
した後、３００℃程度の温度で３０分程度アニーリング
を実施した。
【００２７】ここで、銀薄膜は１μｍ程度の厚さで積層
し、アニーリングは２×１０-6Ｔｏｒｒの圧力を維持し
た後、実施し、酸素プラズマは１００ｍＴｏｒｒの圧力
で酸素を１３ｓｃｃｍの流量で注入しながら実施した。
接着力を測定するためにダイアモンドチップを有するス
クラッチテスターを用い、接着状態はチップで薄膜を掻
くと同時にチップに加える力を０〜２０Ｎの範囲で順次
に増加させながら測定した。写真は六つの領域に分けて
撮り、写真で現れた線はスクラッチテスターのチップに
より掻かれた傷であり、左から右に行くほど力が強くな
ることを示す。
【００２８】図２ａ及び図３のように、酸素プラズマ処
理を実施せずガラス基板１００の上部に銀からなる薄膜
２００を積層しただけの状態で接着力を測定した結果、
スクラッチテスターのチップに加わった力が３Ｎ程度で
薄膜２００が基板１００から脱落して接着力が非常に小
さいことが判明した。
【００２９】図２ｂ及び図３のように、酸素プラズマ処
理を実施せずガラス基板１００の上部に銀からなる薄膜
２００を積層した後、３００℃程度の温度でアニーリン
グを実施した状態で接着力を測定した結果、接着力は多
少向上したが、７Ｎ程度で薄膜２００が基板１００から
脱落した。
【００３０】図２ｃ乃至図２ｅ及び図３のように、各々
１５０Ｗ、２００Ｗ、３００Ｗで基板１００を酸素プラ
ズマ処理した後、基板１００の上部に銀薄膜２００を積
層しアニーリングを実施した状態で接着力を測定した結
果、スクラッチテスターのチップに加わった力が２０Ｎ
以上になっても基板１００から薄膜２００が脱落するこ
とが発見できなかった。これにより、基板１００に酸素
プラズマ工程を実施することによって基板１００と配線
用薄膜２００との接着力が非常に向上することが分か
る。
【００３１】次に、銀を基本物質とする２元系の銀合金
からなる薄膜の接着力について具体的に説明する。
【００３２】図４ａ乃至図４ｅは本発明の第２実験例に
よる２元系銀合金の導電物質からなる配線をスクラッチ
テスターで掻いて接着状態を測定した写真であり、図５
は本発明の第２実験例による２元系銀合金の導電物質か
らなる配線用薄膜とガラス基板との間の接着力を測定し
たグラフである。
【００３３】ここで、図４ａ乃至図４ｅの工程条件は図
２ａ乃至図２ｅの工程条件と各々同一である。
【００３４】しかし、銀合金の配線用薄膜２００は２元
系銀合金のうちで銀を基本物質とし、５ａｔｏｍｉｃ％
のＭｇを含む原料標的を利用したスパッタリング方法で
積層した。
【００３５】図４ａ乃至４ｂ及び図５のように、酸素プ
ラズマ処理を実施せずガラス基板１００の上部に銀合金
（ＡｇＭｇａｌｌｏｙ）からなる薄膜２００を積層した
状態で接着力を測定した結果、アニーリング工程と関係
なくスクラッチテスターのチップに加わった力が３Ｎ程
度で薄膜２００が基板１００から脱落して接着力が非常
に小さいと判明した。
【００３６】図４ｃ及び図５のように、１５０Ｗで基板
１００に酸素プラズマ処理を実施してガラス基板１００
の上部に銀合金からなる薄膜２００を積層した後、３０
０℃程度の温度でアニーリングを実施した状態で接着力
を測定した結果接着力が１３Ｎ程度に向上したことと現
れた。
【００３７】図４ｄ乃至図４ｅ及び図５のように、各々
２００Ｗ、３００Ｗで基板１００を酸素プラズマ処理し
た後、基板１００の上部に銀合金薄膜２００を積層して
アニーリングを実施した状態で接着力を測定した結果、
スクラッチテスターのチップに加わった力が２０Ｎ以上
になっても基板１００から薄膜２００が脱落することを
発見できなかった。これにより、２元系銀合金で配線用
薄膜２００を積層する場合にも基板１００に酸素プラズ
マ工程を実施することによって基板１００と配線用薄膜
２００の接着力が非常に向上することが分かる。
【００３８】次に、銀を基本物質とする３元系の銀合金
からなる配線用薄膜の接着力について具体的に説明す
る。
【００３９】図６ａ乃至図６ｅは本発明の第３実験例に
よる３元系銀合金の導電物質からなる配線をスクラッチ
テスターで掻いて接着状態を測定した写真であり、図７
は本発明の第３実験例による３元系銀合金の導電物質か
らなる配線用薄膜とガラス基板との間の接着力を測定し
たグラフである。
【００４０】ここで、図６ａ乃至図６ｅに関する各工程
条件は図２ａ乃至図２ｅの工程条件と各々同一である。
【００４１】しかし、銀合金成分は変更して、５ａｔｏ
ｍｉｃ％のＰｄ及びＣｕを含む原料標的を利用したスパ
ッタリング方法で積層した。
【００４２】図６ａ乃至６ｂ及び図７のように、酸素プ
ラズマ処理を実施せずガラス基板１００の上部に銀合金
（ＡｇＰｄＣｕａｌｌｏｙ）からなる薄膜２００を積層
した状態で接着力を測定した結果、アニーリング工程と
関係なくスクラッチテスターのチップに加わった力が３
Ｎ及び１２Ｎ程度で薄膜２００が基板１００から脱落し
て接着力が非常に小さいと判明した。
【００４３】図６ｃ乃至図６ｅ及び図７のように、各々
１５０Ｗ、２００Ｗ、３００Ｗで基板１００を酸素プラ
ズマ処理した後、基板１００の上部に銀合金の薄膜２０
０を積層してアニーリングを実施した状態で接着力を測
定した結果、スクラッチテスターのチップに加わった力
が２０Ｎ以上になっても基板１００から薄膜２００が脱
落することがなかった。これにより、３元系銀合金で配
線用薄膜２００を積層する場合にも基板１００に酸素プ
ラズマ工程を実施することによって基板１００と配線用
薄膜２００との接着力が非常に向上することが分かる。
【００４４】次に、ケイ素基板と銀合金の薄膜との間の
接着状態について説明する。
【００４５】図８ａ乃至図８ｄは本発明の第４実験例に
よる単結晶ケイ素基板上に形成された２元系銀合金（Ａ
ｇＭｇ）からなる配線用薄膜をスクラッチテスターで掻
いて薄膜の接着状態を撮った写真であり、図９は本発明
の第４実験例による銀からなる配線用薄膜とけい素基板
との間の接着力を測定したグラフである。ここで、図８
ａ及び図８ｂはＨＦ処理をしていないケイ素基板の上部
に銀合金（ＡｇＭｇ）を積層した場合であり、図８ａは
アニーリング工程を実施した状態、図８ｂはアニーリン
グをしていない状態で配線用薄膜と基板との間の接着状
態を撮った写真である。図８ｃ及び図８ｄはケイ素基板
をＨＦ処理した後、ケイ素基板の上部に銀合金（ＡｇＭ
ｇ）を積層した場合であって、図８ｃはアニーリングを
していない状態で、図８ｄはアニーリングをした状態で
配線用薄膜と基板との間の接着状態を撮った写真であ
る。図９で"Ａ"または"ＨＦ"は各々アニーリングまたは
ＨＦ処理を実施したことを意味し、"ＨＦ_Ａ"はアニー
リング及びＨＦ処理を全て実施したことを意味する。図
９左端の例は、アニールもＨＦ処理もしていないサンプ
ルである。
【００４６】ここで、銀合金（ＡｇＭｇ）薄膜は銀を基
本物質とし、５ａｔｏｍｉｃ％のＭｇを含む標的を用
い、２×１０-6Ｔｏｒｒの圧力でアルゴン気体を注入
し、２ｍＴｏｒｒの圧力で標的をスパッタリングした。
アニーリングは２×１０-6Ｔｏｒｒの圧力と３００〜５
００℃の範囲で３０分間実施した。接着力を測定するた
めにダイアモンドチップを有するスクラッチテスターを
使用し、接着状態はチップで薄膜を掻きながらチップに
加える力を０〜４０Ｎの範囲で徐々に増加させながら測
定した。写真は六つの領域に分離して撮り、写真で現れ
た線はスクラッチテスターのチップが左から右に移動し
ながら力が強くなることを示す。
【００４７】図８ａ及び図９のように、ケイ素基板１０
０をＨＦ処理をせず銀合金（ＡｇＭｇ）からなる薄膜２
００を積層し、アニールをしない状態で接着力を測定し
た結果、スクラッチテスターのチップに加わった力が５
Ｎ程度で薄膜２００が基板１００から脱落して接着力が
非常に小さいと判定された。
【００４８】図８ｂ乃至図８ｄ及び図９のように、ケイ
素基板１００をＨＦ処理したりケイ素基板１００の上部
に銀合金からなる薄膜２００を積層した後、３００℃程
度の温度で３０分間アニーリングを実施した場合に接着
力を測定した結果、接着力が２０Ｎ以上である２７Ｎ、
３２Ｎ、３８Ｎ程度に向上することが分かる。
【００４９】図１０ａ乃至図１０ｄは本発明の第５実験
例による別の２元系銀合金（ＡｇＴｉ）の導電物質から
なる配線をスクラッチテスターで掻いて配線の接着状態
を撮った写真であり、図１１は本発明の第５実験例によ
る銀合金（ＡｇＴｉ）の導電物質からなる配線用薄膜と
けい素基板との間の接着力を測定したグラフである。こ
こで、図１０ａ乃至図１０ｄの工程条件は図８ａ乃至図
８ｄの工程条件と各々同一である。
【００５０】しかし、銀合金は混合不純物をＭｇからＴ
ｉに変えて、５ａｔｏｍｉｃ％のＴｉを含む原料標的を
利用したスパッタリング方法で積層した。
【００５１】図１０ａ及び図１１のように、ケイ素基板
１００をＨＦ処理せずにケイ素基板１００の上部に銀合
金からなる薄膜２００を積層し、アニールをしない状態
で接着力を測定した結果、スクラッチテスターのチップ
に加わった力が１２Ｎ程度で薄膜２００がけい素基板１
００から脱落して接着力が非常に不良であるように現れ
た。
【００５２】図１０ｂ乃至１０ｄ及び図１１のように、
けい素基板１００を酸素プラズマ処理したり、ケイ素基
板１００の上部に銀合金（ＡｇＴｉ）からなる薄膜２０
０を積層した後、３００℃程度の範囲でアニーリングを
実施した状態で接着力を測定した結果、接着力が２０Ｎ
以上に向上したと判定された。
【００５３】一方、ケイ素基板の上部に積層された銀合
金のＨＦ処理の可否による比抵抗変化について説明す
る。
【００５４】図１２及び図１３はＨＦ処理していない基
板とＨＦ処理した基板の各々に蒸着した２種類の銀合金
（ＡｇＭｇ、ＡｇＴｉ）のアニーリング温度による比抵
抗変化を各々示したグラフである。それぞれのグラフの
縦軸は比抵抗（Ｒｅｓｉｓｔｉｖｉｔｙ、μΩ-ｃｍ）
であり、横軸はアニーリング温度（Ａｎｎｅａｌ Ｔｅ
ｍｐ、℃）、それぞれのグラフで■はケイ素基板をＨＦ
処理した場合で、●はケイ素基板をＨＦ処理しなかった
場合である。図面において横軸上の"Ａｓ-ｄｅｐ"は銀
合金を基板に積層したままアニーリングをしなかった状
態（すなわち、常温放置に相当）を意味する。
【００５５】図１２の場合、ＨＦ処理をしなかった基板
あるいはＨＦ処理した基板の上部に積層された銀合金の
比抵抗は４．５μΩｃｍ程度であるが、アニーリングで
熱処理を行うことにより比抵抗が減少することが分か
り、アニーリング温度が３００〜５００℃の温度区間で
比抵抗が３．０〜３．５μΩｃｍ程度であると判明し
た。
【００５６】図１３の場合は、ＨＦ処理しなかった基板
あるいはＨＦ処理した基板の上部に積層された銀合金
（ＡｇＴｉ ａｌｌｏｙ）の比抵抗はいずれも１０μΩ
ｃｍ程度であるが、アニーリングで熱処理を行うことに
より比抵抗が減少することが分かり、アニーリング温度
が３００〜５００℃の温度区間で比抵抗が４．５μΩｃ
ｍ程度になった。
【００５７】一方、前述した第４及び第５実験でアニー
リングを実施する場合に銀合金（ＡｇＭｇ、ＡｇＴｉ）
の薄膜２００とケイ素基板１００との間にはシリサイド
が形成されることがあり、このようなシリサイドは銀合
金（ＡｇＭｇ、ＡｇＴｉ）の薄膜２００とケイ素基板１
００との間の接着力を向上させる接着力補強層としての
機能を有することができる。図１４はケイ素と各種金属
の共析温度（Ｅｕｔｅｃｔｉｃ Ｔｅｍｐｅｒａｔｕｒ
ｅ、Ｋ）とそれにともなうエンタルピ（△Ｈｆ、ｋｃａ
ｌ/ｍｏｌｅ）を示した図面である。これによりアニー
リング工程時に薄膜２００の合金用導電物質と基板１０
０のケイ素と結合してシリサイドが形成できることが分
かる。
【００５８】このように銀を含む配線用薄膜とその下部
の基板との間の接着力を向上させるためにプラズマまた
はＨＦ処理を実施したりアニーリングを実施する本願の
技術は基板がガラスまたはケイ素ではない他の物質から
なる場合にも適用することができる。
【００５９】以下、このような配線及びその製造方法を
利用した液晶表示装置用薄膜トランジスタ基板及びその
製造方法について詳細に説明する。
【００６０】まず、図１５及び図１６を参考として本発
明の第１実施例による液晶表示装置用薄膜トランジスタ
基板の構造について詳細に説明する。
【００６１】図１５は本発明の第１実施例による液晶表
示装置用薄膜トランジスタ基板の配置図であり、図１６
は図１５に示した薄膜トランジスタ基板をXVI-XVI'線に
沿って切断して示した断面図である。
【００６２】絶縁基板１０上に低抵抗を有する銀または
２元系または３元系の銀合金からなる単一膜またはこれ
を含む多層膜から構成されており、基板１０と２０Ｎ以
上の接着力を有するゲート配線が形成されている。ゲー
ト配線は横方向にのびているゲート線２２、ゲート線２
２の端に連結されていて外部からのゲート信号の印加を
受けてゲート線に伝達するゲートパッド２４及びゲート
線２２に連結されている薄膜トランジスタのゲート電極
２６を含む。ここで、ゲート配線２２、２４、２６が多
層膜である場合には、他の物質との接触特性に優れたパ
ッド用物質を含むことができ、２元系または３元系の銀
合金である場合には銀（Ａｇ）を基本物質とし、原子百
分率０．０１〜２０ａｔｏｍｉｃ％未満のＰｄ、Ｃｕ、
Ｍｇ、Ａｌ、Ｌｉ、Ｐｕ、Ｎｐ、Ｃｅ、Ｅｕ、Ｐｒ、Ｃ
ａ、Ｌａ、Ｎｂ、ＮｄまたはＳｍなどの合金用導電物質
を１つまたは２つ含む。
【００６３】基板１０上には窒化ケイ素（ＳｉＮｘ）な
どからなるゲート絶縁膜３０がゲート配線２２、２４、
２６を覆っている。
【００６４】ゲート電極２４のゲート絶縁膜３０上部に
は非晶質ケイ素などの半導体からなる半導体層４０が形
成されており、半導体層４０の上部にはシリサイドまた
はｎ型不純物が高濃度にドーピングされているｎ+水素
化非晶質ケイ素などの物質で作られた抵抗接触層５５、
５６が各々形成されている。
【００６５】抵抗接触層５５、５６及びゲート絶縁膜３
０上には銀合金の単一膜またはこれを含む多層膜からな
るデータ配線６２、６５、６６、６８が形成されてい
る。データ配線は縦方向に形成されてゲート線２２と交
差して画素を定義するデータ線６２、データ線６２の分
枝で抵抗接触層５５の上部までのびているソース電極６
５、データ線６２の一端に連結されていて外部からの画
像信号の印加を受けるデータパッド６８、ソース電極６
５と分離されていてゲート電極２６に対してソース電極
６５の反対側の抵抗接触層５６上部に形成されているド
レーン電極６６を含む。また、データ配線は維持容量を
向上させるためにゲート線２２と重なっている維持蓄電
器用導電体パターン６４を含むことができる。
【００６６】ここで、銀合金のデータ配線６２、６４、
６５、６６、６８は銀（Ａｇ）を基本物質とし、原子百
分率０．０１〜２０ａｔｏｍｉｃ％未満のＭｇ、Ｃａ、
Ｔｈ、Ｚｒ、Ｃｏ、Ｎｉ、Ｔｉ、Ｖ、Ｎｂ、Ｍｏ、Ｔ
ａ、ＷまたはＣｒなどの合金用導電物質を含み、合金用
導電物質を一つまたは二つ含む構成とすることにより、
２元系または３元系合金からなる銀合金とすることが可
能である。データ配線６２、６４、６５、６６、６８が
多層膜である場合に他の物質と接触特性に優れた導電物
質を含むことができる。
【００６７】データ配線６２、６４、６５、６６、６８
及びこれらが遮らない半導体層４０上部には窒化ケイ素
または平坦化特性に優れた有機物質からなる保護膜７０
が形成されている。
【００６８】保護膜７０にはドレーン電極６６、維持蓄
電器用導電体パターン６４及びデータパッド６８を各々
露出する接触孔７６、７２、７８が形成されており、ゲ
ート絶縁膜３０とも貫いてゲートパッド２４を露出する
接触孔７４が形成されている。
【００６９】保護膜７０上部には接触孔７２、７６を通
じて維持蓄電器用導電体パターン及びドレーン電極６６
と電気的に連結されており、画素に位置する画素電極８
２が形成されている。また、保護膜７０上には接触孔７
４、７８を通じて各々ゲートパッド２４及びデータパッ
ド６８と連結されている補助ゲートパッド８６及び補助
データパッド８８が形成されている。ここで、画素電極
８２と補助ゲートパッド８６及びデータパッド８８は透
明な導電物質であるＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏ
ｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏ
ｘｉｄｅ）等でから構成されている。
【００７０】ここで、画素電極８２と連結された維持蓄
電器用導電体パターン６４はゲート線２２と重なって維
持蓄電器を構成し、維持容量が不足した場合にはゲート
配線２２、２４、２６と同一層に維持容量用配線を追加
することもできる。
【００７１】このような本発明の第１実施例による液晶
表示装置用薄膜トランジスタ基板は最も低い比抵抗を有
する銀または銀合金からなる配線を含んでおり、信号の
遅延を最少化することができ、これを用いて大面積及び
高解像度の液晶表示装置を実現することができる。
【００７２】以下、このような本発明の第１実施例によ
る液晶表示装置用薄膜トランジスタ基板の製造方法につ
いて図１５及び図１６、図１７ａ乃至図２０ｂを参考と
して詳細に説明する。
【００７３】まず、図１７ａ及び１７ｂに示したよう
に、ガラス基板１０に酸素プラズマ工程を１０分程度実
施し、その上に低抵抗を有する銀または２元系または３
元系の銀合金からなる単一膜を積層しパターニングして
ゲート線２２、ゲート電極２６及びゲートパッド２４を
含む横方向のゲート配線を形成する。ゲート配線２２、
２４、２６を２元系または３元系の銀合金で形成する場
合には銀（Ａｇ）を基本物質とし、原子百分率０．０１
〜２０ａｔｏｍｉｃ％未満のＰｄ、Ｃｕ、Ｍｇ、Ａｌ、
Ｌｉ、Ｐｕ、Ｎｐ、Ｃｅ、Ｅｕ、Ｐｒ、Ｃａ、Ｌａ、Ｎ
ｂ、ＮｄまたはＳｍなどの合金用導電物質がひとつまた
は２つ含まれている原料標的をスパッタリングしてゲー
ト配線用薄膜を基板１０の上部に積層しパターニングし
て形成する。このように、ゲート配線用薄膜を積層する
前に基板１０を酸素プラズマ処理することによって基板
１０とゲート配線用薄膜との間の接着力を、前記スクラ
ッチテストにおいて、２０Ｎ以上に向上させる。ここ
で、基板１０の上部にゲート配線用薄膜を積層した後、
アニーリングを実施することもできる。この時、酸素プ
ラズマは１〜１００ｔｏｒｒの圧力で酸素気体を１〜１
０００ｓｃｃｍに注入しながら３０秒〜３０分の時間ほ
ど実施するのが好ましく、アニーリング工程は２５０〜
５００℃温度範囲で真空または窒素または水素雰囲気で
３０分〜２時間実施するのが好ましい。
【００７４】次に、図１８ａ及び図１８ｂに示したよう
に、窒化ケイ素からなるゲート絶縁膜３０、非晶質ケイ
素からなる半導体層４０、ドーピングされた非晶質ケイ
素層５０の３階膜を連続して積層し、マスクを利用した
パターニング工程で半導体層４０とドーピングされた非
晶質ケイ素層５０をパターニングしてゲート電極２４と
対向するゲート絶縁膜３０上部に半導体層４０と抵抗接
触層５０を形成する。
【００７５】次に、図１９ａ乃至図１９ｂに示したよう
に、基板１０をＨＦ試料液に浸しては取り出し半導体層
４０または抵抗性接触層５０の非晶質ケイ素層をＨＦ処
理した後、銀合金の導電膜を積層して、マスクを利用し
た写真工程でパターニングしてゲート線２２と交差する
データ線６２、データ線６２と連結されてゲート電極２
６上部までのびているソース電極６５、データ線６２は
一端に連結されているデータパッド６８、ソース電極６
５と分離されていてゲート電極２６を中心にソース電極
６５と対向するドレーン電極６６及びゲート線２２と重
複する維持蓄電器用導電体パターン６４を含むデータ配
線を形成する。ここで、銀合金の導電膜は銀（Ａｇ）を
基本物質とし、原子百分率０．０１〜２０ａｔｏｍｉｃ
％未満のＭｇ、Ｃａ、Ｔｈ、Ｚｒ、Ｃｏ、Ｎｉ、Ｔｉ、
Ｖ、Ｎｂ、Ｍｏ、Ｔａ、ＷまたはＣｒなどの合金用導電
物質を含む原料標的をスパッタリングして積層形成され
るが、このような標的銀合金用導電物質を一つまたは二
つ含む２元系または３元系でありえる。このように、ケ
イ素層４０、５０をＨＦ処理することによってケイ素層
４０、５０と銀合金のデータ配線６２、６５、６４、６
６、６８との接着力を２０Ｎ以上に向上させることがで
きる。ここで、ケイ素層４０、５０と銀合金のデータ配
線６２、６５、６４、６６、６８との間の接着力を向上
させるために、データ配線を形成した後、２５０〜５０
０℃程度の温度範囲でアニーリングを実施することがで
きる。この時、ケイ素層４０、５０と銀合金のデータ配
線６２、６５、６４、６６、６８との間にはシリサイド
層が形成されることが可能であり、このようなシリサイ
ド層はケイ素層４０、５０と銀合金のデータ配線６２、
６５、６４、６６、６８との間の接着力を向上させる機
能を有しえる。
【００７６】次に、データ配線６２、６４、６５、６
６、６８で遮らないドーピングされた非晶質ケイ素層パ
ターン５０をエッチングしてゲート電極２６を中心に両
側に分離させる一方、両側のドーピングされた非晶質ケ
イ素層５５、５６の間の半導体層パターン４０を露出さ
せる。次に、露出された半導体層４０の表面を安定化さ
せるために酸素プラズマ処理を実施して、酸化膜を形成
することが好ましい。
【００７７】次に、図２０ａ及び２０ｂのように、低い
誘電率を有して平坦化特性に優れた有機物質または窒化
ケイ素などの絶縁物質を積層して保護膜７０を形成す
る。次に、感光膜パターンを利用した写真エッチング工
程でゲート絶縁膜３０と共に乾式エッチングでパターニ
ングし、ゲートパッド２４、ドレーン電極６６、維持蓄
電器用導電体パターン６４及びデータパッド６８を露出
する接触孔７４、７６、７２、７８を形成する。
【００７８】次に、最後に図１５及び１６に示したよう
に、ＩＴＯまたはＩＺＯ膜を積層してマスクを利用した
パターニングを実施して接触孔７６、７２を通じてドレ
ーン電極６６及び維持蓄電器用導電体パターン６４と連
結される画素電極８２と接触孔７４、７８を通じてゲー
トパッド２４及びデータパッド６８と各々連結される補
助ゲートパッド８６及び補助データパッド８８を各々形
成する。
【００７９】このような方法は前述したように、５枚の
マスクを用いる製造方法に適用することができるが、４
枚のマスクを用いる液晶表示装置用薄膜トランジスタ基
板の製造方法でも同一に適用することができる。これに
ついて図面を参照して詳細に説明する。
【００８０】まず、図２１乃至図２３を参考として本発
明の実施例による４枚のマスクを用いて完成した液晶表
示装置用薄膜トランジスタ基板の単位画素構造について
詳細に説明する。
【００８１】図２１は本発明の第２実施例による液晶表
示装置用薄膜トランジスタ基板の配置図であり、図２２
及び図２３は各々図２１に示した薄膜トランジスタ基板
をXXII-XXII'線及びXXIII-XXIII'線に沿って切断して示
した断面図である。
【００８２】まず、絶縁基板１０上に第１実施例と同一
に銀系列の導電物質からなるゲート線２２、ゲートパッ
ド２４及びゲート電極２６を含むゲート配線が形成され
ている。そして、ゲート配線は基板１０上部にゲート線
２２と平行して上板の共通電極に入力される共通電極電
圧などの電圧の印加を外部から受ける維持電極２８を含
む。維持電極２８は後述する画素電極８２と連結された
維持蓄電器用導電体パターン６８と重なって画素の電荷
保存能力を向上させる維持蓄電器を構成し、後述する画
素電極８２とゲート線２２との重畳によって発生する維
持容量が十分である場合、形成されないこともある。
【００８３】ゲート配線２２、２４、２６、２８上には
窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜３０
が形成されてゲート配線２２、２４、２６、２８を覆っ
ている。
【００８４】ゲート絶縁膜３０上には水素化非晶質ケイ
素などの半導体からなる半導体パターン４２、４８が形
成されており、半導体パターン４２、４８上にはリン
（Ｐ）などのｎ型不純物で高濃度にドーピングされてい
る非晶質ケイ素などからなる抵抗性接触層パターン（中
間層パターンとも記す）５５、５６、５８が形成されて
いる。
【００８５】抵抗性接触層パターン５５、５６、５８上
には第１実施例のように銀合金からなるデータ配線が形
成されている。データ配線は縦方向に形成されているデ
ータ線６２、データ線６２の一端に連結されて外部から
の画像信号の印加を受けるデータパッド６８、そしてデ
ータ線６２の分枝である薄膜トランジスタのソース電極
６５からなるデータ線部を含み、またデータ線部６２、
６８、６５と分離されていてゲート電極２６または薄膜
トランジスタのチャンネル部（Ｃ）に対してソース電極
６５の反対側に位置する薄膜トランジスタのドレーン電
極６６と維持電極２８上に位置している維持蓄電器用導
電体パターン６４も含む。保持電極２８を形成しない場
合、維持蓄電器用導電体パターン６４も形成しない。
【００８６】データ配線６２、６４、６５、６６、６８
はアルミニウムまたはアルミニウム合金またはクロムま
たはモリブデンまたはモリブデン合金またはタンタルま
たはチタニウムからなる単一膜を含むことができる。
【００８７】接触層パターン５５、５６、５８はその下
部の半導体パターン４２、４８とその上部のデータ配線
６２、６４、６５、６６、６８の接触抵抗を低くする役
割を果たし、データ配線６２、６４、６５、６６、６８
と完全に同一な形態を有する。つまり、データ線部中間
層パターン５５はデータ線部６２、６８、６５と同一で
あり、ドレーン電極用中間層パターン５６はドレーン電
極６６と同一であり、維持蓄電器用中間層パターン５８
は維持蓄電器用導電体パターン６４と同一である。
【００８８】一方、半導体パターン４２、４８は薄膜ト
ランジスタのチャンネル部（Ｃ）を除くとデータ配線６
２、６４、６５、６６、６８及び抵抗性接触層パターン
５５、５６、５８と同一な模様をしている。具体的に
は、維持蓄電器用半導体パターン４８と維持蓄電器用導
電体パターン６４及び維持蓄電器用接触層パターン５８
は同一な模様であるが、薄膜トランジスタ用半導体パタ
ーン４２はデータ配線及び接触層パターンの他の部分と
多少異なる。つまり、薄膜トランジスタのチャンネル部
（Ｃ）でデータ線部６２、６８、６５、特に、ソース電
極６５とドレーン電極６６が分離されていてデータ線部
中間層５５とドレーン電極用接触層パターン５６も分離
されているが、薄膜トランジスタ用半導体パターン４２
はここから切断されずに、ソースとドレインを連結する
ように残されて薄膜トランジスタのチャンネルを形成す
る。
【００８９】データ配線６２、６４、６５、６６、６８
上には低い誘電率を有して平坦化特性に優れた有機物質
または窒化ケイ素からなる保護膜７０が形成されてい
る。
【００９０】保護膜７０はドレーン電極６６、データパ
ッド６８及び維持蓄電器用導電体パターン６４を露出す
る接触孔７６、７８、７２を有しており、またゲート絶
縁膜３０と共にゲートパッド２４を露出する接触孔７４
である。
【００９１】保護膜７０上には薄膜トランジスタから画
像信号を受けて上板の電極と共に電気場を生成する画素
電極８２が形成されている。画素電極８２はＩＴＯまた
はＩＺＯなどの透明な導電物質で作られ、接触孔７６を
通じてドレーン電極６６と物理的・電気的に連結されて
画像信号の伝達を受ける。画素電極８２はまた隣接する
ゲート線２２及びデータ線６２と重なって開口率を高め
ているが、重ならないこともある。また、画素電極８２
は接触孔７２を通じて維持蓄電器用導電体パターン６４
とも連結されて導電体パターン６４で画像信号を伝達す
る。一方、ゲートパッド２４及びデータパッド６８上に
は接触孔７４、７８を通じて各々これらと連結される補
助ゲートパッド８４及び補助データパッド８８が形成さ
れており、これらはパッド２４、６８と外部回路装置と
の接続性を補完してパッドを保護する役割を果たすもの
で必須ではなく、これらの適用の可否は選択的である。
【００９２】以下、図２１乃至図２３の構造を有する液
晶表示装置用薄膜トランジスタ基板を４枚のマスクを用
いて製造する方法について 図２１乃至図２３と図２４
ａ乃至図３０ｃを参照して詳細に説明する。
【００９３】まず、図２４ａ乃至２４ｃに示したよう
に、第１実施例と同一に基板１０を酸素プラズマ処理し
た後、その上に銀または銀合金の導電物質を積層してマ
スクを利用した写真エッチング工程でゲート線２２、ゲ
ートパッド２４、ゲート電極２６及び保持電極２８を含
むゲート配線を形成する。
【００９４】次に、図２５ａ及び２５ｂに示したよう
に、窒化ケイ素からなるゲート絶縁膜３０、半導体層４
０、中間層５０を化学気相蒸着法を用いて各々１５００
Å乃至５０００Å、５００Å乃至２０００Å、３００Å
乃至６００Åの厚さで連続蒸着する。次に、第１実施例
と同様に非晶質ケイ素層５０をＨＦ処理し、第１実施例
のように銀合金を含む導電体層６０をスパッタリングな
どの方法で１５００Å乃至３０００Åの厚さで蒸着した
後、その上に感光膜１１０を１μｍ乃至２μｍの厚さで
塗布する。この時、ゲート絶縁膜３０は３００℃以上の
温度範囲で５分以上積層するのが好ましい。
【００９５】その後、マスクを通して感光膜１１０に光
を照射した後、現像して図２６ｂ及び２６ｃに示したよ
うに、感光膜パターン１１２、１１４を形成する。この
時、感光膜パターン１１２、１１４の中から薄膜トラン
ジスタのチャンネル部（Ｃ）、つまり、ソース電極６５
とドレーン電極６６との間に位置した第１部分１１４は
データ配線部（Ａ）、つまり、データ配線６２、６４、
６５、６６、６８が形成される部分に位置した第２部分
１１２より厚さが薄くなるようにし、残りの部分（Ｂ）
の感光膜は全て除去する。この時、チャンネル部（Ｃ）
に残っている感光膜１１４の厚さとデータ配線部（Ａ）
に残っている感光膜１１２の厚さとの比は後述するエッ
チング工程での工程条件によって異なるようにしなけれ
ばならず、第１部分１１４の厚さを第２部分１１２の厚
さの１/２以下とするのが好ましく、例えば、４０００
Å以下であるのが好ましい。
【００９６】このように、位置によって感光膜の厚さを
別にする方法は多様にあり、Ａ領域の光透過量を調節す
るために主にスリット（ｓｌｉｔ）や格子形態のパター
ンを形成したり半透明膜を用いる。
【００９７】この時、スリットの間に位置したパターン
の線幅やパターンの間の間隔、つまり、スリットの幅は
露光時に用いる露光器の分解能より小さいのが好まし
く、半透明膜を用いる場合にはマスクを製作する時の透
過率を調節するために異なる透過率を有する薄膜を用い
たり厚さが異なる薄膜を用いることができる。
【００９８】このようなマスクを通じて感光膜に光を照
射すれば光に直接露出される部分では高分子が完全に分
解され、スリットパターンや半透明膜が形成されている
部分では光の照射量が少ないので高分子は完全分解され
ない状態であり、遮光膜で遮られた部分では高分子が殆
ど分解されない。次に感光膜を現像すると、高分子分子
が分解されない部分のみが残り、光が少なく照射された
中央部分には光に全く照射されない部分より薄い厚さの
感光膜が残りえる。この時、露光時間を長くすると全て
の分子が分解されるので、そうならないようにしなけれ
ばならない。
【００９９】このような薄い厚さの感光膜１１４はリフ
ローが可能な物質からなる感光膜を用い、光が完全に透
過できる部分と光が完全に透過できない部分とに分けら
れた通常のマスクで露光した後、現像しリフローさせて
感光膜が残留しない部分に感光膜の一部が流れるように
することによって形成することもできる。
【０１００】次に、感光膜パターン１１４及びその下部
の膜、つまり、導電体層６０、中間層５０及び半導体層
４０に対するエッチングを進行する。この時、データ配
線部（Ａ）にはデータ配線及びその下部の膜がそのまま
残っており、チャンネル部（Ｃ）には半導体層だけが残
っていなければならず、残りの部分（Ｂ）には上の三つ
の層６０、５０、４０が全て除去されてゲート絶縁膜３
０が露出されなければならない。
【０１０１】まず、図２７ａ及び２７ｂに示したよう
に、残りの部分（Ｂ）の露出されている導電体層６０を
除去してその下部の中間層５０を露出させる。この過程
では乾式エッチングまたは湿式エッチング方法を全て用
いることができ、この時導電体層６０はエッチングされ
て感光膜パターン１１２、１１４は殆どエッチングされ
ない条件下で行うのが好ましい。しかし、乾式エッチン
グの場合、導電体層６０のみをエッチングして感光膜パ
ターン１１２、１１４はエッチングされない条件を検索
するのが難しいので感光膜パターン１１２、１１４も共
にエッチングされる条件下で行うことができる。この場
合には湿式エッチングの場合より第１部分１１４の厚さ
を厚くしてこの過程で第１部分１１４が除去されて下部
の導電体層６０が露出されないようにする。
【０１０２】導電体層６０がＭｏまたはＭｏＷ合金、Ａ
ｌまたはＡｌ合金、Ｔａのうちのある一つである場合に
は、乾式エッチングや湿式エッチングのうちのいずれも
可能である。しかし、Ｃｒは乾式エッチング方法として
はよく除去されないために導電体層６０がＣｒであれば
湿式エッチングのみを用いるのが良い。導電体層６０が
Ｃｒである湿式エッチングの場合にはエッチング液とし
てＣｅＮＨＯ3を用いることができ、導電体層６０がＭ
ｏやＭｏＷである乾式エッチングの場合のエッチング気
体としてはＣＦ4とＨＣｌの混合気体やＣＦ4とＯ2の混
合気体を用いることができ、後者の場合感光膜に対する
エッチング比も殆ど同様である。
【０１０３】このようにすると、図２７ａ及び図２７ｂ
に示したように、チャンネル部（Ｃ）及びデータ配線部
（Ａ）の導電体層、つまり、ソース/ドレーン用導電体
パターン６７と維持蓄電器用導電体パターン６４のみが
残って残りの部分（Ｂ）の導電体層６０は全て除去され
てその下部の中間層５０が露出される。この時、残った
導電体パターン６７、６４はソース及びドレーン電極６
５、６６が分離されず連結されている点を除くとデータ
配線６２、６４、６５、６６、６８の形態と同一であ
る。また乾式エッチングを用いた場合、感光膜パターン
１１２、１１４もある程度の厚さにエッチングされる。
【０１０４】次に、図２８ａ及び２８ｂに示したよう
に、残りの部分（Ｂ）の露出された中間層５０及びその
下部の半導体層４０を感光膜の第１部分１１４と共に乾
式エッチング方法で同時に除去する。この時のエッチン
グは感光膜パターン１１２、１１４と中間層５０及び半
導体層４０（半導体層と中間層はエッチング選択性が殆
ど無い）が同時にエッチングされ、ゲート絶縁膜３０は
エッチングされない条件下で行わなければならず、特に
感光膜パターン１１２、１１４と半導体層４０に対する
エッチング比が殆ど同一な条件でエッチングするのが好
ましい。例えば、ＳＦ6とＨＣｌの混合気体や、ＳＦ6と
Ｏ2の混合気体を用いると殆ど同一な厚さで二つの膜を
エッチングすることができる。感光膜パターン１１２、
１１４と半導体層４０に対するエッチング比が同一な場
合、第１部分１１４の厚さは半導体層４０と中間層５０
との厚さを合せたものと同一であったり、それより小さ
くなければならない。
【０１０５】このようにすると、図２８ａ及び２８ｂに
示したように、チャンネル部（Ｃ）の第１部分１１４が
除去されてソース/ドレーン用導電体パターン６７が露
出され、残りの部分（Ｂ）の中間層５０及び半導体層４
０が除去されてその下部のゲート絶縁膜３０が露出され
る。一方、データ配線部（Ａ）の第２部分１１２もまた
エッチングされるので厚さが薄くなる。また、この段階
で半導体パターン４２、４８が完成する。図面符号５７
と５８は各々ソース/ドレーン用導電体パターン６７下
部の中間層パターンと維持蓄電器用導電体パターン６４
下部の中間層パターンを示す。
【０１０６】次に、アッシング（ａｓｈｉｎｇ）によっ
てチャンネル部（Ｃ）のソース/ドレーン用導電体パタ
ーン６７の表面に残っている感光膜クズを除去する。
【０１０７】次に、図２９ａ及び２９ｂに示したように
チャンネル部（Ｃ）のソース/ドレーン用導電体パター
ン６７及びその下部のソース/ドレーン用中間層パター
ン５７をエッチングして除去する。この時、エッチング
はソース/ドレーン用導電体パターン６７と中間層パタ
ーン５７の全てに対して乾式エッチングのみで行うこと
ができ、ソース/ドレーン用導電体パターン６７に対し
ては湿式エッチングで、中間層パターン５７に対しては
乾式エッチングで行うことが可能である。前者の場合、
ソース/ドレーン用導電体パターン６７と中間層パター
ン５７とのエッチング選択比が大きい条件下でエッチン
グを行うのが好ましく、これはエッチング選択比が大き
くない場合エッチング終点を探すことが困難であり、チ
ャンネル部（Ｃ）に残る半導体パターン４２の厚さを調
節するのが容易ではないためである。、例えば、ＳＦ6
とＯ2との混合気体を用いてソース/ドレーン用導電体パ
ターン６７をエッチングすることがある。湿式エッチン
グと乾式エッチングとを交互に行う後者の場合には、湿
式エッチングされるソース/ドレーン用導電体パターン
６７の側面はエッチングされるが、乾式エッチングされ
る中間層パターン５７は殆どエッチングされないので階
段模様に作られる。中間層パターン５７及び半導体パタ
ーン４２をエッチングする時に用いるエッチング気体の
例としては、前記に言及したＣＦ4とＨＣｌとの混合気
体やＣＦ4とＯ2との混合気体があり、ＣＦ4とＯ2とを用
いると均一な厚さに半導体パターン４２を残すことがで
きる。この時、図２２ｂに示したものように半導体パタ
ーン４２の一部が除去されて厚さが薄くなることがあ
り、感光膜パターンの第２部分１１２もこの際ある程度
の厚さにエッチングされる。この時のエッチングはゲー
ト絶縁膜３０がエッチングされない条件で行わなければ
ならず、第２部分１１２がエッチングされてその下部の
データ配線６２、６４、６５、６６、６８が露出される
ことがないように感光膜パターンが厚いのが好ましいこ
とはもちろんである。
【０１０８】このようにすると、ソース電極６５とドレ
ーン電極６６とが分離されながらデータ配線６２、６
４、６５、６６、６８とその下部の接触層パターン５
５、５６、５８が完成する。
【０１０９】最後にデータ配線部（Ａ）に残っている感
光膜第２部分１１２を除去する。しかし、第２部分１１
２の除去はチャンネル部（Ｃ）ソース/ドレーン用導電
体パターン６７を除去した後、その下の中間層パターン
５７を除去する前に行われることも可能である。
【０１１０】前述したように、湿式エッチングと乾式エ
ッチングとを交互に行ったり乾式エッチングのみを用い
ることができる。後者の場合には、一種類のエッチング
のみを用いるので工程が比較的に簡単であるが、適当な
エッチング条件を探すのがむずかしい。反面、前者の場
合にはエッチング条件を探すのが比較的にやさしいが、
工程が後者に比べて面倒な点がある。
【０１１１】一方、第１実施例のようにデータ配線６
２、６４、６５、６６、６８とケイ素層５０との間の接
着力を向上させるために２５０〜５００℃程度の温度範
囲でアニーリング工程を実施することができ、このよう
な工程はデータ配線用導電体層６０を積層した後、直ち
に実施でき、データ配線６２、６４、６５、６６、６８
を完成した後、実施することも可能である。このように
アニーリングを実施する場合にはＨＦ処理工程を省略す
ることができる。
【０１１２】このようにしてデータ配線６２、６４、６
５、６６、６８を形成した後、図３０ａ及び３０ｂに示
したように有機絶縁物質または窒化ケイ素などを蒸着し
て保護膜７０を形成し、マスクを用いて保護膜７０をゲ
ート絶縁膜３０と共にエッチングしてドレーン電極６
６、ゲートパッド２４、データパッド６８及び維持蓄電
器用導電体パターン６４を各々露出する接触孔７６、７
４、７８、７２を形成する。
【０１１３】最後に、図２１乃至図２４に示したよう
に、４００Å乃至５００Åの厚さのＩＺＯまたはＩＴＯ
を蒸着しマスクを使用してエッチングしてドレーン電極
６６及び維持蓄電器用導電体パターン６４と連結された
画素電極８２、ゲートパッド２４と連結された補助ゲー
トパッド８４及びデータパッド６８と連結された補助デ
ータパッド８８を形成する。このような本発明の第２実
施例では第１実施例による効果だけでなくデータ配線６
２、６４、６５、６６、６８とその下部の接触層パター
ン５５、５６、５８及び半導体パターン４２、４８を一
つのマスクを用いて形成し、この過程でソース電極６５
とドレーン電極６６とを分離して製造工程を単純化する
ことができる。
【０１１４】
【発明の効果】このように、本発明の配線用導電物質を
積層する前にガラス基板を酸素プラズマ処理したりケイ
素層をＨＦ処理したり銀合金の配線用導電膜をケイ素な
ど半導体の層の上部に積層した後にアニーリングするこ
とによって銀または銀合金からなる薄膜とガラス基板ま
たはケイ素層の接着力を向上させることができる。これ
によって最も低い比抵抗を有する銀または銀合金を配線
として用いることができるので信号の遅延を最少化する
ことができ、大面積及び高解像度の液晶表示装置を具現
することができる。
【図面の簡単な説明】
【図１】本発明の実施例によるガラス基板の上部に積層
された配線用薄膜を示した断面図である。
【図２ａ】本発明の第１実験例による銀で構成された配
線用薄膜をスクラッチテスターで掻いた薄膜の接着状態
を撮った写真である。
【図２ｂ】本発明の第１実験例による銀で構成された配
線用薄膜をスクラッチテスターで掻いた薄膜の接着状態
を撮った写真である。
【図２ｃ】本発明の第１実験例による銀で構成された配
線用薄膜をスクラッチテスターで掻いた薄膜の接着状態
を撮った写真である。
【図２ｄ】本発明の第１実験例による銀で構成された配
線用薄膜をスクラッチテスターで掻いた薄膜の接着状態
を撮った写真である。
【図２ｅ】本発明の第１実験例による銀で構成された配
線用薄膜をスクラッチテスターで掻いた薄膜の接着状態
を撮った写真である。
【図３】本発明の第１実験例による銀で構成された配線
用薄膜とガラス基板との間の接着力を測定したグラフで
ある。
【図４ａ】本発明の第２実験例による２元系銀合金から
なる配線用薄膜をスクラッチテスターで掻いて配線の接
着状態を撮った写真である。
【図４ｂ】本発明の第２実験例による２元系銀合金から
なる配線用薄膜をスクラッチテスターで掻いて配線の接
着状態を撮った写真である。
【図４ｃ】本発明の第２実験例による２元系銀合金から
なる配線用薄膜をスクラッチテスターで掻いて配線の接
着状態を撮った写真である。
【図４ｄ】本発明の第２実験例による２元系銀合金から
なる配線用薄膜をスクラッチテスターで掻いて配線の接
着状態を撮った写真である。
【図４ｅ】本発明の第２実験例による２元系銀合金から
なる配線用薄膜をスクラッチテスターで掻いて配線の接
着状態を撮った写真である。
【図５】本発明の第２実験例による２元系銀合金からな
る配線用薄膜とガラス基板との間の接着力を測定したグ
ラフである。
【図６ａ】本発明の第３実験例による３元系銀合金から
なる配線用薄膜をスクラッチテスターで掻いて配線の接
着状態を撮った写真である。
【図６ｂ】本発明の第３実験例による３元系銀合金から
なる配線用薄膜をスクラッチテスターで掻いて配線の接
着状態を撮った写真である。
【図６ｃ】本発明の第３実験例による３元系銀合金から
なる配線用薄膜をスクラッチテスターで掻いて配線の接
着状態を撮った写真である。
【図６ｄ】本発明の第３実験例による３元系銀合金から
なる配線用薄膜をスクラッチテスターで掻いて配線の接
着状態を撮った写真である。
【図６ｅ】本発明の第３実験例による３元系銀合金から
なる配線用薄膜をスクラッチテスターで掻いて配線の接
着状態を撮った写真である。
【図７】本発明の第３実験例による３元系銀合金からな
る配線用薄膜とガラス基板との間の接着力を測定したグ
ラフである。
【図８ａ】本発明の第４実験例による銀合金（ＡｇＭ
ｇ）からなる配線用薄膜をスクラッチテスターで掻いて
薄膜の接着状態を撮った写真である。
【図８ｂ】本発明の第４実験例による銀合金（ＡｇＭ
ｇ）からなる配線用薄膜をスクラッチテスターで掻いて
薄膜の接着状態を撮った写真である。
【図８ｃ】本発明の第４実験例による銀合金（ＡｇＭ
ｇ）からなる配線用薄膜をスクラッチテスターで掻いて
薄膜の接着状態を撮った写真である。
【図８ｄ】本発明の第４実験例による銀合金（ＡｇＭ
ｇ）からなる配線用薄膜をスクラッチテスターで掻いて
薄膜の接着状態を撮った写真である。
【図９】本発明の第４実験例による銀からなる配線用薄
膜とガラス基板との間の接着力を測定したグラフであ
る。
【図１０ａ】本発明の第５実験例による銀合金（ＡｇＴ
ｉ）の導電物質からなる配線をスクラッチテスターで掻
いて配線の接着状態を撮った写真である。
【図１０ｂ】本発明の第５実験例による銀合金（ＡｇＴ
ｉ）の導電物質からなる配線をスクラッチテスターで掻
いて配線の接着状態を撮った写真である。
【図１０ｃ】本発明の第５実験例による銀合金（ＡｇＴ
ｉ）の導電物質からなる配線をスクラッチテスターで掻
いて配線の接着状態を撮った写真である。
【図１０ｄ】本発明の第５実験例による銀合金（ＡｇＴ
ｉ）の導電物質からなる配線をスクラッチテスターで掻
いて配線の接着状態を撮った写真である。
【図１１】本発明の第５実験例による銀合金（ＡｇＴ
ｉ）の導電物質からなる配線用薄膜とけい素基板との間
の接着力を測定したグラフである。
【図１２】ＨＦ処理していない基板とＨＦ処理した基板
に各々蒸着した２種類の銀合金（ＡｇＭｇ、ＡｇＴｉ）
のアニーリング温度による比抵抗変化を各々示したグラ
フである。
【図１３】ＨＦ処理していない基板とＨＦ処理した基板
に各々蒸着した２種類の銀合金（ＡｇＭｇ、ＡｇＴｉ）
のアニーリング温度による比抵抗変化を各々示したグラ
フである。
【図１４】ケイ素を含む合金の共晶温度（Ｅｕｔｅｃｔ
ｉｃ Ｔｅｍｐｅｒａｔｕｒｅ、Ｋ）とそれにともなう
エンタルピ（△Ｈｆ、ｋａｌ/ｍｏｌｅ）を示したグラ
フである。
【図１５】本発明の第１実施例による液晶表示装置用薄
膜トランジスタ基板の配置図である。
【図１６】図１５に示した薄膜トランジスタ基板をXVI-
XVI'線に沿って切断して示した断面図である。
【図１７ａ】本発明の第１実施例による液晶表示装置用
薄膜トランジスタ基板を製造する中間過程をその工程順
序によって示した薄膜トランジスタ基板の配置図であ
る。
【図１７ｂ】図１７ａでXVIIｂ-XVIIｂ'線に沿って切断
した断面図である。
【図１８ａ】本発明の第１実施例による液晶表示装置用
薄膜トランジスタ基板を製造する中間過程をその工程順
序によって示した薄膜トランジスタ基板の配置図であ
る。
【図１８ｂ】図１８ａでXVIIIｂ-XVIIIｂ'線に沿って切
断して示した図面であって、図１７ｂの次の段階を示し
た断面図である。
【図１９ａ】本発明の第１実施例による液晶表示装置用
薄膜トランジスタ基板を製造する中間過程をその工程順
序によって示した薄膜トランジスタ基板の配置図であ
る。
【図１９ｂ】図１９ａでXIXｂ-XIXｂ'線に沿って切断し
て示した図面であって、図１８ｂの次の段階を示した断
面図である。
【図２０ａ】本発明の第１実施例による液晶表示装置用
薄膜トランジスタ基板を製造する中間過程をその工程順
序によって示した薄膜トランジスタ基板の配置図であ
る。
【図２０ｂ】図２０ａでXXｂ-XXｂ'線に沿って切断して
示した図面であって、図１９ｂの次の段階を示した断面
図である。
【図２１】本発明の第２実施例による液晶表示装置用薄
膜トランジスタ基板の配置図である。
【図２２】図２１に示した薄膜トランジスタ基板をXXII
-XXII'線に沿って切断して示した断面図である。
【図２３】図２１に示した薄膜トランジスタ基板をXXII
I-XXIII'線に沿って切断して示した断面図である。
【図２４ａ】本発明の第２実施例によって製造する第１
段階における薄膜トランジスタ基板の配置図である。
【図２４ｂ】図２４ａでXXIVｂ-XXIVｂ'線に沿って切断
して示した断面図である。
【図２４ｃ】図２４ａでXXIVｃ-XXIVｃ'線に沿って切断
して示した断面図である。
【図２５ａ】図２４ａでXXIVｂ-XXIVｂ'線に沿って切断
して示した断面図であって、図２４ｂの次の段階におけ
る断面図である。
【図２５ｂ】図２４ａでXXIVｃ-XXIVｃ'線に沿って切断
して示した断面図であって、図２４ｃの次の段階におけ
る断面図である。
【図２６ａ】図２５ａ及び２５ｂの次の段階における薄
膜トランジスタ基板の配置図である。
【図２６ｂ】図２６ａでXXVIｂ-XXVIｂ'線に沿って切断
して示した断面図である。
【図２６ｃ】図２６ａでXXVIｃ-XXVIｃ'線に沿って切断
して示した断面図である。
【図２７ａ】図２６ａでXXVIｂ-XXVIｂ'線に沿って切断
して示した断面図であって、図２６ｂの次の段階を示し
た図面である。
【図２７ｂ】図２６ａでXXVIｃ-XXVIｃ'線に沿って切断
して示した断面図であって、図２６ｃの次の段階を示し
た図面である。
【図２８ａ】図２６ａでXXVIｂ-XXVIｂ'線に沿って切断
して示した断面図であって、図２７ａの次の段階を示し
た図面である。
【図２８ｂ】図２６ａでXXVIｃ-XXVIｃ'線に沿って切断
して示した断面図であって、図２７ｂの次の段階を示し
た図面である。
【図２９ａ】図２６ａでXXVIｂ-XXVIｂ'線に沿って切断
して示した断面図であって、図２６ｂの次の段階を工程
順序によって示した図面である。
【図２９ｂ】図２６ａでXXVIｃ-XXVIｃ'線に沿って切断
して示した断面図であって、図２８ａの次の段階を示し
た図面である。
【図３０ａ】図２９ａ及び図２９ｂの次の段階における
薄膜トランジスタ基板の配置図である。
【図３０ｂ】図３０ａでXXXｂ-XXXｂ'線に沿って切断し
て示した断面図である。
【図３０ｃ】図３０ａでXXXｃ-XXXｃ'線に沿って切断し
て示した断面図である。
【符号の説明】
１０ ガラスまたはけい素基板 ２０、２００ 配線用薄膜 ２２、２４、２６ ゲート配線 ３０ ゲート絶縁膜 ４０ 半導体層 ４２、４８ 半導体パターン ５０ 非晶質けい素層 ５５、５６ 抵抗接触層 ５７ 中間層パターン ６０ 導電体層 ６２，６４、６５，６６，６８ データ配線 ６７ ソース／ドレーン用導電体パターン ７０ 保護膜 ７２、７４、７６ 接触孔 ８２ 画素電極 ８４ ゲートパッド ８８ 補助データパッド １００ 基板 １１０ 感光膜 １１２、１１４ 感光膜パターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１６Ｖ ５Ｇ４３５ 29/43 ６１７Ｍ 29/786 ６２７Ｆ 29/62 21/88 Ｍ (72)発明者 李 在 甲 大韓民国ソウル市松坡区松坡２洞漢陽アパ ート27棟903号 (72)発明者 趙 範 錫 大韓民国ソウル市城北区貞陵洞861−１ Ｆターム(参考） 2H092 GA24 GA25 GA34 HA06 JA24 JA37 JA41 NA25 NA28 PA01 4M104 AA01 AA09 BB01 BB08 CC01 CC05 DD22 DD37 DD78 DD79 DD84 FF13 GG09 HH08 HH09 5C094 AA13 AA21 AA43 AA53 AA55 BA03 BA43 CA19 DA13 EA04 EA10 EB02 EB05 FB02 FB12 FB14 FB15 GB10 JA01 JA20 5F033 GG04 HH04 HH14 HH25 HH38 JJ38 KK04 KK14 KK25 LL02 MM05 PP15 QQ00 QQ20 QQ70 QQ73 QQ91 VV06 VV15 WW00 WW03 WW04 WW05 XX10 XX13 5F110 AA03 AA26 BB01 CC07 DD02 DD25 EE02 EE06 EE44 EE47 EE48 FF03 FF29 GG02 GG15 GG44 GG58 HK03 HK04 HK05 HK06 HK09 HK16 HK21 HK25 HK33 HK34 HK41 HK42 HL07 NN12 NN23 NN24 NN27 NN33 NN37 NN72 NN73 QQ01 QQ03 QQ09 5G435 AA17 BB12 EE41 KK09

Claims (44)

    【特許請求の範囲】
  1. 【請求項１】ケイ素またはガラス基板上部に形成されて
    おり、銀または銀合金からなる薄膜を含む表示装置用配
    線。
  2. 【請求項２】前記銀合金は銀を基本物質とし、原子百分
    率０．０１〜２０ａｔｏｍｉｃ％未満のＭｇ、Ｃａ、Ｔ
    ｈ、Ｚｒ、Ｃｏ、Ｎｉ、Ｔｉ、Ｖ、Ｎｂ、Ｍｏ、Ｔａ、
    ＷまたはＣｒを合金用導電物質として一つまたは二つを
    含む、請求項１に記載の表示装置用配線。
  3. 【請求項３】前記銀合金は銀を基本物質とし、原子百分
    率０．０１〜２０ａｔｏｍｉｃ％未満のＰｄ、Ｃｕ、Ｍ
    ｇ、Ａｌ、Ｌｉ、Ｐｕ、Ｎｐ、Ｃｅ、Ｅｕ、Ｐｒ、Ｃ
    ａ、Ｌａ、Ｎｂ、ＮｄまたはＳｍの合金用導電物質を一
    つまたは二つを含む、請求項１に記載の表示装置用配
    線。
  4. 【請求項４】基板を酸素プラズマ処理する段階、 前記基板の上部に銀または銀合金の薄膜を積層する段
    階、そして前記薄膜をパターニングする段階を含む表示
    装置用配線の製造方法。
  5. 【請求項５】前記薄膜を積層段階は銀を基本物質とし、
    原子百分率０．０１〜２０ａｔｏｍｉｃ％未満のＰｄ、
    Ｃｕ、Ｍｇ、Ａｌ、Ｌｉ、Ｐｕ、Ｎｐ、Ｃｅ、Ｅｕ、Ｐ
    ｒ、Ｃａ、Ｌａ、Ｎｂ、ＮｄまたはＳｍの合金用導電物
    質を一つまたは二つ含む標的をスパッタリングして積層
    する表示装置用配線の製造方法。
  6. 【請求項６】前記薄膜をアニーリングする段階をさらに
    含む、請求項４に記載の表示装置用配線の製造方法。
  7. 【請求項７】前記アニーリング段階は２５０〜５００℃
    範囲の温度と真空または窒素または水素雰囲気で３０分
    〜２時間ほど実施する、請求項６に記載の表示装置用配
    線の製造方法。
  8. 【請求項８】前記基板はガラス基板である、請求項４に
    記載の表示装置用配線の製造方法。
  9. 【請求項９】前記酸素プラズマ処理段階は１〜１００ｔ
    ｏｒｒの圧力で酸素気体を１〜１０００ｓｃｃｍに注入
    しながら３０秒〜３０分の範囲時間ほど実施する、請求
    項４に記載の表示装置用配線の製造方法。
  10. 【請求項１０】ケイ素基板をＨＦ処理する段階、 前記基板の上部に銀合金の薄膜を積層する段階、そして
    前記薄膜をパターニングする段階を含む表示装置用配線
    の製造方法。
  11. 【請求項１１】前記ＨＦ処理段階、 前記ケイ素基板をＨＦ原液を超純水に１/５０〜１/２０
    ００倍に希薄したＨＦ試料液に浸す段階を含む、請求項
    １０に記載の表示装置用配線の製造方法。
  12. 【請求項１２】前記薄膜積層段階は銀（Ａｇ）を基本物
    質とし、原子百分率０．０１〜２０ａｔｏｍｉｃ％未満
    のＭｇ、Ｃａ、Ｔｈ、Ｚｒ、Ｃｏ、Ｎｉ、Ｔｉ、Ｖ、Ｎ
    ｂ、Ｍｏ、Ｔａ、ＷまたはＣｒの合金用導電物質を一つ
    または二つ含む標的をスパッタリングして積層する、請
    求項１０に記載の表示装置用配線の製造方法。
  13. 【請求項１３】前記薄膜をアニーリングする段階をさら
    に含む、請求項１０に記載の表示装置用配線の製造方
    法。
  14. 【請求項１４】前記アニーリング段階は２５０〜５００
    ℃温度範囲の真空、水素または窒素雰囲気で３０分〜２
    時間程実施する、請求項１３に記載の表示装置用配線の
    製造方法。
  15. 【請求項１５】基板を酸素プラズマ処理する段階、 前記基板の上部に銀または銀合金の薄膜を積層する段
    階、 前記薄膜をパターニングしてゲート線及びゲート電極を
    含むゲート配線を形成する段階、 前記基板上にゲート絶縁膜を積層する段階、 前記ゲート絶縁膜上部にドーピングされていない非晶質
    シリコン層の半導体層を形成する段階、 データ線、ソース電極及びドレーン電極を含むデータ配
    線を形成する段階を含む薄膜トランジスタアレイ基板の
    製造方法。
  16. 【請求項１６】前記銀合金の薄膜を積層する段階は銀を
    基本物質とし、原子百分率０．０１〜２０ａｔｏｍｉｃ
    ％未満のＰｄ、Ｃｕ、Ｍｇ、Ａｌ、Ｌｉ、Ｐｕ、Ｎｐ、
    Ｃｅ、Ｅｕ、Ｐｒ、Ｃａ、Ｌａ、Ｎｂ、ＮｄまたはＳｍ
    の合金用導電物質を一つまたは二つ含む標的をスパッタ
    リングして積層する、請求項１５に記載の薄膜トランジ
    スタアレイ基板の製造方法。
  17. 【請求項１７】前記薄膜をアニーリングする段階をさら
    に含む、請求項１５に記載の薄膜トランジスタアレイ基
    板の製造方法。
  18. 【請求項１８】前記アニーリング段階は２５０〜５００
    ℃範囲の温度と真空、窒素または水素雰囲気で３０分〜
    ２時間ほど実施する、請求項１７に記載の薄膜トランジ
    スタアレイ基板の製造方法。
  19. 【請求項１９】前記酸素プラズマ処理段階は１〜１００
    ｔｏｒｒの圧力で酸素気体を１〜１０００ｓｃｃｍに注
    入しながら３０秒〜３０分の時間ほど実施する、請求項
    １５に記載の薄膜トランジスタアレイ基板の製造方法。
  20. 【請求項２０】前記半導体層を覆う保護膜を積層する段
    階、そして前記ドレーン電極と連結される画素電極を形
    成する段階をさらに含む、請求項１５に記載の薄膜トラ
    ンジスタアレイ基板の製造方法。
  21. 【請求項２１】前記画素電極は透明な導電物質で形成す
    る、請求項２０に記載の薄膜トランジスタアレイ基板の
    製造方法。
  22. 【請求項２２】前記ゲート配線は前記ゲート線に連結さ
    れているゲートパッドをさらに含み、前記データ配線は
    前記データ線に連結されているデータパッドをさらに含
    み、 前記画素電極形成段階で前記ゲートパッド及び前記デー
    タパッドと連結される補助ゲート及び補助データパッド
    を形成する、請求項２１に記載の薄膜トランジスタアレ
    イ基板の製造方法。
  23. 【請求項２３】前記半導体層と前記データ配線との間に
    抵抗性接触層を形成する段階をさらに含む、請求項１５
    に記載の薄膜トランジスタアレイ基板の製造方法。
  24. 【請求項２４】前記データ配線と前記接触層及び前記半
    導体層を同一な写真エッチング工程で形成する、請求項
    ２３に記載の薄膜トランジスタアレイ基板の製造方法。
  25. 【請求項２５】前記基板はガラス基板である、請求項１
    ５に記載の薄膜トランジスタアレイ基板の製造方法。
  26. 【請求項２６】基板の上部にゲート配線用導電物質を積
    層しパターニングしてゲート線及びゲート電極を含むゲ
    ート配線を形成する段階、 前記基板上にゲート絶縁膜を積層する段階、 前記ゲート絶縁膜上部に半導体層を形成する段階、 前記半導体層をＨＦ処理する段階、 前記半導体層上部に銀合金の薄膜を積層する段階、 前記薄膜をパターニングしてデータ線、ソース電極及び
    ドレーン電極を含むデータ配線を形成する段階を含む薄
    膜トランジスタアレイ基板の製造方法。
  27. 【請求項２７】基板の上部にゲート配線用導電物質を積
    層しパターニングしてゲート線及びゲート電極を含むゲ
    ート配線を形成する段階、 前記基板上にゲート絶縁膜を積層する段階、 前記ゲート絶縁膜上部にドーピングされていない非晶質
    ケイ素層の半導体層を形成する段階、 前記半導体層上部に銀合金の薄膜を積層する段階、 アニーリングを実施して前記半導体層と前記薄膜との間
    の接着力を強化する段階、 前記薄膜をパターニングしてデータ線、ソース電極及び
    ドレーン電極を含むデータ配線を形成する段階を含む薄
    膜トランジスタアレイ基板の製造方法。
  28. 【請求項２８】前記薄膜積層する段階は銀（Ａｇ）を基
    本物質とし、原子百分率０．０１〜２０ａｔｏｍｉｃ％
    未満のＭｇ、Ｃａ、Ｔｈ、Ｚｒ、Ｃｏ、Ｎｉ、Ｔｉ、
    Ｖ、Ｎｂ、Ｍｏ、Ｔａ、ＷまたはＣｒの合金用導電物質
    を一つまたは二つ含む標的をスパッタリングして積層す
    る、請求項２６または２７に記載の薄膜トランジスタア
    レイ基板の製造方法。
  29. 【請求項２９】前記薄膜形成段階の後、アニーリングす
    る段階をさらに含む、請求項２６に記載の薄膜トランジ
    スタアレイ基板の製造方法。
  30. 【請求項３０】前記アニーリング段階は２５０〜５００
    ℃の範囲で実施する、請求項２７または２９に記載の薄
    膜トランジスタアレイ基板の製造方法。
  31. 【請求項３１】前記半導体層を覆う保護膜を積層する段
    階、そして前記ドレーン電極と連結される画素電極を形
    成する段階をさらに含む、請求項２６または２７に記載
    の薄膜トランジスタアレイ基板の製造方法。
  32. 【請求項３２】前記画素電極は透明な導電物質で形成す
    る、請求項３１に記載の薄膜トランジスタアレイ基板の
    製造方法。
  33. 【請求項３３】前記ゲート配線は前記ゲート線に連結さ
    れているゲートパッドをさらに含み、前記データ配線は
    前記データ線に連結されているデータパッドをさらに含
    み、 前記画素電極形成段階で前記ゲートパッド及び前記デー
    タパッドと連結される補助ゲート及び補助データパッド
    を形成する、請求項３２に記載の薄膜トランジスタアレ
    イ基板の製造方法。
  34. 【請求項３４】前記半導体層はケイ素を含む、請求項２
    ６または２７に記載の薄膜トランジスタアレイ基板の製
    造方法。
  35. 【請求項３５】前記半導体層は下部のドーピングされて
    いない非晶質ケイ素層と上部のドーピングされた非晶質
    ケイ素層とを含む、請求項３４に記載の薄膜トランジス
    タアレイ基板の製造方法。
  36. 【請求項３６】前記データ配線と前記ドーピングされた
    非晶質ケイ素層及び前記ドーピングされていない非晶質
    ケイ素層を同一な写真エッチング工程で形成する、請求
    項３４に記載の薄膜トランジスタアレイ基板の製造方
    法。
  37. 【請求項３７】ガラス基板上に形成されており、ゲート
    線、前記ゲート線に連結されているゲート電極を含むゲ
    ート配線、 前記ゲート配線を覆うゲート絶縁膜、 前記ゲート絶縁膜上部に形成されている半導体層、 前記ゲート絶縁膜または半導体層上部に形成されてお
    り、データ線、前記データ線と連結されていて前記ゲー
    ト電極に隣接するソース電極及び前記ゲート電極に対し
    て前記ソース電極の対向側に位置するドレーン電極を含
    むデータ配線を含む薄膜トランジスタアレイ基板であっ
    て、 前記ゲート配線または前記データ配線は銀または銀合金
    からなる薄膜トランジスタアレイ基板。
  38. 【請求項３８】前記銀合金は銀を基本物質とし、原子百
    分率０．０１〜２０ａｔｏｍｉｃ％未満のＰｄ、Ｃｕ、
    Ｍｇ、Ａｌ、Ｌｉ、Ｐｕ、Ｎｐ、Ｃｅ、Ｅｕ、Ｐｒ、Ｃ
    ａ、Ｌａ、Ｎｂ、ＮｄまたはＳｍの合金用導電物質を一
    つまたは二つ含む、請求項３７に記載の薄膜トランジス
    タアレイ基板。
  39. 【請求項３９】前記銀合金は銀（Ａｇ）を基本物質と
    し、原子百分率０．０１〜２０ａｔｏｍｉｃ％未満のＭ
    ｇ、Ｃａ、Ｔｈ、Ｚｒ、Ｃｏ、Ｎｉ、Ｔｉ、Ｖ、Ｎｂ、
    Ｍｏ、Ｔａ、ＷまたはＣｒの合金用導電物質を一つまた
    は二つ含む、請求項３７に記載の薄膜トランジスタアレ
    イ基板。
  40. 【請求項４０】前記半導体層を覆う保護膜をさらに含
    む、請求項３８または３９に記載の薄膜トランジスタア
    レイ基板。
  41. 【請求項４１】前記保護膜上部に形成されており、透明
    な導電物質からなる画素電極をさらに含む、請求項４０
    に記載の薄膜トランジスタアレイ基板。
  42. 【請求項４２】前記ゲート配線は前記ゲート線に連結さ
    れて外部から信号の伝達を受けるゲートパッドをさらに
    含み、前記データ配線は前記データ線に連結されて外部
    から信号の伝達を受けるデータパッドをさらに含み、 前記画素電極と同一層で形成されており、前記ゲートパ
    ッド及び前記データパッドと電気的に連結されている補
    助ゲートパッド及び補助データパッドをさらに含む薄膜
    トランジスタアレイ基板。
  43. 【請求項４３】前記半導体パターンと前記データ配線と
    の間に形成されており、不純物で高濃度にドーピングさ
    れている抵抗性接触層パターンをさらに含む、請求項３
    ８または３９に記載の薄膜トランジスタアレイ基板。
  44. 【請求項４４】前記半導体パターンは前記チャンネル部
    を除くと前記データ配線と同一な模様である、請求項４
    ３に記載の薄膜トランジスタアレイ基板。
JP2001212621A 2001-04-13 2001-07-12 配線及びその製造方法とその配線を含む薄膜トランジスタ基板及びその製造方法 Pending JP2002328629A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010019874A KR100750922B1 (ko) 2001-04-13 2001-04-13 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR2001-19874 2001-04-13

Publications (1)

Publication Number Publication Date
JP2002328629A true JP2002328629A (ja) 2002-11-15

Family

ID=19708218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001212621A Pending JP2002328629A (ja) 2001-04-13 2001-07-12 配線及びその製造方法とその配線を含む薄膜トランジスタ基板及びその製造方法

Country Status (4)

Country Link
US (2) US6867108B2 (ja)
JP (1) JP2002328629A (ja)
KR (1) KR100750922B1 (ja)
TW (1) TW502382B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373867A (ja) * 2001-06-14 2002-12-26 Idemitsu Kosan Co Ltd 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
JP2005026690A (ja) * 2003-06-30 2005-01-27 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
WO2005031681A1 (ja) * 2003-09-30 2005-04-07 Asahi Glass Company, Limited 配線付き基体形成用積層体、配線付き基体およびそれらの製造方法
JP2007053363A (ja) * 2005-08-12 2007-03-01 Samsung Electronics Co Ltd 配線及びその形成方法と薄膜トランジスタ基板及びその製造方法
JP2010041058A (ja) * 2008-08-06 2010-02-18 Samsung Electronics Co Ltd 薄膜トランジスタ基板とその製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333274B1 (ko) * 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
KR100859512B1 (ko) * 2002-04-25 2008-09-22 삼성전자주식회사 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법
WO2003098641A1 (fr) * 2002-05-17 2003-11-27 Idemitsu Kousan Co., Ltd. Materiau de cablage et tableau de connexions mettant en oeuvre ce materiau
US7598593B2 (en) * 2003-07-16 2009-10-06 Showa Denko K.K. N-type ohmic electrode for n-type group III nitride semiconductor, semiconductor light-emitting device with the electrode, and method for forming n-type ohmic electrode
TWI319776B (en) * 2003-07-23 2010-01-21 Silver alloy material, circuit substrate, electronic device, and method for manufacturing circuit substrate
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
TWI282969B (en) * 2004-04-29 2007-06-21 Au Optronics Corp Thin film transistor array and fabricating method thereof
JP4802462B2 (ja) * 2004-07-27 2011-10-26 三菱電機株式会社 薄膜トランジスタアレイ基板の製造方法
US7270694B2 (en) * 2004-10-05 2007-09-18 Xerox Corporation Stabilized silver nanoparticles and their use
KR100669801B1 (ko) * 2004-12-04 2007-01-16 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 상기 유기 박막 트랜지스터의 제조방법
KR101282397B1 (ko) 2004-12-07 2013-07-04 삼성디스플레이 주식회사 표시 장치용 배선, 상기 배선을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
DE102004059876B4 (de) * 2004-12-10 2010-01-28 W.C. Heraeus Gmbh Verwendung eines Sputtertargets aus einer Silberlegierung sowie Glassubstrat mit Wärmedämmschicht
TWI271865B (en) * 2005-04-06 2007-01-21 Au Optronics Corp Thin film transistor
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
TWI369554B (en) * 2007-12-27 2012-08-01 Au Optronics Corp Pixel structure and manufacturing method thereof
KR20120023082A (ko) * 2009-06-12 2012-03-12 가부시키가이샤 알박 전자 장치의 형성 방법, 전자 장치, 반도체 장치 및 트랜지스터
TWI451179B (zh) * 2011-11-17 2014-09-01 友達光電股份有限公司 畫素結構及其製造方法
KR101454190B1 (ko) * 2012-12-07 2014-11-03 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR20150076878A (ko) * 2013-12-27 2015-07-07 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
GB2574265B (en) * 2018-06-01 2022-04-06 Flexenable Ltd Transistor Arrays
KR20200142319A (ko) 2019-06-12 2020-12-22 엘지전자 주식회사 면상 발열체 및 그 제조방법
KR102239330B1 (ko) 2019-06-12 2021-04-12 엘지전자 주식회사 제어된 산화막을 가지는 면상 발열체 및 그 제조방법
KR102822630B1 (ko) 2024-10-15 2025-06-20 주식회사 비앤씨솔루션 폐배터리 유가금속 자원회수를 위한 유기산 기반 des 제조 및 회수 후 용매재생공정

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07134300A (ja) * 1993-11-10 1995-05-23 Toppan Printing Co Ltd 反射型液晶表示装置
JPH09123337A (ja) * 1995-03-22 1997-05-13 Toppan Printing Co Ltd 多層導電膜、並びにこれを用いた透明電極板および液晶表示装置
JPH1062815A (ja) * 1996-08-26 1998-03-06 Toppan Printing Co Ltd 液晶表示装置用電極板
JPH11135507A (ja) * 1997-10-29 1999-05-21 Sharp Corp 導電層の形成方法および液晶表示装置の製造方法
JPH11337917A (ja) * 1998-05-21 1999-12-10 Seiko Epson Corp 液晶表示装置の製造方法
JP2000150899A (ja) * 1998-11-17 2000-05-30 Hitachi Ltd 薄膜形成方法
JP2000259096A (ja) * 1999-03-08 2000-09-22 Canon Inc 表示デバイス用基板の製造方法および表示デバイス用基板
JP2000259095A (ja) * 1999-03-09 2000-09-22 Canon Inc 画像表示デバイス用基板
JP2000331978A (ja) * 1999-03-15 2000-11-30 Matsushita Electronics Industry Corp 電子デバイスの洗浄方法及びその製造方法
JP2000349298A (ja) * 1999-03-26 2000-12-15 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JP2001005038A (ja) * 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
JP2001007050A (ja) * 1999-04-19 2001-01-12 Kobe Steel Ltd 配線膜の形成方法
JP2001053076A (ja) * 1999-08-10 2001-02-23 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
KR20010029343A (ko) * 1999-09-30 2001-04-06 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP2001166338A (ja) * 1999-09-30 2001-06-22 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0678196B2 (ja) * 1985-03-28 1994-10-05 京セラ株式会社 メタライズ用組成物
JPH07249867A (ja) * 1994-03-09 1995-09-26 Oki Electric Ind Co Ltd 絶縁膜の表面処理方法
DE69629613T2 (de) * 1995-03-22 2004-06-17 Toppan Printing Co. Ltd. Mehrschichtiger, elektrisch leitender Film, transparentes Elektrodensubstrat und Flüssigkristallanzeige die diesen benutzen
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
US5985700A (en) * 1996-11-26 1999-11-16 Corning Incorporated TFT fabrication on leached glass surface
KR100612984B1 (ko) * 1998-01-30 2006-10-31 삼성전자주식회사 박막 트랜지스터의 제조 방법
US6274412B1 (en) * 1998-12-21 2001-08-14 Parelec, Inc. Material and method for printing high conductivity electrical conductors and other components on thin film transistor arrays
JP4247863B2 (ja) * 1999-07-12 2009-04-02 ソニー株式会社 電子部品用金属材料、電子部品用配線材料、電子部品用電極材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
JP2001147424A (ja) * 1999-11-19 2001-05-29 Hitachi Ltd 導電性薄膜形成用の絶縁基板およびこの絶縁基板を用いた液晶表示素子
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
JP2002110678A (ja) * 2000-09-29 2002-04-12 Matsushita Electric Ind Co Ltd Ａｇ系合金とＡｇ系合金薄膜、およびそれを用いた薄膜トランジスタ、薄膜トランジスタアレイとそれらの製造方法
KR100737910B1 (ko) * 2000-11-27 2007-07-10 삼성전자주식회사 폴리실리콘형 박막트랜지스터 제조방법
JP2002250936A (ja) * 2001-02-27 2002-09-06 Hitachi Ltd 液晶表示装置
WO2003098641A1 (fr) * 2002-05-17 2003-11-27 Idemitsu Kousan Co., Ltd. Materiau de cablage et tableau de connexions mettant en oeuvre ce materiau
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07134300A (ja) * 1993-11-10 1995-05-23 Toppan Printing Co Ltd 反射型液晶表示装置
JPH09123337A (ja) * 1995-03-22 1997-05-13 Toppan Printing Co Ltd 多層導電膜、並びにこれを用いた透明電極板および液晶表示装置
JPH1062815A (ja) * 1996-08-26 1998-03-06 Toppan Printing Co Ltd 液晶表示装置用電極板
JPH11135507A (ja) * 1997-10-29 1999-05-21 Sharp Corp 導電層の形成方法および液晶表示装置の製造方法
JPH11337917A (ja) * 1998-05-21 1999-12-10 Seiko Epson Corp 液晶表示装置の製造方法
JP2000150899A (ja) * 1998-11-17 2000-05-30 Hitachi Ltd 薄膜形成方法
JP2000259096A (ja) * 1999-03-08 2000-09-22 Canon Inc 表示デバイス用基板の製造方法および表示デバイス用基板
JP2000259095A (ja) * 1999-03-09 2000-09-22 Canon Inc 画像表示デバイス用基板
JP2000331978A (ja) * 1999-03-15 2000-11-30 Matsushita Electronics Industry Corp 電子デバイスの洗浄方法及びその製造方法
JP2000349298A (ja) * 1999-03-26 2000-12-15 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
JP2001007050A (ja) * 1999-04-19 2001-01-12 Kobe Steel Ltd 配線膜の形成方法
JP2001005038A (ja) * 1999-04-26 2001-01-12 Samsung Electronics Co Ltd 表示装置用薄膜トランジスタ基板及びその製造方法
JP2001053076A (ja) * 1999-08-10 2001-02-23 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
KR20010029343A (ko) * 1999-09-30 2001-04-06 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP2001166338A (ja) * 1999-09-30 2001-06-22 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373867A (ja) * 2001-06-14 2002-12-26 Idemitsu Kosan Co Ltd 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法
JP2005026690A (ja) * 2003-06-30 2005-01-27 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
US8093595B2 (en) 2003-06-30 2012-01-10 Samsung Electronics Co., Ltd. Thin film array panel and manufacturing method thereof
WO2005031681A1 (ja) * 2003-09-30 2005-04-07 Asahi Glass Company, Limited 配線付き基体形成用積層体、配線付き基体およびそれらの製造方法
JP2007053363A (ja) * 2005-08-12 2007-03-01 Samsung Electronics Co Ltd 配線及びその形成方法と薄膜トランジスタ基板及びその製造方法
JP2010041058A (ja) * 2008-08-06 2010-02-18 Samsung Electronics Co Ltd 薄膜トランジスタ基板とその製造方法

Also Published As

Publication number Publication date
US6867108B2 (en) 2005-03-15
US7276731B2 (en) 2007-10-02
US20050145844A1 (en) 2005-07-07
KR20020079155A (ko) 2002-10-19
US20020151174A1 (en) 2002-10-17
TW502382B (en) 2002-09-11
KR100750922B1 (ko) 2007-08-22

Similar Documents

Publication Publication Date Title
JP2002328629A (ja) 配線及びその製造方法とその配線を含む薄膜トランジスタ基板及びその製造方法
JP5198066B2 (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR100366768B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP4790134B2 (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
US7524706B2 (en) Method of fabricating a thin film transistor array panel
JP2001230321A (ja) 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスタ基板及びその製造方法
JP4368200B2 (ja) 薄膜トランジスタ基板及びその製造方法
WO2000036641A1 (fr) Fils, substrat de transistor a film mince et leur procede de fabrication; dispositif a affichage a cristaux liquides
JP2002246607A (ja) 薄膜トランジスタ基板及びその製造方法
JP4996789B2 (ja) 配線の接触構造形成方法、薄膜トランジスタ基板の製造方法
JP5215543B2 (ja) 薄膜トランジスタ基板
US7785941B2 (en) Method of fabricating thin film transistor
JPH10240150A (ja) 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
KR20080037296A (ko) 박막 트랜지스터 기판 및 그 제조방법
JP2007053363A5 (ja)
JP2005506712A (ja) 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法
JP4210658B2 (ja) 薄膜トランジスタ液晶表示装置（ｔｆｔｌｃｄ）用基板のアルミニウム配線形成方法とこれにより製造されたｔｆｔｌｃｄ基板
US20150115273A1 (en) Array substrate, method for manufacturing the same and display device
KR100477141B1 (ko) 금속막과그위에절연층을포함하는반도체장치의제조방법
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100859512B1 (ko) 배선 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터어레이 기판 및 그의 제조 방법
KR100777706B1 (ko) 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR100656917B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100375497B1 (ko) 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR100709707B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080124

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111025