JP2002314000A - ボール・グリッド・アレイ基板ビア構造 - Google Patents

Abstract

(57)【要約】 【課題】 ボール・グリッド・アレイ基板用の進歩した
ビア構造を提供する。 【解決手段】 各ビア中のはんだ付け可能な固体導体コ
ア７２を部分的にメッキすることによって基板ビア７１
のアスペクト比を制御することを通して、ＢＧＡはんだ
ボール・コンタクト７６の優れたボール接着性および信
頼性が実現される。進歩したビア構造が開示されてお
り、より薄い基板や幅広いビアなどの代替法の悪影響な
しに、ビアの深さを浅くすることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はボール・グリッド・
アレイ半導体デバイスの基板に関するものであって、更
に詳細にははんだボール接続用のビア構造に関する。

【０００２】

【従来の技術】より小型で複雑な電子部品に対する需要
に対応するために、工業界はより小型でより複雑な集積
回路（ＩＣ）を作製しようとする。このような同じ傾向
は、より小型のフットプリント、より多数のリード数、
およびより優れた電気的・熱的性能を有するＩＣパッケ
ージの開発においてもみられる。同時に、それらのＩＣ
パッケージは承認された工業標準に適合する必要があ
る。

【０００３】より多数のリード数およびより小型のフッ
トプリントを有するパッケージ需要に応えるために、ボ
ール・グリッド・アレイ（ＢＧＡ）パッケージが開発さ
れた。ＢＧＡパッケージは、パッケージの底部から突出
する、アレイ状のはんだボール端子を備える矩形パッケ
ージであるのが一般的である。それらの端子は、プリン
ト回路基板やその他相互接続基板の表面に位置する複数
のパッド上に搭載するように設計される。

【０００４】増大する携帯型電子システム（セルラ電
話、ディスク・ドライブ、ページャ等）のような多くの
用途のためにはＢＧＡでさえ大きすぎる。このため、小
型化および高性能化の多くの課題に対処する別の種類の
パッケージが開発された。それはチップ・スケール・パ
ッケージあるいはＣＳＰと呼ばれる種別である。チップ
・スケール・パッケージと呼ばれるのは、パッケージの
総面積がＩＣチップ自体の大きさに近いか、あるいはそ
れよりさほど大きくないためである。チップ・スケール
・パッケージは一般にパッケージ・エリアの下側にはん
だボールが装着される点でＢＧＡと似ている。例えば、
テキサス・インスツルメンツ社のマイクロ・スター（Ｍ
ｉｃｒｏＳｔａｒ：登録商標）パッケージのような１つ
のＣＳＰデザインが図１に示されているが、それにはフ
レキシブル・テープ基板１２へワイヤ・ボンド１１によ
って接続された半導体チップ１０が含まれ、このアセン
ブルされた構造が樹脂封止材１８に埋め込まれている。
はんだボール１７が基板１２のビア１５を介して基板の
チップ側表面１２１の金属トレース１６へ付着され、次
レベルの相互接続への接するために手段を提供してい
る。別の例はモトローラのＳＬＩＣＣおよびＪＡＣＳ−
Ｐａｋデバイスであり、それらは有機材料基板に装着さ
れたフリップ・チップを含んでいる。

【０００５】期待される性能および信頼性を維持するた
めに、これらのより複雑で小型のパッケージが高コスト
なものとなっても構わないと期待するかもしれない。し
かしそうではなく、逆に、製造業者およびユーザの両方
に対するコスト要求は逆向きに強い。この結果、高い収
率、低コストを維持し、使いやすいアセンブリを提供す
るように、設計およびプロセスはできる限り簡単なもの
とされる。

【０００６】リード付きコンタクトの代わりにはんだボ
ールを有する半導体パッケージ用基板の製造において、
基板を貫通して反対側への通路を作り出し、チップと典
型的にはプリント配線基板である次レベルの相互接続と
の間で電気的接続を形成するためのビアが形成される。
複数レベルの導体を含む基板では、ビア・ホールの内側
表面に薄い金属層を堆積させるいくつかの従来技術のう
ちの任意のものを用いてビアにメッキを施すのが普通で
ある。メッキされた金属表面は濡れ易いので、はんだペ
ーストを流し込むときに、および／またははんだボール
を孔の上に配置してはんだをリフローするときに、その
孔は毛細管現象で埋められる。

【０００７】しかし上述のＭｉｃｒｏＳｔａｒ：ＢＧＡ
（登録商標）パッケージのようなもっと低コストの単一
レベル金属の基板の場合には、スルーホールのメッキを
採用する余裕はない。柔軟な膜（あるいは、薄い基板材
料）の上に形成した低コスト、単一金属の基板には、チ
ップ側の表面のみにパターニングされた金属が含まれ、
反対側の外部表面へ基板を貫通して形成されるビアは金
属化されない。外部表面でビア中へ供給されるはんだペ
ーストはリフローすることによってはんだボールを底面
に付着させ、それによってチップ側表面上のパターニン
グされた導体との電気的コンタクトを提供する。

【０００８】単一レベル金属のボール・グリッドおよび
チップ・スケール・パッケージが広く受け入れられ、一
般的に信頼性およびコスト基準に適合するようになる一
方で、はんだボールをパッケージ基板へ電気的に接続す
る問題が再燃している。

【０００９】

【発明が解決しようとする課題】実装される半導体デバ
イスとプリント回路基板（ＰＣＢ）との間に電気的接続
を提供するはんだボールを含むボール・グリッド・アレ
イ・パッケージでは、はんだボールを二度付着させなけ
ればならない。最初のはんだ操作はパッケージ・アセン
ブリ操作中にはんだボールを基板に付着させるときに発
生し、二度目のはんだ操作はデバイス搭載時にはんだボ
ールを回路基板へリフローさせるときである。はんだボ
ールが剥がれる問題は、はんだボール・コンタクトがプ
リント回路基板やその他の次レベルの相互接続に付着さ
れるときにもっとも頻繁に発生する。パッケージ・アセ
ンブリの後で電気的に接続される与えられた実装済みデ
バイス上の１個または数個のボールが第２または基板レ
ベルのリフロー工程で断線することがある。偶に発生す
る持ち上がったはんだボールあるいは電気的に断線した
はんだボールの問題は、基板アセンブリの収率に大きく
影響し、柔軟な膜やその他基板上に作製される多くのＣ
ＳＰデバイスに共通している。この故障は半導体デバイ
ス製造業者ばかりでなく、末端ユーザにも高いものにつ
く。

【００１０】断線または持ち上がったはんだボールの問
題に対する解決策が発見され、解決されれば、現在およ
び未来のいずれの当該工業界に対しても大きな朗報であ
る。

【００１１】

【課題を解決するための手段】本発明に従えば、上で述
べたＢＧＡはんだボール相互接続がプリント配線基板上
でのアセンブリ中に不連続になる問題は最小限に抑制さ
れるか、あるいは解消される。

【００１２】本発明の１つの目的は、はんだリフローの
後で優れたプリント配線基板収率を有する半導体デバイ
ス用のチップ・スケールまたはボール・グリッド・アレ
イ基板を提供することである。

【００１３】本発明の１つの目的は、プリント配線基板
への装着時にはんだボールが電気的に不連続になる問題
を最小化または解消する、ボール・グリッド・アレイま
たはチップ・スケール・パッケージ用の進歩した基板を
提供することであり、それによってデバイスとプリント
配線基板との間の信頼できるはんだボール接続が提供さ
れる。

【００１４】本発明の１つの目的は、単一レベルの金属
層を有するパッケージ基板用の進歩したビア構造を提供
することであり、ここで、ビア密度に影響することなく
ビアの幅に対する高さの比を減ずることができる。

【００１５】本発明の更に別の目的は、本発明が半導体
デバイス製造工程に変更を必要とせず、基板製造工程に
最小限の変更を行なうだけでよいことから、コスト効率
の高いものとなることである。

【００１６】これらおよびその他の目的および特徴を実
現するために、チップ側表面から誘電体基板厚さの少な
くとも約３分の１まで延びる平坦なはんだ付け可能な固
体金属コアを有する半導体パッケージ基板ビア構造が提
供される。はんだ付け可能なコアは好ましくは銅を含
み、ビアの幅に対する高さの比を改善するため、改善さ
れたアスペクト比によってはんだボールは金属コアに完
全に接触することが可能となり、基板へのリフロー・ア
センブリの間のはんだプル・バックおよび電気的不連続
を回避することができる。

【００１７】

【発明の実施の形態】本発明の特徴および有効性を説明
するためには、まず既存のアセンブリでの故障の機構に
ついて説明することが必要である。図１のデバイスにつ
いては、ＢＧＡはんだボール・コンタクトを有するチッ
プ・スケール・パッケージの例として先に述べた。この
デバイスは、基板１２の第１またはチップ側表面１２１
にあってボンディング・パッド１１をビア１５へ接続し
ているパターニングされた単一レベルの金属層１６を有
し、また第２表面に付着されビア１５を貫通して金属パ
ターン１６へつながれるはんだボール１７を有する。は
んだボールを付着されたそのようなビア構造のもっと詳
細な図面が図２に示されている。図２からわかるよう
に、リフローしたはんだ２１は、誘電体基板２２のチッ
プ側表面２２１上のパターニングされた金属パッド２６
と第２表面上のいくらか球形になったはんだボール２７
とを接続する。

【００１８】はんだボールが不連続になる故障は、パッ
ケージをプリント回路基板へ装着するときのはんだリフ
ロー工程で発生する。細かいはんだ粒子とフラックス・
ペーストの混合物を含むはんだペーストが、パッケージ
のはんだボール位置に対応するＰＣＢ上のパッド上に堆
積される。はんだボールは整列されており、基板上の比
較的大量のはんだペーストの中に押し込まれる。結果の
アセンブリは次に、はんだペーストがリフローしてはん
だボールをＰＣＢパッドに溶着させるように加熱され
る。図３に示すように、はんだボール３７は、ＰＣＢは
んだリフロー工程において、パッケージ基板の第１表面
上でビアを覆う金属層３６から地点３２において離れて
しまう。はんだが液状になると、ビア中のはんだはＰＣ
Ｂ上の比較的大量のはんだペースト３９からの凝集力に
よって引き戻される。はんだボールが不連続になる傾向
にはいくつかの因子が寄与する。それらの因子には、基
板ビアを覆う金属３６とはんだボール３７との間の接触
の面積および性質、リフロー時の熱によって膨張するビ
ア中の気体物質のポケット、ＰＣＢ上のはんだペースト
の凝集力、およびリフロー工程のパラメータ自身が含ま
れる。主要な因子ははんだボールと基板金属との接触で
あり、この接触はビアのアスペクト比、はんだボールの
大きさ、形状、および整列の関数である。図２に示すよ
うに、もしはんだボール２７が基板金属層２６に完全に
接触していれば、ＰＣＢはんだリフロー工程の凝集力に
耐えて接触を保持する可能性は大きい。しかし、もしも
ビアが深いか狭ければ、はんだボールは最小限の接触を
形成することしかできず、容易に切り離されよう。

【００１９】はんだボールと基板金属層との間の接触面
積を最適化する方法は潜在的に多数存在する。図４は既
存のビア構造を示しており、そこでは誘電体基板４０を
貫通して開口部またはビア４１がパンチまたはエッチさ
れており、第１またはチップ側表面４０１を導電性トレ
ースおよびボンディング・パッド４３１へつながる銅パ
ターン４３によって被覆されている。銅がはんだコンタ
クトへ移動するのを防止するのに十分な厚さを有するニ
ッケルの薄い層４４、および保護用の金の非常に薄い層
４５がチップ側表面のボンディング・パッド４３１上に
堆積され、またビア中の露出銅表面４３２上に堆積され
る。チップ表面の露出銅の残りの部分ははんだマスク４
６によって覆われる。

【００２０】

【実施例】図５ａおよび５ｂは本発明の好適な実施の形
態を示す。図５ａでは、ビア中で露出した銅金属層５３
上に固体金属コア５２をメッキすることによって、ビア
５１の開口部の高さ対幅の比は小さくなって等価的に改
善され、それによって開口部の深さが浅くなり、メッキ
工程によって基板金属と金属コアとの間の緊密な接触が
保証される。好ましくは、メッキされた金属コアは銅で
ある。ビア５１中の金属コア５２は第１表面から基板５
０の厚さの最低でも３分の１まで延びて、後にはんだボ
ールが接続される平坦な表面を提供する。このメッキさ
れた金属コア方式はビアの高さを等価的に減少させ、し
かも所望の狭い幅を維持している。

【００２１】図５ｂは、メッキされた銅のコア５２、お
よび拡散障壁と雰囲気からの保護のためにニッケル５４
および金５５の薄い層のメッキで被覆されたボンディン
グ・パッド５９を有する完成した好適なビア構造の断面
図である。

【００２２】半導体パッケージ基板の好適な実施の形態
は２つの主面を有する誘電体ベースまたは基板５０を含
む。後に半導体チップが第１表面５０１に装着され、第
２表面５０２はその後にプリント配線基板に面すること
になる。好ましくは、誘電体５１はＵｐｉｌｅｘ（登録
商標）やＫａｐｔｏｎ（登録商標）のようなポリイミド
系の柔軟なポリマー膜であり、約７５ミクロンの厚さを
有する。あるいは、複合ポリマーおよび無機の基板材料
でも構わない。基板の厚さは５０ないし１７５ミクロン
の範囲にある。複数個の開口部５１は約２００ミクロン
の直径でパンチまたはエッチされて膜中に配列され、基
板の２つの主面間にビアを形成する。銅金属層５３は
０．１ないし０．５ミクロンの範囲の厚さであり、膜の
第１またはチップ側表面５０１に付着され、導電性トレ
ース、ボンディング・パッドを含むように、またビアの
各々を覆うようにパターニングされる。ポリマーのはん
だマスク５６は０．０５ないし０．１５ミクロンの厚さ
で、ボンディング・パッドを除く露出銅トレースを覆
う。ビア内の露出銅は電気メッキされて銅の固体コア５
２が形成され、ビア開口部５１を基板５０の厚さの最低
３分の１、あるいは約２５ミクロンまで埋める。平坦な
固体コアは各ビアを部分的または完全に埋める。メッキ
された銅コアの露出表面、および基板の第１表面上のボ
ンディング・パッド５９はメッキのニッケル５４および
金５５によって覆われる。ニッケルは、はんだコンタク
トへの銅の移動を阻止するのに十分な厚さ、あるいは約
５ミクロンであり、金は約０．５ないし１ミクロンの厚
さである。あるいは、はんだ付け可能な金属、例えばパ
ラジウムがニッケル障壁層を覆うのに適している。

【００２３】ＢＧＡ基板を製造するための具体的な方法
は当該分野でも多様であり本発明の請求対象ではない
が、適当なプロセスの流れを図６ａないし６ｃに示して
ある。図６ａでは、特定の場所に複数個の孔またはビア
６１を配列された誘電体ベースまたは基板６０の第１表
面に銅箔６３がラミネートされる。図６ｂでは、銅で覆
われたビア６１３間の相互接続を含む導体パターン６３
１およびボンディング・パッドが銅箔にフォトリソグラ
フィによって定義される。パターニングされた銅および
基板の第１表面の選ばれた部分を覆うようにはんだマス
クがプリントされ、その後その表面を完全にマスクで覆
って何らかのメッキが金属に追加されるのを排除する。
図６ｃでは、銅金属層６３１を備える基板の第１表面が
マスクされ６８、銅コア６２が露出表面からビア中へ電
気メッキされる。その後、マスクは除去され、ビアを相
互接続しメッキ用電極として作用する銅がエッチされ
て、ビア中の銅コアの露出表面およびボンディング・パ
ッドが当該分野で既知の方法を用いてニッケルおよび金
でメッキされる。銅コアで部分的または完全に埋まった
ビアを有する単一金属基板の製造は、既存のプロセス技
術および装置を活用できるという利点を有し、信頼でき
るはんだボール接続のために更に進歩したビア構造を有
する基板を提供するためのコア・メッキ・プロセスを加
えることだけが必要となる。完全または部分的に埋まっ
たビアを有する基板は、半導体アセンブリまたはプリン
ト配線基板のプロセスまたは設備に対して何も変更を要
求しない。

【００２４】図７は本発明のＢＧＡパッケージ誘電体基
板７０の断面であり、部分的に充填されたはんだ付け可
能な金属コア７２を有し、はんだボール７６を付着され
た複数個のビア７１を含んでおり、金属コアは第１表面
上の導体パターン７３へつながれる。好適な実施の形態
では、はんだボールは錫／鉛の合金はんだで、直径が
０．２ないし１ｍｍの範囲にある。あるいは、はんだボ
ールは鉛を含まないはんだでもよい。

【００２５】はんだボール付着のために平坦なはんだ付
け可能な表面を提供することによって、ビア開口部の高
さ対幅の比を、既存の技術すなわち０．３５ないし１．
０から、０．３ないし１．０よりも小さな好適な比へ縮
小することによって、ＰＣＢへのはんだリフローの間に
不連続が発生する確率は大幅に減少する。

【００２６】固体銅のコアを有するビアの特徴には、ビ
アの直径を小さく保ったままで、かつ基板厚さを薄くす
ることなく、ビアの高さを縮小することが含まれる。も
しビアの直径が大きくなれば、パターニング密度および
基板上のはんだコンタクトの数が減少し、半導体パッケ
ージの要求に逆行することになろう。あるいは、基板厚
さを減らすことは、膜の安定性を劣化させ、製造容易性
および収率に悪影響を及ぼすであろう。更に、半導体ア
センブリ部門で設備を大幅に変更することが必要とな
り、また基板製造業者もより薄い基板に対応する必要に
迫られよう。

【００２７】プリント配線基板へのはんだ装着時にはん
だボールがパッケージから電気的に切断される問題を解
消または最小化する進歩したビア構造を有するボール・
グリッド・アレイ・パッケージ基板が、特定の基板実施
例、すなわち銅相互接続を有する柔軟な膜に関して開示
された。しかし、この進歩したビア構造はその他のタイ
プのパッケージ基板、その他のはんだ付け可能な配線方
式にも適用できること、また多くの修正および変形が当
業者には直ちに明らかであることを理解されよう。従っ
て、添付の特許請求の範囲が請求する本発明は従来技術
に照らして可能な限り幅広く解釈されるべきである。

【００２８】以上の説明に関して更に以下の項を開示す
る。 （１）半導体デバイス用のボール・グリッド・アレイ基
板であって：第１および第２の主面を有する誘電体基板
であって、それを貫通する１または複数の開口部を備え
る誘電体基板、前記基板の前記第１表面上にパターニン
グされ、前記ビアの各々に接する金属層であって、前記
半導体デバイスへの相互接続を提供するための１または
複数のボンディング・パッドを含む金属層、前記開口部
の各々の中にあって前記パターニングされた金属層へ緊
密に接続されたはんだ付け可能な金属のコアであって、
前記基板厚の最低限３分の１まで延びている金属コア、
および前記第２表面から前記ビア中へ延びるはんだボー
ルであって、前記はんだ付け可能な金属と緊密な接触を
なすはんだボール、を含む基板。

【００２９】（２）第１項記載の基板であって、前記は
んだ付け可能な金属コアが電気メッキされた銅を含んで
いる基板。

【００３０】（３）第１項記載の基板であって、前記は
んだ付け可能な金属コアが平坦な表面を有している基
板。

【００３１】（４）第１項記載の基板であって、前記は
んだ付け可能な金属コアが前記表面上で前記はんだボー
ルに接するニッケルおよび金の薄い層を含んでいる基
板。

【００３２】（５）第１項記載の基板であって、前記誘
電材料が柔軟な膜を含んでいる基板。

【００３３】（６）第１項記載の基板であって、前記誘
電材料がポリイミド・ポリマーを含んでいる基板。

【００３４】（７）第１項記載の基板であって、前記誘
電材料が複合ポリマーを含んでいる基板。

【００３５】（８）第１項記載の基板であって、前記誘
電材料が５０ないし１７５ミクロンの範囲の厚さである
基板。

【００３６】（９）第１項記載の基板であって、前記パ
ターニングされた金属層が銅を含んでいる基板。

【００３７】（１０）第１項記載の基板であって、前記
はんだボールが錫／鉛合金のはんだを含んでいる基板。

【００３８】（１１）第１項記載の基板であって、前記
はんだボールが鉛を含まないはんだを含んでいる基板。

【００３９】（１２）第１項記載の基板であって、前記
ビアが１００ないし３００ミクロンの範囲の直径である
基板。

【００４０】（１３）第１項記載の基板であって、前記
ビアの高さ対幅の比が最大で０．３ないし１．０である
基板。

【００４１】（１４）はんだボールを付着させるための
ビア構造であって：１または複数の開口部を有する誘電
体ベース、１つの表面から前記ベース厚の最低限３分の
１まで延びるはんだ付け可能な金属の固体コア、および
０．３ないし１．０あるいはそれより小さい高さ対幅の
アスペクト比、を含むビア構造。

【００４２】（１５）第１４項記載のビア構造であっ
て、前記はんだ付け可能な金属コアが前記ベースの少な
くとも１つの表面上でパターニングされた金属層と緊密
な接触をなしているビア構造。

【００４３】（１６）第１４項記載のビア構造であっ
て、前記はんだ付け可能な金属コアがメッキされた導体
を含んでいるビア構造。

【００４４】（１７）各ビア中のはんだ付け可能な固体
導体コア７２を部分的にメッキすることによって基板ビ
ア７１のアスペクト比を制御することを通して、ＢＧＡ
はんだボール・コンタクト７６の優れたボール接着性お
よび信頼性が実現される。進歩したビア構造が開示され
ており、より薄い基板や幅広いビアなどの代替法の悪影
響なしに、ビアの深さを浅くすることができる。

【図面の簡単な説明】

【図１】ＢＧＡはんだボール・コンタクトを有するチッ
プ・スケール・パッケージ。

【図２】チップ側表面だけにパターニングされた金属を
有する基板へ付着されたはんだボールを備えるビアの断
面図。

【図３】ＰＣＢリフロー工程でのはんだボール故障を示
す図。

【図４】既存のＢＧＡ基板ビア構造の断面図。

【図５】５ａは本発明の好適な実施の形態に従って、ビ
アの高さ対幅の比を改善するためのメッキされた金属コ
アを有するＢＧＡ／ＣＳＰ基板ビアの断面図、および５
ｂは好適な実施の形態のＣＳＰ基板ビアの完成断面図。

【図６】６ａ、６ｂ、および６ｃは好適な実施の形態の
ＣＳＰ基板ビアの製造工程。

【図７】好適な実施の形態のＣＳＰ／ＢＧＡ基板の断面
図。

【符号の説明】

１０ 半導体チップ １１ ボンディング・パッド １２ 基板 １５ ビア １６ 金属トレース １７ はんだボール １８ 封止材 １２１ チップ側表面 ２１ はんだ ２６ 金属層 ２７ はんだボール ３６ 金属層 ３７ はんだボール ３９ はんだペースト ４０ 基板 ４０１ チップ側表面 ４１ ビア ４３ ボンディング・パッド ４３１ ボンディング・パッド ４４ ニッケル ４５ 金 ４６ はんだマスク ５０ 基板 ５０１ 第１表面 ５０２ 第２表面 ５１ ビア ５２ コア ５３ 金属層 ５４ ニッケル ５５ 金 ５９ ボンディング・パッド ６０ 基板 ６１３ ビア ６３１ 導体パターン ６２ 金属コア ６３１ 金属層 ６８ マスク ７０ 基板 ７１ ビア ７２ 金属コア ７３ 導体パターン ７６ はんだボール

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョイス スー 台湾国 ユン ホ シティ、チュン シャ オ ストリート、 ナンバー40、４エフ Ｆターム(参考） 5E319 AA03 AA09 AB05 AC01 BB04 CC33

Claims (1)

【特許請求の範囲】
1. 【請求項１】 半導体デバイス用のボール・グリッド・
   アレイ基板であって：第１および第２の主面を有する誘
   電体基板であって、それを貫通する１または複数の開口
   部を備える誘電体基板、 前記基板の前記第１表面上にパターニングされ、前記ビ
   アの各々に接する金属層であって、前記半導体デバイス
   への相互接続を提供するための１または複数のボンディ
   ング・パッドを含む金属層、 前記開口部の各々の中にあって前記パターニングされた
   金属層へ緊密に接続されたはんだ付け可能な金属のコア
   であって、前記基板厚の最低限３分の１まで延びている
   金属コア、および前記第２表面から前記ビア中へ延びる
   はんだボールであって、前記はんだ付け可能な金属と緊
   密な接触をなすはんだボール、を含む基板。